JP3915985B2 - 画素素子基板、表示装置、電子機器、及び画素素子基板の製造方法 - Google Patents

Description

本発明は、有機ＥＬ（Electroluminescence）素子や液晶表示素子などを用いた表示装置及びその製造方法に関し、特に、画素の開口効率を向上させた表示装置及びその製造方法に関する。

出願人は、有機ＥＬ表示体及びその製造方法について平成１３年１２月１８日付けで特許出願を行っている。この出願は有機ＥＬ素子を作り込んだＥＬ基板と、この有機ＥＬ素子を駆動する駆動回路を作り込んだ駆動回路基板とを張り合わせて表示装置を形成するものである。それにより、例えば、表示装置を効率的に生産することを可能とするものである。

提案した表示装置では、後述する参考例（図１０及び図１１参照）のように、複数の有機ＥＬ素子を配置したＥＬ基板と有機ＥＬ素子を駆動する複数の駆動回路基板とを張り合わせるものであるため、ＥＬ基板上に複数の有機ＥＬ素子を共通に接続する透明な共通電極配線（ＩＴＯ（Indium Tin Oxide））を形成し、ＥＬ基板の駆動回路基板と対向する面に側に各有機ＥＬ素子毎の画素電極（Ａｌ）を配置している。それにより、駆動回路基板の駆動回路と有機ＥＬ素子との接続を容易にしている。
特願２００１−３８５１７９号

しかしながら、ＥＬ基板を通して有機ＥＬ素子の発光光を外部に取り出すために、有機ＥＬ素子の共通電極を透明電極で形成する。透明電極として使用されるＩＴＯは抵抗値が大きいため、大画面（大面積）になると電圧降下によって画面を構成する有機ＥＬ素子に均一な電圧を印加することが難しくなる。均一な駆動電圧を印加することが出来ないと、発光が不均一になり、画質に大きな影響を及ぼす。

この対策としてアルミニウムなどの低抵抗値の補助配線をバンク部に格子状に配置することが考えられたが、抵抗値を下げるために補助配線の幅を広くすると発光領域が狭められて開口効率が下がるので共通電極を十分な低抵抗値に設定することが難しい。

よって、本発明は各画素に均一な駆動電圧が印加され、発光領域が狭められることのない表示装置を提供することを目的とする。

また、本発明はこのような改良された表示装置を有する電子機器を提供することを目的とする。

また、本発明は各画素に均一な駆動電圧が印加され、発光領域が狭められることのないようにした表示装置の画素素子基板とその製造方法を提供することを目的とする。

上記目的を達成するため参考例の表示装置は、複数の画素素子が配列された画素素子基板と前記複数の画素素子の駆動回路を含む駆動回路基板とを接合してなる表示装置であって、上記駆動回路基板は上記画素素子基板と対向する面に上記複数の画素素子の駆動回路に接続される複数の接続端子を含み、上記画素素子基板は、透光性基板上に形成された複数の画素電極と、上記複数の画素電極上に各々の一端をそれぞれ接して形成される複数の画素素子と、上記複数の画素素子の各他端を共通に接続する共通電極配線と、上記複数の画素素子相互を凸状の壁によって分離して画素素子各々の領域を画定するバンク領域と、上記駆動回路基板の複数の接続端子と当該複数の接続端子に対応する上記複数の画素素子の画素電極とを上記バンク領域に形成されたスルーホールを介してそれぞれ接続する個別電極配線とを含み、上記個別電極配線は、上記スルーホールの側壁面に形成された外部接続部と、この外部接続部と上記駆動回路基板の接続端子との間に介在する導電性樹脂とを含む。

かかる構成とすることによって、画素素子基板の透光性基板側に各画素の個別電極を配置し、画素素子基板の駆動回路と対向する側に共通電極を有する構造を得ることが出来る。個別電極の面積は小さいので抵抗値の比較的に大きい材料、例えば、ＩＴＯ（Indium Tin Oxide）を使用することが出来る。抵抗を下げるための補助配線の領域を必要としないので、その分個別電極の面積を大きく取り、一画素に割り当てられる領域中の発光領域の比率を高めることが可能となる。

また、上記バンク部は複数の段差を有し、その最も高い部分に前記スルーホールが開口され、他の段差部分を利用して前記画素素子の成膜がなされ得る。それにより、個別電極配線と駆動回路基板の接続端子との接続が容易になる。また、他の段差部分を利用して画素素子の形成、例えば、液滴吐出法（インクジェット法）による有機ＥＬ素子の成膜をより容易に行うことが可能となる。

また、上記画素素子は有機ＥＬ素子、液晶表示素子又は発光ダイオードを含む。それにより、表示装置を形成することが容易である。

また、上記画素電極が透明電極であり、上記画素素子の発光光又は透過光が上記画素素子基板側に取り出される。各画素素子の透光性基板側に小面積に画定された個別電極を透明電極とし、画素素子基板の駆動回路と対向する側の共通電極をＡｌ，Ｃｕ，Ｃｒ等を含む導電性の高い金属とすることによって比較的に抵抗値の高い透明なＩＴＯ（透明電極）を使用しても電圧降下の問題は解消される。

また、上述した画素素子基板、駆動回路基板にガラス基板や可撓性のプラスチック基板を使用することが出来る。

上述した表示装置をモバイル型コンピュータ、携帯電話機、デジタルカメラ、ＰＤＡ（携帯型端末）、携帯テレビ等の各種の電子機器に使用した場合にはコンパクトな表示部を形成することが出来る利点がある。

また、参考例の画素素子基板は、透光性基板上に形成された複数の画素電極と、上記複数の画素電極上に各々の一端をそれぞれ接して形成される複数の画素素子と、上記複数の画素素子の各他端を共通に接続する共通電極配線と、上記複数の画素素子相互を凸状の壁によって分離して画素素子各々の領域を画定するバンク領域と、上記バンク領域に上記複数の画素電極に対応して形成された複数の外部接続部と上記複数の画素電極とをスルーホールを介してそれぞれ接続する複数の個別電極配線と、を含み、上記外部接続部は上記スルーホールの側壁面に形成される。

かかる構成とすることによって、透光性の基板側に小面積に画定された画素電極を有し、この反対側に共通電極を有する構造の画素素子基板を得ることが出来る。各画素電極が小面積であることによって高抵抗の画素電極材料、例えば、透明電極のＩＴＯを使用しても電圧降下などの影響が少なくて済む。

本発明の画素素子基板の製造方法は、透光性絶縁基板上に光透過可能な導電層を成膜し、これをパターニングして複数の画素電極を形成する第１の工程と、上記複数の画素電極上に絶縁層を成膜し、これをパターニングして各画素電極上にスルーホール領域と画素素子形成領域とを開口する第２の工程と、上記絶縁層上に各スルーホール領域及び各画素素子形成領域を開口すると共に、各スルーホール領域の外周囲では第１の高さであり、各画素素子形成領域の外周囲では上記第1の高さよりも相対的に低い第２の高さであるバンク層を形成する第３の工程と、各画素素子形成領域の画素電極上に画素素子を形成する第４の工程と、上記スルーホール領域、上記バンク層及び各画素素子上に導電層を成膜する第５の工程と、上記導電層を上記バンク層の上記第１の高さの部分が露出するまで研磨することにより、上記バンク層のスルーホールの側壁面に上記画素電極に接続された外部接続部を形成するとともに少なくとも上記画素素子上に位置する共通電極配線を形成する第６の工程と、を含む。

好ましくは、上記第３の工程は、上記絶縁層上に各スルーホール領域及び各画素素子形成領域を開口する上記第２の高さの第１のバンク層を形成する工程と、上記第１のバンク層の各スルーホール領域の外周囲に上記第１の高さの第２のバンク層を形成する工程と、を含む。それにより、バンクに段差を形成することが可能となる。

好ましくは、上記画素素子は有機ＥＬ素子、液晶表示素子、発光ダイオードを含む。

本発明によれば、透明（光通過性）基板側に小面積の画素電極を配置し、画素素子基板の駆動回路と対向する側の共通電極を例えばＡｌ，Ｃｕ，Ｃｒ等を含む導電性の高い金属とする構成としているので、高抵抗の電極材料、例えばＩＴＯを透明（光通過性）基板側に使用しても、電圧降下による画像の輝度ムラは生じにくい。また、高抵抗の電極材料の抵抗を下げるために画素の周囲に網目状の補助配線を必要としないので表示エリアの開口効率を向上することが可能となる。

以下、本発明の実施の形態について図面を参照しつつ説明する。

本発明の実施例では、画素素子を作り込んだ画素素子基板と、画素素子を駆動する駆動回路を作り込んだ駆動回路基板とを張り合わせてなる表示装置を示している。この薄膜装置の画素素子基板は、少なくとも２つの電極を有する画素素子を多数配列し、画素素子相互をバンクによって絶縁している。画素素子の１の電極は画素素子基板の透光性基板側に画定された透明な画素電極であり、他の１の電極は駆動回路基板と対向する面側に配置された複数の画素素子を共通に接続する共通電極である。画像は画素素子基板の透光性基板を通過する光によって視認される。１画素にはバンクで囲まれた発光領域とバンク中に形成されたスルーホール領域が割り当てられ、スルーホールを利用して各画素電極（透明電極）との配線が画素素子基板の駆動回路基板と対向する面側に導出される。

図１は、本発明の実施例に係る表示装置を示しており、画素素子基板１００と駆動回路基板２００とに大別される。

まず、画素素子基板１００は、基板１１０、絶縁層１１１、透明な画素電極１１２、絶縁層１１３、バンク層１１５、スルーホール１１６、画素素子である有機ＥＬ素子１２０、共通電極層１３１等によって構成されている。

基板１１０は、例えば、石英ガラス等の無アルカリガラス、プラスチックフィルム等からなる透明基板である。この上に絶縁層１１１が成膜されている。後述するように、この絶縁層１１１の上に四角形にパターニングされた複数の画素電極１１２が配列（配置）されている。画素電極１１２は透明なＩＴＯによって成膜されている。画素電極１１２の外周及び上面は絶縁層１１３によって覆われ、他の画素電極１１２から分離（絶縁）されている。画素電極１１２上の絶縁層１１３は画素形成領域１４１及びスルーホール形成領域１４２を開口している。

この絶縁層１１３上に、画素形成領域１４１及びスルーホール形成領域１４２の外周囲を取り囲むダムのようにバンク層１１５が成膜されている。バンク層１１５は後に詳述するように複数の段差（図５参照）を有しており、スルーホール形成領域１４２の外周部分が最も高くなっている。別言すれば、バンク層１１５の最上段上面の中央部はスルーホール１１６となっている。スルーホール１１６の底部には画素電極１１２の一部が露出している。このスルーホール１１６をアルミニウムなどの導電材料によって埋め込んで画素電極１１２と接続された個別電極配線である画素電極配線１３２が形成される。画素電極配線１３２の上端部は駆動回路との接続部となる。

また、バンク層１１５の画素電極１１２の主要部分を露出する画素形成領域１４１を囲む領域に段差が形成され、この段差は画素素子１２０の形成に利用することが可能である。バンク層１１５は、例えば、アクリル樹脂、ポリイミド、酸化シリコンなどの絶縁材料によって形成される。

画素形成領域１４１には表示画面（あるいは表示領域）の単位画素を構成する画素素子１２０が形成される。この実施例では、画素素子１２０として有機ＥＬ素子が形成されている。有機ＥＬ素子は、透明な画素電極１１２上に、正孔注入層１２１、有機ＥＬ層１２２、陰極１３１を成膜して構成される。有機ＥＬ素子は公知材料、公知の製造方法によって形成されている。陰極１３１はカルシウム、アルミニウムを成膜してなり、各有機ＥＬ素子を共通に接続する共通電極配線１３１に接続されている。

このように構成された画素素子基板１００は、基板１１０の下面を表示面とし、基板１１０の上面に複数の画素素子１２０が配列された構成となっている。各画素素子は基板１１０の上面に成膜された各画素毎に分割された透明な画素電極１１２を一方端とし共通電極１３１を他方端としている。そして、バンク層１１５を利用して共通電極１３１から絶縁された領域を形成し、この領域に各画素電極の接続配線の端子部を形成している。

一方、駆動回路基板２００は、無アルカリガラスやプラスチックフィルムなどの絶縁物からなる基板２１０の表面に酸化シリコン等からなる絶縁膜２１１を形成している。更に、この絶縁膜上に画素素子１２０を駆動する駆動回路２１２を各画素素子１２０の配置に対応して複数形成している。画素素子１２０は具体的には上述した有機ＥＬ素子である。各駆動回路２１２は、ＴＦＴ（薄膜トランジスタ）の他にキャパシタ、走査線、信号線などが含まれる。駆動回路２１２相互間は酸化シリコン等による絶縁層２１３によって絶縁されている。この絶縁層２１３上に貫通孔を介して各駆動回路２１２にそれぞれ接続される複数の接続端子２１４が形成される。各接続端子２１４は駆動回路基板２００の画素素子基板１００と対向する面に、画素素子基板１００の各画素電極１１２の接続配線１３２の端子部に対応する位置に配置される。

このように構成された画素素子基板１００と駆動回路基板２００とを導電性樹脂３０１を介して張り合わせて表示装置を形成する。導電性樹脂３０１は銀ペーストや銅ペースト等の金属と樹脂を混錬したものを用いても良いし、異方性導電樹脂又は異方性導電膜を用いても良い。

かかる構成によれば共通電極を金属薄膜で形成したので、透明画素電極を高抵抗のＩＴＯによって形成したとしても、その面積が小さいため電圧降下は問題とならない。また、画素を分離するバンク部を活用してスルーホールにて画素電極を駆動回路と接続するので、以下の参考例に比べて開口効率が低下しない。

また、上述した構成は２つの電極間に画素素子が形成される液晶表示装置や発光ダイオードにも適用可能な構成である。

次に、上述した本発明の実施例の特徴の理解を容易にするために、先行する特許出願の参考例について図１０及び図１１を参照して説明する。

図１０は参考例の表示装置の断面図である。また、図１１は表示装置の画素素子基板を示している。両図において図１と対応する部分には同一部号を付し、かかる部分の説明は省略する。

参考例では、ガラス基板１１０上に絶縁膜１１１を介して透明電極（ＩＴＯ）を各画素素子１２０の共通電極１５１として形成している。前述したようにＩＴＯは抵抗値が高いので、大面積の共通電極１５１における電圧降下を抑制するために、各画素を分離するバンク部分に格子状（網目状）にアルミニウムの補助配線１５２を形成している。各画素素子１２０はその陽極側を共通電極１５１に接し、その陰極側をアルミニウムの個別的に分離された画素電極１５３に接している。画素電極１５３相互間はカソードセパレータ１５４によって分離されている。

このように構成された画素素子基板１００は導電性樹脂３０１を介して駆動回路基板２００と張り合わされ、表示装置が形成される。

このような参考例の構成では、高抵抗の共通電極１５１の電圧降下を抑えるためにバンク領域に幅の広い補助配線１５２を網目状に配置する必要が生じる結果、開口効率が低下する。

次に、本発明の表示装置の画素素子基板の製造工程について図２乃至図９を参照して説明する。図２乃至図８の各（ａ）図は画素素子基板の平面図である。図２乃至図８の各（ｂ）図は平面図中に示されたＡ−Ａ方向に沿った断面図を示している。また、図５及び図８の各（ｃ）図は平面図中に示されたＢ−Ｂ方向に沿った断面図を示している。

まず、図２に示すように、厚さ０．５ｍｍの無アルカリのガラス基板１１０上に、例えば、膜形成装置においてＴＥＯＳをプラズマＣＶＤ法によって分解して酸化シリコン層を５０００オングスクローム程度に成膜し、絶縁膜１１１を形成する。この上にＩＴＯを５００オングスクローム程度に成膜し、透明電極層を形成する。次に、図示しない画素電極のマスクを用いて透明電極層をパターニングし、複数の画素電極１１２を形成する。

図３に示すように、画素電極１１２及び一部露出した絶縁膜１１１上にプラズマＣＶＤ法によって酸化シリコン層を２０００オングスクローム程度に成膜し、絶縁膜１１３を形成する。この絶縁膜をスルーホール領域及び画素素子領域のマスクを使用してパターニングし、絶縁膜１１３にスルーホール領域１４２及び画素素子領域１４１を開口する。なお、図３（ａ）中に画素電極１１３の領域を２点鎖線で示している。

図４に示すように、絶縁膜１１３上に、印刷法や液滴吐出法を用いてスルーホール領域１４２及び画素素子領域１４１を除いてアクリル樹脂を２μｍの厚さに成膜し、バンク層１１４を形成する。スルーホール領域及び画素素子領域は埋設されない。

図５に示すように、スルーホール１１６の外周に、更に、印刷法や液滴吐出法を用いてバンク層１１４（図５（ｂ）参照）の上にアクリル樹脂を２μｍの厚さに積層し、バンク層１１５（図５（ｃ）参照）を形成する。これにより、バンク層はバンク層１１４と１１５の２段の高さに形成される。なお、実施例ではバンク層を２段に形成しているが３段以上の複数の段差を有する層として形成しても良い。

図６に示すように、画素素子領域１４１の画素電極１１２上に液滴吐出法によって正孔注入層を１０００オングスクロームの厚さに、有機ＥＬ層を１０００オングスクロームの厚さに成膜する。

図７に示すように、画素素子基板１００全体にスパッタ法によってアルミニウム（導電材料）を堆積し、スルーホール領域１４２のスルーホール１１６の側壁及び底部（図７（ｂ）参照）を埋設し、有機ＥＬ素子の陰極及び共通電極配線１３１を形成する。これにより、画素素子１２０が形成される。

次に、図８に示すように、画素素子基板１００全体を上方から機械研磨し、アルミニウム層１３１をバンク層１１５の最上面が露出するまで削る。それにより、スルーホール１１６周りのバンク層１１５部分では、共通電極配線１３１と画素電極配線１３２とが分離（絶縁）される。また、バンク層１１５部分では画素素子１２０の電極（陰極）同士は接続された状態が維持される。

図９に示すように、このように構成された画素素子基板１００と駆動回路基板２００とを両者の接続端子部分に導電性樹脂を介在して張り合わせる。貼り合わせには接着剤を使用することが出来る。

このようにして画素素子基板１００上に形成された画素電極１１２の配線１３２をバンク層１１５に形成したスルーホール１１６を介して駆動回路基板２００側に取り出す構造が得られる。

このように、実施例の製造方法によれば、開口効率の良い表示装置を製造することが可能となる。

次に、上述した表示装置（有機ＥＬ表示装置）を備えた電子機器の例のいくつかについて説明する。

＜その１：モバイル型コンピュータ＞
まず、上述した実施例に係る有機ＥＬ表示装置１をモバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す斜視図である。図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、有機ＥＬ表示装置１とから構成されている。

＜その２：携帯電話＞
次に、有機ＥＬ表示パネルを、携帯電話の表示部に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した有機ＥＬ表示装置１を備えるものである。

＜その３：ディジタルスチルカメラ＞
さらに、有機ＥＬ表示装置１をファインダに用いたディジタルスチルカメラについて説明する。図１３は、ディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易的に示すものである。

通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成するものである。ここで、ディジタルスチルカメラ１３００におけるケース１３０２の背面には、上述した有機ＥＬ表示装置１が設けられ、ＣＤＤによる撮像信号に基づいて、表示を行う構成となっている。このため有機ＥＬ表示装置１は、被写体を表示するファインダとして機能する。また、ケース１３０２の観察側（図においては裏面側）には、光学レンズやＣＤＤなどを含んだ受光ユニット１３０４が設けられている。

ここで、撮影者が有機ＥＬ表示装置１に表示された被写体像を確認して、シャッタボタン１３０６を押下すると、その時点におけるＣＤＤの撮像信号が、回路基板１３０８のメモリに転送・格納される。また、このディジタルスチルカメラ１３００にあっては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図に示されるように、前者のビデオ信号出力端子１３１２にはテレビモニタ１４３０が、また、後者のデータ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板１３０８のメモリに格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成となっている。

なお、電子機器としては、図１２のパーソナルコンピュータや、図１３の携帯電話、図１４のディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した表示装置が適用可能なのは言うまでもない。

図１は本発明の実施例に係る表示装置を説明する断面図である。 図２は表示装置の製造工程を説明する説明図である。 図３は表示装置の製造工程を説明する説明図である。 図４は表示装置の製造工程を説明する説明図である。 図５は表示装置の製造工程を説明する説明図である。 図６は表示装置の製造工程を説明する説明図である。 図７は表示装置の製造工程を説明する説明図である。 図８は表示装置の製造工程を説明する説明図である。 図９は表示装置の製造工程を説明する説明図である。 図１０は表示装置の参考例を説明する説明図である。 図１１は表示装置の参考例を説明する説明図である。 図１２は表示装置を使用した電子機器の例を説明する説明図である。 図１３は表示装置を使用した電子機器の例を説明する説明図である。 図１４は表示装置を使用した電子機器の例を説明する説明図である。

符号の説明

１００ 画素素子基板、 １１０ 透明基板、１１２ 画素領域、１１４，１１５ バンク層、１２０ 画素素子（有機ＥＬ素子）、２００ 駆動回路基板

Claims (3)

1. 透光性絶縁基板上に光透過可能な導電層を成膜し、これをパターニングして複数の画素電極を形成する第１の工程と、
   前記複数の画素電極上に絶縁層を成膜し、これをパターニングして各画素電極上にスルーホール領域と画素素子形成領域とを開口する第２の工程と、
   前記絶縁層上に各スルーホール領域及び各画素素子形成領域を開口すると共に、各スルーホール領域の外周囲では第１の高さであり、各画素素子形成領域の外周囲では前記第1の高さよりも相対的に低い第２の高さであるバンク層を形成する第３の工程と、
   各画素素子形成領域の画素電極上に画素素子を形成する第４の工程と、
   前記スルーホール領域、前記バンク層及び各画素素子上に導電層を成膜する第５の工程と、
   前記導電層を前記バンク層の前記第１の高さの部分が露出するまで研磨することにより、前記バンク層のスルーホールの側壁面に前記画素電極に接続された外部接続部を形成するとともに少なくとも前記画素素子上に位置する共通電極配線を形成する第６の工程と、
   を含む画素素子基板の製造方法。
2. 前記第３の工程は、
   前記絶縁層上に各スルーホール領域及び各画素素子形成領域を開口する前記第２の高さの第１のバンク層を形成する工程と、
   前記第１のバンク層の各スルーホール領域の外周囲に前記第１の高さの第２のバンク層を形成する工程と、を含む請求項１記載の画素素子基板の製造方法。
3. 前記画素素子は有機ＥＬ素子である請求項１又は２に記載の画素素子基板の製造方法。