JP3914753B2 - アクティブマトリクス型液晶表示装置およびスイッチング素子 - Google Patents
アクティブマトリクス型液晶表示装置およびスイッチング素子 Download PDFInfo
- Publication number
- JP3914753B2 JP3914753B2 JP2001356206A JP2001356206A JP3914753B2 JP 3914753 B2 JP3914753 B2 JP 3914753B2 JP 2001356206 A JP2001356206 A JP 2001356206A JP 2001356206 A JP2001356206 A JP 2001356206A JP 3914753 B2 JP3914753 B2 JP 3914753B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light
- gate electrode
- thin film
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス型液晶表示装置およびスイッチング素子に関し、特にフリッカーが目立たず表示均一性に優れるアクティブマトリクス型液晶表
示装置およびスイッチング素子に関する。
【0002】
【従来の技術】
薄膜トランジスタ(TFT)は、様々なデバイスの駆動回路において、スイッチ素子として広く用いられており、特にアクティブマトリクス型液晶表示装置での利用にはめざましいものがある。このTFTにおいて、前記半導体領域が液晶表示装置等で良く用いられるアモルファスシリコンで形成される場合、表示用の光源であるバックライトからの光入射により、この半導体領域内にフォトキャリアが発生し、このフォトキャリアがチャネル部を移動することで光オフ電流が発生する。この光オフ電流により画素電位が低下するためモジュールの輝度低下や表示ムラ、フリッカー等様々な不具合が発生している。この光オフ電流を抑制する方法として、特開平11−26768号公報、特開平7−122754号公報等の技術がある。特開平11−26768号公報の技術によるアクティブマトリクス型液晶表示装置の薄膜トランジスタの様子を図14及び図15に示す。図14は、薄膜トランジスタの平面図であり、図15は図14の薄膜トランジスタをチャネル長方向に切断したときの薄膜トランジスタ近傍の断面図である。
【0003】
図15において、第1のガラス基板100の上に、ゲート線101及び共通電極104、第1の絶縁膜109、アモルファスシリコンからなる半導体領域107、n+アモルファスシリコン膜108、ソース(画素)電極105、ドレイン電極106が形成される。さらにこれらを覆って、第2の絶縁膜110、第1の配向膜111が形成され、薄膜トランジスタ基板130が完成する。
【0004】
一方、対向基板140は、液晶116をはさんで薄膜トランジスタ基板130と対向して形成される。対向基板140は、第2のガラス基板112、第2のガラス基板112の第1のガラス基板101と対向する面には、不透明の遮光膜113、色層114、第3の絶縁膜115、第2の配向膜117がこの順に形成されている。
【0005】
さらに、第1のガラス基板100の裏面には第1の偏光板121が、第2のガラス基板112の裏面には第2の偏光板122がそれぞれ貼り付けられ液晶表示パネル150が完成する。
【0006】
特開平11−26768号公報の技術では、図14に示すようにゲート電極上の半導体領域107の一部を切り欠くことにより、図15の経路1を通ってバックチャネルへ入射される光の影響を小さくしている。
【0007】
また、特開平7−122754号公報の技術によるアクティブマトリクス型液晶表示装置の薄膜トランジスタの断面図を図16に示す。同図では、図15と同じ材料、素子には同じ符号を付している。特に、半導体領域107では、チャネル領域124を明示し、図15の薄膜トランジスタにはないエッチングストッパ123がチャネル領域124の上に形成されている。図16に示すように、チャネル長方向のゲート電極幅αをゲート電極から対向基板側遮光層迄の距離dの4倍以上にすることで、図16の経路1を通って1回反射でバックチャネルに入射される光を抑制している。
【0008】
モニタ用や車載用等の液晶パネルに使用されるTFTの場合、高輝度表示の要求からバックライト輝度を高くするため、今までの技術のみでは光入射による半導体領域内での光オフ電流の発生が解決出来ない問題となっている。特に、水平電界モードで駆動するパネルの場合、開口率が低く垂直方向の電界で駆動するTN方式と比べてよりバックライト輝度を高くしなければならないため、より重大な課題となっている。
【0009】
【発明が解決しようとする課題】
上述した従来の光オフ電流低減方法は、光オフ電流の抑制効果として不十分であり、さらなる光オフリークの抑制を行う必要がある。
【0010】
詳しくは、対向基板側の遮光層が反射率の高い材質である2層Crや多層Crを使用した場合、TFT基板側から対向基板側に向かって入射してくるバックライトに対して対向基板の遮光層で一部反射される光量が多くなるため、特開平11−26768号公報の技術では、反射光を受ける半導体領域の面積を減らすことで顕著な効果が得られ、特開平7−122754号公報の技術では、ゲート電極を広げて入射する光を少なくし、遮光層で反射される光自体を少なくすることで顕著な効果が得られる。一方、対向基板の遮光層に、一部水平電界モード等で良く使用される低反射率の樹脂の遮光層を使用した場合、遮光層での反射率が小さく反射される光量自体が小さくなるので、上述の2つの技術を用いても、さほど大きな効果が得られないということがある。
【0011】
また、上述の2つの技術が、さほどの光オフ電流に対する低減効果を発揮できない他の理由として、図15の経路2のようにバックライト光がTFT側ドレインやゲート電極の間で、a−Si:H半導体領域を透過しながら多重反射し、フロントチャネルに入射される光があることである。そのため、この経路2の光オフ電流を抑制する技術が必要となる。
【0012】
本発明は上記事情を鑑みてなされたもので、従来のアクティブマトリクス型液晶表示装置において問題になっていたトランジスタへの入射光によるリーク電流を低減させ、フリッカー、表示均一性の優れるアクティブマトリクス型液晶表示装置を提供することにある。また、表示装置へ適用してフリッカー、表示均一性の優れるスイッチング素子を提供することにある。
【0013】
【課題を解決するための手段】
本発明の第1のアクティブマトリクス型液晶表示装置は、薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを液晶表示装置を正面にして出射させたときに前記薄膜トランジスタのチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
【0014】
本発明の第1のアクティブマトリクス型液晶表示装置の好適な適用形態は、前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される。
【0015】
本発明の第1のアクティブマトリクス型液晶表示装置において、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動され、前記概平行な電界の方向が2方向以上である、或いは、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される。
【0016】
本発明の第2のアクティブマトリクス型液晶表示装置は、薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、あらゆる角度に出射されるバックライトの薄膜トランジスタのチャネル部での光強度の最大値としてのフリッカー出力レベルが−30dB以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
【0017】
本発明の第2のアクティブマトリクス型液晶表示装置の好適な適用形態は、前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される。
【0018】
本発明の第2のアクティブマトリクス型液晶表示装置において、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動され、前記概平行な電界の方向が2方向以上である、或いは、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される。
【0019】
本発明の第3のアクティブマトリクス型液晶表示装置は、薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを第1のガラス基板の他方の表面を正面にして出射させたときに、薄膜トランジスタのチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから正面に出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
第1の偏光板の光吸収係数:αp
第1のガラス基板の光吸収係数:α1
第1の絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と第1の偏光板の界面の透過率:T0p
第1の偏光板と第1のガラス基板の界面の透過率:Tp1
第1のガラス基板と第1の絶縁膜の界面の透過率:T12
第1の絶縁膜と半導体領域の界面でのそれぞれの透過率:T23
空気層の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板の屈折率:n1
第1の絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
第1の偏光板の膜厚:tp
第1のガラス基板の膜厚:t1
第1の絶縁膜の膜厚:t2
半導体領域の膜厚:t3
バックライトの法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極
が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
【0020】
【数11】
【0021】
および
光吸収を表す方程式、
【0022】
【数12】
【0023】
および
バックライト強度の同径分布を表す方程式、
【0024】
【数13】
【0025】
を利用し、未知の変数である
第1の偏光板へ入射する光の強度:I
第1のガラス基板へ入射する光の強度:Ip
第1の絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
第1の偏光板から第1のガラス基板への光の入射角:θp
第1のガラス基板から第1の絶縁膜への光の入射角:θ1
第1の絶縁膜から半導体領域への光の入射角:θ2
第1の絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、
さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
【0026】
【数14】
【0027】
および
上記光吸収の法則を表す方程式の一部である、
【0028】
【数15】
【0029】
および
ゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用してI3よりもチャネル側に入った光の強度を計算し、光が幅dだけの距離を進んだときの強度を求める。
【0030】
本発明の第3のアクティブマトリクス型液晶表示装置の好適な適用形態は、前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される。
【0031】
本発明の第3のアクティブマトリクス型液晶表示装置において、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動され、前記概平行な電界の方向が2方向以上である、或いは、前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される。
【0032】
本発明の第1のスイッチング素子は、基板の表側に形成されたゲート電極と、前記基板及び前記ゲート電極上に形成された絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有するスイッチング素子であって、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
【0033】
本発明の第1のスイッチング素子において、前記チャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも広く形成されており、前記半導体領域はチャネル長方向で前記ゲート電極より外にはみ出して形成されている、或いは、前記チャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも狭く形成されており、前記半導体領域はチャネル長方向では前記ゲート電極の内側に形成されている。
【0034】
本発明の第2のスイッチング素子は、基板の表側に形成されたゲート電極と、前記基板及び前記ゲート電極上に形成された絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有するスイッチング素子であって、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを前記基板の裏側を正面にして出射させたときに前記スイッチング素子のチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから基板の裏面を正面にして出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とする。
基板の光吸収係数:α1
絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と基板の界面の透過率:T01
基板と絶縁膜の界面の透過率:T12
絶縁膜と半導体領域の界面の透過率:T23
空気層の屈折率:n0
基板の屈折率:n1
絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
基板の膜厚:t1
絶縁膜の膜厚:t2
半導体領域の膜厚:t3
空気層から基板の裏側の法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極
が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
【0035】
【数16】
【0036】
および
光吸収を表す方程式、
【0037】
【数17】
【0038】
および
前記空気層から基板の裏側に入射する光線強度の同径分布を表す方程式、
【0039】
【数18】
【0040】
を利用し、未知の変数である
基板へ入射する光の強度:I0
絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
空気層から基板への光の入射角:θ0
基板から絶縁膜への光の入射角:θ1
絶縁膜から半導体領域への光の入射角:θ2
絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
【0041】
【数19】
【0042】
および
上記光吸収の法則を表す方程式の一部である、
【0043】
【数20】
【0044】
および
光吸収の法則およびゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用し、光が幅dだけの距離を進んだとき光の強度を求める。
【0045】
本発明の第2のスイッチング素子の適用形態は、前記スイッチング素子のチャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも広く形成されており、前記半導体領域はチャネル長方向で前記ゲート電極より外にはみ出して形成されている、或いは、前記スイッチング素子のチャネル長方向の前記半導体領域の幅は、前記チャネル長方向の前記ゲート電極の幅よりも狭く形成されており、前記半導体領域はチャネル長方向では前記ゲート電極の内側に形成されている。
【0046】
【発明の実施の形態】
以下、本発明のアクティブマトリクス型液晶表示装置及びスイッチング素子の実施形態について、図面により詳細に説明する。以下の実施形態では、一般的に開口率が低く所望の輝度を得るのに高輝度のバックライト光を使用する、ガラス基板に平行に電界を印加する横電界型の液晶表示装置を代表させて説明しているが、本発明はガラス基板に垂直に電界を印加する縦電界型の液晶表示装置に対しても同様に適用できる。
(第1実施形態)
本発明の第1実施形態について、図面を参照しながら詳細に説明する。
【0047】
図1は、第1実施形態のアクティブマトリクス型液晶表示装置の薄膜トランジスタアレイ基板250の単位画素を示す平面図であり、図3に示す断面図の液晶116より下側の基板の様子を示している。図2は、各単位画素の薄膜トランジスタ部の拡大平面図である。図3は、図1のA−A’線に沿った断面図であり、薄膜トランジスタアレイ基板130より上側の部分も併せて示す。
【0048】
本発明の第1実施形態のアクティブマトリクス型液晶表示装置は、図1乃至3に示すように、薄膜トランジスタアレイ基板130と、この薄膜トランジスタアレイ基板130に平行に隔離して設けられた透明の対向基板140と、上記薄膜トランジスタアレイ基板(以下、TFT基板と記載する)130と対向基板140との間に封入された液晶116を備えた概略構成である。
【0049】
図1〜3において、第1のガラス基板100、ゲート線101、アモルファスシリコン(水素含有のアモルファスシリコン(a-Si:H)を指す、以下同じ)膜107、n+アモルファスシリコン膜108、ドレイン線102、ソース(画素)電極105、共通電極104、ドレイン電極106、から構成される薄膜トランジスタをそれぞれ示している。ドレイン電極106はドレイン線102と電気的に接続されている。ゲート線101とドレイン線102に囲まれる領域に単位画素が形成され、この単位画素が図1上の左右方向及び上下方向にアレイ状に配置されている。ソース(画素)電極105の一端は、薄膜トランジスタ103の一方のn+アモルファスシリコン膜108に接続されてソース電極として機能し、共通電極104に平行に延びている部分は画素電極として機能する。ゲート線101のゲート電極部分のアモルファスシリコン膜107と重畳する部分は、薄膜トランジスタ103のゲート電極として機能する。
【0050】
ここで、TFT基板に対してバックライトから斜め方向の光が入射し、反射されてフロントチャネル部に入射し易い構造の薄膜トランジスタを図17に示す。この場合、薄膜トランジスタは、ドレイン電極106またはソース(画素)電極105の幅がアモルファスシリコン膜107の幅より広いため、アモルファスシリコン膜が電極のチャネル幅方向端部下に存在しない構造となっており、比較的光吸収率の低い(アモルファスシリコン膜が存在しないため)斜線部でゲート線101のゲート電極部分に対し斜め下方(液晶と反対側のTFT基板面)から入射した光が反射しチャネル部へ容易に光が到達する。
【0051】
以上のような理由から、本発明は、図2で示すように、薄膜トランジスタ103を構成するドレイン電極106またはソース(画素)電極105がアモルファスシリコン膜107にチャネル幅方向に包含される構造を前提とする。すなわち、図2で薄膜トランジスタ103でドレイン電極106のチャネル幅方向の電極幅を構成する線分をLD、ソース電極105のチャネル幅方向の電極幅を構成する線分をLS、アモルファスシリコン膜107のチャネル幅方向の電極幅を構成する線分をLAとしたとき、集合として
【0052】
【数21】
【0053】
という包含関係が成立するよう形成する。
【0054】
図1乃至図3に示した第1実施形態のアクティブマトリクス型液晶表示装置を製造するには、まず、第1のガラス基板100の上にスパッタ法によりCr膜を堆積させ、選択的にエッチングしゲート線101(ゲート電極を含む)、共通電極104を形成する。その後、CVD(chemical Vapor Deposition)法によりゲート線101を含む表面に窒化シリコン膜を堆積して第1の絶縁膜109を形成する。ついで、第1の絶縁膜109の上にゲート線101のゲート電極部分と一部重畳する形でCVDによりアモルファスシリコン膜107と、アモルファスシリコン膜107上にn+型アモルファスシリコン膜108を選択的に順次形成し、次にアモルファスシリコン膜107と一部重畳するよう選択的に設けてソース(画素)電極105、ドレイン電極106を設ける。
【0055】
ついで、ドレイン電極106、ソース(画素)電極105をマスクとしてゲート線101のゲート電極部分に対応する領域のn+アモルファスシリコン膜108が除去され薄膜トランジスタ103が形成される。そして、上記薄膜トランジスタ103、ドレイン線102、ソース(画素)電極105を被覆して保護する目的で第2の絶縁膜110を形成すると、TFT基板130が得られる。そして、液晶116を配向させるため有機膜からなる第1の配向膜111を第2の絶縁膜110上に形成し、配向処理する。
【0056】
一方、液晶116をはさんで上側の対向基板140側の第2のガラス基板112の下面、すなわち第1のガラス基板100と対向する面には、不透明の遮光膜113、色層114、第3の絶縁膜115、第2の配向膜117がこの順に形成されている。
【0057】
さらに、第1のガラス基板100の裏面には第1の偏光板121が、第2のガラス基板112の裏面には第2の偏光板122がそれぞれ貼り付けられ液晶表示パネル150が完成する。
【0058】
図4は、液晶パネル150とバックライトとの位置関係を示すために、それらを斜めから眺めたときの様子である。液晶表示パネル150は、バックライト151の上に設置され、液晶表示パネル150の薄膜トランジスタ群を駆動する液晶駆動回路152が配線154を通して液晶表示パネル150に接続され、液晶表示装置が完成する。次に、第1実施形態のアクティブマトリクス型液晶表示装置の動作を説明する。
【0059】
第1実施形態のアクティブマトリクス型液晶表示装置は、従来のアクティブマトリクス型液晶表示装置と同様に、駆動回路152からの信号が液晶表示パネル150に入力されることで各マトリクスセグメント毎に上記薄膜トランジスタ103がオンすることにより、ソース(画素)電極105と共通電極104との間に電界が生じ、両基板140、130間に封入された液晶116が電気光学効果を引き起こし、液晶表示パネル150の光透過率が変化する。すると図3でバックライト151から出射して液晶表示パネルに入射する光119は液晶表示パネル150で透過率変調を受けるため、光強度が各画素毎に変化し画像表示ができるようになる。
【0060】
本実施形態では、さらに次のような特徴を有している。すなわち、本発明者が新たに見出した、薄膜トランジスタ103でのフォトキャリア生成によるリーク電流を低減する目的で、図2に示すゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長dを最適化したことである。以下に、オーバーラップ長dの最適化方法について詳述する。
【0061】
図5に、一般的なバックライト151からの出射光の同径分布を示す。放線方向に出射する光強度をI0とすると極角θ0方向での光強度はI0cosθ0と表現される。
【0062】
次に、図5で示したバックライトからの出射光153が液晶表示パネル150に入射した場合を考える。図6は、TFT基板130の偏光板121、第1のガラス基板100、ゲート線101のゲート電極部分、第1の絶縁膜109、アモルファスシリコン膜107、ドレイン電極106の拡大断面図である。図6を参照して、TFT基板130の裏面(バックライト側)から入射する光の経路について考察する。ゲート線101(ゲート電極を含む)は光を透過させないので、チャネル部に入射する光の経路としてゲート線101のゲート電極端を通過する経路について考察する。液晶表示パネル150への入射光119は、バックライトからの出射角と等しくθ0であることに注意する。液晶表示パネル150内を進行する光線に対し、屈折の法則(スネルの法則)を適用すると、次の式(1)の関係が成立する。
【0063】
【数22】
【0064】
記号説明は以下の通りである。
空気層120の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板100の屈折率:n1
第1の絶縁膜109の屈折率:n2
アモルファスシリコン膜107の屈折率:n3
空気層120/第1の偏光板121界面での屈折角:θp
第1の偏光板121/第1のガラス基板100界面での屈折角:θ1
第1のガラス基板100/第1の絶縁膜109界面での屈折角:θ2
第1の絶縁膜109/アモルファスシリコン膜107界面での屈折角:θ3
さらに、光の強度に関しては、
第1の偏光板121の光吸収係数:αp
第1のガラス基板100の光吸収係数:α1
第1の絶縁膜109の光吸収係数:α2
アモルファスシリコン膜107の光吸収係数:α3
とすると、次の式(2)の関係が成立する。
【0065】
【数23】
【0066】
ここで、Ip、I1、I2、I3はそれぞれ図6での各位置での光強度である記号説明は以下の通りである。
空気層120/第1の偏光板121界面の透過率:T0p
第1の偏光板121/第1のガラス基板100界面の透過率:Tp1
第1のガラス基板100/第1の絶縁膜109界面の透過率:T12
第1の絶縁膜109/アモルファスシリコン膜107界面の透過率:T23
第1の偏光板121の層厚:tp
ガラス基板100の層厚:t1
第1の絶縁膜109の層厚:t2
アモルファスシリコン膜107の層厚:t3
第1の偏光板121、第1のガラス基板100、第1の絶縁膜109及びアモルファスシリコン膜107を透過して、ドレイン電極106の表面まで到達したI3の強度を持つ光線は、ゲート線101のゲート電極部分とドレイン電極106の間で数回反射、屈折を繰り返し、ついにはチャネル部に到達する。ここでの計算は、上記の屈折の法則を表す方程式の一部である、
【0067】
【数24】
【0068】
および
上記光吸収の法則を表す方程式の一部である、
【0069】
【数25】
【0070】
およびゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用して、強度I3の光が反射、屈折を繰り返しながらチャネル部に進むときの光の強度を反射、屈折毎に繰り返し計算し、光がゲート電極端から幅dだけチャネル部に向かって進んだとき、すなわち薄膜トランジスタのチャネル部での光強度を求める。
【0071】
ここでの光強度をInとしたとき、Inがある強度を越えると光による電子−正孔対の発生が無視できなくなり、リーク電流によるフリッカーや表示均一性の劣化が顕著になる。
【0072】
実際に、表1に示すパラメータを有する部材にて液晶表示装置を作製し評価をした結果を以下に説明する。
【0073】
【表1】
【0074】
式(1)、(2)を用いて、バックライト151の出射光の出射角度θ0とチャネル部に入射する光の強度Iの関係を計算した結果を図7に示す。ただし、バックライト151の正面での光の出射強度I0を100としてプロットしている。4本の曲線はそれぞれ『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』を実用的な範囲(d=2〜5μm)で変化させ描いている。図7より、この範囲ではバックライトからの光が出射角θ0=50〜70°の場合にチャネル部に最大強度の光が入射することが分かる。
【0075】
図8に、バックライトからの光が出射角θ0=50〜70°の場合の、『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』とチャネル部に入射する光の強度Iの関係を示す。
【0076】
図9に、実験により求めた『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』とフリッカーレベル(dB)の関係を示す。人の目でフリッカーが認識できないレベル−30dB以下であり、対応するdは4μm以上になる。3μmではフリッカーレベルが劣悪である。これをふまえ図8で、dが4μm以上に対応するチャネル部への入射光強度Iは約0.2以下になる。すなわちバックライトからの出射光強度I0の光がチャネル部に到達するまでに0.2%以下まで減衰した場合、薄膜トランジスタ103に誘起される光オフリーク電流は、表示特性的に無視されうる。ここで、人の目でフリッカーが認識できないレベル−30dBという数値は、絶対的な値として有効な値であるが、−30dBを境界値として決定される図9の『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』の最適範囲4μm以上という値は、あくまでも本実施形態において用いられた薄膜トランジスタを構成する諸材料の下での値であって、これらの材料が変われば、当然『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』の最適範囲4μm以上という値も変わることに注意されたい。
【0077】
以上の手段で薄膜トランジスタ103のチャネル部に入射する光強度を低減させ光オフリーク電流を減少させることにより、フリッカーの低減および表示均一性の向上を実現することができた。
(第2実施形態)
次に、本発明の第2実施形態について、図面を参照しながら詳細に説明する。
【0078】
図10は、第2実施形態のアクティブマトリクス型液晶表示装置の液晶より下側の薄膜トランジスタアレイ基板の単位画素を示す平面図である。図11は、各単位画素の薄膜トランジスタ部の拡大平面図である。図12は、図10のB−B’線に沿った断面図であり、薄膜トランジスタアレイ基板130より上側の部分も合わせて示す。
【0079】
図10に示した第2実施形態のアクティブマトリクス型液晶表示装置が図1乃至図3に示した第1実施形態のアクティブマトリクス型液晶表示装置と異なるところは、アモルファスシリコン膜107がゲート電極102内に包含された点である。すなわち、薄膜トランジスタ103でアモルファスシリコン膜107が存在する領域をAとし、ゲート線101のゲート電極部分が存在する領域をGとしドレイン電極106が存在する領域をDとし、ソース電極105が存在する領域をSとし、空集合をφとしたとき、集合として、
【0080】
【数26】
【0081】
という包含関係が成立するよう形成する。
【0082】
この第2実施形態のアクティブマトリクス型液晶表示装置の電気的な動作は、第1実施形態のアクティブマトリクス型液晶表示装置と同様であるが、図12の断面図を参照すると、ゲート線101のゲート電極部分内部にアモルファスシリコン膜107が存在するため、ゲート線101のゲート電極端部から入射したバックライトの光が『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』に到達するまでにゲート線101のゲート電極部分とドレイン電極106との間、またはゲート線101のゲート電極部分とソース(画素)電極105との間で多重反射するため、入射光の減衰は第1実施形態のアクティブマトリクス型液晶表示装置と比較し顕著になり、より著しいフリッカーの低減、表示均一性が得られる。ここで、オーバーラップ長dは、第1実施形態と同一の値であれば十分といえる。
【0083】
ただし、ゲート線101のゲート電極部分の内側にアモルファスシリコン膜107をレイアウトする必要があるため画素レイアウトに制限が生じることや、光の入射が極度に減少するため薄膜トランジスタ103がオン時の電流が低下し、薄膜トランジスタ103の駆動能力が低下するため、薄膜トランジスタ103により駆動されるソース(画素)電極105に十分な電荷が与えられず、所望の輝度が得られない等のデメリットも想定されるので、これらを考慮して設計することが好ましい。
【0084】
以上、実施形態について説明したように、上記薄膜トランジスタで『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』が、ゲート電極の端部から入射する光がチャネル部に到達するまでに主に半導体領域での光吸収により十分減衰できるような距離を物理法則により適切な長さを確保し、チャネル部での電子−正孔対の発生を十分に低減させ、フリッカーや表示の不均一性を改善することができる。
【0085】
以上の実施形態では、液晶表示装置における薄膜トランジスタのチャネル部への光の入射を低減させる構造について記載し、TFT基板の裏面に偏光板を形成した場合について説明したが、本発明は、このような構造に限定されない。すなわち、実施形態で説明した薄膜トランジスタの一般的なスイッチング素子としての形態、例えば、実施形態における第1のガラス基板の裏面に偏光板がなく、かつ、TFT基板に対する対向基板もない構造に対しても、本発明の構造を適用できることは言うまでもない。この場合には、上述した第1、2の実施形態における偏光板を無くした場合の諸変数、諸方程式が適用されることとなる。すなわち、光オフリーク電流を低減させるスイッチング素子構造は、次のような条件を満たすことが要求される。
【0086】
薄膜トランジスタでドレイン電極のチャネル幅方向の電極幅を構成する線分をLD、ソース電極のチャネル幅方向の電極幅を構成する線分をLS、半導体領域のチャネル幅方向の電極幅を構成する線分をLAとしたとき、集合として
【0087】
【数27】
【0088】
が成立する平面構成、或いは、
薄膜トランジスタ部で半導体領域が存在する領域をAとし、ゲート電極が存在する領域をGとし、ドレイン電極が存在する領域をDとし、ソース電極が存在する領域をSとし、空集合をφとしたとき集合として
【0089】
【数28】
【0090】
が成立する平面構成を有するものとする。これらの構成において、第1、2の実施形態において、偏光板を無くした場合に相当する諸変数、諸方程式が以下のように適用される。
【0091】
液晶表示パネル150内を進行する光線に対し、屈折の法則(スネルの法則)を適用すると、次の式(8)の関係が成立する。
【0092】
【数29】
【0093】
記号説明は以下の通りである。
空気層120の屈折率:n0
第1のガラス基板100の屈折率:n1
第1の絶縁膜109の屈折率:n2
アモルファスシリコン膜107の屈折率:n3
空気層120/第1のガラス基板100界面での屈折角:θ1
第1のガラス基板100/第1の絶縁膜109界面での屈折角:θ2
第1の絶縁膜109/アモルファスシリコン膜107界面での屈折角:θ3
さらに、光の強度に関しては、
第1のガラス基板100の光吸収係数:α1
第1の絶縁膜109の光吸収係数:α2
アモルファスシリコン膜107の光吸収係数:α3
とすると、次の式(9)の関係が成立する。
【0094】
【数30】
【0095】
ここで、I1、I2、I3はそれぞれ図6での121を省いた構造の各位置での光強度である。記号説明は以下の通りである。
空気層120/第1のガラス基板100界面の透過率:T01
第1のガラス基板100/第1の絶縁膜109界面の透過率:T12
第1の絶縁膜109/アモルファスシリコン膜107界面の透過率:T23
ガラス基板100の層厚:t1
第1の絶縁膜109の層厚:t2
アモルファスシリコン膜107の層厚:t3
第1のガラス基板100、第1の絶縁膜109及びアモルファスシリコン膜107を透過して、ドレイン電極106の表面まで到達したI3の強度を持つ光線は、ゲート線101のゲート電極部分とドレイン電極106の間で数回反射、屈折を繰り返し、ついにはチャネル部に到達する。ここでの計算は、上記の屈折の法則を表す方程式の一部である、
【0096】
【数31】
【0097】
および
上記光吸収の法則を表す方程式の一部である、
【0098】
【数32】
【0099】
およびゲート電極、ドレイン電極での反射率R1、R3を反射、屈折毎に繰り返し使用して、強度I3の光が反射、屈折を繰り返しながらチャネル部に進むときの光の強度を反射、屈折毎に繰り返し計算し、光がゲート電極端から幅dだけチャネル部に向かって進んだとき、すなわち薄膜トランジスタのチャネル部での光強度を求める。
【0100】
ここでの光強度をInとしたとき、Inがある強度を越えると光による電子−正孔対の発生が無視できなくなり、リーク電流によるフリッカーや表示均一性の劣化が顕著になる。
【0101】
本発明の好ましい実施形態について説明したが、本発明はこれら実施形態に限定されるものではなく、様々な適用や変更が可能であろう。例えば、本発明による薄膜トランジスタ部のゲート・ソースまたはドレイン電極のオーバーラップ長の最適化は、アモルファスシリコン膜以外の半導体領域にもたとえばポリシリコン膜に対しても適用できる。また、より求められる画質のレベルが高くフリッカーや輝度ムラレベルの要求の厳しい水平電界モードで視野角依存の色つきを改善した2分割以上の配向分割を行うマルチドメイン方式にも適用可能である。
【0102】
上述したようなバックライト或いはサイドライトを利用する透過型液晶表示装置に限らず、バックライトが不要で薄膜トランジスタを使用する反射型液晶表示装置、さらには透過型と反射型両方の機能を併せ持つ半透過半反射型の液晶表示装置にも適用が可能であろう。さらに、液晶表示装置だけでなく、EL(エレクトロルミネッセンス)にも適用することはできる。さらに、ゲート電極、ドレイン線、その他各電極は、Cr以外の金属、例えばAl、Mo、Taも使用できる。
【0103】
【発明の効果】
以上説明したように、本発明のアクティブマトリクス型液晶表示装置は、ガラス基板上に形成された複数のゲート電極と、上記ゲート電極に交差するように形成された複数のドレイン線と、上記ゲート電極とドレイン線の付近に形成した薄膜トランジスタと、上記薄膜トランジスタに接続されたソース(画素)電極および上記ソース(画素)電極に対向し形成された共通電極とからなる薄膜トランジスタアレイ基板を有するアクティブマトリクス型液晶表示装置において、薄膜トランジスタで『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』が、ゲート電極の際から入射する光がチャネル部に到達するまでに十分減衰できるような距離、すなわち、スネルの式:
【0104】
【数33】
【0105】
および、光吸収の関係式:
【0106】
【数34】
【0107】
および、ゲート電極表面での反射率R1、ドレイン電極表面での反射率R3を使用しチャネル部への入射光強度Iを計算したとき、バックライト出射強度I0の0.2%以下に抑制できるだけのオーバーラップ長dを確保することで、チャネル部に光が入射し、アモルファスシリコン中で電子−正孔対が発生することによる光オフリーク電流を十分に低減することができ、フリッカーや表示の不均一性を改善することができた。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す薄膜トランジスタアレイ基板の単位画素の平面図である。
【図2】本発明の第1の実施形態を示す薄膜トランジスタ部の平面図である。
【図3】図2のA−A‘に沿った断面図である。
【図4】液晶駆動装置の構成を説明する構成図である。
【図5】一般的なバックライトからの出射光の同径分布を示す模式図である。
【図6】フロントチャネル部に入射する光の経路の模式図である。
【図7】バックライトの出射光の出射角度θ0とチャネル部に入射する光の強度Iの関係を示すグラフである。
【図8】バックライトからの光が出射角θ0=50〜60°の場合の、『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』とチャネル部に入射する光の強度Iの関係を示すグラフである。
【図9】『ゲート電極−ソース電極及びゲート電極−ドレイン電極のオーバーラップ長d』とフリッカーレベル(dB)の関係を示すグラフである。
【図10】本発明の第2の実施形態を示す単位画素の平面図である。
【図11】本発明の第2の実施形態を示す薄膜トランジスタ部の平面図である。
【図12】図10のB-B‘に沿った断面図である。
【図13】バックライトのスペクトルを示すグラフである。
【図14】従来の技術を説明する薄膜トランジスタアレイ基板の単位画素の平面図である。
【図15】チャネル部に入射する光の経路の模式図である。
【図16】従来の技術を説明する薄膜トランジスタ部の断面図である。
【図17】光が反射してチャネル部に到達することを説明する模式図である。
【符号の説明】
100 第1のガラス基板
101 ゲート線
102 ドレイン線
103 薄膜トランジスタ
104 共通電極
105 ソース(画素)電極
106 ドレイン電極
107 アモルファスシリコン膜
108 n+アモルファスシリコン膜
109 第1の絶縁膜
110 第2の絶縁膜
111 第1の配向膜
112 第2のガラス基板
113 遮光膜
114 色層
115 第3の絶縁膜
116 液晶
117 第2の配向膜
118 ゲート・ソース又はゲート・ドレインのオーバーラップ長d
119 液晶パネルへの入射光
120 空気層
121 第1の偏光板
122 第2の偏光板
123 エッチングストッパ
124 チャネル領域
130 薄膜トランジスタアレイ基板
140 対向基板
150 液晶パネル
151 バックライト
152 駆動回路
153 バックライトからの出射光
154 配線
Claims (15)
- 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを液晶表示装置を正面にして出射させたときに前記薄膜トランジスタのチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするアクティブマトリクス型液晶表示装置。 - 前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される請求項1記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動される請求項1又は2記載のアクティブマトリクス型液晶表示装置。
- 前記概平行な電界の方向が2方向以上である請求項3記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される請求項1又は2記載のアクティブマトリクス型液晶表示装置。
- 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、前記バックライトから出射される光が薄膜トランジスタのチャネル部に入射した場合のフリッカー出力レベルが−30dB以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記 ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするアクティブマトリクス型液晶表示装置。 - 前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される請求項6記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動される請求項6又は7記載のアクティブマトリクス型液晶表示装置。
- 前記概平行な電界の方向が2方向以上である請求項8記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される請求項6又は7記載のアクティブマトリクス型液晶表示装置。
- 薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶とを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板は、第1のガラス基板と、第1のガラス基板の一方の表面上に形成された薄膜トランジスタと、第1のガラス基板の他方の表面上に形成された第1の偏光板と、第1のガラス基板の他方の表面から離れる方向に設けられたバックライトとを有し、前記薄膜トランジスタは、第1のガラス基板上に形成されたゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを第1のガラス基板の他方の表面を正面にして出射させたときに、薄膜トランジスタのチャネル部での光強度が、以下の諸変数及びそれを用いた諸方程式から以下の手順により未知の変数を算出することにより求められ、前記チャネル部での光強度がバックライトから正面に出射する光の強度I0の0.2%以下となるように、前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定されることを特徴とするアクティブマトリクス型液晶表示装置。
第1の偏光板の光吸収係数:αp
第1のガラス基板の光吸収係数:α1
第1の絶縁膜の光吸収係数:α2
半導体領域の光吸収係数:α3
空気層と第1の偏光板の界面の透過率:T0p
第1の偏光板と第1のガラス基板の界面の透過率:Tp1
第1のガラス基板と第1の絶縁膜の界面の透過率:T12
第1の絶縁膜と半導体領域の界面でのそれぞれの透過率:T23
空気層の屈折率:n0
第1の偏光板の屈折率:np
第1のガラス基板の屈折率:n1
第1の絶縁膜の屈折率:n2
半導体領域の屈折率:n3
ゲート電極を構成する金属の反射率:R1
ドレイン電極あるいはソース電極を構成する金属の反射率:R3
第1の偏光板の膜厚:tp
第1のガラス基板の膜厚:t1
第1の絶縁膜の膜厚:t2
半導体領域の膜厚:t3
バックライトの法線方向に出射される光線強度:I0
ゲート電極とソース電極またはドレイン電極がオーバーラップする領域のゲート電極が延在する方向と直交する方向の幅:d
から構成される以上の諸変数を使用し、屈折の法則を表す方程式、
第1の偏光板へ入射する光の強度:I
第1のガラス基板へ入射する光の強度:Ip
第1の絶縁膜へ入射する光の強度:I1
半導体領域へ入射する光の強度:I2
半導体領域を通過し出射する光の強度:I3
第1の偏光板から第1のガラス基板への光の入射角:θp
第1のガラス基板から第1の絶縁膜への光の入射角:θ1
第1の絶縁膜から半導体領域への光の入射角:θ2
第1の絶縁膜から半導体領域への光の出射角:θ3
を順次計算し、さらに、光が幅dだけの距離を進む際の反射、屈折を上記の屈折の法則を表す方程式の一部である、
- 前記半導体領域のチャネル長方向の長さが前記ゲート電極のチャネル長方向の長さに包含される請求項11記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概平行な電界により駆動される請求項11又は12記載のアクティブマトリクス型液晶表示装置。
- 前記概平行な電界の方向が2方向以上である請求項13記載のアクティブマトリクス型液晶表示装置。
- 前記液晶は前記薄膜トランジスタアレイ基板より発生した基板に概垂直な電界により駆動される請求項11又は12記載のアクティブマトリクス型液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001356206A JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
US09/995,516 US6608653B2 (en) | 2000-11-30 | 2001-11-28 | Active matrix liquid crystal display device having reduced leak current and switching element used therein |
TW090129472A TW536829B (en) | 2000-11-30 | 2001-11-28 | Active matrix liquid crystal display device and switching element used therein |
KR10-2001-0075355A KR100484571B1 (ko) | 2000-11-30 | 2001-11-30 | 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000365435 | 2000-11-30 | ||
JP2000-365435 | 2000-11-30 | ||
JP2001321810 | 2001-10-19 | ||
JP2001-321810 | 2001-10-19 | ||
JP2001356206A JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345469A Division JP2007094433A (ja) | 2000-11-30 | 2006-12-22 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003195346A JP2003195346A (ja) | 2003-07-09 |
JP3914753B2 true JP3914753B2 (ja) | 2007-05-16 |
Family
ID=27345327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001356206A Expired - Lifetime JP3914753B2 (ja) | 2000-11-30 | 2001-11-21 | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6608653B2 (ja) |
JP (1) | JP3914753B2 (ja) |
KR (1) | KR100484571B1 (ja) |
TW (1) | TW536829B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094433A (ja) * | 2000-11-30 | 2007-04-12 | Nec Lcd Technologies Ltd | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019045B1 (ko) * | 2003-11-25 | 2011-03-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
US20070229722A1 (en) * | 2006-04-03 | 2007-10-04 | Wen-Hsiung Liu | Pixel structure and liquid crystal display panel thereof |
US20080261710A1 (en) * | 2007-04-17 | 2008-10-23 | Ruelle Russell J | Multi-game table assembly |
US7985978B2 (en) * | 2007-04-17 | 2011-07-26 | Himax Technologies Limited | Display and pixel circuit thereof |
US8330887B2 (en) * | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
TWI409556B (zh) * | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
KR101536194B1 (ko) * | 2008-05-19 | 2015-07-13 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 구동 방법 |
US8294972B2 (en) * | 2008-12-08 | 2012-10-23 | Samsung Electronics Co, Ltd. | Display devices |
CN102549638B (zh) * | 2009-10-09 | 2015-04-01 | 株式会社半导体能源研究所 | 发光显示器件以及包括该发光显示器件的电子设备 |
KR101424950B1 (ko) * | 2009-10-09 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
CN104216188B (zh) * | 2014-09-05 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
TWI576646B (zh) | 2015-04-30 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177387A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | 薄膜トランジスタ |
JP3340782B2 (ja) * | 1993-03-15 | 2002-11-05 | 株式会社東芝 | 薄膜半導体素子 |
JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
JP3373620B2 (ja) | 1993-10-21 | 2003-02-04 | 株式会社東芝 | 液晶表示装置 |
KR100477133B1 (ko) * | 1996-07-25 | 2005-06-08 | 삼성전자주식회사 | 누설전류를줄이기위한액정표시장치 |
KR100212284B1 (ko) * | 1996-11-13 | 1999-08-02 | 윤종용 | 채널 보호형 박막 트랜지스터 기판 |
JP3425851B2 (ja) | 1997-06-30 | 2003-07-14 | 日本電気株式会社 | 液晶表示装置用薄膜トランジスタ |
JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
-
2001
- 2001-11-21 JP JP2001356206A patent/JP3914753B2/ja not_active Expired - Lifetime
- 2001-11-28 TW TW090129472A patent/TW536829B/zh not_active IP Right Cessation
- 2001-11-28 US US09/995,516 patent/US6608653B2/en not_active Expired - Lifetime
- 2001-11-30 KR KR10-2001-0075355A patent/KR100484571B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094433A (ja) * | 2000-11-30 | 2007-04-12 | Nec Lcd Technologies Ltd | アクティブマトリクス型液晶表示装置およびスイッチング素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2003195346A (ja) | 2003-07-09 |
KR20020042515A (ko) | 2002-06-05 |
KR100484571B1 (ko) | 2005-04-20 |
TW536829B (en) | 2003-06-11 |
US6608653B2 (en) | 2003-08-19 |
US20020113914A1 (en) | 2002-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10303021B2 (en) | BOA liquid crystal display panel and manufacturing method thereof | |
JP5855888B2 (ja) | 液晶表示装置 | |
US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
US9070848B2 (en) | Array substrate and liquid crystal display | |
US8934069B2 (en) | Liquid crystal display device | |
WO2001018597A1 (fr) | Afficheur à cristaux liquides | |
JP3914753B2 (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
JPH07248494A (ja) | 液晶表示装置 | |
US7006186B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
KR101109978B1 (ko) | 고개구율 액정표시소자 | |
JPH1090655A (ja) | 表示装置 | |
KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
US10241370B2 (en) | Semiconductor device and projection-type display unit | |
US8130335B2 (en) | Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device | |
JP2002122889A (ja) | 電気光学装置及び投射型表示装置 | |
JP2018116228A (ja) | 表示装置 | |
JP2007094433A (ja) | アクティブマトリクス型液晶表示装置およびスイッチング素子 | |
US20170160588A1 (en) | Reflective tft array panel, method of fabricating the same and lcd | |
JP2008203711A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
US11703729B2 (en) | Display device | |
JP2004233959A (ja) | 液晶表示装置 | |
KR101023718B1 (ko) | 액정표시장치 및 그의 제조방법 | |
JP4861793B2 (ja) | テレビ | |
KR20050060292A (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3914753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |