JP3914066B2 - 画像データ符号データ制御機能を有する画像処理装置 - Google Patents
画像データ符号データ制御機能を有する画像処理装置 Download PDFInfo
- Publication number
- JP3914066B2 JP3914066B2 JP2002056280A JP2002056280A JP3914066B2 JP 3914066 B2 JP3914066 B2 JP 3914066B2 JP 2002056280 A JP2002056280 A JP 2002056280A JP 2002056280 A JP2002056280 A JP 2002056280A JP 3914066 B2 JP3914066 B2 JP 3914066B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- data
- code
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Picture Signal Circuits (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の属する技術分野】
本発明は、画像処理装置に係り、特に、圧縮伸張技術に限定されない、符号復号化部とメモリ制御部間の画像データ、符号データの入出力インターフェース制御機能を有する画像処理装置に関するものである。
【0002】
【従来の技術】
従来のJPEGでは8画素x8画素のブロック単位で画像データの圧縮伸張を行っていたが、最近規格化されたJPEG2000では、処理単位であるブロック(タイルともいう)のサイズは、水平方向及び垂直方向のサイズが8の整数倍である数種類のサイズが規定されている。また、処理する画面のサイズは、必ずしも基本のブロックサイズの整数倍でなくとも、8の整数倍であれば任意のサイズでよい。JPEG2000による圧縮伸張技術によれば、従来のJPEGの2倍程度の圧縮性能を実現し、画質や解像度の階層化というデータ取り扱いの自由度も向上しており、今後の符号復号化方式のひとつとして期待されている。
【0003】
また、NTSC等のテレビ信号のようにラスタースキャンされる画像データを入力し、その画像を圧縮したり、圧縮された画像データを伸張し、ラスタースキャンの画像として出力する画像処理装置では、画像データを圧縮するための画像入力および伸張された画像出力はラスタースキャンが用いられる。しかし、上記したJPEG2000による圧縮伸張技術のように、ブロック単位で行われることもある。例えば、圧縮伸張技術がJPEGの場合は8画素×8画素のブロック単位であり、JPEG2000の場合は、例えば128画素×128画素のブロック(タイル)単位で画像圧縮や伸張が行われる。
【0004】
【発明が解決しようとする課題】
画像処理装置を、画像データの圧縮伸張を行うLSI(以下、符号復号LSIという)と、ビデオ入出力からフレームバッファのリードライトおよび符号データの入出力を行うLSI(以下、メモリ制御LSIという)とで構成する場合に、メモリ制御LSIと符号復号LSIとの間で、特に、画像データ、符号データをインターフェースする制御信号および制御方法を、圧縮伸張技術にかかわらず共通化できれば、JPEG、JPEG2000、或いはその他の技術を使用しても、大きな設計変更をせずにメモリ制御LSIの開発を進めることが可能であり、開発期間を短縮することができる。
【0005】
また、監視カメラのようなアプリケーションに使用する場合、ラスタースキャンされる画像の入力出力が複数個必要とされる。例えば、ラスタースキャンされる画像のサイズが720画素×480画素のサイズであり、YCbCr4:2:2、コンポーネント(色成分)当たり1画素8ビットの画像データの場合、1フレーム当たり675Kバイトのデータサイズとなる。
【0006】
この画像の入出力が4チャネル必要とされる場合、メモリ制御LSIを4個使用するのではなく、メモリ制御LSIを画像入出力4チャネルとし、SDRAM等の64Mビットの大容量メモリを使用すれば、675Kバイト×8ビット×8フレーム=43.2Mビットであるので、各チャネル当たり2面のフレームバッファを扱うことができ、1個のメモリ制御LSIで4チャネルの画像入出力を制御することによりフレームバッファ用メモリの個数を抑えることができ、使用LSIの個数を抑えることが可能となる。
【0007】
この場合、4個の符号復号LSIを1個のメモリ制御LSIで駆動することになり、メモリ制御LSIと符号復号LSI間の画像データおよび符号データのバスおよび制御信号は4チャネル分必要となるが、符号データバスは圧縮率が1/10であるとすると、画像バスに対し1/10のトラフィックで済んでしまう。したがって、この構成では符号データバスを共通化すれば、メモリ制御LSIの信号端子数を少なくすることができ、メモリ制御LSIのコスト低減に有用である。
【0008】
さらに、NTSC等のテレビ信号をリアルタイム(30フレーム/秒)の画像の圧縮伸張が可能な符号復号LSIの場合、HDサイズ(横1920画素、縦1080画素)の画像をリアルタイムで圧縮伸張するためには、8個の符号復号LSIをフレーム単位で振り分けて各々圧縮伸張を行わせる必要がある。この場合においても、メモリ制御LSIが複数の符号復号LSIを駆動することができ、データの転送速度を損なわずに、また、入出力に必要となる信号線の総数を少なくすることができる符号データバスのインターフェースを持っていれば装置のコスト削減に効果的である。
【0009】
そこで、本発明は、上記問題点に鑑みてなされたものであり、符号復号LSIと画像メモリ間の画像データのインターフェースや、符号復号LSIとメモリ制御LSI間の符号データのインターフェースを制御する制御信号及び制御方法を、圧縮伸張技術にかかわらず、共通化できる画像処理装置を提供することを目的とする。
【0010】
本発明の他の目的は、画像データと符号データのインターフェースを制御する制御信号及び制御方法を共通化することでメモリ制御LSIの設計開発期間を短縮できる画像処理装置を提供することである。
【0011】
本発明のさらに他の目的は、大容量の画像メモリに対し複数の符号復号LSIを設ける場合にも、メモリ制御LSIが各符号復号LSIの性能を損なわずに駆動できる画像処理装置を提供することである。
【0012】
【課題を解決するための手段】
上記の課題を解決するため、請求項1に記載された発明は、少なくとも一画面分の画像データを保存する画像メモリと、該画像メモリから画像データの読み出しを行うメモリ制御部と、画像データを符号化する符号化部を備える画像処理装置であって、前記メモリ制御部と前記符号化部が、一画面分の画像データを転送する転送期間を示す第1の画像データ制御信号と、前記メモリ制御部が有効な画像データを出力していることを示す第2の画像データ制御信号と、前記符号化部が符号データを取得可能であることを示す第3の画像データ制御信号により接続されると共に、前記符号化部が、前記第1の画像データ制御信号に応じて画像データの圧縮動作を開始することを特徴とする。
【0013】
請求項2に記載された発明は、請求項1の画像処理装置が、符号データをCPUバス上のメモリに転送するDMA制御部を備え、前記DMA制御部と前記符号化部が、符号データの一画面分の転送期間を示す第1の符号データ制御信号と、前記DMA制御部が符号データを取得可能であることを示す第2の符号データ制御信号と、前記符号化部が有効な符号データを出力していることを示す第3の符号データ制御信号により接続されることを特徴とする。
【0014】
請求項3に記載された発明は、請求項2に記載の画像処理装置において、前記DMA制御部が、前記第1の符号データ制御信号に応じて符号データを前記メモリへ転送する動作を開始することを特徴とする。
【0015】
請求項4に記載された発明は、請求項2に記載の画像処理装置に前記符号化部が複数個並列に接続されており、前記画像メモリが複数画面の画像データを保存可能であり、各符号化部と前記メモリ制御部がそれぞれ前記第1、第2及び第3の画像データ制御信号により接続され、かつ、各符号化部と前記DMA制御部がそれぞれ前記第1、第2及び第3の符号データ制御信号により接続されることを特徴とする。
【0016】
請求項5に記載された発明は、請求項2に記載の画像処理装置において、前記符号化部が、前記第2の符号データ制御信号に応じて、符号データを符号データバスへ出力する動作を開始又は停止することを特徴とする。
【0017】
また、上記の課題を解決するため、請求項6に記載された発明は、少なくとも一画面分の画像データを保存する画像メモリと、前記画像メモリへ画像データの書込みを行うメモリ制御部と、符号データを伸張し画像データに復号化する復号化部を備える画像処理装置であって、前記メモリ制御部と前記復号化部が、伸張された一画面分の画像データを転送する転送期間を示す第1の画像データ制御信号と、前記メモリ制御部が画像データを取得可能であることを示す第2の画像データ制御信号と、前記復号化部が有効な画像データを出力していること示す第3の画像データ制御信号により接続されると共に、前記メモリ制御部が、前記第1の画像データ制御信号に応じて画像データを前記画像メモリへ書込む動作を開始することを特徴とする。
【0018】
請求項7に記載された発明は、請求項6に記載の画像処理装置が、符号データをCPUバス上のメモリから受信するDMA制御部を備え、前記DMA制御部と前記復号化部が、一画面分の符号データを転送する転送期間を示す第1の符号データ制御信号と、前記DMA制御部が有効な符号データを出力していることを示す第2の符号データ制御信号と、前記復号化部が符号データを取得可能であることを示す第3の符号データ制御信号により接続されることを特徴とする。
【0019】
請求項8に記載された発明は、請求項7に記載の画像処理装置において、前記復号化部が、前記第1の符号データ制御信号に応じて、符号データを伸張し画像データに復号化する伸張動作を開始することを特徴とする。
【0020】
請求項9に記載された発明は、請求項7に記載の画像処理装置に前記復号化部が複数個並列に接続されており、前記画像メモリが複数画面の画像データを保存可能であり、各復号化部と前記メモリ制御部がそれぞれ前記第1、第2及び第3の画像データ制御信号により接続され、かつ、各復号化部と前記DMA制御部がそれぞれ前記第1、第2及び第3の符号データ制御信号により接続されることを特徴とする。
【0021】
請求項10に記載された発明は、請求項6に記載の画像処理装置において、前記復号化部が、前記第2の画像データ制御信号に応じて、画像データを画像データバスへ出力する動作を開始又は停止することを特徴とする。
【0022】
【発明の効果】
本発明によれば、メモリ制御LSIの画像インターフェース部と符号インターフェース部は、同一のモジュールであり、モード信号の切り替えによりその制御が変わるだけである。また、符号復号LSIの画像インターフェース部と符号インターフェース部も、メモリ制御LSIのものと同一のモジュールを利用できる。したがって、画像処理装置を構成するにあたって、これらのインターフェース部の制御は、圧縮伸張技術がJPEG、JPEG2000、またはそれ以外の技術であっても良いため、設計開発期間の短縮を図ることができる。
【0023】
また、本発明によれば、画像データバスは各符号復号LSIにそれぞれ独立して設けてもよいし、共通の画像データバスにして、符号データバスと同じ制御方法で対応できるよう構成してもよい。例えば、ラスタースキャンでフレームバッファに対する一画面分の画像データの書込みまたは読出しに必要な期間よりも、符号復号LSIが一画面分の画像を圧縮または伸張する期間が十分に短かければ、符号バスの制御と同様な制御方法を選択でき、画像データバスを共通化することができる。これにより、メモリ制御LSIに必要な信号線の数を削減できるため、LSIのコスト削減、メモリ制御LSIや符号復号LSIを載せる基板のコスト削減、基板サイズの縮小化のために有用である。また、これらのモジュール化された画像および符号データのインターフェース部は、符号復号LSIとメモリ制御LSIを一つのLSI上にレイアウトする場合にも、利用することができるので、画像処理装置全体の開発期間の短縮に極めて有用である。
【0024】
【発明の実施の形態】
まず、本発明の実施の形態を説明する前に、本発明の画像処理装置の構成及び特徴をより明確にするため、一般的な画像圧縮伸張機能を有する画像処理装置について図1乃至図5を参照しながら説明する。
【0025】
図1は、一般的な圧縮伸張機能を有する画像処理装置の動作を示す。図5(A)は、フレームバッファに対する画像データの入出力をラスタースキャンで行う場合、図5(B)はブロック単位でスキャンする場合を示す。
【0026】
図1において、点線はラスタースキャンされる画像データを圧縮する際のデータのパスを示す。点線の矢印1−1は、ビデオ制御回路10から送られたラスタースキャンの画像データをフレームバッファ制御回路14がフレームバッファ12へ書込むときのデータパスであり、フレームバッファ12上には図5(A)に示した順で画像データが書込まれる。点線の矢印1−2と1−3は、フレームバッファ12上の画像データをDMA(Direct Memory Access)制御部15がブロック単位で読み出し、符号復号回路16へ転送するDMAのデータパスを示す。図5(B)に示した順で画像データはブロック単位で読み出される。点線の矢印1−4と1−5は、符号復号回路16で圧縮された符号データを記憶装置13(画像メモリ)へ転送するDMAのデータパスを示す。図1の構成ではCPU11のデータバスに負荷がかかる。
【0027】
CPU11のデータバスにかかる負荷を軽減する目的で、通常、図2の構成が使われる。図2の構成では、フレームバッファ制御回路14AにDMA制御部の機能を持たせ、フレームバッファ制御装置14Aと符号復号回路16間を専用バスで接続することにより、CPU11のデータバスの負荷を減らすことができる。
【0028】
すなわち、図2において、点線の矢印2−1は、ビデオ制御回路10から送られたラスタースキャンの画像データをフレームバッファ制御回路14Aがフレームバッファ12上に書込むときのデータパスを示す。点線の矢印2−2は、フレームバッファ12上の画像データをフレームバッファ制御回路14Aがブロック単位で読み出し、符号復号回路16へ転送するDMAのデータパスを示す。点線の矢印2−3は、符号復号回路16で圧縮された符号データをフレームバッファ制御回路14Aが記憶装置13(画像メモリ)へ転送するDMAのデータパスを示す。実線の矢印2−4で示したように、CPU11のデータバスではフレームバッファ制御回路14A(又は符号復号回路16)と記憶装置13間の符号データの授受だけが行われるため、図2の構成では負荷が軽減される。
【0029】
図2に示した装置構成において、ビデオ制御回路10とフレームバッファ制御回路14Aを1個のLSI(メモリ制御LSIという)で、符号復号回路16を1個のLSI(符号復号LSIという)で構成した場合の従来の画像処理装置について説明する。
【0030】
図3は、上記した画像処理装置の圧縮動作時における入出力信号を示し、図4は、同一の画像処理装置の伸張動作時における入出力信号を示す。
【0031】
図3、図4に示したように、この従来の画像処理装置は、メモリ制御LSI120と、符号復号LSI130と、画像メモリ40とから構成される。メモリ制御LSI120は、ビデオ制御回路21と、メモリ制御回路22と、ラスターリード/ライト回路23と、ブロックリード/ライト回路24と、バッファ回路(FIFO−A1)25と、DMA制御回路26と、CPUインターフェース回路27と、バッファ回路(FIFO−A2)28を備える。メモリ制御LSI120の構成は、図3及び図4共に共通である。図3に示した構成で、符号復号LSI130は、バッファ回路(FIFO−B1)31と、バッファ回路(FIFO−B2)32と、圧縮回路33を備える。また、図4に示した構成で、符号復号LSI130は、バッファ回路(FIFO−B1)31と、バッファ回路(FIFO−B2)32と、伸張回路34を備える。
【0032】
図3に示した圧縮動作時には、メモリ制御LSI側のバッファ回路25に格納された画像データが、画像データバスIMDを介して符号復号LSI側のバッファ回路31に送出される。圧縮回路33で生成された符号データは、バッファ回路32にいったん格納される。この符号データが、符号データバスCODを介してメモリ制御LSI側のバッファ回路28に送出される。
逆に、図4に示した伸張動作時には、メモリ制御LSI側のバッファ回路28に格納されたコードデータが、コードデータバスCODを介して符号復号LSI側のバッファ回路32に送出される。伸張回路34で生成された画像データは、バッファ回路31にいったん格納される。このバッファ回路31に格納された画像データが、画像データバスIMDを介してメモリ制御LSI側のバッファ回路25に送出される。
【0033】
この従来の画像処理装置では、メモリ制御LSI120と符号復号LSI130が、制御信号START、制御信号ENDによって接続されている。メモリ制御LSI側のバッファ回路25と符号復号LSI側のバッファ回路31が、画像データ制御信号IRDY_、画像データ制御信号IWE_(又は画像データ制御信号IRE_)によって接続されている。また、メモリ制御LSI側のバッファ回路28と符号復号LSI側のバッファ回路32が、符号データ制御信号CRDY_、符号データ制御信号CRE_(又は符号データ制御信号CWE_)によって接続されている。
【0034】
図3のIWE_と図4のIRE_は共通の信号で良い。また、図3のCRE_と図4のCWE_も共通の信号で良い。この従来の画像処理装置では、例えば、符号復号LSI130がJPEGの場合、画像データ制御信号IRDY_がアサートされれば、メモリ制御LSI120は、これに応じて、1ブロック分の64画素分の画像データをバッファ回路31へ書込む動作を開始するべく、画像データ制御信号IWE_をアサートする。すなわち、この従来の制御方法では、画像データ制御信号(又は符号データ制御信号)を個別に制御する仕様を利用していた。
【0035】
制御信号を制御する方法については、圧縮動作時と伸張動作時は基本的に同じである。圧縮または伸張をスタートする場合、START信号をアサートする。圧縮か伸張かの動作はあらかじめ、メモリ制御LSI及び符号復号LSIの両方に設定してあるものとする。ここでは、図3を参照しながら、圧縮動作時の制御方法について詳述し、伸張動作時の制御方法については省略する。
符号復号LSI130は、画像データを取り込む用意ができると画像データ制御信号IRDY_をアサートする。この画像データ制御信号IRDY_のアサートを確認すると、メモリ制御LSI120は、あらかじめ決められた回数だけ符号データ制御信号IWE_をアサートし、画像データバスIMDに画像データを送出する。一画面分の画像データを全て符号復号LSI側に転送するまで、画像データ制御信号IRDY_及びIWE_の制御を繰り返す。
【0036】
符号復号LSI130は、圧縮動作を実施して符号データを生成すると、符号データ制御信号CRDY_をアサートする。このCRDY_のアサートを確認すると、メモリ制御LSI120は、あらかじめ決められた回数だけ符号データ制御信号CRE_をアサートし、符号復号LSI側から符号データバスCODに送出された符号データを取り込む。この符号データ制御信号CRDY_及びCRE_の制御は、符号復号LSI130が全ての符号データを出力し終わったことを示す制御信号ENDがアサートされるまで繰り返される。
【0037】
上述のように、従来の画像処理装置の場合、圧縮伸張技術が異なる符号復号LSIに対し、メモリ制御LSIをそれぞれ別々に設計、開発を行う必要があった。例えば、JPEG、JPEG2000、或いはその他の技術を使用した符号復号LSIに適用するために、それぞれ別個のメモリ制御LSIを開発した場合、開発に要するコストや開発期間が膨大となる。この問題を解消するために、符号復号LSIとメモリ制御LSI間の画像データ、符号データのインターフェースを制御する制御信号や制御方法を、圧縮伸張技術にかかわらず、共通化できるようにしたのが、本発明に係る画像処理装置である。
【0038】
次に、本発明の実施の形態について、図6乃至図11を参照しながら説明する。
【0039】
図6に、本発明の一実施例に係る画像処理装置の画像圧縮時におけるメモリ制御部と符号復号部間の画像データ制御信号、符号データ制御信号を示す。図7に、本発明の一実施例に係る画像処理装置の画像伸張時におけるメモリ制御部と符号復号部間の画像データ制御信号、符号データ制御信号を示す。
【0040】
図6及び図7に示した実施例は、メモリ制御LSIを1個と、符号復号LSIを2個とから構成した画像処理装置の例である。図6の矢印は圧縮時のデータ方向を示す。図7の矢印は伸張時のデータ方向を示す。符号復号LSIとメモリ制御LSIをインターフェースする信号のうち、画像データ制御信号IM_FRM1_、IM_FRM2_、画像データ信号IMD1、IMD2、符号データ信号CODは、双方向の信号である。
【0041】
この実施例の画像処理装置が、図3及び図4の従来例と異なるのは、メモリ制御LSI20が画像インターフェース部55と、符号インターフェース部56と、スイッチSW1及びSW2を備える点、及び符号復号LSI30が、画像インターフェース部35と、符号インターフェース部36を備える点である。他の構成は、図3及び図4の対応する回路と同一である。また、メモリ制御LSI側の画像インターフェース部55と符号復号LSI側の画像インターフェース部35とは、画像データ制御信号IM_FRM*_、IM_MRDY*_、IM_CRDY*_により接続されている。さらに、メモリ制御LSI側の符号インターフェース部56と符号復号LSI側の符号インターフェース部36とは、符号データ制御信号CO_FRM*_、CO_MRDY*_、CO_CRDY*_により接続されている。
【0042】
ここで、各制御信号に付されている*は、複数の符号復号LSIのうちどのLSIであるかを識別するための番号である。図6及び図7の実施例の場合、*=1、2である。
【0043】
図8は、画像圧縮時における、図6のメモリ制御部と符号復号部の画像データの制御方法を説明するためのタイミング図を示す。
T1のタイミングでは、図5(A)のようにラスターリード/ライト回路23によりフレームバッファ(図6の画像メモリ40)に描画された一画面分の画像データを、ブロックリード/ライト回路24が図5(B)のようにブロック単位で読み出してバッファ回路25に書込み、バッファ回路25に画像データが格納されていると仮定する。T1のタイミングで、バッファ回路25に画像データが格納されていると、メモリ制御LSIは、画像データ制御信号IM_FRM*_をアサートする。
【0044】
ここで、画像データ制御信号IM_FRM*_は、データを出力する側がアサ―トする。圧縮動作の場合は、メモリ制御LSIがこの制御信号をアサートする。この画像データ制御信号IM_FRM*_のアサートは、画像データ出力の用意ができたことを符号復号LSIに通知するとともに、符号復号LSIによる圧縮動作の開始を促す。
【0045】
T2のタイミングでは、符号復号LSIは、1サイクルの期間、画像データ制御信号IM_CRDY*_をアサートすることにより、メモリ制御LSIに対し画像データを画像データバスIMD上に送出可能であることを許可する。また、画像データ制御信号IM_FRM*_がメモリ制御LSIによってアサ―トされたことは、圧縮動作の開始を意味するから、符号復号LSIは、仮にその内部設定が伸張動作モードとなっていれば、メモリ制御LSIの動作意図と異なることが判定できるため、その場合は、T2で画像データ制御信号IM_CRDY*_をアサートすることがない。これにより、両者の動作設定が異なっている場合、お互いが画像データバスIMDに画像データを送出してデータが衝突することを回避できる。
【0046】
また、もし、符号復号LSIが、T2の時点で、それ以前にメモリ制御LSIから転送された一画面分の画像データの圧縮動作を実行中であれば、画像データ制御信号IM_CRDY*_をアサートしない。実行中の圧縮動作が終了し、次の一画面分の圧縮動作を開始できる状態になればアサートすれば良い。このことは、メモリ制御LSIから見れば、符号復号LSIが圧縮動作を実行中か否かにかかわらず、また自身のDMA制御が実行している符号データのCPUバスへの転送状態にかかわらず、画像データの転送を開始することができる。
【0047】
T3のタイミングでは、符号復号LSIから画像データバスIMDへの画像データの送出を許可されたため、メモリ制御LSIは、画像データの送出を開始する。このサイクルは、メモリ制御LSIが完全に画像データを送出するための準備のためのサイクルである。メモリ制御LSIの画像データが確定するまでの時間がサイクルに対して、十分早い場合はこのサイクルは必要ない。
【0048】
T4のタイミングでは、メモリ制御LSIは、画像データをドライブすると共に、画像データが送出されていることを示す画像データ制御信号IM_MRDY*_をアサートする。符号復号LSIは、画像データを受け取ることが出きる場合は画像データ制御信号IM_CRDY*_をアサートする。画像データ制御信号IM_MRDY*_及びIM_CRDY*_が共にアサートされている場合、メモリ制御LSIは、画像データを符号復号LSIが取得可能であると判断し、このサイクル以降に次の画像データを送出することを許可されたことになる。
【0049】
T5のタイミングでは、メモリ制御LSIは、新たな画像データを転送する準備ができていない場合、画像データ制御信号IM_MRDY*_をネゲートする。この場合、符号復号LSIは画像データを受け取ることが可能であるにもかかわらず、メモリ制御LSIが画像データを準備できていないと判断する。
【0050】
T6のタイミングは、T5と逆で、メモリ制御LSIは画像データを転送しているが、符号復号LSIは受け取る準備が出来てないことを示す。
【0051】
T7のタイミングでは、メモリ制御LSIは、最後の画像データの転送が終了すれば、このサイクル以降で画像データ制御信号IM_MRDY*_をネゲートする。同様に、画像データ制御信号IM_FRM*_をネゲートする。
【0052】
T8のタイミングでは、画像データ制御信号IM_FRM*_がネゲートされたので、符号復号LSIは一画面分の画像データが転送されたと判断する。
【0053】
次に、符号データの制御方向について、図9、図10を参照しながら説明する。
【0054】
図9は、画像圧縮時における、図6のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。図10は、画像圧縮時における、図6のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。
【0055】
図9のタイミング図は、図8と基本的には同じ動作であり、画像データバスIMDが符号データバスCODに、各画像データ制御信号が対応する符号データ制御信号(CO_FRM1_、CO_MRDY1_、CO_CRDY1_)に、各制御信号を制御する制御部がメモリ制御LSIから符号復号LSIに変更されるだけである。
【0056】
また、図8のT1、T2、T7、T8と対応する図9のT1、T2、T7、T8の各タイミングにおける制御の方法は、上記したものと同一である。
【0057】
T4のタイミングにおいて、符号データ制御信号CO_MRDY1_のネゲートは、図8と異なり、メモリ制御LSIが符号データを受け取ることが出来ないことを符号復号LSIに通知する。同時に、符号復号LSIに対し符号データバスCODにデータを送出することを禁止することも通知する。この理由については、図10で後述する。
T3のタイミングにおいて、前のサイクルが符号データ制御信号CO_MRDY1_のネゲートであった場合、符号復号LSIは符号データバスCODに符号データを送出することを禁止されていたため、このサイクルで符号データの送出を開始する。図8のT3と同様に、データ確定するまでの時間がサイクルに対し十分早い場合はこのサイクルは必要ない。
【0058】
図10のタイミング図は、図6の実施例のように2個の符号復号LSIに接続される符号データバスCODが共通である場合の制御方法である。すなわち、図10では、同時に2個の符号復号LSIが符号データを符号データバスCODに転送している様子を示している。上側の符号復号LSI−1の符号データ制御信号CO_MRDY1_のネゲート期間に、下側の符号復号LSI−2のCO_MRDY2_をアサートすることにより、2個の符号復号LSIが符号データを同時に符号データバスCODに送出することを防止している。
【0059】
図11は、画像伸張時における、図7のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。
【0060】
符号動作の開始や、一画面分の符号データを符号復号LSI30へ送信し終了したことを符号復号LSI30へ通知する制御は、符号データ制御信号CO_FRM1_、符号データ制御信号CO_FRM2_を用いて行い、図8乃至図10で説明してきたものと同様である。
【0061】
圧縮動作時の符号データの制御は、図6に示すように符号データを送出する符号復号LSI30が2個であるため、符号データバスCOD上でデータが衝突するのを防止するため、どのLSIもデータを送出しない期間、すなわち図10のT3の期間が必要であった。
【0062】
しかし伸張動作時は、符号データを送出するのはメモリ制御LSI20のみである。したがって図10のT3の期間は必要ない。また、メモリ制御LSIは、データバス上にデータを常にドライブするため、図10のT4の期間のように、データ送出をしていない状態からデータ送出を開始するために時間がかかるための準備期間を設けなくとも良い。したがって、符号動作時は、図11のような動作で良い。
【0063】
図11において、T1は、符号復号LSI−1(上側の符号復号LSI)へ符号データ(D10〜D16)を転送している期間を示し、T2は、符号復号LSI−2(下側の符号復号LSI)へ符号データ(D20〜D27)を転送している期間を示す。
【0064】
以上に説明してきたように、上記の実施例における画像インターフェース部と符号インターフェース部の制御方法は、データバスを共有するか否かの違いでしかない。したがって、図6及び図7に示したように、データバスの共有か、符号復号LSI毎に個別にするかをスイッチSW1、SW2で切りかえるようにすれば、画像インターフェース部と符号インターフェース部を一つのモジュールとして構築することができる。図6及び図7の画像インターフェース部55、57と符号インターフェース部56、58に入力されるモード信号(mode)がその選択信号である。図6及び図7の例では、画像インターフェース部55、57はデータバスが非共有、符号インターフェース部56、58はデータバスが共有であることを示している。また、符号復号LSIにおける画像インターフェース部と符号インターフェース部もメモリ制御LSIのものと同じモジュールで実現できる。
【0065】
図6の画像インターフェース部55に入力されるモード信号はLowに設定されている。すなわち、スイッチSW1をオフにする。この設定は、画像インターフェース部55に図8の制御を行わせるためである。また、図6の符号インターフェース部56に入力されるモード信号はHighに設定されている。すなわち、スイッチSW2をオンにする。この設定は、符号インターフェース部56に、図9又は図10の制御を行わせるためである。
【0066】
図7の画像インターフェース部57および符号インターフェース部58は、共にLowに設定されている。すなわち、スイッチSW1及びSW2を共にオフとする。この設定は、図11又は図8の制御を行わせるためである。
【0067】
図6及び図7のブロックリード/ライト回路24は、図5(B)に示したブロックのサイズ(m、n)の設定を変更可能である。JPEGの場合は、m=8、n=8が設定される。JPEG2000の場合は、8画素の単位で自由に設定可能な構成である。
【0071】
【図面の簡単な説明】
【図1】一般的な画像圧縮伸張機能を有する画像処理装置の動作を説明するための図である。
【図2】図1の構成でフレームバッファ制御回路にDMA機能をもたせた場合の画像処理装置の動作を説明するための図である。
【図3】メモリ制御部と符号復号部から構成される従来の画像処理装置の画像圧縮動作時の入出力信号を示すブロック図である。
【図4】メモリ制御部と符号復号部から構成される従来の画像処理装置の画像伸張動作時の入出力信号を示すブロック図である。
【図5】フレームバッファに対する画像データの入出力をラスタースキャンで行う場合とブロック単位でスキャンする場合を示す説明図である。
【図6】本発明の一実施例に係る画像処理装置の画像圧縮時におけるメモリ制御部と符号復号部間の画像データ制御信号、符号データ制御信号を示す図である。
【図7】本発明の一実施例に係る画像処理装置の画像伸張時におけるメモリ制御部と符号復号部間の画像データ制御信号、符号データ制御信号を示す図である。
【図8】画像圧縮時における、図6のメモリ制御部と符号復号部の画像データの制御方法を説明するためのタイミング図である。
【図9】画像圧縮時における、図6のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。
【図10】画像圧縮時における、図6のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。
【図11】画像伸張時における、図7のメモリ制御部と符号復号部の符号データの制御方法を説明するためのタイミング図である。
【符号の説明】
10 ビデオ制御回路
11 CPU
12 フレームバッファ
13 記憶装置
14 フレームバッファ制御回路
15 DMA制御部
16 符号復号回路
20 メモリ制御LSI
22 メモリ制御回路
26 DMA制御回路
30 符号復号LSI
35 画像インターフェース部(符号復号部側)
36 符号インターフェース部(符号復号部側)
37 画像インターフェース部(符号復号部側)
38 符号インターフェース部(符号復号部側)
40 画像メモリ
55 画像インターフェース部(メモリ制御部側)
56 符号インターフェース部(メモリ制御部側)
57 画像インターフェース部(メモリ制御部側)
58 符号インターフェース部(メモリ制御部側)
Claims (10)
- 少なくとも一画面分の画像データを保存する画像メモリと、該画像メモリから画像データの読み出しを行うメモリ制御部と、画像データを符号化する符号化部を備える画像処理装置であって、前記メモリ制御部と前記符号化部が、一画面分の画像データを転送する転送期間を示す第1の画像データ制御信号と、前記メモリ制御部が有効な画像データを出力していることを示す第2の画像データ制御信号と、前記符号化部が符号データを取得可能であることを示す第3の画像データ制御信号により接続されると共に、前記符号化部が、前記第1の画像データ制御信号に応じて画像データの圧縮動作を開始することを特徴とする画像処理装置。
- 前記画像処理装置は、符号データをCPUバス上のメモリに転送するDMA制御部を備え、前記DMA制御部と前記符号化部が、符号データの一画面分の転送期間を示す第1の符号データ制御信号と、前記DMA制御部が符号データを取得可能であることを示す第2の符号データ制御信号と、前記符号化部が有効な符号データを出力していることを示す第3の符号データ制御信号により接続されることを特徴とする請求項1記載の画像処理装置。
- 前記DMA制御部は、前記第1の符号データ制御信号に応じて符号データを前記メモリへ転送する動作を開始することを特徴とする請求項2記載の画像処理装置。
- 前記画像処理装置には前記符号化部が複数個並列に接続されており、前記画像メモリは複数画面の画像データを保存可能であり、各符号化部と前記メモリ制御部がそれぞれ前記第1、第2及び第3の画像データ制御信号により接続され、かつ、各符号化部と前記DMA制御部がそれぞれ前記第1、第2及び第3の符号データ制御信号により接続されることを特徴とする請求項2記載の画像処理装置。
- 前記符号化部は、前記第2の符号データ制御信号に応じて、符号データを符号データバスへ出力する動作を開始又は停止することを特徴とする請求項2記載の画像処理装置。
- 少なくとも一画面分の画像データを保存する画像メモリと、前記画像メモリへ画像データの書込みを行うメモリ制御部と、符号データを伸張し画像データに復号化する復号化部を備える画像処理装置であって、前記メモリ制御部と前記復号化部が、伸張された一画面分の画像データを転送する転送期間を示す第1の画像データ制御信号と、前記メモリ制御部が画像データを取得可能であることを示す第2の画像データ制御信号と、前記復号化部が有効な画像データを出力していること示す第3の画像データ制御信号により接続されると共に、前記メモリ制御部が、前記第1の画像データ制御信号に応じて画像データを前記画像メモリへ書込む動作を開始することを特徴とする画像処理装置。
- 前記画像処理装置は、符号データをCPUバス上のメモリから受信するDMA制御部を備え、前記DMA制御部と前記復号化部が、一画面分の符号データを転送する転送期間を示す第1の符号データ制御信号と、前記DMA制御部が有効な符号データを出力していることを示す第2の符号データ制御信号と、前記復号化部が符号データを取得可能であることを示す第3の符号データ制御信号により接続されることを特徴とする請求項6記載の画像処理装置。
- 前記復号化部は、前記第1の符号データ制御信号に応じて、符号データを伸張し画像データに復号化する伸張動作を開始することを特徴とする請求項7記載の画像処理装置。
- 前記画像処理装置には前記復号化部が複数個並列に接続されており、前記画像メモリは複数画面の画像データを保存可能であり、各復号化部と前記メモリ制御部がそれぞれ前記第1、第2及び第3の画像データ制御信号により接続され、かつ、各復号化部と前記DMA制御部がそれぞれ前記第1、第2及び第3の符号データ制御信号により接続されることを特徴とする請求項7記載の画像処理装置。
- 前記復号化部は、前記第2の画像データ制御信号に応じて、画像データを画像データバスへ出力する動作を開始又は停止することを特徴とする請求項6記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056280A JP3914066B2 (ja) | 2002-03-01 | 2002-03-01 | 画像データ符号データ制御機能を有する画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056280A JP3914066B2 (ja) | 2002-03-01 | 2002-03-01 | 画像データ符号データ制御機能を有する画像処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006348448A Division JP4287466B2 (ja) | 2006-12-25 | 2006-12-25 | 画像データ符号データ制御機能を有する画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003259130A JP2003259130A (ja) | 2003-09-12 |
JP3914066B2 true JP3914066B2 (ja) | 2007-05-16 |
Family
ID=28666895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002056280A Expired - Fee Related JP3914066B2 (ja) | 2002-03-01 | 2002-03-01 | 画像データ符号データ制御機能を有する画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3914066B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111953904B (zh) * | 2020-08-13 | 2022-08-12 | 北京达佳互联信息技术有限公司 | 拍摄方法、装置、电子设备及存储介质 |
-
2002
- 2002-03-01 JP JP2002056280A patent/JP3914066B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003259130A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748913A (en) | Computer system capable of transferring video data between card devices | |
JPH05308622A (ja) | 画像符号化・復号化装置 | |
US10026146B2 (en) | Image processing device including a progress notifier which outputs a progress signal | |
KR100606812B1 (ko) | 비디오 디코딩 시스템 | |
JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
JP2611637B2 (ja) | 画像圧縮伸長装置 | |
US7773817B2 (en) | JPEG image processing circuit | |
KR100663380B1 (ko) | 촬상 장치 및 영상 신호 생성 방법 | |
JP3914066B2 (ja) | 画像データ符号データ制御機能を有する画像処理装置 | |
CN101867808B (zh) | 存取图像数据的方法及其相关装置 | |
JP4287466B2 (ja) | 画像データ符号データ制御機能を有する画像処理装置 | |
US20080158364A1 (en) | Image Processing Device and Data Processing Method | |
US7747090B2 (en) | Scan line to block re-ordering buffer for image compression | |
CN101835006A (zh) | 一种数字电视接收设备及其视频数据解码方法 | |
CN100444615C (zh) | 一种摄像头和数据处理装置 | |
JP2776284B2 (ja) | 画像符号化装置 | |
US20100254618A1 (en) | Method for Accessing Image Data and Related Apparatus | |
US20070008325A1 (en) | Method and apparatus providing for high efficiency data capture for compression encoding | |
JP4293503B2 (ja) | 画像処理装置 | |
US6282321B1 (en) | Context generation circuit and method for small screen | |
JP2002094934A (ja) | 信号処理装置およびカメラシステム | |
JPH07334456A (ja) | ポータブルコンピュータ及び同コンピュータに用いられるカード | |
JP2795100B2 (ja) | 画像圧縮回路並びに画像伸長回路 | |
JPH11220731A (ja) | 画像処理装置 | |
JPH11317962A (ja) | データ格納方法およびデータ転送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |