JP3911192B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3911192B2 JP3911192B2 JP2002134392A JP2002134392A JP3911192B2 JP 3911192 B2 JP3911192 B2 JP 3911192B2 JP 2002134392 A JP2002134392 A JP 2002134392A JP 2002134392 A JP2002134392 A JP 2002134392A JP 3911192 B2 JP3911192 B2 JP 3911192B2
- Authority
- JP
- Japan
- Prior art keywords
- plug
- external connection
- short
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Power Conversion In General (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチング素子としてモータ制御等に使用される半導体素子を備えた電力用半導体装置に関する。
【0002】
【従来の技術】
図12は従来の電力用半導体装置を示しており、絶縁基板(セラミックス基板)52の表主面に複数のCuパターン電極54が形成されている。Cuパターン電極54の一つに接合された半導体素子56はAlワイヤ58を介して他のCuパターン電極54に接続されており、各Cuパターン電極54には、コレクタ端子60、ゲート端子62あるいはエミッタ端子64がそれぞれ接続されている。
【0003】
また、図13は、複数の半導体素子56が並列接続された従来の電力用半導体装置を示しており、素子間がAlワイヤ58により接続されている。
【0004】
【発明が解決しようとする課題】
図12の構成の電力用半導体装置にあっては、ゲート端子62及びエミッタ端子64間がオープン状態のため、製造時の静電気、過電圧等によるMOS系半導体素子の絶縁ゲート破壊を招くという問題があった。
【0005】
この問題に鑑み、特開平1−268160号公報、特開平8−32022号公報あるいは実開平7−29854号公報には、静電気による絶縁ゲート破壊を防止するようにしたパワーモジュール、コネクタあるいはIGBTが開示されているが、取り扱いが容易で、複数の半導体素子を並列接続した電力用半導体装置においても簡素な構成で絶縁ゲート破壊を防止できる構造のものはなかった。
【0006】
また、図13の構成の電力用半導体装置にあっては、素子間がAlワイヤ58により接続されているため、複数の半導体素子56の個別の特性検査ができず、複数の半導体素子56のいずれかが破壊した場合でも、その検出は容易ではなかった。
【0007】
本発明は、従来技術の有するこのような問題点に鑑みてなされたものであり、並列接続された複数の半導体素子を有する電力用半導体装置において、簡素な構成で、半導体素子の並列接続と絶縁ゲート破壊の防止を達成できるとともに、破壊された素子を容易に検出することができ、ゲート抵抗のバランス取りを容易に行うことのできる電力用半導体装置を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明のうちで請求項1に記載の発明は、ケース内に収納された電力用絶縁基板の表主面上に形成された主回路パターン上に複数の絶縁ゲート型スイッチング半導体素子を実装して並列に接続する電力用半導体装置において、前記複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、該複数のソケットに挿入され短絡を解除すると同時に、前記複数の絶縁ゲート型スイッチング半導体素子を並列に接続するプラグ式外部接続部材とを備え、前記プラグ式外部接続部材を、絶縁性支持体と、該絶縁性支持体と一体成形された二つの外部接続用端子とにより形成し、前記絶縁性支持体に複数の短絡解除片を形成するとともに、該複数の短絡解除片の各々の両側に前記二つの外部接続用端子の分岐端をそれぞれ配置したことを特徴とする。
【0010】
さらに、請求項2に記載の発明は、前記プラグ式外部接続部材の外部接続用端子を支持する絶縁性支持体内に凹部を形成し、前記外部接続用端子を前記凹部内に突出させたことを特徴とする。
【0011】
また、請求項3に記載の発明は、ケース内に収納された電力用絶縁基板の表主面上に形成された主回路パターン上に複数の絶縁ゲート型スイッチング半導体素子を実装して並列に接続する電力用半導体装置において、前記複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、該複数のソケットに挿入され短絡を個々に解除すると同時に、前記複数の絶縁ゲート型スイッチング半導体素子を個々に外部接続可能とするプラグ式外部接続部材とを備え、前記プラグ式外部接続部材を、絶縁性支持体と、該絶縁性支持体と一体成形された複数対の外部接続用端子とにより形成し、前記絶縁性支持体に複数の短絡解除片を形成するとともに、該複数の短絡解除片の各々の両側に前記複数対の外部接続用端子のうちの一対をそれぞれ配置したことを特徴とする。
【0013】
また、請求項4に記載の発明は、前記プラグ式外部接続部材に、前記絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路に接続される抵抗体を装着する開口部を設けたことを特徴とする。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0015】
実施の形態1.
図1は、本発明の実施の形態1にかかる電力用半導体装置を示しており、ケース(図示せず)内に収納された電力用絶縁基板(セラミックス基板)2の表主面上に主回路パターン(例えば、Cuパターン)による複数の電極4が形成されている。また、主回路パターンに実装される絶縁ゲート型スイッチング半導体素子等の半導体素子6は、複数の電極4の一つに接合されるとともに、Alワイヤ8を介して他の電極4に接続されており、各電極4には、コレクタ端子10、ゲート端子12あるいはエミッタ端子14がそれぞれ接続されている。
【0016】
図2に示されるように、ゲート端子12あるいはエミッタ端子14が接続された二つの電極4にはソケット16が取り付けられており、ソケット16は、内部に凹部18aが形成された樹脂製の絶縁性支持体18と、絶縁性支持体18と一体成形された隣接する二つの電極20とを備えている。各電極20は中間部で折曲され、その先端は円弧状に形成される一方、その基端は電極4にはんだ付けにより接合されている。製造時には、二つの電極20の先端部は、円弧状形状により弾性のある状態で互いに当接しており、静電気、過電圧等により絶縁ゲート破壊が発生する虞はない。
【0017】
一方、上述した構成の電力用半導体装置を製造後、絶縁性材料により形成されたプラグ(短絡解除部材)22がソケット16に差し込まれるが、このプラグ22は、その下面中央部より下方に延びる短絡解除片22aと、下面両端部より下方に延びソケット16に係止される係止片22bとを有している。
【0018】
電力用半導体装置の製造後、図3に示されるように、プラグ22の短絡解除片22aを、互いに当接している二つの電極20の先端部に差し込むと、ゲート端子12とエミッタ端子14とが短絡状態からオープン状態になり、ゲート駆動回路(図示せず)の短絡が解除される。この時、プラグ22の係止片22bがソケット16の絶縁性支持体18の長手方向両端部に形成された係止部18bに係止され、プラグ22はソケット16に一体的に保持される。
【0019】
実施の形態2.
図4乃至図6は、本発明の実施の形態2にかかる電力用半導体装置を示しており、上述した実施の形態1において、電極4に接合されたゲート端子12及びエミッタ端子14をプラグ(プラグ式外部接続部材)22Aに設けた点にある。
【0020】
すなわち、図4及び図5に示されるように、二つの外部接続用端子(ゲート端子及びエミッタ端子)12,14は、ケース24内に取り付けられた電極4には設けられておらず、プラグ22Aに一体的に形成されている。
【0021】
図6に示されるように、プラグ22Aは、絶縁性支持体26と、絶縁性支持体26と一体成形され互いに離間したゲート端子12及びエミッタ端子14とを有するとともに、その下面中央部より下方に延びる短絡解除片22aと、下面両端部より下方に延びソケット16に係止される係止片22bとを有している。また、ゲート端子12及びエミッタ端子14は、絶縁性支持体26の内部で折曲され、その下部は短絡解除片22aの両側に配置されている。
【0022】
電力用半導体装置の製造後、図5及び図6に示されるように、プラグ22Aの短絡解除片22aを、互いに当接している二つの電極20の先端部に差し込むと、二つの電極20は短絡状態からオープン状態になるとともに、ゲート端子12及びエミッタ端子14は対応する電極20と接触する。この時、プラグ22Aの係止片22bがソケット16の絶縁性支持体18の長手方向両端部に形成された係止部18bに係止され、プラグ22Aはソケット16に一体的に保持される。
【0023】
上記構成は、従来電極4に接合されていた端子が不要になるので、パッケージを小型化することができる。
【0024】
また、図7に示されるように、プラグ22A’に凹部22cを形成し、この凹部22c内にゲート端子12及びエミッタ端子14を突出させるとともに、凹部22c内でゲート端子12及びエミッタ端子14を対応するリード線23と接続することもできる。
【0025】
ソケット16にプラグ22A’を挿入すると半導体素子が静電破壊する虞があるが、ゲート端子12及びエミッタ端子14の先端を絶縁性支持体26の外部に突出させないようにすることで、はんだ付け前に格別の注意を要することなく静電破壊を防止することができ、取り扱い上極めて至便で、静電破壊の確率を著しく低減できる。
【0026】
実施の形態3.
図8は、本発明の実施の形態3にかかる電力用半導体装置を示しており、隣接配置された複数(例えば、三つ)の半導体素子6の各々は、Alワイヤ8により対応するソケット16に個別に接続されている。
【0027】
また、プラグ(プラグ式外部接続部材)22Bは、絶縁性支持体26と、絶縁性支持体26と一体成形され互いに離間したゲート端子12及びエミッタ端子14とを有するとともに、その下面より下方に延びる複数の短絡解除片22aと、下面両端部より下方に延びソケット16に係止される係止片22bとを有している。また、ゲート端子12及びエミッタ端子14は、絶縁性支持体26の内部で折曲され、その下部は三つに分岐して、各分岐端はそれぞれ短絡解除片22aの両側に配置されている。
【0028】
電力用半導体装置の製造後、プラグ22Bの短絡解除片22aを、対応するソケット16の互いに当接している二つの電極20の先端部に差し込むと、二つの電極20はすべてのソケット16において同時に短絡状態からオープン状態になるとともに、ゲート端子12及びエミッタ端子14は対応する電極20と接触し、複数の半導体素子6は並列に接続される。この時、プラグ22Bの係止片22bがソケット16の絶縁性支持体18の長手方向両端部に形成された係止部18bに係止され、プラグ22Bはソケット16に一体的に保持される。
【0029】
図13の従来構成は、複数の半導体素子56が互いにAlワイヤ58により接続されており、個別の特性検査が不可能であったが、上記構成においてはプラグ22Bを使用していることから、複数の半導体素子6の各々に対し独立した特性検査を行うことができ、製造途中の工程であっても素子交換が可能で、生産性が向上する。
【0030】
なお、図8に示されるプラグ22Bには、外部接続用端子としてゲート端子12及びエミッタ端子14がそれぞれ一つ設けられているが、複数のソケット16の各々に対応してゲート端子12及びエミッタ端子14をそれぞれ一つ設ける構成も考えられる。
【0031】
この場合、並列接続されて使用される絶縁ゲート型スイッチング半導体素子等の半導体素子のいずれかが破壊しても、破壊した半導体素子の検出を容易に行うことができる。
【0032】
また、図7に示される形状を図8に示されるプラグ22Bに採用し、ゲート端子12及びエミッタ端子14を凹部内で対応するリード線と接続するようにしてもよい。
【0033】
実施の形態4.
図9は、本発明の実施の形態4にかかる電力用半導体装置に設けられるプラグアセンブリ(プラグ式外部接続部材)22Cを示しており、図8に示されるプラグ22Bを二つに分離し、分離したプラグ22C1,22C2を互いに電気的に接続したものである。
【0034】
また、各プラグ22C1,22C2の絶縁性支持体26には、二つの矩形開口部26aが所定の間隔で形成されており、この開口部26aに抵抗体28の両端を挿入することにより抵抗体28はゲート端子12に直列に接続される。
【0035】
この構成によれば、様々なIGBT素子特性に対応して開口部26aに挿入される抵抗体28を適宜選定することにより最適な内部ゲート抵抗値を設定できる。
【0036】
例えば、PKGとIIGBTとの組み合わせにおいて、抵抗値を任意に設定することにより電流変化率を変更でき、PKG内部インダクタンスの影響により発生するコレクタ・エミッタ間のサージ電圧を抑制することが可能となる。
【0037】
また、複数個の半導体素子の場合、信号から一番遠い側と近い側とでは配線インダクタンスの違いにより立ち上がり電流がアンバランスとなるため、抵抗値を任意に設定することにより配線インダクタンスを調整することが可能となる。
【0038】
さらに、並列接続以外に、実施の形態2のような単体でも有効である。
【0039】
実施の形態5.
図10は、本発明の実施の形態5にかかる電力用半導体装置に設けられるプラグアセンブリ(プラグ式外部接続部材)22Dを示しており、各プラグ22D1,22D2間をシールド・ツイスト線30で接続したものである。シールド・ツイスト線30を使用することで、サージ電圧を抑制したり、誘導ノイズから回避できる効果がある。
【0040】
また、各プラグ22D1,22D2の表面をアルミニウム等の金属板で被覆すると、誘導ノイズから効果的に回避することができる。
【0041】
実施の形態6.
図11は、本発明の実施の形態6にかかる電力用半導体装置に設けられる電極4を示しており、絶縁メタライズ基板2の上に接合された電極4に、短絡用電極片4aを一体的に形成したものである。
【0042】
この構成は、図1に示されるソケット16の絶縁性支持体18が不要となり、パッケージを小型化できるとともに、部品点数が減少することで安価な電力用半導体装置を提供することができる。
【0043】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【0044】
本発明のうちで請求項1に記載の発明によれば、複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、これら複数のソケットに挿入され短絡を解除すると同時に、複数の絶縁ゲート型スイッチング半導体素子を並列に接続するプラグ式外部接続部材とを設けたので、短絡解除の操作と半導体素子の並列接続を簡単かつ確実に行うことができるとともに、絶縁ゲート破壊を防止することができる。
【0045】
また、プラグ式外部接続部材の絶縁性支持体に複数の短絡解除片を形成するとともに、これら複数の短絡解除片の各々の両側に二つの外部接続用端子の分岐端を配置したので、簡素な構成で、半導体素子の並列接続と絶縁ゲート破壊の防止を同時に達成できる。
【0046】
さらに、請求項2に記載の発明によれば、プラグ式外部接続部材の外部接続用端子を支持する絶縁性支持体内に凹部を形成し、外部接続用端子を凹部内に突出させたので、複数の半導体素子をプラグ式外部接続部材で並列接続する時あるいは並列接続した後も、半導体素子の静電破壊を防止することができ、取り扱いに格別な注意を払う必要がなく、取り扱いの容易な電力用半導体装置を提供することができる。
【0047】
また、請求項3に記載の発明によれば、記複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、これら複数のソケットに挿入され短絡を個々に解除すると同時に、複数の絶縁ゲート型スイッチング半導体素子を個々に外部接続可能とするプラグ式外部接続部材とを設けたので、短絡解除を簡単かつ確実に行うことができるとともに、絶縁ゲート破壊を防止することができる。また、並列接続されて使用される絶縁ゲート型スイッチング素子のいずれかが破壊した場合の検出を容易に行うことができる。
【0048】
また、プラグ式外部接続部材の絶縁性支持体に複数の短絡解除片を形成するとともに、短絡解除片の各々の両側に複数対の外部接続用端子のうちの一対をそれぞれ配置したので、簡素な構成で、絶縁ゲート破壊を防止することができる。
【0049】
また、請求項4に記載の発明によれば、プラグ式外部接続部材に、絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路に接続される抵抗体を装着する開口部を設けたので、並列接続される複数の絶縁ゲート型スイッチング素子のゲート抵抗のバランス化を容易に行うことができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかる電力用半導体装置の斜視図である。
【図2】 図1の電力用半導体装置において、二つの電極を有するソケットにプラグを挿入して電極の短絡を解除する場合の動作を示すソケットとプラグの正面図である。
【図3】 ソケットにプラグをセットして電極の短絡を解除した状態を示すソケットとプラグの正面図である。
【図4】 本発明の実施の形態2にかかる電力用半導体装置の斜視図である。
【図5】 図4の電力用半導体装置において、二つの電極を有するソケットにプラグをセットして電極の短絡を解除した状態を示すソケットとプラグの斜視図である。
【図6】 図5のソケットとプラグの正面図である。
【図7】 図5のプラグの変形例を示す部分断面正面図である。
【図8】 本発明の実施の形態3にかかる電力用半導体装置の斜視図である。
【図9】 本発明の実施の形態4にかかる電力用半導体装置に設けられるプラグアセンブリの斜視図である。
【図10】 本発明の実施の形態5にかかる電力用半導体装置に設けられるプラグアセンブリの斜視図である。
【図11】 本発明の実施の形態6にかかる電力用半導体装置に設けられる電極の斜視図である。
【図12】 従来の電力用半導体装置の斜視図である。
【図13】 従来の別の電力用半導体装置の斜視図である。
【符号の説明】
2 絶縁基板、 4 電極、 6 半導体素子、 8 ワイヤ、
10 コレクタ端子、 12 ゲート端子、 14 エミッタ端子、
16 ソケット、 18 絶縁性支持体、 18a 凹部、 18b 係止部、
20 電極、 22 プラグ、 22a 短絡解除片、 22b 係止片、
22c 凹部、 23 リード線、
22A,22A’,22B,22C,22D プラグ式外部接続部材、
24 ケース、26 絶縁性支持体、 28 抵抗体、
30 シールド・ツイスト線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power semiconductor device including a semiconductor element used for motor control or the like as a switching element.
[0002]
[Prior art]
FIG. 12 shows a conventional power semiconductor device, in which a plurality of
[0003]
FIG. 13 shows a conventional power semiconductor device in which a plurality of
[0004]
[Problems to be solved by the invention]
The power semiconductor device having the configuration shown in FIG. 12 has a problem in that the
[0005]
In view of this problem, Japanese Patent Application Laid-Open No. 1-268160, Japanese Patent Application Laid-Open No. 8-32022, or Japanese Utility Model Application Laid-Open No. 7-29854 discloses a power module, a connector, or an IGBT that prevents breakdown of an insulated gate due to static electricity. However, there are no power semiconductor devices that are easy to handle and that can prevent breakdown of the insulated gate with a simple configuration even in a power semiconductor device in which a plurality of semiconductor elements are connected in parallel.
[0006]
Further, in the power semiconductor device having the configuration shown in FIG. 13, since the elements are connected by the
[0007]
The present invention has been made in view of the above-described problems of the prior art. In a power semiconductor device having a plurality of semiconductor elements connected in parallel, the semiconductor elements are connected in parallel and insulated with a simple configuration. It is an object of the present invention to provide a power semiconductor device that can achieve prevention of gate breakdown, can easily detect a broken element, and can easily balance gate resistance.
[0008]
[Means for Solving the Problems]
To achieve the above object, the invention according to
[0010]
Furthermore, in the invention described in
[0011]
According to a third aspect of the present invention, a plurality of insulated gate switching semiconductor elements are mounted in parallel on a main circuit pattern formed on a front main surface of a power insulating substrate housed in a case and connected in parallel. In the power semiconductor device, a plurality of sockets for short-circuiting each gate drive circuit of each of the plurality of insulated gate switching semiconductor elements, and the plurality of insulations are simultaneously inserted into the plurality of sockets to release the short circuit. A plug-type external connection member capable of individually connecting the gate-type switching semiconductor element to the outside, and the plug-type external connection member includes an insulating support and a plurality of pairs of external parts integrally formed with the insulating support. And a plurality of short-circuit releasing pieces formed on the insulating support, and the plurality of pairs of external parts on both sides of each of the plurality of short-circuit releasing pieces. And a pair of characterized in that arranged within the connection terminal.
[0013]
The invention according to
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0015]
FIG. 1 shows a power semiconductor device according to a first embodiment of the present invention, in which a main circuit is formed on the front main surface of a power insulating substrate (ceramic substrate) 2 housed in a case (not shown). A plurality of
[0016]
As shown in FIG. 2, a
[0017]
On the other hand, after manufacturing the power semiconductor device having the above-described configuration, a plug (short-circuit releasing member) 22 formed of an insulating material is inserted into the
[0018]
After the manufacture of the power semiconductor device, as shown in FIG. 3, when the short-
[0019]
4 to 6 show a power semiconductor device according to the second embodiment of the present invention. In the first embodiment described above, the
[0020]
That is, as shown in FIGS. 4 and 5, the two external connection terminals (gate terminal and emitter terminal) 12 and 14 are not provided on the
[0021]
As shown in FIG. 6, the
[0022]
After manufacturing the power semiconductor device, as shown in FIGS. 5 and 6, when the short-
[0023]
The above configuration eliminates the need for a terminal bonded to the
[0024]
Further, as shown in FIG. 7, a
[0025]
If the
[0026]
Embodiment 3 FIG.
FIG. 8 shows a power semiconductor device according to the third embodiment of the present invention. Each of a plurality of (for example, three)
[0027]
The plug (plug-type external connection member) 22B includes an insulating
[0028]
After the power semiconductor device is manufactured, when the short-
[0029]
In the conventional configuration of FIG. 13, a plurality of
[0030]
The plug 22B shown in FIG. 8 is provided with one
[0031]
In this case, even if one of the semiconductor elements such as an insulated gate switching semiconductor element used in parallel connection is broken, the broken semiconductor element can be easily detected.
[0032]
Further, the shape shown in FIG. 7 may be adopted in the plug 22B shown in FIG. 8, and the
[0033]
FIG. 9 shows a plug assembly (plug-type external connection member) 22C provided in the power semiconductor device according to the fourth embodiment of the present invention. The plug 22B shown in FIG. The
[0034]
Further, two rectangular openings 26a are formed in the insulating
[0035]
According to this configuration, an optimum internal gate resistance value can be set by appropriately selecting the
[0036]
For example, in the combination of PKG and IIGBT, the current change rate can be changed by arbitrarily setting the resistance value, and the collector-emitter surge voltage generated by the influence of the PKG internal inductance can be suppressed.
[0037]
Also, in the case of multiple semiconductor elements, the rising current becomes unbalanced due to the difference in wiring inductance between the farthest side and the near side from the signal, so the wiring inductance can be adjusted by setting the resistance value arbitrarily. Is possible.
[0038]
In addition to the parallel connection, a single unit as in the second embodiment is also effective.
[0039]
Embodiment 5 FIG.
FIG. 10 shows a plug assembly (plug-type external connection member) 22D provided in the power semiconductor device according to the fifth embodiment of the present invention, and between the
[0040]
Also, each
[0041]
FIG. 11 shows the
[0042]
With this configuration, the insulating
[0043]
【The invention's effect】
Since the present invention is configured as described above, the following effects can be obtained.
[0044]
According to the first aspect of the present invention, a plurality of sockets for short-circuiting the respective gate drive circuits of the plurality of insulated gate switching semiconductor elements, and insertion of the plurality of sockets to release the short-circuit At the same time, a plug-type external connection member that connects a plurality of insulated gate switching semiconductor elements in parallel is provided, so that the operation of releasing the short circuit and the parallel connection of the semiconductor elements can be performed easily and reliably, and the insulated gate is destroyed. Can be prevented.
[0045]
Further, to form a plurality of short-circuit release piece to an insulating support of plug Shikigaibu connecting member, so positioned serves to branch ends of the two external connection terminals on both sides of each of the plurality of short-circuit releasing piece, simple With this configuration, parallel connection of semiconductor elements and prevention of insulation gate breakdown can be achieved at the same time.
[0046]
Furthermore, according to the second aspect of the present invention, the recess is formed in the insulating support body that supports the external connection terminal of the plug-type external connection member, and the external connection terminal protrudes into the recess. Even when the semiconductor elements are connected in parallel with a plug-type external connection member or after parallel connection, electrostatic breakdown of the semiconductor elements can be prevented, and there is no need to pay special attention to handling, and power that is easy to handle A semiconductor device can be provided.
[0047]
According to the third aspect of the present invention, a plurality of sockets for short-circuiting each gate drive circuit of each of the plurality of insulated gate switching semiconductor elements, and insertion of the plurality of sockets into the plurality of sockets to release the short-circuit individually At the same time, a plug-type external connection member that enables external connection of a plurality of insulated gate switching semiconductor elements is provided, so that the short circuit can be easily and reliably released and the insulated gate can be prevented from being broken. it can. Further, it is possible to easily detect when any of the insulated gate switching elements used in parallel connection is broken.
[0048]
Further, to form a plurality of short-circuit release piece to an insulating support of plug Shikigaibu connecting member, since the pair of external connection terminals of the plurality of pairs on both sides of each of the short-circuit release pieces were arranged, simple With this configuration, it is possible to prevent breakdown of the insulated gate.
[0049]
According to the fourth aspect of the present invention, since the plug-type external connection member is provided with the opening for mounting the resistor connected to each gate drive circuit of the insulated gate type switching semiconductor element, the parallel connection is provided. It is possible to easily balance the gate resistance of the plurality of insulated gate switching elements.
[Brief description of the drawings]
FIG. 1 is a perspective view of a power semiconductor device according to a first embodiment of the present invention.
2 is a front view of the socket and the plug showing the operation when the plug is inserted into the socket having two electrodes and the short circuit between the electrodes is released in the power semiconductor device of FIG. 1. FIG.
FIG. 3 is a front view of the socket and the plug showing a state in which the plug is set in the socket and the short circuit of the electrode is released.
FIG. 4 is a perspective view of a power semiconductor device according to a second embodiment of the present invention.
5 is a perspective view of the socket and the plug showing a state in which the plug is set in the socket having two electrodes and the short circuit between the electrodes is released in the power semiconductor device of FIG. 4;
6 is a front view of the socket and plug of FIG. 5. FIG.
FIG. 7 is a partial cross-sectional front view showing a modification of the plug of FIG.
FIG. 8 is a perspective view of a power semiconductor device according to a third embodiment of the present invention.
FIG. 9 is a perspective view of a plug assembly provided in a power semiconductor device according to a fourth embodiment of the present invention.
FIG. 10 is a perspective view of a plug assembly provided in a power semiconductor device according to a fifth embodiment of the present invention.
FIG. 11 is a perspective view of electrodes provided in a power semiconductor device according to a sixth embodiment of the present invention.
FIG. 12 is a perspective view of a conventional power semiconductor device.
FIG. 13 is a perspective view of another conventional power semiconductor device.
[Explanation of symbols]
2 Insulating substrate, 4 Electrode, 6 Semiconductor element, 8 Wire,
10 collector terminal, 12 gate terminal, 14 emitter terminal,
16 socket, 18 insulating support, 18a recess, 18b locking part,
20 electrode, 22 plug, 22a short-circuit releasing piece, 22b locking piece,
22c recess, 23 lead wire,
22A, 22A ', 22B, 22C, 22D Plug type external connection member,
24 cases, 26 insulating supports, 28 resistors,
30 Shielded twisted wire.
Claims (4)
前記複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、該複数のソケットに挿入され短絡を解除すると同時に、前記複数の絶縁ゲート型スイッチング半導体素子を並列に接続するプラグ式外部接続部材とを備え、前記プラグ式外部接続部材を、絶縁性支持体と、該絶縁性支持体と一体成形された二つの外部接続用端子とにより形成し、前記絶縁性支持体に複数の短絡解除片を形成するとともに、該複数の短絡解除片の各々の両側に前記二つの外部接続用端子の分岐端をそれぞれ配置したことを特徴とする電力用半導体装置。In a power semiconductor device in which a plurality of insulated gate switching semiconductor elements are mounted and connected in parallel on a main circuit pattern formed on a front main surface of a power insulating substrate housed in a case,
A plurality of sockets for short-circuiting each gate drive circuit of each of the plurality of insulated gate switching semiconductor elements, and simultaneously inserting the plurality of insulated gate switching semiconductor elements into the plurality of sockets and releasing the short circuit at the same time A plug-type external connection member, and the plug-type external connection member is formed of an insulating support and two external connection terminals formed integrally with the insulating support, and the insulating support. And a plurality of short-circuit releasing pieces are formed on both sides of each of the plurality of short-circuit releasing pieces .
前記複数の絶縁ゲート型スイッチング半導体素子の各々のゲート駆動回路をそれぞれ短絡する複数のソケットと、該複数のソケットに挿入され短絡を個々に解除すると同時に、前記複数の絶縁ゲート型スイッチング半導体素子を個々に外部接続可能とするプラグ式外部接続部材とを備え、前記プラグ式外部接続部材を、絶縁性支持体と、該絶縁性支持体と一体成形された複数対の外部接続用端子とにより形成し、前記絶縁性支持体に複数の短絡解除片を形成するとともに、該複数の短絡解除片の各々の両側に前記複数対の外部接続用端子のうちの一対をそれぞれ配置したことを特徴とする電力用半導体装置。In a power semiconductor device in which a plurality of insulated gate switching semiconductor elements are mounted and connected in parallel on a main circuit pattern formed on a front main surface of a power insulating substrate housed in a case,
A plurality of sockets for short-circuiting each gate drive circuit of each of the plurality of insulated gate switching semiconductor elements, and each of the plurality of insulated gate switching semiconductor elements inserted into the plurality of sockets to simultaneously release the short circuit A plug-type external connection member that can be externally connected, and the plug-type external connection member is formed of an insulating support and a plurality of pairs of external connection terminals integrally formed with the insulating support. A plurality of short-circuit releasing pieces are formed on the insulating support, and a pair of the plurality of external connection terminals is disposed on both sides of each of the plurality of short-circuit releasing pieces. Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134392A JP3911192B2 (en) | 2002-05-09 | 2002-05-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134392A JP3911192B2 (en) | 2002-05-09 | 2002-05-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332525A JP2003332525A (en) | 2003-11-21 |
JP3911192B2 true JP3911192B2 (en) | 2007-05-09 |
Family
ID=29697054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134392A Expired - Fee Related JP3911192B2 (en) | 2002-05-09 | 2002-05-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3911192B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5159749B2 (en) * | 2009-11-20 | 2013-03-13 | 三菱電機株式会社 | Semiconductor switching device |
JP6255771B2 (en) * | 2013-07-26 | 2018-01-10 | 住友電気工業株式会社 | Semiconductor module |
-
2002
- 2002-05-09 JP JP2002134392A patent/JP3911192B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Also Published As
Publication number | Publication date |
---|---|
JP2003332525A (en) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7130195B2 (en) | Electronic apparatus | |
JP2004319991A (en) | Power semiconductor module | |
JP2004055354A (en) | Card edge connector connection jig and card edge connector connection structure | |
TWI420988B (en) | Apparatus and method for vertically-structured passive components | |
JP3911192B2 (en) | Semiconductor device | |
JP2001203490A (en) | Filter device for at least one elastic wiring connected externally to case | |
JP3876563B2 (en) | Electrical junction box | |
JPS63213278A (en) | Socket | |
JP4601874B2 (en) | Semiconductor device | |
JPH0371688A (en) | Printed wiring board equipped with at least two different electronic component groups | |
RU2302686C2 (en) | Semiconductor power module | |
JP2001035632A (en) | Printed board device and its manufacture | |
US6422901B1 (en) | Surface mount device and use thereof | |
JP2670505B2 (en) | Substrate for mounting electronic components | |
CN108023014B (en) | Electronic component | |
JP2005252358A (en) | Block emi filter | |
JPH01268160A (en) | Power module | |
KR200352764Y1 (en) | Universal Print circuit board | |
JPH0834138B2 (en) | Surge absorber | |
JPH087601Y2 (en) | High voltage resistor pack | |
JPS62204506A (en) | Power supply transformer | |
JPH11111353A (en) | Terminal block | |
JPH024472Y2 (en) | ||
KR100665331B1 (en) | Power inlet socket for preventing the shock from thunderstroke | |
JPS62290101A (en) | Radial type electronic parts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |