JP3908158B2 - 応力緩和層を有する半導体素子及びその製造方法 - Google Patents

応力緩和層を有する半導体素子及びその製造方法 Download PDF

Info

Publication number
JP3908158B2
JP3908158B2 JP2002345700A JP2002345700A JP3908158B2 JP 3908158 B2 JP3908158 B2 JP 3908158B2 JP 2002345700 A JP2002345700 A JP 2002345700A JP 2002345700 A JP2002345700 A JP 2002345700A JP 3908158 B2 JP3908158 B2 JP 3908158B2
Authority
JP
Japan
Prior art keywords
layer
metal wiring
stress relaxation
passivation layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002345700A
Other languages
English (en)
Other versions
JP2003297824A (ja
Inventor
載 ▲すっく▼ 李
承 顯 金
Original Assignee
東部電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部電子株式会社 filed Critical 東部電子株式会社
Publication of JP2003297824A publication Critical patent/JP2003297824A/ja
Application granted granted Critical
Publication of JP3908158B2 publication Critical patent/JP3908158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子のパッシベーション層に関し、さらに詳しくは、パッケージング工程でパッシベーション層に亀裂が入ることを防止するための応力緩和（ｓｔｒｅｓｓ ｒｅｄｕｃｔｉｏｎ）層を備える半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子のパッシベーション層は、パッケージング工程中に、下部表面にスクラッチ、腐食、電子溶解のような物理的・化学的反応が起こらないようにするための保護コーティングとして作用する。このようなパッシベーション層は、半導体素子が外部の湿気のような環境的要因により汚染されないように保護する。このようなパッシベーション層は、応力緩和のための１つ以上の酸化物層と、保護コーティングのための１つ以上の窒化物層との組合せから成る。
【０００３】
例えば、プラズマエンハンスドオルトケイ酸テトラエチル（plasma enhanced tetra ethyl ortho silicate：ＰＥＴＥＯＳ）酸化物層がプラズマ気相化学気相成長（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）法を用いて金属配線を備える基板上に蒸着された後、ＳｉＨ４窒化物層がＰＥＣＶＤ法を用いてＰＥＴＥＯＳ酸化物層上に蒸着されたパッシベーション層を形成する。または、ＳｉＨ４酸化物層が高密度プラズマ（high density plasma：ＨＤＰ）ＣＶＤ法を用いて蒸着された後、ＳｉＨ４窒化物層がＰＥＣＶＤ法を用いてＳｉＨ４酸化物層上に蒸着され、別のパッシベーション層を形成する。
【０００４】
通常の半導体素子の最上層金属配線は約５０００〜６０００Åの比較的薄い厚さを有する一方、多層配線素子またはパワーデバイスのような半導体素子の最上層金属配線は約８０００〜１００００Åの厚い厚さを有する。さらに、パワーデバイスの最上層金属配線は広い領域に形成される。
【０００５】
多層配線素子またはパワーデバイスの最上層金属配線上に形成されたパッシベーション層は下部に存在する厚くて広い金属配線から受ける応力が小さく、パッシベーション層に亀裂が入りやすい。従って、下部の金属配線に対する応力が低く、外部衝撃に強い応力耐性を有するパッシベーション層が要求されてきている。
【０００６】
【発明が解決しようとする課題】
本発明は、上述した問題を解決するために案出されたものであり、本発明の目的は、パッケージング工程でパッシベーション層に亀裂が入ることを防止するための応力緩和層を備える半導体素子及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の目的を達成するための本発明の一実施例によれば、半導体素子は、内部に１つ以上の構成要素を備える基板と、前記基板の一部上に形成された金属配線と、前記金属配線の表面をプラズマ処理により酸化させて形成された、前記金属配線を覆う薄膜金属酸化物層をアニールすることにより形成された、１００Å以下の厚さを有する応力緩和層と、前記応力緩和層及び前記基板の残り部上に堆積されたパッシベーション層とを含み、前記パッシベーション層は金属酸化物層から成り、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和する。
【０００８】
本発明の目的を達成するための本発明の他の実施例によれば、半導体素子の製造方法は、（Ａ）基板の一部上に金属配線を形成する工程と、（Ｂ）前記金属配線の表面をプラズマ処理により酸化させて薄膜金属酸化物層を形成し、前記薄膜金属酸化物層をアニールして、１００Å以下の厚さを有する応力緩和層を形成することで、前記金属配線を応力緩和層で覆う工程と、（Ｃ）前記応力緩和層及び前記基板の残り部上にパッシベーション層を堆積させる工程とを含み、前記パッシベーション層は金属酸化物層で形成され、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和する。
【０００９】
【発明の実施の形態】
図１〜図３は、本発明による応力緩和層を備える半導体素子の製造方法を示す。
図１を参照すれば、好ましくはシリコン基板である基板１０を備える。図示されていないが、ソース及びドレインのような不純物注入層、ゲート電極、層間絶縁層及び金属配線が基板１０内に形成されると仮定する。
【００１０】
例えば、スパッタリング工程のような蒸着工程を用いて、基板１０上に金属配線１２用アルミニウム金属層（図示せず）を蒸着する。アルミニウム金属層は約８０００〜１００００Åの厚さを有するのが望ましい。アルミニウム金属層上にフォトレジストマスクパターン（図示せず）が形成されるが、フォトレジストマスクパターンは、後述するように、金属配線１２に対応する。フォトレジストマスクパターンを用いてアルミニウム金属層を基板１０までエッチングすることで、基板１０の一部上に金属配線１２を形成し、基板１０の残り部は露出させる。図１には、説明の便宜上、２つの金属配線１２のみが図示されているが、多数の金属配線１２が基板１０上に形成される。
【００１１】
図２を参照すれば、金属配線１２はＮ２Ｏ雰囲気中またはＯ２雰囲気中でプラズマ処理されるので、金属配線１２上に例えばアルミニウム酸化物層のような薄膜金属酸化物層が約１００Å以下の厚さで形成される。その後、薄膜金属酸化物層がアニールされて応力緩和層１４を形成する。例えば、ＡｌまたはＨｅの不活性ガス雰囲気でアルミニウム酸化物層がアニールされる。Ｎ２Ｏ、Ｏ２、Ｎ２、Ｈ２またはその混合物のガス雰囲気でアルミニウム酸化物層がアニールされることもある。アニール工程は、約４００℃以下の比較的低い温度で約１０分〜約２４時間、好ましくは約４時間続けられる。急速熱処理工程または通常の炉熱処理工程を用いることもある。従って、応力緩和層１４で被覆した金属配線１２が基板１０の一部上に形成され、基板１０の残り部は露出される。
【００１２】
図３を参照すれば、ＰＥＣＶＤ法を用いて応力緩和層１４及び基板１０の残り部、即ち露出された部分上にパッシベーション層１６を形成する。パッシベーション層１６の厚さは金属配線１２の厚さと実質的に同じであることが好ましいので、パッシベーション層１６は約８０００Å〜１００００Åの厚さを有する。金属配線１２がアルミニウムで作られる場合、パッシベーション層１６はＡｌｘＯｙ組成からなるのが好ましい。ＡｌｘＯｙ組成は熱的に安定し、アルミニウムに対して低い応力を有するＡｌ２Ｏ３を主成分とするのが好ましい。
【００１３】
パッシベーション層１６は、ＡｒまたはＨｅのような不活性ガス雰囲気でアニールされる。または、Ｎ２Ｏ、Ｏ２、Ｎ２、Ｈ２またはその混合物のガス雰囲気でパッシベーション層１６をアニールすることもある。アニール工程は、約４００℃以下の比較的低い温度で約１０分〜約２４時間、好ましくは約４時間続けられる。急速熱処理工程または通常の炉熱処理工程を用いることもある。アニール工程が終了された後、パッシベーション層１６の密度が増大し、パッシベーション層１６の降伏電圧が増大する。
【００１４】
応力緩和層１４が金属配線１２によるパッシベーション層１６での応力を、高い硬度を有しながら緩和することができる。応力緩和層１４は、パッケージング工程でパッシベーション層１６に亀裂が入ることを防止するので、半導体素子の漏洩電流が減少され、半導体素子の降伏電圧が増加される。
上記において、本発明の好適な実施の形態について説明したが、本発明の精神及び請求範囲から逸脱することなく、種々の変更及び修正がなされてもよいことは当業者にはご理解いただけるであろう。
【００１５】
【発明の効果】
以上で説明したように、本発明により金属配線１２上に金属酸化物からなる応力緩和層１４を有する半導体を製造することで、金属配線１２とパッシベーション層１６との間の応力を緩和し、パッケージング工程でパッシベーション層１６に亀裂が入ることを防止し、究極的には半導体素子の降伏電圧を増加させることができる。
【図面の簡単な説明】
【図１】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【図２】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【図３】本発明による応力緩和層を有する半導体素子の製造工程を説明するための断面図である
【符号の説明】
１０：基板
１２：金属配線
１４：応力緩和層
１６：パッシベーション層

Claims (8)

  1. 内部に１つ以上の構成要素を備える基板と、
    前記基板の一部上に形成された金属配線と、
    前記金属配線の表面をプラズマ処理により酸化させて形成された、前記金属配線を覆う薄膜金属酸化物層をアニールすることにより形成された、１００Å以下の厚さを有する応力緩和層と、
    前記応力緩和層及び前記基板の残り部上に堆積されたパッシベーション層とを含み、
    前記パッシベーション層は金属酸化物層から成り、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和することを特徴とする半導体素子。
  2. 前記金属配線はアルミニウムから成り、前記パッシベーション層はアルミニウム酸化物から成ることを特徴とする請求項１に記載の半導体素子。
  3. （Ａ）基板の一部上に金属配線を形成する工程と、
    （Ｂ）前記金属配線の表面をプラズマ処理により酸化させて薄膜金属酸化物層を形成し、前記薄膜金属酸化物層をアニールして、１００Å以下の厚さを有する応力緩和層を形成することで、前記金属配線を応力緩和層で覆う工程と、
    （Ｃ）前記応力緩和層及び前記基板の残り部上にパッシベーション層を堆積させる工程とを含み、
    前記パッシベーション層は金属酸化物層で形成され、前記応力緩和層は前記金属配線と前記パッシベーション層との間の応力を緩和することを特徴とする半導体素子の製造方法。
  4. 前記金属配線の前記表面がＮ ２ Ｏ雰囲気中でのプラズマ処理により酸化されることを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記金属配線の前記表面がＯ ２ 雰囲気中でのプラズマ処理により酸化されることを特徴とする請求項３に記載の半導体素子の製造方法。
  6. 前記薄膜金属酸化物層が４００℃以下の温度でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
  7. 前記薄膜金属酸化物層がＡｒ、Ｈｅ、及びその混合物を含むグループから選ばれた不活性ガス雰囲気でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
  8. 前記薄膜金属酸化物層がＮ ２ Ｏ、Ｏ ２ 、Ｎ ２ 、Ｈ ２ 、及びそれらによる混合物を含むグループから選ばれたガス雰囲気でアニールされることを特徴とする請求項３に記載の半導体素子の製造方法。
JP2002345700A 2001-11-28 2002-11-28 応力緩和層を有する半導体素子及びその製造方法 Expired - Fee Related JP3908158B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010074628A KR20030043446A (ko) 2001-11-28 2001-11-28 반도체소자 및 그 제조방법
KR2001-074628 2001-11-28

Publications (2)

Publication Number Publication Date
JP2003297824A JP2003297824A (ja) 2003-10-17
JP3908158B2 true JP3908158B2 (ja) 2007-04-25

Family

ID=19716400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002345700A Expired - Fee Related JP3908158B2 (ja) 2001-11-28 2002-11-28 応力緩和層を有する半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US6657299B2 (ja)
JP (1) JP3908158B2 (ja)
KR (1) KR20030043446A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534366A (en) * 2004-03-05 2005-10-16 Koninkl Philips Electronics Nv Electronic device with stress relief element
US20050242444A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a strengthened passivation structure
KR100584485B1 (ko) * 2004-07-20 2006-05-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 부식 방지 방법
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100955832B1 (ko) * 2007-12-24 2010-05-06 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법
US9076804B2 (en) * 2013-08-23 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods to enhance passivation integrity
CN104851778B (zh) * 2014-02-17 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种晶圆级封装工艺中致密化钝化层的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145822A (ja) * 1985-12-20 1987-06-29 Nec Corp 半導体装置の製造方法
JPH0338039A (ja) * 1989-07-05 1991-02-19 Nippondenso Co Ltd 金属配線層を有する装置とその製造方法
KR980005807A (ko) * 1996-06-21 1998-03-30 김주용 반도체 소자의 보호막 형성 방법
WO1999025906A1 (fr) * 1997-11-18 1999-05-27 Mitsubishi Chemical Corporation Fluide de conversion chimique destine a la formation d'une couche mince d'oxyde metallique
US5962344A (en) * 1997-12-29 1999-10-05 Vanguard International Semiconductor Corporation Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US6657299B2 (en) 2003-12-02
JP2003297824A (ja) 2003-10-17
KR20030043446A (ko) 2003-06-02
US20030098501A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
US6232658B1 (en) Process to prevent stress cracking of dielectric films on semiconductor wafers
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
JP3908158B2 (ja) 応力緩和層を有する半導体素子及びその製造方法
US7501706B2 (en) Semiconductor devices to reduce stress on a metal interconnect
JP3528151B2 (ja) 半導体素子のゲート酸化膜形成方法
JP4992150B2 (ja) 半導体素子のゲート電極形成方法
TW452923B (en) Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics
JP3125781B2 (ja) 半導体装置の製法
US20090166878A1 (en) Semiconductor Device and Method of Fabricating the Same
US6764899B2 (en) Method for fabricating semiconductor device
KR100942960B1 (ko) 리닝 방지를 위한 반도체소자 및 그 제조 방법
US7256122B2 (en) Method of fabricating semiconductor device
JPH0555199A (ja) 半導体装置
KR960001170B1 (ko) 다층 금속 배선의 본딩 패드 제조 방법
KR100650264B1 (ko) 반도체소자의 금속절연막 형성방법
JP2003037080A (ja) 半導体素子用の金属配線の後処理方法
KR100265360B1 (ko) 반도체장치의보호막형성방법
TW412806B (en) Manufacturing method of wire passivation layer
JPH1070120A (ja) 絶縁膜および絶縁膜の形成方法
TWI329134B (en) Method for mitigating chemical vapor deposition phosphorus doping oxide surface induced defects
JP3225879B2 (ja) 酸化シリコン膜形成法及び多層配線形成法
JP2004288763A (ja) 半導体装置の製造方法及び半導体装置
JPH04167547A (ja) 半導体装置
KR20080060333A (ko) 반도체 소자의 절연층 제조방법
JPH03261144A (ja) 集積回路装置用表面保護膜の被覆方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees