JP3907461B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP3907461B2
JP3907461B2 JP2001368945A JP2001368945A JP3907461B2 JP 3907461 B2 JP3907461 B2 JP 3907461B2 JP 2001368945 A JP2001368945 A JP 2001368945A JP 2001368945 A JP2001368945 A JP 2001368945A JP 3907461 B2 JP3907461 B2 JP 3907461B2
Authority
JP
Japan
Prior art keywords
chip
wiring board
printed wiring
thickness
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001368945A
Other languages
English (en)
Other versions
JP2003168768A (ja
Inventor
昌孝 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001368945A priority Critical patent/JP3907461B2/ja
Priority to EP02257616A priority patent/EP1321979A3/en
Priority to US10/289,395 priority patent/US7135782B2/en
Priority to TW091134771A priority patent/TWI301588B/zh
Priority to KR1020020075789A priority patent/KR20030045612A/ko
Priority to CNB021540020A priority patent/CN1266763C/zh
Publication of JP2003168768A publication Critical patent/JP2003168768A/ja
Application granted granted Critical
Publication of JP3907461B2 publication Critical patent/JP3907461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを搭載したモジュール、及びこれを組み立てるための実装技術に関し、より詳しくは、モジュールを薄型化しながら周辺部の環境条件に対して高い信頼性を確保することのできる半導体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】
近年、バスや鉄道等の公共交通機関の定期券、銀行等の金融カード、あるいは個人認証用のカードとして、半導体集積回路装置を搭載したＩＣカードが実用化されてきている。このＩＣカードは、単体でデータ処理機能や高度なセキュリティという磁気カードには無い特徴を有しているので、それを活かして応用範囲を広げつつある。
【０００３】
このようなＩＣカードには、接触型、非接触型、及び接触型＋非接触型の双方の機能を有するコンビネーション型の３つのタイプがある。接触型ＩＣカードの場合には、ＩＣチップの搭載面とは反対側に電極を備え、この電極が外部装置であるリーダーライター装置と機械的に接触して電気的に接続される端子として機能する。これに対し、非接触型ＩＣカードの場合には、巻線タイプインレットやエッチングコイルインレットと呼ばれるアンテナを備え、このアンテナで受信する電磁波を使用してリーダーライター装置とは非接触で電力の供給やデータの送受信を行う。
【０００４】
ところで、ＩＣカードは、衣服のポケットや財布、定期券入れ等に入れられる機会が多いので、携帯性が強く要求される。この携帯性を実現するには、ＩＣカードは、一般に１．０ｍｍ以下の厚さが携帯し易い厚さとなるので、ＩＣカード用モジュールには薄型化が要求される。この薄型化の要求を満たすためには、ＩＣカード用モジュールを構成するプリント配線基板、ＩＣチップ、ボンディングのワイヤ(特にワイヤルーピング高さ)、及び封止樹脂をそれぞれ極限まで薄くする必要がある。
【０００５】
しかしながら、プリント配線基板を薄型化すると、モジュール製造時の実装工程において、ＩＣチップ搭載後のハンドリング性が悪化することとなる。したがって、現在では１００μｍ厚程度が製造上の限界である。また、ＩＣチップは、ＱＦＰ(Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ)、ＳＯＰ(Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ)、ＣＳＰ(Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ)等の一般的な半導体パッケージに使用される場合、薄いときでも２００μｍ程度にならざるを得ない。また、ワイヤルーピング高さは、ＩＣチップ上に約１５０μｍ程度とされ、ＩＣチップやワイヤが樹脂封止される場合には、ＩＣチップの表面から約２００μｍ以上が樹脂充填厚として設定される。
【０００６】
これらを薄型化する場合には、ＩＣチップには、曲げ荷重による破壊が生じ、ＩＣチップの電気的回路が動作しないという致命的な不具合が発生する。また、樹脂封止厚みの薄型化は、エポキシ樹脂中のフィラー充填量が少ない場合には、樹脂応力によりモジュール全体の反りが増大し、接触型ＩＣカードの電気的な端子面の平面平滑性が悪く、リーダーライター装置の電気的接続端子とのコンタクト不良が発生する。逆に、フィラー充填量が多い場合には、流動性が悪く、未充填個所が発生する。
【０００７】
このような機械的強度を維持しながら薄型化を実現できるＩＣモジュールの封止技術が特開平１１‐２９６６３８号や特開平１１‐２３８７４４号公報等に開示されている。例えば、特開平１１‐２９６６３８号公報には、凹型ハウジングの内部に、ＩＣチップとその周辺部を中空状態で封止する技術が開示されている。
【０００８】
この技術のモジュール断面構造は図８に示す通りである。同図に示すモジュールは、プリント配線基板２０にＩＣチップ４を搭載し、ワイヤ５によりプリント配線基板２０の所定の端子とＩＣチップ４の所定の電極とを電気的に接続し、その後、凹型ハウジング１７により外気を遮断してＩＣチップ４やワイヤ５を保護する構造である。この技術は、凹型ハウジング１７に単結晶シリコンより弾性係数の高い材料を使用し、ＩＣチップ４を保護するとともに、モジュールを補強する。
【０００９】
しかしながら、前記技術の接続界面はプリント配線基板２０と凹型ハウジング１７のみであり、ＩＣチップ４やワイヤ５は中空状態の中で存在することとなる。この状態のモジュールは、ＩＣカード用モジュールをカード化した後の曲げ、捩り、ひねり等の機械試験において、プリント配線基板２０と凹型ハウジング１７との界面にひび割れ等が生じ、該当部に水分が容易に浸入する。また、中空構造のＩＣチップ４やその周辺部には、ガラスエポキシやポリイミド等の有機基板を用いる際、有機基板そのものが水分の浸入が容易な材質であることから、吸湿、周辺温度低下、及び内部雰囲気の結露を順次繰り返すことにより、中空構造内に水分が凝集することとなる。したがって、曲げ、捩り、ひねり等の機械強度を向上させるためには、十分な機械強度を有する構造体にする必要がある。
【００１０】
一方、特開平１１‐２３８７４４号公報には、トッピングフォイル１８と称するエポキシあるいはポリイミド樹脂フィルムをパンチツールで打ち抜いたディスク状物をＩＣチップ４上に配置して硬化処理を施し、封止する技術が開示されている。この技術のモジュール断面構造は図９に示す通りである。同図に示すモジュールは、プリント配線基板２０にＩＣチップ４を搭載し、ワイヤ５によりプリント配線基板２０の所定の端子とＩＣチップ４の所定の電極とを電気的に接続し、その後、液状樹脂１９を塗布して当該液状樹脂１９には、表面に平滑性を与えるトッピングフォイル１８である薄板を配置する構造である。
【００１１】
この技術によれば、トッピングフォイル１８を液状樹脂１９に載置することにより、モジュール厚さに関する制御性が向上する。また、トッピングフォイル１８自体が補強材となり、耐衝撃性を向上させることができる。
【００１２】
【発明が解決しようとする課題】
特開平１１‐２９６６３８号公報の方法では、プリント配線基板２０にフリップチップ実装法やＣＯＢ(Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ)ワイヤボンド方法でＩＣチップ４搭載後、凹型ハウジング１７をリム部分でプリント配線基板上のＩＣチップ４とその周辺部を封止している。
【００１３】
しかしながら、凹型ハウジング１７が水分浸透のきわめて低い材料でも、凹型ハウジング１７内が中空であれば、その接着面から又は一般にガラスエポキシやポリイミド等の有機材料であるプリント配線基板２０を通じて水分の浸透が発生し、中空の温度が上昇することとなる。例えば、３０℃、７０％の外部環境下で使用された場合、凹型ハウジング１７内部の吸水量がやがて外部環境と略同様となり、その状態で冷却したとき、内部が結露し、ＩＣチップ４表面の配線回路やプリント配線基板２０が電気的にリークして動作しないこととなる。
【００１４】
また、特開平１１‐２３８７４４号公報の方法では、トッピングフォイル１８をパンチツールで打ち抜き、載置して硬化処理を施した後に封止する。しかしながら、トッピングフォイル１８は、ＩＣカードモジュールの樹脂封止高さを抑制するとともに、補強材の役割を果たすが、外部環境からの保護には、何ら寄与するものではない。
【００１５】
本発明は前記に鑑みなされたもので、ＩＣモジュールの耐環境試験条件に匹敵する高温高湿保存、高温高湿バイアス、蒸気加圧等の過酷な環境においても、水分の浸入に伴う不具合の発生するのを抑制防止し、しかも、耐環境試験等においても不良の発生を低減し、歩留まりを向上させることができるとともに、使用環境に依存する信頼性を向上させることのできる半導体モジュールの製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明においては上記課題を解決するため、スルーホールを備えた両面配線用のプリント配線基板の表面にＩＣチップ動作時の電源安定化のための同調用チップコンデンサをハンダペーストを介して搭載し、前記プリント配線基板のアンテナ接続端子と前記同調用チップコンデンサとをハンダリフローにより接続して非接触通信用の同調回路を形成し、その後、前記プリント配線基板の表面にＩＣチップの接着面を接着剤により搭載接着して前記プリント配線基板の端子と前記ＩＣチップの接着面とは反対側の回路形成面側の電極とを極細のワイヤで接続し、前記ＩＣチップの回路形成面に表面が凹凸の金属薄板とアルミナセラミックス製の水分浸透抑制薄板のいずれかを厚さ３０μｍ以下の接着層を介して密着させた後、前記プリント配線基板の表面側、前記同調用チップコンデンサ、及び前記ＩＣチップをトランスファ成形によりエポキシ樹脂で封止して前記ＩＣチップと前記エポキシ樹脂の間に前記金属薄板と前記水分浸透抑制薄板のいずれかを介在させ、この金属薄板と水分浸透抑制薄板のいずれかにより、前記エポキシ樹脂から前記ＩＣチップに対する水分の浸透を抑制するようにし、厚さ１．０ｍｍ以下の薄いＩＣカードに供される半導体モジュールの製造方法であって、
前記プリント配線基板は、ガラスエポキシにエポキシ樹脂を含浸させた絶縁材料と、この絶縁材料の表面側に配置される複数の端子とを備え、この複数の端子を、前記同調用チップコンデンサ用の端子、前記アンテナ接続端子、及び前記ＩＣチップ用の端子とし、前記絶縁材料の裏面側には前記ＩＣカード用のみの接触端子を形成し、
前記金属薄板と前記水分浸透抑制薄板を１００μｍ以下の厚さとするとともに、前記金属薄板をステンレス、４２アロイ、アルミニウム、又は銅製とすることを特徴としている。
【００１７】
【発明の実施の形態】
以下、図１等を参照して本発明に係る半導体モジュールの製造方法の好ましい実施形態を説明する。
両面配線用のプリント配線基板は、ガラスエポキシにエポキシ樹脂を含浸させたもの、ポリイミド表裏配線の絶縁部８に用いられ、この絶縁部８の厚みが５０〜１００μｍであり、表裏面に、銅箔等のエッチング等によるパターニングが可能な導体(後述するモジュールのアンテナ接続端子７やプリント配線基板２０の所定の端子１１)が貼着されている。この導体は８〜２０μｍの厚さとされる。
【００１８】
なお、本実施形態では１２μｍ厚の導体を表裏に備えたガラスエポキシ基材を例に示すが、前記範囲の導体であれば、何ら限定されるものではない。
【００１９】
プリント配線基板２０は、表裏の導体を電気的に接続するスルーホール９が穿孔され、銅等からなる厚さ１０μｍのメッキにより表裏の導体が形成される。こうして導体を形成したら、導体をエッチング等でパターニングし、これによりプリント配線基板２０が製造される。
なお、本実施形態では、絶縁部８の厚さが８０μｍのプリント配線基板２０を示す。
【００２０】
ＩＣチップ４は、ウェーハ製造工程では一般に４００〜７００μｍの厚さで取り扱われるが、図７に示すＩＣカード用モジュール１６では５０〜２００μｍ程度の厚さになるようウェーハの裏面が研磨される。ここでは、厚さ８０μｍに研磨されたウェーハを例に説明する。このウェーハの裏面には、厚さ１０〜５０μｍのフィルム状の接着剤１０を予め貼着し、ダイヤモンドブレード等で切削加工して個々のチップに分離し、接着剤１０付きのＩＣチップ４をプリント配線基板２０に搭載する。接着剤１０は、熱硬化性、熱可塑性、熱硬化性樹脂と熱可塑性樹脂とが混練したものを使用し、温度と荷重を加えて塗布される。
なお、プリント配線基板２０の所定の位置にＩＣチップ４の接着剤１０を予め貼着しておく手法を用いても良い。ここではＩＣチップ４の接着剤１０を３０μｍとする。
【００２１】
次いで、ＩＣチップ４の所定の電極とプリント配線基板２０の所定の端子１１とを２０〜３０μｍの径を有する極細のアルミニウムや金線で接続するが、金のワイヤ５で接続する場合には、図１では一般的に正ボンド(Ｎｏｒｍａｌ Ｂｏｎｄｉｎｇ)と称されるボンディングを行ったときを示している。すなわち、ワイヤ５をＩＣチップ４の所定の電極に先に接続し、その後、ワイヤ５をプリント配線基板２０の所定の端子１１に接続する方法であり、金のワイヤ５を用いる場合には、先に接続するＩＣチップ４の所定の電極に金のボールが予め形成される。
【００２２】
勿論、ワイヤ５をプリント配線基板２０の所定の端子１１にボールボンド接続し、ワイヤ５をＩＣチップ４の所定の電極に接続するステッチボンドする逆ボンド(Ｒｅｖｅｒｓｅ Ｂｏｎｄｉｎｇ)も可能である。この場合、金のボールは、先に接続するプリント配線基板２０の所定の端子１１に接続される。このような逆ボンドを採用する場合には、図２に示すように、ワイヤ５の接続高さ(ワイヤルーピング高さ)を抑制することが可能である。図１と図２を対比すれば明らかなように、図２ではＩＣチップ４の電極側に金のボールを有しないので、後述する水分の浸入を抑制する薄板２をＩＣチップ４の全面に設けることが可能になる。
【００２３】
さらに、本発明の目的である外部からの水分の浸入を抑制するため、符号１で示すようにＩＣチップ４の搭載面側をモールド樹脂封止する以前に、ＩＣチップ４の表面に１００μｍ以下の厚さを有する薄板２を５０μｍ以下の厚さで接着剤３によりＩＣチップ４の表面に貼着する。薄板２は、ステンレス、４２アロイ、アルミニウム、又は銅製の金属薄板、あるいは水分の浸透を抑制するアルミナセラミックス製の水分浸透抑制薄板からなる。ここでは、薄板２の厚さを８０μｍとし、接着剤３の厚さを３０μｍとする。
【００２４】
次に、本発明の第２の実施形態を図３を用いて説明する。この図３では、薄板２の樹脂封止面をエッチングや切削加工法等により凹凸に形成するようにしている。その他の部分については、上記実施形態と同様であるので説明を省略する。
本実施形態によれば、連続した凹凸により密着強度を著しく向上させることができる。
【００２５】
上記構成によれば、ＩＣチップ４の能動回路の形成面に配置された面上に水分浸透を抑制する薄板２を密着状態に貼着するので、封止用樹脂であるエポキシ樹脂１のバルク経由で浸透する水分の浸入をきわめて有効に阻止することができる。すなわち、ステンレス、４２アロイ、アルミニウム、銅製、又はアルミナセラミックス製で水分浸透を完全に抑制する薄板２を５０μｍ以下の厚さで接着剤３により、ＩＣチップ４とエポキシ樹脂１が直接関係しない状態に形成することにより、浸透水分がＩＣチップ４とエポキシ樹脂１の界面に直接凝集しないこととなる。
【００２６】
また、本発明に係るＩＣカード用モジュール１６が、ＩＣチップ４の表面がエポキシ樹脂１だけで封止されている場合に比べ、エポキシ樹脂１が熱濃硫酸や発煙硝酸等の樹脂溶解性の薬剤で開封された場合においても、内部構造体であるＩＣチップ４表面の回路形成面が目視できない構造として、耐機密性の高い構造体としても有効である。さらに、ＩＣチップ４は一般にシリコン基板上に回路形成されるが、外部からの水分の浸入を抑制する薄板２は、ＩＣチップ４の薄型化に対する抗折強度を向上させる補強材としての効果が期待できる。
【００２７】
なお、図１ないし図３のＩＣカード用モジュール１６には同調用チップコンデンサ６が設けられ、この同調用チップコンデンサ６はアンテナ接続端子７で接続されるアンテナと共に非接触通信用の同調回路を形成し、非接触型ＩＣカードに適用される場合に用いられる。
【００２８】
前記の通り、ＩＣカード用モジュール１６は完成するが、非接触型ＩＣカード、非接触型及び接触型兼用のＩＣカードであるコンビネーションＩＣカードには、外部通信アンテナを接続端子に形成する。
【００２９】
外部端子との同調用チップコンデンサ６を搭載し、同一樹脂封止領域内に取り入れたコンビネーション型ＩＣカード用モジュール１６の平面構造図を図４に示す。すなわち、非接触通信用のアンテナを接続する端子及び同調用チップコンデンサ６を有するとともに、図４の裏面を示す図５のように接触通信用の電極１４が４端子設けられている。
【００３０】
より詳しく説明すると、ＩＣチップ４に薄板２が接着剤３により貼着され、ＩＣチップ４のワイヤ端子１３と絶縁部８とを含むプリント配線基板２０のワイヤ端子１２がワイヤ５でボンディングされる。係る構造は、同調用チップコンデンサ６を囲むようにエポキシ樹脂１で封止される。さらに、プリント配線基板２０上には、送受信用のアンテナ接続端子７が設けられる。
【００３１】
本実施形態の完成後のＩＣカード用モジュール１６各部の厚み寸法は以下のように実現される。すなわち、プリント配線基板２０の絶縁部８の厚さは８０μｍである。プリント配線基板２０の絶縁部８に形成した表裏のスルーホールメッキ後における導体の厚さは、予めプリント配線基板２０の絶縁部８の表裏に貼着された銅等の導体と、プリント配線基板２０の表裏を電気的に接続するスルーホール９のメッキそれぞれは、１２μｍ及び１０μｍであるとともに、表裏の合計では(１２＋１０)＊２の２４μｍであり、したがってプリント配線基板２０の厚さは１０４μｍである。また、ＩＣチップ４は８０μｍ、ＩＣチップ４の接着剤１０は３０μｍ、薄板２は８０μｍなので、これまでの厚さは以下の通りである。
【００３２】
導体を含むプリント配線基板２０の厚さ＝１０４μｍ
ＩＣチップ４＋接着剤１０＝１１０μｍ
薄板２＋接着剤３＝１１０μｍ
合計 ３２４μｍ
【００３３】
これらをトランスファー成形法下でエポキシ樹脂１により符号１で示すように封止する場合には、樹脂の流動性を向上させるために１００μｍを必要とするので、前記合計寸法に計上すると、３２４μｍ＋１１０μｍ＝４２４μｍのＩＣカード用モジュール１６が完成する。
【００３４】
このようにして完成した本発明に係るＩＣカード用モジュール１６は、水分浸透を抑制する薄板２を設けたことにより、高温高湿保存(６０℃、９０％や８５℃、８５％)、高温高湿保存バイアス(６０℃、９０％や８５℃、８５％環境下で最大定格の２倍電圧によるバイアス試験条件)、蒸気加圧(１２１℃、２気圧、湿度１００％)等の過酷な環境下でも水分浸入に伴う不具合を回避することができる。このため、ＩＣカード用モジュール１６の耐環境性試験においても、不良の発生を低減し、歩留まりを向上させることができるとともに、使用環境における信頼性の向上が大いに期待できる。
なお、完成したＩＣカード用モジュール１６は、ＩＣチップ４の電気的特性がテストされることはいうまでもない。
【００３５】
以上のように前記実施形態によれば、ＩＣカード用モジュール１６のＩＣチップ４表面に水分の浸透を抑制する薄板２を僅かな厚さの接着剤３で接着し、これらをトランスファー成形法でエポキシ樹脂１を注入することにより、より頑丈にモジュール化することができ、きわめて耐環境性に優れる構造のＩＣカード用モジュール１６を得ることができる。また、この構成材料は前記した厚さで製造することができるので、ＩＣカード用モジュール１６を備えたＩＣカードはさらに携帯性が優れ、極薄型の実現が可能になる。
【００３６】
また、具体的な耐環境性として、高温高湿保存(６０℃、９０％や８５℃、８５％)、高温高湿保存バイアス(６０℃、９０％や８５℃、８５％環境下で最大定格の２倍電圧によるバイアス試験条件)、蒸気加圧(１２１℃、２気圧、湿度１００％)等の耐環境試験条件に匹敵する過酷な環境でも、水分浸入による不具合を解消することができる。この高い耐環境性能により、出荷テストにおける耐環境試験でも不良の発生を低減することができ、歩留まりを向上させ、しかも、実使用環境における信頼性を向上させることができる。
【００３７】
また、薄板２はモジュールに搭載するＩＣチップ４を薄型化することに伴う抗折強度の低下を補償する補強材として機能するので、例えモジュールを薄層化しても機械的な強度をきわめて有効に保持することができる。
【００３８】
さらに、ＩＣカード用モジュール１６の構造から必然的に封止用エポキシ樹脂１を発煙硝煙や硫酸等の化学薬品で開封したとしても、薄板２が容易に溶解することがなく、薬液に対して耐性のある遮断層として機能する。したがって、モジュールに搭載したＩＣチップ４の表面回路構成を簡単に目で確認することができないという、セキュリティ効果が大いに期待できる。よって、本発明に係るモジュールは、セキュリティが重要な意味をもつＩＣカードに適用しても絶大な効果が期待できる。
【００３９】
【発明の効果】
以上のように本発明によれば、ＩＣカードモジュールの耐環境試験条件である高温高湿保存、高温高湿バイアス、蒸気加圧等の過酷な環境においても、水分の浸入に伴う不具合の発生するのを抑制防止することができるという効果がある。また、係る効果の達成により、前記条件による実際の耐環境試験等においても、不良の発生を低減することができ、歩留まりを向上させ、かつ使用環境に依存する信頼性を向上させることができる。また、金属薄板あるいは水分浸透抑制薄板を接着してその表面を凹凸形成するので、封止用のエポキシ樹脂の密着強度を向上させることができる。さらに、同調用チップコンデンサの採用により、半導体チップ動作時の電源安定化を図ることが可能になる。
【図面の簡単な説明】
【図１】 本発明に係る半導体モジュールの製造方法の実施形態を示す断面構造図である。
【図２】 本発明に係る半導体モジュールの製造方法の他の実施形態を示す断面構造図である。
【図３】 本発明に係る半導体モジュールの製造方法の他の実施形態を示す断面構造図である。
【図４】 本発明に係る半導体モジュールの実施形態を示す平面図である。
【図５】 本発明に係る半導体モジュールの実施形態のＩＣチップ搭載面の相反する面の電極部を示す平面図である。
【図６】 本発明に係る半導体モジュールをＩＣカード基材に埋めこんだ状態を示す断面構造図である。
【図７】 図６に記載したＩＣカードを示す平面図である。
【図８】 特開平１１‐２９６６３８号公報に開示された従来技術を示す断面構造図である。
【図９】 特開平１１‐２３８７４４号公報に開示された他の従来技術を示す断面構造図である。
【符号の説明】
１ トランスファー成形エポキシ樹脂
２ 薄板
３ 薄板接着用の接着剤
４ ＩＣチップ
５ ワイヤ
６ コンデンサ
７ モジュールのアンテナ接続端子
８ プリント配線基板の絶縁部
９ スルーホール
１０ ＩＣチップ用の接着剤
１１ プリント配線基板の所定の端子
１２ プリント配線基板のワイヤ端子
１３ ＩＣチップのワイヤ端子
１４ ＩＣカード用モジュールの電極
１５ ＩＣカード基材
１６ ＩＣカード用モジュール
１７ 凹型ハウジング
２０ プリント配線基板

Claims (1)

  1. スルーホールを備えた両面配線用のプリント配線基板の表面にＩＣチップ動作時の電源安定化のための同調用チップコンデンサをハンダペーストを介して搭載し、前記プリント配線基板のアンテナ接続端子と前記同調用チップコンデンサとをハンダリフローにより接続して非接触通信用の同調回路を形成し、その後、前記プリント配線基板の表面にＩＣチップの接着面を接着剤により搭載接着して前記プリント配線基板の端子と前記ＩＣチップの接着面とは反対側の回路形成面側の電極とを極細のワイヤで接続し、前記ＩＣチップの回路形成面に表面が凹凸の金属薄板とアルミナセラミックス製の水分浸透抑制薄板のいずれかを厚さ３０μｍ以下の接着層を介して密着させた後、前記プリント配線基板の表面側、前記同調用チップコンデンサ、及び前記ＩＣチップをトランスファ成形によりエポキシ樹脂で封止して前記ＩＣチップと前記エポキシ樹脂の間に前記金属薄板と前記水分浸透抑制薄板のいずれかを介在させ、この金属薄板と水分浸透抑制薄板のいずれかにより、前記エポキシ樹脂から前記ＩＣチップに対する水分の浸透を抑制するようにし、厚さ１．０ｍｍ以下の薄いＩＣカードに供される半導体モジュールの製造方法であって、
    前記プリント配線基板は、ガラスエポキシにエポキシ樹脂を含浸させた絶縁材料と、この絶縁材料の表面側に配置される複数の端子とを備え、この複数の端子を、前記同調用チップコンデンサ用の端子、前記アンテナ接続端子、及び前記ＩＣチップ用の端子とし、前記絶縁材料の裏面側には前記ＩＣカード用のみの接触端子を形成し、
    前記金属薄板と前記水分浸透抑制薄板を１００μｍ以下の厚さとするとともに、前記金属薄板をステンレス、４２アロイ、アルミニウム、又は銅製とすることを特徴とする半導体モジュールの製造方法。
JP2001368945A 2001-12-03 2001-12-03 半導体モジュールの製造方法 Expired - Fee Related JP3907461B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001368945A JP3907461B2 (ja) 2001-12-03 2001-12-03 半導体モジュールの製造方法
EP02257616A EP1321979A3 (en) 2001-12-03 2002-11-04 Semiconductor module with increased reliability against heavy environment conditions and production method therefor
US10/289,395 US7135782B2 (en) 2001-12-03 2002-11-07 Semiconductor module and production method therefor and module for IC cards and the like
TW091134771A TWI301588B (en) 2001-12-03 2002-11-29 Semiconductor module and production method therefor and module for ic cards and the like
KR1020020075789A KR20030045612A (ko) 2001-12-03 2002-12-02 반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈
CNB021540020A CN1266763C (zh) 2001-12-03 2002-12-03 半导体模块及其生产方法以及用于ic卡的模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001368945A JP3907461B2 (ja) 2001-12-03 2001-12-03 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2003168768A JP2003168768A (ja) 2003-06-13
JP3907461B2 true JP3907461B2 (ja) 2007-04-18

Family

ID=19178435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368945A Expired - Fee Related JP3907461B2 (ja) 2001-12-03 2001-12-03 半導体モジュールの製造方法

Country Status (6)

Country Link
US (1) US7135782B2 (ja)
EP (1) EP1321979A3 (ja)
JP (1) JP3907461B2 (ja)
KR (1) KR20030045612A (ja)
CN (1) CN1266763C (ja)
TW (1) TWI301588B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062131A (ko) * 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
CN1723587A (zh) 2002-11-07 2006-01-18 碎云股份有限公司 含微型天线的集成电路封装
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
JP2005332158A (ja) * 2004-05-19 2005-12-02 Kyodo Printing Co Ltd Ｉｃモジュール及びｉｃカード
EP1771919A1 (en) * 2004-07-23 2007-04-11 Fractus, S.A. Antenna in package with reduced electromagnetic interaction with on chip elements
JP2007004775A (ja) * 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
CN100592484C (zh) * 2005-05-24 2010-02-24 富士通株式会社 Ic标签的安装结构及安装用ic芯片
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
WO2007147629A1 (en) * 2006-06-23 2007-12-27 Fractus, S.A. Chip module, sim card, wireless device and wireless communication method
JP2008171927A (ja) * 2007-01-10 2008-07-24 Renesas Technology Corp 半導体装置
US8018064B2 (en) * 2007-05-31 2011-09-13 Infineon Technologies Ag Arrangement including a semiconductor device and a connecting element
US20090115070A1 (en) * 2007-09-20 2009-05-07 Junji Tanaka Semiconductor device and method for manufacturing thereof
DE102008031231B4 (de) * 2008-07-02 2012-12-27 Siemens Aktiengesellschaft Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
TWI475581B (zh) * 2008-11-25 2015-03-01 Thin Film Electronics Asa 電容器、形成電容器的方法、具有電容器的裝置及製造與使用該等裝置的方法
CN101847591B (zh) * 2009-03-27 2012-03-21 王海泉 一种在条带上实现多芯片封装的方法
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
US8917511B2 (en) * 2010-06-30 2014-12-23 Panasonic Corporation Wireless power transfer system and power transmitting/receiving device with heat dissipation structure
CN102655715B (zh) * 2011-03-02 2016-05-11 三星半导体(中国)研究开发有限公司 柔性印刷电路板及其制造方法
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
JP6048910B2 (ja) * 2011-11-14 2016-12-21 住友電気工業株式会社 リアクトル、コイル成形体、コンバータ、及び電力変換装置
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP5951361B2 (ja) * 2012-05-31 2016-07-13 株式会社東芝 無線通信装置
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
JP6119664B2 (ja) * 2014-05-14 2017-04-26 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
CN105280572A (zh) * 2014-06-05 2016-01-27 东琳精密股份有限公司 薄型化芯片的封装结构及其制造方法
DE102015102453A1 (de) 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
CN110600496A (zh) * 2019-09-20 2019-12-20 上海显耀显示科技有限公司 一种Micro-LED芯片封装结构

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6076040A (ja) 1983-09-30 1985-04-30 Nec Home Electronics Ltd 対物レンズ支持装置
JPS60186985A (ja) * 1984-03-06 1985-09-24 Toshiba Corp Ｉｃカ−ド
JPS61159746A (ja) * 1985-01-08 1986-07-19 Kyodo Printing Co Ltd Ｉｃモジユ−ルのワイヤボンデイング方法
JPS61169746A (ja) 1985-01-23 1986-07-31 Sumitomo Metal Ind Ltd 赤外線式水分測定装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH04280459A (ja) * 1991-03-08 1992-10-06 Matsushita Electron Corp 樹脂封止型半導体装置
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH06163755A (ja) 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
JPH07288263A (ja) * 1994-04-19 1995-10-31 Nitto Denko Corp 半導体装置の製造方法および金属箔材料
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
KR0119757Y1 (ko) * 1994-12-27 1998-07-01 문정환 반도체 패키지
US5786738A (en) * 1995-05-31 1998-07-28 Fujitsu Limited Surface acoustic wave filter duplexer comprising a multi-layer package and phase matching patterns
JP3210835B2 (ja) * 1995-06-07 2001-09-25 京セラ株式会社 半導体素子収納用パッケージ
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH11238744A (ja) * 1998-02-20 1999-08-31 Toppan Printing Co Ltd Ｉｃカード等用ｉｃモジュールの封止方法
JPH11296638A (ja) * 1998-04-10 1999-10-29 Nippon Telegr & Teleph Corp <Ntt> Ｉｃカード
JP4215886B2 (ja) 1999-02-03 2009-01-28 ソニー株式会社 半導体集積回路チップの封止方法、半導体集積回路カードの製造方法
JP2000155822A (ja) * 1998-11-19 2000-06-06 Toppan Printing Co Ltd 非接触型ｉｃカード
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
JP4649688B2 (ja) * 1999-04-28 2011-03-16 凸版印刷株式会社 非接触式ｉｃカード
JP2001109860A (ja) 1999-10-05 2001-04-20 Toshiba Chem Corp データキャリアおよびその製法
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
KR100522838B1 (ko) * 2000-10-23 2005-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210062131A (ko) * 2019-11-20 2021-05-31 (주)에이티세미콘 반도체 패키지 및 그 제조 방법
KR102345062B1 (ko) * 2019-11-20 2021-12-30 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
TW200301871A (en) 2003-07-16
US7135782B2 (en) 2006-11-14
JP2003168768A (ja) 2003-06-13
TWI301588B (en) 2008-10-01
KR20030045612A (ko) 2003-06-11
US20030102544A1 (en) 2003-06-05
EP1321979A3 (en) 2005-10-12
CN1423315A (zh) 2003-06-11
EP1321979A2 (en) 2003-06-25
CN1266763C (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
JP3907461B2 (ja) 半導体モジュールの製造方法
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
JP5215244B2 (ja) 半導体装置
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US20020197771A1 (en) Semiconductor package and a method for producing the same
US20150076679A1 (en) Semiconductor device assemblies including face-to-face semiconductor dice and related methods
JP2012053670A (ja) 指紋読み取りセンサ付ｉｃカードとその製造方法
JP2003273317A (ja) 半導体装置及びその製造方法
KR20030051276A (ko) 반도체 장치 및 그 제조 방법
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR20070045901A (ko) 적층반도체장치 및 적층반도체장치의 하층모듈
WO2007026392A1 (ja) 半導体装置およびその製造方法
US20080088002A1 (en) Chip package structure
JP2003083708A (ja) 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
JP2001068621A (ja) 半導体装置及びその製造方法
US20070096308A1 (en) Semiconductor device
US20060043605A1 (en) Semiconductor device
US7800210B2 (en) Semiconductor device
JP2000293651A (ja) 半導体装置
US8524529B2 (en) Brace for wire bond
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP3727172B2 (ja) 半導体装置
JP3182378B2 (ja) 半導体装置および混成集積回路装置
JP2004327756A (ja) Ｉｃカード用半導体装置及びその製造方法
JP2002222915A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees