JP3904099B2 - 情報処理装置、プログラム更新方法、および、情報処理システム - Google Patents
情報処理装置、プログラム更新方法、および、情報処理システム Download PDFInfo
- Publication number
- JP3904099B2 JP3904099B2 JP09587997A JP9587997A JP3904099B2 JP 3904099 B2 JP3904099 B2 JP 3904099B2 JP 09587997 A JP09587997 A JP 09587997A JP 9587997 A JP9587997 A JP 9587997A JP 3904099 B2 JP3904099 B2 JP 3904099B2
- Authority
- JP
- Japan
- Prior art keywords
- basic program
- area
- bank
- main area
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報処理装置、プログラム更新方法、および、情報処理システムに関し、特に、ＢＩＯＳ等のプログラムをネットワーク経由で更新するのに好適な情報処理装置、プログラム更新方法、および、情報処理システムに関する。
【０００２】
【従来の技術】
最近、インターネットに代表されるネットワークが発達し、パーソナルコンピュータなどをネットワークに接続して、各種の情報を授受することができるようになってきた。
【０００３】
このような、インターネットに対する接続は、アナログ電話回線、ＩＳＤＮ(Integrated Services Digital Network)といった通信回線を介して行うことが可能である。また、最近では、ケーブルテレビジョン（ＣＡＴＶ）システムのケーブルを介して、インターネットなどのネットワークにアクセスすることができるようになってきた。
【０００４】
このように、インターネットなどのネットワークにアクセスする場合、所定の通信回線を介して送信および受信を行う送受信回路を有する情報処理装置が使用される。
【０００５】
図１８は、そのような情報処理装置の一例を示している。この情報処理装置は、モデム１０５を利用し、アナログ電話回線を介して送信および受信を行うことができる。ＣＰＵ１０１は、フラッシュＲＯＭ（ＦＥＥＰＲＯＭ(Flash Electrical Erasable Programmable ROM)以下、単にフラッシュＲＯＭと略称する）１０２に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ１０３には、ＣＰＵ１０１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。ＣＰＵ１０１は、モデム１０５を利用して、アナログ電話回線を介して送信されてくるデータを受信する。そして、ＣＰＵ１０１は、そのデータを処理し、例えば、ディスプレイインタフェース１０６を介して、受信した画像データをディスプレイ（図示せず）に表示させる。
【０００６】
フラッシュＲＯＭ１０２には、モデム１０５を介して供給されたデータを処理するためのプログラムの他、装置の起動時にＣＰＵ１０１によって実行され、ＲＡＭ１０３の構成の設定や、フロッピーディスクドライブ１０４の初期設定などを行う基本プログラム（ハードウェアに依存する制御プログラム群）であるＢＩＯＳ（Basic Input/Output System）が記憶さ れている。フラッシュＲＯＭ１０２は、電気的に書き換え（消去と書込）が可能な不揮発性のメモリであり、その記憶内容を変更することができる。このように書き換えが可能であるフラッシュＲＯＭ１０２を利用することにより、本装置に接続する他の装置の仕様が変更されたときや、本装置のＯＳ（Operating System）が更新されたときなど、それらの更新に対応してＢＩＯＳを更新することができる。
【０００７】
この情報処理装置においてＢＩＯＳを更新する場合、最初に、所定のＢＩＯＳ更新用プログラムを動作させ、フラッシュＲＯＭ１０２に記憶されているＢＩＯＳを、フロッピーディスクドライブ１０４でフロッピーディスクに記録した後、そのフロッピーディスクを抜き取り、新しいＢＩＯＳが記録されている他のフロッピーディスクをフロッピーディスクドライブ１０４に挿入し、その新しいＢＩＯＳをフロッピーディスクから読み出してフラッシュＲＯＭ１０２に記憶させる。
【０００８】
このように、元のＢＩＯＳをフロッピーディスクに記録することにより、ＢＩＯＳの更新に失敗した場合、新しいＢＩＯＳを記録しているフロッピーディスクに欠陥があり、新しいＢＩＯＳを読み込むことができない場合、あるいは、新しいＢＩＯＳのプログラム自体に欠陥（バグ）があり、正常に動作しない場合などにおいて、元のＢＩＯＳを復帰させることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＣＡＴＶシステムのケーブルを介して、インターネットなどのネットワークにアクセスする場合に使用されるセットトップボックス（ＳＴＢ）のようにフロッピーディスクドライブを有していない情報処理装置においては、例えば、所定の接続端子を設け、その端子に他の端末装置を接続し、その端末装置に元のＢＩＯＳを保存させた後、ＢＩＯＳの更新を行うので、ＢＩＯＳの更新時の操作が煩雑であるという問題を有している。
【００１０】
本発明はこのような状況に鑑みてなされたものであり、元のＢＩＯＳを予備の記憶領域に退避した後に、ＢＩＯＳの更新を行うことにより、ＢＩＯＳの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることが可能で、操作の手違い等により、元のＢＩＯＳを失ってしまう事態を未然に防止することができるようにするものである。
【００１１】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有する記憶手段と、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行う処理手段と、基本プログラムを記憶するための一時記憶手段とを備え、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われることを特徴とする。
【００１２】
請求項７に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われることを特徴とする。
【００１３】
請求項８に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われることを特徴とする。
【００１４】
請求項９に記載の情報処理システムは、所定の伝送チャンネルを介して情報を提供する情報提供手段と、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う情報処理手段とを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われることを特徴とする。
【００１５】
請求項１に記載の情報処理装置においては、記憶手段が、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有し、処理手段が、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行い、一時記憶手段が、基本プログラムを記憶する。また、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われる。
【００１６】
請求項７に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。また、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われる。
【００１７】
請求項８に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。
【００１８】
請求項９に記載の情報処理システムにおいては、情報提供手段が、所定の伝送チャンネルを介して情報を提供し、情報処理手段が、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う。また、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われる。
【００１９】
【発明の実施の形態】
図１は、本発明を適用した情報処理システムの一実施の形態の構成例を示す図である。なお、本明細書において、システムの用語は、複数の装置で構成される全体的な装置を表すものとする。
【００２０】
サーバ１−１，１−２（情報提供手段）は、主に、画像とそれに対応する音声あるいはデータなどからなるＶＯＤ（ビデオオンデマンドサービス）に関する情報を、各家庭にネットワークを介して提供している。ネットワークとしては、この実施の形態においては、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、およびアナログ電話回線４が用いられている。
【００２１】
すなわち、例えば、サーバ１−１は、情報を、ケーブルテレビジョンネットワーク２を介してケーブルテレビジョンセンタ２−１あるいは２−２に提供する。ケーブルテレビジョンセンタ２−１は、提供された情報を、そのケーブルテレビジョンシステムに加入している家庭５−１，５−２に提供する。また、ケーブルテレビジョンセンタ２−２は、同様に、そのケーブルテレビジョンシステムに加入している家庭５−１，５−３，５−４に情報を提供する。
【００２２】
サーバ１−１はまた、ＩＳＤＮ３あるいはアナログ電話回線４を介して、情報を提供している。従って、家庭５−１乃至５−６は、ＩＳＤＮ３またはアナログ電話回線４を介してサーバ１−１にアクセスし、情報の提供を受けることができる。
【００２３】
サーバ１−２も、サーバ１−１と同様に、家庭５−１乃至５−６に対して、各種の情報を提供している。
【００２４】
なお、このような映像伝送システムとしては、伝送チャンネルの幹線を光ファイバで構成し、３００乃至５００世帯をカバーする光ファイバノードを設置して、光ファイバノードから、各家庭には、同軸ケーブルを介して情報を伝送するＨＦＣ（Hybrid Fiber Coax）を用いることもできる。あるいはまた、家庭のごく 近くの、２４世帯程度をカバーするペデスタル（中継装置）まで光ファイバで情報を伝送し、ペデスタルから同軸ケーブルで、各家庭に情報を提供するＦＴＴＣ（Fiber To The Curb）と呼ばれる方式、あるいは各家庭まで光ファイバで情報 を伝送するＦＴＴＨ（Fiber To The Home）などとすることもできる。
【００２５】
図１の実施の形態の場合、ネットワークの伝送容量は、大きい方から、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４の順番となっている。従って、ケーブルテレビジョンネットワーク２を利用することで、最も高画質で、高速の動画をリアルタイムで受信することができる。また、ＩＳＤＮ３を利用した場合においては、ケーブルテレビジョンネットワーク２ほど迅速ではないが、一般的な動画像をリアルタイムで受信することができる。しかしながら、あまり高速に変化する動画像をリアルタイムで受信することはできない。これに対して、アナログ電話回線４を利用する場合においては、その伝送容量が小さいため、動画像を受信することができず、静止画だけを受信することができる。音声信号は、いずれのネットワークを利用する場合においても、リアルタイムで受信することができる。
【００２６】
図２は、家庭５−１に設けられている情報受信システムの構成例を表している。なお、その図示は省略するが、その他の家庭５−２乃至５−６においても、基本的に同様の情報処理システムが備えられている。
【００２７】
ホームサーバ１１は、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４に接続されており、少なくともいずれか１つのネットワークをパーソナルコンピュータ１２−１，１２−２、ＳＴＢ１６（情報処理手段）、または電話機１８に接続するようになされている。
【００２８】
パーソナルコンピュータ１２−１には、キーボード１４−１とマウス１５−１が接続されており、各種の指令が入力されるようになされている。また、ディスプレイ１３−１に、パーソナルコンピュータ１２−１からの画像が、適宜出力され、表示されるようになされている。
【００２９】
同様に、パーソナルコンピュータ１２−２には、キーボード１４−２とマウス１５−２、さらにディスプレイ１３−２が接続されている。
【００３０】
ＳＴＢ１６は、ホームサーバ１１から供給された画像データを受信し、これを復調して、テレビジョン受像機１７に出力し、表示させるようになされている。なお、ＳＴＢ１６は、ユーザのリクエストに対応して番組を提供するビデオオンデマンド（ＶＯＤ）サービスにも利用される。また、電話機１８は、ホームサーバ１１を介して、通話を行うことができるようになされている。
【００３１】
図３は、ホームサーバ１１の内部の構成例を表している。ＣＰＵ３１は、ＲＯＭ３２に記憶されているプログラムに従って、各種の処理を実行するようになされている。ＲＡＭ３３には、ＣＰＵ３１が各種の指令を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ３４は、内蔵するハードディスクに対して、情報を記録再生する。
【００３２】
また、ホームサーバ１１は、各種のインタフェースを有している。ネットワークインタフェース３５乃至３７は、それぞれケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４との間において、データを授受するときインタフェース処理を行う。ＳＴＢインタフェース３８は、ＳＴＢ１６との間におけるＡＴＭ（Asynchronous Transfer Mode）モードのインタフェース処理を実行する。コンピュータインタフェース３９は、パーソナルコンピュータ１２−１に接続され、Ｅｔｈｅｒｎｅｔのインタフェース処理を行う。コンピュータインタフェース４０は、パーソナルコンピュータ１２−２に接続され、そのパーソナルコンピュータに専用のプロトコルに対応するインタフェース処理を実行する。電話機インタフェース４１は、電話機１８とのインタフェース処理を実行する。
【００３３】
図４は、パーソナルコンピュータ１２−１の内部の構成例を表している。ＣＰＵ７１は、ＲＯＭ７２に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ７３には、ＣＰＵ７１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ７４は、ＣＰＵ７１に制御され、各種のデータやプログラムなどを内蔵するハードディスクに記録再生する。フロッピーディスクドライブ７５は、フロッピーディスクに対する記録再生処理を実行する。
【００３４】
ホームサーバインタフェース７６は、ホームサーバ１１との間におけるインタフェース処理を実行する。キーボードインタフェース７７とマウスインタフェース７８は、それぞれキーボード１４−１とマウス１５−１との間におけるインタフェース処理を実行する。また、ディスプレイインタフェース７９は、ディスプレイ１３−１に対するインタフェース処理を実行する。
【００３５】
なお、パーソナルコンピュータ１２−２も、パーソナルコンピュータ１２−１と同様に構成されている。
【００３６】
図５は、本発明の情報処理装置の一実施の形態であるＳＴＢ１６の内部の構成例を表している。ＣＰＵ５１（処理手段）は、フラッシュＲＯＭボード５２に実装されているフラッシュＲＯＭ９１（図６）に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ５３には、ＣＰＵ５１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。グラフィックスコントローラ５４は、ＣＰＵ５１から供給されたグラフィックスデータをテレビジョン受像機１７に出力し、表示させる。ＭＰＥＧ(Moving Picture Experts Group)２ビデオデコーダ５５とＭＰＥＧオーディオデコーダ５６は、ネットワークインタフェースカード５７（受信手段）を介して、ホームサーバ１１より供給されたビデオデータとオーディオデータを、それぞれＭＰＥＧ２またはＭＰＥＧ方式でデコードし、テレビジョン受像機１７に出力し、表示または放音させる。
【００３７】
ネットワークインタフェースカード５７は、ホームサーバ１１との間に接続され、ホームサーバ１１に対するインタフェース処理を実行する。スマートカードインタフェース５８は、スマートカード５９との間におけるインタフェース処理を実行する。スマートカード５９は、ＳＴＢ１６に対して、適宜、着脱される。このスマートカード５９には、その使用者の個人的な情報、データをスクランブルするためのキー情報、あるいは課金情報などが記憶される。
【００３８】
ジョイスティックインタフェース６０は、ＳＴＢ１６に接続されるゲーム機６１との間のインタフェース処理を実行する。ＩＲリモートコマンダインタフェース６２は、リモートコマンダ６３からの赤外線（ＩＲ）信号を受信し、その指令をＣＰＵ５１に出力する処理を実行する。
【００３９】
フラッシュＲＯＭボード５２に実装されているフラッシュＲＯＭ９１（記憶手段）には、ネットワークインタフェースカード５７を介して供給されたデータを処理するためのプログラムの他、装置の起動時にＣＰＵ５１によって実行され、ＲＡＭ５３の構成の設定やゲーム機６１などの外部装置とのデータ授受の制御を行う基本プログラムであるＢＩＯＳ（ＣＰＵ５１で実行されるＯＳの内、ハードウェアに依存する制御プログラム群）が記憶されている。フラッシュＲＯＭボード５２内のフラッシュＲＯＭ９１は、電気的に書き換え（消去と書込）が可能な不揮発性のメモリであり、その記憶内容を変更することができ、電源を切った後も記憶内容を保持し続ける。このように電気的に書き換えが可能であるフラッシュＲＯＭ９１を利用することにより、必要に応じてＢＩＯＳを更新することができる。新しいＢＩＯＳは、サーバ１−１またはサーバ１−２によって送信され、所定の通信回線およびホームサーバ１１を介してＳＴＢ１６に供給され、ＳＴＢ１６のネットワークインタフェースカード５７で受信される。
【００４０】
図６は、フラッシュＲＯＭボード５２の構成例を示している。フラッシュＲＯＭ９１は、プログラムなどのデータを記憶する、書換可能な不揮発性の記憶素子であり、２つのバンク（バンク９１ａ（主領域）とバンク９１ｂ（予備領域））として使用される。これらのバンクＡ（バンク９１ａ）とバンクＢ（バンク９１ｂ）は、ＣＰＵ５１によって、同じ論理アドレス空間として使用される。即ち、図７（ａ）に示すように、同じ論理アドレス空間に、２つの物理アドレス空間（バンク９１ａとバンク９１ｂ）が割り当てられる。そして、バンク切替回路９２のバンク切り替えに応じて、バンク９１ａに記憶されている内容（プログラムなどのデータ）（図７（ｂ））またはバンク９１ｂに記憶されている内容（図７（ｃ））が読み出される。プログラムなどのデータを記憶させる（書き込む）場合においても、データは、バンク切替回路９２のバンク切り替えに応じて、バンク９１ａまたはバンク９１ｂに記憶される（書き込まれる）。すなわち、バンク切替回路９２は、ＣＰＵ５１からアドレスされる論理アドレスを実際のフラッシュＲＯＭ９１の（バンク９１ａまたはバンク９１ｂの）物理アドレスに変換するための回路である。
【００４１】
フラッシュＲＯＭ９１のバンクＡは、現行の新しいＢＩＯＳなどのプログラムを記憶し、バンクＢは、更新前の（旧バージョンの）ＢＩＯＳなどのプログラムを記憶、保存するようになされている。また、フラッシュＲＯＭ９１の一部は、共通領域９１ｃとして使用される。この共通領域９１ｃは、バンクの切り替えに関係なくアクセスすることができる。即ち、バンクの切り替えに関係なく、所定の論理アドレスで、同じ記憶領域（物理アドレス）が指定される。この領域には、装置が起動したときに最初に読み込まれるデータや、ＢＩＯＳ更新用のプログラムが記憶され、その内容は書き換えられないようになされている。
【００４２】
バンク切替回路９２は、ハードウェアロジック回路によって構成され、バンク状態レジスタ９３が保持する値に応じて、フラッシュＲＯＭ９１におけるバンクをバンクＡまたはバンクＢに切り替え、アドレスバスを介して供給されたアドレスの記憶領域に対して、プログラムなどのデータの記憶または読み出しを行うようになされている。なお、記憶されるデータおよび読み出されたデータは、データバスを介して入力または出力される。
【００４３】
バンク状態レジスタ９３は、バンクＡおよびバンクＢのうち、使用するバンクに対応する値を保持するようになされている。この値は、データバスを介してＣＰＵ５１より供給される。なお、ＢＩＯＳなどの通常使用されるプログラムはバンクＡに記憶されているので、ＢＩＯＳの更新時以外においては、バンク状態レジスタ９３は、バンクＡに対応する値を保持している。また、本実施の形態であるＳＴＢ１６の電源が投入されたとき、バンク状態レジスタ９３は、バンクＡに対応する値にリセットされるようになされている。
【００４４】
このように、フラッシュＲＯＭボード５２においては、バンク状態レジスタ９３の保持する値に応じて、フラッシュＲＯＭ９１のバンクＡまたはバンクＢが使用され、ＢＩＯＳの更新時以外は、主に、バンクＡからのデータの読み出しが行われる。
【００４５】
次に、図８のフローチャートと図９乃至図１７の概念図を参照して、フラッシュＲＯＭボード５２のＢＩＯＳの更新時の、本実施の形態の動作について説明する。なお、本実施の形態においては、フロッピーディスクなどの携帯用記録媒体を駆動する装置を設けていないので、所定の通信回線を介して、新しいＢＩＯＳをネットワークインタフェースカード５７で取得し、ＢＩＯＳを更新するようになされている。
【００４６】
リモートコマンダ６３等が操作されＢＩＯＳの更新の旨の指示を受けるとＣＰＵ５１は共通領域９１ｃに格納された更新用プログラムに基づいて、以下の処理を開始する。
【００４７】
最初にステップＳ１において、図９に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶されている更新すべき現行バージョンのＢＩＯＳを読み出し、ＲＡＭ５３に一旦記憶（退避）させる。
【００４８】
次にステップＳ２において、ＣＰＵ５１は、バンク状態レジスタ９３の値を変更し、バンクをバンクＢに切り替える。
【００４９】
ステップＳ３において、図１０に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）の旧バージョンのＢＩＯＳを消去し、ステップＳ４において、図１１に示すように、ＲＡＭ５３から現行バージョンのＢＩＯＳを読み出し、バンクＢ（バンク９１ｂ）に記憶させる。
【００５０】
次に、ステップＳ５において、図１２に示すように、ＣＰＵ５１は、ＲＡＭ５３の現行ＢＩＯＳと、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）の現行ＢＩＯＳを照合し、ステップＳ６において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップＳ７で、バンク状態レジスタ９３を、バンクＡに切り替えた後、ステップＳ１に戻り、再度、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶されているＢＩＯＳを、ＲＡＭ５３を介してバンクＢ（バンク９１ｂ）に移動させる動作を行う。
【００５１】
一方、ステップＳ６において、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）のＢＩＯＳが一致したと判断された場合、ステップＳ８に進み、ＣＰＵ５１は、バンク状態レジスタ９３の値を変更し、バンクをバンクＡに切り替える。
【００５２】
次に、ステップＳ９において、ネットワークインタフェースカード５７は、所定の通信回線およびホームサーバ１１を介して供給される新しいＢＩＯＳを受信し、図１３に示すように、ＣＰＵ５１は、ネットワークインタフェースカード５７が受信した新しいＢＩＯＳをＲＡＭ５３に記憶させる。
【００５３】
そして、ステップＳ１０において、図１４に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＡの内容（現行ＢＩＯＳ）を消去した後、ステップＳ１１において、図１５に示すように、ＲＡＭ５３に記憶されている、新しいＢＩＯＳをフラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶させる。
【００５４】
次に、ステップＳ１２において、図１６に示すように、ＣＰＵ５１は、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳを照合し、ステップＳ１３において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップＳ９に戻り、再度、ＲＡＭ５３に記憶されている新しいＢＩＯＳを、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に移動させる動作を行う。
【００５５】
一方、ステップＳ１３において、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳが一致したと判断された場合、ＢＩＯＳの更新の処理を終了する。その結果、図１７に示す状態で更新処理が終了される。
【００５６】
このように、ステップＳ１乃至ステップＳ７において、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳをバンクＢ（バンク９１ｂ）に移動し、ステップＳ８乃至ステップＳ１３において、所定の通信回線を介して供給された新しいＢＩＯＳをバンクＡ（バンク９１ａ）に記憶させて、ＢＩＯＳの更新を行う。このようにして更新を行った後、新しいＢＩＯＳが良好に動作しない場合、上述のステップＳ１乃至ステップＳ７とは逆の動作を行い、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）のＢＩＯＳを、ＲＡＭ５３を介してバンクＡ（バンク９１ａ）に移動することにより、元のＢＩＯＳを復帰させることができる。
【００５７】
なお、上記実施の形態においては、複数のバンクを有するフラッシュＲＯＭ９１を使用したが、フラッシュＲＯＭ９１の代わりに、単一の記憶領域を有するフラッシュＲＯＭを複数個使用することもできる。
【００５８】
上記実施の形態においては、ＢＩＯＳの更新を行っているが、他のプログラム（例えばＯＳ）の更新を行うようにすることもできる。また、フラッシュＲＯＭは、ホームサーバ１１、パーソナルコンピュータ１２−１，１２−２などにおいても用いることができる。
【００５９】
【発明の効果】
以上の如く、請求項１に記載の情報処理装置および請求項７に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラムを予備領域に複写し、更新プログラムに基づいて、新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のＢＩＯＳを予備の記憶領域に退避した後、ＢＩＯＳの更新を行うことができる。従って、ＢＩＯＳの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることができ、操作の手違い等により元のＢＩＯＳを失ってしまう事態を未然に防止することができる。
【００６０】
また、請求項８に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラム、または外部から供給された新たなプログラムを、一時記憶領域と予備領域に書き込み、両者の照合を行うようにしたので、より確実に、更新処理を行うことができる。
【００６１】
請求項９に記載の情報処理システムによれば、主領域から読み出した現行の基本プログラムを予備領域に複写した後、伝送チャンネルからの新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のＢＩＯＳを予備の記憶領域に退避した後、伝送チャンネル等のネットワークを介して新しいＢＩＯＳを取得し、ＢＩＯＳの更新を行うことができる。
【図面の簡単な説明】
【図１】本発明の情報受信装置が適用された情報提供システムの構成を示す図である。
【図２】図１の家庭５−１における情報処理装置の構成を示す図である。
【図３】図２のホームサーバ１１の内部の構成例を示すブロック図である。
【図４】図２のパーソナルコンピュータ１２−１の内部の構成例を示すブロック図である。
【図５】図２のＳＴＢ１６の内部の構成例を示すブロック図である。
【図６】図５のフラッシュＲＯＭ９１の内部の構成例を示すブロック図である。
【図７】図５のフラッシュＲＯＭ９１における論理アドレス空間と物理アドレス空間の関係を説明する図である。
【図８】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明するフローチャートである。
【図９】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１０】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１１】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１２】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１３】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１４】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１５】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１６】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１７】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１８】記録装置を有する情報処理装置の一例を示すブロック図である。
【符号の説明】
１−１，１−２ サーバ， ２ ケーブルテレビジョンネットワーク， ２−１，２−２ ケーブルテレビジョンセンタ， ３ ＩＳＤＮ， ４ アナログ電話回線， ５−１乃至５−６ 家庭， １１ ホームサーバ， １２−１，１２−２ パーソナルコンピュータ， １３−１，１３−２ ディスプレイ， １４−１，１４−２ キーボード， １５−１，１５−２ マウス， １６ セットトップボックス， １７ テレビジョン受像機， １８ 電話機， ５１ ＣＰＵ， ５２ フラッシュＲＯＭボード， ５３ ＲＡＭ， ５７ ネットワークインタフェースカード， ９１ フラッシュＲＯＭ， ９２ バンク切替回路，
９３ バンク状態レジスタ
【発明の属する技術分野】
本発明は情報処理装置、プログラム更新方法、および、情報処理システムに関し、特に、ＢＩＯＳ等のプログラムをネットワーク経由で更新するのに好適な情報処理装置、プログラム更新方法、および、情報処理システムに関する。
【０００２】
【従来の技術】
最近、インターネットに代表されるネットワークが発達し、パーソナルコンピュータなどをネットワークに接続して、各種の情報を授受することができるようになってきた。
【０００３】
このような、インターネットに対する接続は、アナログ電話回線、ＩＳＤＮ(Integrated Services Digital Network)といった通信回線を介して行うことが可能である。また、最近では、ケーブルテレビジョン（ＣＡＴＶ）システムのケーブルを介して、インターネットなどのネットワークにアクセスすることができるようになってきた。
【０００４】
このように、インターネットなどのネットワークにアクセスする場合、所定の通信回線を介して送信および受信を行う送受信回路を有する情報処理装置が使用される。
【０００５】
図１８は、そのような情報処理装置の一例を示している。この情報処理装置は、モデム１０５を利用し、アナログ電話回線を介して送信および受信を行うことができる。ＣＰＵ１０１は、フラッシュＲＯＭ（ＦＥＥＰＲＯＭ(Flash Electrical Erasable Programmable ROM)以下、単にフラッシュＲＯＭと略称する）１０２に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ１０３には、ＣＰＵ１０１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。ＣＰＵ１０１は、モデム１０５を利用して、アナログ電話回線を介して送信されてくるデータを受信する。そして、ＣＰＵ１０１は、そのデータを処理し、例えば、ディスプレイインタフェース１０６を介して、受信した画像データをディスプレイ（図示せず）に表示させる。
【０００６】
フラッシュＲＯＭ１０２には、モデム１０５を介して供給されたデータを処理するためのプログラムの他、装置の起動時にＣＰＵ１０１によって実行され、ＲＡＭ１０３の構成の設定や、フロッピーディスクドライブ１０４の初期設定などを行う基本プログラム（ハードウェアに依存する制御プログラム群）であるＢＩＯＳ（Basic Input/Output System）が記憶さ れている。フラッシュＲＯＭ１０２は、電気的に書き換え（消去と書込）が可能な不揮発性のメモリであり、その記憶内容を変更することができる。このように書き換えが可能であるフラッシュＲＯＭ１０２を利用することにより、本装置に接続する他の装置の仕様が変更されたときや、本装置のＯＳ（Operating System）が更新されたときなど、それらの更新に対応してＢＩＯＳを更新することができる。
【０００７】
この情報処理装置においてＢＩＯＳを更新する場合、最初に、所定のＢＩＯＳ更新用プログラムを動作させ、フラッシュＲＯＭ１０２に記憶されているＢＩＯＳを、フロッピーディスクドライブ１０４でフロッピーディスクに記録した後、そのフロッピーディスクを抜き取り、新しいＢＩＯＳが記録されている他のフロッピーディスクをフロッピーディスクドライブ１０４に挿入し、その新しいＢＩＯＳをフロッピーディスクから読み出してフラッシュＲＯＭ１０２に記憶させる。
【０００８】
このように、元のＢＩＯＳをフロッピーディスクに記録することにより、ＢＩＯＳの更新に失敗した場合、新しいＢＩＯＳを記録しているフロッピーディスクに欠陥があり、新しいＢＩＯＳを読み込むことができない場合、あるいは、新しいＢＩＯＳのプログラム自体に欠陥（バグ）があり、正常に動作しない場合などにおいて、元のＢＩＯＳを復帰させることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＣＡＴＶシステムのケーブルを介して、インターネットなどのネットワークにアクセスする場合に使用されるセットトップボックス（ＳＴＢ）のようにフロッピーディスクドライブを有していない情報処理装置においては、例えば、所定の接続端子を設け、その端子に他の端末装置を接続し、その端末装置に元のＢＩＯＳを保存させた後、ＢＩＯＳの更新を行うので、ＢＩＯＳの更新時の操作が煩雑であるという問題を有している。
【００１０】
本発明はこのような状況に鑑みてなされたものであり、元のＢＩＯＳを予備の記憶領域に退避した後に、ＢＩＯＳの更新を行うことにより、ＢＩＯＳの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることが可能で、操作の手違い等により、元のＢＩＯＳを失ってしまう事態を未然に防止することができるようにするものである。
【００１１】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有する記憶手段と、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行う処理手段と、基本プログラムを記憶するための一時記憶手段とを備え、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われることを特徴とする。
【００１２】
請求項７に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われることを特徴とする。
【００１３】
請求項８に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われることを特徴とする。
【００１４】
請求項９に記載の情報処理システムは、所定の伝送チャンネルを介して情報を提供する情報提供手段と、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う情報処理手段とを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われることを特徴とする。
【００１５】
請求項１に記載の情報処理装置においては、記憶手段が、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有し、処理手段が、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行い、一時記憶手段が、基本プログラムを記憶する。また、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われる。
【００１６】
請求項７に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。また、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われる。
【００１７】
請求項８に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。
【００１８】
請求項９に記載の情報処理システムにおいては、情報提供手段が、所定の伝送チャンネルを介して情報を提供し、情報処理手段が、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う。また、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われる。
【００１９】
【発明の実施の形態】
図１は、本発明を適用した情報処理システムの一実施の形態の構成例を示す図である。なお、本明細書において、システムの用語は、複数の装置で構成される全体的な装置を表すものとする。
【００２０】
サーバ１−１，１−２（情報提供手段）は、主に、画像とそれに対応する音声あるいはデータなどからなるＶＯＤ（ビデオオンデマンドサービス）に関する情報を、各家庭にネットワークを介して提供している。ネットワークとしては、この実施の形態においては、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、およびアナログ電話回線４が用いられている。
【００２１】
すなわち、例えば、サーバ１−１は、情報を、ケーブルテレビジョンネットワーク２を介してケーブルテレビジョンセンタ２−１あるいは２−２に提供する。ケーブルテレビジョンセンタ２−１は、提供された情報を、そのケーブルテレビジョンシステムに加入している家庭５−１，５−２に提供する。また、ケーブルテレビジョンセンタ２−２は、同様に、そのケーブルテレビジョンシステムに加入している家庭５−１，５−３，５−４に情報を提供する。
【００２２】
サーバ１−１はまた、ＩＳＤＮ３あるいはアナログ電話回線４を介して、情報を提供している。従って、家庭５−１乃至５−６は、ＩＳＤＮ３またはアナログ電話回線４を介してサーバ１−１にアクセスし、情報の提供を受けることができる。
【００２３】
サーバ１−２も、サーバ１−１と同様に、家庭５−１乃至５−６に対して、各種の情報を提供している。
【００２４】
なお、このような映像伝送システムとしては、伝送チャンネルの幹線を光ファイバで構成し、３００乃至５００世帯をカバーする光ファイバノードを設置して、光ファイバノードから、各家庭には、同軸ケーブルを介して情報を伝送するＨＦＣ（Hybrid Fiber Coax）を用いることもできる。あるいはまた、家庭のごく 近くの、２４世帯程度をカバーするペデスタル（中継装置）まで光ファイバで情報を伝送し、ペデスタルから同軸ケーブルで、各家庭に情報を提供するＦＴＴＣ（Fiber To The Curb）と呼ばれる方式、あるいは各家庭まで光ファイバで情報 を伝送するＦＴＴＨ（Fiber To The Home）などとすることもできる。
【００２５】
図１の実施の形態の場合、ネットワークの伝送容量は、大きい方から、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４の順番となっている。従って、ケーブルテレビジョンネットワーク２を利用することで、最も高画質で、高速の動画をリアルタイムで受信することができる。また、ＩＳＤＮ３を利用した場合においては、ケーブルテレビジョンネットワーク２ほど迅速ではないが、一般的な動画像をリアルタイムで受信することができる。しかしながら、あまり高速に変化する動画像をリアルタイムで受信することはできない。これに対して、アナログ電話回線４を利用する場合においては、その伝送容量が小さいため、動画像を受信することができず、静止画だけを受信することができる。音声信号は、いずれのネットワークを利用する場合においても、リアルタイムで受信することができる。
【００２６】
図２は、家庭５−１に設けられている情報受信システムの構成例を表している。なお、その図示は省略するが、その他の家庭５−２乃至５−６においても、基本的に同様の情報処理システムが備えられている。
【００２７】
ホームサーバ１１は、ケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４に接続されており、少なくともいずれか１つのネットワークをパーソナルコンピュータ１２−１，１２−２、ＳＴＢ１６（情報処理手段）、または電話機１８に接続するようになされている。
【００２８】
パーソナルコンピュータ１２−１には、キーボード１４−１とマウス１５−１が接続されており、各種の指令が入力されるようになされている。また、ディスプレイ１３−１に、パーソナルコンピュータ１２−１からの画像が、適宜出力され、表示されるようになされている。
【００２９】
同様に、パーソナルコンピュータ１２−２には、キーボード１４−２とマウス１５−２、さらにディスプレイ１３−２が接続されている。
【００３０】
ＳＴＢ１６は、ホームサーバ１１から供給された画像データを受信し、これを復調して、テレビジョン受像機１７に出力し、表示させるようになされている。なお、ＳＴＢ１６は、ユーザのリクエストに対応して番組を提供するビデオオンデマンド（ＶＯＤ）サービスにも利用される。また、電話機１８は、ホームサーバ１１を介して、通話を行うことができるようになされている。
【００３１】
図３は、ホームサーバ１１の内部の構成例を表している。ＣＰＵ３１は、ＲＯＭ３２に記憶されているプログラムに従って、各種の処理を実行するようになされている。ＲＡＭ３３には、ＣＰＵ３１が各種の指令を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ３４は、内蔵するハードディスクに対して、情報を記録再生する。
【００３２】
また、ホームサーバ１１は、各種のインタフェースを有している。ネットワークインタフェース３５乃至３７は、それぞれケーブルテレビジョンネットワーク２、ＩＳＤＮ３、アナログ電話回線４との間において、データを授受するときインタフェース処理を行う。ＳＴＢインタフェース３８は、ＳＴＢ１６との間におけるＡＴＭ（Asynchronous Transfer Mode）モードのインタフェース処理を実行する。コンピュータインタフェース３９は、パーソナルコンピュータ１２−１に接続され、Ｅｔｈｅｒｎｅｔのインタフェース処理を行う。コンピュータインタフェース４０は、パーソナルコンピュータ１２−２に接続され、そのパーソナルコンピュータに専用のプロトコルに対応するインタフェース処理を実行する。電話機インタフェース４１は、電話機１８とのインタフェース処理を実行する。
【００３３】
図４は、パーソナルコンピュータ１２−１の内部の構成例を表している。ＣＰＵ７１は、ＲＯＭ７２に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ７３には、ＣＰＵ７１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ７４は、ＣＰＵ７１に制御され、各種のデータやプログラムなどを内蔵するハードディスクに記録再生する。フロッピーディスクドライブ７５は、フロッピーディスクに対する記録再生処理を実行する。
【００３４】
ホームサーバインタフェース７６は、ホームサーバ１１との間におけるインタフェース処理を実行する。キーボードインタフェース７７とマウスインタフェース７８は、それぞれキーボード１４−１とマウス１５−１との間におけるインタフェース処理を実行する。また、ディスプレイインタフェース７９は、ディスプレイ１３−１に対するインタフェース処理を実行する。
【００３５】
なお、パーソナルコンピュータ１２−２も、パーソナルコンピュータ１２−１と同様に構成されている。
【００３６】
図５は、本発明の情報処理装置の一実施の形態であるＳＴＢ１６の内部の構成例を表している。ＣＰＵ５１（処理手段）は、フラッシュＲＯＭボード５２に実装されているフラッシュＲＯＭ９１（図６）に記憶されているプログラムに従って、各種の処理を実行する。ＲＡＭ５３には、ＣＰＵ５１が各種の処理を実行する上において必要なデータなどが、適宜記憶される。グラフィックスコントローラ５４は、ＣＰＵ５１から供給されたグラフィックスデータをテレビジョン受像機１７に出力し、表示させる。ＭＰＥＧ(Moving Picture Experts Group)２ビデオデコーダ５５とＭＰＥＧオーディオデコーダ５６は、ネットワークインタフェースカード５７（受信手段）を介して、ホームサーバ１１より供給されたビデオデータとオーディオデータを、それぞれＭＰＥＧ２またはＭＰＥＧ方式でデコードし、テレビジョン受像機１７に出力し、表示または放音させる。
【００３７】
ネットワークインタフェースカード５７は、ホームサーバ１１との間に接続され、ホームサーバ１１に対するインタフェース処理を実行する。スマートカードインタフェース５８は、スマートカード５９との間におけるインタフェース処理を実行する。スマートカード５９は、ＳＴＢ１６に対して、適宜、着脱される。このスマートカード５９には、その使用者の個人的な情報、データをスクランブルするためのキー情報、あるいは課金情報などが記憶される。
【００３８】
ジョイスティックインタフェース６０は、ＳＴＢ１６に接続されるゲーム機６１との間のインタフェース処理を実行する。ＩＲリモートコマンダインタフェース６２は、リモートコマンダ６３からの赤外線（ＩＲ）信号を受信し、その指令をＣＰＵ５１に出力する処理を実行する。
【００３９】
フラッシュＲＯＭボード５２に実装されているフラッシュＲＯＭ９１（記憶手段）には、ネットワークインタフェースカード５７を介して供給されたデータを処理するためのプログラムの他、装置の起動時にＣＰＵ５１によって実行され、ＲＡＭ５３の構成の設定やゲーム機６１などの外部装置とのデータ授受の制御を行う基本プログラムであるＢＩＯＳ（ＣＰＵ５１で実行されるＯＳの内、ハードウェアに依存する制御プログラム群）が記憶されている。フラッシュＲＯＭボード５２内のフラッシュＲＯＭ９１は、電気的に書き換え（消去と書込）が可能な不揮発性のメモリであり、その記憶内容を変更することができ、電源を切った後も記憶内容を保持し続ける。このように電気的に書き換えが可能であるフラッシュＲＯＭ９１を利用することにより、必要に応じてＢＩＯＳを更新することができる。新しいＢＩＯＳは、サーバ１−１またはサーバ１−２によって送信され、所定の通信回線およびホームサーバ１１を介してＳＴＢ１６に供給され、ＳＴＢ１６のネットワークインタフェースカード５７で受信される。
【００４０】
図６は、フラッシュＲＯＭボード５２の構成例を示している。フラッシュＲＯＭ９１は、プログラムなどのデータを記憶する、書換可能な不揮発性の記憶素子であり、２つのバンク（バンク９１ａ（主領域）とバンク９１ｂ（予備領域））として使用される。これらのバンクＡ（バンク９１ａ）とバンクＢ（バンク９１ｂ）は、ＣＰＵ５１によって、同じ論理アドレス空間として使用される。即ち、図７（ａ）に示すように、同じ論理アドレス空間に、２つの物理アドレス空間（バンク９１ａとバンク９１ｂ）が割り当てられる。そして、バンク切替回路９２のバンク切り替えに応じて、バンク９１ａに記憶されている内容（プログラムなどのデータ）（図７（ｂ））またはバンク９１ｂに記憶されている内容（図７（ｃ））が読み出される。プログラムなどのデータを記憶させる（書き込む）場合においても、データは、バンク切替回路９２のバンク切り替えに応じて、バンク９１ａまたはバンク９１ｂに記憶される（書き込まれる）。すなわち、バンク切替回路９２は、ＣＰＵ５１からアドレスされる論理アドレスを実際のフラッシュＲＯＭ９１の（バンク９１ａまたはバンク９１ｂの）物理アドレスに変換するための回路である。
【００４１】
フラッシュＲＯＭ９１のバンクＡは、現行の新しいＢＩＯＳなどのプログラムを記憶し、バンクＢは、更新前の（旧バージョンの）ＢＩＯＳなどのプログラムを記憶、保存するようになされている。また、フラッシュＲＯＭ９１の一部は、共通領域９１ｃとして使用される。この共通領域９１ｃは、バンクの切り替えに関係なくアクセスすることができる。即ち、バンクの切り替えに関係なく、所定の論理アドレスで、同じ記憶領域（物理アドレス）が指定される。この領域には、装置が起動したときに最初に読み込まれるデータや、ＢＩＯＳ更新用のプログラムが記憶され、その内容は書き換えられないようになされている。
【００４２】
バンク切替回路９２は、ハードウェアロジック回路によって構成され、バンク状態レジスタ９３が保持する値に応じて、フラッシュＲＯＭ９１におけるバンクをバンクＡまたはバンクＢに切り替え、アドレスバスを介して供給されたアドレスの記憶領域に対して、プログラムなどのデータの記憶または読み出しを行うようになされている。なお、記憶されるデータおよび読み出されたデータは、データバスを介して入力または出力される。
【００４３】
バンク状態レジスタ９３は、バンクＡおよびバンクＢのうち、使用するバンクに対応する値を保持するようになされている。この値は、データバスを介してＣＰＵ５１より供給される。なお、ＢＩＯＳなどの通常使用されるプログラムはバンクＡに記憶されているので、ＢＩＯＳの更新時以外においては、バンク状態レジスタ９３は、バンクＡに対応する値を保持している。また、本実施の形態であるＳＴＢ１６の電源が投入されたとき、バンク状態レジスタ９３は、バンクＡに対応する値にリセットされるようになされている。
【００４４】
このように、フラッシュＲＯＭボード５２においては、バンク状態レジスタ９３の保持する値に応じて、フラッシュＲＯＭ９１のバンクＡまたはバンクＢが使用され、ＢＩＯＳの更新時以外は、主に、バンクＡからのデータの読み出しが行われる。
【００４５】
次に、図８のフローチャートと図９乃至図１７の概念図を参照して、フラッシュＲＯＭボード５２のＢＩＯＳの更新時の、本実施の形態の動作について説明する。なお、本実施の形態においては、フロッピーディスクなどの携帯用記録媒体を駆動する装置を設けていないので、所定の通信回線を介して、新しいＢＩＯＳをネットワークインタフェースカード５７で取得し、ＢＩＯＳを更新するようになされている。
【００４６】
リモートコマンダ６３等が操作されＢＩＯＳの更新の旨の指示を受けるとＣＰＵ５１は共通領域９１ｃに格納された更新用プログラムに基づいて、以下の処理を開始する。
【００４７】
最初にステップＳ１において、図９に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶されている更新すべき現行バージョンのＢＩＯＳを読み出し、ＲＡＭ５３に一旦記憶（退避）させる。
【００４８】
次にステップＳ２において、ＣＰＵ５１は、バンク状態レジスタ９３の値を変更し、バンクをバンクＢに切り替える。
【００４９】
ステップＳ３において、図１０に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）の旧バージョンのＢＩＯＳを消去し、ステップＳ４において、図１１に示すように、ＲＡＭ５３から現行バージョンのＢＩＯＳを読み出し、バンクＢ（バンク９１ｂ）に記憶させる。
【００５０】
次に、ステップＳ５において、図１２に示すように、ＣＰＵ５１は、ＲＡＭ５３の現行ＢＩＯＳと、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）の現行ＢＩＯＳを照合し、ステップＳ６において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップＳ７で、バンク状態レジスタ９３を、バンクＡに切り替えた後、ステップＳ１に戻り、再度、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶されているＢＩＯＳを、ＲＡＭ５３を介してバンクＢ（バンク９１ｂ）に移動させる動作を行う。
【００５１】
一方、ステップＳ６において、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）のＢＩＯＳが一致したと判断された場合、ステップＳ８に進み、ＣＰＵ５１は、バンク状態レジスタ９３の値を変更し、バンクをバンクＡに切り替える。
【００５２】
次に、ステップＳ９において、ネットワークインタフェースカード５７は、所定の通信回線およびホームサーバ１１を介して供給される新しいＢＩＯＳを受信し、図１３に示すように、ＣＰＵ５１は、ネットワークインタフェースカード５７が受信した新しいＢＩＯＳをＲＡＭ５３に記憶させる。
【００５３】
そして、ステップＳ１０において、図１４に示すように、ＣＰＵ５１は、フラッシュＲＯＭ９１のバンクＡの内容（現行ＢＩＯＳ）を消去した後、ステップＳ１１において、図１５に示すように、ＲＡＭ５３に記憶されている、新しいＢＩＯＳをフラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に記憶させる。
【００５４】
次に、ステップＳ１２において、図１６に示すように、ＣＰＵ５１は、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳを照合し、ステップＳ１３において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップＳ９に戻り、再度、ＲＡＭ５３に記憶されている新しいＢＩＯＳを、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）に移動させる動作を行う。
【００５５】
一方、ステップＳ１３において、ＲＡＭ５３のＢＩＯＳと、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳが一致したと判断された場合、ＢＩＯＳの更新の処理を終了する。その結果、図１７に示す状態で更新処理が終了される。
【００５６】
このように、ステップＳ１乃至ステップＳ７において、フラッシュＲＯＭ９１のバンクＡ（バンク９１ａ）のＢＩＯＳをバンクＢ（バンク９１ｂ）に移動し、ステップＳ８乃至ステップＳ１３において、所定の通信回線を介して供給された新しいＢＩＯＳをバンクＡ（バンク９１ａ）に記憶させて、ＢＩＯＳの更新を行う。このようにして更新を行った後、新しいＢＩＯＳが良好に動作しない場合、上述のステップＳ１乃至ステップＳ７とは逆の動作を行い、フラッシュＲＯＭ９１のバンクＢ（バンク９１ｂ）のＢＩＯＳを、ＲＡＭ５３を介してバンクＡ（バンク９１ａ）に移動することにより、元のＢＩＯＳを復帰させることができる。
【００５７】
なお、上記実施の形態においては、複数のバンクを有するフラッシュＲＯＭ９１を使用したが、フラッシュＲＯＭ９１の代わりに、単一の記憶領域を有するフラッシュＲＯＭを複数個使用することもできる。
【００５８】
上記実施の形態においては、ＢＩＯＳの更新を行っているが、他のプログラム（例えばＯＳ）の更新を行うようにすることもできる。また、フラッシュＲＯＭは、ホームサーバ１１、パーソナルコンピュータ１２−１，１２−２などにおいても用いることができる。
【００５９】
【発明の効果】
以上の如く、請求項１に記載の情報処理装置および請求項７に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラムを予備領域に複写し、更新プログラムに基づいて、新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のＢＩＯＳを予備の記憶領域に退避した後、ＢＩＯＳの更新を行うことができる。従って、ＢＩＯＳの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることができ、操作の手違い等により元のＢＩＯＳを失ってしまう事態を未然に防止することができる。
【００６０】
また、請求項８に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラム、または外部から供給された新たなプログラムを、一時記憶領域と予備領域に書き込み、両者の照合を行うようにしたので、より確実に、更新処理を行うことができる。
【００６１】
請求項９に記載の情報処理システムによれば、主領域から読み出した現行の基本プログラムを予備領域に複写した後、伝送チャンネルからの新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のＢＩＯＳを予備の記憶領域に退避した後、伝送チャンネル等のネットワークを介して新しいＢＩＯＳを取得し、ＢＩＯＳの更新を行うことができる。
【図面の簡単な説明】
【図１】本発明の情報受信装置が適用された情報提供システムの構成を示す図である。
【図２】図１の家庭５−１における情報処理装置の構成を示す図である。
【図３】図２のホームサーバ１１の内部の構成例を示すブロック図である。
【図４】図２のパーソナルコンピュータ１２−１の内部の構成例を示すブロック図である。
【図５】図２のＳＴＢ１６の内部の構成例を示すブロック図である。
【図６】図５のフラッシュＲＯＭ９１の内部の構成例を示すブロック図である。
【図７】図５のフラッシュＲＯＭ９１における論理アドレス空間と物理アドレス空間の関係を説明する図である。
【図８】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明するフローチャートである。
【図９】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１０】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１１】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１２】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１３】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１４】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１５】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１６】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１７】ＢＩＯＳ更新時のＳＴＢ１６の動作を説明する概念図である。
【図１８】記録装置を有する情報処理装置の一例を示すブロック図である。
【符号の説明】
１−１，１−２ サーバ， ２ ケーブルテレビジョンネットワーク， ２−１，２−２ ケーブルテレビジョンセンタ， ３ ＩＳＤＮ， ４ アナログ電話回線， ５−１乃至５−６ 家庭， １１ ホームサーバ， １２−１，１２−２ パーソナルコンピュータ， １３−１，１３−２ ディスプレイ， １４−１，１４−２ キーボード， １５−１，１５−２ マウス， １６ セットトップボックス， １７ テレビジョン受像機， １８ 電話機， ５１ ＣＰＵ， ５２ フラッシュＲＯＭボード， ５３ ＲＡＭ， ５７ ネットワークインタフェースカード， ９１ フラッシュＲＯＭ， ９２ バンク切替回路，
９３ バンク状態レジスタ
Claims (9)
- 現行の基本プログラムが記憶保持される主領域、前記基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有する記憶手段と、
前記記憶手段の共通領域に格納された更新プログラムに基づいて、前記主領域から読み出した現行の基本プログラムを前記予備領域に複写した後、前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを前記主領域へ書き込む更新処理を行う処理手段と、
前記基本プログラムを記憶するための一時記憶手段と を備え、
前記記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記一時記憶手段を介在して行われる ことを特徴とする情報処理装置。 - 前記処理手段は、前記主領域に書き込まれた新たな基本プログラムが正しく書き込まれたかを判断し、前記新たな基本プログラムが正しく書き込まれなかったと判断した場合に、前記新たな基本プログラムを前記主領域へ書き込む更新処理を再度実行する ことを特徴とする請求項１に記載の情報処理装置。
- 前記基本プログラムは、ハードウェアに依存する制御プログラム群であるＢＩＯＳである
ことを特徴とする請求項１に記載の情報処理装置。 - 所定の伝送チャンネルを介して供給される情報を受信する受信手段をさらに備え、
前記受信手段は、前記伝送チャンネルから、前記情報として、新たな基本プログラムを受信し、
前記処理手段は、前記記憶手段の共通領域に格納された更新プログラムに基づいて、前記記憶手段の主領域から読み出した現行の基本プログラムを前記記憶手段の予備領域に複写した後に、前記受信手段によって受信された新たな基本プログラムを前記記憶手段の主領域へ書き込む更新処理を行う ことを特徴とする請求項１に記載の情報処理装置。 - 前記受信手段は、前記伝送チャンネルから、ビデオオンデマンドサービスに関する情報を受信する
ことを特徴とする請求項４に記載の情報処理装置。 - 前記記憶手段は、電気的に消去可能で、かつ書き換え可能な半導体記憶素子であるＥＥＰＲＯＭで構成されている
ことを特徴とする請求項１に記載の情報処理装置。 - 記憶部の共通領域に記憶保持された更新プログラムに基づいて、前記記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、
前記主領域から読み出した現行の基本プログラムを前記記憶部の予備領域へ複写するステップと、
前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、前記新たな基本プログラムを前記主領域に書き込む更新処理を行うステップと を備え、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記基本プログラムを記憶するための一時記憶領域を介在して行われる ことを特徴とするプログラム更新方法。 - 記憶部の共通領域に記憶保持された更新プログラムに基づいて、前記記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、
前記主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、
前記一時記憶領域に退避した現行の基本プログラムを、前記記憶部の予備領域へ書き込むステップと、
前記一時記憶領域に退避した現行の基本プログラムと、前記記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、
前記一時記憶領域に退避した現行の基本プログラムと、前記記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを前記一時記憶領域に書き込んだ後、この新たな基本プログラムを前記記憶部の主領域へ書き込むステップと、
前記一時記憶領域に書き込んだ新たな基本プログラムと、前記記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップと を備え、
前記新たな基本プログラムを前記記憶部の主領域へ書き込むステップでは、前記一時記憶領域に書き込んだ新たな基本プログラムと、前記記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、前記一時記憶領域に書き込んだ新たな基本プログラムを前記記憶部の主領域へ書き込み、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われる ことを特徴とするプログラム更新方法。 - 所定の伝送チャンネルを介して情報を提供する情報提供手段と、
記憶部の共通領域に格納された更新プログラムに基づいて、前記記憶部の主領域から読み出した現行の基本プログラムを前記記憶部の予備領域に複写した後、前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、前記伝送チャンネルを介して供給された新たな基本プログラムを前記記憶部の主領域へ書き込む更新処理を行う情報処理手段と を備え、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記基本プログラムを記憶するための一時記憶手段を介在して行われる ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09587997A JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-102204 | 1996-04-24 | ||
| JP10220496 | 1996-04-24 | ||
| JP09587997A JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006244096A Division JP2007042120A (ja) | 1996-04-24 | 2006-09-08 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1083309A JPH1083309A (ja) | 1998-03-31 |
| JP3904099B2 true JP3904099B2 (ja) | 2007-04-11 |
Family
ID=26437038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09587997A Expired - Lifetime JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904099B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258966B1 (ko) * | 1997-05-02 | 2000-06-15 | 윤종용 | 시리얼 통신을 이용한 바이오스 업그레이드 방법 |
| US6732267B1 (en) | 2000-09-11 | 2004-05-04 | Dell Products L.P. | System and method for performing remote BIOS updates |
| JP3574078B2 (ja) | 2001-03-16 | 2004-10-06 | 東京エレクトロンデバイス株式会社 | 記憶装置と記憶装置制御方法 |
| JP4728307B2 (ja) * | 2003-06-04 | 2011-07-20 | パナソニック株式会社 | プログラム置き換え方法およびプログラム置き換え装置 |
| JP4554659B2 (ja) * | 2003-06-04 | 2010-09-29 | パナソニック株式会社 | プログラム置き換え方法およびプログラム置き換え装置 |
| AU2004202425A1 (en) | 2003-06-04 | 2004-12-23 | Panasonic Corporation | Program replacing method |
| US7373498B2 (en) * | 2003-12-23 | 2008-05-13 | Intel Corporation | Method and apparatus for updating a system configuration through an active or passive update |
| US7594135B2 (en) * | 2003-12-31 | 2009-09-22 | Sandisk Corporation | Flash memory system startup operation |
| JP2006053848A (ja) * | 2004-08-16 | 2006-02-23 | Nec Infrontia Corp | 情報処理装置およびプログラム更新方法 |
| JP2007058505A (ja) * | 2005-08-24 | 2007-03-08 | Nec Access Technica Ltd | 情報処理装置および情報処理装置起動方法 |
| JP2011150383A (ja) * | 2010-01-19 | 2011-08-04 | Hitachi Medical Corp | ファームウェア書き込み方法 |
| WO2011114476A1 (ja) | 2010-03-17 | 2011-09-22 | 富士通株式会社 | マルチコアプロセッサシステム、通知プログラム、および通知方法 |
| JP5345655B2 (ja) * | 2011-06-10 | 2013-11-20 | 富士通株式会社 | 基本入出力プログラムの冗長管理方法及びデータ処理装置 |
| JP5314731B2 (ja) * | 2011-06-10 | 2013-10-16 | 富士通株式会社 | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム |
-
1997
- 1997-04-14 JP JP09587997A patent/JP3904099B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1083309A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100709154B1 (ko) | 정보처리기,프로그램갱신방법및정보처리시스템 | |
| JP3904099B2 (ja) | 情報処理装置、プログラム更新方法、および、情報処理システム | |
| US7814352B2 (en) | Selective connection of a memory to either a gateway card or information processor based on the power mode | |
| JP4079288B2 (ja) | ネットワーク経由でソフトウェアを自動的にアップグレードする方法、そのシステム及びその記憶媒体 | |
| EP1120709A2 (en) | Method of rewriting a boot program in a flash micro-computer | |
| WO2000044146A1 (fr) | Systeme de gestion de reseau, controleur, cible et consommateur destines a etre utilises dans ledit systeme de gestion de reseau | |
| CN101520734A (zh) | 一种升级闪存中数据的方法及其网络电视和交互式机顶盒 | |
| US7487298B2 (en) | Disk array device, method for controlling the disk array device and storage system | |
| US5635983A (en) | Electronic still camera system and auxiliary unit containing control program | |
| JP4310821B2 (ja) | 情報記録装置および方法 | |
| KR100649340B1 (ko) | 통신 방법, 통신 장치, 통신 시스템 및 제공 매체 | |
| JP2007042120A (ja) | 情報処理装置、プログラム更新方法、および、情報処理システム | |
| WO2001044957A1 (fr) | Dispositif et procede de traitement de l'information et support d'enregistrement associe | |
| EP0967757A2 (en) | Information processing apparatus and method and computer program for enabling a function change | |
| US7793054B2 (en) | DVD player and electronic device | |
| JPH11177588A (ja) | 電子機器及びデータ通信方法 | |
| JP2005050097A (ja) | 情報処理装置、情報処理方法、プログラム、記録媒体 | |
| JPH0764868A (ja) | 記憶更新装置 | |
| CN101296250A (zh) | 装置控制设备及装置控制方法 | |
| US20090113477A1 (en) | Digital Television Setting Information Storage Apparatus and Method for Accessing Digital Television Information | |
| KR100246748B1 (ko) | 주문형 비디오 시스템의 가입자 제어장치 고유번호 등록 및 수정장치 및 방법 | |
| JP2007523398A (ja) | ホームネットワークにおいてオーディオ／ビデオデータを記憶する装置及び方法 | |
| JP4546960B2 (ja) | 分散された複数の局のネットワークのためのネットワーク加入者局及び該ネットワーク加入者局を操作するための方法 | |
| JP3184383B2 (ja) | ホームコントローラ | |
| JP5099232B2 (ja) | 情報共有化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070103 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |