JP3904099B2 - 情報処理装置、プログラム更新方法、および、情報処理システム - Google Patents
情報処理装置、プログラム更新方法、および、情報処理システム Download PDFInfo
- Publication number
- JP3904099B2 JP3904099B2 JP09587997A JP9587997A JP3904099B2 JP 3904099 B2 JP3904099 B2 JP 3904099B2 JP 09587997 A JP09587997 A JP 09587997A JP 9587997 A JP9587997 A JP 9587997A JP 3904099 B2 JP3904099 B2 JP 3904099B2
- Authority
- JP
- Japan
- Prior art keywords
- basic program
- area
- bank
- main area
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
【発明の属する技術分野】
本発明は情報処理装置、プログラム更新方法、および、情報処理システムに関し、特に、BIOS等のプログラムをネットワーク経由で更新するのに好適な情報処理装置、プログラム更新方法、および、情報処理システムに関する。
【0002】
【従来の技術】
最近、インターネットに代表されるネットワークが発達し、パーソナルコンピュータなどをネットワークに接続して、各種の情報を授受することができるようになってきた。
【0003】
このような、インターネットに対する接続は、アナログ電話回線、ISDN(Integrated Services Digital Network)といった通信回線を介して行うことが可能である。また、最近では、ケーブルテレビジョン(CATV)システムのケーブルを介して、インターネットなどのネットワークにアクセスすることができるようになってきた。
【0004】
このように、インターネットなどのネットワークにアクセスする場合、所定の通信回線を介して送信および受信を行う送受信回路を有する情報処理装置が使用される。
【0005】
図18は、そのような情報処理装置の一例を示している。この情報処理装置は、モデム105を利用し、アナログ電話回線を介して送信および受信を行うことができる。CPU101は、フラッシュROM(FEEPROM(Flash Electrical Erasable Programmable ROM)以下、単にフラッシュROMと略称する)102に記憶されているプログラムに従って、各種の処理を実行する。RAM103には、CPU101が各種の処理を実行する上において必要なデータなどが、適宜記憶される。CPU101は、モデム105を利用して、アナログ電話回線を介して送信されてくるデータを受信する。そして、CPU101は、そのデータを処理し、例えば、ディスプレイインタフェース106を介して、受信した画像データをディスプレイ(図示せず)に表示させる。
【0006】
フラッシュROM102には、モデム105を介して供給されたデータを処理するためのプログラムの他、装置の起動時にCPU101によって実行され、RAM103の構成の設定や、フロッピーディスクドライブ104の初期設定などを行う基本プログラム(ハードウェアに依存する制御プログラム群)であるBIOS(Basic Input/Output System)が記憶さ れている。フラッシュROM102は、電気的に書き換え(消去と書込)が可能な不揮発性のメモリであり、その記憶内容を変更することができる。このように書き換えが可能であるフラッシュROM102を利用することにより、本装置に接続する他の装置の仕様が変更されたときや、本装置のOS(Operating System)が更新されたときなど、それらの更新に対応してBIOSを更新することができる。
【0007】
この情報処理装置においてBIOSを更新する場合、最初に、所定のBIOS更新用プログラムを動作させ、フラッシュROM102に記憶されているBIOSを、フロッピーディスクドライブ104でフロッピーディスクに記録した後、そのフロッピーディスクを抜き取り、新しいBIOSが記録されている他のフロッピーディスクをフロッピーディスクドライブ104に挿入し、その新しいBIOSをフロッピーディスクから読み出してフラッシュROM102に記憶させる。
【0008】
このように、元のBIOSをフロッピーディスクに記録することにより、BIOSの更新に失敗した場合、新しいBIOSを記録しているフロッピーディスクに欠陥があり、新しいBIOSを読み込むことができない場合、あるいは、新しいBIOSのプログラム自体に欠陥(バグ)があり、正常に動作しない場合などにおいて、元のBIOSを復帰させることができる。
【0009】
【発明が解決しようとする課題】
しかしながら、CATVシステムのケーブルを介して、インターネットなどのネットワークにアクセスする場合に使用されるセットトップボックス(STB)のようにフロッピーディスクドライブを有していない情報処理装置においては、例えば、所定の接続端子を設け、その端子に他の端末装置を接続し、その端末装置に元のBIOSを保存させた後、BIOSの更新を行うので、BIOSの更新時の操作が煩雑であるという問題を有している。
【0010】
本発明はこのような状況に鑑みてなされたものであり、元のBIOSを予備の記憶領域に退避した後に、BIOSの更新を行うことにより、BIOSの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることが可能で、操作の手違い等により、元のBIOSを失ってしまう事態を未然に防止することができるようにするものである。
【0011】
【課題を解決するための手段】
請求項1に記載の情報処理装置は、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有する記憶手段と、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行う処理手段と、基本プログラムを記憶するための一時記憶手段とを備え、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われることを特徴とする。
【0012】
請求項7に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われることを特徴とする。
【0013】
請求項8に記載のプログラム更新方法は、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われることを特徴とする。
【0014】
請求項9に記載の情報処理システムは、所定の伝送チャンネルを介して情報を提供する情報提供手段と、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う情報処理手段とを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われるものであり、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われることを特徴とする。
【0015】
請求項1に記載の情報処理装置においては、記憶手段が、現行の基本プログラムが記憶保持される主領域、基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有し、処理手段が、記憶手段の共通領域に格納された更新プログラムに基づいて、主領域から読み出した現行の基本プログラムを予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域へ書き込む更新処理を行い、一時記憶手段が、基本プログラムを記憶する。また、記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、一時記憶手段を介在して行われる。
【0016】
請求項7に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを記憶部の予備領域へ複写するステップと、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを主領域に書き込む更新処理を行うステップとを備え、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。また、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶領域を介在して行われる。
【0017】
請求項8に記載のプログラム更新方法においては、記憶部の共通領域に記憶保持された更新プログラムに基づいて、記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、一時記憶領域に退避した現行の基本プログラムを、記憶部の予備領域へ書き込むステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、一時記憶領域に退避した現行の基本プログラムと、記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを一時記憶領域に書き込んだ後、この新たな基本プログラムを記憶部の主領域へ書き込むステップと、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップとを備え、新たな基本プログラムを記憶部の主領域へ書き込むステップでは、一時記憶領域に書き込んだ新たな基本プログラムと、記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、一時記憶領域に書き込んだ新たな基本プログラムを記憶部の主領域へ書き込み、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。
【0018】
請求項9に記載の情報処理システムにおいては、情報提供手段が、所定の伝送チャンネルを介して情報を提供し、情報処理手段が、記憶部の共通領域に格納された更新プログラムに基づいて、記憶部の主領域から読み出した現行の基本プログラムを記憶部の予備領域に複写した後、予備領域に複写された現行の基本プログラムが正しく複写されたかを判断し、現行の基本プログラムが正しく複写されたと判断した場合に、伝送チャンネルを介して供給された新たな基本プログラムを記憶部の主領域へ書き込む更新処理を行う。また、記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされ、電源が投入されたとき、バンク切換によって主領域のバンクが択一的に選択されてアドレスされ、主領域のバンクからの読み出しが行われる。さらに、主領域から読み出した現行の基本プログラムの予備領域への複写は、基本プログラムを記憶するための一時記憶手段を介在して行われる。
【0019】
【発明の実施の形態】
図1は、本発明を適用した情報処理システムの一実施の形態の構成例を示す図である。なお、本明細書において、システムの用語は、複数の装置で構成される全体的な装置を表すものとする。
【0020】
サーバ1−1,1−2(情報提供手段)は、主に、画像とそれに対応する音声あるいはデータなどからなるVOD(ビデオオンデマンドサービス)に関する情報を、各家庭にネットワークを介して提供している。ネットワークとしては、この実施の形態においては、ケーブルテレビジョンネットワーク2、ISDN3、およびアナログ電話回線4が用いられている。
【0021】
すなわち、例えば、サーバ1−1は、情報を、ケーブルテレビジョンネットワーク2を介してケーブルテレビジョンセンタ2−1あるいは2−2に提供する。ケーブルテレビジョンセンタ2−1は、提供された情報を、そのケーブルテレビジョンシステムに加入している家庭5−1,5−2に提供する。また、ケーブルテレビジョンセンタ2−2は、同様に、そのケーブルテレビジョンシステムに加入している家庭5−1,5−3,5−4に情報を提供する。
【0022】
サーバ1−1はまた、ISDN3あるいはアナログ電話回線4を介して、情報を提供している。従って、家庭5−1乃至5−6は、ISDN3またはアナログ電話回線4を介してサーバ1−1にアクセスし、情報の提供を受けることができる。
【0023】
サーバ1−2も、サーバ1−1と同様に、家庭5−1乃至5−6に対して、各種の情報を提供している。
【0024】
なお、このような映像伝送システムとしては、伝送チャンネルの幹線を光ファイバで構成し、300乃至500世帯をカバーする光ファイバノードを設置して、光ファイバノードから、各家庭には、同軸ケーブルを介して情報を伝送するHFC(Hybrid Fiber Coax)を用いることもできる。あるいはまた、家庭のごく 近くの、24世帯程度をカバーするペデスタル(中継装置)まで光ファイバで情報を伝送し、ペデスタルから同軸ケーブルで、各家庭に情報を提供するFTTC(Fiber To The Curb)と呼ばれる方式、あるいは各家庭まで光ファイバで情報 を伝送するFTTH(Fiber To The Home)などとすることもできる。
【0025】
図1の実施の形態の場合、ネットワークの伝送容量は、大きい方から、ケーブルテレビジョンネットワーク2、ISDN3、アナログ電話回線4の順番となっている。従って、ケーブルテレビジョンネットワーク2を利用することで、最も高画質で、高速の動画をリアルタイムで受信することができる。また、ISDN3を利用した場合においては、ケーブルテレビジョンネットワーク2ほど迅速ではないが、一般的な動画像をリアルタイムで受信することができる。しかしながら、あまり高速に変化する動画像をリアルタイムで受信することはできない。これに対して、アナログ電話回線4を利用する場合においては、その伝送容量が小さいため、動画像を受信することができず、静止画だけを受信することができる。音声信号は、いずれのネットワークを利用する場合においても、リアルタイムで受信することができる。
【0026】
図2は、家庭5−1に設けられている情報受信システムの構成例を表している。なお、その図示は省略するが、その他の家庭5−2乃至5−6においても、基本的に同様の情報処理システムが備えられている。
【0027】
ホームサーバ11は、ケーブルテレビジョンネットワーク2、ISDN3、アナログ電話回線4に接続されており、少なくともいずれか1つのネットワークをパーソナルコンピュータ12−1,12−2、STB16(情報処理手段)、または電話機18に接続するようになされている。
【0028】
パーソナルコンピュータ12−1には、キーボード14−1とマウス15−1が接続されており、各種の指令が入力されるようになされている。また、ディスプレイ13−1に、パーソナルコンピュータ12−1からの画像が、適宜出力され、表示されるようになされている。
【0029】
同様に、パーソナルコンピュータ12−2には、キーボード14−2とマウス15−2、さらにディスプレイ13−2が接続されている。
【0030】
STB16は、ホームサーバ11から供給された画像データを受信し、これを復調して、テレビジョン受像機17に出力し、表示させるようになされている。なお、STB16は、ユーザのリクエストに対応して番組を提供するビデオオンデマンド(VOD)サービスにも利用される。また、電話機18は、ホームサーバ11を介して、通話を行うことができるようになされている。
【0031】
図3は、ホームサーバ11の内部の構成例を表している。CPU31は、ROM32に記憶されているプログラムに従って、各種の処理を実行するようになされている。RAM33には、CPU31が各種の指令を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ34は、内蔵するハードディスクに対して、情報を記録再生する。
【0032】
また、ホームサーバ11は、各種のインタフェースを有している。ネットワークインタフェース35乃至37は、それぞれケーブルテレビジョンネットワーク2、ISDN3、アナログ電話回線4との間において、データを授受するときインタフェース処理を行う。STBインタフェース38は、STB16との間におけるATM(Asynchronous Transfer Mode)モードのインタフェース処理を実行する。コンピュータインタフェース39は、パーソナルコンピュータ12−1に接続され、Ethernetのインタフェース処理を行う。コンピュータインタフェース40は、パーソナルコンピュータ12−2に接続され、そのパーソナルコンピュータに専用のプロトコルに対応するインタフェース処理を実行する。電話機インタフェース41は、電話機18とのインタフェース処理を実行する。
【0033】
図4は、パーソナルコンピュータ12−1の内部の構成例を表している。CPU71は、ROM72に記憶されているプログラムに従って、各種の処理を実行する。RAM73には、CPU71が各種の処理を実行する上において必要なデータなどが、適宜記憶される。ハードディスクドライブ74は、CPU71に制御され、各種のデータやプログラムなどを内蔵するハードディスクに記録再生する。フロッピーディスクドライブ75は、フロッピーディスクに対する記録再生処理を実行する。
【0034】
ホームサーバインタフェース76は、ホームサーバ11との間におけるインタフェース処理を実行する。キーボードインタフェース77とマウスインタフェース78は、それぞれキーボード14−1とマウス15−1との間におけるインタフェース処理を実行する。また、ディスプレイインタフェース79は、ディスプレイ13−1に対するインタフェース処理を実行する。
【0035】
なお、パーソナルコンピュータ12−2も、パーソナルコンピュータ12−1と同様に構成されている。
【0036】
図5は、本発明の情報処理装置の一実施の形態であるSTB16の内部の構成例を表している。CPU51(処理手段)は、フラッシュROMボード52に実装されているフラッシュROM91(図6)に記憶されているプログラムに従って、各種の処理を実行する。RAM53には、CPU51が各種の処理を実行する上において必要なデータなどが、適宜記憶される。グラフィックスコントローラ54は、CPU51から供給されたグラフィックスデータをテレビジョン受像機17に出力し、表示させる。MPEG(Moving Picture Experts Group)2ビデオデコーダ55とMPEGオーディオデコーダ56は、ネットワークインタフェースカード57(受信手段)を介して、ホームサーバ11より供給されたビデオデータとオーディオデータを、それぞれMPEG2またはMPEG方式でデコードし、テレビジョン受像機17に出力し、表示または放音させる。
【0037】
ネットワークインタフェースカード57は、ホームサーバ11との間に接続され、ホームサーバ11に対するインタフェース処理を実行する。スマートカードインタフェース58は、スマートカード59との間におけるインタフェース処理を実行する。スマートカード59は、STB16に対して、適宜、着脱される。このスマートカード59には、その使用者の個人的な情報、データをスクランブルするためのキー情報、あるいは課金情報などが記憶される。
【0038】
ジョイスティックインタフェース60は、STB16に接続されるゲーム機61との間のインタフェース処理を実行する。IRリモートコマンダインタフェース62は、リモートコマンダ63からの赤外線(IR)信号を受信し、その指令をCPU51に出力する処理を実行する。
【0039】
フラッシュROMボード52に実装されているフラッシュROM91(記憶手段)には、ネットワークインタフェースカード57を介して供給されたデータを処理するためのプログラムの他、装置の起動時にCPU51によって実行され、RAM53の構成の設定やゲーム機61などの外部装置とのデータ授受の制御を行う基本プログラムであるBIOS(CPU51で実行されるOSの内、ハードウェアに依存する制御プログラム群)が記憶されている。フラッシュROMボード52内のフラッシュROM91は、電気的に書き換え(消去と書込)が可能な不揮発性のメモリであり、その記憶内容を変更することができ、電源を切った後も記憶内容を保持し続ける。このように電気的に書き換えが可能であるフラッシュROM91を利用することにより、必要に応じてBIOSを更新することができる。新しいBIOSは、サーバ1−1またはサーバ1−2によって送信され、所定の通信回線およびホームサーバ11を介してSTB16に供給され、STB16のネットワークインタフェースカード57で受信される。
【0040】
図6は、フラッシュROMボード52の構成例を示している。フラッシュROM91は、プログラムなどのデータを記憶する、書換可能な不揮発性の記憶素子であり、2つのバンク(バンク91a(主領域)とバンク91b(予備領域))として使用される。これらのバンクA(バンク91a)とバンクB(バンク91b)は、CPU51によって、同じ論理アドレス空間として使用される。即ち、図7(a)に示すように、同じ論理アドレス空間に、2つの物理アドレス空間(バンク91aとバンク91b)が割り当てられる。そして、バンク切替回路92のバンク切り替えに応じて、バンク91aに記憶されている内容(プログラムなどのデータ)(図7(b))またはバンク91bに記憶されている内容(図7(c))が読み出される。プログラムなどのデータを記憶させる(書き込む)場合においても、データは、バンク切替回路92のバンク切り替えに応じて、バンク91aまたはバンク91bに記憶される(書き込まれる)。すなわち、バンク切替回路92は、CPU51からアドレスされる論理アドレスを実際のフラッシュROM91の(バンク91aまたはバンク91bの)物理アドレスに変換するための回路である。
【0041】
フラッシュROM91のバンクAは、現行の新しいBIOSなどのプログラムを記憶し、バンクBは、更新前の(旧バージョンの)BIOSなどのプログラムを記憶、保存するようになされている。また、フラッシュROM91の一部は、共通領域91cとして使用される。この共通領域91cは、バンクの切り替えに関係なくアクセスすることができる。即ち、バンクの切り替えに関係なく、所定の論理アドレスで、同じ記憶領域(物理アドレス)が指定される。この領域には、装置が起動したときに最初に読み込まれるデータや、BIOS更新用のプログラムが記憶され、その内容は書き換えられないようになされている。
【0042】
バンク切替回路92は、ハードウェアロジック回路によって構成され、バンク状態レジスタ93が保持する値に応じて、フラッシュROM91におけるバンクをバンクAまたはバンクBに切り替え、アドレスバスを介して供給されたアドレスの記憶領域に対して、プログラムなどのデータの記憶または読み出しを行うようになされている。なお、記憶されるデータおよび読み出されたデータは、データバスを介して入力または出力される。
【0043】
バンク状態レジスタ93は、バンクAおよびバンクBのうち、使用するバンクに対応する値を保持するようになされている。この値は、データバスを介してCPU51より供給される。なお、BIOSなどの通常使用されるプログラムはバンクAに記憶されているので、BIOSの更新時以外においては、バンク状態レジスタ93は、バンクAに対応する値を保持している。また、本実施の形態であるSTB16の電源が投入されたとき、バンク状態レジスタ93は、バンクAに対応する値にリセットされるようになされている。
【0044】
このように、フラッシュROMボード52においては、バンク状態レジスタ93の保持する値に応じて、フラッシュROM91のバンクAまたはバンクBが使用され、BIOSの更新時以外は、主に、バンクAからのデータの読み出しが行われる。
【0045】
次に、図8のフローチャートと図9乃至図17の概念図を参照して、フラッシュROMボード52のBIOSの更新時の、本実施の形態の動作について説明する。なお、本実施の形態においては、フロッピーディスクなどの携帯用記録媒体を駆動する装置を設けていないので、所定の通信回線を介して、新しいBIOSをネットワークインタフェースカード57で取得し、BIOSを更新するようになされている。
【0046】
リモートコマンダ63等が操作されBIOSの更新の旨の指示を受けるとCPU51は共通領域91cに格納された更新用プログラムに基づいて、以下の処理を開始する。
【0047】
最初にステップS1において、図9に示すように、CPU51は、フラッシュROM91のバンクA(バンク91a)に記憶されている更新すべき現行バージョンのBIOSを読み出し、RAM53に一旦記憶(退避)させる。
【0048】
次にステップS2において、CPU51は、バンク状態レジスタ93の値を変更し、バンクをバンクBに切り替える。
【0049】
ステップS3において、図10に示すように、CPU51は、フラッシュROM91のバンクB(バンク91b)の旧バージョンのBIOSを消去し、ステップS4において、図11に示すように、RAM53から現行バージョンのBIOSを読み出し、バンクB(バンク91b)に記憶させる。
【0050】
次に、ステップS5において、図12に示すように、CPU51は、RAM53の現行BIOSと、フラッシュROM91のバンクB(バンク91b)の現行BIOSを照合し、ステップS6において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップS7で、バンク状態レジスタ93を、バンクAに切り替えた後、ステップS1に戻り、再度、フラッシュROM91のバンクA(バンク91a)に記憶されているBIOSを、RAM53を介してバンクB(バンク91b)に移動させる動作を行う。
【0051】
一方、ステップS6において、RAM53のBIOSと、フラッシュROM91のバンクB(バンク91b)のBIOSが一致したと判断された場合、ステップS8に進み、CPU51は、バンク状態レジスタ93の値を変更し、バンクをバンクAに切り替える。
【0052】
次に、ステップS9において、ネットワークインタフェースカード57は、所定の通信回線およびホームサーバ11を介して供給される新しいBIOSを受信し、図13に示すように、CPU51は、ネットワークインタフェースカード57が受信した新しいBIOSをRAM53に記憶させる。
【0053】
そして、ステップS10において、図14に示すように、CPU51は、フラッシュROM91のバンクAの内容(現行BIOS)を消去した後、ステップS11において、図15に示すように、RAM53に記憶されている、新しいBIOSをフラッシュROM91のバンクA(バンク91a)に記憶させる。
【0054】
次に、ステップS12において、図16に示すように、CPU51は、RAM53のBIOSと、フラッシュROM91のバンクA(バンク91a)のBIOSを照合し、ステップS13において、両者が一致するか否かを判断し、一致しないと判断した場合、ステップS9に戻り、再度、RAM53に記憶されている新しいBIOSを、フラッシュROM91のバンクA(バンク91a)に移動させる動作を行う。
【0055】
一方、ステップS13において、RAM53のBIOSと、フラッシュROM91のバンクA(バンク91a)のBIOSが一致したと判断された場合、BIOSの更新の処理を終了する。その結果、図17に示す状態で更新処理が終了される。
【0056】
このように、ステップS1乃至ステップS7において、フラッシュROM91のバンクA(バンク91a)のBIOSをバンクB(バンク91b)に移動し、ステップS8乃至ステップS13において、所定の通信回線を介して供給された新しいBIOSをバンクA(バンク91a)に記憶させて、BIOSの更新を行う。このようにして更新を行った後、新しいBIOSが良好に動作しない場合、上述のステップS1乃至ステップS7とは逆の動作を行い、フラッシュROM91のバンクB(バンク91b)のBIOSを、RAM53を介してバンクA(バンク91a)に移動することにより、元のBIOSを復帰させることができる。
【0057】
なお、上記実施の形態においては、複数のバンクを有するフラッシュROM91を使用したが、フラッシュROM91の代わりに、単一の記憶領域を有するフラッシュROMを複数個使用することもできる。
【0058】
上記実施の形態においては、BIOSの更新を行っているが、他のプログラム(例えばOS)の更新を行うようにすることもできる。また、フラッシュROMは、ホームサーバ11、パーソナルコンピュータ12−1,12−2などにおいても用いることができる。
【0059】
【発明の効果】
以上の如く、請求項1に記載の情報処理装置および請求項7に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラムを予備領域に複写し、更新プログラムに基づいて、新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のBIOSを予備の記憶領域に退避した後、BIOSの更新を行うことができる。従って、BIOSの書き込みに失敗が生じた場合でも、即座に元の状態に復帰させることができ、操作の手違い等により元のBIOSを失ってしまう事態を未然に防止することができる。
【0060】
また、請求項8に記載のプログラム更新方法によれば、主領域から読み出した現行の基本プログラム、または外部から供給された新たなプログラムを、一時記憶領域と予備領域に書き込み、両者の照合を行うようにしたので、より確実に、更新処理を行うことができる。
【0061】
請求項9に記載の情報処理システムによれば、主領域から読み出した現行の基本プログラムを予備領域に複写した後、伝送チャンネルからの新たな基本プログラムを主領域に書き込むようにしたので、フロッピーディスクドライブなどの記録装置を有していない装置においても、元のBIOSを予備の記憶領域に退避した後、伝送チャンネル等のネットワークを介して新しいBIOSを取得し、BIOSの更新を行うことができる。
【図面の簡単な説明】
【図1】本発明の情報受信装置が適用された情報提供システムの構成を示す図である。
【図2】図1の家庭5−1における情報処理装置の構成を示す図である。
【図3】図2のホームサーバ11の内部の構成例を示すブロック図である。
【図4】図2のパーソナルコンピュータ12−1の内部の構成例を示すブロック図である。
【図5】図2のSTB16の内部の構成例を示すブロック図である。
【図6】図5のフラッシュROM91の内部の構成例を示すブロック図である。
【図7】図5のフラッシュROM91における論理アドレス空間と物理アドレス空間の関係を説明する図である。
【図8】BIOS更新時のSTB16の動作を説明するフローチャートである。
【図9】BIOS更新時のSTB16の動作を説明する概念図である。
【図10】BIOS更新時のSTB16の動作を説明する概念図である。
【図11】BIOS更新時のSTB16の動作を説明する概念図である。
【図12】BIOS更新時のSTB16の動作を説明する概念図である。
【図13】BIOS更新時のSTB16の動作を説明する概念図である。
【図14】BIOS更新時のSTB16の動作を説明する概念図である。
【図15】BIOS更新時のSTB16の動作を説明する概念図である。
【図16】BIOS更新時のSTB16の動作を説明する概念図である。
【図17】BIOS更新時のSTB16の動作を説明する概念図である。
【図18】記録装置を有する情報処理装置の一例を示すブロック図である。
【符号の説明】
1−1,1−2 サーバ, 2 ケーブルテレビジョンネットワーク, 2−1,2−2 ケーブルテレビジョンセンタ, 3 ISDN, 4 アナログ電話回線, 5−1乃至5−6 家庭, 11 ホームサーバ, 12−1,12−2 パーソナルコンピュータ, 13−1,13−2 ディスプレイ, 14−1,14−2 キーボード, 15−1,15−2 マウス, 16 セットトップボックス, 17 テレビジョン受像機, 18 電話機, 51 CPU, 52 フラッシュROMボード, 53 RAM, 57 ネットワークインタフェースカード, 91 フラッシュROM, 92 バンク切替回路,
93 バンク状態レジスタ
Claims (9)
- 現行の基本プログラムが記憶保持される主領域、前記基本プログラムを更新するための手順を示す更新プログラムが記憶保持される共通領域、および、更新前の基本プログラムが記憶保持される予備領域を有する記憶手段と、
前記記憶手段の共通領域に格納された更新プログラムに基づいて、前記主領域から読み出した現行の基本プログラムを前記予備領域に複写した後、前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、新たな基本プログラムを前記主領域へ書き込む更新処理を行う処理手段と、
前記基本プログラムを記憶するための一時記憶手段と を備え、
前記記憶手段の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記一時記憶手段を介在して行われる ことを特徴とする情報処理装置。 - 前記処理手段は、前記主領域に書き込まれた新たな基本プログラムが正しく書き込まれたかを判断し、前記新たな基本プログラムが正しく書き込まれなかったと判断した場合に、前記新たな基本プログラムを前記主領域へ書き込む更新処理を再度実行する ことを特徴とする請求項1に記載の情報処理装置。
- 前記基本プログラムは、ハードウェアに依存する制御プログラム群であるBIOSである
ことを特徴とする請求項1に記載の情報処理装置。 - 所定の伝送チャンネルを介して供給される情報を受信する受信手段をさらに備え、
前記受信手段は、前記伝送チャンネルから、前記情報として、新たな基本プログラムを受信し、
前記処理手段は、前記記憶手段の共通領域に格納された更新プログラムに基づいて、前記記憶手段の主領域から読み出した現行の基本プログラムを前記記憶手段の予備領域に複写した後に、前記受信手段によって受信された新たな基本プログラムを前記記憶手段の主領域へ書き込む更新処理を行う ことを特徴とする請求項1に記載の情報処理装置。 - 前記受信手段は、前記伝送チャンネルから、ビデオオンデマンドサービスに関する情報を受信する
ことを特徴とする請求項4に記載の情報処理装置。 - 前記記憶手段は、電気的に消去可能で、かつ書き換え可能な半導体記憶素子であるEEPROMで構成されている
ことを特徴とする請求項1に記載の情報処理装置。 - 記憶部の共通領域に記憶保持された更新プログラムに基づいて、前記記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、
前記主領域から読み出した現行の基本プログラムを前記記憶部の予備領域へ複写するステップと、
前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、前記新たな基本プログラムを前記主領域に書き込む更新処理を行うステップと を備え、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記基本プログラムを記憶するための一時記憶領域を介在して行われる ことを特徴とするプログラム更新方法。 - 記憶部の共通領域に記憶保持された更新プログラムに基づいて、前記記憶部の主領域に記憶保持された現行の基本プログラムを、新たな基本プログラムに更新するプログラム更新方法であって、
前記主領域から読み出した現行の基本プログラムを一時記憶領域へ退避するステップと、
前記一時記憶領域に退避した現行の基本プログラムを、前記記憶部の予備領域へ書き込むステップと、
前記一時記憶領域に退避した現行の基本プログラムと、前記記憶部の予備領域に書き込んだ現行の基本プログラムとが一致するか否かを判断するステップと、
前記一時記憶領域に退避した現行の基本プログラムと、前記記憶部の予備領域に書き込んだ現行の基本プログラムとが一致すると判断された場合に、外部から供給された新たな基本プログラムを前記一時記憶領域に書き込んだ後、この新たな基本プログラムを前記記憶部の主領域へ書き込むステップと、
前記一時記憶領域に書き込んだ新たな基本プログラムと、前記記憶部の主領域に書き込んだ新たな基本プログラムとが一致するか否かを判断するステップと を備え、
前記新たな基本プログラムを前記記憶部の主領域へ書き込むステップでは、前記一時記憶領域に書き込んだ新たな基本プログラムと、前記記憶部の主領域に書き込んだ新たな基本プログラムとが一致しないと判断された場合に、再度、前記一時記憶領域に書き込んだ新たな基本プログラムを前記記憶部の主領域へ書き込み、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われる ことを特徴とするプログラム更新方法。 - 所定の伝送チャンネルを介して情報を提供する情報提供手段と、
記憶部の共通領域に格納された更新プログラムに基づいて、前記記憶部の主領域から読み出した現行の基本プログラムを前記記憶部の予備領域に複写した後、前記予備領域に複写された前記現行の基本プログラムが正しく複写されたかを判断し、前記現行の基本プログラムが正しく複写されたと判断した場合に、前記伝送チャンネルを介して供給された新たな基本プログラムを前記記憶部の主領域へ書き込む更新処理を行う情報処理手段と を備え、
前記記憶部の主領域および予備領域は、別個のバンクとして、同一論理アドレス空間に割り当てられ、バンク切換によって一方のバンクが択一的に選択されてアドレスされるものであって、電源が投入されたとき、バンク切換によって前記主領域のバンクが択一的に選択されてアドレスされ、前記主領域のバンクからの読み出しが行われるものであり、
前記主領域から読み出した現行の基本プログラムの前記予備領域への複写は、前記基本プログラムを記憶するための一時記憶手段を介在して行われる ことを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09587997A JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-102204 | 1996-04-24 | ||
JP10220496 | 1996-04-24 | ||
JP09587997A JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244096A Division JP2007042120A (ja) | 1996-04-24 | 2006-09-08 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1083309A JPH1083309A (ja) | 1998-03-31 |
JP3904099B2 true JP3904099B2 (ja) | 2007-04-11 |
Family
ID=26437038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09587997A Expired - Lifetime JP3904099B2 (ja) | 1996-04-24 | 1997-04-14 | 情報処理装置、プログラム更新方法、および、情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3904099B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100258966B1 (ko) * | 1997-05-02 | 2000-06-15 | 윤종용 | 시리얼 통신을 이용한 바이오스 업그레이드 방법 |
US6732267B1 (en) | 2000-09-11 | 2004-05-04 | Dell Products L.P. | System and method for performing remote BIOS updates |
JP3574078B2 (ja) | 2001-03-16 | 2004-10-06 | 東京エレクトロンデバイス株式会社 | 記憶装置と記憶装置制御方法 |
JP4728307B2 (ja) * | 2003-06-04 | 2011-07-20 | パナソニック株式会社 | プログラム置き換え方法およびプログラム置き換え装置 |
JP4554659B2 (ja) * | 2003-06-04 | 2010-09-29 | パナソニック株式会社 | プログラム置き換え方法およびプログラム置き換え装置 |
AU2004202425A1 (en) | 2003-06-04 | 2004-12-23 | Panasonic Corporation | Program replacing method |
US7373498B2 (en) * | 2003-12-23 | 2008-05-13 | Intel Corporation | Method and apparatus for updating a system configuration through an active or passive update |
US7594135B2 (en) * | 2003-12-31 | 2009-09-22 | Sandisk Corporation | Flash memory system startup operation |
JP2006053848A (ja) * | 2004-08-16 | 2006-02-23 | Nec Infrontia Corp | 情報処理装置およびプログラム更新方法 |
JP2007058505A (ja) * | 2005-08-24 | 2007-03-08 | Nec Access Technica Ltd | 情報処理装置および情報処理装置起動方法 |
JP2011150383A (ja) * | 2010-01-19 | 2011-08-04 | Hitachi Medical Corp | ファームウェア書き込み方法 |
WO2011114476A1 (ja) | 2010-03-17 | 2011-09-22 | 富士通株式会社 | マルチコアプロセッサシステム、通知プログラム、および通知方法 |
JP5345655B2 (ja) * | 2011-06-10 | 2013-11-20 | 富士通株式会社 | 基本入出力プログラムの冗長管理方法及びデータ処理装置 |
JP5314731B2 (ja) * | 2011-06-10 | 2013-10-16 | 富士通株式会社 | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム |
-
1997
- 1997-04-14 JP JP09587997A patent/JP3904099B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1083309A (ja) | 1998-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100709154B1 (ko) | 정보처리기,프로그램갱신방법및정보처리시스템 | |
JP3904099B2 (ja) | 情報処理装置、プログラム更新方法、および、情報処理システム | |
US7814352B2 (en) | Selective connection of a memory to either a gateway card or information processor based on the power mode | |
JP4079288B2 (ja) | ネットワーク経由でソフトウェアを自動的にアップグレードする方法、そのシステム及びその記憶媒体 | |
EP1120709A2 (en) | Method of rewriting a boot program in a flash micro-computer | |
WO2000044146A1 (fr) | Systeme de gestion de reseau, controleur, cible et consommateur destines a etre utilises dans ledit systeme de gestion de reseau | |
CN101520734A (zh) | 一种升级闪存中数据的方法及其网络电视和交互式机顶盒 | |
US7487298B2 (en) | Disk array device, method for controlling the disk array device and storage system | |
US5635983A (en) | Electronic still camera system and auxiliary unit containing control program | |
JP4310821B2 (ja) | 情報記録装置および方法 | |
KR100649340B1 (ko) | 통신 방법, 통신 장치, 통신 시스템 및 제공 매체 | |
JP2007042120A (ja) | 情報処理装置、プログラム更新方法、および、情報処理システム | |
WO2001044957A1 (fr) | Dispositif et procede de traitement de l'information et support d'enregistrement associe | |
EP0967757A2 (en) | Information processing apparatus and method and computer program for enabling a function change | |
US7793054B2 (en) | DVD player and electronic device | |
JPH11177588A (ja) | 電子機器及びデータ通信方法 | |
JP2005050097A (ja) | 情報処理装置、情報処理方法、プログラム、記録媒体 | |
JPH0764868A (ja) | 記憶更新装置 | |
CN101296250A (zh) | 装置控制设备及装置控制方法 | |
US20090113477A1 (en) | Digital Television Setting Information Storage Apparatus and Method for Accessing Digital Television Information | |
KR100246748B1 (ko) | 주문형 비디오 시스템의 가입자 제어장치 고유번호 등록 및 수정장치 및 방법 | |
JP2007523398A (ja) | ホームネットワークにおいてオーディオ/ビデオデータを記憶する装置及び方法 | |
JP4546960B2 (ja) | 分散された複数の局のネットワークのためのネットワーク加入者局及び該ネットワーク加入者局を操作するための方法 | |
JP3184383B2 (ja) | ホームコントローラ | |
JP5099232B2 (ja) | 情報共有化システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |