JPH07253830A - リセット信号発生回路およびリセット信号発生方法 - Google Patents
リセット信号発生回路およびリセット信号発生方法Info
- Publication number
- JPH07253830A JPH07253830A JP11895A JP11895A JPH07253830A JP H07253830 A JPH07253830 A JP H07253830A JP 11895 A JP11895 A JP 11895A JP 11895 A JP11895 A JP 11895A JP H07253830 A JPH07253830 A JP H07253830A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- vcc
- supply voltage
- signal generating
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 供給電圧Ｖｃｃが０から定常状態の値に上げ
られた場合にも，リセット信号による制御を実行できる
ようにする。 【構成】 電気的にプログラム可能な，不揮発性記憶装
置１において，供給電圧（Ｖｃｃ）とプログラミング電
圧（Ｖｐｐ）が供給されるメモリマトリクス２と制御論
理回路３，および，供給電圧（Ｖｃｃ）の低下を検出す
るために適合化された閾値検出回路５とで構成され，閾
値検出回路５からの出力信号と，不揮発性記憶装置１の
電源立ち上がり期間内に発生されるリセット信号（ＰＯ
Ｒ）間の変化関数として得られる信号を制御論理回路３
に供給する。
られた場合にも，リセット信号による制御を実行できる
ようにする。 【構成】 電気的にプログラム可能な，不揮発性記憶装
置１において，供給電圧（Ｖｃｃ）とプログラミング電
圧（Ｖｐｐ）が供給されるメモリマトリクス２と制御論
理回路３，および，供給電圧（Ｖｃｃ）の低下を検出す
るために適合化された閾値検出回路５とで構成され，閾
値検出回路５からの出力信号と，不揮発性記憶装置１の
電源立ち上がり期間内に発生されるリセット信号（ＰＯ
Ｒ）間の変化関数として得られる信号を制御論理回路３
に供給する。
Description
【０００１】
【産業上の利用分野】本発明は，記憶装置においてリセ
ット信号を発生するためのリセット信号発生回路および
リセット信号発生方法に関するものであり，特に，半導
体に集積され，電気的にプログラム可能な不揮発性記憶
装置に関連しているが，それに限定されるものではな
く，以下の説明は図示の都合上，不揮発性記憶装置を参
照にして行われるものである。
ット信号を発生するためのリセット信号発生回路および
リセット信号発生方法に関するものであり，特に，半導
体に集積され，電気的にプログラム可能な不揮発性記憶
装置に関連しているが，それに限定されるものではな
く，以下の説明は図示の都合上，不揮発性記憶装置を参
照にして行われるものである。
【０００２】
【従来の技術】公知のように，現在において市販されて
いる記憶装置の多くは，メモリ内部論理制御回路のリセ
ットが可能である。このリセットを行うリセット信号
は，通常，集積記憶回路において発生され，該信号の起
動は回路供給電圧Ｖｃｃの低下に対応している。
いる記憶装置の多くは，メモリ内部論理制御回路のリセ
ットが可能である。このリセットを行うリセット信号
は，通常，集積記憶回路において発生され，該信号の起
動は回路供給電圧Ｖｃｃの低下に対応している。
【０００３】こうした動作形態は，通常，１０ボルトを
越える比較的高い値を有する外部からのプログラミング
電圧Ｖｐｐを供給される装置にとって，非常に重要なも
のである。このような装置が遭遇する最も危険な状況
は，実際，プログラミング電圧Ｖｐｐが高い水準に保持
されているときの供給電圧Ｖｃｃの低下である。この状
態において，論理回路の動作を制御するための能力が欠
如していると，記憶要素の消失や不正確なプログラミン
グが発生する可能性があった。
越える比較的高い値を有する外部からのプログラミング
電圧Ｖｐｐを供給される装置にとって，非常に重要なも
のである。このような装置が遭遇する最も危険な状況
は，実際，プログラミング電圧Ｖｐｐが高い水準に保持
されているときの供給電圧Ｖｃｃの低下である。この状
態において，論理回路の動作を制御するための能力が欠
如していると，記憶要素の消失や不正確なプログラミン
グが発生する可能性があった。
【０００４】このような問題を回避するために現在市場
において入手できる装置は，プログラミング電圧Ｖｐｐ
が供給され，そして供給電圧Ｖｃｃが予め決められた最
低の値以下に低下した場合に，その状態を検出するのに
有効な閾値検出回路を含むように構成されている。こう
した回路は，比較的高いプログラミング電圧Ｖｐｐに接
続されたすべての回路を動作不能にすることによってリ
セットし，その装置を起動するものである。
において入手できる装置は，プログラミング電圧Ｖｐｐ
が供給され，そして供給電圧Ｖｃｃが予め決められた最
低の値以下に低下した場合に，その状態を検出するのに
有効な閾値検出回路を含むように構成されている。こう
した回路は，比較的高いプログラミング電圧Ｖｐｐに接
続されたすべての回路を動作不能にすることによってリ
セットし，その装置を起動するものである。
【０００５】しかしながら，閾値検出回路の動作は，予
め決められた最低値より上の正の値を有するプログラミ
ング電圧Ｖｐｐの存在の下で保証される。上記において
概説した動作原理に基づく閾値検出回路の一例は，米国
特許Ｎｏ．４，９７５，８８５の中に見出すことができ
る。ここに開示されている回路にあっては，３．７ボル
トの閾値以下に供給電圧が低下した場合にリセット信号
を出力するが，プログラミング電圧に関しては４．５ボ
ルト以上に対して，リセット信号を出力する出力端子を
有している。
め決められた最低値より上の正の値を有するプログラミ
ング電圧Ｖｐｐの存在の下で保証される。上記において
概説した動作原理に基づく閾値検出回路の一例は，米国
特許Ｎｏ．４，９７５，８８５の中に見出すことができ
る。ここに開示されている回路にあっては，３．７ボル
トの閾値以下に供給電圧が低下した場合にリセット信号
を出力するが，プログラミング電圧に関しては４．５ボ
ルト以上に対して，リセット信号を出力する出力端子を
有している。
【０００６】
【発明が解決しようとする課題】しかしながら，上記先
行技術に基づく回路によって提供されるリセット・モー
ドの場合，装置の電源ＯＮ段階，すなわち，供給電圧Ｖ
ｃｃが０から定常状態の値に上げられた場合には制御す
ることができないという問題点があった。
行技術に基づく回路によって提供されるリセット・モー
ドの場合，装置の電源ＯＮ段階，すなわち，供給電圧Ｖ
ｃｃが０から定常状態の値に上げられた場合には制御す
ることができないという問題点があった。
【０００７】電源をＯＮして，プログラミング電圧Ｖｐ
ｐが存在していない場合，リセット信号が発生されない
ので，こうした欠陥は極めて重大なものとなる。したが
って，内部制御論理の初期状態は不確定なままとなる。
ｐが存在していない場合，リセット信号が発生されない
ので，こうした欠陥は極めて重大なものとなる。したが
って，内部制御論理の初期状態は不確定なままとなる。
【０００８】こうした問題点を克服するために，一部の
装置においては，記憶リセット信号を外部から駆動させ
ている。例えば，現在市場で入手できる集積記憶回路は
回路消費を最小限にすることを意図したＰＷＤ（ディー
プ・パワー・ダウン）ピンを有している。しかしなが
ら，ＰＷＤピンの場合にあっても，ユーザーによってリ
セット信号を起動してもらう場合もある。装置のユーザ
ーが正しく記憶していることを前提としているような，
このような方式が不十分であることは明白である。
装置においては，記憶リセット信号を外部から駆動させ
ている。例えば，現在市場で入手できる集積記憶回路は
回路消費を最小限にすることを意図したＰＷＤ（ディー
プ・パワー・ダウン）ピンを有している。しかしなが
ら，ＰＷＤピンの場合にあっても，ユーザーによってリ
セット信号を起動してもらう場合もある。装置のユーザ
ーが正しく記憶していることを前提としているような，
このような方式が不十分であることは明白である。
【０００９】本発明は，上記に鑑みてなされたものであ
って，電源立ち上がり中にあっても自動的にリセットさ
れ，それによって先行技術の方式に伴うすべての問題点
を克服することができる，すなわち，供給電圧Ｖｃｃが
０から定常状態の値に上げられた場合にもリセット信号
による制御を実行できる，非常に単純なリセット信号発
生回路およびリセット信号発生方法を得ることを目的と
する。
って，電源立ち上がり中にあっても自動的にリセットさ
れ，それによって先行技術の方式に伴うすべての問題点
を克服することができる，すなわち，供給電圧Ｖｃｃが
０から定常状態の値に上げられた場合にもリセット信号
による制御を実行できる，非常に単純なリセット信号発
生回路およびリセット信号発生方法を得ることを目的と
する。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るリセット信号発生回路は，供給電
圧（Ｖｃｃ）とプログラミング電圧（Ｖｐｐ）とが供給
されるメモリ・セルのマトリクスと制御論理部，およ
び，予め決められた最低値（Ｖｃｃｍｉｎ）以下への供
給電圧（Ｖｃｃ）の低下を検出する閾値検出回路とから
構成され，少なくとも２つの入力端子および１つの出力
端子を有する論理ゲートを含んでおり，前記論理ゲート
の第１の入力端子が前記閾値検出回路の出力端子に接続
されており，前記論理ゲートの第２の入力端子がリセッ
ト信号（ＰＯＲ）発生器の出力端子に接続され，さら
に，前記論理ゲートの出力端子が前記制御論理部に接続
されているものである。
めに，請求項１に係るリセット信号発生回路は，供給電
圧（Ｖｃｃ）とプログラミング電圧（Ｖｐｐ）とが供給
されるメモリ・セルのマトリクスと制御論理部，およ
び，予め決められた最低値（Ｖｃｃｍｉｎ）以下への供
給電圧（Ｖｃｃ）の低下を検出する閾値検出回路とから
構成され，少なくとも２つの入力端子および１つの出力
端子を有する論理ゲートを含んでおり，前記論理ゲート
の第１の入力端子が前記閾値検出回路の出力端子に接続
されており，前記論理ゲートの第２の入力端子がリセッ
ト信号（ＰＯＲ）発生器の出力端子に接続され，さら
に，前記論理ゲートの出力端子が前記制御論理部に接続
されているものである。
【００１１】また，請求項２に係るリセット信号発生回
路は，前記論理ゲートが，ＯＲタイプである。
路は，前記論理ゲートが，ＯＲタイプである。
【００１２】また，請求項３に係るリセット信号発生回
路は，前記リセット信号（ＰＯＲ）発生器に対して前記
供給電圧（Ｖｃｃ）だけが供給されるものである。
路は，前記リセット信号（ＰＯＲ）発生器に対して前記
供給電圧（Ｖｃｃ）だけが供給されるものである。
【００１３】また，請求項４に係るリセット信号発生回
路は，前記供給電圧（Ｖｃｃ）が最小閾値（Ｖａ）と最
大閾値（Ｖｂ）との間の範囲にあるとき，前記リセット
信号（ＰＯＲ）が前記供給電圧（Ｖｃｃ）と同じ値であ
る。
路は，前記供給電圧（Ｖｃｃ）が最小閾値（Ｖａ）と最
大閾値（Ｖｂ）との間の範囲にあるとき，前記リセット
信号（ＰＯＲ）が前記供給電圧（Ｖｃｃ）と同じ値であ
る。
【００１４】また，請求項５に係るリセット信号発生回
路は，前記最大閾値（Ｖｂ）の値が，予め決められた供
給電圧（Ｖｃｃ）の最小値（Ｖｃｃｍｉｎ）より低いも
のである。
路は，前記最大閾値（Ｖｂ）の値が，予め決められた供
給電圧（Ｖｃｃ）の最小値（Ｖｃｃｍｉｎ）より低いも
のである。
【００１５】また，請求項６に係るリセット信号発生方
法は，供給電圧（Ｖｃｃ）およびプログラミング電圧
（Ｖｐｐ）が供給されるメモリ・セルのマトリクスと制
御論理部，および，予め決められた最低値（Ｖｃｃｍｉ
ｎ）以下への供給電圧（Ｖｃｃ）の低下を検出する閾値
検出回路とから構成され，該リセット信号が，前記閾値
検出回路からの出力信号と不揮発性記憶装置の電源立ち
上がり期間内に発生されるリセット信号（ＰＯＲ）との
間の変化関数として前記制御論理部に入力されるもので
ある。
法は，供給電圧（Ｖｃｃ）およびプログラミング電圧
（Ｖｐｐ）が供給されるメモリ・セルのマトリクスと制
御論理部，および，予め決められた最低値（Ｖｃｃｍｉ
ｎ）以下への供給電圧（Ｖｃｃ）の低下を検出する閾値
検出回路とから構成され，該リセット信号が，前記閾値
検出回路からの出力信号と不揮発性記憶装置の電源立ち
上がり期間内に発生されるリセット信号（ＰＯＲ）との
間の変化関数として前記制御論理部に入力されるもので
ある。
【００１６】また，請求項７に係るリセット信号発生方
法は，前記変化関数が，論理和（ＯＲ）である。
法は，前記変化関数が，論理和（ＯＲ）である。
【００１７】また，請求項８に係るリセット信号発生方
法は，前記リセット信号（ＰＯＲ）が，プログラミング
電圧（Ｖｐｐ）の不在時にも発生するものである。
法は，前記リセット信号（ＰＯＲ）が，プログラミング
電圧（Ｖｐｐ）の不在時にも発生するものである。
【００１８】
【作用】本発明は，予め決められた値以上のプログラミ
ング電圧が存在している場合にだけ有効な，供給電圧Ｖ
ｃｃの低下に応答した論理信号と，電源立ち上がりに追
従するように意図的に設けられた回路によって発生され
た信号との論理和を得る方式である。
ング電圧が存在している場合にだけ有効な，供給電圧Ｖ
ｃｃの低下に応答した論理信号と，電源立ち上がりに追
従するように意図的に設けられた回路によって発生され
た信号との論理和を得る方式である。
【００１９】こうした技術的思想に基づいた場合，技術
的課題は上記特許請求の範囲における請求項１〜請求項
５記載の内容により定義されるような記憶装置のリセッ
ト信号発生回路によって解決される。また，こうした技
術的課題は，請求項６〜請求項８記載の内容により定義
されるような，記憶装置のリセット信号発生方法によっ
ても解決される。
的課題は上記特許請求の範囲における請求項１〜請求項
５記載の内容により定義されるような記憶装置のリセッ
ト信号発生回路によって解決される。また，こうした技
術的課題は，請求項６〜請求項８記載の内容により定義
されるような，記憶装置のリセット信号発生方法によっ
ても解決される。
【００２０】本発明に係るリセット信号発生回路および
リセット信号発生方法の特徴と利点は，例示のために取
り上げられ，本発明を限定するものではない，以下の実
施例の詳細な説明と，関連する図面を参照することによ
って明らかになる。
リセット信号発生方法の特徴と利点は，例示のために取
り上げられ，本発明を限定するものではない，以下の実
施例の詳細な説明と，関連する図面を参照することによ
って明らかになる。
【００２１】
【実施例】以下，本発明に係るリセット信号発生回路お
よびリセット信号発生方法の実施例を図面に基づいて詳
細に説明する。図１は，半導体に集積化され，電気的に
プログラム可能な不揮発性記憶装置の概略構成を図式的
に示したものである。図１における不揮発性記憶装置１
は，具体的には“フラッシュ”タイプの記憶装置である
が，本発明はそれに限定されるものではない。
よびリセット信号発生方法の実施例を図面に基づいて詳
細に説明する。図１は，半導体に集積化され，電気的に
プログラム可能な不揮発性記憶装置の概略構成を図式的
に示したものである。図１における不揮発性記憶装置１
は，具体的には“フラッシュ”タイプの記憶装置である
が，本発明はそれに限定されるものではない。
【００２２】この不揮発性記憶装置１は，メモリ・マト
リクス２と論理制御回路３，そして，メモリ・マトリク
ス２と論理制御回路３との間を電気的に接続するバス・
タイプの電気接続部４とによって構成されている。
リクス２と論理制御回路３，そして，メモリ・マトリク
ス２と論理制御回路３との間を電気的に接続するバス・
タイプの電気接続部４とによって構成されている。
【００２３】また，上記不揮発性記憶装置１には，５Ｖ
程度の供給電圧Ｖｃｃと１２Ｖ程度のプログラミング電
圧Ｖｐｐが供給されている。これらの電圧（Ｖｃｃ，Ｖ
ｐｐ）は，それぞれ対応する入力端子あるいはピンを介
して不揮発性記憶装置１に供給される。
程度の供給電圧Ｖｃｃと１２Ｖ程度のプログラミング電
圧Ｖｐｐが供給されている。これらの電圧（Ｖｃｃ，Ｖ
ｐｐ）は，それぞれ対応する入力端子あるいはピンを介
して不揮発性記憶装置１に供給される。
【００２４】さらに，上記不揮発性記憶装置１は，供給
電圧Ｖｃｃ，プログラミング電圧Ｖｐｐ，および，信号
アースＧＮＤ間に接続された閾値検出回路５を含んでい
る。この閾値検出回路５は，予め決められた最小値Ｖｃ
ｃｍｉｎ以下に供給電圧が低下した場合に，“ｈｉｇ
ｈ”の論理値を有する論理信号ＬｏｗＶｃｃが現れる出
力端子６を有している。
電圧Ｖｃｃ，プログラミング電圧Ｖｐｐ，および，信号
アースＧＮＤ間に接続された閾値検出回路５を含んでい
る。この閾値検出回路５は，予め決められた最小値Ｖｃ
ｃｍｉｎ以下に供給電圧が低下した場合に，“ｈｉｇ
ｈ”の論理値を有する論理信号ＬｏｗＶｃｃが現れる出
力端子６を有している。
【００２５】また，閾値検出回路５は，予め決められた
最小値Ｖｐｐｍｉｎより高いプログラミング電圧Ｖｐｐ
が存在している場合だけ動作する。この状態（Ｖｐｐ＞
Ｖｐｐｍｉｎ）にあっては，信号ＬｏｗＶｃｃは，供給
電圧Ｖｃｃが最小閾値Ｖｃｃｍｉｎ以下に低下した場合
に“ｈｉｇｈ”論理になる。閾値Ｖｃｃｍｉｎに関連す
る信号ＬｏｗＶｃｃのパターンを図２のグラフに示す。
最小値Ｖｐｐｍｉｎより高いプログラミング電圧Ｖｐｐ
が存在している場合だけ動作する。この状態（Ｖｐｐ＞
Ｖｐｐｍｉｎ）にあっては，信号ＬｏｗＶｃｃは，供給
電圧Ｖｃｃが最小閾値Ｖｃｃｍｉｎ以下に低下した場合
に“ｈｉｇｈ”論理になる。閾値Ｖｃｃｍｉｎに関連す
る信号ＬｏｗＶｃｃのパターンを図２のグラフに示す。
【００２６】さらに，上記不揮発性記憶装置１には，リ
セット論理信号ＰＯＲ（パワー・オン・リセット）を発
生するＰＯＲ信号発生回路７も設けられている。このＰ
ＯＲ信号発生回路７には供給電圧Ｖｃｃが供給され，ま
た，プログラミング電圧Ｖｐｐが存在しない場合に作動
する。不揮発性記憶装置１がＯＮされた場合，それは最
も重要な役割を果たす。
セット論理信号ＰＯＲ（パワー・オン・リセット）を発
生するＰＯＲ信号発生回路７も設けられている。このＰ
ＯＲ信号発生回路７には供給電圧Ｖｃｃが供給され，ま
た，プログラミング電圧Ｖｐｐが存在しない場合に作動
する。不揮発性記憶装置１がＯＮされた場合，それは最
も重要な役割を果たす。
【００２７】リセット論理信号ＰＯＲは，ＰＯＲ信号発
生回路７の出力端子８に現れ，電源ＯＮあるいは電源Ｏ
ＦＦの際，それは，電圧Ｖｃｃが予め決められた値Ｖａ
と，最小閾値Ｖｃｃｍｉｎ以下の限界である値Ｖｂの２
つの値の間になるまで供給電圧Ｖｃｃの値に追従する。
リセット論理信号ＰＯＲのパターンを図３のグラフに示
す。
生回路７の出力端子８に現れ，電源ＯＮあるいは電源Ｏ
ＦＦの際，それは，電圧Ｖｃｃが予め決められた値Ｖａ
と，最小閾値Ｖｃｃｍｉｎ以下の限界である値Ｖｂの２
つの値の間になるまで供給電圧Ｖｃｃの値に追従する。
リセット論理信号ＰＯＲのパターンを図３のグラフに示
す。
【００２８】本発明によれば，好適に，不揮発性記憶装
置１は，２つの入力端子９，１１と１つの出力端子１２
を有する論理ゲート１０により構成されている。論理ゲ
ート１０はＯＲタイプである。該論理ゲート１０の入力
端子９および１１は，それぞれ，閾値検出回路５の出力
端子６とＰＯＲ信号発生回路７の出力端子８に接続され
ている。
置１は，２つの入力端子９，１１と１つの出力端子１２
を有する論理ゲート１０により構成されている。論理ゲ
ート１０はＯＲタイプである。該論理ゲート１０の入力
端子９および１１は，それぞれ，閾値検出回路５の出力
端子６とＰＯＲ信号発生回路７の出力端子８に接続され
ている。
【００２９】その結果，論理ゲート１０の第１の入力端
子９には論理信号ＬｏｗＶｃｃが入力され，第２の入力
端子１１には，論理信号ＰＯＲが入力される。論理ゲー
ト１０の出力端子１２は入力信号の論理和によって決め
られ，論理制御回路３に対してリセット信号を供給す
る。
子９には論理信号ＬｏｗＶｃｃが入力され，第２の入力
端子１１には，論理信号ＰＯＲが入力される。論理ゲー
ト１０の出力端子１２は入力信号の論理和によって決め
られ，論理制御回路３に対してリセット信号を供給す
る。
【００３０】以下，上記リセット信号を発生するための
方法について説明する。上記した説明により明らかなよ
うに，本発明に係る方法は，不揮発性記憶装置１の電源
立ち上がり期間中に，閾値検出回路５からの出力信号
（ＬｏｗＶｃｃ）とＰＯＲ信号発生回路７によって発生
されるリセット論理信号ＰＯＲとの間における変化関数
としてのリセット信号を論理制御回路３に供給できるよ
うにするものである。具体的には，その変化関数は論理
和（ＯＲ）である。
方法について説明する。上記した説明により明らかなよ
うに，本発明に係る方法は，不揮発性記憶装置１の電源
立ち上がり期間中に，閾値検出回路５からの出力信号
（ＬｏｗＶｃｃ）とＰＯＲ信号発生回路７によって発生
されるリセット論理信号ＰＯＲとの間における変化関数
としてのリセット信号を論理制御回路３に供給できるよ
うにするものである。具体的には，その変化関数は論理
和（ＯＲ）である。
【００３１】論理ゲート１０の出力端子１２におけるリ
セット信号は，プログラミング電圧Ｖｐｐが存在してい
る場合（もちろん，ＶｃｃｍｉｎがＶｂより大きい場合
に限られる）における信号ＬｏｗＶｃｃと同様に動作
し，プログラミング電圧Ｖｐｐが存在しない場合，論理
信号ＰＯＲのパターンＯを二重化する。
セット信号は，プログラミング電圧Ｖｐｐが存在してい
る場合（もちろん，ＶｃｃｍｉｎがＶｂより大きい場合
に限られる）における信号ＬｏｗＶｃｃと同様に動作
し，プログラミング電圧Ｖｐｐが存在しない場合，論理
信号ＰＯＲのパターンＯを二重化する。
【００３２】このように，ＯＮされた場合，そして，プ
ログラミング電圧Ｖｐｐが存在していない場合，不揮発
性記憶装置１の論理制御回路３全体は，供給電圧Ｖｃｃ
の値がＶａとＶｂとの間にある限り，リセット状態に保
持される。このようにして，回路全体はその動作が開始
される前に定義されたような論理状態を示し，それによ
って，上に述べたような先行技術に伴う問題点が解決さ
れるものである。
ログラミング電圧Ｖｐｐが存在していない場合，不揮発
性記憶装置１の論理制御回路３全体は，供給電圧Ｖｃｃ
の値がＶａとＶｂとの間にある限り，リセット状態に保
持される。このようにして，回路全体はその動作が開始
される前に定義されたような論理状態を示し，それによ
って，上に述べたような先行技術に伴う問題点が解決さ
れるものである。
【００３３】この回路内において用いられる閾値Ｖａと
Ｖｂの値は，不揮発性記憶装置１の適切な動作のための
必要条件に合わせて設定される。例えば，閾値ＶｂはＶ
ｃｃｍｉｎより下でなければならないが，すべての場合
において，それによって装置全体の論理がうまく動作す
ると考えられる電圧には等しくなければならない。
Ｖｂの値は，不揮発性記憶装置１の適切な動作のための
必要条件に合わせて設定される。例えば，閾値ＶｂはＶ
ｃｃｍｉｎより下でなければならないが，すべての場合
において，それによって装置全体の論理がうまく動作す
ると考えられる電圧には等しくなければならない。
【００３４】さらに，ＰＷＤ（ディープ・パワー・ダウ
ン）を備えた記憶装置においては，この端子は装置にお
ける電力消費を下げるという機能を果たすだけで，外部
からのリセット操作は不必要になる。
ン）を備えた記憶装置においては，この端子は装置にお
ける電力消費を下げるという機能を果たすだけで，外部
からのリセット操作は不必要になる。
【００３５】このように，本発明による方式を用いるこ
とによって，低電力消費（low consumption)を必要とし
ないユーザーは，ＰＷＤ端子を直接接地することもでき
る。これによって記憶装置の構造はより簡単になる。
とによって，低電力消費（low consumption)を必要とし
ないユーザーは，ＰＷＤ端子を直接接地することもでき
る。これによって記憶装置の構造はより簡単になる。
【００３６】
【発明の効果】以上，説明した通り，本発明に係るリセ
ット信号発生回路およびリセット信号発生方法にあって
は，リセット・モードの場合，装置の電源ＯＮ段階，す
なわち，供給電圧Ｖｃｃが０から定常状態の値に上げら
れた場合でも制御することができ，内部制御論理の初期
状態が不確定な状態でなくなるという効果がある。
ット信号発生回路およびリセット信号発生方法にあって
は，リセット・モードの場合，装置の電源ＯＮ段階，す
なわち，供給電圧Ｖｃｃが０から定常状態の値に上げら
れた場合でも制御することができ，内部制御論理の初期
状態が不確定な状態でなくなるという効果がある。
【００３７】また，ＰＷＤ（ディープ・パワー・ダウ
ン）ピンの場合にあっても，ユーザーによってリセット
信号を起動してもらう必要がなくなり，外部からのリセ
ット操作が不必要になり，また，装置の構造がより簡単
なものとなる。
ン）ピンの場合にあっても，ユーザーによってリセット
信号を起動してもらう必要がなくなり，外部からのリセ
ット操作が不必要になり，また，装置の構造がより簡単
なものとなる。
【図１】本発明に係るリセット信号発生回路を組み込ん
だ不揮発性記憶装置を示す回路図である。
だ不揮発性記憶装置を示す回路図である。
【図２】図１に示した記憶装置内に存在する１組の電気
信号のパターン（Ｖ）と時間（ｔ）の関係を図式的に示
すグラフである。
信号のパターン（Ｖ）と時間（ｔ）の関係を図式的に示
すグラフである。
【図３】図１に示した記憶装置内に存在する１組の電気
信号のパターン（Ｖ）と時間（ｔ）の関係を図式的に示
すグラフである。
信号のパターン（Ｖ）と時間（ｔ）の関係を図式的に示
すグラフである。
１ 不揮発性記憶装置 ２ メモリ・マトリクス ３ 論理制御回路 ４ 電気接続部 ５ 閾値検出回路 ６ 出力端子 ７ ＰＯＲ信号発生回路 ８ 出力端子 ９ 入力端子 １０ 論理ゲート １１ 入力端子 １２ 出力端子
Claims (8)
- 【請求項１】 供給電圧（Ｖｃｃ）とプログラミング電
圧（Ｖｐｐ）とが供給されるメモリ・セルのマトリクス
と制御論理部，および，予め決められた最低値（Ｖｃｃ
ｍｉｎ）以下への供給電圧（Ｖｃｃ）の低下を検出する
閾値検出回路とから構成され，少なくとも２つの入力端
子および１つの出力端子を有する論理ゲートを含んでお
り，前記論理ゲートの第１の入力端子が前記閾値検出回
路の出力端子に接続されており，前記論理ゲートの第２
の入力端子がリセット信号（ＰＯＲ）発生器の出力端子
に接続され，さらに，前記論理ゲートの出力端子が前記
制御論理部に接続されていることを特徴とする，電気的
にプログラム可能な不揮発性記憶装置におけるリセット
信号発生回路。 - 【請求項２】 前記論理ゲートが，ＯＲタイプであるこ
とを特徴とする請求項１記載のリセット信号発生回路 - 【請求項３】 前記リセット信号（ＰＯＲ）発生器に対
して前記供給電圧（Ｖｃｃ）だけが供給されることを特
徴とする請求項１記載のリセット信号発生回路。 - 【請求項４】 前記供給電圧（Ｖｃｃ）が最小閾値（Ｖ
ａ）と最大閾値（Ｖｂ）との間の範囲にあるとき，前記
リセット信号（ＰＯＲ）が前記供給電圧（Ｖｃｃ）と同
じ値であることを特徴とする請求項１記載のリセット信
号発生回路。 - 【請求項５】 前記最大閾値（Ｖｂ）の値が，予め決め
られた供給電圧（Ｖｃｃ）の最小値（Ｖｃｃｍｉｎ）よ
り低いことを特徴とする請求項４記載のリセット信号発
生回路。 - 【請求項６】 供給電圧（Ｖｃｃ）およびプログラミン
グ電圧（Ｖｐｐ）が供給されるメモリ・セルのマトリク
スと制御論理部，および，予め決められた最低値（Ｖｃ
ｃｍｉｎ）以下への供給電圧（Ｖｃｃ）の低下を検出す
る閾値検出回路とから構成され，該リセット信号が，前
記閾値検出回路からの出力信号と不揮発性記憶装置の電
源立ち上がり期間内に発生されるリセット信号（ＰＯ
Ｒ）との間の変化関数として前記制御論理部に入力され
ることを特徴とする，電気的にプログラム可能な不揮発
性記憶装置におけるリセット信号発生方法。 - 【請求項７】 前記変化関数が，論理和（ＯＲ）である
ことを特徴とする請求項６記載のリセット信号発生方
法。 - 【請求項８】 前記リセット信号（ＰＯＲ）が，プログ
ラミング電圧（Ｖｐｐ）の不在時にも発生することを特
徴とする請求項６記載のリセット信号発生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96901116A EP0753456A4 (en) | 1995-01-04 | 1996-01-25 | POWER TRANSMISSION DEVICE FOR HELICOPTERS |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT938305406 | 1993-12-31 | ||
| EP93830540A EP0661714B1 (en) | 1993-12-31 | 1993-12-31 | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07253830A true JPH07253830A (ja) | 1995-10-03 |
| JP2619615B2 JP2619615B2 (ja) | 1997-06-11 |
Family
ID=8215297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11895A Expired - Fee Related JP2619615B2 (ja) | 1993-12-31 | 1995-01-04 | リセット信号発生回路およびリセット信号発生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5586077A (ja) |
| EP (1) | EP0661714B1 (ja) |
| JP (1) | JP2619615B2 (ja) |
| DE (1) | DE69325458T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424451B1 (ko) * | 1998-05-08 | 2004-03-24 | 인텔 코오퍼레이션 | 프로그램가능 논리 장치를 위한 패스트 프로덕션프로그래밍 및 저전압 내부 시스템 기록 방법 및 장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745415B1 (fr) * | 1996-02-22 | 1998-05-22 | Sgs Thomson Microelectronics | Circuit d'inhibition de fonctionnement |
| US6201751B1 (en) * | 1999-03-08 | 2001-03-13 | Micron Technology, Inc. | Integrated circuit power-up controllers, integrated circuit power-up circuits, and integrated circuit power-up methods |
| US7215587B2 (en) * | 2005-07-05 | 2007-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tracking circuit for a memory device |
| TWI397818B (zh) | 2010-07-27 | 2013-06-01 | Transcend Information Inc | 儲存裝置及其運作方法 |
| KR102081923B1 (ko) * | 2013-02-04 | 2020-02-26 | 삼성전자주식회사 | 메모리 시스템 및 메모리 컨트롤러의 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214031A (ja) * | 1984-04-09 | 1985-10-26 | Hitachi Ltd | マイコンのリセツト回路 |
| JPH01173827U (ja) * | 1988-05-11 | 1989-12-11 | ||
| JPH05196662A (ja) * | 1992-01-22 | 1993-08-06 | Hitachi Ltd | 電源電圧監視装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019996A (en) * | 1988-08-29 | 1991-05-28 | Advanced Micro Devices, Inc. | Programmable power supply level detection and initialization circuitry |
| JPH0743952B2 (ja) * | 1988-11-30 | 1995-05-15 | 日本電気株式会社 | 電源電圧低下検出回路 |
| JP2522381B2 (ja) * | 1989-02-27 | 1996-08-07 | 日本電気株式会社 | 半導体装置 |
| JPH02241319A (ja) * | 1989-03-13 | 1990-09-26 | Fujitsu Ltd | 電源保護制御方式 |
| US4975883A (en) * | 1990-03-29 | 1990-12-04 | Intel Corporation | Method and apparatus for preventing the erasure and programming of a nonvolatile memory |
| KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
| US5450417A (en) * | 1993-10-26 | 1995-09-12 | Texas Instruments Incorporated | Circuit for testing power-on-reset circuitry |
-
1993
- 1993-12-31 DE DE69325458T patent/DE69325458T2/de not_active Expired - Fee Related
- 1993-12-31 EP EP93830540A patent/EP0661714B1/en not_active Expired - Lifetime
-
1994
- 1994-12-29 US US08/366,212 patent/US5586077A/en not_active Expired - Lifetime
-
1995
- 1995-01-04 JP JP11895A patent/JP2619615B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214031A (ja) * | 1984-04-09 | 1985-10-26 | Hitachi Ltd | マイコンのリセツト回路 |
| JPH01173827U (ja) * | 1988-05-11 | 1989-12-11 | ||
| JPH05196662A (ja) * | 1992-01-22 | 1993-08-06 | Hitachi Ltd | 電源電圧監視装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424451B1 (ko) * | 1998-05-08 | 2004-03-24 | 인텔 코오퍼레이션 | 프로그램가능 논리 장치를 위한 패스트 프로덕션프로그래밍 및 저전압 내부 시스템 기록 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0661714A1 (en) | 1995-07-05 |
| JP2619615B2 (ja) | 1997-06-11 |
| EP0661714B1 (en) | 1999-06-23 |
| DE69325458D1 (de) | 1999-07-29 |
| US5586077A (en) | 1996-12-17 |
| DE69325458T2 (de) | 1999-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| US6642757B2 (en) | Semiconductor memory device having a power-on reset circuit | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| US5172012A (en) | Power-on clearing circuit in semiconductor IC | |
| EP0787993A1 (en) | Voltage detecting circuit, a power on/off resetting circuit, and a semiconductor device | |
| KR101443419B1 (ko) | 고전압 메모리 교란을 방지하기 위한 방법 및 회로 | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| US6518823B1 (en) | One-time programmable logic device | |
| KR100302589B1 (ko) | 기준전압발생기의스타트업회로 | |
| JPH07326194A (ja) | 不揮発性メモリ用電圧ブースタ | |
| JPH10206472A (ja) | 自動範囲決定低電圧検出回路 | |
| US4612632A (en) | Power transition write protection for PROM | |
| US7180811B2 (en) | Semiconductor memory device informing internal voltage level using ready/busy pin | |
| US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
| US5157270A (en) | Reset signal generating circuit | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| US6885238B2 (en) | Clamp circuit with fuse options | |
| JP3816736B2 (ja) | 半導体装置 | |
| US7221200B1 (en) | Programmable low voltage reset apparatus for multi-Vdd chips | |
| KR100550637B1 (ko) | 저전압 감지기를 내장한 고전압 검출기 | |
| JP4188563B2 (ja) | プログラマブル・ロジック・デバイスのための高速製造プログラミングおよび低電圧イン‐システム書き込みの方法および装置 | |
| JP3537989B2 (ja) | 不揮発性半導体記憶装置 | |
| KR0137343B1 (ko) | 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 | |
| JP3219724B2 (ja) | 漏電防止装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |