JP3900731B2 - 電源スイッチ回路 - Google Patents
電源スイッチ回路 Download PDFInfo
- Publication number
- JP3900731B2 JP3900731B2 JP03666299A JP3666299A JP3900731B2 JP 3900731 B2 JP3900731 B2 JP 3900731B2 JP 03666299 A JP03666299 A JP 03666299A JP 3666299 A JP3666299 A JP 3666299A JP 3900731 B2 JP3900731 B2 JP 3900731B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pmos transistor
- cut
- signal
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電池の出力電圧を負荷に供給するための電源スイッチ回路に係り、特に過負荷電流や負荷短絡から電池を保護し、装置が発熱によって発火するのを防止できるようにした電源スイッチ回路に関するものである。
【０００２】
【従来の技術】
電池動作のビデオカメラや携帯端末機等の携帯電気機器は、当該機器全体の機能を動作させるための主電池と、時計、カレンダー、データ保持用等のバックアップ電池を搭載している。
【０００３】
このような２電池式の携帯電気機器では、図５に示すように、主電池Ｂ１とバックアップ電池Ｂ２の各々の正極出力経路にダイオードＤ１，Ｄ２を挿入して、主電池Ｂ１の電圧がバックアップ電池Ｂ２のそれより低下すると、バックアップ電池Ｂ１により電力を供給するようにしている。
【０００４】
また、もう少し複雑なものでは、図６に示すように、図５おけるダイオードＤ１，Ｄ２に代えてＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を接続し、主電池Ｂ１側の電圧を電圧検出部２１で常時監視しておいて、その主電池Ｂ１の電圧が所定値を下回ったときそこから検出信号「Ｈ」を出力して、トランジスタＭＰ１１をオン→オフ、ＭＰ１２をオフ→オンに切替えるようにしたものもある。ＩＮＶ１１はトランジスタＭＰ１１，ＭＰ１２の一方を選択するためのインバータである。
【０００５】
【発明が解決しようとする課題】
ところが、図５の回路では、過剰な負荷電流が流れたりあるいは負荷が短絡したような場合に、電池が破損するおそれがあり、最悪の場合、発熱による発火を起こすおそれがある。また、図６の回路では、トランジスタＭＰ１１，ＭＰ１２をカットオフ領域と飽和領域で使用しているので、負荷電流が過剰になる場合の細かい制御ができない。
【０００６】
本発明の課題は、過電流が流れたり負荷が短絡した場合にも回路が保護され、また過電流に至らないけれども過剰電流が流れた場合にそれを規制できるようにした電源スイッチ回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、入力端子と出力端子との間に接続したスイッチ素子と、カットオフ信号入力により前記スイッチ素子をカットオフさせ非カットオフ信号入力により前記スイッチ素子を完全導通させる制御部と、前記スイッチ素子に流れる負荷電流と相似な電流を流す過電流検出部と、該過電流検出部で検出された電流が所定値を超えると動作して前記制御部をして前記スイッチ素子の内部抵抗を増大させて前記負荷電流を制限する検出信号増幅部とを具備し、前記検出信号増幅部に、前記制御部に前記カットオフ信号が入力するときオフする別のスイッチ素子を接続し、前記カットオフ信号入力時に前記検出信号増幅部を完全に非動作状態にするよう構成した。
【０００８】
第２の発明は、第１の発明において、前記スイッチ素子が、第１のＰＭＯＳトランジスタで構成され、前記過電流検出部が、前記出力端子に接続した第１の抵抗と、該第１の抵抗と前記入力端子との間に接続した第２のＰＭＯＳトランジスタとを有し、該第２のＰＭＯＳトランジスタのゲートが前記第１のＰＭＯＳトランジスタのゲートに共通接続されてなり、前記検出信号増幅部が、前記出力端子に接続された第１のＮＭＯＳトランジスタと、前記入力端子に接続された第２の抵抗と、前記第１のＮＭＯＳトランジスタと前記第２の抵抗との間に接続された第４のＰＭＯＳトランジスタとを有し、前記第１のＮＭＯＳトランジスタは前記第１の抵抗に発生する電圧が所定値を超えると導通し、前記第４のＰＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフするようにしてなり、前記制御部が、前記入力端子と前記第１のＰＭＯＳトランジスタのゲートとの間に直列接続された第３のＰＭＯＳトランジスタおよび第３の抵抗と、前記第１のＰＭＯＳトランジスタのゲートと接地との間に直列接続された第２，第３のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点と接地との間に接続された第４のＮＭＯＳトランジスタを有し、前記第２のＮＭＯＳトランジスタおよび前記第３のＰＭＯＳトランジスタのゲートは前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点に各々接続され、前記第３のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフし、前記第４のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオフし「Ｌ」のときオンするようにしてなるよう構成した。
【００１１】
【発明の実施の形態】
［実施形態１］
図１は本発明の実施形態１の電源スイッチ回路の回路図である。１は電池Ｂ１又はＢ２が接続される入力端子２と負荷（図示せず）に接続される出力端子３との間に接続したスイッチ素子であり、ＰＭＯＳトランジスタＭＰ１から構成されている。
【００１２】
４はそのスイッチ素子１に流れる電流が所定値を超えるか否かを検出する過電流検出部であり、ＰＭＯＳトランジスタＭＰ２と抵抗Ｒ１から構成されている。このトランジスタＭＰ２は前記トランジスタＭＰ１とカレントミラー接続関係にあり、そのトランジスタＭＰ１に流れる負荷電流に相似な小さな電流がＭＰ１，ＭＰ２の面積比に応じてそのトランジスタＭＰ２に流れ、それに対応した電圧Ｖａが抵抗Ｒ１に発生する。
【００１３】
５はその過電流検出部４の検出信号Ｖａを増幅する検出信号増幅部であり、ＮＭＯＳトランジスタＭＮ１と抵抗Ｒ２から構成されている。ここでは、抵抗Ｒ１に発生した電圧Ｖａに応じてそのトランジスタＭＮ１の内部抵抗が減少し、ドレイン側の電圧Ｖｂを低下させる。
【００１４】
６はスイッチ素子１の動作を制御するための第１制御部であり、ＰＭＯＳトランジスタＭＰ３と抵抗Ｒ３から構成されている。ここでは、トランジスタＭＰ３が導通するとその内部抵抗に応じて抵抗Ｒ３を介して電源電圧VinがトランジスタＭＰ１のゲートに印加し、そのトランジスタＭＰ１の導通状態を制御する。
【００１５】
７は制御端子８に外部から入力する制御信号Ｖｃや検出信号増幅部５の信号Ｖｂに応じてスイッチ素子１や第１制御部６を制御する第２制御部であり、ＮＭＯＳトランジスタＭＮ２，ＭＮ３，ＭＮ４とインバータＩＮＶ１から構成されている。ここでは、制御端子８が「Ｈ」（非カットオフ）のときはトランジスタＭＮ３がオンでトランジスタＭＮ４がオフ、「Ｌ」（カットオフ）のときはその逆に制御される。また、トランジスタＭＮ２は検出信号増幅部５の電圧Ｖｂに応じて内部抵抗が制御される。
【００１６】
さて、通常動作時では、制御端子８の制御信号Ｖｃが「Ｈ」（非カットオフ）になっており、トランジスタＭＮ３がオン、ＭＮ４がオフの状態にある。
【００１７】
このとき、トランジスタＭＰ１を通って出力端子３に流れる負荷電流が正常値（所定値以下）であれば、トランジスタＭＰ２を流れる電流もそれに対応して正常であり、抵抗Ｒ１に発生する電圧Ｖａは小さくなっており、トランジスタＭＮ１はカットオフ状態で内部抵抗は高く、電圧Ｖｂは高く（＝Ｖin）なって、トランジスタＭＮ２は十分導通している。また、トランジスタＭＰ３はカットオフ状態にある。よって、トランジスタＭＰ１はそのゲートが接地ＧＮＤに接続され、飽和領域で動作している。
【００１８】
次に、負荷電流が増大し、抵抗Ｒ１に発生する電圧Ｖａが増大しきてトランジスタＭＮ１のしきい値電圧（Ｖth）を超えると、そのトランジスタＭＮ１の内部抵抗が減少して電圧Ｖｂが低下する。このため、トランジスタＭＮ２はその内部抵抗が大きくなりトランジスタＭＰ１、ＭＰ２の内部抵抗を大きくする方向に作用する。また、電圧Ｖｂの低下によりトランジスタＭＰ３の内部抵抗は逆に小さくなり、これも、トランジスタＭＰ１、ＭＰ２の内部抵抗を大きくする方向に作用する。
【００１９】
以上のようにして、負荷電流が増大するとそれを減少させる方向にトランジスタＭＰ１の内部抵抗が変化してシステム保護が図られる。このとき、トランジスタＭＰ２も同時に制御されるため、電圧Ｖａも低下する方向に変化するが、この電圧ＶａがトランジスタＭＮ１のしきい値電圧（Ｖth）より若干大きな値で落ち着くよう、抵抗Ｒ１〜Ｒ３、トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２，ＭＰ３を設定しておく。この結果、出力電流Ｉoutと出力電圧Ｖoutの関係は、図２のＡ点からＢ点に移りここにとどまる。なお、負荷が短絡したときも、同様な動作により、図２のＢ点に落ち着く。
【００２０】
次に、制御端子８の制御信号が「Ｌ」（カットオフ）になると、トランジスタＭＮ３がオフ、ＭＮ４がオンになって、トランジスタＭＰ３のゲートが接地に接続され、そのトランジスタＭＰ３が完全にオンする。このため、トランジスタＭＰ１はカットオフし、負荷電流はカットされ、図２のＣ点の状態となる。
【００２１】
以上のようにこの実施形態１では、通常動作時は必要な負荷電流を供給し、その負荷電流が大きくなったときや負荷短絡時に負荷電流が制限されて、電池が保護される。また、トランジスタＭＰ１以外のトランジスタは大きな電流を流す必要がないので、小さな素子で済み、電池動作のシステムに一体化（１チップ化）する際であっても、面積増加はわずかで済む。
【００２２】
［実施形態２］
図３は上記した電源スイッチ回路を符号１０，１１に示すように、２個使用して主電池Ｂ１とバックアップ電池Ｂ２の切替えに使用した実施形態を示すものである。電圧検出部１２は主電池Ｂ１の電圧が所定値以上では「Ｈ」、所定値未満となる「Ｌ」の検出信号を出力する。ＩＮＶ２はインバータである。
【００２３】
この結果、図３の電源システムでは、主電池Ｂ１が所定値以上のとき電源スイッチ回路１０が動作して主電池Ｂ１の電圧が出力電圧Ｖoutとして出力するが、当該所定値を下回ると、電源スイッチ回路１０がカットオフし、電源スイッチ回路１１が動作して、バックアップ電池Ｂ２の電圧が出力電圧Ｖoutとして出力する。また、いずれの電源スイッチ回路１０，１１においても、負荷電流が所定値を超えるときは前記した保護動作に入り、出力電流が制限される。
【００２４】
［実施形態３］
図４は図１に示した電源スイッチ回路の変形例を示す図である。ここでは、図１の回路における検出信号増幅部５を、その抵抗Ｒ２に直列にＰＭＯＳトランジスタＭＰ４を接続した検出信号増幅部５’に変更し、このトランジスタＭＰ４のゲートを第２制御部７のインバータＩＮＶ１の出力信号で制御するようにしたものである。
【００２５】
この電源スイッチ回路では、制御信号Ｖｃが「Ｌ」（カットオフ）時にはトランジスタＭＰ１，ＭＰ２がカットオフになるが、トランジスタＭＰ４もカットオフになるので、抵抗Ｒ２、トランジスタＭＮ４の経由で流れる電流を遮断できるので、無駄な電流消費を防止できる。
【００２６】
【発明の効果】
以上から本発明の電源スイッチ回路によれば、カットオフ信号の入力に応じた動作の外に、負荷電流が大きいときや負荷短絡時に負荷電流を所定値以下に制限する保護動作が行われ、電池や負荷の保護の万全を図ることができる。また、過負荷や負荷短絡により直ちにカットオフするのではないので、コンピュータシステムの保護が図りやすい利点もある。
【図面の簡単な説明】
【図１】 本発明の実施形態１の電源スイッチ回路の回路図である。
【図２】 図１の回路の動作特性図である。
【図３】 本発明の実施形態２の電源システムの回路図である。
【図４】 本発明の実施形態３の電源スイッチ回路の回路図である。
【図５】 従来の電源システムの回路図である。
【図６】 従来の別の電源システムの回路図である。
【符号の説明】
１：スイッチ素子、２：入力端子、３：出力端子、４：電流検出部、５、５’：検出信号増幅部、６：第１制御部、７：第２制御部。
【発明の属する技術分野】
本発明は、電池の出力電圧を負荷に供給するための電源スイッチ回路に係り、特に過負荷電流や負荷短絡から電池を保護し、装置が発熱によって発火するのを防止できるようにした電源スイッチ回路に関するものである。
【０００２】
【従来の技術】
電池動作のビデオカメラや携帯端末機等の携帯電気機器は、当該機器全体の機能を動作させるための主電池と、時計、カレンダー、データ保持用等のバックアップ電池を搭載している。
【０００３】
このような２電池式の携帯電気機器では、図５に示すように、主電池Ｂ１とバックアップ電池Ｂ２の各々の正極出力経路にダイオードＤ１，Ｄ２を挿入して、主電池Ｂ１の電圧がバックアップ電池Ｂ２のそれより低下すると、バックアップ電池Ｂ１により電力を供給するようにしている。
【０００４】
また、もう少し複雑なものでは、図６に示すように、図５おけるダイオードＤ１，Ｄ２に代えてＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を接続し、主電池Ｂ１側の電圧を電圧検出部２１で常時監視しておいて、その主電池Ｂ１の電圧が所定値を下回ったときそこから検出信号「Ｈ」を出力して、トランジスタＭＰ１１をオン→オフ、ＭＰ１２をオフ→オンに切替えるようにしたものもある。ＩＮＶ１１はトランジスタＭＰ１１，ＭＰ１２の一方を選択するためのインバータである。
【０００５】
【発明が解決しようとする課題】
ところが、図５の回路では、過剰な負荷電流が流れたりあるいは負荷が短絡したような場合に、電池が破損するおそれがあり、最悪の場合、発熱による発火を起こすおそれがある。また、図６の回路では、トランジスタＭＰ１１，ＭＰ１２をカットオフ領域と飽和領域で使用しているので、負荷電流が過剰になる場合の細かい制御ができない。
【０００６】
本発明の課題は、過電流が流れたり負荷が短絡した場合にも回路が保護され、また過電流に至らないけれども過剰電流が流れた場合にそれを規制できるようにした電源スイッチ回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するための第１の発明は、入力端子と出力端子との間に接続したスイッチ素子と、カットオフ信号入力により前記スイッチ素子をカットオフさせ非カットオフ信号入力により前記スイッチ素子を完全導通させる制御部と、前記スイッチ素子に流れる負荷電流と相似な電流を流す過電流検出部と、該過電流検出部で検出された電流が所定値を超えると動作して前記制御部をして前記スイッチ素子の内部抵抗を増大させて前記負荷電流を制限する検出信号増幅部とを具備し、前記検出信号増幅部に、前記制御部に前記カットオフ信号が入力するときオフする別のスイッチ素子を接続し、前記カットオフ信号入力時に前記検出信号増幅部を完全に非動作状態にするよう構成した。
【０００８】
第２の発明は、第１の発明において、前記スイッチ素子が、第１のＰＭＯＳトランジスタで構成され、前記過電流検出部が、前記出力端子に接続した第１の抵抗と、該第１の抵抗と前記入力端子との間に接続した第２のＰＭＯＳトランジスタとを有し、該第２のＰＭＯＳトランジスタのゲートが前記第１のＰＭＯＳトランジスタのゲートに共通接続されてなり、前記検出信号増幅部が、前記出力端子に接続された第１のＮＭＯＳトランジスタと、前記入力端子に接続された第２の抵抗と、前記第１のＮＭＯＳトランジスタと前記第２の抵抗との間に接続された第４のＰＭＯＳトランジスタとを有し、前記第１のＮＭＯＳトランジスタは前記第１の抵抗に発生する電圧が所定値を超えると導通し、前記第４のＰＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフするようにしてなり、前記制御部が、前記入力端子と前記第１のＰＭＯＳトランジスタのゲートとの間に直列接続された第３のＰＭＯＳトランジスタおよび第３の抵抗と、前記第１のＰＭＯＳトランジスタのゲートと接地との間に直列接続された第２，第３のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点と接地との間に接続された第４のＮＭＯＳトランジスタを有し、前記第２のＮＭＯＳトランジスタおよび前記第３のＰＭＯＳトランジスタのゲートは前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点に各々接続され、前記第３のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフし、前記第４のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオフし「Ｌ」のときオンするようにしてなるよう構成した。
【００１１】
【発明の実施の形態】
［実施形態１］
図１は本発明の実施形態１の電源スイッチ回路の回路図である。１は電池Ｂ１又はＢ２が接続される入力端子２と負荷（図示せず）に接続される出力端子３との間に接続したスイッチ素子であり、ＰＭＯＳトランジスタＭＰ１から構成されている。
【００１２】
４はそのスイッチ素子１に流れる電流が所定値を超えるか否かを検出する過電流検出部であり、ＰＭＯＳトランジスタＭＰ２と抵抗Ｒ１から構成されている。このトランジスタＭＰ２は前記トランジスタＭＰ１とカレントミラー接続関係にあり、そのトランジスタＭＰ１に流れる負荷電流に相似な小さな電流がＭＰ１，ＭＰ２の面積比に応じてそのトランジスタＭＰ２に流れ、それに対応した電圧Ｖａが抵抗Ｒ１に発生する。
【００１３】
５はその過電流検出部４の検出信号Ｖａを増幅する検出信号増幅部であり、ＮＭＯＳトランジスタＭＮ１と抵抗Ｒ２から構成されている。ここでは、抵抗Ｒ１に発生した電圧Ｖａに応じてそのトランジスタＭＮ１の内部抵抗が減少し、ドレイン側の電圧Ｖｂを低下させる。
【００１４】
６はスイッチ素子１の動作を制御するための第１制御部であり、ＰＭＯＳトランジスタＭＰ３と抵抗Ｒ３から構成されている。ここでは、トランジスタＭＰ３が導通するとその内部抵抗に応じて抵抗Ｒ３を介して電源電圧VinがトランジスタＭＰ１のゲートに印加し、そのトランジスタＭＰ１の導通状態を制御する。
【００１５】
７は制御端子８に外部から入力する制御信号Ｖｃや検出信号増幅部５の信号Ｖｂに応じてスイッチ素子１や第１制御部６を制御する第２制御部であり、ＮＭＯＳトランジスタＭＮ２，ＭＮ３，ＭＮ４とインバータＩＮＶ１から構成されている。ここでは、制御端子８が「Ｈ」（非カットオフ）のときはトランジスタＭＮ３がオンでトランジスタＭＮ４がオフ、「Ｌ」（カットオフ）のときはその逆に制御される。また、トランジスタＭＮ２は検出信号増幅部５の電圧Ｖｂに応じて内部抵抗が制御される。
【００１６】
さて、通常動作時では、制御端子８の制御信号Ｖｃが「Ｈ」（非カットオフ）になっており、トランジスタＭＮ３がオン、ＭＮ４がオフの状態にある。
【００１７】
このとき、トランジスタＭＰ１を通って出力端子３に流れる負荷電流が正常値（所定値以下）であれば、トランジスタＭＰ２を流れる電流もそれに対応して正常であり、抵抗Ｒ１に発生する電圧Ｖａは小さくなっており、トランジスタＭＮ１はカットオフ状態で内部抵抗は高く、電圧Ｖｂは高く（＝Ｖin）なって、トランジスタＭＮ２は十分導通している。また、トランジスタＭＰ３はカットオフ状態にある。よって、トランジスタＭＰ１はそのゲートが接地ＧＮＤに接続され、飽和領域で動作している。
【００１８】
次に、負荷電流が増大し、抵抗Ｒ１に発生する電圧Ｖａが増大しきてトランジスタＭＮ１のしきい値電圧（Ｖth）を超えると、そのトランジスタＭＮ１の内部抵抗が減少して電圧Ｖｂが低下する。このため、トランジスタＭＮ２はその内部抵抗が大きくなりトランジスタＭＰ１、ＭＰ２の内部抵抗を大きくする方向に作用する。また、電圧Ｖｂの低下によりトランジスタＭＰ３の内部抵抗は逆に小さくなり、これも、トランジスタＭＰ１、ＭＰ２の内部抵抗を大きくする方向に作用する。
【００１９】
以上のようにして、負荷電流が増大するとそれを減少させる方向にトランジスタＭＰ１の内部抵抗が変化してシステム保護が図られる。このとき、トランジスタＭＰ２も同時に制御されるため、電圧Ｖａも低下する方向に変化するが、この電圧ＶａがトランジスタＭＮ１のしきい値電圧（Ｖth）より若干大きな値で落ち着くよう、抵抗Ｒ１〜Ｒ３、トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２，ＭＰ３を設定しておく。この結果、出力電流Ｉoutと出力電圧Ｖoutの関係は、図２のＡ点からＢ点に移りここにとどまる。なお、負荷が短絡したときも、同様な動作により、図２のＢ点に落ち着く。
【００２０】
次に、制御端子８の制御信号が「Ｌ」（カットオフ）になると、トランジスタＭＮ３がオフ、ＭＮ４がオンになって、トランジスタＭＰ３のゲートが接地に接続され、そのトランジスタＭＰ３が完全にオンする。このため、トランジスタＭＰ１はカットオフし、負荷電流はカットされ、図２のＣ点の状態となる。
【００２１】
以上のようにこの実施形態１では、通常動作時は必要な負荷電流を供給し、その負荷電流が大きくなったときや負荷短絡時に負荷電流が制限されて、電池が保護される。また、トランジスタＭＰ１以外のトランジスタは大きな電流を流す必要がないので、小さな素子で済み、電池動作のシステムに一体化（１チップ化）する際であっても、面積増加はわずかで済む。
【００２２】
［実施形態２］
図３は上記した電源スイッチ回路を符号１０，１１に示すように、２個使用して主電池Ｂ１とバックアップ電池Ｂ２の切替えに使用した実施形態を示すものである。電圧検出部１２は主電池Ｂ１の電圧が所定値以上では「Ｈ」、所定値未満となる「Ｌ」の検出信号を出力する。ＩＮＶ２はインバータである。
【００２３】
この結果、図３の電源システムでは、主電池Ｂ１が所定値以上のとき電源スイッチ回路１０が動作して主電池Ｂ１の電圧が出力電圧Ｖoutとして出力するが、当該所定値を下回ると、電源スイッチ回路１０がカットオフし、電源スイッチ回路１１が動作して、バックアップ電池Ｂ２の電圧が出力電圧Ｖoutとして出力する。また、いずれの電源スイッチ回路１０，１１においても、負荷電流が所定値を超えるときは前記した保護動作に入り、出力電流が制限される。
【００２４】
［実施形態３］
図４は図１に示した電源スイッチ回路の変形例を示す図である。ここでは、図１の回路における検出信号増幅部５を、その抵抗Ｒ２に直列にＰＭＯＳトランジスタＭＰ４を接続した検出信号増幅部５’に変更し、このトランジスタＭＰ４のゲートを第２制御部７のインバータＩＮＶ１の出力信号で制御するようにしたものである。
【００２５】
この電源スイッチ回路では、制御信号Ｖｃが「Ｌ」（カットオフ）時にはトランジスタＭＰ１，ＭＰ２がカットオフになるが、トランジスタＭＰ４もカットオフになるので、抵抗Ｒ２、トランジスタＭＮ４の経由で流れる電流を遮断できるので、無駄な電流消費を防止できる。
【００２６】
【発明の効果】
以上から本発明の電源スイッチ回路によれば、カットオフ信号の入力に応じた動作の外に、負荷電流が大きいときや負荷短絡時に負荷電流を所定値以下に制限する保護動作が行われ、電池や負荷の保護の万全を図ることができる。また、過負荷や負荷短絡により直ちにカットオフするのではないので、コンピュータシステムの保護が図りやすい利点もある。
【図面の簡単な説明】
【図１】 本発明の実施形態１の電源スイッチ回路の回路図である。
【図２】 図１の回路の動作特性図である。
【図３】 本発明の実施形態２の電源システムの回路図である。
【図４】 本発明の実施形態３の電源スイッチ回路の回路図である。
【図５】 従来の電源システムの回路図である。
【図６】 従来の別の電源システムの回路図である。
【符号の説明】
１：スイッチ素子、２：入力端子、３：出力端子、４：電流検出部、５、５’：検出信号増幅部、６：第１制御部、７：第２制御部。
Claims (2)
- 入力端子と出力端子との間に接続したスイッチ素子と、カットオフ信号入力により前記スイッチ素子をカットオフさせ非カットオフ信号入力により前記スイッチ素子を完全導通させる制御部と、前記スイッチ素子に流れる負荷電流と相似な電流を流す過電流検出部と、該過電流検出部で検出された電流が所定値を超えると動作して前記制御部をして前記スイッチ素子の内部抵抗を増大させて前記負荷電流を制限する検出信号増幅部とを具備し、
前記検出信号増幅部に、前記制御部に前記カットオフ信号が入力するときオフする別のスイッチ素子を接続し、前記カットオフ信号入力時に前記検出信号増幅部を完全に非動作状態にするようにしたことを特徴とする電源スイッチ回路。 - 請求項１に記載の電源スイッチ回路において、
前記スイッチ素子が、第１のＰＭＯＳトランジスタで構成され、
前記過電流検出部が、前記出力端子に接続した第１の抵抗と、該第１の抵抗と前記入力端子との間に接続した第２のＰＭＯＳトランジスタとを有し、該第２のＰＭＯＳトランジスタのゲートが前記第１のＰＭＯＳトランジスタのゲートに共通接続されてなり、
前記検出信号増幅部が、前記出力端子に接続された第１のＮＭＯＳトランジスタと、前記入力端子に接続された第２の抵抗と、前記第１のＮＭＯＳトランジスタと前記第２の抵抗との間に接続された第４のＰＭＯＳトランジスタとを有し、前記第１のＮＭＯＳトランジスタは前記第１の抵抗に発生する電圧が所定値を超えると導通し、前記第４のＰＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフするようにしてなり、
前記制御部が、前記入力端子と前記第１のＰＭＯＳトランジスタのゲートとの間に直列接続された第３のＰＭＯＳトランジスタおよび第３の抵抗と、前記第１のＰＭＯＳトランジスタのゲートと接地との間に直列接続された第２，第３のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点と接地との間に接続された第４のＮＭＯＳトランジスタを有し、前記第２のＮＭＯＳトランジスタおよび前記第３のＰＭＯＳトランジスタのゲートは前記第１のＮＭＯＳトランジスタと前記第４のＰＭＯＳトランジスタの共通接続点に各々接続され、前記第３のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオンし「Ｌ」のときオフし、前記第４のＮＭＯＳトランジスタは前記カットオフ信号が「Ｈ」のときオフし「Ｌ」のときオンするようにしてなることを特徴とする電源スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03666299A JP3900731B2 (ja) | 1999-02-16 | 1999-02-16 | 電源スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03666299A JP3900731B2 (ja) | 1999-02-16 | 1999-02-16 | 電源スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236625A JP2000236625A (ja) | 2000-08-29 |
| JP3900731B2 true JP3900731B2 (ja) | 2007-04-04 |
Family
ID=12476081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03666299A Expired - Fee Related JP3900731B2 (ja) | 1999-02-16 | 1999-02-16 | 電源スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3900731B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201128906A (en) | 2010-04-13 | 2011-08-16 | Eneraiser Technology Co Ltd | High-reliability dual power automatic switching loop and isolation device thereof |
-
1999
- 1999-02-16 JP JP03666299A patent/JP3900731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000236625A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4914738B2 (ja) | ボルテージレギュレータ | |
| JP4667883B2 (ja) | 定電圧回路及びその定電圧回路を有する半導体装置 | |
| US8035943B2 (en) | Protection circuit apparatus | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| JP3254159B2 (ja) | 充放電制御回路 | |
| JP5047815B2 (ja) | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 | |
| JP2006178539A (ja) | 過電流保護回路及び直流電源装置 | |
| JP2008052516A (ja) | 定電圧回路 | |
| US8503143B2 (en) | Battery state monitoring circuit and battery device | |
| TWI658665B (zh) | 過電流保護電路、半導體裝置、及電壓調節器 | |
| JP2005241463A (ja) | 電流検出回路及び保護回路 | |
| JP3822781B2 (ja) | 安定化電源回路 | |
| JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
| US6917503B2 (en) | Programmable current limiting using a shunt resistor | |
| JP7173915B2 (ja) | 電源回路 | |
| JP3900731B2 (ja) | 電源スイッチ回路 | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| KR101659901B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
| JP4550506B2 (ja) | 直流安定化電源回路 | |
| JP2005236535A (ja) | 電源供給装置 | |
| JP2012161184A (ja) | 半導体回路、半導体装置、及び電池監視システム | |
| JP4072755B2 (ja) | 逆過電流防止回路 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JP4403288B2 (ja) | レギュレータ回路 | |
| JP4386532B2 (ja) | 電圧レギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150112 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |