JP3895610B2 - 画像形成装置および画像形成方法 - Google Patents
画像形成装置および画像形成方法 Download PDFInfo
- Publication number
- JP3895610B2 JP3895610B2 JP2002024413A JP2002024413A JP3895610B2 JP 3895610 B2 JP3895610 B2 JP 3895610B2 JP 2002024413 A JP2002024413 A JP 2002024413A JP 2002024413 A JP2002024413 A JP 2002024413A JP 3895610 B2 JP3895610 B2 JP 3895610B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- cpu
- hdd
- image data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimiles In General (AREA)
- Record Information Processing For Printing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置および画像形成方法に関し、詳細には、複数のＨＤＤを並列に動作させることで、例えば、電子ファイリングシステムで処理される画像データなどの膨大なデータを高速にリード／ライト可能なハードディスクコントローラを備えた画像形成装置および画像形成方法に関する。
【０００２】
【従来の技術】
従来、ハードディスクドライブ（ＨＤＤ）などの記憶装置を複数台並列に動作させることにより、データのリード／ライトの要求に高速に対応可能な記憶装置アレイが知られている。かかる記憶装置アレイの制御部となるアレイコントローラとしては、パーソナルコンピュータのバス上に接続される拡張ボード形態のものがある。
【０００３】
拡張ボード形態のアレイコントローラは、パソコンの拡張スロットに挿入され、アレイコントローラ自身は制御対象の記憶装置群と接続することで、パソコン等からの指示に基づき、記憶装置群に対する制御を行うものである。アレイコントローラは、データのリード／ライトをデータのブロック単位で記憶装置群のドライブを変えて行う。
【０００４】
図１９は、従来のアレイコントローラ（ハードディスクコントローラ）が複数のＨＤＤにデータを書き込む際の書込方式の一例を説明するための図である。同図は、４台のＨＤＤに対して、９６ＫＢのデータを１６ＫＢ単位のブロックサイズで書き込む例を示している。
【０００５】
図１９に示すように、データを先頭から１６ＫＢ単位にディスク０から順番にデータを振り分けて書き込み、全てのディスクを一巡すると再びディスク０に戻り、順に書き込んでいく。一般的にＨＤＤは１６ＫＢ以上の容量のデータバッファを備えており、転送データをまずデータバッファに一旦格納した後、ディスクにデータを書き込む。上述した方式でＨＤＤに順番に書き込んでいくことにより、１台のＨＤＤが内部のデータバッファからディスクへデータを転送している間に他のＨＤＤへ書き込みが行えるので高速にデータ転送を行うことができる。
【０００６】
このようにデータを順次、各ＨＤＤに振り分ける方式としては、例えば、特開平１０−３２６１５４号公報の「アレイコントローラ及びデータサーバ」に記載されている技術が知られている。
【０００７】
しかしながら、この従来技術は、アレイコントローラ側で専用のＣＰＵを設け、バス上のコマンドを解析してハードディスクの制御を行うようにソフトウェアで特別な制御をする必要があるため、アレイコントローラの装置構成が複雑になるという問題がある。
【０００８】
ところで、近時、デジタル複写機等の画像形成装置においては、複数のＨＤＤを備えたものがある。かかる複数のＨＤＤを備えた画像形成装置においては、複数のＨＤＤに高速に画像データの転送が可能でかつ複数のＨＤＤを効率的に管理することが可能なハードディスクコントローラの開発が期待されている。
【０００９】
【発明が解決しようとする課題】
本発明は、上記に鑑みてなされたものであり、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置および画像形成方法を提供することを目的とする。
【００１０】
また、本発明は、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１１】
また、本発明は、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１２】
さらに、本発明は、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号を検出する検出手段と、前記検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別手段とを含み、前記ＣＰＵにより、前記レジスタをリードして故障したＨＤＤを判断することを特徴とする。
【００１４】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００１５】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００１６】
また、ＣＰＵＩ／Ｆ部では、検出手段は複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出し、故障ＨＤＤ識別手段は検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットをレジスタにライトし、ＣＰＵがレジスタをリードして故障したＨＤＤを判断する。
【００１７】
また、請求項２にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別手段とを含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする。
【００１８】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００１９】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００２０】
また、ＣＰＵＩ／Ｆ部では、検出手段は、複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、速度低下ＤＭＡデータ制御部識別手段は、検出された時間差が閾値以上の場合にレジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットし、ＣＰＵは、レジスタをリードして、速度低下したＤＭＡデータ制御部を判断する。
【００２１】
また、請求項３にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別手段と、前記第１の速度低下ＤＭＡデータ制御部識別手段により前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント手段と、前記速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別手段とを含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする。
【００２２】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００２３】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００２４】
また、ＣＰＵＩ／Ｆ部では、検出手段は、複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出し、第１の速度低下ＤＭＡデータ制御部識別手段は、閾値以上の時間差が検出された場合、レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、速度低下識別回数カウント手段は第１の速度低下ＤＭＡデータ制御部識別手段によりレジスタにビットがセットされる回数をＤＭＡデータ制御部毎にカウントし、第２の速度低下ＤＭＡデータ制御部は、速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、レジスタに当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵは、レジスタをリードして、速度低下したＤＭＡデータ制御部を判断する。
【００２５】
また、請求項４にかかる発明は、請求項１〜請求項３のいずれか１つにかかる発明において、前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする。
【００２６】
上記発明によれば、ライト専用のレジスタには、複数のＨＤＤのコマンドの発行やパラメータライト時に、ＣＰＵにより１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部は、ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、リード専用のレジスタには、複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値がＣＰＵＩ／Ｆ部により各々書き込まれる。
【００２７】
また、請求項５にかかる発明は、請求項１〜請求項４のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤを使用する。
【００２８】
また、請求項５にかかる発明は、請求項１〜請求項４のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする。
【００２９】
上記発明によれば、ＣＰＵＩ／Ｆ部は、複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、ＣＰＵに対して割り込みを発生する。
【００３０】
また、請求項６にかかる発明は、請求項１〜請求項５のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤをしようする。
【００３１】
また、請求項７にかかる発明は、請求項１〜６のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする。上記発明によれば、ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定のビット単位で分割してＤＭＡ転送を行う。
【００３２】
また、請求項８にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、故障したＨＤＤを検出するＨＤＤ故障判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記ＨＤＤ故障判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別工程と、前記ＣＰＵが、前記レジスタをリードして故障したＨＤＤを判定する判定工程とを含むことを特徴とする。
【００３３】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００３４】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００３５】
また、ＣＰＵＩ／Ｆ部が、複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出し、ＣＰＵＩ／Ｆ部が、この検出結果に基づきデータ転送が不可能なＨＤＤを示すビットをレジスタにライトし、ＣＰＵがレジスタをリードして故障したＨＤＤを判定する。
【００３６】
また、請求項９にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程とを含む。
【００３７】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００３８】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００３９】
また、ＣＰＵＩ／Ｆ部が、複数のＤＭＡデータ制御部毎にバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、検出された時間差が閾値以上の場合にレジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットし、ＣＰＵがレジスタをリードして、速度低下したＤＭＡデータ制御部を判定する。
【００４０】
また、請求項１０にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵＩ／Ｆ部が、前記第１の速度低下ＤＭＡデータ制御部識別工程で前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下識別回数カウント工程のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程とを含むことを特徴とする。
【００４１】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００４２】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００４３】
また、ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、検出された時間差が閾値以上の場合にレジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、レジスタにビットがセットされる回数をＤＭＡデータ制御部毎にカウントし、このカウント値が閾値以上になった場合にレジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵがレジスタをリードして、速度低下したＤＭＡデータ制御部を判定する。
【００４４】
また、請求項１１にかかる発明は、請求項８〜請求項１０のいずれか１つにかかる発明において、前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする。
【００４５】
上記発明によれば、ライト専用のレジスタには、複数のＨＤＤのコマンドの発行やパラメータライト時に、ＣＰＵにより１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部は、共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、リード専用のレジスタには、複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値がＣＰＵＩ／Ｆ部により各々書き込まれる。
【００４６】
また、請求項１２にかかる発明は、請求項８〜請求項１１のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする。
【００４７】
上記発明によれば、ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生する。
【００４８】
また、請求項１３にかかる発明は、請求項８〜請求項１２のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤを使用する。
【００４９】
また、請求項１４にかかる発明は、請求項８〜請求項１３のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、前記画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする。上記発明によれば、ハードディスクコントローラは、複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行う。
【００５０】
【発明の実施の形態】
以下に添付図面を参照して、本発明にかかる画像形成装置および画像形成方法の好適な実施の形態を、（実施の形態１）、（実施の形態２）、（実施の形態３）の順に詳細に説明する。
【００５１】
（実施の形態１）
実施の形態１の画像形成装置を図１〜図１２を参照して説明する。図１は、実施の形態１にかかる画像形成装置の構成を示すブロック図である。図１に示す画像形成装置は、画像形成装置の全体の動作を制御するＣＰＵ１０１と、ＡＤＦやスキャナ等からなり、原稿の画像データを読み取るための画像入力部１０２と、画像データを電子写真方式で紙に印字する画像出力部１０３と、メモリ１０５に対する画像データのリード／ライトを制御するＤＭＡ制御ＩＣ（ＤＭＡコントローラ）１０４と、例えば、ＤＲＡＭからなり、少なくとも１ページ分の画像データを格納するメモリ１０５と、４つのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対する画像データのリード／ライトを制御するＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６と、画像データを格納するためのＡＴＡ規格に準拠した４つのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄとを備えている。上記ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄは同一の構成となっている。
【００５２】
上記画像形成装置の通常のコピー動作を説明する。ＣＰＵ１０１により、通常のコピー動作の開始が指示されると、まず、画像入力部１０２で１ページ分の原稿の画像データが読み取られ、読み取られた原稿の画像データはＤＭＡ制御ＩＣ１０４に転送される。ＤＭＡ制御ＩＣ１０４は転送される画像データをメモリ１０５に一旦格納した後、画像出力部１０３に転送する。画像出力部１０３では画像データを転写紙に印字して出力する。
【００５３】
つぎに、上記画像形成装置の電子ソートを使用したコピー動作を図２のフローチャートを参照して説明する。図２は、上記画像形成装置の電子ソートを使用したコピー動作を説明するためのフローチャートである。
【００５４】
図２において、ＣＰＵ１０１により、電子ソートを使用したコピー動作の開始が指示されると、まず、画像入力部１０２で１ページ分の原稿の画像データが読み取られ、読み取られた画像データはＤＭＡ制御ＩＣ１０４に転送される。ＤＭＡ制御ＩＣ１０４は、転送される画像データを一旦、メモリ１０５に格納する（ステップＳ１）。ＤＭＡ制御ＩＣ１０４は、メモリ１０５に格納した画像データを読み出して、ＨＤＤアレイ制御ＩＣ１０６に転送する。ＨＤＤアレイ制御ＩＣ１０６は、ＤＭＡ制御ＩＣ１０４から転送される画像データを、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに格納する（ステップＳ２）。この場合、メモリ１０５内の画像データは、ＤＭＡ制御ＩＣ１０４からＨＤＤアレイ制御ＩＣ１０６を通して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに分割されて同時にＤＭＡ転送される（図９参照）。
【００５５】
ＣＰＵ１０１は、全ページの原稿の読み込みが終了したか否かを判断し（ステップＳ３）、全ページの原稿の読み込みが終了した場合には、ステップＳ４に移行する一方、全ページの原稿の読み込みが終了していない場合には、全ページの原稿の読み込みが終了するまでステップＳ１〜ステップＳ３の動作を繰り返し実行する。
【００５６】
つづいて、ＨＤＤアレイ制御ＩＣ１０６は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに格納した画像データを読み出して、ＤＭＡ制御ＩＣ１０４に転送する。ＤＭＡ制御ＩＣ１０４はＨＤＤアレイ制御ＩＣ１０６から転送される画像データをメモリ１０５に格納した後（ステップＳ４）、画像出力部１０３に出力し、画像出力部１０３は、画像データを転写紙に印字して出力する（ステップＳ５）。そして、ＣＰＵ１０１は、全ページの画像出力が終了したか否かを判断し（ステップＳ６）、全ページの画像出力が終了した場合には、ステップＳ７に移行する一方、全ページの画像出力が終了していない場合には、全ページの画像出力が終了するまでステップＳ４〜Ｓ６の処理を繰り返し実行する。
【００５７】
ステップＳ７では、ＣＰＵ１０１は、全ページの画像出力が終了した場合には、設定部数の出力が終了したか否かを判断し（ステップＳ７）、設定部数の画像出力が終了した場合には、当該フローを終了する一方、設定部数の画像出力が終了していない場合には、設定部数の画像出力が終了するまで、ステップＳ４〜ステップＳ７の処理を繰り返し実行する。
【００５８】
つぎに、本発明の特徴的な部分である上記ＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６の構成および動作を図３〜図１２を参照して詳細に説明する。上記ＨＤＤアレイ制御ＩＣ１０６は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時にコマンド設定や画像データの転送を行う。
【００５９】
図３は、図１のＨＤＤアレイ制御ＩＣ１０６の構成を示すブロック図である。ＨＤＤアレイ制御ＩＣ１０６は、同図に示す如く、ＣＰＵ１０１およびＤＭＡ制御ＩＣ１０４とのインターフェースとなるＣＰＵ・ＤＭＡＩ／Ｆ部２０１と、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からコマンドや画像データが転送され、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄにコマンドや画像データの転送を独立に行うＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄとから構成されている。ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは同一の構成となっている。
【００６０】
ＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、ＣＰＵＩ／Ｆ部２０１ａと、ＤＭＡＩ／Ｆ部２０１ｂとを備えている。ＣＰＵＩ／Ｆ部２０１ａは、ＣＰＵ１０１とのインターフェースを行い、ＣＰＵ１０１でリード／ライト可能なレジスタ２０１ｃを有しており、レジスタ２０１ｃにＣＰＵ１０１により設定されたコマンドやパラメータをデコードし、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのリードライトコマンド指示を行う信号の生成や内部のＤＭＡの起動を指示する。ＤＭＡＩ／Ｆ部２０１ｂは、ＤＭＡ制御ＩＣ１０４とのインターフェースを行い、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのワード数蓄積後、ＤＭＡデータ制御部４０２ａ〜４０２ｄが全て転送可能な場合に、ＤＭＡデータ制御部４０２ａ〜４０２ｄに画像データの転送を行う。
【００６１】
ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、各々、ステートマシン４０１ａ〜４０１ｄとＤＭＡデータ制御部４０２ａ〜４０２ｄとを備えている。ステートマシン４０１ａ〜４０１ｄは、ＣＰＵＩ／Ｆ部２０１ａからリードライトコマンド指示を受けた場合は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対してコマンドライトやステータスリード等のＤＭＡ転送以外のアクセス信号を発生し、ＤＭＡ起動の指示を受けた場合は、ＤＭＡデータ制御部４０２ａ〜４０２ｄとのインターフェースをして画像データの転送を行い、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。また、ステートマシン４０１は、ＤＭＡＩ／Ｆ部２０１ｂからデータ転送開始のトリガ信号ＲＴＲＧが転送されると、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに各々画像データの転送を行う。
【００６２】
ＤＭＡデータ制御部４０２ａ〜４０２ｄは、ＤＭＡＩ／Ｆ部２０１ｂとインターフェースを行い、内部に、ＤＭＡＩ／Ｆ部２０１ｂから転送される画像データを格納するためのトグルのＦＩＦＯメモリ（バッファ）４０３を有しており、ＦＩＦＯメモリ（バッファ）４０３にＨＤＤ１０７ａ〜１０７ｂに書き込む画像データを格納して、ＨＤＤ１０７ａ〜１０７ｂに画像データの転送を行う。
【００６３】
図４は、図３のＣＰＵＩ／Ｆ部２０１のレジスタ２０１ｃの構成例を示す図である。レジスタ２０１ｃは、ＣＰＵ１０１がＨＤＤアレイ制御ＩＣ１０６自体の設定のリードライトを行うためのＨＤＣＯＮレジスタ３０１、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに共通のＣＰＵ１０１のライト専用のレジスタ（ＳＥＣＣＯＵＮＴＷレジスタ３０２、ＳＥＣＮＵＭＷレジスタ、ＣＹＬＬＯＷレジスタ、ＣＹＬＨＩＷレジスタ、ＣＯＭＭＡＮＤレジスタ）と、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ毎に個別に設けられたＣＰＵ１０１のリード専用のレジスタ（ＳＥＣＣＯＵＮＴレジスタ３０３ａ〜３０３ｄ、ＳＥＣＮＵＭＲレジスタ、ＣＹＬＬＯＲレジスタ、ＣＹＬＨＩＲレジスタ、ＳＴＡＴＵＳレジスタ）からなる。
【００６４】
ライト専用のレジスタには、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのコマンドの発行やパラメータライト時に、ＣＰＵ１０１により１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部２０１ａは、書込用のレジスタに書き込まれた内容をＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時に発行する。リード専用のレジスタには、ステータスやパラメータリード時に、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄから同時にリードした値がＣＰＵＩ／Ｆ部２０１ａにより各々書き込まれ、その内容がＣＰＵ１０１により参照される。このように、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時にコマンドやパラメータの設定を行なうため、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書込用のレジスタは１つの値が書き込めるようにしており、他方、読出用のレジスタは各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄで別々の値が読み出される可能性があるため、４つの値を同時に読み出し可能な構成になっている。
【００６５】
各レジスタは４バイト構成になっている。同図において、６０００Ｈ番地はＨＤＤアレイ制御ＩＣ１０６自体の設定を行うためのＨＤＣＯＮレジスタ３０１、６００８Ｈ番地はＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＳＥＣＣＯＵＮＴレジスタに書き込むＳＥＣＣＯＵＮＴを設定するためのＳＥＣＣＯＵＮＴＷレジスタ３０２を示す。６０１０Ｈ番地は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＳＥＣＴＯＲＣＯＵＮＴレジスタから各々リードしたデータ転送時に転送されるセクタ数が書き込まれるＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタ３０３ａ〜３０３ｄを示しており、ＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタ３０３ａ〜３０３ｄに書き込まれた値は、ＣＰＵ１０１で読み出すことができる。
【００６６】
６０１８〜６０４０Ｈまでのレジスタは、ＨＤＤ内部のアドレス設定に関するレジスタである。６０１８ＨはセクタナンバーをライトするためのＳＥＣＮＵＭＷレジスタ、６０２０ＨはセクタナンバーをリードするためのＳＥＣＮＵＭＲ＿Ａ〜Ｄレジスタを示す。６０２８ＨはシリンダーナンバーＬＯＷをライトするためのＣＹＬＬＯＷレジスタ、６０３０Ｈは、シリンダーナンバーＬＯＷをリードするためのＣＹＬＬＯＲ＿Ａ〜Ｄレジスタを示す。６０３８ＨはシリンダーナンバーＨＩＧＨをライトするためのＣＹＬＨＩＷレジスタ、６０４０ＨはシリンダーナンバーＨＩＧＨをリードするためのＣＹＬＨＩＲ＿Ａ〜Ｄレジスタを示す。
【００６７】
６０４８Ｈは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへデータ転送等のコマンドを発行するためのＣＯＭＭＡＮＤレジスタを示しており、コマンドはＨＤＤへの書き込みのみであるため、読出用のレジスタはない。６０５０ＨはＨＤＤ
Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからステータスをリードした値が書き込まれるＳＴＡＴＵＳ＿Ａ〜Ｄレジスタである。ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのステータスに関しては、読出用のレジスタのみであり、書込用のレジスタはない。
【００６８】
図５は、図３のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの信号の入出力を説明するための図である。ＣＰＵＩ／Ｆ部２０１ａは、ＣＰＵ１０１によりレジスタ２０１ｃの設定が行われると、レジスタ２０１ｃのアドレスをデコードして、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉｃｓ）のＩ／Ｆ信号であるＣＳ［１：０］（チップセレクト）、ＡＤ［２：０］（アドレス）と、Ｒ／Ｗの設定を行う信号と、レジスタ設定値（ＣＰＵｄａｔａ）と、およびデータ転送開始のトリガ信号ＲＴＲＧをＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの各ステートマシーン４０１ａ〜４０１ｂに発行する。
【００６９】
図６は、ステートマシン４０１ａ〜４０１ｄによるＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書き込み時の信号発生を説明するための図である。ＣＰＵＩ／Ｆ部２０１ａでは、例えば、ＣＰＵ１０１によりレジスタ２０１ｃの６００８ＨのＳＥＣＣＯＵＮＴＷレジスタに「０７Ｈ」が書き込まれると、ＣＰＵＩ／Ｆ部２０１ａは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して同時に同じＩＤＥの信号を出力する。これに応じて、ステートマシーン４０１ａ〜４０１ｄは、図６に示すように、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝０１１ｂを指定するとともに、ＤＩＯＷ信号をアサートして、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのセクタカウントレジスタへ「０７Ｈ」の書き込みを行う。
【００７０】
ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書き込みが終了すると、ＣＰＵＩ／Ｆ部２０１ａへＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部２０１ａは、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの全てからＲＳＴＢが発行されると、ＣＰＵ１０１に対して次のレジスタ設定を許可する。
【００７１】
図７は、ステートマシン４０１ａ〜４０１ｄによるＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからの読み出し時の信号発生を説明するための図である。レジスタ２０１ｃの６０５０Ｈのステータスレジスタからの読み出しが行われると、ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝１１１ｂを指定し、ＤＩＯＷ信号をアサートすることでステータスレジスタからの読み出しを行う。この場合も、ＣＰＵＩ／Ｆ部２０１ａからの信号が同時にＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄに発行され、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して同時に同じＩＤＥの信号が出力される。
【００７２】
ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからの読み出しが終了するとＣＰＵＩ／Ｆ部２０１へＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部２０１ａはＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの全てからＲＳＴＢ信号が発行されると、ＣＰＵ１０１に対して読み出しデータが有効であることを知らせる。
【００７３】
次に、メモリ１０１からＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに画像データをＤＭＡ転送する場合について説明する。図８は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの動作を説明するための図である。ＣＰＵ１０１が、ＨＤＤアレイ制御ＩＣ１０６のＣＰＵＩ／Ｆ部２０１ａのレジスタ２０１ｃにＤＭＡ転送に必要なパラメータをライトすると、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、各々ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄにＤＭＡ転送に必要な記憶領域内のアドレス、転送セクタ数等のパラメータをセットする。
【００７４】
ＣＰＵ１０１は、レジスタ２０１ｃに必要なパラメータをセットした後にコマンド発行用の６０４８ＨのＣＯＭＭＡＮＤレジスタに、ＤＭＡライトのコマンドＣＡＨを書き込むと、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時にコマンドＣＡＨを発行する。このコマンドＣＡＨを発行されると、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄはデータ転送待ち状態になる。ＣＰＵ１０１は、レジスタ２０１ｃの６０００ＨのＨＤＣＯＮレジスタ内のデータ転送用のレジスタのＲＷビットを「１」に設定することで、メモリ１０５からＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのＤＭＡ転送を行うように転送方向を指定する。
【００７５】
次に、ＣＰＵ１０１が、レジスタ２０１ｃのＨＤＣＯＮレジスタのＭＳＢ、データ転送開始ビットＤＥＸＥをセットすると、ＣＰＵＩ／Ｆ部２０１は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのステートマシン４０１ａ〜４０１ｄに対してＤＭＡ転送開始トリガＤＴＲＧ信号を発行し、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのステートマシン４０１ａ〜４０１ｄはＤＭＡ転送用のタイミングでＨＤＤインターフェース信号を生成する。そして、ＤＭＡ制御ＩＣ１０４がメモリ１０５から読み出した画像データが、ＤＭＡＩ／Ｆ部２０１ｂを介してＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３に格納された後、ステートマシーン４０１ａ〜４０１ｄによりＨＤＤ１０７ａ〜１０７ｄに書き込みが行われる。
【００７６】
ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄは、ＤＭＡ転送が設定セクタ数行われるとデータ転送終了を知らせるために割り込みを発行する。この時、各ＨＤＤ１０７ａ〜１０７ｄは、独立したインターフェースで動作しているのでデータ転送速度に多少差が生じるため、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの割り込み信号は、ＣＰＵＩ／Ｆ部２０１ａに出力され（不図示）、ＣＰＵＩ／Ｆ部２０１ａは、全ての割り込み信号が揃った時点で、ＣＰＵ１０１に対して割り込みを発生する。
【００７７】
ＣＰＵ１０１は、割り込みを受けると、レジスタ２０１ｃの６０５０Ｈのステータスレジスタをリードし、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＤＭＡ転送後のステータスを確認する。
【００７８】
次に、図９を参照して、画像データのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの蓄積方法を説明する。図９は、画像データのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの蓄積方法を説明するための図である。同図において、ｄは画像データの画素データを示している。同図の画像データは６４ビット（１画素６４ビット）となっている。ＨＤＤアレイ制御ＩＣ１０６では、ＤＭＡ／ＩＦ２０１ｂがＤＭＡ制御ＩＣ１０４から転送されてくる６４ビットの画像データｄａｔａを、図９に示すような割り当てで各画素データ（ｄ）を１６ビットづつに分割し、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄを通して、分割された画像データはＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに略同時に蓄積される。
【００７９】
上述したように、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの速度差を吸収するため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ内にＦＩＦＯメモリ４０３をトグルで有している。このＦＩＦＯメモリ４０３を使用した画像データの転送を図１０〜１２を参照して説明する。
【００８０】
図１０および図１１に示すように、ＦＩＦＯメモリ４０３に空きがある場合は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）は、ＲＥＱ信号をアサートして画像データの転送を許可する。
【００８１】
ＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時に画像データを転送するため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄが全てＲＥＱ信号をアサートしている場合に画像データの転送を行う。図１０および図１１に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの書き込みにより、ＦＩＦＯメモリ４０３がフル状態になった後、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄはＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して画像データｄａｔａの転送を開始する。
【００８２】
また、図１１に示すように、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＦＩＦＯメモリ４０３をトグルで有しているため、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの受信とＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対しての画像データの転送を同時に行うことができる。また、図１２に示すように、一方のＦＩＦＯメモリ４０３がフル状態で他方のＦＩＦＯメモリ４０３がＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに画像データの転送中である場合には、ＦＩＦＯメモリ４０３へ画像データが転送できないため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）はＲＥＱ信号をネゲートする。この場合、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの転送は行われない。
【００８３】
以上説明したように、本実施の形態では、ＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６では、ＣＰＵ１０１にてリード／ライト可能なレジスタ２０１ｃを通して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時にパラメータの設定、コマンドの発行を行い、画像データのＤＭＡ転送時には各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ毎に画像データを分割して同時にＤＭＡ転送を行っているので、簡易な制御で複数のＨＤＤを１台のＨＤＤと同様に制御を行うことができ、また、複数のＨＤＤを並列に動作させて高速な画像データの転送が可能となる。
【００８４】
（実施の形態２）
実施の形態２の画像形成装置を、図１３および図１４を参照して説明する。実施の形態２の画像形成装置は、上記実施の形態１の画像形成装置とほぼ同様な構成で同様な動作を行うものであるが、さらに、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの故障を検出を行う。
【００８５】
図１３および図１４を参照して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄが故障した場合の故障検出方法を説明する。図１３は、ＨＤＤの故障した状態を説明するための図である。同図は、ＨＤＤ Ｂ１０７ｂが故障した場合を示している。
【００８６】
ところで、複数台のＨＤＤのうち、１台のＨＤＤが故障した場合、途中で画像データの転送が止まり、ＲＥＱ信号がアサートされないことになる。これにより、上述のＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、全てのＲＥＱ信号がアサートしている場合に画像データの転送を行うため、ＤＭＡ制御ＩＣ１０４とＨＤＤアレイ制御ＩＣ１０６との画像データの転送が停止してしまうことになる。
【００８７】
この結果、ＣＰＵ１０１では、ＨＤＤアレイ制御ＩＣ１０６（ＣＰＵＩ／Ｆ部２０１ａ）からの画像データの転送終了の割り込みがないためタイムアウトエラーになる。ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかに不具合が発生したことは明白であるが、全てのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄがデータ転送コマンドが終了していない状態で止まっているため、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのステータスをリードできず、どのＨＤＤで不具合が生じているか判定できない。どのＨＤＤを交換すれば良いのか判断することができないという問題がある。そこで、実施の形態２では、故障したＨＤＤを識別する方法を説明する。
【００８８】
図１３に示すように、ＨＤＤの１台が故障して画像データの転送が終了しても他のＨＤＤは独立して動作しているため、ＤＭＡデータ制御部４０２ａ〜４０２ｄは、一方のＦＩＦＯメモリ４０３の画像データを全て読み出した後に、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１にＲＥＱ信号をアサートする。すなわち、ＤＭＡデータ制御部４０２ａ〜４０２ｄは、ＦＩＦＯメモリ４０３がデータ転送可能な場合にＣＰＵ・ＤＭＡＩ／Ｆ部２０１にＲＥＱ信号をアサートする。ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＲＥＱ信号のアサートを検出して、レジスタ２０１ｃのＨＤＣＯＮレジスタにＤＭＡデータ制御部４０２ａ〜４０２ｄのＲＥＱ信号のアサート状態またはネゲート状態を書き込む。
【００８９】
図１４は、ＨＤＣＯＮレジスタのフォーマットの一例を示す図である。同図において、ＲＥＱＡ〜ＤはＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄに各々対応しており、ＲＥＱがアサート状態で「１」、ネゲート状態で「０」となる。ＨＤＣＯＮレジスタのＲＥＱＡ〜Ｄは、ＣＰＵ１０１でモニタリングすることができる。
【００９０】
ＣＰＵ１０１は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかの不具合により、データ転送のタイムアウトエラーが生じた時、このＨＤＣＯＮレジスタをリードし、ＲＥＱ信号がネゲートしているＨＤＤを不具合が発生したＨＤＤと判断することができる。
【００９１】
本実施の形態によれば、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ毎にＦＩＦＯメモリ４０３がデータ転送可能な場合にアサートされるＲＥＱ信号を検出し、データ転送が不可能なＨＤＤを示すビットをＨＤＣＯＮレジスタにライトし、ＣＰＵ１０１は、ＨＤＣＯＮレジスタをリードして故障したＨＤＤを判断することとしたので、１台のＨＤＤで不具合が生じ、タイムアウトエラーになった場合、容易に不具合が発生したＨＤＤを特定することが可能となる。
【００９２】
（実施の形態３）
実施の形態３の画像形成装置を、図１５〜図１８を参照して説明する。実施の形態３の画像形成装置は、実施の形態１の画像形成装置とほぼ同様な構成で同様な動作を行うものであるが、さらに、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの転送速度の低下を検出する。
【００９３】
ところで、ＣＰＵ１０１でタイムアウトエラーが検知されないが、１台のＨＤＤが何等かの不具合で転送速度が遅くなり、全体のＨＤＤの転送速度が遅くなるという状態が発生する場合がある。この場合、どのＨＤＤに不具合があるか、ＣＰＵ１０１が判断することは難しい。実施の形態３では、このことを鑑みて不具合が生じて転送速度が遅くなったＨＤＤを識別する方法を、図１５〜図１８を参照して説明する。
【００９４】
図１５は、ＨＤＤの転送速度が遅くなった状態を説明するための図である。図１５に示すように、ＨＤＤ Ｃ１０７ｃが何等かの不具合で転送速度が遅くなった場合、ＨＤＤ Ｃ１０７ｃに対応するＨＤＤＩ／Ｆ Ｃ２０２ｃのＤＭＡデータ転送制御部４０２ｃのＲＥＱ信号のアサートタイミングが遅くなる。そこで、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、各ＨＤＤＩ／Ｆ
Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＲＥＱ信号のアサートのタイミングを比較して、速度低下が生じたＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかを検出する。
【００９５】
図１６は、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａのカウント動作を説明するための図である。図１６に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、ＦＩＦＯメモリ４０３の切り替わり時の最初のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＤＭＡデータ制御部４０２ａ〜４０２ｄからのＲＥＱ信号のアサートからカウンターを起動し（図１６では、ＤＭＡデータ制御部４０２ａからのＲＥＱ信号のアサート）、図示しないレジスタの設定値のＣＬＫ数後（図では５１２ＣＬＫ後）に各ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＤＭＡデータ制御部４０２ａ〜４０２ｄからのＲＥＱ信号をサンプリングする。
【００９６】
ＣＰＵＩ／Ｆ部２０１ａでは、ＲＥＱ信号のネゲートの状態を検出すると（図１６ではＨＤＤＩ／Ｆ Ｃ２０２ｃのＲＥＱ）、タイムアウトレジスタにＲＥＱ信号のネゲートの状態を検出したＨＤＤを書き込む。図１７は、タイムアウトレジスタのフォーマットの一例を示す図である。各ビットＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、ＴＯＤ１６０４はＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）に各々対応している。ＣＰＵＩ／Ｆ部２０１ａは、ＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、ＴＯＤ１６０４を画像データの転送開始時に「０」クリアし、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）のうちの前記ネゲートが検出されたＨＤＤ（ＤＭＡデータ制御部）に対応するビットを「１」に設定する。図１６に示す例では、タイムアウトレジスタのＴＯＣ１６０３が「１」に設定される。ＣＰＵＩ／Ｆ部２０１ａは、１度この状態が発生すると、新たに、上記図１６に示した信号検出の動作は行わずに、このビットを次回の転送開始まで保持する。
【００９７】
ＣＰＵ１０１は、画像データの転送終了後にタイムアウトレジスタのＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、およびＴＯＤ１６０４をモニタリングすることにより、何らかの不具合により転送速度が遅くなっているＨＤＤを検出する。図１５に示す例では、転送速度が遅くなっているＨＤＤとしてＨＤＤ１０７ｃが検出される。
【００９８】
以上説明したように、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ毎に内部のＦＩＦＯメモリ（バッファ）４０３のデータ蓄積状態によってアサートされるＲＥＱ信号（データ転送可能状態）のＨＤＤ（ＤＭＡデータ制御部）毎の差を検出し、閾値以上の時間差が検出された場合に、レジスタ２０１ｃのタイムアウトレジスタに最も遅いＤＭＡデータ制御部４０２ａ〜４０２ｄを示すビットをセットすることとしたので、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３の転送可能状態を監視することで、接続された複数のＨＤＤのうち、不具合が生じたＨＤＤを特定することができる。
【００９９】
ところで、上記検出方法によると１度、１番最初のＲＥＱ信号のアサートからカウンターの値が所定値を越えただけでタイムアウトレジスタに結果が保持されるため、振動等の突発的な外乱で、上記図１５に示すような状態になり、タイムアウトレジスタに結果が保持される可能性がある。このため、本来は正常な動作をしているＨＤＤが振動等の突発的な外乱により、不具合が生じたと判断される可能性がある。
【０１００】
このことを鑑みて、振動等の突発的な外乱以外の要因で不具合が生じて転送速度が遅くなったＨＤＤを識別する方法を以下に説明する。図１８は、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａのカウント動作を説明するための図である。
【０１０１】
図１８に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、トグルＦＩＦＯメモリ４０３の切り替わり時の最初のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄからのＲＥＱ信号のアサートからカウンターを起動し、図示しないレジスタの設定値のＣＬＫ数後（図では５１２ＣＬＫ後）に各ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＲＥＱ信号をサンプリングする。
【０１０２】
ＣＰＵＩ／Ｆ部２０１ａでは、ＲＥＱ信号のネゲートの状態を検出すると、不図示のレジスタＴＯＸ（Ｘ＝Ａ〜Ｄ）＿Ｓに１パルスアサート（ビットをセット）する。ＴＯＡ＿Ｓ、ＴＯＢ＿Ｓ、ＴＯＣ＿Ｓ、およびＴＯＤ＿Ｓは、各々ＨＤＤ Ａ１０７ａ（ＤＭＡデータ制御部４０２ａ）、ＨＤＤ Ｂ１０７ｂ（ＤＭＡデータ制御部４０２ｂ）、ＨＤＤ Ｃ１０７ｃ（ＤＭＡデータ制御部４０２ｃ）、およびＨＤＤ Ｄ１０７ｄ（データ制御部４０２ｄ）に対応している。同図に示す例では、ＨＤＤＩ／Ｆ Ｃ２０２ｃ（ＤＭＡデータ制御部４０２ｃ）のＲＥＱ信号がネゲート状態であるので、ＴＯＣ＿Ｓが１パルスアサート（ビットがセット）されている。
【０１０３】
ＣＰＵＩ／Ｆ２０１ａでは、レジスタＴＯＸ（Ｘ＝Ａ〜Ｄ）＿Ｓのアサート回数（ビットのセット回数）のカウントを行って得られるカウント値が、図示しないレジスタの設定値（同図に示す例では１６回）以上となった場合に、図１７に示すタイムアウトレジスタの対応するビットＴＯＡ、ＴＯＢ、ＴＯＣ、およびＴＯＤに、「１」を設定する。タイムアウトレジスタの各ビットＴＯＡ、ＴＯＢ、ＴＯＣ、およびＴＯＤは、転送開始時に０クリアされる。図１８に示す例では、ＴＯＣ＿Ｓのアサート回数（ビットのセット回数）のカウント値が「１６」となるので、タイムアウトレジスタのＴＯＣが「１」に設定される。
【０１０４】
ＣＰＵ１０１は、画像データの転送終了後にタイムアウトレジスタのＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、およびＴＯＤ１６０４をモニタリングすることにより、振動等の突発的な外乱を除いた何らかの不具合により転送速度が遅くなっているＨＤＤ（ＤＭＡデータ制御部）を検出することが可能となる。
【０１０５】
以上説明したように、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３が転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、閾値以上の時間差が検出された場合にレジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、レジスタにビットがセットされる回数をＤＭＡデータ制御部４０２ａ〜４０２ｄ毎にカウントしてカウント値が閾値以上になった場合に、タイムアウトレジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵ１０１は、タイムアウトレジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、ＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱で一時的に速度低下しているＨＤＤを故障と判断することなく、正確に、速度低下を起こしているＨＤＤを特定することができる。
【０１０６】
なお、本発明は、上記した実施の形態に限定されるものではなく、発明の要旨を変更しない範囲で適宜変形して実行可能である。
【０１０７】
【発明の効果】
以上説明したように、請求項１にかかる画像形成装置によれば、１ページ分の原稿の画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、前記ＤＭＡコントローラから転送される画像データの画像形成を行う画像形成手段と、を備え、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行うこととしたので、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御や画像データを略同時にＤＭＡ転送を行うことができ、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１０８】
また、請求項１にかかる画像形成装置によれば、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行うＤＭＡＩ／Ｆ部と、を有し、前記複数のＨＤＤＩ／Ｆは各々、前記ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行うステートマシーンと、を有することとしたので、ＣＰＵがハードディスクコントローラのＣＰＵＩ／Ｆ部のレジスタにコマンドをライトすることで、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示することでき、また、複数のＨＤＤＩ／Ｆは、複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うことができ、より簡易な構成で複数のＨＤＤを１台のＨＤＤとしてより効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１０９】
また、請求項１にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出手段と、前記検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別手段と、を含み、前記ＣＰＵにより、前記レジスタをリードして故障したＨＤＤを判断することとしたので、ハードディスクコントローラ内部のＤＭＡデータ制御部のバッファの転送可能状態を監視することにより、不具合が生じたＨＤＤを特定でき、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１０】
また、請求項２にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別手段と、を含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、複数のＤＭＡデータ制御部毎に内部のバッファのデータ蓄積状態によってアサートされるＲＥＱ信号の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部に接続されているＨＤＤを速度低下を起こしているＨＤＤと特定でき、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１１】
また、請求項３にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する転送可能時間差検出手段と、閾値以上の時間差が検出された場合、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別手段と、前記第１の速度低下ＤＭＡデータ制御部識別手段によりレジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント手段と、前記速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別手段と、を含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、複数のＤＭＡデータ制御部毎に内部のデータバッファのデータ蓄積状態によってアサートされるデータ転送可能状態の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部の回数をカウントし、あるＤＭＡデータ制御部が閾値以上の回数に前記カウント値が達した場合、このＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱がある場合は除いて速度低下を起こしているＨＤＤと特定することができ、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１２】
また、請求項４にかかる画像形成装置によれば、請求項１〜請求項３のいずれか１つにかかる発明において、レジスタは、前記複数のハードディスクに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のハードディスク毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることとしたので、ＨＤＤへのコマンドやパラメータライト時にはレジスタへＣＰＵが１つの値をライトすること複数のＨＤＤへ同時にコマンドやパラメータを発行でき、ステータスやパラメータリード時には複数のＨＤＤから同時に別々の値をリードでき、複数のＨＤＤに対するコマンドやパラメータの発行およびステータスやパラメータのリードをより効率的に行うことが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１３】
また、請求項５にかかる画像形成装置によれば、請求項１〜請求項４のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することとしたので、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへの画像データのＤＭＡ転送が確実に終了した後にＣＰＵに対して割り込みを発生させることができ、画像データの転送エラーを防止することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１４】
また、請求項６にかかる画像形成装置によれば、請求項１〜請求項５のいずれか１つにかかる画像形成装置において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることとしたので、ＡＴＡ規格に準拠したシステムを構築することが可能な画像形成装置を提供することが可能となるという効果を奏する。
【０１１５】
また、請求項７にかかる画像形成装置によれば、請求項１〜請求項６のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うこととしたので、画像データの分割が容易となると共に、複数のＨＤＤに略同時に分割した画像データをＤＭＡ転送することが可能な画像形成装置を提供することが可能となるという効果を奏する。
【０１１６】
また、請求項８にかかる画像形成方法によれば、ページ分の原稿の画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、を含み、前記ＨＤＤ記憶工程では、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行うこととしたので、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御や画像データを略同時にＤＭＡ転送を行うことができ、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１７】
また、請求項８にかかる画像形成方法によれば、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程と、を含むこととしたので、ＣＰＵがハードディスクコントローラのＣＰＵＩ／Ｆ部のレジスタにコマンドをライトすることで、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示することでき、また、複数のＨＤＤＩ／Ｆは、複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うことができ、より簡易な構成で複数のＨＤＤを１台のＨＤＤとしてより効率的に管理することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１８】
また、請求項８にかかる画像形成方法によれば、さらに、故障したＨＤＤを検出するＨＤＤ故障判定工程を含み、前記ＨＤＤ故障判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別工程と、前記ＣＰＵが、前記レジスタをリードして故障したＨＤＤを判定する判定工程と、を含むこととしたので、ハードディスクコントローラ内部のＤＭＡデータ制御部のバッファの転送可能状態を監視することにより、不具合が生じたＨＤＤを特定でき、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１９】
また、請求項９にかかる画像形成方法によれば、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程を含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と、を含むこととしたので、複数のＤＭＡデータ制御部毎に内部のバッファのデータ蓄積状態によってアサートされるＲＥＱ信号の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部に接続されているＨＤＤを速度低下を起こしているＨＤＤと特定でき、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２０】
また、請求項１０にかかる画像形成方法によれば、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程を含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下ＤＭＡデータ制御部識別工程で前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下識別回数カウント工程のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と、を含むことしたので、複数のＤＭＡデータ制御部毎に内部のデータバッファのデータ蓄積状態によってアサートされるデータ転送可能状態の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部の回数をカウントし、あるＤＭＡデータ制御部が閾値以上の回数に前記カウント値が達した場合、このＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱がある場合は除いて速度低下を起こしているＨＤＤと特定することができ、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２１】
また、請求項１１にかかる画像形成方法によれば、請求項８〜請求項１０のいずれか１つにかかる発明において、前記レジスタは、前記複数のハードディスクに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のハードディスク毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることとしたので、ＨＤＤへのコマンドやパラメータライト時にはレジスタへＣＰＵが１つの値をライトすることで、複数のＨＤＤへ同時にコマンドやパラメータを発行でき、ステータスやパラメータリード時には複数のＨＤＤから同時に別々の値をリードでき、複数のＨＤＤに対するコマンドやパラメータの発行およびステータスやパラメータのリードをより効率的に行うことが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２２】
また、請求項１２にかかる画像形成方法によれば、請求項８〜請求項１１のいずれか１つにかかる発明において、ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することとしたので、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへの画像データのＤＭＡ転送が確実に終了した後にＣＰＵに対して割り込みを発生させることができ、画像データの転送エラーを防止することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２３】
また、請求項１３にかかる画像形成方法によれば、請求項８〜請求項１２のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることとしたので、ＡＴＡ規格に準拠したシステムを構築することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２４】
また、請求項１４にかかる画像形成方法によれば、請求項８〜請求項１３のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、前記画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うこととしたので、画像データの分割が容易となると共に、複数のＨＤＤに略同時に分割した画像データをＤＭＡ転送することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の画像形成装置の構成を示すブロック図である。
【図２】 図１の画像形成装置の電子ソート機能を使用したコピー動作を説明するためのフローチャートである。
【図３】 図１のＨＤＤアレイ制御ＩＣの内部ブロック図である。
【図４】 図３のレジスタの構成を示す図である。
【図５】 図３のＨＤＤＩ／Ｆの信号の入出力を説明するための図である。
【図６】 ステートマシンによるＨＤＤへの書き込み時の信号発生を説明するための図である。
【図７】 ステートマシンによるＨＤＤからの読み出し時の信号発生の例を説明する図である。
【図８】 ＨＤＤＩ／Ｆの動作を説明するための図である。
【図９】 画像データのＨＤＤの蓄積方法を説明するための図である。
【図１０】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１１】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１２】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１３】 １台のＨＤＤが故障した状態を説明するための図である。
【図１４】 ＨＤＣＯＮレジスタのフォーマットの一例を示す図である。
【図１５】 ＨＤＤの転送速度が遅くなった状態を説明するための図である。
【図１６】 ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部のカウント動作を説明するための図である。
【図１７】 タイムアウトレジスタのフォーマットの一例を示す図である。
【図１８】 ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部のカウント動作を説明するための図である。
【図１９】 従来の技術を説明するための図である。
【符号の説明】
１０１ ＣＰＵ
１０２ 画像入力部
１０３ 画像出力部
１０４ ＤＭＡ制御ＩＣ
１０５ メモリ
１０６ ＨＤＤアレイ制御ＩＣ
１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ ＨＤＤ Ａ、Ｂ、Ｃ、Ｄ
２０１ ＣＰＵ・ＤＭＡＩ／Ｆ部
２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ ＨＤＤＩ／Ｆ Ａ、Ｂ、Ｃ、Ｄ
３０３ａ、３０３ｂ、３０３ｃ、３０３ｄ レジスタ
４０１ａ、４０１ｂ、４０１ｃ ４０１ｄ ステートマシン
４０２ａ ４０２ｂ ４０２ｃ ４０２ｄ ＤＭＡデータ制御部
４０３ ＦＩＦＯメモリ
【発明の属する技術分野】
本発明は、画像形成装置および画像形成方法に関し、詳細には、複数のＨＤＤを並列に動作させることで、例えば、電子ファイリングシステムで処理される画像データなどの膨大なデータを高速にリード／ライト可能なハードディスクコントローラを備えた画像形成装置および画像形成方法に関する。
【０００２】
【従来の技術】
従来、ハードディスクドライブ（ＨＤＤ）などの記憶装置を複数台並列に動作させることにより、データのリード／ライトの要求に高速に対応可能な記憶装置アレイが知られている。かかる記憶装置アレイの制御部となるアレイコントローラとしては、パーソナルコンピュータのバス上に接続される拡張ボード形態のものがある。
【０００３】
拡張ボード形態のアレイコントローラは、パソコンの拡張スロットに挿入され、アレイコントローラ自身は制御対象の記憶装置群と接続することで、パソコン等からの指示に基づき、記憶装置群に対する制御を行うものである。アレイコントローラは、データのリード／ライトをデータのブロック単位で記憶装置群のドライブを変えて行う。
【０００４】
図１９は、従来のアレイコントローラ（ハードディスクコントローラ）が複数のＨＤＤにデータを書き込む際の書込方式の一例を説明するための図である。同図は、４台のＨＤＤに対して、９６ＫＢのデータを１６ＫＢ単位のブロックサイズで書き込む例を示している。
【０００５】
図１９に示すように、データを先頭から１６ＫＢ単位にディスク０から順番にデータを振り分けて書き込み、全てのディスクを一巡すると再びディスク０に戻り、順に書き込んでいく。一般的にＨＤＤは１６ＫＢ以上の容量のデータバッファを備えており、転送データをまずデータバッファに一旦格納した後、ディスクにデータを書き込む。上述した方式でＨＤＤに順番に書き込んでいくことにより、１台のＨＤＤが内部のデータバッファからディスクへデータを転送している間に他のＨＤＤへ書き込みが行えるので高速にデータ転送を行うことができる。
【０００６】
このようにデータを順次、各ＨＤＤに振り分ける方式としては、例えば、特開平１０−３２６１５４号公報の「アレイコントローラ及びデータサーバ」に記載されている技術が知られている。
【０００７】
しかしながら、この従来技術は、アレイコントローラ側で専用のＣＰＵを設け、バス上のコマンドを解析してハードディスクの制御を行うようにソフトウェアで特別な制御をする必要があるため、アレイコントローラの装置構成が複雑になるという問題がある。
【０００８】
ところで、近時、デジタル複写機等の画像形成装置においては、複数のＨＤＤを備えたものがある。かかる複数のＨＤＤを備えた画像形成装置においては、複数のＨＤＤに高速に画像データの転送が可能でかつ複数のＨＤＤを効率的に管理することが可能なハードディスクコントローラの開発が期待されている。
【０００９】
【発明が解決しようとする課題】
本発明は、上記に鑑みてなされたものであり、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置および画像形成方法を提供することを目的とする。
【００１０】
また、本発明は、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１１】
また、本発明は、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１２】
さらに、本発明は、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置およびその方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号を検出する検出手段と、前記検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別手段とを含み、前記ＣＰＵにより、前記レジスタをリードして故障したＨＤＤを判断することを特徴とする。
【００１４】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００１５】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００１６】
また、ＣＰＵＩ／Ｆ部では、検出手段は複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出し、故障ＨＤＤ識別手段は検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットをレジスタにライトし、ＣＰＵがレジスタをリードして故障したＨＤＤを判断する。
【００１７】
また、請求項２にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別手段とを含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする。
【００１８】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００１９】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００２０】
また、ＣＰＵＩ／Ｆ部では、検出手段は、複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、速度低下ＤＭＡデータ制御部識別手段は、検出された時間差が閾値以上の場合にレジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットし、ＣＰＵは、レジスタをリードして、速度低下したＤＭＡデータ制御部を判断する。
【００２１】
また、請求項３にかかる発明は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段とを備え、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部とを有し、前記複数のＨＤＤＩ／Ｆは各々、内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンとを有し、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別手段と、前記第１の速度低下ＤＭＡデータ制御部識別手段により前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント手段と、前記速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別手段とを含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする。
【００２２】
上記発明によれば、入力手段は、１ページ分の原稿の画像データを入力し、ＣＰＵは画像形成装置の全体の動作を制御し、メモリには入力手段から入力される画像データを少なくとも１ページ分格納され、ＤＭＡコントローラはメモリに対する画像データのリード／ライトを制御し、複数のＨＤＤは画像データを格納し、ハードディスクコントローラは、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御し、当該複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００２３】
また、ＣＰＵＩ／Ｆ部は、ＣＰＵでリード／ライト可能なレジスタを含み、ＣＰＵによりレジスタに設定されるコマンドをデコードして、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示し、ＤＭＡＩ／Ｆ部は、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行い、ＤＭＡデータ制御部は、ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、ステートマシーンは、ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００２４】
また、ＣＰＵＩ／Ｆ部では、検出手段は、複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出し、第１の速度低下ＤＭＡデータ制御部識別手段は、閾値以上の時間差が検出された場合、レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、速度低下識別回数カウント手段は第１の速度低下ＤＭＡデータ制御部識別手段によりレジスタにビットがセットされる回数をＤＭＡデータ制御部毎にカウントし、第２の速度低下ＤＭＡデータ制御部は、速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、レジスタに当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵは、レジスタをリードして、速度低下したＤＭＡデータ制御部を判断する。
【００２５】
また、請求項４にかかる発明は、請求項１〜請求項３のいずれか１つにかかる発明において、前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする。
【００２６】
上記発明によれば、ライト専用のレジスタには、複数のＨＤＤのコマンドの発行やパラメータライト時に、ＣＰＵにより１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部は、ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、リード専用のレジスタには、複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値がＣＰＵＩ／Ｆ部により各々書き込まれる。
【００２７】
また、請求項５にかかる発明は、請求項１〜請求項４のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤを使用する。
【００２８】
また、請求項５にかかる発明は、請求項１〜請求項４のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする。
【００２９】
上記発明によれば、ＣＰＵＩ／Ｆ部は、複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、ＣＰＵに対して割り込みを発生する。
【００３０】
また、請求項６にかかる発明は、請求項１〜請求項５のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤをしようする。
【００３１】
また、請求項７にかかる発明は、請求項１〜６のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする。上記発明によれば、ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定のビット単位で分割してＤＭＡ転送を行う。
【００３２】
また、請求項８にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、故障したＨＤＤを検出するＨＤＤ故障判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記ＨＤＤ故障判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別工程と、前記ＣＰＵが、前記レジスタをリードして故障したＨＤＤを判定する判定工程とを含むことを特徴とする。
【００３３】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００３４】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００３５】
また、ＣＰＵＩ／Ｆ部が、複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出し、ＣＰＵＩ／Ｆ部が、この検出結果に基づきデータ転送が不可能なＨＤＤを示すビットをレジスタにライトし、ＣＰＵがレジスタをリードして故障したＨＤＤを判定する。
【００３６】
また、請求項９にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程とを含む。
【００３７】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００３８】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００３９】
また、ＣＰＵＩ／Ｆ部が、複数のＤＭＡデータ制御部毎にバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、検出された時間差が閾値以上の場合にレジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットし、ＣＰＵがレジスタをリードして、速度低下したＤＭＡデータ制御部を判定する。
【００４０】
また、請求項１０にかかる発明は、画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程とを含み、前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程とを含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵＩ／Ｆ部が、前記第１の速度低下ＤＭＡデータ制御部識別工程で前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下識別回数カウント工程のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程とを含むことを特徴とする。
【００４１】
上記発明によれば、画像データを入力し、ＤＭＡコントローラが入力される画像データをメモリにライトし、ＤＭＡコントローラがメモリから画像データをリードしてハードディスクコントローラに転送し、ハードディスクコントローラがＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトし、その際、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行う。
【００４２】
また、ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタにＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示し、ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、複数のＨＤＤＩ／Ｆが全て転送可能な場合に、複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行い、複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送し、複数のＨＤＤＩ／Ｆの各ステートマシーンが、ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。
【００４３】
また、ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、検出された時間差が閾値以上の場合にレジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、レジスタにビットがセットされる回数をＤＭＡデータ制御部毎にカウントし、このカウント値が閾値以上になった場合にレジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵがレジスタをリードして、速度低下したＤＭＡデータ制御部を判定する。
【００４４】
また、請求項１１にかかる発明は、請求項８〜請求項１０のいずれか１つにかかる発明において、前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする。
【００４５】
上記発明によれば、ライト専用のレジスタには、複数のＨＤＤのコマンドの発行やパラメータライト時に、ＣＰＵにより１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部は、共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、リード専用のレジスタには、複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値がＣＰＵＩ／Ｆ部により各々書き込まれる。
【００４６】
また、請求項１２にかかる発明は、請求項８〜請求項１１のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする。
【００４７】
上記発明によれば、ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生する。
【００４８】
また、請求項１３にかかる発明は、請求項８〜請求項１２のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする。上記発明によれば、ＡＴＡ規格に準拠したＨＤＤを使用する。
【００４９】
また、請求項１４にかかる発明は、請求項８〜請求項１３のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、前記画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする。上記発明によれば、ハードディスクコントローラは、複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行う。
【００５０】
【発明の実施の形態】
以下に添付図面を参照して、本発明にかかる画像形成装置および画像形成方法の好適な実施の形態を、（実施の形態１）、（実施の形態２）、（実施の形態３）の順に詳細に説明する。
【００５１】
（実施の形態１）
実施の形態１の画像形成装置を図１〜図１２を参照して説明する。図１は、実施の形態１にかかる画像形成装置の構成を示すブロック図である。図１に示す画像形成装置は、画像形成装置の全体の動作を制御するＣＰＵ１０１と、ＡＤＦやスキャナ等からなり、原稿の画像データを読み取るための画像入力部１０２と、画像データを電子写真方式で紙に印字する画像出力部１０３と、メモリ１０５に対する画像データのリード／ライトを制御するＤＭＡ制御ＩＣ（ＤＭＡコントローラ）１０４と、例えば、ＤＲＡＭからなり、少なくとも１ページ分の画像データを格納するメモリ１０５と、４つのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対する画像データのリード／ライトを制御するＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６と、画像データを格納するためのＡＴＡ規格に準拠した４つのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄとを備えている。上記ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄは同一の構成となっている。
【００５２】
上記画像形成装置の通常のコピー動作を説明する。ＣＰＵ１０１により、通常のコピー動作の開始が指示されると、まず、画像入力部１０２で１ページ分の原稿の画像データが読み取られ、読み取られた原稿の画像データはＤＭＡ制御ＩＣ１０４に転送される。ＤＭＡ制御ＩＣ１０４は転送される画像データをメモリ１０５に一旦格納した後、画像出力部１０３に転送する。画像出力部１０３では画像データを転写紙に印字して出力する。
【００５３】
つぎに、上記画像形成装置の電子ソートを使用したコピー動作を図２のフローチャートを参照して説明する。図２は、上記画像形成装置の電子ソートを使用したコピー動作を説明するためのフローチャートである。
【００５４】
図２において、ＣＰＵ１０１により、電子ソートを使用したコピー動作の開始が指示されると、まず、画像入力部１０２で１ページ分の原稿の画像データが読み取られ、読み取られた画像データはＤＭＡ制御ＩＣ１０４に転送される。ＤＭＡ制御ＩＣ１０４は、転送される画像データを一旦、メモリ１０５に格納する（ステップＳ１）。ＤＭＡ制御ＩＣ１０４は、メモリ１０５に格納した画像データを読み出して、ＨＤＤアレイ制御ＩＣ１０６に転送する。ＨＤＤアレイ制御ＩＣ１０６は、ＤＭＡ制御ＩＣ１０４から転送される画像データを、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに格納する（ステップＳ２）。この場合、メモリ１０５内の画像データは、ＤＭＡ制御ＩＣ１０４からＨＤＤアレイ制御ＩＣ１０６を通して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに分割されて同時にＤＭＡ転送される（図９参照）。
【００５５】
ＣＰＵ１０１は、全ページの原稿の読み込みが終了したか否かを判断し（ステップＳ３）、全ページの原稿の読み込みが終了した場合には、ステップＳ４に移行する一方、全ページの原稿の読み込みが終了していない場合には、全ページの原稿の読み込みが終了するまでステップＳ１〜ステップＳ３の動作を繰り返し実行する。
【００５６】
つづいて、ＨＤＤアレイ制御ＩＣ１０６は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに格納した画像データを読み出して、ＤＭＡ制御ＩＣ１０４に転送する。ＤＭＡ制御ＩＣ１０４はＨＤＤアレイ制御ＩＣ１０６から転送される画像データをメモリ１０５に格納した後（ステップＳ４）、画像出力部１０３に出力し、画像出力部１０３は、画像データを転写紙に印字して出力する（ステップＳ５）。そして、ＣＰＵ１０１は、全ページの画像出力が終了したか否かを判断し（ステップＳ６）、全ページの画像出力が終了した場合には、ステップＳ７に移行する一方、全ページの画像出力が終了していない場合には、全ページの画像出力が終了するまでステップＳ４〜Ｓ６の処理を繰り返し実行する。
【００５７】
ステップＳ７では、ＣＰＵ１０１は、全ページの画像出力が終了した場合には、設定部数の出力が終了したか否かを判断し（ステップＳ７）、設定部数の画像出力が終了した場合には、当該フローを終了する一方、設定部数の画像出力が終了していない場合には、設定部数の画像出力が終了するまで、ステップＳ４〜ステップＳ７の処理を繰り返し実行する。
【００５８】
つぎに、本発明の特徴的な部分である上記ＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６の構成および動作を図３〜図１２を参照して詳細に説明する。上記ＨＤＤアレイ制御ＩＣ１０６は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時にコマンド設定や画像データの転送を行う。
【００５９】
図３は、図１のＨＤＤアレイ制御ＩＣ１０６の構成を示すブロック図である。ＨＤＤアレイ制御ＩＣ１０６は、同図に示す如く、ＣＰＵ１０１およびＤＭＡ制御ＩＣ１０４とのインターフェースとなるＣＰＵ・ＤＭＡＩ／Ｆ部２０１と、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からコマンドや画像データが転送され、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄにコマンドや画像データの転送を独立に行うＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄとから構成されている。ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは同一の構成となっている。
【００６０】
ＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、ＣＰＵＩ／Ｆ部２０１ａと、ＤＭＡＩ／Ｆ部２０１ｂとを備えている。ＣＰＵＩ／Ｆ部２０１ａは、ＣＰＵ１０１とのインターフェースを行い、ＣＰＵ１０１でリード／ライト可能なレジスタ２０１ｃを有しており、レジスタ２０１ｃにＣＰＵ１０１により設定されたコマンドやパラメータをデコードし、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのリードライトコマンド指示を行う信号の生成や内部のＤＭＡの起動を指示する。ＤＭＡＩ／Ｆ部２０１ｂは、ＤＭＡ制御ＩＣ１０４とのインターフェースを行い、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのワード数蓄積後、ＤＭＡデータ制御部４０２ａ〜４０２ｄが全て転送可能な場合に、ＤＭＡデータ制御部４０２ａ〜４０２ｄに画像データの転送を行う。
【００６１】
ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、各々、ステートマシン４０１ａ〜４０１ｄとＤＭＡデータ制御部４０２ａ〜４０２ｄとを備えている。ステートマシン４０１ａ〜４０１ｄは、ＣＰＵＩ／Ｆ部２０１ａからリードライトコマンド指示を受けた場合は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対してコマンドライトやステータスリード等のＤＭＡ転送以外のアクセス信号を発生し、ＤＭＡ起動の指示を受けた場合は、ＤＭＡデータ制御部４０２ａ〜４０２ｄとのインターフェースをして画像データの転送を行い、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う。また、ステートマシン４０１は、ＤＭＡＩ／Ｆ部２０１ｂからデータ転送開始のトリガ信号ＲＴＲＧが転送されると、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに各々画像データの転送を行う。
【００６２】
ＤＭＡデータ制御部４０２ａ〜４０２ｄは、ＤＭＡＩ／Ｆ部２０１ｂとインターフェースを行い、内部に、ＤＭＡＩ／Ｆ部２０１ｂから転送される画像データを格納するためのトグルのＦＩＦＯメモリ（バッファ）４０３を有しており、ＦＩＦＯメモリ（バッファ）４０３にＨＤＤ１０７ａ〜１０７ｂに書き込む画像データを格納して、ＨＤＤ１０７ａ〜１０７ｂに画像データの転送を行う。
【００６３】
図４は、図３のＣＰＵＩ／Ｆ部２０１のレジスタ２０１ｃの構成例を示す図である。レジスタ２０１ｃは、ＣＰＵ１０１がＨＤＤアレイ制御ＩＣ１０６自体の設定のリードライトを行うためのＨＤＣＯＮレジスタ３０１、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに共通のＣＰＵ１０１のライト専用のレジスタ（ＳＥＣＣＯＵＮＴＷレジスタ３０２、ＳＥＣＮＵＭＷレジスタ、ＣＹＬＬＯＷレジスタ、ＣＹＬＨＩＷレジスタ、ＣＯＭＭＡＮＤレジスタ）と、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ毎に個別に設けられたＣＰＵ１０１のリード専用のレジスタ（ＳＥＣＣＯＵＮＴレジスタ３０３ａ〜３０３ｄ、ＳＥＣＮＵＭＲレジスタ、ＣＹＬＬＯＲレジスタ、ＣＹＬＨＩＲレジスタ、ＳＴＡＴＵＳレジスタ）からなる。
【００６４】
ライト専用のレジスタには、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのコマンドの発行やパラメータライト時に、ＣＰＵ１０１により１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部２０１ａは、書込用のレジスタに書き込まれた内容をＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時に発行する。リード専用のレジスタには、ステータスやパラメータリード時に、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄから同時にリードした値がＣＰＵＩ／Ｆ部２０１ａにより各々書き込まれ、その内容がＣＰＵ１０１により参照される。このように、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時にコマンドやパラメータの設定を行なうため、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書込用のレジスタは１つの値が書き込めるようにしており、他方、読出用のレジスタは各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄで別々の値が読み出される可能性があるため、４つの値を同時に読み出し可能な構成になっている。
【００６５】
各レジスタは４バイト構成になっている。同図において、６０００Ｈ番地はＨＤＤアレイ制御ＩＣ１０６自体の設定を行うためのＨＤＣＯＮレジスタ３０１、６００８Ｈ番地はＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＳＥＣＣＯＵＮＴレジスタに書き込むＳＥＣＣＯＵＮＴを設定するためのＳＥＣＣＯＵＮＴＷレジスタ３０２を示す。６０１０Ｈ番地は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＳＥＣＴＯＲＣＯＵＮＴレジスタから各々リードしたデータ転送時に転送されるセクタ数が書き込まれるＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタ３０３ａ〜３０３ｄを示しており、ＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタ３０３ａ〜３０３ｄに書き込まれた値は、ＣＰＵ１０１で読み出すことができる。
【００６６】
６０１８〜６０４０Ｈまでのレジスタは、ＨＤＤ内部のアドレス設定に関するレジスタである。６０１８ＨはセクタナンバーをライトするためのＳＥＣＮＵＭＷレジスタ、６０２０ＨはセクタナンバーをリードするためのＳＥＣＮＵＭＲ＿Ａ〜Ｄレジスタを示す。６０２８ＨはシリンダーナンバーＬＯＷをライトするためのＣＹＬＬＯＷレジスタ、６０３０Ｈは、シリンダーナンバーＬＯＷをリードするためのＣＹＬＬＯＲ＿Ａ〜Ｄレジスタを示す。６０３８ＨはシリンダーナンバーＨＩＧＨをライトするためのＣＹＬＨＩＷレジスタ、６０４０ＨはシリンダーナンバーＨＩＧＨをリードするためのＣＹＬＨＩＲ＿Ａ〜Ｄレジスタを示す。
【００６７】
６０４８Ｈは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへデータ転送等のコマンドを発行するためのＣＯＭＭＡＮＤレジスタを示しており、コマンドはＨＤＤへの書き込みのみであるため、読出用のレジスタはない。６０５０ＨはＨＤＤ
Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからステータスをリードした値が書き込まれるＳＴＡＴＵＳ＿Ａ〜Ｄレジスタである。ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのステータスに関しては、読出用のレジスタのみであり、書込用のレジスタはない。
【００６８】
図５は、図３のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの信号の入出力を説明するための図である。ＣＰＵＩ／Ｆ部２０１ａは、ＣＰＵ１０１によりレジスタ２０１ｃの設定が行われると、レジスタ２０１ｃのアドレスをデコードして、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉｃｓ）のＩ／Ｆ信号であるＣＳ［１：０］（チップセレクト）、ＡＤ［２：０］（アドレス）と、Ｒ／Ｗの設定を行う信号と、レジスタ設定値（ＣＰＵｄａｔａ）と、およびデータ転送開始のトリガ信号ＲＴＲＧをＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの各ステートマシーン４０１ａ〜４０１ｂに発行する。
【００６９】
図６は、ステートマシン４０１ａ〜４０１ｄによるＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書き込み時の信号発生を説明するための図である。ＣＰＵＩ／Ｆ部２０１ａでは、例えば、ＣＰＵ１０１によりレジスタ２０１ｃの６００８ＨのＳＥＣＣＯＵＮＴＷレジスタに「０７Ｈ」が書き込まれると、ＣＰＵＩ／Ｆ部２０１ａは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して同時に同じＩＤＥの信号を出力する。これに応じて、ステートマシーン４０１ａ〜４０１ｄは、図６に示すように、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝０１１ｂを指定するとともに、ＤＩＯＷ信号をアサートして、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのセクタカウントレジスタへ「０７Ｈ」の書き込みを行う。
【００７０】
ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへの書き込みが終了すると、ＣＰＵＩ／Ｆ部２０１ａへＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部２０１ａは、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの全てからＲＳＴＢが発行されると、ＣＰＵ１０１に対して次のレジスタ設定を許可する。
【００７１】
図７は、ステートマシン４０１ａ〜４０１ｄによるＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからの読み出し時の信号発生を説明するための図である。レジスタ２０１ｃの６０５０Ｈのステータスレジスタからの読み出しが行われると、ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝１１１ｂを指定し、ＤＩＯＷ信号をアサートすることでステータスレジスタからの読み出しを行う。この場合も、ＣＰＵＩ／Ｆ部２０１ａからの信号が同時にＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄに発行され、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して同時に同じＩＤＥの信号が出力される。
【００７２】
ステートマシン４０１ａ〜４０１ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄからの読み出しが終了するとＣＰＵＩ／Ｆ部２０１へＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部２０１ａはＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの全てからＲＳＴＢ信号が発行されると、ＣＰＵ１０１に対して読み出しデータが有効であることを知らせる。
【００７３】
次に、メモリ１０１からＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに画像データをＤＭＡ転送する場合について説明する。図８は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄの動作を説明するための図である。ＣＰＵ１０１が、ＨＤＤアレイ制御ＩＣ１０６のＣＰＵＩ／Ｆ部２０１ａのレジスタ２０１ｃにＤＭＡ転送に必要なパラメータをライトすると、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、各々ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄにＤＭＡ転送に必要な記憶領域内のアドレス、転送セクタ数等のパラメータをセットする。
【００７４】
ＣＰＵ１０１は、レジスタ２０１ｃに必要なパラメータをセットした後にコマンド発行用の６０４８ＨのＣＯＭＭＡＮＤレジスタに、ＤＭＡライトのコマンドＣＡＨを書き込むと、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに同時にコマンドＣＡＨを発行する。このコマンドＣＡＨを発行されると、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄはデータ転送待ち状態になる。ＣＰＵ１０１は、レジスタ２０１ｃの６０００ＨのＨＤＣＯＮレジスタ内のデータ転送用のレジスタのＲＷビットを「１」に設定することで、メモリ１０５からＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄへのＤＭＡ転送を行うように転送方向を指定する。
【００７５】
次に、ＣＰＵ１０１が、レジスタ２０１ｃのＨＤＣＯＮレジスタのＭＳＢ、データ転送開始ビットＤＥＸＥをセットすると、ＣＰＵＩ／Ｆ部２０１は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのステートマシン４０１ａ〜４０１ｄに対してＤＭＡ転送開始トリガＤＴＲＧ信号を発行し、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのステートマシン４０１ａ〜４０１ｄはＤＭＡ転送用のタイミングでＨＤＤインターフェース信号を生成する。そして、ＤＭＡ制御ＩＣ１０４がメモリ１０５から読み出した画像データが、ＤＭＡＩ／Ｆ部２０１ｂを介してＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３に格納された後、ステートマシーン４０１ａ〜４０１ｄによりＨＤＤ１０７ａ〜１０７ｄに書き込みが行われる。
【００７６】
ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄは、ＤＭＡ転送が設定セクタ数行われるとデータ転送終了を知らせるために割り込みを発行する。この時、各ＨＤＤ１０７ａ〜１０７ｄは、独立したインターフェースで動作しているのでデータ転送速度に多少差が生じるため、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの割り込み信号は、ＣＰＵＩ／Ｆ部２０１ａに出力され（不図示）、ＣＰＵＩ／Ｆ部２０１ａは、全ての割り込み信号が揃った時点で、ＣＰＵ１０１に対して割り込みを発生する。
【００７７】
ＣＰＵ１０１は、割り込みを受けると、レジスタ２０１ｃの６０５０Ｈのステータスレジスタをリードし、各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのＤＭＡ転送後のステータスを確認する。
【００７８】
次に、図９を参照して、画像データのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの蓄積方法を説明する。図９は、画像データのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの蓄積方法を説明するための図である。同図において、ｄは画像データの画素データを示している。同図の画像データは６４ビット（１画素６４ビット）となっている。ＨＤＤアレイ制御ＩＣ１０６では、ＤＭＡ／ＩＦ２０１ｂがＤＭＡ制御ＩＣ１０４から転送されてくる６４ビットの画像データｄａｔａを、図９に示すような割り当てで各画素データ（ｄ）を１６ビットづつに分割し、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄを通して、分割された画像データはＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに略同時に蓄積される。
【００７９】
上述したように、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの速度差を吸収するため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ内にＦＩＦＯメモリ４０３をトグルで有している。このＦＩＦＯメモリ４０３を使用した画像データの転送を図１０〜１２を参照して説明する。
【００８０】
図１０および図１１に示すように、ＦＩＦＯメモリ４０３に空きがある場合は、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）は、ＲＥＱ信号をアサートして画像データの転送を許可する。
【００８１】
ＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時に画像データを転送するため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄが全てＲＥＱ信号をアサートしている場合に画像データの転送を行う。図１０および図１１に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの書き込みにより、ＦＩＦＯメモリ４０３がフル状態になった後、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄはＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して画像データｄａｔａの転送を開始する。
【００８２】
また、図１１に示すように、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄは、ＦＩＦＯメモリ４０３をトグルで有しているため、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの受信とＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対しての画像データの転送を同時に行うことができる。また、図１２に示すように、一方のＦＩＦＯメモリ４０３がフル状態で他方のＦＩＦＯメモリ４０３がＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに画像データの転送中である場合には、ＦＩＦＯメモリ４０３へ画像データが転送できないため、ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）はＲＥＱ信号をネゲートする。この場合、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１からの画像データの転送は行われない。
【００８３】
以上説明したように、本実施の形態では、ＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）１０６では、ＣＰＵ１０１にてリード／ライト可能なレジスタ２０１ｃを通して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄに対して、同時にパラメータの設定、コマンドの発行を行い、画像データのＤＭＡ転送時には各ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ毎に画像データを分割して同時にＤＭＡ転送を行っているので、簡易な制御で複数のＨＤＤを１台のＨＤＤと同様に制御を行うことができ、また、複数のＨＤＤを並列に動作させて高速な画像データの転送が可能となる。
【００８４】
（実施の形態２）
実施の形態２の画像形成装置を、図１３および図１４を参照して説明する。実施の形態２の画像形成装置は、上記実施の形態１の画像形成装置とほぼ同様な構成で同様な動作を行うものであるが、さらに、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの故障を検出を行う。
【００８５】
図１３および図１４を参照して、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄが故障した場合の故障検出方法を説明する。図１３は、ＨＤＤの故障した状態を説明するための図である。同図は、ＨＤＤ Ｂ１０７ｂが故障した場合を示している。
【００８６】
ところで、複数台のＨＤＤのうち、１台のＨＤＤが故障した場合、途中で画像データの転送が止まり、ＲＥＱ信号がアサートされないことになる。これにより、上述のＣＰＵ・ＤＭＡＩ／Ｆ部２０１は、全てのＲＥＱ信号がアサートしている場合に画像データの転送を行うため、ＤＭＡ制御ＩＣ１０４とＨＤＤアレイ制御ＩＣ１０６との画像データの転送が停止してしまうことになる。
【００８７】
この結果、ＣＰＵ１０１では、ＨＤＤアレイ制御ＩＣ１０６（ＣＰＵＩ／Ｆ部２０１ａ）からの画像データの転送終了の割り込みがないためタイムアウトエラーになる。ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかに不具合が発生したことは明白であるが、全てのＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄがデータ転送コマンドが終了していない状態で止まっているため、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのステータスをリードできず、どのＨＤＤで不具合が生じているか判定できない。どのＨＤＤを交換すれば良いのか判断することができないという問題がある。そこで、実施の形態２では、故障したＨＤＤを識別する方法を説明する。
【００８８】
図１３に示すように、ＨＤＤの１台が故障して画像データの転送が終了しても他のＨＤＤは独立して動作しているため、ＤＭＡデータ制御部４０２ａ〜４０２ｄは、一方のＦＩＦＯメモリ４０３の画像データを全て読み出した後に、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１にＲＥＱ信号をアサートする。すなわち、ＤＭＡデータ制御部４０２ａ〜４０２ｄは、ＦＩＦＯメモリ４０３がデータ転送可能な場合にＣＰＵ・ＤＭＡＩ／Ｆ部２０１にＲＥＱ信号をアサートする。ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＲＥＱ信号のアサートを検出して、レジスタ２０１ｃのＨＤＣＯＮレジスタにＤＭＡデータ制御部４０２ａ〜４０２ｄのＲＥＱ信号のアサート状態またはネゲート状態を書き込む。
【００８９】
図１４は、ＨＤＣＯＮレジスタのフォーマットの一例を示す図である。同図において、ＲＥＱＡ〜ＤはＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄに各々対応しており、ＲＥＱがアサート状態で「１」、ネゲート状態で「０」となる。ＨＤＣＯＮレジスタのＲＥＱＡ〜Ｄは、ＣＰＵ１０１でモニタリングすることができる。
【００９０】
ＣＰＵ１０１は、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかの不具合により、データ転送のタイムアウトエラーが生じた時、このＨＤＣＯＮレジスタをリードし、ＲＥＱ信号がネゲートしているＨＤＤを不具合が発生したＨＤＤと判断することができる。
【００９１】
本実施の形態によれば、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ毎にＦＩＦＯメモリ４０３がデータ転送可能な場合にアサートされるＲＥＱ信号を検出し、データ転送が不可能なＨＤＤを示すビットをＨＤＣＯＮレジスタにライトし、ＣＰＵ１０１は、ＨＤＣＯＮレジスタをリードして故障したＨＤＤを判断することとしたので、１台のＨＤＤで不具合が生じ、タイムアウトエラーになった場合、容易に不具合が発生したＨＤＤを特定することが可能となる。
【００９２】
（実施の形態３）
実施の形態３の画像形成装置を、図１５〜図１８を参照して説明する。実施の形態３の画像形成装置は、実施の形態１の画像形成装置とほぼ同様な構成で同様な動作を行うものであるが、さらに、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄの転送速度の低下を検出する。
【００９３】
ところで、ＣＰＵ１０１でタイムアウトエラーが検知されないが、１台のＨＤＤが何等かの不具合で転送速度が遅くなり、全体のＨＤＤの転送速度が遅くなるという状態が発生する場合がある。この場合、どのＨＤＤに不具合があるか、ＣＰＵ１０１が判断することは難しい。実施の形態３では、このことを鑑みて不具合が生じて転送速度が遅くなったＨＤＤを識別する方法を、図１５〜図１８を参照して説明する。
【００９４】
図１５は、ＨＤＤの転送速度が遅くなった状態を説明するための図である。図１５に示すように、ＨＤＤ Ｃ１０７ｃが何等かの不具合で転送速度が遅くなった場合、ＨＤＤ Ｃ１０７ｃに対応するＨＤＤＩ／Ｆ Ｃ２０２ｃのＤＭＡデータ転送制御部４０２ｃのＲＥＱ信号のアサートタイミングが遅くなる。そこで、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、各ＨＤＤＩ／Ｆ
Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＲＥＱ信号のアサートのタイミングを比較して、速度低下が生じたＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄのいずれかを検出する。
【００９５】
図１６は、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａのカウント動作を説明するための図である。図１６に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、ＦＩＦＯメモリ４０３の切り替わり時の最初のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＤＭＡデータ制御部４０２ａ〜４０２ｄからのＲＥＱ信号のアサートからカウンターを起動し（図１６では、ＤＭＡデータ制御部４０２ａからのＲＥＱ信号のアサート）、図示しないレジスタの設定値のＣＬＫ数後（図では５１２ＣＬＫ後）に各ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＤＭＡデータ制御部４０２ａ〜４０２ｄからのＲＥＱ信号をサンプリングする。
【００９６】
ＣＰＵＩ／Ｆ部２０１ａでは、ＲＥＱ信号のネゲートの状態を検出すると（図１６ではＨＤＤＩ／Ｆ Ｃ２０２ｃのＲＥＱ）、タイムアウトレジスタにＲＥＱ信号のネゲートの状態を検出したＨＤＤを書き込む。図１７は、タイムアウトレジスタのフォーマットの一例を示す図である。各ビットＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、ＴＯＤ１６０４はＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）に各々対応している。ＣＰＵＩ／Ｆ部２０１ａは、ＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、ＴＯＤ１６０４を画像データの転送開始時に「０」クリアし、ＨＤＤ Ａ１０７ａ〜ＨＤＤ Ｄ１０７ｄ（ＤＭＡデータ制御部４０２ａ〜４０２ｄ）のうちの前記ネゲートが検出されたＨＤＤ（ＤＭＡデータ制御部）に対応するビットを「１」に設定する。図１６に示す例では、タイムアウトレジスタのＴＯＣ１６０３が「１」に設定される。ＣＰＵＩ／Ｆ部２０１ａは、１度この状態が発生すると、新たに、上記図１６に示した信号検出の動作は行わずに、このビットを次回の転送開始まで保持する。
【００９７】
ＣＰＵ１０１は、画像データの転送終了後にタイムアウトレジスタのＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、およびＴＯＤ１６０４をモニタリングすることにより、何らかの不具合により転送速度が遅くなっているＨＤＤを検出する。図１５に示す例では、転送速度が遅くなっているＨＤＤとしてＨＤＤ１０７ｃが検出される。
【００９８】
以上説明したように、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄ毎に内部のＦＩＦＯメモリ（バッファ）４０３のデータ蓄積状態によってアサートされるＲＥＱ信号（データ転送可能状態）のＨＤＤ（ＤＭＡデータ制御部）毎の差を検出し、閾値以上の時間差が検出された場合に、レジスタ２０１ｃのタイムアウトレジスタに最も遅いＤＭＡデータ制御部４０２ａ〜４０２ｄを示すビットをセットすることとしたので、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３の転送可能状態を監視することで、接続された複数のＨＤＤのうち、不具合が生じたＨＤＤを特定することができる。
【００９９】
ところで、上記検出方法によると１度、１番最初のＲＥＱ信号のアサートからカウンターの値が所定値を越えただけでタイムアウトレジスタに結果が保持されるため、振動等の突発的な外乱で、上記図１５に示すような状態になり、タイムアウトレジスタに結果が保持される可能性がある。このため、本来は正常な動作をしているＨＤＤが振動等の突発的な外乱により、不具合が生じたと判断される可能性がある。
【０１００】
このことを鑑みて、振動等の突発的な外乱以外の要因で不具合が生じて転送速度が遅くなったＨＤＤを識別する方法を以下に説明する。図１８は、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａのカウント動作を説明するための図である。
【０１０１】
図１８に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部２０１のＣＰＵＩ／Ｆ部２０１ａでは、トグルＦＩＦＯメモリ４０３の切り替わり時の最初のＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄからのＲＥＱ信号のアサートからカウンターを起動し、図示しないレジスタの設定値のＣＬＫ数後（図では５１２ＣＬＫ後）に各ＨＤＤＩ／Ｆ Ａ２０２ａ〜ＨＤＤＩ／Ｆ Ｄ２０２ｄのＲＥＱ信号をサンプリングする。
【０１０２】
ＣＰＵＩ／Ｆ部２０１ａでは、ＲＥＱ信号のネゲートの状態を検出すると、不図示のレジスタＴＯＸ（Ｘ＝Ａ〜Ｄ）＿Ｓに１パルスアサート（ビットをセット）する。ＴＯＡ＿Ｓ、ＴＯＢ＿Ｓ、ＴＯＣ＿Ｓ、およびＴＯＤ＿Ｓは、各々ＨＤＤ Ａ１０７ａ（ＤＭＡデータ制御部４０２ａ）、ＨＤＤ Ｂ１０７ｂ（ＤＭＡデータ制御部４０２ｂ）、ＨＤＤ Ｃ１０７ｃ（ＤＭＡデータ制御部４０２ｃ）、およびＨＤＤ Ｄ１０７ｄ（データ制御部４０２ｄ）に対応している。同図に示す例では、ＨＤＤＩ／Ｆ Ｃ２０２ｃ（ＤＭＡデータ制御部４０２ｃ）のＲＥＱ信号がネゲート状態であるので、ＴＯＣ＿Ｓが１パルスアサート（ビットがセット）されている。
【０１０３】
ＣＰＵＩ／Ｆ２０１ａでは、レジスタＴＯＸ（Ｘ＝Ａ〜Ｄ）＿Ｓのアサート回数（ビットのセット回数）のカウントを行って得られるカウント値が、図示しないレジスタの設定値（同図に示す例では１６回）以上となった場合に、図１７に示すタイムアウトレジスタの対応するビットＴＯＡ、ＴＯＢ、ＴＯＣ、およびＴＯＤに、「１」を設定する。タイムアウトレジスタの各ビットＴＯＡ、ＴＯＢ、ＴＯＣ、およびＴＯＤは、転送開始時に０クリアされる。図１８に示す例では、ＴＯＣ＿Ｓのアサート回数（ビットのセット回数）のカウント値が「１６」となるので、タイムアウトレジスタのＴＯＣが「１」に設定される。
【０１０４】
ＣＰＵ１０１は、画像データの転送終了後にタイムアウトレジスタのＴＯＡ１６０１、ＴＯＢ１６０２、ＴＯＣ１６０３、およびＴＯＤ１６０４をモニタリングすることにより、振動等の突発的な外乱を除いた何らかの不具合により転送速度が遅くなっているＨＤＤ（ＤＭＡデータ制御部）を検出することが可能となる。
【０１０５】
以上説明したように、ＣＰＵＩ／Ｆ部２０１ａは、ＤＭＡデータ制御部４０２ａ〜４０２ｄのＦＩＦＯメモリ４０３が転送可能な場合にアサートされるＲＥＱ信号の時間差を検出し、閾値以上の時間差が検出された場合にレジスタに速度低下したＤＭＡデータ制御部を示すビットをセットし、レジスタにビットがセットされる回数をＤＭＡデータ制御部４０２ａ〜４０２ｄ毎にカウントしてカウント値が閾値以上になった場合に、タイムアウトレジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットし、ＣＰＵ１０１は、タイムアウトレジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、ＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱で一時的に速度低下しているＨＤＤを故障と判断することなく、正確に、速度低下を起こしているＨＤＤを特定することができる。
【０１０６】
なお、本発明は、上記した実施の形態に限定されるものではなく、発明の要旨を変更しない範囲で適宜変形して実行可能である。
【０１０７】
【発明の効果】
以上説明したように、請求項１にかかる画像形成装置によれば、１ページ分の原稿の画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、前記ＤＭＡコントローラから転送される画像データの画像形成を行う画像形成手段と、を備え、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行うこととしたので、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御や画像データを略同時にＤＭＡ転送を行うことができ、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１０８】
また、請求項１にかかる画像形成装置によれば、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行うＤＭＡＩ／Ｆ部と、を有し、前記複数のＨＤＤＩ／Ｆは各々、前記ＤＭＡＩ／Ｆ部から転送される画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行うステートマシーンと、を有することとしたので、ＣＰＵがハードディスクコントローラのＣＰＵＩ／Ｆ部のレジスタにコマンドをライトすることで、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示することでき、また、複数のＨＤＤＩ／Ｆは、複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うことができ、より簡易な構成で複数のＨＤＤを１台のＨＤＤとしてより効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１０９】
また、請求項１にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出手段と、前記検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別手段と、を含み、前記ＣＰＵにより、前記レジスタをリードして故障したＨＤＤを判断することとしたので、ハードディスクコントローラ内部のＤＭＡデータ制御部のバッファの転送可能状態を監視することにより、不具合が生じたＨＤＤを特定でき、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１０】
また、請求項２にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、前記検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別手段と、を含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、複数のＤＭＡデータ制御部毎に内部のバッファのデータ蓄積状態によってアサートされるＲＥＱ信号の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部に接続されているＨＤＤを速度低下を起こしているＨＤＤと特定でき、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１１】
また、請求項３にかかる画像形成装置によれば、前記ＣＰＵＩ／Ｆ部は、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する転送可能時間差検出手段と、閾値以上の時間差が検出された場合、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別手段と、前記第１の速度低下ＤＭＡデータ制御部識別手段によりレジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント手段と、前記速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別手段と、を含み、前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することとしたので、複数のＤＭＡデータ制御部毎に内部のデータバッファのデータ蓄積状態によってアサートされるデータ転送可能状態の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部の回数をカウントし、あるＤＭＡデータ制御部が閾値以上の回数に前記カウント値が達した場合、このＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱がある場合は除いて速度低下を起こしているＨＤＤと特定することができ、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１２】
また、請求項４にかかる画像形成装置によれば、請求項１〜請求項３のいずれか１つにかかる発明において、レジスタは、前記複数のハードディスクに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のハードディスク毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることとしたので、ＨＤＤへのコマンドやパラメータライト時にはレジスタへＣＰＵが１つの値をライトすること複数のＨＤＤへ同時にコマンドやパラメータを発行でき、ステータスやパラメータリード時には複数のＨＤＤから同時に別々の値をリードでき、複数のＨＤＤに対するコマンドやパラメータの発行およびステータスやパラメータのリードをより効率的に行うことが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１３】
また、請求項５にかかる画像形成装置によれば、請求項１〜請求項４のいずれか１つにかかる発明において、前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することとしたので、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへの画像データのＤＭＡ転送が確実に終了した後にＣＰＵに対して割り込みを発生させることができ、画像データの転送エラーを防止することが可能なハードディスクコントローラを備えた画像形成装置を提供することが可能となるという効果を奏する。
【０１１４】
また、請求項６にかかる画像形成装置によれば、請求項１〜請求項５のいずれか１つにかかる画像形成装置において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることとしたので、ＡＴＡ規格に準拠したシステムを構築することが可能な画像形成装置を提供することが可能となるという効果を奏する。
【０１１５】
また、請求項７にかかる画像形成装置によれば、請求項１〜請求項６のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うこととしたので、画像データの分割が容易となると共に、複数のＨＤＤに略同時に分割した画像データをＤＭＡ転送することが可能な画像形成装置を提供することが可能となるという効果を奏する。
【０１１６】
また、請求項８にかかる画像形成方法によれば、ページ分の原稿の画像データを入力する入力工程と、ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、を含み、前記ＨＤＤ記憶工程では、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行うこととしたので、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御や画像データを略同時にＤＭＡ転送を行うことができ、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、かつ複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１７】
また、請求項８にかかる画像形成方法によれば、前記ハードディスクコントローラは、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備え、前記ＨＤＤ記憶工程は、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送コマンドをデコードして、ＤＭＡ起動を指示する工程と、前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データのＤＭＡ転送を行う工程と、前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ステートマシーンに転送する工程と、前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程と、を含むこととしたので、ＣＰＵがハードディスクコントローラのＣＰＵＩ／Ｆ部のレジスタにコマンドをライトすることで、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示することでき、また、複数のＨＤＤＩ／Ｆは、複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うことができ、より簡易な構成で複数のＨＤＤを１台のＨＤＤとしてより効率的に管理することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１８】
また、請求項８にかかる画像形成方法によれば、さらに、故障したＨＤＤを検出するＨＤＤ故障判定工程を含み、前記ＨＤＤ故障判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別工程と、前記ＣＰＵが、前記レジスタをリードして故障したＨＤＤを判定する判定工程と、を含むこととしたので、ハードディスクコントローラ内部のＤＭＡデータ制御部のバッファの転送可能状態を監視することにより、不具合が生じたＨＤＤを特定でき、複数のＨＤＤのうち不具合が生じたＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１１９】
また、請求項９にかかる画像形成方法によれば、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程を含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と、を含むこととしたので、複数のＤＭＡデータ制御部毎に内部のバッファのデータ蓄積状態によってアサートされるＲＥＱ信号の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部に接続されているＨＤＤを速度低下を起こしているＨＤＤと特定でき、複数のＨＤＤのうち速度低下を起こしているＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２０】
また、請求項１０にかかる画像形成方法によれば、速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程を含み、前記速度低下ＤＭＡデータ制御部判定工程は、前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する検出工程と、前記ＣＰＵＩ／Ｆ部が、前記検出工程で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下ＤＭＡデータ制御部識別工程で前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント工程と、前記ＣＰＵＩ／Ｆ部が、前記速度低下識別回数カウント工程のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別工程と、前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と、を含むことしたので、複数のＤＭＡデータ制御部毎に内部のデータバッファのデータ蓄積状態によってアサートされるデータ転送可能状態の差を検出し、その差が閾値以上に遅いＤＭＡデータ制御部の回数をカウントし、あるＤＭＡデータ制御部が閾値以上の回数に前記カウント値が達した場合、このＤＭＡデータ制御部に接続されているＨＤＤを振動等の突発的な外乱がある場合は除いて速度低下を起こしているＨＤＤと特定することができ、複数のＨＤＤのうち、振動等の突発的な外乱以外の要因で速度低下を起こしているＨＤＤを特定することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２１】
また、請求項１１にかかる画像形成方法によれば、請求項８〜請求項１０のいずれか１つにかかる発明において、前記レジスタは、前記複数のハードディスクに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のハードディスク毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記共通レジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることとしたので、ＨＤＤへのコマンドやパラメータライト時にはレジスタへＣＰＵが１つの値をライトすることで、複数のＨＤＤへ同時にコマンドやパラメータを発行でき、ステータスやパラメータリード時には複数のＨＤＤから同時に別々の値をリードでき、複数のＨＤＤに対するコマンドやパラメータの発行およびステータスやパラメータのリードをより効率的に行うことが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２２】
また、請求項１２にかかる画像形成方法によれば、請求項８〜請求項１１のいずれか１つにかかる発明において、ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することとしたので、ＣＰＵＩ／Ｆ部は、複数のＨＤＤへの画像データのＤＭＡ転送が確実に終了した後にＣＰＵに対して割り込みを発生させることができ、画像データの転送エラーを防止することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２３】
また、請求項１３にかかる画像形成方法によれば、請求項８〜請求項１２のいずれか１つにかかる発明において、前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることとしたので、ＡＴＡ規格に準拠したシステムを構築することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【０１２４】
また、請求項１４にかかる画像形成方法によれば、請求項８〜請求項１３のいずれか１つにかかる発明において、前記ハードディスクコントローラは、前記複数のＨＤＤに対して、前記画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うこととしたので、画像データの分割が容易となると共に、複数のＨＤＤに略同時に分割した画像データをＤＭＡ転送することが可能な画像形成方法を提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の画像形成装置の構成を示すブロック図である。
【図２】 図１の画像形成装置の電子ソート機能を使用したコピー動作を説明するためのフローチャートである。
【図３】 図１のＨＤＤアレイ制御ＩＣの内部ブロック図である。
【図４】 図３のレジスタの構成を示す図である。
【図５】 図３のＨＤＤＩ／Ｆの信号の入出力を説明するための図である。
【図６】 ステートマシンによるＨＤＤへの書き込み時の信号発生を説明するための図である。
【図７】 ステートマシンによるＨＤＤからの読み出し時の信号発生の例を説明する図である。
【図８】 ＨＤＤＩ／Ｆの動作を説明するための図である。
【図９】 画像データのＨＤＤの蓄積方法を説明するための図である。
【図１０】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１１】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１２】 ＦＩＦＯメモリを使用した画像データの転送を説明するための図である。
【図１３】 １台のＨＤＤが故障した状態を説明するための図である。
【図１４】 ＨＤＣＯＮレジスタのフォーマットの一例を示す図である。
【図１５】 ＨＤＤの転送速度が遅くなった状態を説明するための図である。
【図１６】 ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部のカウント動作を説明するための図である。
【図１７】 タイムアウトレジスタのフォーマットの一例を示す図である。
【図１８】 ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部のカウント動作を説明するための図である。
【図１９】 従来の技術を説明するための図である。
【符号の説明】
１０１ ＣＰＵ
１０２ 画像入力部
１０３ 画像出力部
１０４ ＤＭＡ制御ＩＣ
１０５ メモリ
１０６ ＨＤＤアレイ制御ＩＣ
１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ ＨＤＤ Ａ、Ｂ、Ｃ、Ｄ
２０１ ＣＰＵ・ＤＭＡＩ／Ｆ部
２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ ＨＤＤＩ／Ｆ Ａ、Ｂ、Ｃ、Ｄ
３０３ａ、３０３ｂ、３０３ｃ、３０３ｄ レジスタ
４０１ａ、４０１ｂ、４０１ｃ ４０１ｄ ステートマシン
４０２ａ ４０２ｂ ４０２ｃ ４０２ｄ ＤＭＡデータ制御部
４０３ ＦＩＦＯメモリ
Claims (14)
- 画像データを入力するための入力手段と、
画像形成装置の全体の動作を制御するＣＰＵと、
前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、
前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、
画像データを格納するための複数のＨＤＤと、
前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、
画像データの画像形成を行う画像形成手段と
を備え、
前記ハードディスクコントローラは、
前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、
前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆと
を備え、
前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、
前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、
前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部と
を有し、
前記複数のＨＤＤＩ／Ｆは各々、
内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、
前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンと
を有し、
前記ＣＰＵＩ／Ｆ部は、
複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号を検出する検出手段と、
前記検出手段の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別手段と
を含み、
前記ＣＰＵにより、前記レジスタをリードして故障したＨＤＤを判断することを特徴とする画像形成装置。 - 画像データを入力するための入力手段と、
画像形成装置の全体の動作を制御するＣＰＵと、
前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、
前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、
画像データを格納するための複数のＨＤＤと、
前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、
画像データの画像形成を行う画像形成手段と、
を備え、
前記ハードディスクコントローラは、
前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、
前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆと
を備え、
前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、
前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、
前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部と
を有し、
前記複数のＨＤＤＩ／Ｆは各々、
内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、
前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンと
を有し、
前記ＣＰＵＩ／Ｆ部は、
前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、
前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別手段と
を含み、
前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする画像形成装置。 - 画像データを入力するための入力手段と、
画像形成装置の全体の動作を制御するＣＰＵと、
前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、
前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、
画像データを格納するための複数のＨＤＤと、
前記ＤＭＡコントローラと画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、
画像データの画像形成を行う画像形成手段と
を備え、
前記ハードディスクコントローラは、
前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、
前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆと
を備え、
前記複数のＨＤＤに対して、略同時に、パラメータ設定、コマンド発行、およびステータスリード等の制御を行うとともに、前記画像データを分割して略同時にＤＭＡ転送を行い、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部は、
前記ＣＰＵでリード／ライト可能なレジスタを含み、前記ＣＰＵにより前記レジスタに設定されるコマンドをデコードして、前記複数のＨＤＤへのリード／ライトの指示を行うための信号の生成およびＤＭＡ起動を指示するＣＰＵＩ／Ｆ部と、
前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送するＤＭＡＩ／Ｆ部と
を有し、
前記複数のＨＤＤＩ／Ｆは各々、
内部に画像データを格納するバッファを含み、前記ＤＭＡＩ／Ｆ部から転送される画像データを前記バッファに格納した後、ステートマシーンに転送するＤＭＡデータ制御部と、
前記ＣＰＵＩ／Ｆ部からリード／ライトの指示を受けた場合は、前記ＨＤＤに対してコマンドライト、ステータスリード等のアクセス信号を発生する一方、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記ＨＤＤに対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う前記ステートマシーンと
を有し、
前記ＣＰＵＩ／Ｆ部は、
前記複数のＤＭＡデータ制御部毎に内部のバッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出手段と、
前記時間差検出手段で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別手段と、
前記第１の速度低下ＤＭＡデータ制御部識別手段により前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント手段と、
前記速度低下識別回数カウント手段のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別手段と
を含み、
前記ＣＰＵは、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判断することを特徴とする画像形成装置。 - 前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、
前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、
前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする請求項１〜請求項３のいずれか１つに記載の画像形成装置。 - 前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする請求項１〜請求項４のいずれか１つに記載の画像形成装置。
- 前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする請求項１〜請求項５のいずれか１つに記載の画像形成装置。
- 前記ハードディスクコントローラは、前記複数のＨＤＤに対して、画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする請求項１〜請求項６のいずれか１つに記載の画像形成装置。
- 画像データを入力する入力工程と、
ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、
前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、
前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、
故障したＨＤＤを検出するＨＤＤ故障判定工程と
を含み、
前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、
前記ＨＤＤ記憶工程は、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、
前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、
前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程と
を含み、
前記ＨＤＤ故障判定工程は、
前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のバッファが使用可能な場合にアサートされるＲＥＱ信号を検出する検出工程と、
前記ＣＰＵＩ／Ｆ部が、前記検出工程の検出結果に基づき、データ転送が不可能なＨＤＤを示すビットを前記レジスタにライトする故障ＨＤＤ識別工程と、
前記ＣＰＵが、前記レジスタをリードして故障したＨＤＤを判定する判定工程と
を含むことを特徴とする画像形成方法。 - 画像データを入力する入力工程と、
ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、
前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、
前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、
速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程と
を含み、
前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、
前記ＨＤＤ記憶工程は、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、
前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、
前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程と
を含み、
前記速度低下ＤＭＡデータ制御部判定工程は、
前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に前記バッファが転送可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、
前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタにＲＥＱ信号のアサートが最も遅いＤＭＡデータ制御部を示すビットをセットする速度低下ＤＭＡデータ制御部識別工程と、
前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と
を含むことを特徴とする画像形成方法。 - 画像データを入力する入力工程と、
ＤＭＡコントローラが、入力される画像データをメモリにライトするメモリ記憶工程と、
前記ＤＭＡコントローラが、前記メモリから画像データをリードしてハードディスクコントローラに転送する転送工程と、
前記ハードディスクコントローラが、前記ＤＭＡコントローラから転送されてくる画像データを複数のＨＤＤにライトするＨＤＤ記憶工程と、
速度低下したＤＭＡデータ制御部を検出する速度低下ＤＭＡデータ制御部判定工程と
を含み、
前記ＨＤＤ記憶工程では、前記ＣＰＵおよびＤＭＡコントローラとのインターフェースを行うＣＰＵ・ＤＭＡＩ／Ｆ部と、前記複数のＨＤＤに対して各々独立して画像データのリード／ライトを行うための複数のＨＤＤＩ／Ｆとを備えたハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、パラメータ設定、およびコマンド発行等の制御を行うとともに、画像データを分割して略同時にＤＭＡ転送を行い、
前記ＨＤＤ記憶工程は、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＣＰＵＩ／Ｆ部が、内部のレジスタに前記ＣＰＵにより設定されるＤＭＡ転送用のコマンドをデコードして、ＤＭＡ起動を指示する工程と、
前記ＣＰＵ・ＤＭＡＩ／Ｆ部のＤＭＡＩ／Ｆ部が、前記複数のＨＤＤＩ／Ｆが全て転送可能な場合に、前記複数のＨＤＤＩ／Ｆに画像データを分割してＤＭＡ転送を行う工程と、
前記複数のＨＤＤＩ／Ｆの各ＤＭＡデータ制御部が、前記ＤＭＡＩ／Ｆ部から転送される画像データをバッファに格納した後、ＨＤＤＩ／Ｆ内のステートマシーンに転送する工程と、
前記複数のＨＤＤＩ／Ｆの各ステートマシーンが、前記ＣＰＵＩ／Ｆ部からＤＭＡ起動の指示を受けた場合は、前記複数のＨＤＤに対して、ＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行う工程と
を含み、
前記速度低下ＤＭＡデータ制御部判定工程は、
前記ＣＰＵＩ／Ｆ部が、前記複数のＤＭＡデータ制御部毎に内部のデータバッファが使用可能な場合にアサートされるＲＥＱ信号の時間差を検出する時間差検出工程と、
前記ＣＰＵＩ／Ｆ部が、前記時間差検出工程で検出された時間差が閾値以上の場合に、前記レジスタに速度低下したＤＭＡデータ制御部を示すビットをセットする第１の速度低下ＤＭＡデータ制御部識別工程と、
前記ＣＰＵＩ／Ｆ部が、前記第１の速度低下ＤＭＡデータ制御部識別工程で前記レジスタにビットがセットされる回数を前記ＤＭＡデータ制御部毎にカウントする速度低下識別回数カウント工程と、
前記ＣＰＵＩ／Ｆ部が、前記速度低下識別回数カウント工程のカウント値が閾値以上になった場合に、前記レジスタに、当該カウント値に対応するＤＭＡデータ制御部のビットをセットする第２の速度低下ＤＭＡデータ制御部識別工程と、
前記ＣＰＵが、前記レジスタをリードして、速度低下したＤＭＡデータ制御部を判定する判定工程と
を含むことを特徴とする画像形成方法。 - 前記レジスタは、前記複数のＨＤＤに共通の前記ＣＰＵのライト専用のレジスタと、前記複数のＨＤＤ毎に個別に設けられた前記ＣＰＵのリード専用のレジスタからなり、
前記ライト専用のレジスタには、前記複数のＨＤＤのコマンドの発行やパラメータライト時に、前記ＣＰＵにより１つの値が書き込まれ、これに応じて、前記ＣＰＵＩ／Ｆ部は、前記ライト専用のレジスタに書き込まれた内容を複数のＨＤＤに対して略同時に発行し、
前記リード専用のレジスタには、前記複数のＨＤＤのステータスやパラメータリード時に、複数のＨＤＤから同時にリードした値が前記ＣＰＵＩ／Ｆ部により各々書き込まれることを特徴とする請求項８〜請求項１０のいずれか１つに記載の画像形成方法。 - 前記ＣＰＵＩ／Ｆ部は、前記複数のＨＤＤから画像データのＤＭＡ転送終了時にアサートされる割り込み信号を全て受信した後、前記ＣＰＵに対して割り込みを発生することを特徴とする請求項８〜請求項１１のいずれか１つに記載の画像形成方法。
- 前記複数のＨＤＤはＡＴＡ規格に準拠したＨＤＤであることを特徴とする請求項８〜請求項１２のいずれか１つに記載の画像形成方法。
- 前記ハードディスクコントローラは、前記複数のＨＤＤに対して、前記画像データの画素データを所定ビット単位で分割してＤＭＡ転送を行うことを特徴とする請求項８〜請求項１３のいずれか１つに記載の画像形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024413A JP3895610B2 (ja) | 2001-03-21 | 2002-01-31 | 画像形成装置および画像形成方法 |
| US10/100,916 US6806882B2 (en) | 2001-03-21 | 2002-03-20 | Method of and apparatus for forming image |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-81630 | 2001-03-21 | ||
| JP2001081630 | 2001-03-21 | ||
| JP2002024413A JP3895610B2 (ja) | 2001-03-21 | 2002-01-31 | 画像形成装置および画像形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354217A JP2002354217A (ja) | 2002-12-06 |
| JP3895610B2 true JP3895610B2 (ja) | 2007-03-22 |
Family
ID=26611736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024413A Expired - Fee Related JP3895610B2 (ja) | 2001-03-21 | 2002-01-31 | 画像形成装置および画像形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806882B2 (ja) |
| JP (1) | JP3895610B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101740A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 画像データ記憶装置 |
| JP4144240B2 (ja) * | 2002-04-12 | 2008-09-03 | セイコーエプソン株式会社 | 制御装置および制御方法 |
| US6772272B2 (en) * | 2002-04-25 | 2004-08-03 | International Business Machines Corporation | Apparatus and method for writing information to a designated information storage medium with an allocated data storage device using a specified information recording format |
| US7124214B2 (en) * | 2003-03-28 | 2006-10-17 | Via Technologies Inc. | Method and related apparatus for controlling a peripheral device to transfer data to a bus |
| US7114014B2 (en) * | 2003-06-27 | 2006-09-26 | Sun Microsystems, Inc. | Method and system for data movement in data storage systems employing parcel-based data mapping |
| US20040268082A1 (en) * | 2003-06-27 | 2004-12-30 | Michael Yatziv | Method and system for parcel-based data mapping |
| GB2405025B (en) | 2003-08-12 | 2006-05-17 | Hitachi Ltd | Recording/reproducing apparatus for video/audio signals |
| JP2005202767A (ja) * | 2004-01-16 | 2005-07-28 | Toshiba Corp | プロセッサシステム、ｄｍａ制御回路、ｄｍａ制御方法、ｄｍａコントローラの制御方法、画像処理方法および画像処理回路 |
| US20050182863A1 (en) * | 2004-02-18 | 2005-08-18 | Arm Limited, | Direct memory access control |
| US20050248584A1 (en) * | 2004-05-10 | 2005-11-10 | Koji Takeo | Imaging system and image processing apparatus |
| US7224508B2 (en) * | 2004-09-13 | 2007-05-29 | Space Photonics, Inc. | MEMS-based optical communications beam steering apparatus |
| JP4428208B2 (ja) * | 2004-11-16 | 2010-03-10 | 株式会社デンソー | 車両用物体認識装置 |
| JP4966500B2 (ja) * | 2005-02-08 | 2012-07-04 | 日本電気株式会社 | ディスクアレイ制御装置、ハードディスクドライブ及びディスクアレイ装置 |
| US8325633B2 (en) * | 2007-04-26 | 2012-12-04 | International Business Machines Corporation | Remote direct memory access |
| US8160452B1 (en) | 2008-01-07 | 2012-04-17 | Space Photonics, Inc. | Rapid acquisition, pointing and tracking optical system for free space optical communications |
| US8456478B2 (en) * | 2008-10-30 | 2013-06-04 | Microchip Technology Incorporated | Microcontroller with integrated graphical processing unit |
| EP2637165A4 (en) * | 2010-11-01 | 2014-06-04 | Mitsubishi Electric Corp | DRAWING DEVICE AND DRAWING METHOD |
| JP6611496B2 (ja) * | 2014-08-28 | 2019-11-27 | キヤノン株式会社 | 印刷装置、印刷装置の制御方法、プログラム、及び記憶媒体 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2551236B1 (fr) * | 1983-08-30 | 1990-07-06 | Canon Kk | Systeme de traitement d'image |
| JPS6278623A (ja) * | 1985-10-02 | 1987-04-10 | Toshiba Corp | 磁気デイスク装置 |
| JPS62192867A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | イメ−ジデ−タを扱うワ−クステ−シヨン |
| US5321816A (en) * | 1989-10-10 | 1994-06-14 | Unisys Corporation | Local-remote apparatus with specialized image storage modules |
| US5519849A (en) * | 1992-12-07 | 1996-05-21 | Digital Equipment Corporation | Method of reducing the complexity of an I/O request to a RAID-4 or RAID-5 array |
| US6098121A (en) * | 1996-12-03 | 2000-08-01 | Matsushita Electric Industrial Co., Ltd. | Data transfer apparatus with improved throughput due to reduced processing overhead in interrupt process |
| JPH10326154A (ja) | 1997-05-23 | 1998-12-08 | Brother Ind Ltd | アレイコントローラ及びデータサーバ |
-
2002
- 2002-01-31 JP JP2002024413A patent/JP3895610B2/ja not_active Expired - Fee Related
- 2002-03-20 US US10/100,916 patent/US6806882B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6806882B2 (en) | 2004-10-19 |
| US20020138697A1 (en) | 2002-09-26 |
| JP2002354217A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895610B2 (ja) | 画像形成装置および画像形成方法 | |
| US6191712B1 (en) | Circuit for aligning logical sectors with physical sectors in a disk storage system | |
| US9128633B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
| KR19990067732A (ko) | 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법 | |
| US20080301381A1 (en) | Device and method for controlling commands used for flash memory | |
| JP4097883B2 (ja) | データ転送装置および方法 | |
| US7774513B2 (en) | DMA circuit and computer system | |
| US6973520B2 (en) | System and method for providing improved bus utilization via target directed completion | |
| JPH10334037A (ja) | 通信ｄｍａ装置 | |
| JPH11232214A (ja) | 情報処理装置用プロセッサおよびその制御方法 | |
| US11095778B2 (en) | Storing and outputting log for failure analysis in image forming apparatus equipped with SATA system, control method therefor, and storage medium | |
| JP2003101740A (ja) | 画像データ記憶装置 | |
| JP4081843B2 (ja) | メモリ制御装置 | |
| JP2023135315A (ja) | コントローラ、画像形成装置、及びアクセス調停方法 | |
| CN100371916C (zh) | Scsi磁盘记录装置与方法 | |
| JP2004343205A (ja) | コントローラ装置、画像形成装置、メモリ制御方法、コンピュータプログラム及び記録媒体 | |
| JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
| JP2005174119A (ja) | 画像データ制御装置、画像形成装置及び画像データ制御方法 | |
| JP3703958B2 (ja) | 情報処理装置 | |
| JP2007334835A (ja) | メモリ制御装置及びその制御方法 | |
| JPH0644193A (ja) | Ｉ／ｏレジスタアクセス方式 | |
| JPH10177764A (ja) | 光ディスク記録装置 | |
| JP4538054B2 (ja) | データ転送装置および方法 | |
| JP2007165954A (ja) | 画像記録装置 | |
| JP2006119998A (ja) | バス情報収集装置、データ処理装置及びバス情報収集方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041221 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3895610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |