JP3890764B2 - Halftone generation apparatus and halftone generation method - Google Patents
Halftone generation apparatus and halftone generation method Download PDFInfo
- Publication number
- JP3890764B2 JP3890764B2 JP25478598A JP25478598A JP3890764B2 JP 3890764 B2 JP3890764 B2 JP 3890764B2 JP 25478598 A JP25478598 A JP 25478598A JP 25478598 A JP25478598 A JP 25478598A JP 3890764 B2 JP3890764 B2 JP 3890764B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- threshold
- halftone
- register
- threshold data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color, Gradation (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多値画像データを2値画像データに電子的に変換するハーフトーン生成装置および方法に関するものであり、特に高精細の印刷処理装置に対して高速にハーフトーンデータを供給するハーフトーン生成装置およびハーフトーン生成方法に関する。
【0002】
【従来の技術】
カラー画像を印刷する印刷処理装置は、一般にC(シアン),M(マゼンタ),Y(イエロー),K(黒)の4版に分解され、それぞれの色版には多値画像データが格納される。各色版の多値画像データは、閾値マトリクスデータと比較され、2値画像データに変換される。各色毎の2値画像データに基づいて、ハーフトーン印刷が行われ、カラー画像が生成される。
【0003】
従来オフセット印刷等において、デジタル的にハーフトーン画像を形成するためには、イメージセッタと呼ばれる高分解能のレーザー記録装置で、感光フィルム上にハーフトーン画像を形成した後、PS版(presensitized plate)等に焼き付けるのが一般的である。このイメージセッタ方式では、上記したようにハーフトーンの形成はオフラインで行われ、ハーフトーン形成に関し高速性は要求されないため、一般的にハーフトーン形成は、イメージセッタに内蔵されたCPU(中央演算処理装置)を使って処理される。即ち、CPUによって多値画像データと閾値マトリクスデータの比較演算が行われ、結果がイメージセッタのメモリに記録される。ページ単位あるいはジョブ単位のハーフトーン形成が終了すると、メモリに記録されたハーフトーンデータが順次読み出され、レーザーの感光フィルム上への記録が行われる。
【0004】
一方、電子写真方式の印刷処理装置においても、近年の情報の電子化、記録装置のカラー化、高解像度化にともない、ハーフトーン画像をデジタル的に形成することが一般的になりつつある。この電子写真方式では、上記した一般的な印刷とは異なり、記録装置の出力にあわせて、多値画像データから連続的にハーフトーン画像を形成する必要がある。このため、電子写真方式の印刷処理装置のハーフトーン形成に関しては、CPU処理ではなく、ハードウェア処理が一般的である。
【0005】
図2に従来の代表的なハーフトーン形成に関するハードウェア構成を示す。図2において、入力多値画像データ1の画素位置に応じて、アドレス発生部8において比較する閾値マトリクスデータのアドレスが計算され、アドレスが閾値マトリクスデータを格納した閾値マトリクスデータメモリ2’に出力される。閾値マトリクスデータメモリ2’では、入力多値画像データに対応した閾値データ9がコンパレータ6’に出力され、2値画像データ7’としてハーフトーンデータが出力される。
【0006】
また、上記電子写真方式の印刷処理装置のための閾値マトリクスデータとしては、有理正接(Rational Tangent)と呼ばれる方式が一般的で、閾値データは比較的小さなマトリクスで構成され、カラー印刷の各色版の角度、線数の自由度は比較的小さいという問題があった。しかしながら、電子写真方式の印刷処理装置においても、近年の高画質化の要求にともない、記録装置が高解像度化し、従来イメージセッタで利用されてきたマトリクスサイズが大きく、角度、線数の自由度が高い、スーパーセル方式、マルチユニットエリア方式によるハーフトーン化が可能になってきた。
【0007】
また、図2の方式のハーフトーン形成では、従来印刷処理装置の印刷処理で多値画像データを生成し、記録装置でレーザー露光する直前でハーフトーン化するのが一般的であったが、上記高解像度化にともない、イメージセッタに比較して低価格の電子写真方式の印刷処理装置では、多値画像データを格納しておくためのメモリのコストが問題となっている。さらに、大量の多値画像データを印刷処理部から記録装置へ高速にデータ転送すること、高速の記録装置の記録速度の応じて高速にハーフトーンデータを生成することも問題となっている。
【0008】
上記最初の2つの問題に対しては、印刷処理部においてハーフトーン化することが一つの解決手段として考案される。即ち、予め多値画像データをハーフトーンデータ化し、2値データとしてメモリに格納し、記録装置へ出力することにより、メモリ容量、データ転送速度とも8分の1に低減する。しかしながら、最後の問題である高速のハーフトーンデータ生成は問題として残る。
【0009】
【発明が解決しようとする課題】
高速にハーフトーンデータを生成する技術を開示した文献としては、特開平6―6606号公報がある。特開平6―6606号は、閾値マトリクスデータのメモリとは別に閾値マトリクスデータの1ライン分を複数の高速メモリに交互に転送し、ハーフトーン処理は高速メモリから閾値データを読み出すことで実行されることが記載されている。しかしながら、特開平6―6606は、少ない高速メモリで高速にハーフトーン生成を行うことを狙いとしたもので、基本的に図2の構成と変わらず、飛躍的な処理の高速化を期待することはできない。
【0010】
高速にハーフトーンデータを生成するための他のアイデアとして、図2に示すようなハーフトーンデータ生成ハードウェアを複数設け、複数個のハードウェアを並行動作させることでハーフトーン処理を実行することが考案される。このような並列動作方式においては、コンパレータ等の論理演算部に関しては、近年のASIC技術の進歩により大規模、且つ高速の回路が提供されるようになり、容易に実現できる。しかしながら、閾値データの読み出しは、一般的にメモリアクセス時間はコンパレータのような単純な論理演算に比べて遅いこと、および復数の閾値データを同時に読み出すためのデータ線が多数必要となる等の課題があり、閾値データの読み出しの高速化が解決されず、このことが本方式のボトルネックとなる。
【0011】
本発明は、上記従来技術における各種の課題を解決するためになされたものであり、複数のハーフトーンデータを生成するハードウェアにおいてボトルネックとなる閾値データの出力を高速に提供できる技術を提供するものである。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明のハーフトーン生成装置は、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第1レジスタ手段と、第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第1レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とする。
【0013】
さらに、本発明のハーフトーン生成装置は、描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第1レジスタ手段と、第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第1レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とする。
【0014】
さらに、本発明のハーフトーン生成装置において、データ読み出し手段は、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第2レジスタ手段を有し、閾値データ読み出し手段は、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、第2レジスタ手段に出力し、第2レジスタ手段が保持する閾値データを第1のレジスタ手段に出力する構成を有することを特徴とする。
【0015】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、閾値データ読み出し手段における、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および第2レジスタ手段への出力処理とは並列動作する構成であることを特徴とする。
【0017】
さらに、本発明のハーフトーン生成装置において、第1レジスタ手段は、保持された閾値データを循環的にシフトするシフト回路を備え、シフト回路は、各セレクタ回路を介して前記比較手段に出力されない第1レジスタ手段中の閾値データ数分のシフトを行う構成を有することを特徴とする。
【0018】
さらに、本発明のハーフトーン生成装置において、第1レジスタ手段は、前段の第1レジスタおよび後段の第1レジスタの2段構成のレジスタで構成され、セレクタ回路各々の入力は比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に後段の第1のレジスタの出力と接続され、前段の第1レジスタは、保持された閾値データを循環的にシフトするシフト回路を備え、該シフト回路は、各セレクタ回路を介して前記比較手段に出力されない後段の第1レジスタの閾値データ数分のシフトを前段の第1レジスタにおいて実行する構成を有し、前段の第1レジスタ手段においてシフト処理された閾値データが後段の第1レジスタに出力される構成を有することを特徴とする。
【0019】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、前段の第1レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする。
【0020】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、第2レジスタ手段に閾値データのシフト量を指示するシフト信号を出力する構成を有し、シフト信号は、描画オブジェクトの描画開始位置と閾値データの格納位置を一致させるシフト量を示すことを特徴とする。
【0021】
さらに、本発明のハーフトーン生成装置において、第2レジスタ手段は、前段の第2レジスタおよび後段の第2レジスタの2段構成のレジスタ手段で構成され、閾値マトリクスデータ記憶手段から読み出された閾値データは前段の第2レジスタに保持された後、後段の第2レジスタに出力され、閾値データ読み出し手段は、後段の第2レジスタに閾値データのシフト量を指示するシフト信号を出力する構成を有し、後段の第2レジスタはシフト信号に応じて保持された閾値データのシフトを実行し、後段の第2レジスタにおいてシフトされた閾値データを第1レジスタ手段に出力する構成を有することを特徴とする。
【0022】
さらに、本発明のハーフトーン生成装置は、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、後段の第2レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする。
【0023】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、処理対象となる走査ラインにおける描画オブジェクトの画素数に応じて、閾値マトリクスデータ記憶手段から読み出される閾値データ数を制御する構成を有することを特徴とする。
【0024】
さらに、本発明のハーフトーン生成装置において、閾値データ読み出し手段は、閾値マトリクスデータ記憶手段から複数の閾値データを同時に読み出す構成であることを特徴とする。
【0025】
さらに、本発明のハーフトーン生成方法は、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出しステップと、読み出された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第1レジスタ手段に保持するステップと、第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップとを有し、閾値データ選択ステップは、比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とする。
【0026】
さらに、本発明のハーフトーン生成方法は、描画オブジェクトを単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成方法において、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出しステップと、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第1レジスタ手段に保持するステップと、第1レジスタ手段に保持された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップとを有し、閾値データ選択ステップは、比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とする。
【0027】
さらに、本発明のハーフトーン生成方法において、閾値データ読み出しステップは、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを前記閾値マトリクスデータ記憶手段から読み出しを行い、第2レジスタ手段に出力し、第2レジスタ手段が保持する閾値データを前記第1のレジスタ手段に出力することを特徴とする。
【0028】
さらに、本発明のハーフトーン生成方法において、複数の比較手段における複数画素のハーフトーンデータの並列生成処理と、閾値データ読み出し手段における、閾値マトリクスデータ記憶手段から次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および第2レジスタ手段への出力処理とは並列動作により実行することを特徴とする。
さらに、本発明のハーフトーン生成装置において、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの2値化処理が終了するまで保持し、係る閾値データを再利用する第1レジスタ手段と、第1レジスタ手段に保持された一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、上記閾値データ読み出し手段と上記比較手段とが並列動作する構成であると共に、前記第1レジスタ手段は、該第1レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第1レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とする。
さらに、本発明のハーフトーン生成装置は、描画オブジェクト単位として、画素の多値画像データと閾値マトリクスデータとの比較に基づいて画素のハーフトーンデータを生成するハーフトーン生成装置において、閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの2値化処理が終了するまで保持し、係る閾値データを再利用する第1レジスタ手段と、第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、上記閾値データ読み出し手段と上記比較手段とが並列動作する構成であると共に、前記第1レジスタ手段は、該第1レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第1レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とする。
【0029】
【発明の実施の形態】
以下、図面に基づき本発明に係わるハーフトーン生成装置およびハーフトーン生成方法について説明する。
【0030】
【実施例】
[実施例1]
図1は本発明によるハーフトーン生成装置の原理構成を示すブロック図である。同図において、本発明によるハーフトーン生成装置は、閾値マトリクスデータ記憶手段2と、閾値データ読み出し手段3と、レジスタ手段4と、閾値データ選択手段5と、複数の比較手段6とから構成され、入力多値画像データ1を2値画像データ7に変換して出力する。
【0031】
閾値マトリクスデータ記憶手段2は、入力される多値画像データ1を2値化する閾値データを格納するためのメモリである。本発明で対象とする閾値マトリクスデータは、例えば、高解像度の記録装置に対応する大サイズのマトリクスデータで、例えば、スーパーセル方式、マルチユニットエリア方式で生成された、複数の網点セルで構成されるものである。スーパーセル方式に関しては、ピーター・フィンク著、株式会社エムディエヌコーポレーション発行、書名「ポストスクリプト・スクリーニング」に記載されている。マルチユニットエリア方式に関しては、日本印刷学会誌,Vol31,pp31〜39(1994)に記載されている。また、閾値マトリクスデータのメモリへの格納は、同時にアクセスされる閾値データ数に応じて、複数閾値データが同時に出力されるよう、例えば32bit単位、64bit単位で出力されるよう構成されている。
【0032】
閾値データ読み出し手段3は、入力される多値画像データ1の走査信号に基づき、閾値マトリクスデータ記憶手段2より当該走査ラインに対する全ての閾値データ、すなわち一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出し、後段のレジスタ手段4に同時転送できるよう閾値データを順次保持するよう構成されている。また、閾値データ読み出し手段3は、閾値データをレジスタ手段4に転送した後、次走査ラインに対する全ての閾値データ、すなわち次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出すよう構成されている。
【0033】
レジスタ手段4は、閾値データ読み出し手段3より出力された走査ラインに対する全ての閾値データを、当該走査ラインの2値化処理が終了するまで保持するものである。さらに、本発明では複数画素を複数の比較手段6において、同時に2値化処理を行うよう構成され、レジスタ手段4に保持された閾値データもまた、同時に複数比較手段に出力されるが、この出力を繰り返した結果発生する余りの閾値データ数分のシフトをレジスタ4において行っている。すなわちレジスタ手段4から、順次比較手段を構成する複数のコンパレータの数と同じ数の閾値データセットがレジスタ手段4に後続する閾値データ選択手段5を構成するセレクタ回路を介して比較手段を構成するコンパレータに出力されるが、これら出力される閾値データセットの総計は比較手段数の倍数となり、その結果、レジスタ手段4の末尾にセレクタ回路を介してコンパレータに出力されない閾値データが残余データとして残る。この残余データ分のシフトをレジスタの先頭に位置するようにレジスタ手段4にセットされた閾値マトリクスデータ全体を循環的にシフトするよう構成されている。このシフトによって閾値マトリックスデータは繰り返し使用される。これらのシフト処理については後段で詳細に説明する。
【0034】
閾値データ選択手段5は、レジスタ手段4に保持された走査ラインに対する全ての閾値データから所定の閾値データを選択して比較手段に出力する。複数の比較手段6で多値画像データ1を2値化するための閾値データは、多値画像データ1の走査位置に応じてレジスタ手段4にセットされた閾値データから選択的に取り出される。閾値データ選択手段5は、複数の比較手段6に対して複数の閾値データブロックを選択して出力するためのセレクタである。例えば、8つの比較手段が並列処理を行う構成では、連続する8つ多値画像データ1に対応して、連続する8つの閾値データを一ブロックとし、ブロック毎に順次複数の比較手段6に出力するよう構成されている。
【0035】
複数の比較手段6は、比較手段6の数と同数の多値画像データ1と対応する複数の閾値データを比較し、2値化する。例えば、閾値データより多値画像データ1が大であれば当該画素のビットは1、閾値データより多値画像データ1が小であれば当該画素のビットは0とする。これらの比較処理は並列に実行される。複数の比較手段6より出力される2値画像データ7は、例えばバッファメモリに所定の処理単位、即ち、走査ライン単位、バンド単位、あるいはページ単位で格納された後、電子写真方式の記録装置へ出力される。
【0036】
次に本実施例の実装の形態について説明する。
図3は本実施例のハーフトーン生成装置のハードウェア構成例である。図3において、図1で説明した閾値マトリクスデータ記憶手段2は閾値マトリクスデータメモリ21に対応し、図1の閾値データ読み出し手段3は、図3では閾値データ読み出し制御回路20とラッチ22とシフトレジスタ1,23に対応し、図1のレジスタ手段4はシフトレジスタ2,24に対応し、図1の閾値データ選択手段5は閾値データ選択制御回路24と複数のデータセレクタ1〜8,26に対応し、図1の複数の比較手段6は8個のコンパレータ1〜8,27に対応する。その他、本発明には直接関係しないが、図3には複数の比較手段を構成する複数のコンパレータ1〜8,27において2値化された画像データを一時的に格納するためのバッファメモリ29とバッファメモリ書き込み制御回路28が含まれている。以下、それぞれのハードウェア構成について説明する。
【0037】
先ず、図1における閾値マトリクスデータ記憶手段を構成する本実施例における図3の閾値マトリクスデータメモリ21について説明する。閾値マトリクスデータメモリ21に格納されている閾値マトリクスデータは、例えばマルチユニットエリア法で作成されたものである。本実施例では、記録装置の解像度を例えば2400dpi、スクリーン線数を例えば約177線のものを使用する。以上の条件に対して、マトリクスサイズは210×210となり、各閾値データを8bit(1Byte)とすると、CMYKの1色あたりのデータサイズは210×210=44100[KByte]となる。また、マルチユニットエリア方式ではモアレの発生を防ぐため、スクリーン角度15°,75°および45°のハーフトーンを生成するための閾値マトリクスデータが生成される。210×210のマトリクスに含まれる網点セル数は15°,75°セルで241個、45°セルで242個となる。上記条件において、1ライン分のマトリクス(210個の閾値データ)で生成されるハーフトーンの長さは約2.2[mm]しかなく、本発明に記載されているよう再利用することが望ましいことは自明である。
【0038】
上記閾値マトリクスデータを格納する閾値マトリクスデータメモリ21として、本実施例では、例えばSRAMを使用する。図5にメモリ構成および閾値マトリクスデータの格納状況を示す。図5に示されるよう本実施では、同一アドレスで8bitのメモリが4個並列に配置され、同一のアドレスで4個の閾値データが出力されるよう構成されている。また、メモリにはCMYK各色用の閾値マトリクスデータが格納されており、記録装置で記録する色に応じてアドレスされる。従って、図5に示すようにアドレス線は全体で16bit、閾値データのデータ線は全体で32bitとなるよう構成されている。閾値マトリクスデータは、閾値データ読み出し制御回路20の閾値データアドレス信号THMAによってアドレスされる。
【0039】
次に、図1における閾値データ読み出し手段3を構成する本実施例における図3の閾値データ読み出し制御回路20、ラッチ1,22、シフトレジスタ1,23について説明する。閾値データ読み出し制御回路20では、ハーフトーン処理される多値画像データの位置を表す画像データ走査信号SCANYに基づき、閾値マトリクスデータメモリをアクセスするための閾値データアドレス信号THMAを出力し、閾値マトリクスデータメモリから閾値データが出力されるタイミングに応じて、ラッチ1,22で閾値データを保持するためのラッチタイミング信号LTを出力する。また、ラッチされた閾値データをシフトレジスタ1,23で読み出すと同時に、次段のレジスタ手段に同時に出力できるようデータをシフトさせるためのシフト信号ST1を出力するよう構成されている。
【0040】
ラッチ1,22は閾値マトリクスデータメモリ21から出力される32bitデータを一時的に格納するためのもので、例えば、RSフリップフロップ回路の前に入力ゲートをおいた回路で構成され、ラッチタイミング信号LTがLowの間データをホールドする。また、シフトレジスタ1,23は、例えば、JKフリップフロップ回路が53個直列接続された回路で構成され、ラッチ1でホールドされた閾値データをシフト信号ST1のクロックタイミングで取り込むと同時に、32bitづつデータをシフトさせるものである。図6にラッチ1,22とシフトレジスタ1,23の接続状況を示す。閾値マトリクスデータメモリから32bitデータがラッチ1に一時的に格納され、その後、格納データはシフトレジスタ1に取り込まれる。
【0041】
次に、図1におけるレジスタ手段4に対応する本実施例の図3に示すシフトレジスタ2,25について説明する。図7にシフトレジスタ2,25の構成を示す。シフトレジスタ2,25は、例えば、本実施例の閾値マトリクスの1ライン分の全データに相当する210×8個のJKフリップフロップ回路251が循環的に接続された循環レジスタと各JKフリップフロップ回路の入力を制御する210×8個の2to1データセレクタ252で構成される。また、シフトレジスタ1,23の全閾値データをシフトレジスタ2,25に同時に取り込むため、シフトレジスタ1,23の出力とシフトレジスタ2,25の各レジスタに対応する2to1データセレクタ252の一方の入力は1対1で接続されている。さらに、閾値データ選択制御回路24から出力されるシフト信号ST2により、シフトレジスタ2,25内に既に取り込まれているデータのシフトが制御され、閾値データセレクト信号TDSにより、シフトレジスタ1,23からの閾値データの取り込みが制御される。
【0042】
図3を参照して説明した本実施例の構成において、閾値データ読み出し制御回路20の制御により、閾値マトリクスデータメモリ21からラッチ22を介してシフトレジスタ1,23に必要とする走査ラインの閾値データが全て読み込まれた後、閾値データ選択制御回路24から出力される閾値データセレクト信号TDSを閾値データの取り込み側であるシフトレジスタ2,25に設定し、シフト信号ST2のクロックタイミングでシフトレジスタ1,23の全閾値データをシフトレジスタ2,25に同時に取り込む。さらに、8個のデータセレクタ1〜8,26を介して8個のコンパレータ1〜8,27に所定の数だけ閾値データが転送された後、シフト信号ST2により閾値データを循環的に所定の数だけシフトするよう構成されている。本実施例において、閾値データ転送の所定の数は、レジスタに取り込まれる閾値データ数が210であり、複数の比較手段であるコンパレータ1〜8,27において同時に比較処理が行われる数が8であるので、210/8=26となり、転送数は26である。閾値データシフトの所定の数は210%8=2であるので、シフトの数は2となる。図8にシフト前後の閾値データの配置を示し、このシフト処理について説明する。
【0043】
図8の上段に示す初期状態の図は、シフトレジスタ2の閾値データセット初期のレジスタ状態であり、閾値データ1〜210が先頭から順にセットされる。このレジスタセット状態で、閾値データ1がセレクタ1を介してコンパレータ1へ入力され、走査ラインの先頭画素との比較処理によるハーフトーン生成が実行される。閾値データ2は、セレクタ2、コンパレータ2による処理、以降、閾値データ3〜8はセレクタ3〜8、コンパレータ3〜8において同様の処理がなされる。これらの処理に続いて、閾値データ9〜16、17〜24...201〜208に対応するデータと多値画像データとのコンパレータにおける比較処理が実行される。
【0044】
このように比較処理が実行されると、図8の上段のレジスタ状態図に示すようにレジスタ2の閾値データ209,210はセレクタ、コンパレータへ出力されず、余ったデータとなる。これらの2つのデータを図8中段のレジスタ状態に示すように、レジスタの先頭にシフトし、その後は、セレクタ、コンパレータへの出力を図8の中段に示すレジスタ状態の先頭から、8つの閾値データセット209〜6、7〜15、...199〜206をセットとし、セレクタを介して8つのコンパレータに出力し、並列比較処理を実行する。さらに、この状態での26回の閾値データ転送がなされ、比較処理が終了すると、図8中段の閾値データ207、208をレジスタ先頭にシフトし図8の下段に示すレジスタ状態とし、レジスタ先頭から8つの閾値データセットの出力を順次実行する。これらの転送、シフトが処理対象走査ラインのハーフトーン化処理が終了するまで継続的に繰り返される。
【0045】
次に、図1における閾値データ選択手段5を構成する本実施例の図3における閾値データ選択制御回路24と8個のデータセレクタ1〜8,26について説明する。閾値データ選択制御回路24は、ハーフトーン処理される多値画像データの位置を表す画像データ走査信号SCANX,SCANYに基づき、上述したシフトレジスタ2,25の閾値データの取り込みとデータシフトを制御するシフト信号ST2と閾値データセレクト信号TDSを出力するとともに、シフトレジスタ2,25の閾値データを8個のコンパレータ1〜8,27に選択的に出力するための5bitの比較データセレクト信号CDSを出力する。尚、8個のデータセレクタ1〜8はそれぞれシフトレジスタ2,25の26本の出力と接続された26to1のデータセレクタである。また、シフトレジスタ2,25と8個のデータセレクタ1〜8の接続は、シフトレジスタ2,25の1番めのJKフリップフロップ回路251の出力はデータセレクタ1へ、2番めのJKフリップフロップ回路251の出力はデータセレクタ2へ…、8番めのJKフリップフロップ回路251の出力はデータセレクタ8へ、9番めのJKフリップフロップ回路251の出力はデータセレクタ1へ…というように実施されている。
【0046】
上記構成において、5bitの比較データセレクト信号CDSは、0x00から0x19まで順次出力され、上述した閾値データのシフト後、同様に0x00から0x19までの出力が繰り返される。8個のデータセレクタ1〜8で選択された8個の閾値データは、それぞれ8個のコンパレータ1〜8,27に出力される。
【0047】
次に8個のコンパレータ1〜8,27について説明する。8個のコンパレータ1〜8,27はそれぞれ8bitマグニチュードコンパレータで多値画像データと閾値データを比較し、閾値データより多値画像データが大であれば 1 、閾値データより多値画像データが小であれば 0 を出力し、2値化する。これら8個のコンパレータは並列動作可能な構成である。8個のコンパレータ1〜8,27で2値化された画像データは8bitづつ、バッファメモリ29に書き込まれる。バッファメモリ29への書き込みは、バッファメモリ書き込み制御回路28により制御される。
【0048】
以上、本発明のハーフトーン生成装値における一実施例のハードウェア構成について説明したが、閾値データマトリクスメモリ21およびバッファメモリを除くロジック部に関しては、例えば、ゲートアレイと呼ばれるセミカスタムLSIにより容易にLSI化可能である。
【0049】
次に図3を参照しながら、上記実施例のハードウェア構成における全体の処理について説明する。
【0050】
先ず、入力される多値画像データのハーフトーン化に先立って、画像データ走査信号SCANYが閾値データ読み出し制御回路20に読み込まれる。閾値データ読み出し制御回路20は、閾値データアドレス信号THMAを閾値マトリクスデータメモリ21に出力し、閾値マトリクスデータメモリ21より所望の閾値データを4つづつ、即ち32bitづつ出力し、ラッチ1,22を介してシフトレジスタ1,23に入力する。閾値データ読み出し制御回路20は、当該走査ラインに対する全ての閾値データの入力が終了するまで、即ち53回閾値データアドレス信号THMAの出力を繰り返す。
【0051】
シフトレジスタ1,23に当該走査ラインに対する全ての閾値データの入力された後、閾値データ選択制御回路24から出力される閾値データセレクト信号TDSとシフト信号ST2により、シフトレジスタ2,25に当該走査ラインに対する全ての閾値データがセットされる。
【0052】
シフトレジスタ2,25に当該走査ラインに対する全ての閾値データがセットされた後、閾値データ選択制御回路24から出力される比較データセレクト信号CDSにより選択される閾値データと所定の多値画像データの大小比較による2値化が開始される。これらの選択閾値データと所定の画素の多値画像データの大小比較は、コンパレータ1〜8,27によって並列的に実行される。
【0053】
この実施例では、並列動作可能なコンパレータは8個あり、シフトレジスタ2にセットされた閾値データ、8データが一度に各コンパレータにセットされ、それぞれ比較処理が実行される。本実施例では、先に図8において説明したように、シフトレジスタ2,25には210の閾値データが一度にセットされており、一度に8つの閾値データとの比較がコンパレータ1〜8,27で実行されるので、これらの比較処理を26回繰り返すと8×26=208の閾値データが使用され、さらなる比較処理のために図8の中段に示す状態にシフトすることが要請される。従って、閾値データ選択制御回路24は、比較データセレクト信号CDSの出力を26回繰り返した後、シフトレジスタ2,25にシフト信号ST2を2回出力し、閾値データを循環させ、図8の中段に示すレジスタ状態にする。閾値データ選択制御回路24は、上記処理を閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで繰り返して、多値画像データとの比較処理によるハーフトーン化を実行する。一方、所定の多値画像データのハーフトーン化が開始されると、閾値データ読み出し制御回路20では次走査ラインの閾値データの読み出しを開始する。
【0054】
上記プロセスを繰り返すことにより、ハーフトーン化が実行される。
従って、本実施例によれば、従来処理画素毎に行われていた閾値データの読み出しが、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用されるため、処理する走査ライン毎に一回読み出し処理をすれば良い。さらに、次走査ライン以降の閾値データの読み出しとハーフトーン化のための閾値データ出力をパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出し時間を無視できるレベルまで低減することが可能となる。
【0055】
[実施例2]
次に本発明の第2の実施例について説明する。実施例2は、実施例1のハードウェア構成(図3参照)のレジスタ手段に変更を加えた構成を持つ。基本的には、図1の基本構成を持ち、図1におけるレジスタ手段4の構成が図3で示す実施例1とは異なるものである。図4に実施例2のハーフトーン生成装置のレジスタ手段4周辺のハードウェア構成を示す。図4において、レジスタ手段4はシフトレジスタ2,25とレジスタ31とから構成されている。シフトレジスタ2,25は、実施例1のハードウェア構成におけるシフトレジスタ2と同様のもので、図7に示すように、例えば、本実施例の閾値マトリクスの1ライン分の全データに相当する210×8個のJKフリップフロップ回路251が循環的に接続された循環レジスタと各JKフリップフロップ回路の入力を制御する210×8個の2to1データセレクタ252で構成される。一方、レジスタ31は、ラッチ1,22と同様のもので、例えば、RSフリップフロップ回路の前に入力ゲートをおいた回路で構成され、閾値データ選択制御回路24から出力されるラッチタイミング信号TLTがLowの間データをホールドする。但し、レジスタ31は、ラッチ1,22と異なり、全ての閾値データを保持するために210個の8bitデータを保持するよう構成されている。
【0056】
上記構成において、実施例1では8個のデータセレクタ1〜8,26を介して8個のコンパレータ1〜8,27に所定の数(上記実施例1では8×26=208個)だけ閾値データが転送された後、シフト信号ST2により閾値データを循環的に所定の数(上記実施例では210−(8×26)=2)だけシフトするよう構成されていたのに対し、閾値データの転送と閾値データの循環的シフトをパイプライン構成にすることができる。即ち、シフトレジスタ1,23に必要とする走査ラインの閾値データが全て読み込まれた後、シフトレジスタ1,23の全閾値データをシフトレジスタ2,25に同時に取り込むと同時にレジスタ31に全閾値データをセットする。従って初期状態では、レジスタ31とレジスタ2,25はまったく同じデータが同じようにセットされている。
【0057】
データセレクタ1〜8,26を介するコンパレータ1〜8,27への閾値データの転送は、レジスタ31にセットされた閾値データより行われるとともに、シフト信号ST2による閾値データを循環的シフトはシフトレジスタ2,25でコンパレータ1〜8,27への閾値データの転送と並行して行われるよう構成されている。従って、レジスタ31からデータセレクタ1〜8,26を介する8つのコンパレータ(図4では示されていない)へ所定の数だけ閾値データが転送された後の閾値データシフトは、シフトレジスタ2,25において既に終了しているため、実施例1のようなシフト処理タイムのロスを省くことができ、1CLK分の遅延で処理することが可能となる。
【0058】
以上、本実施例よれば、閾値データの転送と閾値データの循環的シフトをパイプライン構成にすることができるため、循環的シフトで発生する遅延を吸収することができる。尚、実施例1および実施例2における循環的シフトは2データ分、即ち2CLK分と小さいが、並行に処理する2値化処理数および閾値マトリクスデータサイズの組み合わせによっては、循環的シフトによる遅延は大きなものとなる。例えば、実施例1と同様マルチユニットエリア方式でスクリーン線数約166線の閾値マトリクスデータを生成した場合、閾値マトリクスデータサイズは165×165となる。実施例1および実施例2と同様8個のコンパレータで2値化するとすると、循環的シフトしなければならない閾値データは、165%8=5となり、5CLK分のシフト処理タイムが必要となる。これは、上記実施例と同様の8個のコンパレータを使用した場合、8×20=160であるので、閾値データ転送繰り返し回数20ごとに5データのシフト処理を要することになり、閾値データ転送繰り返し回数20に対して、シフト処理5データであるので、閾値データ転送処理:シフト処理は20:5の必要タイムとなり、シフト処理は閾値データ転送処理に対して25%の処理タイムを要することとなり、その結果大きな遅延が発生することになる。本実施例によれば、この遅延は5%になる。
【0059】
[実施例3]
次に本発明の第3の実施例について説明する。
本発明に係わる一般的な印刷処理では、描画命令を文字、図形、写真を表現する描画命令を逐次解釈し、描画メモリ上に順次上書きして、ラスター展開するよう構成されている。この印刷処理において描画メモリを削減するために、描画命令を描画命令とラスターデータの間の中間形式(中間データ)に変換した後、該中間データ1ページを構成する複数の領域に分割(バンド分割)した後、バンド単位の描画メモリ上に中間データをラスター展開し、順次上書きする方式が知られている。この中間データは、描画命令を逐次解釈し、夫々が文字、図形、写真を表現する複数の描画オブジェクトを表現する固まりとして生成される。実施例3は、描画オブジェクト単位でラスター展開された多値画像データをハーフトーン化し、バッファメモリ上で上書きする上記構成に係わるハーフトーン生成装置に関するものである。
【0060】
従って、実施例3でハーフトーン化する多値画像データは、描画オブジェクト毎にハーフトーン生成装置に入力されること、多値画像データの開始位置が描画オブジェクト毎および走査ライン毎に異なってことが、実施例1および実施例2でハーフトーン化する多値画像データと異なっている点である。このため、実施例3の閾値データ読み出し手段3は、処理する多値画像データの先頭画素位置に読み出された閾値データを合わせるよう構成されている。
【0061】
図9に実施例3における閾値データ読み出し手段3の周辺のハードウェア構成を示す。図9に示す実施例3は、先に説明した実施例1の構成を示す図3のシフトレジスタ1,23が、循環的なシフトレジスタ10,32に変更されている点が異なっている。シフトレジスタ10,32は、シフトレジスタ1,23と類似の構成で、実施例の閾値マトリクスの1ライン分の全データを4Byteづつパラレルに格納する53×32個のJKフリップフロップ回路251が循環的に接続された循環レジスタとラッチ1,22から閾値データの入力を制御する32個の2to1データセレクタ252で構成される。図11にシフトレジスタ10,32の構成を示す。
【0062】
上記構成において、閾値データ読み出し制御回路20では、ハーフトーン処理される多値画像データの画像先頭アドレスPIXおよび画像長LX情報に基づき、閾値マトリクスデータメモリをアクセスするための閾値データアドレス信号THMAを出力する。尚、閾値データアドレス信号THMAの出力は、もし画像長LXが閾値マトリクスデータサイズより小さい場合、本実施例では210以下の場合、画像長LXに対応する閾値データの読み出しで終了する。以下、実施例1と同様メモリから閾値データが出力されるタイミングに応じて、ラッチ1,22で閾値データを保持するためのラッチタイミング信号LTを出力する。また、ラッチされた閾値データをシフトレジスタ10,32で読み出すと同時に、データをシフトさせるためのシフト信号ST10、閾値データセレクト信号TDS10を出力するよう構成されている。当該描画オブジェクトをハーフトーン化するのに必要な閾値データが全てシフトレジスタ10,32にセットされた後、閾値データ読み出し制御回路20では、画像先頭アドレスPIXとバッファメモリ29に2値化データを書き込む際のメモリバウンダリ(本実施例では、8画素単位)とから、閾値データをシフトさせる量を算出して、シフトレジスタ10,32にシフト信号ST10を出力する。以上の手順によって、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせた後、レジスタ手段4のシフトレジスタ2,25に転送する。以下、実施例1と同様に8個のコンパレータ手段に閾値データが順次出力される。また、シフトレジスタ2,25に閾値データを転送した後、閾値データ読み出し制御回路20では、描画オブジェクトの次の走査ラインの画像先頭アドレスPIXおよび画像長LX情報に基づき、閾値マトリクスデータを読み出す。
【0063】
従って、本実施例によれば、描画オブジェクト単位で処理するような印刷処理装置においても、実施例1と同様、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用できるとともに、次走査ライン以降の閾値データの読み出しとハーフトーン化のための閾値データ出力をパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出しを高速にすることが可能となる。
【0064】
[実施例4]
次に本発明の第4の実施例について説明する。実施例4は、実施例3のハードウェア構成(図9参照)の閾値データ読み出し手段に変更を加えた構成を持つ。基本的には、図1の基本構成を持ち、図1における閾値データ読み出し手段3の構成が図9で示す実施例3とは異なるものである。図10に実施例4のハーフトーン生成装置の閾値データ読み出し手段3の周辺のハードウェア構成を示す。図10で示す実施例4においては、図9のシフトレジスタ10,32の代わりにシフトレジスタ11,33とシフトレジスタ12,34とから構成されている点が異なっている。シフトレジスタ11,33とシフトレジスタ12,34は、実施例1のシフトレジスタ1,23とシフトレジスタ2,25と同一の構成である。
【0065】
本実施例4の構成では、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせたるシフト処理を閾値マトリクスデータメモリからのデータ読み取り処理と並列処理可能な構成としたものである。
【0066】
本実施例において、閾値マトリクスデータメモリから読み出された閾値データは、シフトレジスタ11,33に取り込まれ、さらに、シフトレジスタ12,34に取り込まれる。描画オブジェクトをハーフトーン化するのに必要な閾値データが全てシフトレジスタ12,34、セットされた後、閾値データ読み出し制御回路20では、画像先頭アドレスPIXとバッファメモリ29(図3参照)に2値化データを書き込む際のメモリバウンダリ(本実施例では、8画素単位)とから、閾値データをシフトさせる量を算出して、シフトレジスタ12,34にシフト信号ST12を出力する。以上の手順によって、入力する描画オブジェクトの描画開始位置と閾値データの格納位置を合わせた後、シフト済みデータがシフトレジスタ2,25に転送される。このシフトレジスタ12,34において実行されるシフト処理の間に次走査ラインの閾値データは、シフトレジスタ11,33に取り込まれる。
【0067】
本実施例の構成によれば、実施例3において説明した構成では、閾値データを読み出した後、描画オブジェクトの開始位置に合わせる閾値データのシフトを実施していたのに対し、閾値データを読み出しと閾値データのシフトをパイプラインで実施できるため、閾値データの読み出しによる遅延をより少なくすることができる。
【0068】
以上、本発明のハーフトーン生成装置の実施例について説明したが、本発明は上述の複数の実施例で説明した構成を任意に組み合わせた構成も含むものである。例えば、図1中のレジスタ手段4を2段構成とした図4を用いて説明した実施例2と、図1中の閾値データ読み出し手段3におけるレジスタを2段構成とした図10を用いて説明した実施例4を組み合わせた構成、その他、任意の組み合わせ構成を含む。また、コンパレータ、セレクタの数、各レジスタにセットされるデータ数等、上述した実施例において示した数は一例であり、任意の数の構成において本発明のハーフトーン生成装置、およびハーフトーン生成方法の適用が可能である。
【0069】
【発明の効果】
上述した本発明の構成によれば、従来処理画素毎に行われていた閾値データの読み出しが、閾値マトリクスより読み出された閾値データが処理する走査ラインが終了するまで再利用されるため、処理する走査ライン毎に一回読み出し処理をすれば良い。さらに、閾値データの読み出しは、前ラインのハーフトーンデータ生成中に読み出されれば良く、即ち、走査ライン毎のパイプライン構成とすることが可能となるため、従来の処理画素毎に読み出されていた方式に比較して、閾値データの読み出し速度が処理速度高速化のボトルネックとなることを防止できる。
【0070】
さらに本発明の構成によれば、描画オブジェクト単位で処理するような印刷処理装置においても、閾値データの読み出し速度によって処理速度の低下を招くことがない。即ち、本発明が適用できる印刷処理装置では、文字、図形、写真をあらわす印刷情報をそれぞれの描画オブジェクトに対して独立に処理を施すことができるため、写真の上に図形があるような印刷情報に対して、ハーフトーン化を含めて最適な処理を施し、メモリ上で合成することができる。さらに、オブジェクト毎にオンラインで高速に印刷情報を処理するような印刷処理装置に適用することができ、同様の効果を得ることができる。
【0071】
以上説明したように本発明のハーフトーン生成装置およびハーフトーン生成方法により、高精細の印刷処理装置に適用する複数のコンパレータによる並列処理で高速にハーフトーン処理を実行するハーフトーン生成において、閾値マトリクスデータメモリからの閾値データの読み出しと複数のコンパレータへの出力をパイプライン構成とすることが可能となるため、従来ボトルネックとなっていた閾値データの供給を高速に行うことが可能となった。
【図面の簡単な説明】
【図1】 本発明のハーフトーン生成装置の原理構成を示すブロック図である。
【図2】 従来の代表的なハーフトーン形成に関するハードウェア構成図である。
【図3】 本発明のハーフトーン生成装置の実施例1におけるハーフトーン生成装置のハードウェア構成例である。
【図4】 本発明のハーフトーン生成装置の実施例2におけるレジスタ手段の周辺のハードウェア構成図である。
【図5】 本発明のハーフトーン生成装置の実施例1におけるメモリ構成および閾値マトリクスデータの格納状況の説明図である。
【図6】 本発明のハーフトーン生成装置の実施例1におけるラッチ1とシフトレジスタ1の接続状況の説明図である。
【図7】 本発明のハーフトーン生成装置の実施例1におけるシフトレジスタ2のハードウェア構成の説明図である。
【図8】 本発明のハーフトーン生成装置の実施例1におけるシフトレジスタ2の閾値データのシフト前後の配置の説明図である。
【図9】 本発明のハーフトーン生成装置の実施例3における閾値データ読み出し手段3の周辺のハードウェア構成図である。
【図10】 本発明のハーフトーン生成装置の実施例4における閾値データ読み出し手段3の周辺のハードウェア構成図である。
【図11】 本発明のハーフトーン生成装置の実施例3におけるシフトレジスタ10のハードウェア構成の説明図である。
【符号の説明】
1 多値画像データ
2 閾値マトリクスデータ記憶手段
3 閾値データ読み出し手段
4 レジスタ手段
5 閾値データ選択手段
6 複数の比較手段
7 2値画像データ
20 閾値データ読み出し制御回路
21 閾値マトリクスデータメモリ
22 ラッチ
23 シフトレジスタ
24 閾値データ選択制御回路
25 シフトレジスタ
26 データセレクタ
27 コンパレータ
28 バッファ書込み制御回路
29 バッファメモリ
31 レジスタ
32 シフトレジスタ
33 シフトレジスタ
34 シフトレジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a halftone generation apparatus and method for electronically converting multivalued image data into binary image data, and more particularly to a halftone for supplying halftone data at high speed to a high-definition print processing apparatus. The present invention relates to a generation device and a halftone generation method.
[0002]
[Prior art]
A print processing apparatus for printing a color image is generally divided into four plates of C (cyan), M (magenta), Y (yellow), and K (black), and multi-value image data is stored in each color plate. The The multi-value image data of each color plane is compared with threshold matrix data and converted to binary image data. Halftone printing is performed based on binary image data for each color, and a color image is generated.
[0003]
In conventional offset printing or the like, in order to digitally form a halftone image, a high resolution laser recording device called an image setter is used to form a halftone image on a photosensitive film, and then a PS plate (pressenized plate) or the like It is common to bake. In this image setter method, halftone formation is performed off-line as described above, and high speed is not required for halftone formation. Therefore, halftone formation is generally performed by a CPU (central processing unit) built in the image setter. Device). That is, the CPU performs a comparison operation between the multi-value image data and the threshold matrix data, and the result is recorded in the image setter memory. When the halftone formation for each page or job is completed, the halftone data recorded in the memory is sequentially read out, and recording on the photosensitive film of the laser is performed.
[0004]
On the other hand, in an electrophotographic printing processing apparatus, it is becoming common to form a halftone image digitally with the recent digitization of information, colorization of recording apparatuses, and higher resolution. In this electrophotographic system, unlike the general printing described above, it is necessary to form halftone images continuously from multi-value image data in accordance with the output of the recording apparatus. For this reason, hardware processing is generally used for halftone formation in an electrophotographic printing processing apparatus, not CPU processing.
[0005]
FIG. 2 shows a conventional hardware configuration relating to typical halftone formation. In FIG. 2, the
[0006]
In addition, as threshold matrix data for the electrophotographic printing processing apparatus, a method called rational tangent (Rational Tangent) is generally used, and the threshold data is composed of a relatively small matrix, and each color plate for color printing is used. There was a problem that the degree of freedom of the angle and the number of lines was relatively small. However, even in electrophotographic printing processing apparatuses, with the recent demand for higher image quality, recording apparatuses have become higher resolution, the matrix size that has been used in conventional image setters is large, and the degree of freedom of angles and lines is large. High halftoning by the supercell method and the multi-unit area method has become possible.
[0007]
In the halftone formation of the method shown in FIG. 2, multi-value image data is generally generated by the printing process of the conventional printing processing apparatus, and halftoning is performed immediately before laser exposure by the recording apparatus. As the resolution is increased, the cost of a memory for storing multi-valued image data becomes a problem in an electrophotographic print processing apparatus that is less expensive than an image setter. Furthermore, there is a problem in that a large amount of multi-value image data is transferred from the print processing unit to the recording device at a high speed, and halftone data is generated at a high speed according to the recording speed of the high-speed recording device.
[0008]
For the first two problems, halftoning in the print processing unit is devised as one solution. That is, multi-valued image data is converted into halftone data in advance, stored as binary data in a memory, and output to a recording device, whereby the memory capacity and the data transfer speed are both reduced to 1/8. However, the last problem, high-speed halftone data generation, remains a problem.
[0009]
[Problems to be solved by the invention]
Japanese Unexamined Patent Publication No. 6-6606 is a document that discloses a technique for generating halftone data at high speed. In JP-A-6-6606, one line of threshold matrix data is alternately transferred to a plurality of high-speed memories separately from the threshold matrix data memory, and halftone processing is executed by reading the threshold data from the high-speed memory. It is described. However, Japanese Patent Laid-Open No. 6-6606 aims to generate halftone at high speed with a small amount of high-speed memory, and basically expects a dramatic increase in processing speed without changing from the configuration of FIG. I can't.
[0010]
As another idea for generating halftone data at high speed, a plurality of halftone data generation hardware as shown in FIG. 2 is provided, and halftone processing is executed by operating a plurality of hardware in parallel. Devised. In such a parallel operation system, a logic operation unit such as a comparator can be easily realized because a large-scale and high-speed circuit has been provided by recent progress in ASIC technology. However, reading of threshold data generally involves a problem that the memory access time is slower than a simple logical operation such as a comparator, and a large number of data lines are required for simultaneously reading out the number of threshold data. Therefore, the speeding up of the threshold data reading is not solved, and this becomes a bottleneck of this method.
[0011]
The present invention has been made to solve the above-described various problems in the prior art, and provides a technique that can provide high-speed output of threshold data that becomes a bottleneck in hardware that generates a plurality of halftone data. Is.
[0012]
[Means for Solving the Problems]
In order to solve the above-described problem, a halftone generation device according to the present invention includes a threshold matrix data in a halftone generation device that generates pixel halftone data based on a comparison between multi-value image data of pixels and threshold matrix data. Threshold matrix data storage means for storing data, threshold data reading means for reading out all threshold data applied to halftone data generation processing for one scanning line from the threshold matrix data storage means, and the read one scan First register means for holding all threshold data to be applied to line halftone data generation processing, and a plurality of threshold data to be applied to halftone data generation processing for the one scanning line held in the first register means. Threshold data selecting means for selecting and outputting the threshold data, and the threshold data A plurality of comparison means for performing a plurality of comparison processes of the plurality of threshold data selected and output by the data selection means and the multi-value image data of the plurality of pixels in parallel, and executing a parallel generation process of the halftone data of the plurality of pixels; Preparation The threshold data selection means includes a plurality of selector circuits equal to the number of halftone data generated in parallel in the comparison means, and the input of each of the selector circuits corresponds to the number of halftone data generated in parallel in the comparison means. It is connected to the output of the first register means at an equal number of intervals, and the output of each selector circuit is switched according to the halftone pixel position generated in parallel. It is characterized by that.
[0013]
Furthermore, the halftone generation device according to the present invention is a halftone generation device that generates pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data in units of drawing objects. Threshold matrix data storage means for storing data, threshold data reading means for reading out all threshold data applied to halftone data generation processing for one scanning line from the threshold matrix data storage means in accordance with the start position of the drawing object, and reading First register means for holding all threshold data to be applied to the halftone data generation process for the one scan line, and all to be applied to the halftone data generation process for the one scan line held in the first register means Select and output multiple threshold data from the threshold data A plurality of threshold data selected by the threshold value data selecting means and a plurality of threshold value data and multi-value image data of a plurality of pixels are compared in parallel to generate a plurality of pixels of halftone data in parallel. A plurality of comparison means to perform The threshold data selection means includes a plurality of selector circuits equal to the number of halftone data generated in parallel in the comparison means, and the input of each of the selector circuits corresponds to the number of halftone data generated in parallel in the comparison means. It is connected to the output of the first register means at an equal number of intervals, and the output of each selector circuit is switched according to the halftone pixel position generated in parallel. It is characterized by that.
[0014]
Further, in the halftone generating apparatus of the present invention, the data reading means includes all threshold data applied to the halftone data generating process for the next scanning line to be processed next to the scanning line on which the halftone data generating process is being executed. The threshold value data reading means reads out all threshold value data to be applied to the halftone data generation process for the next scanning line from the threshold value matrix data storage means and outputs it to the second register means. The threshold value data held by the second register means is output to the first register means.
[0015]
Further, the halftone generation device of the present invention performs parallel generation processing of halftone data of a plurality of pixels in a plurality of comparison means, and halftone data generation processing of the next scanning line from the threshold matrix data storage means in the threshold data reading means. The reading of all threshold data to be applied and the output processing to the second register means are configured to operate in parallel.
[0017]
Furthermore, in the halftone generation device of the present invention, the first register means includes a shift circuit that cyclically shifts the stored threshold value data, and the shift circuit is not output to the comparison means via each selector circuit. It is characterized in that the shift is performed by the number of threshold data in one register means.
[0018]
Further, in the halftone generating apparatus of the present invention, the first register means is composed of a two-stage register of a first register in the previous stage and a first register in the subsequent stage, and the inputs of the selector circuits are generated in parallel in the comparing means. Connected to the output of the first register in the subsequent stage at intervals equal to the number of halftone data to be stored, and the first register in the previous stage includes a shift circuit that cyclically shifts the held threshold data, and the shift circuit Has a configuration in which a shift corresponding to the number of threshold data of the first register in the subsequent stage that is not output to the comparison means via each selector circuit is executed in the first register in the previous stage, and is shifted in the first register means in the previous stage. The threshold data is output to the first register in the subsequent stage.
[0019]
Further, the halftone generation device of the present invention is configured such that the parallel generation processing of the halftone data of a plurality of pixels in the plurality of comparison units and the threshold data shift processing in the first register in the preceding stage operate in parallel. And
[0020]
Further, in the halftone generating device of the present invention, the threshold data reading means has a configuration for outputting a shift signal for instructing a shift amount of the threshold data to the second register means, and the shift signal is a drawing start position of the drawing object. And a shift amount for matching the storage positions of threshold data.
[0021]
Further, in the halftone generating apparatus of the present invention, the second register means is composed of a register means having a two-stage configuration including a second register in the previous stage and a second register in the subsequent stage, and the threshold value read from the threshold matrix data storage means. The data is held in the second register in the previous stage and then output to the second register in the subsequent stage, and the threshold data reading means has a configuration for outputting a shift signal instructing the shift amount of the threshold data to the second register in the subsequent stage. The second register of the subsequent stage executes a shift of the threshold data held in accordance with the shift signal and outputs the threshold data shifted in the second register of the subsequent stage to the first register means. To do.
[0022]
Furthermore, the halftone generation device of the present invention is configured such that the parallel generation processing of the halftone data of a plurality of pixels in the plurality of comparison units and the shift processing of the threshold data in the second register at the subsequent stage operate in parallel. And
[0023]
Further, in the halftone generation device of the present invention, the threshold data reading unit has a configuration for controlling the number of threshold data read from the threshold matrix data storage unit according to the number of pixels of the drawing object in the scanning line to be processed. It is characterized by that.
[0024]
Further, in the halftone generating apparatus of the present invention, the threshold data reading means is configured to simultaneously read a plurality of threshold data from the threshold matrix data storage means.
[0025]
Furthermore, the halftone generation method of the present invention is a halftone generation method for generating pixel halftone data based on a comparison between multivalued image data of pixels and threshold matrix data. A threshold data reading step for reading all threshold data to be applied to the halftone data generation process, and all threshold data to be applied to the halftone data generation process for the read one scanning line are held in the first register means. A threshold data selection step for selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation process of the one scanning line held in the first register means, and a threshold data selection step Multiple threshold value data and multiple pixel multi-valued images selected and output Make multiple comparison processing with over data in parallel, we have a comparison step in the plurality of comparing means for performing a parallel process of generating halftone data for a plurality of pixels The threshold data selection step controls a plurality of selector circuits that are equal to the number of halftone data generated in parallel in the comparison step and that are switched according to the pixel positions of the halftone generated in parallel. This is a step of selectively outputting a plurality of threshold data. It is characterized by that.
[0026]
Furthermore, the halftone generation method of the present invention is the threshold matrix data in the halftone generation method for generating pixel halftone data based on a comparison between pixel multi-value image data and threshold matrix data in units of drawing objects. A threshold data reading step for reading all threshold data to be applied to halftone data generation processing for one scanning line from the storage means in accordance with the start position of the drawing object, and halftone data generation processing for the read one scanning line. A step of holding all threshold data to be applied in the first register means, and selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation processing of one scanning line held in the first register means Threshold data selection step and threshold data selection step A comparison step in a plurality of comparison means for performing a plurality of comparison processes of the plurality of threshold value data selected and output in multi-value image data in parallel and performing a parallel generation process of the halftone data of the plurality of pixels; Have The threshold data selection step controls a plurality of selector circuits that are equal to the number of halftone data generated in parallel in the comparison step and that are switched according to the pixel positions of the halftone generated in parallel. This is a step of selectively outputting a plurality of threshold data. It is characterized by that.
[0027]
Further, in the halftone generation method of the present invention, the threshold data is read out. Step Reads out from the threshold matrix data storage means all threshold data to be applied to the halftone data generation process of the next scan line to be processed next to the scan line on which the halftone data generation process is being executed. The threshold value data outputted to the register means and held by the second register means is outputted to the first register means.
[0028]
Further, in the halftone generation method of the present invention, the parallel generation processing of the halftone data of a plurality of pixels in the plurality of comparison means and the halftone data generation processing of the next scanning line from the threshold matrix data storage means in the threshold data reading means. The reading of all threshold data to be applied and the output processing to the second register means are executed by a parallel operation.
Further, in the halftone generation device of the present invention, threshold matrix data for storing threshold matrix data in a halftone generation device that generates pixel halftone data based on comparison between pixel multi-value image data and threshold matrix data Storage means; threshold data reading means for reading all threshold data applied to halftone data generation processing for one scanning line from threshold matrix data storage means; and halftone data generation processing for the read one scanning line 1st register means for holding all threshold data to be applied to 1 until the binarization processing of the scan line is completed, and reusing the threshold data, and halftone of one scan line held in the first register means Multiple threshold data from all threshold data applied to the data generation process A plurality of threshold data selected by the threshold data selecting means, and a plurality of threshold data selected and output by the threshold data selecting means and a plurality of pixel multi-value image data are compared in parallel, and a plurality of pixel halftone data are parallelized. A plurality of comparison means for executing generation processing, wherein the threshold data reading means and the comparison means operate in parallel. In addition, the first register means includes a shift circuit that cyclically shifts the threshold data held in the first register means, and shifts by the number of threshold data in the first register that is not output to the comparison means. Having composition It is characterized by that.
Further, the halftone generation device of the present invention is a halftone generation device that generates pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data as a drawing object unit. Threshold matrix data storage means for storing, and threshold data reading means for reading out all threshold data applied to halftone data generation processing for one scanning line from the threshold matrix data storage means in accordance with the start position of the drawing object. A first register means for holding all threshold data to be applied to the halftone data generation process for the one scan line until the binarization process for the scan line is completed, and reusing the threshold data; Means for generating halftone data of the one scan line Threshold data selection means for selecting and outputting a plurality of threshold data from all threshold data applied to the processing, and a plurality of comparisons between the plurality of threshold data selected and output by the threshold data selection means and multi-value image data of a plurality of pixels A plurality of comparison means that perform processing in parallel and execute parallel generation processing of halftone data of a plurality of pixels, and the threshold data reading means and the comparison means operate in parallel. In addition, the first register means includes a shift circuit that cyclically shifts the threshold data held in the first register means, and shifts by the number of threshold data in the first register that is not output to the comparison means. Having composition It is characterized by that.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a halftone generating apparatus and a halftone generating method according to the present invention will be described with reference to the drawings.
[0030]
【Example】
[Example 1]
FIG. 1 is a block diagram showing the principle configuration of a halftone generating apparatus according to the present invention. In the figure, the halftone generating apparatus according to the present invention comprises a threshold matrix data storage means 2, a threshold data reading means 3, a register means 4, a threshold data selection means 5, and a plurality of comparison means 6. Input
[0031]
The threshold matrix data storage means 2 is a memory for storing threshold data for binarizing the input
[0032]
Based on the scanning signal of the input
[0033]
The register means 4 holds all the threshold data for the scanning line output from the threshold data reading means 3 until the binarization processing for the scanning line is completed. Further, in the present invention, a plurality of pixels are configured to perform binarization processing simultaneously in a plurality of comparison means 6, and threshold data held in the register means 4 is also output to the plurality of comparison means at the same time. The
[0034]
The threshold
[0035]
A plurality of comparison means 6 compares the same number of
[0036]
Next, an implementation form of the present embodiment will be described.
FIG. 3 shows an example of the hardware configuration of the halftone generating apparatus of this embodiment. In FIG. 3, the threshold matrix data storage means 2 described in FIG. 1 corresponds to the threshold
[0037]
First, the threshold
[0038]
In this embodiment, for example, an SRAM is used as the threshold
[0039]
Next, the threshold data read
[0040]
The
[0041]
Next, the
[0042]
In the configuration of this embodiment described with reference to FIG. 3, the threshold value data of the scanning line required for the
[0043]
The diagram of the initial state shown in the upper part of FIG. 8 shows the register state in the initial stage of threshold data setting of the
[0044]
When the comparison processing is executed in this way, the
[0045]
Next, the threshold data
[0046]
In the above configuration, the 5-bit comparison data select signal CDS is sequentially output from 0x00 to 0x19, and after the shift of the threshold data described above, the output from 0x00 to 0x19 is similarly repeated. The eight threshold data selected by the eight data selectors 1-8 are output to the eight comparators 1-8, 27, respectively.
[0047]
Next, the eight
[0048]
The hardware configuration of one embodiment in the halftone generation device according to the present invention has been described above. The logic unit excluding the threshold
[0049]
Next, overall processing in the hardware configuration of the above embodiment will be described with reference to FIG.
[0050]
First, the image data scanning signal SCANY is read into the threshold data read
[0051]
After all the threshold data for the scan line are input to the
[0052]
After all the threshold data for the scanning line are set in the
[0053]
In this embodiment, there are eight comparators that can operate in parallel, and threshold data and eight data set in the
[0054]
Halftoning is performed by repeating the above process.
Therefore, according to the present embodiment, the threshold value data reading that has been conventionally performed for each processing pixel is reused until the scanning line processed by the threshold data read from the threshold value matrix is completed. The reading process may be performed once for each scanning line. Furthermore, since it is possible to adopt a pipeline configuration for reading out threshold data from the next scanning line and outputting threshold data for halftoning, compared to the conventional method of reading out each processing pixel. The threshold data read time can be reduced to a negligible level.
[0055]
[Example 2]
Next, a second embodiment of the present invention will be described. The second embodiment has a configuration in which the register means of the hardware configuration (see FIG. 3) of the first embodiment is modified. Basically, it has the basic configuration of FIG. 1, and the configuration of the register means 4 in FIG. 1 is different from that of the first embodiment shown in FIG. FIG. 4 shows a hardware configuration around the register means 4 of the halftone generating apparatus according to the second embodiment. In FIG. 4, the register means 4 is composed of
[0056]
In the above configuration, in the first embodiment, a predetermined number (8 × 26 = 208 in the first embodiment) of threshold data is provided to the eight
[0057]
The threshold data is transferred to the
[0058]
As described above, according to this embodiment, the threshold data transfer and the cyclic shift of the threshold data can be configured in a pipeline configuration, so that a delay caused by the cyclic shift can be absorbed. The cyclic shift in the first and second embodiments is as small as two data, that is, two CLKs, but depending on the combination of the number of binarization processes processed in parallel and the threshold matrix data size, the delay due to the cyclic shift may be It will be big. For example, when threshold matrix data having about 166 screen lines is generated by the multi-unit area method as in the first embodiment, the threshold matrix data size is 165 × 165. If binarization is performed by eight comparators as in the first and second embodiments, the threshold data that must be cyclically shifted is 165% 8 = 5, and a shift processing time of 5 CLK is required. This is 8 × 20 = 160 when using the same eight comparators as in the above embodiment, so that a shift process of 5 data is required for every 20 threshold data transfer repetitions, and the threshold data transfer repeats. Since the shift process is 5 data with respect to the number of
[0059]
[Example 3]
Next, a third embodiment of the present invention will be described.
The general print processing according to the present invention is configured to sequentially interpret drawing commands for representing characters, graphics, and photographs, overwrite them sequentially on the drawing memory, and perform raster development. In order to reduce the drawing memory in this printing process, the drawing command is converted into an intermediate format (intermediate data) between the drawing command and raster data, and then divided into a plurality of areas constituting one page of the intermediate data (band division) ), Raster development of the intermediate data on the band-by-band drawing memory, and sequential overwriting are known. This intermediate data is generated as a lump that expresses a plurality of drawing objects that sequentially interpret drawing commands and each expresses characters, figures, and photographs. The third embodiment relates to a halftone generation apparatus according to the above-described configuration in which multivalued image data raster-developed in units of drawing objects is halftoned and overwritten on a buffer memory.
[0060]
Accordingly, the multi-value image data to be halftoned in the third embodiment is input to the halftone generator for each drawing object, and the start position of the multi-value image data is different for each drawing object and each scanning line. This is different from the multivalued image data to be halftoned in the first and second embodiments. For this reason, the threshold data reading means 3 of the third embodiment is configured to match the read threshold data with the head pixel position of the multi-value image data to be processed.
[0061]
FIG. 9 shows a hardware configuration around the threshold data reading means 3 in the third embodiment. The third embodiment shown in FIG. 9 is different in that the
[0062]
In the above configuration, the threshold data read
[0063]
Therefore, according to the present embodiment, even in a print processing apparatus that performs processing in units of drawing objects, it can be reused until the scanning line processed by the threshold data read from the threshold matrix is completed, as in the first embodiment. In addition, since it is possible to adopt a pipeline configuration for reading out threshold data from the next scan line and outputting threshold data for halftoning, compared with the conventional method of reading out each processing pixel. The threshold data can be read at high speed.
[0064]
[Example 4]
Next, a fourth embodiment of the present invention will be described. The fourth embodiment has a configuration in which the threshold data reading unit of the hardware configuration (see FIG. 9) of the third embodiment is changed. Basically, it has the basic configuration of FIG. 1, and the configuration of the threshold data reading means 3 in FIG. 1 is different from that of the third embodiment shown in FIG. FIG. 10 shows a hardware configuration around the threshold
[0065]
In the configuration of the fourth embodiment, the shift processing for matching the drawing start position of the input drawing object and the threshold data storage position can be performed in parallel with the data reading processing from the threshold matrix data memory.
[0066]
In this embodiment, the threshold data read from the threshold matrix data memory is taken into the shift registers 11 and 33 and further taken into the shift registers 12 and 34. After all the threshold data necessary for halftoning the drawing object are set in the shift registers 12 and 34, the threshold data read
[0067]
According to the configuration of the present embodiment, in the configuration described in the third embodiment, after the threshold data is read, the threshold data is shifted according to the start position of the drawing object, whereas the threshold data is read. Since the threshold data can be shifted in the pipeline, the delay due to the reading of the threshold data can be further reduced.
[0068]
While the embodiments of the halftone generating apparatus of the present invention have been described above, the present invention includes a configuration in which the configurations described in the above-described embodiments are arbitrarily combined. For example, the second embodiment described with reference to FIG. 4 in which the register means 4 in FIG. 1 has a two-stage configuration and the second embodiment described with reference to FIG. 10 in which the register in the threshold data reading means 3 in FIG. In addition, the configuration in which the fourth embodiment is combined, and any other combined configuration are included. In addition, the numbers shown in the above-described embodiments, such as the number of comparators, selectors, and the number of data set in each register, are only examples, and the halftone generation apparatus and halftone generation method of the present invention can be used in any number of configurations. Can be applied.
[0069]
【The invention's effect】
According to the configuration of the present invention described above, reading of threshold data that has been performed for each processing pixel in the related art is reused until the scanning line processed by the threshold data read from the threshold matrix is completed. The reading process may be performed once for each scanning line to be performed. Further, the threshold data can be read out during the halftone data generation of the previous line. That is, since it is possible to have a pipeline configuration for each scanning line, it is read out for each conventional processing pixel. Compared to the above method, the threshold data read speed can be prevented from becoming a bottleneck in increasing the processing speed.
[0070]
Furthermore, according to the configuration of the present invention, even in a printing processing apparatus that performs processing in units of drawing objects, the processing speed does not decrease due to the reading speed of the threshold data. That is, in the print processing apparatus to which the present invention can be applied, print information representing characters, figures, and photographs can be processed independently for each drawing object, so that print information that has figures on the photographs can be obtained. On the other hand, optimal processing including halftoning can be performed and synthesized on the memory. Furthermore, the present invention can be applied to a print processing apparatus that processes print information at high speed online for each object, and similar effects can be obtained.
[0071]
As described above, in the halftone generation in which halftone processing is performed at high speed by parallel processing by a plurality of comparators applied to a high-definition print processing apparatus by the halftone generation apparatus and halftone generation method of the present invention, the threshold value matrix Since it is possible to read out threshold data from the data memory and output to a plurality of comparators in a pipeline configuration, it has become possible to supply threshold data, which has conventionally been a bottleneck, at high speed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a principle configuration of a halftone generation device of the present invention.
FIG. 2 is a hardware configuration diagram related to conventional typical halftone formation.
FIG. 3 is a hardware configuration example of the halftone generation device according to the first embodiment of the halftone generation device of the present invention.
FIG. 4 is a hardware configuration diagram around register means in a second embodiment of the halftone generating device of the present invention;
FIG. 5 is an explanatory diagram of a memory configuration and threshold matrix data storage status in the first embodiment of the halftone generator of the present invention.
FIG. 6 is an explanatory diagram of a connection state between the
FIG. 7 is an explanatory diagram of a hardware configuration of the
FIG. 8 is an explanatory diagram of the arrangement of the
FIG. 9 is a hardware configuration diagram around the threshold
FIG. 10 is a hardware configuration diagram around the threshold
FIG. 11 is an explanatory diagram of a hardware configuration of the shift register 10 in
[Explanation of symbols]
1 Multi-value image data
2 Threshold matrix data storage means
3 Threshold data reading means
4 Register means
5 Threshold data selection means
6 Multiple comparison means
7 Binary image data
20 Threshold data read control circuit
21 Threshold matrix data memory
22 Latch
23 Shift register
24 threshold data selection control circuit
25 Shift register
26 Data selector
27 Comparator
28 Buffer write control circuit
29 Buffer memory
31 registers
32 Shift register
33 Shift register
34 Shift register
Claims (20)
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第1レジスタ手段と、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段と、
を備え、
前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、
該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第1レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とするハーフトーン生成装置。In a halftone generation device that generates pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data,
Threshold matrix data storage means for storing threshold matrix data;
Threshold data reading means for reading out all threshold data to be applied to the halftone data generation process for one scanning line from the threshold matrix data storage means;
First register means for holding all threshold data to be applied to the read halftone data generation process of the one scanning line;
Threshold data selection means for selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation processing of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of a plurality of threshold data selected and output by the threshold data selection means and multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of halftone data of a plurality of pixels When,
With
The threshold data selection means includes a plurality of selector circuits equal to the number of halftone data generated in parallel in the comparison means,
The input of each selector circuit is connected to the output of the first register means at intervals equal to the number of halftone data generated in parallel in the comparison means, and the output of each selector circuit is a half generated in parallel. A halftone generation device having a configuration in which switching is performed according to a pixel position of a tone.
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第1レジスタ手段と、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段と、
を備え、
前記閾値データ選択手段は、前記比較手段において並列に生成されるハーフトーンデータ数に等しい複数のセレクタ回路を備え、
該セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記第1レジスタ手段の出力と接続され、該セレクタ回路各々の出力は並列に生成されるハーフトーンの画素位置に応じて切換えが行われる構成を有することを特徴とするハーフトーン生成装置。In a halftone generating device that generates pixel halftone data based on a comparison between pixel multivalued image data and threshold value matrix data in units of drawing objects,
Threshold matrix data storage means for storing threshold matrix data;
Threshold data reading means for reading all threshold data applied to the halftone data generation process for one scanning line from the threshold matrix data storage means according to the start position of the drawing object;
First register means for holding all threshold data to be applied to the read halftone data generation process of the one scanning line;
Threshold data selection means for selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation processing of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of a plurality of threshold data selected and output by the threshold data selection means and multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of halftone data of a plurality of pixels When,
With
The threshold data selection means includes a plurality of selector circuits equal to the number of halftone data generated in parallel in the comparison means,
The input of each selector circuit is connected to the output of the first register means at intervals equal to the number of halftone data generated in parallel in the comparison means, and the output of each selector circuit is a half generated in parallel. A halftone generation device having a configuration in which switching is performed according to a pixel position of a tone.
ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第2レジスタ手段を有し、
前記閾値データ読み出し手段は、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、前記第2レジスタ手段に出力し、
前記第2レジスタ手段が保持する閾値データを前記第1のレジスタ手段に出力する構成を有することを特徴とする請求項1または2に記載のハーフトーン生成装置。The data reading means includes
Second register means for holding all threshold data to be applied to the halftone data generation process of the next scan line to be processed next to the scan line in which the halftone data generation process is being executed;
The threshold data reading unit reads all threshold data to be applied to the halftone data generation process of the next scanning line from the threshold matrix data storage unit, and outputs to the second register unit,
3. The halftone generating device according to claim 1, wherein the second register means has a configuration for outputting threshold data held by the second register means to the first register means.
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および前記第2レジスタ手段への出力処理とは並列動作する構成であることを特徴とする請求項3に記載のハーフトーン生成装置。Parallel generation processing of halftone data of a plurality of pixels in the plurality of comparison means;
In the threshold data reading means, the reading of all threshold data applied to the halftone data generation process of the next scanning line from the threshold matrix data storage means and the output process to the second register means are operated in parallel. The halftone generation device according to claim 3, wherein
前記シフト回路は、前記各セレクタ回路を介して前記比較手段に出力されない前記第1レジスタ手段中の閾値データ数分のシフトを行う構成を有することを特徴とする請求項1または2に記載のハーフトーン生成装置。The first register means includes a shift circuit that cyclically shifts the stored threshold data,
3. The half according to claim 1, wherein the shift circuit has a configuration in which a shift is performed by the number of threshold data in the first register unit that is not output to the comparison unit via each selector circuit. Tone generator.
前記セレクタ回路各々の入力は前記比較手段において並列生成されるハーフトーンデータ数に等しい数の間隔毎に前記後段の第1のレジスタの出力と接続され、
前記前段の第1レジスタは、保持された閾値データを循環的にシフトするシフト回路を備え、
該シフト回路は、前記各セレクタ回路を介して前記比較手段に出力されない前記後段の第1レジスタの閾値データ数分のシフトを前記前段の第1レジスタにおいて実行する構成を有し、
前記前段の第1レジスタ手段においてシフト処理された閾値データが前記後段の第1レジスタに出力される構成を有することを特徴とする請求項1または2に記載のハーフトーン生成装置。The first register means is composed of a two-stage register consisting of a first register at the front stage and a first register at the rear stage.
The input of each selector circuit is connected to the output of the first register in the subsequent stage at intervals equal to the number of halftone data generated in parallel in the comparison means,
The first register of the preceding stage includes a shift circuit that cyclically shifts the stored threshold data,
The shift circuit has a configuration in which a shift corresponding to the threshold data number of the first register in the subsequent stage that is not output to the comparison unit via each selector circuit is executed in the first register in the previous stage;
3. The halftone generation device according to claim 1, wherein the threshold data shifted in the first register means at the preceding stage is output to the first register at the succeeding stage.
前記前段の第1レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする請求項6に記載のハーフトーン生成装置。Parallel generation processing of halftone data of a plurality of pixels in the plurality of comparison means;
The halftone generation apparatus according to claim 6, wherein the threshold data shift processing in the first register in the preceding stage is configured to operate in parallel.
前記シフト信号は、描画オブジェクトの描画開始位置と閾値データの格納位置を一致させるシフト量を示すことを特徴とする請求項3または4に記載のハーフトーン生成装置。The threshold data reading means has a configuration for outputting a shift signal for instructing a shift amount of threshold data to the second register means,
5. The halftone generation device according to claim 3, wherein the shift signal indicates a shift amount for matching a drawing start position of the drawing object with a storage position of the threshold data.
前記閾値マトリクスデータ記憶手段から読み出された閾値データは前記前段の第2レジスタに保持された後、前記後段の第2レジスタに出力され、
前記閾値データ読み出し手段は、前記後段の第2レジスタに閾値データのシフト量を指示するシフト信号を出力する構成を有し、
前記後段の第2レジスタは前記シフト信号に応じて保持された閾値データのシフトを実行し、
前記後段の第2レジスタにおいてシフトされた閾値データを前記第1レジスタ手段に出力する構成を有することを特徴とする請求項8に記載のハーフトーン生成装置。The second register means is composed of a register means having a two-stage configuration of a second register at the front stage and a second register at the rear stage.
The threshold data read from the threshold matrix data storage means is held in the second register in the previous stage, and then output to the second register in the subsequent stage.
The threshold data reading means has a configuration for outputting a shift signal indicating a shift amount of threshold data to the second register in the subsequent stage,
The second register in the subsequent stage performs a shift of the threshold data held in accordance with the shift signal,
9. The halftone generation apparatus according to claim 8, wherein the halftone generation apparatus has a configuration in which threshold data shifted in the second register in the subsequent stage is output to the first register means.
前記後段の第2レジスタにおける閾値データのシフト処理とは並列動作する構成であることを特徴とする請求項9に記載のハーフトーン生成装置。Parallel generation processing of halftone data of a plurality of pixels in the plurality of comparison means;
The halftone generation device according to claim 9, wherein the threshold data shift processing in the second register in the subsequent stage is configured to operate in parallel.
閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出しステップと、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第1レジスタ手段に保持するステップと、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、
前記閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップと、
を有し、
前記閾値データ選択ステップは、
前記比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とするハーフトーン生成方法。In a halftone generation method for generating pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data,
A threshold data reading step for reading all threshold data to be applied to the halftone data generation process for one scanning line from the threshold matrix data storage means;
Holding all threshold data to be applied to the read halftone data generation process of the one scanning line in the first register means;
A threshold data selection step of selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation process of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of the plurality of threshold data selected and output in the threshold data selection step and the multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of a plurality of pixels of halftone data A comparison step in
Have
The threshold data selection step includes:
The plurality of threshold data is selected and output by controlling a plurality of selector circuits which are equal to the number of halftone data generated in parallel in the comparison step and switched according to the pixel positions of the halftone data generated in parallel. A halftone generation method characterized by comprising the steps of:
閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出しステップと、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを第1レジスタ手段に保持するステップと、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択ステップと、
前記閾値データ選択ステップにおいて選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段における比較ステップと、
を有し、
前記閾値データ選択ステップは、
前記比較ステップにおいて並列に生成されるハーフトーンデータ数に等しく、かつ並列に生成されるハーフトーンの画素位置に応じて切換えが行われる複数のセレクタ回路を制御して、複数の閾値データを選択出力するステップであることを特徴とするハーフトーン生成方法。In a halftone generation method for generating pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data in units of drawing objects,
A threshold data reading step for reading out all threshold data to be applied to the halftone data generation process of one scanning line from the threshold matrix data storage means according to the start position of the drawing object;
Holding all threshold data to be applied to the read halftone data generation process of the one scanning line in the first register means;
A threshold data selection step of selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation process of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of the plurality of threshold data selected and output in the threshold data selection step and the multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of a plurality of pixels of halftone data A comparison step in
Have
The threshold data selection step includes:
The plurality of threshold data is selected and output by controlling a plurality of selector circuits which are equal to the number of halftone data generated in parallel in the comparison step and switched according to the pixel positions of the halftone data generated in parallel. A halftone generation method characterized by comprising the steps of:
前記閾値データ読み出しステップは、ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを前記閾値マトリクスデータ記憶手段から読み出しを行い、第2レジスタ手段に出力し、
前記第2レジスタ手段が保持する閾値データを前記第1のレジスタ手段に出力することを特徴とする請求項13または14に記載のハーフトーン生成方法。In the halftone generation method,
In the threshold data reading step, all threshold data to be applied to the halftone data generation process of the next scanning line to be processed next to the scanning line on which the halftone data generation process is executed are read from the threshold matrix data storage unit. And output to the second register means,
15. The halftone generation method according to claim 13, wherein threshold data held by the second register means is output to the first register means.
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出し、および前記第2レジスタ手段への出力処理とは並列動作により実行することを特徴とする請求項15に記載のハーフトーン生成方法。Parallel generation processing of halftone data of a plurality of pixels in the plurality of comparison means;
In the threshold data reading means, reading of all threshold data to be applied to the halftone data generation process of the next scanning line from the threshold matrix data storage means and output processing to the second register means are executed in parallel operation. The halftone generation method according to claim 15, wherein:
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行う閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの2値化処理が終了するまで保持し、係る閾値データを再利用する第1レジスタ手段と、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、
前記閾値データ読み出し手段と前記比較手段とが並列動作する構成であると共に、
前記第1レジスタ手段は、該第1レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第1レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とするハーフトーン生成装置。In a halftone generation device that generates pixel halftone data based on a comparison between pixel multivalued image data and threshold matrix data,
Threshold matrix data storage means for storing threshold matrix data;
Threshold data reading means for reading out all threshold data to be applied to the halftone data generation process for one scanning line from the threshold matrix data storage means;
First register means for holding all the threshold data applied to the read halftone data generation process of the one scan line until the binarization process of the scan line is completed, and reusing the threshold data;
Threshold data selection means for selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation processing of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of a plurality of threshold data selected and output by the threshold data selection means and multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of halftone data of a plurality of pixels And
With a configuration in which the previous SL threshold data reading means before Symbol comparison means operate in parallel,
The first register means includes a shift circuit that cyclically shifts threshold data held in the first register means, and performs a shift by the number of threshold data in the first register that is not output to the comparison means. A halftone generating apparatus comprising:
閾値マトリクスデータを記憶する閾値マトリクスデータ記憶手段と、
前記閾値マトリクスデータ記憶手段から一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを描画オブジェクトの開始位置に応じて読み出す閾値データ読み出し手段と、
読み出された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを当該走査ラインの2値化処理が終了するまで保持し、係る閾値データを再利用する第1レジスタ手段と、
前記第1レジスタ手段に保持された前記一走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データから複数の閾値データを選択し出力する閾値データ選択手段と、
前記閾値データ選択手段により選択出力された複数の閾値データと複数画素の多値画像データとの複数の比較処理を並列に行い、複数画素のハーフトーンデータの並列生成処理を実行する複数の比較手段とを備え、
前記閾値データ読み出し手段と前記比較手段とが並列動作する構成であると共に、
前記第1レジスタ手段は、該第1レジスタ手段に保持した閾値データを循環的にシフトするシフト回路を備え、前記比較手段に出力されない前記第1レジスタ中の閾値データ数分のシフトを行なう構成を有することを特徴とするハーフトーン生成装置。As a drawing object unit, in a halftone generation device that generates pixel halftone data based on comparison between pixel multivalued image data and threshold matrix data,
Threshold matrix data storage means for storing threshold matrix data;
Threshold data reading means for reading all threshold data applied to the halftone data generation process for one scanning line from the threshold matrix data storage means according to the start position of the drawing object;
First register means for holding all the threshold data applied to the read halftone data generation process of the one scan line until the binarization process of the scan line is completed, and reusing the threshold data;
Threshold data selection means for selecting and outputting a plurality of threshold data from all the threshold data applied to the halftone data generation processing of the one scanning line held in the first register means;
A plurality of comparison means for performing a plurality of comparison processes of a plurality of threshold data selected and output by the threshold data selection means and multi-value image data of a plurality of pixels in parallel, and executing a parallel generation process of halftone data of a plurality of pixels And
With a configuration in which the previous SL threshold data reading means before Symbol comparison means operate in parallel,
The first register means includes a shift circuit that cyclically shifts threshold data held in the first register means, and performs a shift by the number of threshold data in the first register that is not output to the comparison means. A halftone generating apparatus comprising:
ハーフトーンデータ生成処理が実行されている走査ラインの次に処理すべき次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを保持する第2レジスタ手段を有し、
前記閾値データ読み出し手段は、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データの読み出しを行い、前記第2レジスタ手段に出力し、
前記第2レジスタ手段が保持する閾値データを前記第1のレジスタ手段に出力する構成を有することを特徴とする請求項17または18に記載のハーフトーン生成装置。The data reading means includes
Second register means for holding all threshold data to be applied to the halftone data generation process of the next scan line to be processed next to the scan line in which the halftone data generation process is being executed;
The threshold data reading unit reads all threshold data to be applied to the halftone data generation process of the next scanning line from the threshold matrix data storage unit, and outputs to the second register unit,
The halftone generation device according to claim 17 or 18, wherein threshold data held by the second register means is output to the first register means.
前記閾値データ読み出し手段における、前記閾値マトリクスデータ記憶手段から前記次走査ラインのハーフトーンデータ生成処理に適用する全ての閾値データを読み出し、前記第2レジスタ手段への出力処理とは並列動作する構成であることを特徴とする請求項19に記載のハーフトーン生成装置。Parallel generation processing of halftone data of a plurality of pixels in the plurality of comparison means;
In the threshold data reading means, all threshold data applied to the halftone data generation process for the next scanning line is read from the threshold matrix data storage means, and the output processing to the second register means is operated in parallel. The halftone generation apparatus according to claim 19, wherein the halftone generation apparatus is provided.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25478598A JP3890764B2 (en) | 1998-09-09 | 1998-09-09 | Halftone generation apparatus and halftone generation method |
US09/389,048 US6930800B1 (en) | 1998-09-09 | 1999-09-02 | Halftone generation system and halftone generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25478598A JP3890764B2 (en) | 1998-09-09 | 1998-09-09 | Halftone generation apparatus and halftone generation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000092321A JP2000092321A (en) | 2000-03-31 |
JP3890764B2 true JP3890764B2 (en) | 2007-03-07 |
Family
ID=17269858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25478598A Expired - Fee Related JP3890764B2 (en) | 1998-09-09 | 1998-09-09 | Halftone generation apparatus and halftone generation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890764B2 (en) |
-
1998
- 1998-09-09 JP JP25478598A patent/JP3890764B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000092321A (en) | 2000-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3221085B2 (en) | Parallel processing unit | |
JP4143302B2 (en) | Image processing apparatus, image processing method, control program, and recording medium | |
JP3087781B2 (en) | Image interface device | |
US6930800B1 (en) | Halftone generation system and halftone generation method | |
JP3890764B2 (en) | Halftone generation apparatus and halftone generation method | |
JPH08274992A (en) | Image processing method and device | |
JP4086556B2 (en) | Image processing apparatus and control method thereof | |
US5347597A (en) | Image scaling for thermal printers and the like | |
JP3861483B2 (en) | Halftone generation apparatus and halftone generation method | |
JP2875434B2 (en) | Halftone signal generator | |
JP3825134B2 (en) | Image correction apparatus and image correction method | |
JPH05260285A (en) | Picture output device | |
JP2653781B2 (en) | Image editing processing method | |
JP2002067383A (en) | Method and device for recording picture | |
JP2000231632A (en) | Halftone generating device | |
JP4454831B2 (en) | Image forming apparatus and image forming method | |
JP4934654B2 (en) | Filter matrix generation device and filter device using the same | |
JP3427938B2 (en) | Image forming device | |
JP2821452B2 (en) | Color image processing method | |
JPH09312763A (en) | Image processing unit | |
JPH0379364A (en) | Recorder | |
JP2005094403A (en) | Image processor | |
JP2002240261A (en) | Print buffer memory controller | |
JPS6098763A (en) | Medium tone expressing system | |
JP2000168161A (en) | Data-conversion processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20021119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |