JP3889659B2 - A/d変換器 - Google Patents
A/d変換器 Download PDFInfo
- Publication number
- JP3889659B2 JP3889659B2 JP2002124722A JP2002124722A JP3889659B2 JP 3889659 B2 JP3889659 B2 JP 3889659B2 JP 2002124722 A JP2002124722 A JP 2002124722A JP 2002124722 A JP2002124722 A JP 2002124722A JP 3889659 B2 JP3889659 B2 JP 3889659B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- noise
- control circuit
- operation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置におけるノイズ除去機能付きのA/D変換器に関するものである。
【0002】
【従来の技術】
図10は従来のA/D変換器を示す構成図であり、図において、1はA/D変換基準電圧Vref、2はそのA/D変換基準電圧Vref1のノイズを除去するノイズフィルタモジュール、3はA/D変換基準電圧Vref1に基づいてアナログ入力Ainをディジタル出力に変換するA/D変換モジュール、4はそのA/D変換モジュール3を制御するA/D制御回路である。
図11はA/D変換器のA/D変換基準電圧の設定を示す説明図である。
【0003】
次に動作について説明する。
図10において、ノイズフィルタモジュール2は、A/D変換基準電圧Vref1のノイズを除去し、A/D変換モジュール3に供給する。
図11(a)はA/D変換基準電圧Vref1と、A/D変換モジュール3内の基準電圧VREFの関係式を、図11(b)はA/D変換中のA/D変換モジュール3内のA/D変換レジスタの変化を示したものである。
A/D変換が開始されると、A/D変換レジスタは“0・・・0”になる。次に、A/D変換レジスタの最上位ビットが“1”になり、A/D変換基準電圧Vref1がA/D変換モジュール3内のコンパレータに入力され、ここで、A/D変換基準電圧Vref1とアナログ入力Ainとが比較される。比較の結果、Vref<Ainならば、A/D変換レジスタの最上位ビットを“1”の状態で保持し、Vref>Ainならば、A/D変換レジスタの最上位ビットを“0”にする。
A/D変換モジュール3では、以上の動作をA/D変換レジスタの最下位ビットまで行うことによって、アナログ入力Ainをディジタルに変換した値をA/D変換レジスタに格納する。
【0004】
【発明が解決しようとする課題】
従来のA/D変換器は以上のように構成されているので、A/D変換基準電圧Vref1にノイズが発生した場合には、正確なA/D変換データが得られなくなるので、ノイズフィルタモジュール2を設けることによって、A/D変換基準電圧Vref1からノイズを除去し、そのノイズを除去したA/D変換基準電圧Vref1をA/D変換モジュール3に供給している。
しかしながら、A/D変換基準電圧Vref1にノイズフィルタモジュール2では除去しきれないノイズが発生した場合には、正確なA/D変換データが得られなくなってしまう課題があった。また、ノイズフィルタモジュール2を設けることで回路規模が大きくなってしまう課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、回路規模をそれほど大きくすることなく、A/D変換基準電圧にノイズが発生しても信頼性のあるA/D変換データが得られるA/D変換器を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るA/D変換器は、A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えたものである。
【0007】
この発明に係るA/D変換器は、汎用カウンタを備え、A/D動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するようにしたものである。
【0008】
この発明に係るA/D変換器は、CPUを備え、A/D動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からCPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、CPUは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するようにしたものである。
【0009】
この発明に係るA/D変換器は、A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、A/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、ノイズ検出信号およびA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えたものである。
【0010】
この発明に係るA/D変換器は、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、USB通信されたA/D変換基準電圧に基づいてA/D変換し、ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えたものである。
【0011】
この発明に係るA/D変換器は、汎用カウンタを備え、A/D動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するようにしたものである。
【0012】
この発明に係るA/D変換器は、CPUを備え、A/D動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からCPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、CPUは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するようにしたものである。
【0013】
この発明に係るA/D変換器は、USB通信信号のエッジを検出し、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、USB通信されたA/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、エッジ検出信号およびA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えたものである。
【0014】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるA/D変換器を示す構成図であり、図において、1はA/D変換基準電圧Vrefである。11はA/D変換基準電圧Vref1にノイズを検出した場合にノイズ検出信号14を発生するノイズ検出回路であり、定電圧源12およびコンパレータ13からなる。15はSRフリップフロップ等から構成され、ノイズ検出回路11からのノイズ検出信号14に応じてビットシフト信号16を発生するA/D動作制御回路である。17はA/D変換基準電圧Vref1に基づいてアナログ入力Ainをディジタル出力に変換するA/D変換モジュール、18はA/D動作制御回路15からのビットシフト信号16に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D制御回路である。
【0015】
次に動作について説明する。
図1において、A/D変換基準電圧Vref1にノイズが発生した場合に、ノイズ検出回路11がそのノイズを検出し、ノイズ検出信号14をA/D動作制御回路15に発生する。A/D動作制御回路15では、ノイズ検出信号14に応じてSRフリップフロップ等を利用してノイズの影響を受けたA/D変換結果ビットを削除させるビットシフト信号16を発生する。A/D変換モジュール17では、A/D変換基準電圧Vref1に基づいてアナログ入力AinをA/D変換しているが、A/D制御回路18では、A/D動作制御回路15からのビットシフト信号16に応じてノイズの影響を受けているA/D変換結果ビットを捨てる。そして、その残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開する。
【0016】
以上のように、この実施の形態1によれば、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、A/D変換を中断させないことで、より単純な動作によりA/D変換を行うことができる。
さらに、ノイズ検出回路11およびA/D動作制御回路15という簡単な回路により、回路規模を増大することなく、A/D変換データの信頼性を向上させることができる。
【0017】
実施の形態2.
図2はこの発明の実施の形態2によるA/D変換器を示す構成図であり、図において、21はSRフリップフロップ等から構成され、ノイズ検出回路11からのノイズ検出信号14に応じてスタート信号22を発生すると共に、そのスタート信号22の発生から汎用カウンタ23からのエンド信号24の受信までの間に有意なA/Dストップ_ビットシフト信号25を発生するA/D動作制御回路である。23はA/D動作制御回路21からのスタート信号22に応じて一定時間のカウントを開始し、カウント終了後にエンド信号24を発生する汎用カウンタである。26はA/D動作制御回路21からの有意なA/Dストップ_ビットシフト信号25に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路21からの無意なA/Dストップ_ビットシフト信号25に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するA/D制御回路である。その他の構成については図1と同一である。
【0018】
次に動作について説明する。
図2において、A/D動作制御回路21では、ノイズ検出信号14に応じてSRフリップフロップ等を利用して、A/D変換を中断させると共にノイズの影響を受けたA/D変換結果ビットを削除させる有意なA/Dストップ_ビットシフト信号25をA/D制御回路26に発生する。また、スタート信号22を汎用カウンタ23に発生する。
A/D変換モジュール17では、A/D変換基準電圧Vref1に基づいてアナログ入力AinをA/D変換しているが、A/D制御回路26では、A/D動作制御回路21からの有意なA/Dストップ_ビットシフト信号25に応じてノイズの影響を受けているA/D変換結果ビットを捨てる。そして、その残りのA/D変換結果ビットを保持する。
一方、汎用カウンタ23では、スタート信号22に応じて一定時間のカウントを開始し、カウント終了後にエンド信号24をA/D動作制御回路21に発生する。ここで、汎用カウンタ23での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるA/D変換への影響を回避できる時間に設定されている。
A/D動作制御回路21では、エンド信号24の入力に応じて、ノイズ検出信号14がノイズ検出回路11から発生されていないことを確認後、A/Dストップ_ビットシフト信号25を有意から無意に変更してA/D制御回路26に供給する。A/D制御回路26では、その無意のA/Dストップ_ビットシフト信号25により、捨てられたA/D変換結果ビットからA/D変換を再開する。
【0019】
以上のように、この実施の形態2によれば、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、A/D変換モジュール17では、ノイズが検出されてから汎用カウンタ23による一定時間だけ、A/D変換を停止するので、ノイズによるA/D変換データへの影響を防止することができる。
【0020】
実施の形態3.
図3はこの発明の実施の形態3によるA/D変換器を示す構成図であり、図において、27はA/D動作制御回路21からのスタート信号22に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号24を発生するCPUである。その他の構成については図2と同一である。
【0021】
次に動作について説明する。
この実施の形態3では、上記実施の形態2における汎用カウンタ23を、CPU27に置き換えたものである。
図3において、CPU27では、スタート信号22に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号24をA/D動作制御回路21に発生する。その他の動作については、上記実施の形態2と同様である。
【0022】
以上のように、この実施の形態3によれば、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、A/D変換モジュール17では、ノイズが検出されてからCPU27による一定時間だけ、A/D変換を停止するので、ノイズによるA/D変換データへの影響を防止することができる。
さらに、CPU27を用いることによって、汎用カウンタ23を不要にすることができる。
【0023】
実施の形態4.
図4はこの発明の実施の形態4によるA/D変換器を示す構成図であり、図において、3はA/D変換基準電圧Vref1に基づいてアナログ入力Ainをディジタル出力に変換するA/D変換モジュール、4はそのA/D変換モジュール3を制御するA/D制御回路である。28はA/D変換モジュール3から出力されるA/D変換結果データである。
29はノイズ検出回路11からのノイズ検出信号14、およびA/D変換モジュール3からのA/D変換結果データ28に応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データ28と共にその信頼度情報からなるA/Dデータ30を出力するA/D動作制御回路、31はそのA/Dデータ30から信頼度情報に応じてA/D変換結果データ28を採用するか不採用にするか判断するCPUである。その他の構成については図1と同一である。
【0024】
次に動作について説明する。
A/D変換モジュール3では、A/D変換基準電圧Vref1に基づいてアナログ入力Ainをディジタル出力に変換し、A/D変換結果データ28を出力する。
A/D動作制御回路29では、ノイズ検出回路11からのノイズ検出信号14、およびA/D変換モジュール3からのA/D変換結果データ28に応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データ28の信頼度を判定する。そして、A/D変換結果データ28と共にその信頼度情報からなるA/Dデータ30を出力する。
CPU31では、そのA/Dデータ30から信頼度情報に応じてA/D変換結果データ28を採用するか不採用にするか判断する。
【0025】
以上のように、この実施の形態4によれば、突発的に発生したノイズに影響されたA/D変換結果データ28に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るA/D変換結果データ28を採用しない等があり、この採用または不採用によりA/D変換データの信頼性を向上させることができる。
【0026】
実施の形態5.
図5はこの発明の実施の形態5によるUSB機能を有する半導体装置を示す構成図であり、図において、41は電源Vcc、A/D変換基準電圧Vref、USB通信信号D+,D−、グランドGNDの各端子を有するUSBデバイス、42はUSBケーブル、43は電源Vcc、USB通信信号D+,D−、グランドGNDの各端子を有するUSBホストである。
図6はこの発明の実施の形態5によるA/D変換器を示す構成図であり、図において、51はUSB通信信号D−、52はUSB通信信号D−のエッジを検出し、USB通信の発生を検出した場合にエッジ検出信号55を発生するエッジ検出回路であり、定電圧源53およびコンパレータ54からなる。15はSRフリップフロップ等から構成され、エッジ検出回路52からのエッジ検出信号55に応じてビットシフト信号16を発生するA/D動作制御回路である。
56はUSB通信されたA/D変換基準電圧Vrefである。17はUSB通信されたA/D変換基準電圧Vref56に基づいてアナログ入力Ainをディジタル出力に変換するA/D変換モジュール、18はA/D動作制御回路15からのビットシフト信号16に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D制御回路である。
【0027】
次に動作について説明する。
図5において、この実施の形態5によるUSB(Universal Serial Bus)機能としては、USBデバイス41、USBケーブル42、USBホスト43があり、USBケーブル42を通じて、USBホスト43から電源VccおよびA/D変換基準電圧VrefをUSBデバイス41に供給するモードがある。そして、USB通信信号D+,D−を利用したUSB通信中では、USBケーブル42にクロストークノイズが発生するので、USB通信されたA/D変換基準電圧Vrefに基づいてA/D変換を行った場合には、A/D変換精度が低下してしまう。この実施の形態5では、このA/D変換精度の低下を回避させるものである。
図6において、USB通信信号D−でUSB通信が発生した場合に、エッジ検出回路52がそのUSB通信信号D−のエッジを検出し、エッジ検出信号55を発生する。A/D動作制御回路15では、エッジ検出信号55に応じてSRフリップフロップ等を利用してノイズの影響を受けたA/D変換結果ビットを削除させるビットシフト信号16を発生する。A/D変換モジュール17では、USB通信されたA/D変換基準電圧Vref56に基づいてアナログ入力AinをA/D変換しているが、A/D制御回路18では、A/D動作制御回路15からのビットシフト信号16に応じてノイズの影響を受けているA/D変換結果ビットを捨てる。そして、その残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開する。
【0028】
以上のように、この実施の形態5によれば、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、A/D変換を中断させないことで、より単純な動作によりA/D変換を行うことができる。
さらに、ノイズ検出回路11およびA/D動作制御回路15という簡単な回路により、回路規模を増大することなく、A/D変換データの信頼性を向上させることができる。
【0029】
実施の形態6.
図7はこの発明の実施の形態6によるA/D変換器を示す構成図であり、図において、21はSRフリップフロップ等から構成され、エッジ検出回路52からのエッジ検出信号55に応じてスタート信号22を発生すると共に、そのスタート信号22の発生から汎用カウンタ23からのエンド信号24の受信までの間に有意なA/Dストップ_ビットシフト信号25を発生するA/D動作制御回路である。23はA/D動作制御回路21からのスタート信号22に応じて一定時間のカウントを開始し、カウント終了後にエンド信号24を発生する汎用カウンタである。26はA/D動作制御回路21からの有意なA/Dストップ_ビットシフト信号25に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路21からの無意なA/Dストップ_ビットシフト信号25に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するA/D制御回路である。その他の構成については図6と同一である。
【0030】
次に動作について説明する。
図7において、A/D動作制御回路21では、エッジ検出信号55に応じてSRフリップフロップ等を利用して、A/D変換を中断させると共にノイズの影響を受けたA/D変換結果ビットを削除させる有意なA/Dストップ_ビットシフト信号25をA/D制御回路26に発生する。また、スタート信号22を汎用カウンタ23に発生する。
A/D変換モジュール17では、USB通信されたA/D変換基準電圧Vref56に基づいてアナログ入力AinをA/D変換しているが、A/D制御回路26では、A/D動作制御回路21からの有意なA/Dストップ_ビットシフト信号25に応じてノイズの影響を受けているA/D変換結果ビットを捨てる。そして、その残りのA/D変換結果ビットを保持する。
一方、汎用カウンタ23では、スタート信号22に応じて一定時間のカウントを開始し、カウント終了後にエンド信号24をA/D動作制御回路21に発生する。ここで、汎用カウンタ23での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるA/D変換への影響を回避できる時間に設定されている。
A/D動作制御回路21では、エンド信号24の入力に応じて、エッジ検出信号55がエッジ検出回路52から発生されていないことを確認後、A/Dストップ_ビットシフト信号25を有意から無意に変更してA/D制御回路26に供給する。A/D制御回路26では、その無意のA/Dストップ_ビットシフト信号25により、捨てられたA/D変換結果ビットからA/D変換を再開する。
【0031】
以上のように、この実施の形態6によれば、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、A/D変換モジュール17では、USB通信が検出されてから汎用カウンタ23による一定時間だけ、A/D変換を停止するので、クロストークノイズによるA/D変換データへの影響を防止することができる。
【0032】
実施の形態7.
図8はこの発明の実施の形態7によるA/D変換器を示す構成図であり、図において、27はA/D動作制御回路21からのスタート信号22に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号24を発生するCPUである。その他の構成については図7と同一である。
【0033】
次に動作について説明する。
この実施の形態7では、上記実施の形態6における汎用カウンタ23を、CPU27に置き換えたものである。
図8において、CPU27では、スタート信号22に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号24をA/D動作制御回路21に発生する。その他の動作については、上記実施の形態6と同様である。
【0034】
以上のように、この実施の形態7によれば、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。
また、A/D変換モジュール17では、USB通信が検出されてからCPU27による一定時間だけ、A/D変換を停止するので、クロストークノイズによるA/D変換データへの影響を防止することができる。
さらに、CPU27を用いることによって、汎用カウンタ23を不要にすることができる。
【0035】
実施の形態8.
図9はこの発明の実施の形態8によるA/D変換器を示す構成図であり、図において、3はUSB通信されたA/D変換基準電圧Vref56に基づいてアナログ入力Ainをディジタル出力に変換するA/D変換モジュール、4はそのA/D変換モジュール3を制御するA/D制御回路である。28はA/D変換モジュール3から出力されるA/D変換結果データである。
29はエッジ検出回路52からのエッジ検出信号55、およびA/D変換モジュール3からのA/D変換結果データ28に応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データ28と共にその信頼度情報からなるA/Dデータ30を出力するA/D動作制御回路、31はそのA/Dデータ30から信頼度情報に応じてA/D変換結果データ28を採用するか不採用にするか判断するCPUである。その他の構成については図6と同一である。
【0036】
次に動作について説明する。
A/D変換モジュール3では、USB通信されたA/D変換基準電圧Vref56に基づいてアナログ入力Ainをディジタル出力に変換し、A/D変換結果データ28を出力する。
A/D動作制御回路29では、エッジ検出回路52からのエッジ検出信号55、およびA/D変換モジュール3からのA/D変換結果データ28に応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データ28の信頼度を判定する。そして、A/D変換結果データ28と共にその信頼度情報からなるA/Dデータ30を出力する。
CPU31では、そのA/Dデータ30から信頼度情報に応じてA/D変換結果データ28を採用するか不採用にするか判断する。
【0037】
以上のように、この実施の形態8によれば、USB通信中に発生したクロストークノイズに影響されたA/D変換結果データ28に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るA/D変換結果データ28を採用しない等があり、この採用または不採用によりA/D変換データの信頼性を向上させることができる。
【0038】
【発明の効果】
以上のように、この発明によれば、A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えるように構成したので、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる効果がある。
【0039】
この発明によれば、汎用カウンタを備え、A/D動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するように構成したので、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。また、A/D変換モジュールでは、ノイズが検出されてから汎用カウンタによる一定時間だけ、A/D変換を停止するので、ノイズによるA/D変換データへの影響を防止することができる効果がある。
【0040】
この発明によれば、CPUを備え、A/D動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からCPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、CPUは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するように構成したので、突発的に発生したノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。また、A/D変換モジュールでは、ノイズが検出されてからCPUによる一定時間だけ、A/D変換を停止するので、ノイズによるA/D変換データへの影響を防止することができる。さらに、CPUを用いることによって、汎用カウンタを不要にすることができる効果がある。
【0041】
この発明によれば、A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、A/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、ノイズ検出信号およびA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えるように構成したので、突発的に発生したノイズに影響されたA/D変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るA/D変換結果データを採用しない等があり、この採用または不採用によりA/D変換データの信頼性を向上させることができる効果がある。
【0042】
この発明によれば、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、USB通信されたA/D変換基準電圧に基づいてA/D変換し、ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えるように構成したので、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる効果がある。
【0043】
この発明によれば、汎用カウンタを備え、A/D動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するように構成したので、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。また、A/D変換モジュールでは、USB通信が検出されてから汎用カウンタによる一定時間だけ、A/D変換を停止するので、クロストークノイズによるA/D変換データへの影響を防止することができる効果がある。
【0044】
この発明によれば、CPUを備え、A/D動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からCPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、CPUは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、A/D変換モジュールは、有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開するように構成したので、USB通信中に発生したクロストークノイズに影響されたA/D変換結果ビットを捨てることで、A/D変換データの信頼性を向上させることができる。また、A/D変換モジュールでは、USB通信が検出されてからCPUによる一定時間だけ、A/D変換を停止するので、クロストークノイズによるA/D変換データへの影響を防止することができる。さらに、CPUを用いることによって、汎用カウンタを不要にすることができる効果がある。
【0045】
この発明によれば、USB通信信号のエッジを検出し、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、USB通信されたA/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、エッジ検出信号およびA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えるように構成したので、USB通信中に発生したクロストークノイズに影響されたA/D変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るA/D変換結果データを採用しない等があり、この採用または不採用によりA/D変換データの信頼性を向上させることができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるA/D変換器を示す構成図である。
【図2】 この発明の実施の形態2によるA/D変換器を示す構成図である。
【図3】 この発明の実施の形態3によるA/D変換器を示す構成図である。
【図4】 この発明の実施の形態4によるA/D変換器を示す構成図である。
【図5】 この発明の実施の形態5によるUSB機能を有する半導体装置を示す構成図である。
【図6】 この発明の実施の形態5によるA/D変換器を示す構成図である。
【図7】 この発明の実施の形態6によるA/D変換器を示す構成図である。
【図8】 この発明の実施の形態7によるA/D変換器を示す構成図である。
【図9】 この発明の実施の形態8によるA/D変換器を示す構成図である。
【図10】 従来のA/D変換器を示す構成図である。
【図11】 A/D変換器のA/D変換基準電圧の設定を示す説明図である。
【符号の説明】
1,56 A/D変換基準電圧Vref、3,17 A/D変換モジュール、4,18,26 A/D制御回路、11 ノイズ検出回路、12,53 定電圧源、13,54 コンパレータ、14 ノイズ検出信号、15,21,29 A/D動作制御回路、16 ビットシフト信号、22 スタート信号、23 汎用カウンタ、24 エンド信号、25 A/Dストップ_ビットシフト信号、27,31 CPU、28 A/D変換結果データ、41 USBデバイス、42 USBケーブル、43 USBホスト、51 USB通信信号D−、52 エッジ検出回路、55 エッジ検出信号。
Claims (8)
- A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、
上記ノイズ検出回路からのノイズ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、
A/D変換基準電圧に基づいてA/D変換し、上記A/D動作制御回路からのビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えたA/D変換器。 - 汎用カウンタを備え、
A/D動作制御回路は、ノイズ検出回路からのノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、
上記汎用カウンタは、上記A/D動作制御回路からのスタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
A/D変換モジュールは、上記A/D動作制御回路からの有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開することを特徴とする請求項1記載のA/D変換器。 - CPUを備え、
A/D動作制御回路は、ノイズ検出回路からのノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記CPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、
上記CPUは、上記A/D動作制御回路からのスタート信号に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
A/D変換モジュールは、上記A/D動作制御回路からの有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開することを特徴とする請求項1記載のA/D変換器。 - A/D変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、
A/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、
上記ノイズ検出回路からのノイズ検出信号、および上記A/D変換モジュールからのA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えたA/D変換器。 - USB通信信号のエッジを検出し、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、
上記エッジ検出回路からのエッジ検出信号に応じてビットシフト信号を発生するA/D動作制御回路と、
USB通信されたA/D変換基準電圧に基づいてA/D変換し、上記A/D動作制御回路からのビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、その捨てられたA/D変換結果ビットからA/D変換を再開するA/D変換モジュールとを備えたA/D変換器。 - 汎用カウンタを備え、
A/D動作制御回路は、エッジ検出回路からのエッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記汎用カウンタからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、
上記汎用カウンタは、上記A/D動作制御回路からのスタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
A/D変換モジュールは、上記A/D動作制御回路からの有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開することを特徴とする請求項5記載のA/D変換器。 - CPUを備え、
A/D動作制御回路は、エッジ検出回路からのエッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記CPUからのエンド信号の受信までの間に有意なA/Dストップ_ビットシフト信号を発生し、
上記CPUは、上記A/D動作制御回路からのスタート信号に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
A/D変換モジュールは、上記A/D動作制御回路からの有意なA/Dストップ_ビットシフト信号に応じてノイズの影響を受けているA/D変換結果ビットを捨てると共にその残りのA/D変換結果ビットを保持し、そのA/D動作制御回路からの無意なA/Dストップ_ビットシフト信号に応じてその捨てられたA/D変換結果ビットからA/D変換を再開することを特徴とする請求項5記載のA/D変換器。 - USB通信信号のエッジを検出し、USB通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、
USB通信されたA/D変換基準電圧に基づいてA/D変換し、A/D変換結果データを出力するA/D変換モジュールと、
上記エッジ検出回路からのエッジ検出信号、および上記A/D変換モジュールからのA/D変換結果データに応じて、ノイズの影響を受けたA/D変換結果ビットを判定し、A/D変換結果データと共にその信頼度情報を出力するA/D動作制御回路とを備えたA/D変換器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | A/d変換器 |
US10/326,055 US6639540B1 (en) | 2002-04-25 | 2002-12-23 | A/D converter with noise elimination function |
KR10-2003-0015605A KR20030084580A (ko) | 2002-04-25 | 2003-03-13 | 노이즈 제거 기능을 가진 a/d 변환기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318733A JP2003318733A (ja) | 2003-11-07 |
JP3889659B2 true JP3889659B2 (ja) | 2007-03-07 |
Family
ID=29243726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002124722A Expired - Fee Related JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | A/d変換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6639540B1 (ja) |
JP (1) | JP3889659B2 (ja) |
KR (1) | KR20030084580A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
JP4629542B2 (ja) * | 2005-09-27 | 2011-02-09 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 突発ノイズ削除装置 |
JP5531797B2 (ja) * | 2010-06-15 | 2014-06-25 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
JP2016128967A (ja) * | 2015-01-09 | 2016-07-14 | 住友電気工業株式会社 | 電子機器 |
JP6225240B2 (ja) * | 2016-12-20 | 2017-11-01 | ルネサスエレクトロニクス株式会社 | 集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288694B2 (ja) * | 1990-06-11 | 2002-06-04 | 沖電気工業株式会社 | マイクロコンピュータ |
JP2777291B2 (ja) * | 1991-04-30 | 1998-07-16 | 株式会社東芝 | アナログ・ディジタル混在集積回路 |
DE69233256T2 (de) * | 1991-05-29 | 2004-05-27 | Pacific Microsonics, Inc., Berkeley | Verbesserungen in Codierung-/Decodierungssystemen |
JPH0895710A (ja) * | 1994-09-26 | 1996-04-12 | Fujitsu Ltd | Adコンバータの制御装置及び制御方法 |
JP2001111422A (ja) | 1999-10-13 | 2001-04-20 | Meidensha Corp | 比較形a/d変換回路 |
-
2002
- 2002-04-25 JP JP2002124722A patent/JP3889659B2/ja not_active Expired - Fee Related
- 2002-12-23 US US10/326,055 patent/US6639540B1/en not_active Expired - Fee Related
-
2003
- 2003-03-13 KR KR10-2003-0015605A patent/KR20030084580A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20030084580A (ko) | 2003-11-01 |
JP2003318733A (ja) | 2003-11-07 |
US20030201925A1 (en) | 2003-10-30 |
US6639540B1 (en) | 2003-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7797557B2 (en) | Method of and device for detecting a cable connection with a root hub | |
US6833738B2 (en) | Signal reception circuit, data transfer control device and electronic equipment | |
EP1359425A3 (en) | A measurement test instrument and associated voltage management system for accessory device | |
JP3889659B2 (ja) | A/d変換器 | |
US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
JP3814470B2 (ja) | データ転送方法及びデータ転送装置 | |
CN111327333A (zh) | 解码电路 | |
CN116737642A (zh) | 一种spi主设备、中断方法及*** | |
JPH0946194A (ja) | 波形整形装置 | |
JPH08139575A (ja) | パルス出力回路 | |
JP2007004577A (ja) | 集積回路装置、歩数計 | |
JP2004348460A (ja) | 半導体集積回路およびそれを用いたusbコントローラ | |
JP2002318262A (ja) | 事故点標定用パルス検出回路 | |
CN212060048U (zh) | 一体化超声波装置 | |
TWI767638B (zh) | 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法 | |
JPH06232699A (ja) | パルス発生装置 | |
JPH0561573A (ja) | 情報処理装置および電源制御方法 | |
JP4817539B2 (ja) | 信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラム | |
JP2645197B2 (ja) | 流量計測装置 | |
CN117614592A (zh) | 数据传输方法、装置、电子设备及存储介质 | |
JP2007170356A (ja) | Pfm信号取り込み装置 | |
JP2002318261A (ja) | 事故点標定用パルス検出回路 | |
JPH02259422A (ja) | センサ回路 | |
JP2004086732A (ja) | 情報処理装置及びノイズ除去回路 | |
JP2002342092A (ja) | データ処理装置およびデータ処理制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |