JP3889659B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器 Download PDFInfo
- Publication number
- JP3889659B2 JP3889659B2 JP2002124722A JP2002124722A JP3889659B2 JP 3889659 B2 JP3889659 B2 JP 3889659B2 JP 2002124722 A JP2002124722 A JP 2002124722A JP 2002124722 A JP2002124722 A JP 2002124722A JP 3889659 B2 JP3889659 B2 JP 3889659B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- signal
- noise
- control circuit
- operation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置におけるノイズ除去機能付きのＡ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】
図１０は従来のＡ／Ｄ変換器を示す構成図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅｆ、２はそのＡ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを除去するノイズフィルタモジュール、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。
図１１はＡ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定を示す説明図である。
【０００３】
次に動作について説明する。
図１０において、ノイズフィルタモジュール２は、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを除去し、Ａ／Ｄ変換モジュール３に供給する。
図１１（ａ）はＡ／Ｄ変換基準電圧Ｖｒｅｆ１と、Ａ／Ｄ変換モジュール３内の基準電圧ＶＲＥＦの関係式を、図１１（ｂ）はＡ／Ｄ変換中のＡ／Ｄ変換モジュール３内のＡ／Ｄ変換レジスタの変化を示したものである。
Ａ／Ｄ変換が開始されると、Ａ／Ｄ変換レジスタは“０・・・０”になる。次に、Ａ／Ｄ変換レジスタの最上位ビットが“１”になり、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１がＡ／Ｄ変換モジュール３内のコンパレータに入力され、ここで、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１とアナログ入力Ａｉｎとが比較される。比較の結果、Ｖｒｅｆ＜Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビットを“１”の状態で保持し、Ｖｒｅｆ＞Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビットを“０”にする。
Ａ／Ｄ変換モジュール３では、以上の動作をＡ／Ｄ変換レジスタの最下位ビットまで行うことによって、アナログ入力Ａｉｎをディジタルに変換した値をＡ／Ｄ変換レジスタに格納する。
【０００４】
【発明が解決しようとする課題】
従来のＡ／Ｄ変換器は以上のように構成されているので、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した場合には、正確なＡ／Ｄ変換データが得られなくなるので、ノイズフィルタモジュール２を設けることによって、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１からノイズを除去し、そのノイズを除去したＡ／Ｄ変換基準電圧Ｖｒｅｆ１をＡ／Ｄ変換モジュール３に供給している。
しかしながら、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズフィルタモジュール２では除去しきれないノイズが発生した場合には、正確なＡ／Ｄ変換データが得られなくなってしまう課題があった。また、ノイズフィルタモジュール２を設けることで回路規模が大きくなってしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、回路規模をそれほど大きくすることなく、Ａ／Ｄ変換基準電圧にノイズが発生しても信頼性のあるＡ／Ｄ変換データが得られるＡ／Ｄ変換器を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたものである。
【０００７】
この発明に係るＡ／Ｄ変換器は、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【０００８】
この発明に係るＡ／Ｄ変換器は、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【０００９】
この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたものである。
【００１０】
この発明に係るＡ／Ｄ変換器は、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたものである。
【００１１】
この発明に係るＡ／Ｄ変換器は、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【００１２】
この発明に係るＡ／Ｄ変換器は、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【００１３】
この発明に係るＡ／Ｄ変換器は、ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、エッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるＡ／Ｄ変換器を示す構成図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅｆである。１１はＡ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズを検出した場合にノイズ検出信号１４を発生するノイズ検出回路であり、定電圧源１２およびコンパレータ１３からなる。１５はＳＲフリップフロップ等から構成され、ノイズ検出回路１１からのノイズ検出信号１４に応じてビットシフト信号１６を発生するＡ／Ｄ動作制御回路である。１７はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
【００１５】
次に動作について説明する。
図１において、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した場合に、ノイズ検出回路１１がそのノイズを検出し、ノイズ検出信号１４をＡ／Ｄ動作制御回路１５に発生する。Ａ／Ｄ動作制御回路１５では、ノイズ検出信号１４に応じてＳＲフリップフロップ等を利用してノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させるビットシフト信号１６を発生する。Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１８では、Ａ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００１６】
以上のように、この実施の形態１によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、Ａ／Ｄ変換を中断させないことで、より単純な動作によりＡ／Ｄ変換を行うことができる。
さらに、ノイズ検出回路１１およびＡ／Ｄ動作制御回路１５という簡単な回路により、回路規模を増大することなく、Ａ／Ｄ変換データの信頼性を向上させることができる。
【００１７】
実施の形態２．
図２はこの発明の実施の形態２によるＡ／Ｄ変換器を示す構成図であり、図において、２１はＳＲフリップフロップ等から構成され、ノイズ検出回路１１からのノイズ検出信号１４に応じてスタート信号２２を発生すると共に、そのスタート信号２２の発生から汎用カウンタ２３からのエンド信号２４の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生する汎用カウンタである。２６はＡ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの無意なＡ／Ｄストップ＿ビットシフト信号２５に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。その他の構成については図１と同一である。
【００１８】
次に動作について説明する。
図２において、Ａ／Ｄ動作制御回路２１では、ノイズ検出信号１４に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変換を中断させると共にノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させる有意なＡ／Ｄストップ＿ビットシフト信号２５をＡ／Ｄ制御回路２６に発生する。また、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持する。
一方、汎用カウンタ２３では、スタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。ここで、汎用カウンタ２３での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるＡ／Ｄ変換への影響を回避できる時間に設定されている。
Ａ／Ｄ動作制御回路２１では、エンド信号２４の入力に応じて、ノイズ検出信号１４がノイズ検出回路１１から発生されていないことを確認後、Ａ／Ｄストップ＿ビットシフト信号２５を有意から無意に変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回路２６では、その無意のＡ／Ｄストップ＿ビットシフト信号２５により、捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００１９】
以上のように、この実施の形態２によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ノイズが検出されてから汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。
【００２０】
実施の形態３．
図３はこの発明の実施の形態３によるＡ／Ｄ変換器を示す構成図であり、図において、２７はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生するＣＰＵである。その他の構成については図２と同一である。
【００２１】
次に動作について説明する。
この実施の形態３では、上記実施の形態２における汎用カウンタ２３を、ＣＰＵ２７に置き換えたものである。
図３において、ＣＰＵ２７では、スタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。その他の動作については、上記実施の形態２と同様である。
【００２２】
以上のように、この実施の形態３によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ノイズが検出されてからＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。
さらに、ＣＰＵ２７を用いることによって、汎用カウンタ２３を不要にすることができる。
【００２３】
実施の形態４．
図４はこの発明の実施の形態４によるＡ／Ｄ変換器を示す構成図であり、図において、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果データである。
２９はノイズ検出回路１１からのノイズ検出信号１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断するＣＰＵである。その他の構成については図１と同一である。
【００２４】
次に動作について説明する。
Ａ／Ｄ変換モジュール３では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ／Ｄ変換結果データ２８を出力する。
Ａ／Ｄ動作制御回路２９では、ノイズ検出回路１１からのノイズ検出信号１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力する。
ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断する。
【００２５】
以上のように、この実施の形態４によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果データ２８に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる。
【００２６】
実施の形態５．
図５はこの発明の実施の形態５によるＵＳＢ機能を有する半導体装置を示す構成図であり、図において、４１は電源Ｖｃｃ、Ａ／Ｄ変換基準電圧Ｖｒｅｆ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランドＧＮＤの各端子を有するＵＳＢデバイス、４２はＵＳＢケーブル、４３は電源Ｖｃｃ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランドＧＮＤの各端子を有するＵＳＢホストである。
図６はこの発明の実施の形態５によるＡ／Ｄ変換器を示す構成図であり、図において、５１はＵＳＢ通信信号Ｄ−、５２はＵＳＢ通信信号Ｄ−のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号５５を発生するエッジ検出回路であり、定電圧源５３およびコンパレータ５４からなる。１５はＳＲフリップフロップ等から構成され、エッジ検出回路５２からのエッジ検出信号５５に応じてビットシフト信号１６を発生するＡ／Ｄ動作制御回路である。
５６はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆである。１７はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
【００２７】
次に動作について説明する。
図５において、この実施の形態５によるＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）機能としては、ＵＳＢデバイス４１、ＵＳＢケーブル４２、ＵＳＢホスト４３があり、ＵＳＢケーブル４２を通じて、ＵＳＢホスト４３から電源ＶｃｃおよびＡ／Ｄ変換基準電圧ＶｒｅｆをＵＳＢデバイス４１に供給するモードがある。そして、ＵＳＢ通信信号Ｄ＋，Ｄ−を利用したＵＳＢ通信中では、ＵＳＢケーブル４２にクロストークノイズが発生するので、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆに基づいてＡ／Ｄ変換を行った場合には、Ａ／Ｄ変換精度が低下してしまう。この実施の形態５では、このＡ／Ｄ変換精度の低下を回避させるものである。
図６において、ＵＳＢ通信信号Ｄ−でＵＳＢ通信が発生した場合に、エッジ検出回路５２がそのＵＳＢ通信信号Ｄ−のエッジを検出し、エッジ検出信号５５を発生する。Ａ／Ｄ動作制御回路１５では、エッジ検出信号５５に応じてＳＲフリップフロップ等を利用してノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させるビットシフト信号１６を発生する。Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１８では、Ａ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００２８】
以上のように、この実施の形態５によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、Ａ／Ｄ変換を中断させないことで、より単純な動作によりＡ／Ｄ変換を行うことができる。
さらに、ノイズ検出回路１１およびＡ／Ｄ動作制御回路１５という簡単な回路により、回路規模を増大することなく、Ａ／Ｄ変換データの信頼性を向上させることができる。
【００２９】
実施の形態６．
図７はこの発明の実施の形態６によるＡ／Ｄ変換器を示す構成図であり、図において、２１はＳＲフリップフロップ等から構成され、エッジ検出回路５２からのエッジ検出信号５５に応じてスタート信号２２を発生すると共に、そのスタート信号２２の発生から汎用カウンタ２３からのエンド信号２４の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生する汎用カウンタである。２６はＡ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの無意なＡ／Ｄストップ＿ビットシフト信号２５に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。その他の構成については図６と同一である。
【００３０】
次に動作について説明する。
図７において、Ａ／Ｄ動作制御回路２１では、エッジ検出信号５５に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変換を中断させると共にノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させる有意なＡ／Ｄストップ＿ビットシフト信号２５をＡ／Ｄ制御回路２６に発生する。また、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持する。
一方、汎用カウンタ２３では、スタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。ここで、汎用カウンタ２３での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるＡ／Ｄ変換への影響を回避できる時間に設定されている。
Ａ／Ｄ動作制御回路２１では、エンド信号２４の入力に応じて、エッジ検出信号５５がエッジ検出回路５２から発生されていないことを確認後、Ａ／Ｄストップ＿ビットシフト信号２５を有意から無意に変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回路２６では、その無意のＡ／Ｄストップ＿ビットシフト信号２５により、捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００３１】
以上のように、この実施の形態６によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されてから汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。
【００３２】
実施の形態７．
図８はこの発明の実施の形態７によるＡ／Ｄ変換器を示す構成図であり、図において、２７はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生するＣＰＵである。その他の構成については図７と同一である。
【００３３】
次に動作について説明する。
この実施の形態７では、上記実施の形態６における汎用カウンタ２３を、ＣＰＵ２７に置き換えたものである。
図８において、ＣＰＵ２７では、スタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。その他の動作については、上記実施の形態６と同様である。
【００３４】
以上のように、この実施の形態７によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されてからＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。
さらに、ＣＰＵ２７を用いることによって、汎用カウンタ２３を不要にすることができる。
【００３５】
実施の形態８．
図９はこの発明の実施の形態８によるＡ／Ｄ変換器を示す構成図であり、図において、３はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果データである。
２９はエッジ検出回路５２からのエッジ検出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断するＣＰＵである。その他の構成については図６と同一である。
【００３６】
次に動作について説明する。
Ａ／Ｄ変換モジュール３では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ／Ｄ変換結果データ２８を出力する。
Ａ／Ｄ動作制御回路２９では、エッジ検出回路５２からのエッジ検出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力する。
ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断する。
【００３７】
以上のように、この実施の形態８によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果データ２８に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる。
【００３８】
【発明の効果】
以上のように、この発明によれば、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えるように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００３９】
この発明によれば、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ノイズが検出されてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる効果がある。
【００４０】
この発明によれば、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ノイズが検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。さらに、ＣＰＵを用いることによって、汎用カウンタを不要にすることができる効果がある。
【００４１】
この発明によれば、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えるように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データを採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００４２】
この発明によれば、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えるように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００４３】
この発明によれば、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出されてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる効果がある。
【００４４】
この発明によれば、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。さらに、ＣＰＵを用いることによって、汎用カウンタを不要にすることができる効果がある。
【００４５】
この発明によれば、ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、エッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えるように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データを採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるＡ／Ｄ変換器を示す構成図である。
【図２】 この発明の実施の形態２によるＡ／Ｄ変換器を示す構成図である。
【図３】 この発明の実施の形態３によるＡ／Ｄ変換器を示す構成図である。
【図４】 この発明の実施の形態４によるＡ／Ｄ変換器を示す構成図である。
【図５】 この発明の実施の形態５によるＵＳＢ機能を有する半導体装置を示す構成図である。
【図６】 この発明の実施の形態５によるＡ／Ｄ変換器を示す構成図である。
【図７】 この発明の実施の形態６によるＡ／Ｄ変換器を示す構成図である。
【図８】 この発明の実施の形態７によるＡ／Ｄ変換器を示す構成図である。
【図９】 この発明の実施の形態８によるＡ／Ｄ変換器を示す構成図である。
【図１０】 従来のＡ／Ｄ変換器を示す構成図である。
【図１１】 Ａ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定を示す説明図である。
【符号の説明】
１，５６ Ａ／Ｄ変換基準電圧Ｖｒｅｆ、３，１７ Ａ／Ｄ変換モジュール、４，１８，２６ Ａ／Ｄ制御回路、１１ ノイズ検出回路、１２，５３ 定電圧源、１３，５４ コンパレータ、１４ ノイズ検出信号、１５，２１，２９ Ａ／Ｄ動作制御回路、１６ ビットシフト信号、２２ スタート信号、２３ 汎用カウンタ、２４ エンド信号、２５ Ａ／Ｄストップ＿ビットシフト信号、２７，３１ ＣＰＵ、２８ Ａ／Ｄ変換結果データ、４１ ＵＳＢデバイス、４２ ＵＳＢケーブル、４３ ＵＳＢホスト、５１ ＵＳＢ通信信号Ｄ−、５２ エッジ検出回路、５５ エッジ検出信号。
【発明の属する技術分野】
この発明は、半導体装置におけるノイズ除去機能付きのＡ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】
図１０は従来のＡ／Ｄ変換器を示す構成図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅｆ、２はそのＡ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを除去するノイズフィルタモジュール、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。
図１１はＡ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定を示す説明図である。
【０００３】
次に動作について説明する。
図１０において、ノイズフィルタモジュール２は、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１のノイズを除去し、Ａ／Ｄ変換モジュール３に供給する。
図１１（ａ）はＡ／Ｄ変換基準電圧Ｖｒｅｆ１と、Ａ／Ｄ変換モジュール３内の基準電圧ＶＲＥＦの関係式を、図１１（ｂ）はＡ／Ｄ変換中のＡ／Ｄ変換モジュール３内のＡ／Ｄ変換レジスタの変化を示したものである。
Ａ／Ｄ変換が開始されると、Ａ／Ｄ変換レジスタは“０・・・０”になる。次に、Ａ／Ｄ変換レジスタの最上位ビットが“１”になり、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１がＡ／Ｄ変換モジュール３内のコンパレータに入力され、ここで、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１とアナログ入力Ａｉｎとが比較される。比較の結果、Ｖｒｅｆ＜Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビットを“１”の状態で保持し、Ｖｒｅｆ＞Ａｉｎならば、Ａ／Ｄ変換レジスタの最上位ビットを“０”にする。
Ａ／Ｄ変換モジュール３では、以上の動作をＡ／Ｄ変換レジスタの最下位ビットまで行うことによって、アナログ入力Ａｉｎをディジタルに変換した値をＡ／Ｄ変換レジスタに格納する。
【０００４】
【発明が解決しようとする課題】
従来のＡ／Ｄ変換器は以上のように構成されているので、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した場合には、正確なＡ／Ｄ変換データが得られなくなるので、ノイズフィルタモジュール２を設けることによって、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１からノイズを除去し、そのノイズを除去したＡ／Ｄ変換基準電圧Ｖｒｅｆ１をＡ／Ｄ変換モジュール３に供給している。
しかしながら、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズフィルタモジュール２では除去しきれないノイズが発生した場合には、正確なＡ／Ｄ変換データが得られなくなってしまう課題があった。また、ノイズフィルタモジュール２を設けることで回路規模が大きくなってしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、回路規模をそれほど大きくすることなく、Ａ／Ｄ変換基準電圧にノイズが発生しても信頼性のあるＡ／Ｄ変換データが得られるＡ／Ｄ変換器を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたものである。
【０００７】
この発明に係るＡ／Ｄ変換器は、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【０００８】
この発明に係るＡ／Ｄ変換器は、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【０００９】
この発明に係るＡ／Ｄ変換器は、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたものである。
【００１０】
この発明に係るＡ／Ｄ変換器は、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたものである。
【００１１】
この発明に係るＡ／Ｄ変換器は、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【００１２】
この発明に係るＡ／Ｄ変換器は、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するようにしたものである。
【００１３】
この発明に係るＡ／Ｄ変換器は、ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、エッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるＡ／Ｄ変換器を示す構成図であり、図において、１はＡ／Ｄ変換基準電圧Ｖｒｅｆである。１１はＡ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズを検出した場合にノイズ検出信号１４を発生するノイズ検出回路であり、定電圧源１２およびコンパレータ１３からなる。１５はＳＲフリップフロップ等から構成され、ノイズ検出回路１１からのノイズ検出信号１４に応じてビットシフト信号１６を発生するＡ／Ｄ動作制御回路である。１７はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
【００１５】
次に動作について説明する。
図１において、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１にノイズが発生した場合に、ノイズ検出回路１１がそのノイズを検出し、ノイズ検出信号１４をＡ／Ｄ動作制御回路１５に発生する。Ａ／Ｄ動作制御回路１５では、ノイズ検出信号１４に応じてＳＲフリップフロップ等を利用してノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させるビットシフト信号１６を発生する。Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１８では、Ａ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００１６】
以上のように、この実施の形態１によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、Ａ／Ｄ変換を中断させないことで、より単純な動作によりＡ／Ｄ変換を行うことができる。
さらに、ノイズ検出回路１１およびＡ／Ｄ動作制御回路１５という簡単な回路により、回路規模を増大することなく、Ａ／Ｄ変換データの信頼性を向上させることができる。
【００１７】
実施の形態２．
図２はこの発明の実施の形態２によるＡ／Ｄ変換器を示す構成図であり、図において、２１はＳＲフリップフロップ等から構成され、ノイズ検出回路１１からのノイズ検出信号１４に応じてスタート信号２２を発生すると共に、そのスタート信号２２の発生から汎用カウンタ２３からのエンド信号２４の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生する汎用カウンタである。２６はＡ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの無意なＡ／Ｄストップ＿ビットシフト信号２５に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。その他の構成については図１と同一である。
【００１８】
次に動作について説明する。
図２において、Ａ／Ｄ動作制御回路２１では、ノイズ検出信号１４に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変換を中断させると共にノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させる有意なＡ／Ｄストップ＿ビットシフト信号２５をＡ／Ｄ制御回路２６に発生する。また、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持する。
一方、汎用カウンタ２３では、スタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。ここで、汎用カウンタ２３での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるＡ／Ｄ変換への影響を回避できる時間に設定されている。
Ａ／Ｄ動作制御回路２１では、エンド信号２４の入力に応じて、ノイズ検出信号１４がノイズ検出回路１１から発生されていないことを確認後、Ａ／Ｄストップ＿ビットシフト信号２５を有意から無意に変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回路２６では、その無意のＡ／Ｄストップ＿ビットシフト信号２５により、捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００１９】
以上のように、この実施の形態２によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ノイズが検出されてから汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。
【００２０】
実施の形態３．
図３はこの発明の実施の形態３によるＡ／Ｄ変換器を示す構成図であり、図において、２７はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生するＣＰＵである。その他の構成については図２と同一である。
【００２１】
次に動作について説明する。
この実施の形態３では、上記実施の形態２における汎用カウンタ２３を、ＣＰＵ２７に置き換えたものである。
図３において、ＣＰＵ２７では、スタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。その他の動作については、上記実施の形態２と同様である。
【００２２】
以上のように、この実施の形態３によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ノイズが検出されてからＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。
さらに、ＣＰＵ２７を用いることによって、汎用カウンタ２３を不要にすることができる。
【００２３】
実施の形態４．
図４はこの発明の実施の形態４によるＡ／Ｄ変換器を示す構成図であり、図において、３はＡ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果データである。
２９はノイズ検出回路１１からのノイズ検出信号１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断するＣＰＵである。その他の構成については図１と同一である。
【００２４】
次に動作について説明する。
Ａ／Ｄ変換モジュール３では、Ａ／Ｄ変換基準電圧Ｖｒｅｆ１に基づいてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ／Ｄ変換結果データ２８を出力する。
Ａ／Ｄ動作制御回路２９では、ノイズ検出回路１１からのノイズ検出信号１４、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力する。
ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断する。
【００２５】
以上のように、この実施の形態４によれば、突発的に発生したノイズに影響されたＡ／Ｄ変換結果データ２８に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる。
【００２６】
実施の形態５．
図５はこの発明の実施の形態５によるＵＳＢ機能を有する半導体装置を示す構成図であり、図において、４１は電源Ｖｃｃ、Ａ／Ｄ変換基準電圧Ｖｒｅｆ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランドＧＮＤの各端子を有するＵＳＢデバイス、４２はＵＳＢケーブル、４３は電源Ｖｃｃ、ＵＳＢ通信信号Ｄ＋，Ｄ−、グランドＧＮＤの各端子を有するＵＳＢホストである。
図６はこの発明の実施の形態５によるＡ／Ｄ変換器を示す構成図であり、図において、５１はＵＳＢ通信信号Ｄ−、５２はＵＳＢ通信信号Ｄ−のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号５５を発生するエッジ検出回路であり、定電圧源５３およびコンパレータ５４からなる。１５はＳＲフリップフロップ等から構成され、エッジ検出回路５２からのエッジ検出信号５５に応じてビットシフト信号１６を発生するＡ／Ｄ動作制御回路である。
５６はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆである。１７はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、１８はＡ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。
【００２７】
次に動作について説明する。
図５において、この実施の形態５によるＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）機能としては、ＵＳＢデバイス４１、ＵＳＢケーブル４２、ＵＳＢホスト４３があり、ＵＳＢケーブル４２を通じて、ＵＳＢホスト４３から電源ＶｃｃおよびＡ／Ｄ変換基準電圧ＶｒｅｆをＵＳＢデバイス４１に供給するモードがある。そして、ＵＳＢ通信信号Ｄ＋，Ｄ−を利用したＵＳＢ通信中では、ＵＳＢケーブル４２にクロストークノイズが発生するので、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆに基づいてＡ／Ｄ変換を行った場合には、Ａ／Ｄ変換精度が低下してしまう。この実施の形態５では、このＡ／Ｄ変換精度の低下を回避させるものである。
図６において、ＵＳＢ通信信号Ｄ−でＵＳＢ通信が発生した場合に、エッジ検出回路５２がそのＵＳＢ通信信号Ｄ−のエッジを検出し、エッジ検出信号５５を発生する。Ａ／Ｄ動作制御回路１５では、エッジ検出信号５５に応じてＳＲフリップフロップ等を利用してノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させるビットシフト信号１６を発生する。Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路１８では、Ａ／Ｄ動作制御回路１５からのビットシフト信号１６に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００２８】
以上のように、この実施の形態５によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、汎用カウンタが不必要であり、Ａ／Ｄ変換を中断させないことで、より単純な動作によりＡ／Ｄ変換を行うことができる。
さらに、ノイズ検出回路１１およびＡ／Ｄ動作制御回路１５という簡単な回路により、回路規模を増大することなく、Ａ／Ｄ変換データの信頼性を向上させることができる。
【００２９】
実施の形態６．
図７はこの発明の実施の形態６によるＡ／Ｄ変換器を示す構成図であり、図において、２１はＳＲフリップフロップ等から構成され、エッジ検出回路５２からのエッジ検出信号５５に応じてスタート信号２２を発生すると共に、そのスタート信号２２の発生から汎用カウンタ２３からのエンド信号２４の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号２５を発生するＡ／Ｄ動作制御回路である。２３はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生する汎用カウンタである。２６はＡ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路２１からの無意なＡ／Ｄストップ＿ビットシフト信号２５に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ制御回路である。その他の構成については図６と同一である。
【００３０】
次に動作について説明する。
図７において、Ａ／Ｄ動作制御回路２１では、エッジ検出信号５５に応じてＳＲフリップフロップ等を利用して、Ａ／Ｄ変換を中断させると共にノイズの影響を受けたＡ／Ｄ変換結果ビットを削除させる有意なＡ／Ｄストップ＿ビットシフト信号２５をＡ／Ｄ制御回路２６に発生する。また、スタート信号２２を汎用カウンタ２３に発生する。
Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力ＡｉｎをＡ／Ｄ変換しているが、Ａ／Ｄ制御回路２６では、Ａ／Ｄ動作制御回路２１からの有意なＡ／Ｄストップ＿ビットシフト信号２５に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てる。そして、その残りのＡ／Ｄ変換結果ビットを保持する。
一方、汎用カウンタ２３では、スタート信号２２に応じて一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。ここで、汎用カウンタ２３での一定時間は、ノイズのパルス幅等を考慮して、ノイズによるＡ／Ｄ変換への影響を回避できる時間に設定されている。
Ａ／Ｄ動作制御回路２１では、エンド信号２４の入力に応じて、エッジ検出信号５５がエッジ検出回路５２から発生されていないことを確認後、Ａ／Ｄストップ＿ビットシフト信号２５を有意から無意に変更してＡ／Ｄ制御回路２６に供給する。Ａ／Ｄ制御回路２６では、その無意のＡ／Ｄストップ＿ビットシフト信号２５により、捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開する。
【００３１】
以上のように、この実施の形態６によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されてから汎用カウンタ２３による一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。
【００３２】
実施の形態７．
図８はこの発明の実施の形態７によるＡ／Ｄ変換器を示す構成図であり、図において、２７はＡ／Ｄ動作制御回路２１からのスタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４を発生するＣＰＵである。その他の構成については図７と同一である。
【００３３】
次に動作について説明する。
この実施の形態７では、上記実施の形態６における汎用カウンタ２３を、ＣＰＵ２７に置き換えたものである。
図８において、ＣＰＵ２７では、スタート信号２２に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号２４をＡ／Ｄ動作制御回路２１に発生する。その他の動作については、上記実施の形態６と同様である。
【００３４】
以上のように、この実施の形態７によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。
また、Ａ／Ｄ変換モジュール１７では、ＵＳＢ通信が検出されてからＣＰＵ２７による一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。
さらに、ＣＰＵ２７を用いることによって、汎用カウンタ２３を不要にすることができる。
【００３５】
実施の形態８．
図９はこの発明の実施の形態８によるＡ／Ｄ変換器を示す構成図であり、図において、３はＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換するＡ／Ｄ変換モジュール、４はそのＡ／Ｄ変換モジュール３を制御するＡ／Ｄ制御回路である。２８はＡ／Ｄ変換モジュール３から出力されるＡ／Ｄ変換結果データである。
２９はエッジ検出回路５２からのエッジ検出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力するＡ／Ｄ動作制御回路、３１はそのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断するＣＰＵである。その他の構成については図６と同一である。
【００３６】
次に動作について説明する。
Ａ／Ｄ変換モジュール３では、ＵＳＢ通信されたＡ／Ｄ変換基準電圧Ｖｒｅｆ５６に基づいてアナログ入力Ａｉｎをディジタル出力に変換し、Ａ／Ｄ変換結果データ２８を出力する。
Ａ／Ｄ動作制御回路２９では、エッジ検出回路５２からのエッジ検出信号５５、およびＡ／Ｄ変換モジュール３からのＡ／Ｄ変換結果データ２８に応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データ２８の信頼度を判定する。そして、Ａ／Ｄ変換結果データ２８と共にその信頼度情報からなるＡ／Ｄデータ３０を出力する。
ＣＰＵ３１では、そのＡ／Ｄデータ３０から信頼度情報に応じてＡ／Ｄ変換結果データ２８を採用するか不採用にするか判断する。
【００３７】
以上のように、この実施の形態８によれば、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果データ２８に対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データ２８を採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる。
【００３８】
【発明の効果】
以上のように、この発明によれば、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、ノイズ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えるように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００３９】
この発明によれば、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ノイズが検出されてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる効果がある。
【００４０】
この発明によれば、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、ノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ノイズが検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ変換を停止するので、ノイズによるＡ／Ｄ変換データへの影響を防止することができる。さらに、ＣＰＵを用いることによって、汎用カウンタを不要にすることができる効果がある。
【００４１】
この発明によれば、Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、ノイズ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えるように構成したので、突発的に発生したノイズに影響されたＡ／Ｄ変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データを採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００４２】
この発明によれば、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、エッジ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えるように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる効果がある。
【００４３】
この発明によれば、汎用カウンタを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、汎用カウンタは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出されてから汎用カウンタによる一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる効果がある。
【００４４】
この発明によれば、ＣＰＵを備え、Ａ／Ｄ動作制御回路は、エッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生からＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、ＣＰＵは、スタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、Ａ／Ｄ変換モジュールは、有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果ビットを捨てることで、Ａ／Ｄ変換データの信頼性を向上させることができる。また、Ａ／Ｄ変換モジュールでは、ＵＳＢ通信が検出されてからＣＰＵによる一定時間だけ、Ａ／Ｄ変換を停止するので、クロストークノイズによるＡ／Ｄ変換データへの影響を防止することができる。さらに、ＣＰＵを用いることによって、汎用カウンタを不要にすることができる効果がある。
【００４５】
この発明によれば、ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、エッジ検出信号およびＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えるように構成したので、ＵＳＢ通信中に発生したクロストークノイズに影響されたＡ／Ｄ変換結果データに対する信頼度を把握することができる。この信頼度情報を用いた例として、ある一定の信頼度を下回るＡ／Ｄ変換結果データを採用しない等があり、この採用または不採用によりＡ／Ｄ変換データの信頼性を向上させることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるＡ／Ｄ変換器を示す構成図である。
【図２】 この発明の実施の形態２によるＡ／Ｄ変換器を示す構成図である。
【図３】 この発明の実施の形態３によるＡ／Ｄ変換器を示す構成図である。
【図４】 この発明の実施の形態４によるＡ／Ｄ変換器を示す構成図である。
【図５】 この発明の実施の形態５によるＵＳＢ機能を有する半導体装置を示す構成図である。
【図６】 この発明の実施の形態５によるＡ／Ｄ変換器を示す構成図である。
【図７】 この発明の実施の形態６によるＡ／Ｄ変換器を示す構成図である。
【図８】 この発明の実施の形態７によるＡ／Ｄ変換器を示す構成図である。
【図９】 この発明の実施の形態８によるＡ／Ｄ変換器を示す構成図である。
【図１０】 従来のＡ／Ｄ変換器を示す構成図である。
【図１１】 Ａ／Ｄ変換器のＡ／Ｄ変換基準電圧の設定を示す説明図である。
【符号の説明】
１，５６ Ａ／Ｄ変換基準電圧Ｖｒｅｆ、３，１７ Ａ／Ｄ変換モジュール、４，１８，２６ Ａ／Ｄ制御回路、１１ ノイズ検出回路、１２，５３ 定電圧源、１３，５４ コンパレータ、１４ ノイズ検出信号、１５，２１，２９ Ａ／Ｄ動作制御回路、１６ ビットシフト信号、２２ スタート信号、２３ 汎用カウンタ、２４ エンド信号、２５ Ａ／Ｄストップ＿ビットシフト信号、２７，３１ ＣＰＵ、２８ Ａ／Ｄ変換結果データ、４１ ＵＳＢデバイス、４２ ＵＳＢケーブル、４３ ＵＳＢホスト、５１ ＵＳＢ通信信号Ｄ−、５２ エッジ検出回路、５５ エッジ検出信号。
Claims (8)
- Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、
上記ノイズ検出回路からのノイズ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、
Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、上記Ａ／Ｄ動作制御回路からのビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたＡ／Ｄ変換器。 - 汎用カウンタを備え、
Ａ／Ｄ動作制御回路は、ノイズ検出回路からのノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、
上記汎用カウンタは、上記Ａ／Ｄ動作制御回路からのスタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路からの有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開することを特徴とする請求項１記載のＡ／Ｄ変換器。 - ＣＰＵを備え、
Ａ／Ｄ動作制御回路は、ノイズ検出回路からのノイズ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記ＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、
上記ＣＰＵは、上記Ａ／Ｄ動作制御回路からのスタート信号に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路からの有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開することを特徴とする請求項１記載のＡ／Ｄ変換器。 - Ａ／Ｄ変換基準電圧にノイズを検出した場合にノイズ検出信号を発生するノイズ検出回路と、
Ａ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、
上記ノイズ検出回路からのノイズ検出信号、および上記Ａ／Ｄ変換モジュールからのＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたＡ／Ｄ変換器。 - ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、
上記エッジ検出回路からのエッジ検出信号に応じてビットシフト信号を発生するＡ／Ｄ動作制御回路と、
ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、上記Ａ／Ｄ動作制御回路からのビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、その捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開するＡ／Ｄ変換モジュールとを備えたＡ／Ｄ変換器。 - 汎用カウンタを備え、
Ａ／Ｄ動作制御回路は、エッジ検出回路からのエッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記汎用カウンタからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、
上記汎用カウンタは、上記Ａ／Ｄ動作制御回路からのスタート信号に応じて一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路からの有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開することを特徴とする請求項５記載のＡ／Ｄ変換器。 - ＣＰＵを備え、
Ａ／Ｄ動作制御回路は、エッジ検出回路からのエッジ検出信号に応じてスタート信号を発生すると共に、そのスタート信号の発生から上記ＣＰＵからのエンド信号の受信までの間に有意なＡ／Ｄストップ＿ビットシフト信号を発生し、
上記ＣＰＵは、上記Ａ／Ｄ動作制御回路からのスタート信号に応じてソフトウェア上で一定時間のカウントを開始し、カウント終了後にエンド信号を発生し、
Ａ／Ｄ変換モジュールは、上記Ａ／Ｄ動作制御回路からの有意なＡ／Ｄストップ＿ビットシフト信号に応じてノイズの影響を受けているＡ／Ｄ変換結果ビットを捨てると共にその残りのＡ／Ｄ変換結果ビットを保持し、そのＡ／Ｄ動作制御回路からの無意なＡ／Ｄストップ＿ビットシフト信号に応じてその捨てられたＡ／Ｄ変換結果ビットからＡ／Ｄ変換を再開することを特徴とする請求項５記載のＡ／Ｄ変換器。 - ＵＳＢ通信信号のエッジを検出し、ＵＳＢ通信の発生を検出した場合にエッジ検出信号を発生するエッジ検出回路と、
ＵＳＢ通信されたＡ／Ｄ変換基準電圧に基づいてＡ／Ｄ変換し、Ａ／Ｄ変換結果データを出力するＡ／Ｄ変換モジュールと、
上記エッジ検出回路からのエッジ検出信号、および上記Ａ／Ｄ変換モジュールからのＡ／Ｄ変換結果データに応じて、ノイズの影響を受けたＡ／Ｄ変換結果ビットを判定し、Ａ／Ｄ変換結果データと共にその信頼度情報を出力するＡ／Ｄ動作制御回路とを備えたＡ／Ｄ変換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
| US10/326,055 US6639540B1 (en) | 2002-04-25 | 2002-12-23 | A/D converter with noise elimination function |
| KR10-2003-0015605A KR20030084580A (ko) | 2002-04-25 | 2003-03-13 | 노이즈 제거 기능을 가진 ａ/ｄ 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124722A JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318733A JP2003318733A (ja) | 2003-11-07 |
| JP3889659B2 true JP3889659B2 (ja) | 2007-03-07 |
Family
ID=29243726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002124722A Expired - Fee Related JP3889659B2 (ja) | 2002-04-25 | 2002-04-25 | Ａ／ｄ変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6639540B1 (ja) |
| JP (1) | JP3889659B2 (ja) |
| KR (1) | KR20030084580A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
| JP4629542B2 (ja) * | 2005-09-27 | 2011-02-09 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 突発ノイズ削除装置 |
| JP5531797B2 (ja) * | 2010-06-15 | 2014-06-25 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| JP2013191976A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 集積回路 |
| JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
| JP2016128967A (ja) * | 2015-01-09 | 2016-07-14 | 住友電気工業株式会社 | 電子機器 |
| JP6225240B2 (ja) * | 2016-12-20 | 2017-11-01 | ルネサスエレクトロニクス株式会社 | 集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3288694B2 (ja) * | 1990-06-11 | 2002-06-04 | 沖電気工業株式会社 | マイクロコンピュータ |
| JP2777291B2 (ja) * | 1991-04-30 | 1998-07-16 | 株式会社東芝 | アナログ・ディジタル混在集積回路 |
| DE69233256T2 (de) * | 1991-05-29 | 2004-05-27 | Pacific Microsonics, Inc., Berkeley | Verbesserungen in Codierung-/Decodierungssystemen |
| JPH0895710A (ja) * | 1994-09-26 | 1996-04-12 | Fujitsu Ltd | Ａｄコンバータの制御装置及び制御方法 |
| JP2001111422A (ja) | 1999-10-13 | 2001-04-20 | Meidensha Corp | 比較形ａ／ｄ変換回路 |
-
2002
- 2002-04-25 JP JP2002124722A patent/JP3889659B2/ja not_active Expired - Fee Related
- 2002-12-23 US US10/326,055 patent/US6639540B1/en not_active Expired - Fee Related
-
2003
- 2003-03-13 KR KR10-2003-0015605A patent/KR20030084580A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030084580A (ko) | 2003-11-01 |
| JP2003318733A (ja) | 2003-11-07 |
| US20030201925A1 (en) | 2003-10-30 |
| US6639540B1 (en) | 2003-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7797557B2 (en) | Method of and device for detecting a cable connection with a root hub | |
| US6833738B2 (en) | Signal reception circuit, data transfer control device and electronic equipment | |
| EP1359425A3 (en) | A measurement test instrument and associated voltage management system for accessory device | |
| JP3889659B2 (ja) | Ａ／ｄ変換器 | |
| US6653870B2 (en) | Signal detection circuit, data transfer control device and electronic equipment | |
| JP3814470B2 (ja) | データ転送方法及びデータ転送装置 | |
| CN111327333A (zh) | 解码电路 | |
| CN116737642A (zh) | 一种spi主设备、中断方法及*** | |
| JPH0946194A (ja) | 波形整形装置 | |
| JPH08139575A (ja) | パルス出力回路 | |
| JP2007004577A (ja) | 集積回路装置、歩数計 | |
| JP2004348460A (ja) | 半導体集積回路およびそれを用いたｕｓｂコントローラ | |
| JP2002318262A (ja) | 事故点標定用パルス検出回路 | |
| CN212060048U (zh) | 一体化超声波装置 | |
| TWI767638B (zh) | 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPH0561573A (ja) | 情報処理装置および電源制御方法 | |
| JP4817539B2 (ja) | 信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラム | |
| JP2645197B2 (ja) | 流量計測装置 | |
| CN117614592A (zh) | 数据传输方法、装置、电子设备及存储介质 | |
| JP2007170356A (ja) | Ｐｆｍ信号取り込み装置 | |
| JP2002318261A (ja) | 事故点標定用パルス検出回路 | |
| JPH02259422A (ja) | センサ回路 | |
| JP2004086732A (ja) | 情報処理装置及びノイズ除去回路 | |
| JP2002342092A (ja) | データ処理装置およびデータ処理制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |