JP3881286B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3881286B2 JP3881286B2 JP2002158839A JP2002158839A JP3881286B2 JP 3881286 B2 JP3881286 B2 JP 3881286B2 JP 2002158839 A JP2002158839 A JP 2002158839A JP 2002158839 A JP2002158839 A JP 2002158839A JP 3881286 B2 JP3881286 B2 JP 3881286B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- paste
- dielectric
- weight
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は電子素子材料、プリント配線基板およびその製造方法に関し、特に、印刷技術によってプリント配線基板上に高い歩留まりでコンデンサやバリスタ等の電子素子を形成することが可能な電子素子材料、プリント配線基板およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、プリント配線基板の回路に誘電特性やバリスタ特性を与えるためには、コンデンサやバリスタをバルク(塊)として装着したり、あるいは「薄膜」を重ね合わせて2〜300層のように多層とした積層コンデンサの形式で基板に実装されていた。また、一枚の基板全体が低誘電率や高誘電率である基板が用いられていた。一方、技術動向としては、GPS、移動体通信機などに代表されるように高周波化が進み、かつ小型化が望まれることから、例えばコンデンサを形成する場合には誘電損失を抑えながら、誘電率は出来るだけ高い方が良い。
【0003】
ところが、従来の特許文献においては、多くが低誘電率のエポキシ系樹脂、フッ素樹脂などを使用していた。たとえば、複合誘電体およびプリント回路用基板においては、多孔質無機誘電体粒子を樹脂中に分散させると共に、樹脂成分としてポリフェニレンオキサイド系樹脂組成物を用いるもの(特開平7−182921)があった。
【0004】
【発明が解決しようとする課題】
一般的に電子回路素子の小型化等のためには、誘電率が高い方が望まれるが、誘電損失も高くなるので兼ね合いが重要である。これらは、絶縁性の基板の表面に銅箔を張り、エッチングにより下部電極を形成し、その上に誘電体樹脂ペースト等により誘電体層を形成し、さらにその表面にカーボン樹脂ペーストによりマイグレーション防止層を形成後、その上に銀ペーストにより上部電極を形成した印刷コンデンサを製造するものであるが(特開平9−17689、特開2001−217146)、ハンダリフロー等の熱工程を通すと、その誘電特性、導電性が大きく変化するという欠点を持っていた。
【0005】
また、従来の技術では、銅張積層板をエッチングして下部電極および導電回路を形成しているため、その厚みが9〜40μm以上あり、その上部に誘電体ペースト、カーボンペースト、導電性ペースト等を用いて誘電体層、カーボン層、導電層を形成すると、実装時、ハンダリフロー工程等の熱応力により下部電極および導電回路の角部よりその上を覆っている誘電体層、導電層にマイクロクラックが発生し、回路が破断するという問題点があった。
【0006】
また、従来の設計においては、高精度な下部電極パターンを全面覆っているのは誘電体層のみであり、カーボン層および導電層は下部電極パターンよりも小さい領域を覆っている。この構造は上部電極の面積を調整して所望の容量を得るものである。しかし、上部電極を印刷により形成すると、製造工程において印刷の滲みやズレが生ずるために容量に大きなバラツキがでるという問題点があった。
【0007】
更に、高誘電率の誘電体粉末であるフィラーを製造すると凝集しやすいことが経験的に認知されており、凝集した粉末を使用して誘電体ペーストを作成し、印刷しようとすると、凝集した粉末が印刷用のスクリーンに目詰まりして、均一な膜が印刷/形成できないという問題点があった。
【0008】
本発明の目的は、前記したような従来技術の問題点を解決し、基板上に信頼性の高い印刷コンデンサおよび印刷バリスタ等の電子素子を高歩留まりで製造することができる材料、製造方法および基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明のプリント配線基板は、ガラスエポキシ、紙フェノール、紙エポキシ、BT(ビスマレイミドトリアジン)などであり、それに強誘電体粉末、バリスタ粉末をスラリー状あるいは樹脂ペースト状にして、印刷塗布するいわゆる厚膜として構成することにより、基板そのものを電子部品として機能させることができる。高い誘電率を必要とする場合には、セラミックスを一度焼き固めたバルクを分極し、粉砕後、所定の有機溶媒、バインダー樹脂等で分散させ、スラリーあるいはペースト状にして、これを印刷塗布する。
【0010】
また、基板材料にペーストを構成するバインダー樹脂あるいは、類似した樹脂を使用することにより熱収縮を同等にし、後工程で発生する熱による誘電特性、バリスタ特性、あるいは導電特性への影響を抑えることができる。更に、形成した回路表面を同種のバインダー樹脂で覆うことにより熱による影響をより小さくすることができる。
【0011】
本発明のプリント配線基板は、スラリーあるいはペーストの塗布という従来技術を応用でき、工程としてはペースト塗布後の焼結など、通常の電子セラミックスで用いられる工程も必要なく、配合や膜の厚さに応じて誘電率を調整することも可能である。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。図1は、本発明のプリント配線基板の製造工程を示すフローチャートである。本発明によるプリント配線基板の製造工程は、大きく3つに分けられる。第1の工程はS10〜S14の(誘電体)フィラーの製造工程であり、第2の工程はS20〜S33の電気回路形成工程であり、第3の工程はS40〜S47の素子形成工程である。以下、各工程について説明する。
【0013】
[フィラー製造工程]
<強誘電体焼成粉末の作製>
高誘電率の領域を作製する場合、低誘電率の誘電体粉末である受け入れ粉末を一旦焼結させて密度を上げておく必要がある。その理由は既に知られているように、図2(a)に示したモデルの如く、焼結前と焼結後を比較すると質量は変化しないが、体積は小さくなるので粒子の密度は焼結後Dtの方が焼結前Dhと比較して大きくなる。すなわち粒子密度が高いほど、一定体積中の誘電体濃度が高くなるため結果として、粉末の誘電率も高くなる。
【0014】
また、粉末粒子の見かけ比重には大小があるので、その均一な分布が重要である。具体的には、S10において誘電体粉末(受け入れ粉)をプレス成形し、S11においては、電気炉で1200℃以上に加熱して焼き固めた後、S12において分極してから、S13において粗く粉砕する。
さらに、エタノール、トルエン、ポリビニルブチラール等の分散剤および、ジルコニアボールを加え、約12時間微粉砕を行ったものを用いる。
【0015】
<誘電率のコントロール>
上記のように、高密度強誘電体粉末を用いると高い誘電率が、また、低密度誘電体粉末(受け入れ粉)を用いると低い誘電率がそれぞれ得られる。しかし、粉末粒子径の大小によっても誘電率は変わるので、ほぼ一定の粒径分布を持った粉末を用いて誘電率のコントロールを行う。ここで誘電率がεtの高密度粉末をn重量%、誘電率がεhの受け入れ粉末を(n−1)重量%混合すると、式1が成り立つことが知られている。
【0016】
ε=k{εt×n+εh×(n−1)}・・・式1
ここで、ε:最終の誘電率、k:実験的に求められる定数である。
【0017】
例えば実験的にk=0.1が求められると、誘電率εt=1000の高密度粉末20重量%と誘電率εh=200の受け入れ粉末80重量%を混合すると、最終誘電率εは360となる。このように、S14において高密度粉末と受け入れ粉末を混合することで自由に誘電率をコントロールすることが可能である。
【0018】
<フィラーの混合による粒子の凝集防止>
高誘電率のフィラー(粉末)を作ると凝集しやすいことが経験的に認知されている。これは以下の理由によるものと推定される。電荷を多く蓄える強誘電体においては、表面電荷も必然的に多くなり、表面が活性化している。そのため粒子の形状や粒径が同じであれば、物理的なファンデルワールス力により、高誘電率の粒子はより凝集しやすくなる。ところが、実験の結果、低誘電率の粒子(受け入れ粉)と高誘電率の粒子を混合することにより、凝集が防止されることが判明した。図2(b)のようなモデルによって以下のごとく凝集が防止されるものと推定される。
【0019】
ファンデルワールス力fが誘電率と比例関係にあるとすると、高誘電率のみの粉体では、式2のようになる。
ft=aεt・・・式2
【0020】
一方、高誘電率と低誘電率の粒子の混合においては、式3のようになる。
ft+h=a{nεt+(1−n)εh}・・・式3
【0021】
nやεの定義は式1と同じである。またaは比例定数である。従って、式4が成り立つ。
ft>ft+h・・・式4
【0022】
即ち、混合した粉体の方がファンデルワールス力が小さくなり、凝集が防止されると考えられる。粒子の凝集は、ペーストまたはスラリーを印刷する際、スクリーンの目に詰まりパターンの再現性を悪くしたり、ピンホール等の不良原因となるが、本発明の方法においては高誘電率の粒子に少量の低誘電率の粒子(受け入れ粉)を混合することにより誘電率を調整すると共に凝集を防止でき、歩留まりの低下を防止できる。
【0023】
[電気回路形成工程]
電気回路(導電パターン)形成方法には2つの方法を採用可能である。1つは銅箔のエッチングによって電子素子の下部電極も含めて形成する方法1(S30〜S32)であり、もう1つは、下部電極以外の回路はエッチングにより形成し、下部電極は導電性ペーストの印刷により形成する方法2(S20〜S24)である。
【0024】
方法1の場合、S30においては下部電極を含む電気回路を銅箔のエッチングによって形成する。S31においては基板と同等の収縮率のバインダー樹脂ペーストを用いてエッチングにより生じた凹みをほぼ銅箔の厚さと同じになるように埋め、S32においてペーストを硬化させる。
【0025】
方法2の場合には、S20において下部電極以外の回路を銅箔のエッチングにより形成し、S21においては、下部電極部分に導電性のペーストを印刷し、S22においては電極用ペーストを硬化させる。S23、S24はS31、S32とそれぞれ同一の処理である。
S33においては、ベルトサンダー、ファインスーパーペレット、バフ研磨機等を用いて回路パターンが露出するように平滑に研磨する。
【0026】
[素子形成工程]
<誘電体および、バリスタペースト状組成物の作製>
S40においては、フィラーとバインダーを混合してコンデンサおよびバリスタ用のペーストを生成する。バインダー樹脂は、エポキシ樹脂、フェノール樹脂、キシレン樹脂、メラミン樹脂、BT(ビスマレイミドトリアジン)樹脂、ポリイミド樹脂等の樹脂を液状または、前記樹脂をメタノール、ブチルセロソルブ等に溶解した液状で使用する。
【0027】
そして、前記バインダー樹脂に、S13にて生成した強誘電体粉末、S14にて生成した混合誘電体粉末、あるいは受け入れ粉末のみ、バリスタ特性を有する金属酸化物粉末、または前記粉末の焼成粉砕粉を30〜350重量部、好ましくは40〜300重量部を加え、混練してペースト状にする。なお、必要に応じて、分散剤、レベリング剤、溶剤等を加えてもよい。
【0028】
<導電性ペースト状組成物の作製>
電極用導電性ペーストは、前記バインダー樹脂に球状、鱗片状、ウィスカー(樹枝)状の銀、銅、ニッケル等の導電性微粉末を単独あるいは組み合わせて、250〜550重量部、好ましくは、350〜500重量部加え、さらに、金属のイオン化を抑制し、マイグレーションを防止するため、トリアジン・イソシアヌル酸付加物等のマイグレーション防止剤を0.1〜20重量部加え、混練してペースト状にする。なお、ニッケル、銅、パラジウム等、マイグレーションが発生しにくい金属の場合、マイグレーション防止剤は入れなくてもよい。
【0029】
<ペーストの印刷と硬化>
S41においては、コンデンサおよびバリスタ用ペーストが基板の素子形成領域に印刷される。調製した誘電体ペースト状組成物またはバリスタペースト状組成物が通常のスクリーン印刷法で基板上の下部電極上に塗布される。次いで、S42においては20〜80℃の雰囲気中で乾燥させ、再度スクリーン印刷法で、誘電体ペースト状組成物または、バリスタペースト状組成物を塗り重ね、再び20〜80℃の雰囲気中で乾燥させる。
【0030】
S43においては100℃で仮硬化させる。S44においては、上部電極用導電性ペースト組成物をスクリーン印刷法で塗布し、S45においては150℃で硬化させる。具体的な硬化条件は実施例に示す。
【0031】
前記のように乾燥した誘電体ペースト組成物または、バリスタペースト組成物の上にさらに同じペースト組成物を塗布することによりピンホールの発生を防ぐことができる。また、その後仮硬化することにより上部電極を印刷してもクラックを生じにくくなる。
【0032】
また、基板上の導電回路は強誘電体ペーストと同じバインダー樹脂中に導電性粉末を均一に混練した導電性ペーストを用いて形成しても良い。さらに、使用する基板は強誘電体ペーストのバインダー樹脂と同等の収縮率の樹脂を溶剤に溶かし、ガラスクロス等の基材に含浸させ、積層、プレス硬化させたものを用いても良い。
【0033】
S46においては、基板凹部を埋めた樹脂に前記のようなマイグレーション防止剤を添加したものまたは、マイグレーション防止効果のある樹脂を使用して基板の上面をオーバーコートし、S47においてはオーバーコート膜を硬化させる。この処理によりハンダリフロー時の熱が内部に伝わりにくくなるため、素子の特性はより安定となる。
【0034】
このように、銅箔回路以外の部分を同等の収縮率の樹脂を用いて形成することにより、従来、構成部材の熱膨張係数の違いにより起こっていた加熱時の特性のバラツキを小さくすることが出来る。さらに、銅箔回路部分を同等の収縮率の樹脂を用いた導電性ペーストを使用し、精密印刷することで特性のバラツキはさらに小さくすることが可能である。また、従来、導電性ペースト(特に銀ペースト)において問題であったイオンマイグレーションについては、BT樹脂等のマイグレーション防止効果のある樹脂を用いるか、または樹脂中に前記のようなマイグレーション防止剤を混合することで抑えられる。
【0035】
図5は、本発明に関わるデバイスの構造を示す平面図および断面図である。例えば基板1上にコンデンサ素子を形成する場合について説明する。まず、基板1上に銅箔のエッチング等によって下部電極(導電回路)2を形成する。下部電極2はエッチングにより高精度で形成可能である。次に、エッチング等によって生じた凹みに樹脂を埋め込み、硬化させ、研磨して基板全体をほぼ平滑にするアンダーコート層3を形成する。このとき、下部電極2の上部は露出している。
【0036】
次に、下部電極2全体を覆うように誘電体層4を印刷によって形成する。更に、下部電極2全体を覆うように上部電極5を印刷によって形成する。図5の上部電極5の右端は銅箔による電気回路に接続されている。最後に、素子全体を覆うようにオーバーコート層6を形成する。
【0037】
本発明の素子構造においては、凹みをアンダーコート層3によって埋めるので、誘電体層4の印刷時には段差が存在せず、上部電極5の印刷時にも誘電体層の厚さ分の段差のみとなるので、マイクロクラックが発生し難くなり、歩留まりが向上する。また、上部電極5が下部電極2を覆う構造としたので、コンデンサの容量は高精度で形成可能な下部電極の面積によって決まり、コンデンサの容量の精度が向上する。
【0038】
次に、材料、素子、基板の作成例について説明する。
<実施例1>
誘電体粉末を1260℃で焼き固め、分極を行い、その後、粉砕し、エタノール、ポリビニルブチラールを1:1で混合した分散剤と誘電体および、ジルコニアボールを混合し、所定の容器に入れ、約12時間微粉砕を行う。印刷時に電極を取り出す部分はマスクしておき、絶縁体上にスパッタ法により、金電極あるいは、銀ペーストをコーティングし、下部電極の銅との間にある誘電体の静電容量を測定し、式5に基づいて比誘電率εを算出する。
【0039】
ε=C・t/ε0・A・・・式5
ε0=8.854×10-12[F/m]
A;電極面積[m2]
t;誘電体の厚さ[m]
【0040】
比誘電率の値は、セラミックスの種類や電極面積が同じであれば、誘電体の厚さによって調整することができる。したがって、本特許の特徴である基板の領域によって、高誘電率の部分と低誘電率の部分を設けることが可能である。低い誘電率の部分を必要とするときには、受け入れ粉末をスラリー状にして、基板に印刷して作製される。一方、高い誘電率を必要とするときには、誘電体粉末を前述のように焼結したものを、分極後、再度粉砕し、スラリー状にして印刷して作製される。どちらの印刷された誘電体も、基板の乾燥温度を120℃以下に設定することにより、誘電体粉末の誘電率を下げることなく維持することができる。
【0041】
図6に焼結後、微粉砕したチタン酸バリウムのSEM写真を示す。実施の結果としては高誘電率部分の比誘電率が32で、特性目標値10以上であることから十分に性能を満足している。また、誘電損失(1MHzでのtanδ)が0.017であり、目標値である0.05を十分に満足する。詳細のデータは表1に示す。
【0042】
【表1】
【0043】
<実施例2>
<バリスタフィラーの作製>
バリスタは電圧によって抵抗値が変化する非オーム性(非直線性;電流−電圧が比例関係にない)抵抗素子である。電圧・電流特性は、式6で表される。
【0044】
I=(V/C)α・・・式6
I:電流、V:電圧、C:定数、α:非直線指数
【0045】
炭化珪素系のバリスタが避雷器用素子として実用化されたのが最初である。式から明らかなように、αが大きいほど電流・電圧特性が急峻に立ち上がる。従来の炭化珪素バリスタのαは2〜7程度であったが、酸化亜鉛(ZnO)バリスタが出回ってから、このものはバルク体で20〜100を示すようになった。それによって、目的に応じたバリスタが使用されている。本発明の基板では、3以上の値を得ることができ、バルクではない基板上の厚膜としては満足できる値である。
【0046】
酸化亜鉛粒子の周囲にバリスタ特性を示すように添加してある酸化ビスマス、酸化アンチモン等の微粉末が取り囲んだ形で構成されている。バリスタフィラーの作製結果とその評価について、α値は3.8で、静電容量が300〜400ピコファラッド(pF)であり、電流−電圧特性は、10μA〜30Aで15〜25Vの変化を得ることができた。測定結果は図3に示す。図4に酸化亜鉛バリスタのSEM写真を示す。
【0047】
<実施例3>
溶剤に溶解したフェノールホルムアルデヒド樹脂100重量部に、予め1260℃で焼き固め、分極後、粒径1μm以下に粉砕したチタン酸バリウム300重量部、分散剤として(味の素ファインテクノ製、商品名9SA)を5重量部、フッ素系ノニオン型添加剤を2重量部、溶剤としてブチルセロソルブを5重量部を加え、混練して強誘電体ペースト1を得た。
【0048】
次にレゾール型フェノールホルムアルデヒド樹脂100重量部に、鱗片状微細銀粉(粒子径3〜6μm)170重量部、球状微細銀粉(粒子径0.2〜2μm)300重量部、分散剤として(味の素ファインテクノ製、商品名9SA)1重量部、溶剤としてブチルセロソルブを30重量部加え、混練して上部電極用導電性ペースト2を得た。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト1を印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト2を印刷し加熱硬化させた。
【0049】
<実施例4>
溶剤に溶解したフェノールホルムアルデヒド樹脂100重量部に、粒径1μm以下のチタン酸バリウム(受け入れ粉)200重量部および、粒径0.4μm以下のチタン酸バリウム(受け入れ粉)100重量部とを混合し、凝集しにくくした混合粉を全量添加し、分散剤として(味の素ファインテクノ製、商品名9SA)を5重量部、フッ素系ノニオン型添加剤を2重量部、溶剤としてブチルセロソルブを5重量部を加え、混練して誘電体ペースト1を得た。上部電極用導電性ペースト2は実施例2のものを使用した。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト1を印刷し加熱硬化させ、最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト2を印刷し加熱硬化させた。
【0050】
<実施例5>
溶剤に溶解したフェノールホルムアルデヒド樹脂100重量部に、予め1260℃で焼き固め、分極後、粒径1μm以下に粉砕したチタン酸バリウム200重量部および、粒径0.4μm以下のチタン酸バリウム(受け入れ粉)100重量部とを混合し、凝集しにくくした混合粉を全量添加し、分散剤として(味の素ファインテクノ製、商品名9SA)を5重量部、フッ素系ノニオン型添加剤を2重量部、溶剤としてブチルセロソルブを5重量部を加え、混練して誘電体ペースト1を得た。
【0051】
上部電極用導電性ペースト2は実施例2のものを使用した。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト1を印刷し加熱硬化させ、最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト2を印刷し加熱硬化させた。
【0052】
<実施例6>
臭素化ビスフェノールA型エポキシ樹脂 40重量部、臭素化フェノールノボラック型エポキシ樹脂10重量部、臭素化−o−クレゾール型エポキシ樹脂20重量部、ビスフェノールA型エポキシ樹脂20重量部に系希釈剤10重量部、ジシアンジアミド系硬化剤5重量部、イミダゾール系硬化剤2重量部、2,4−ジアミノ−6−ビニル−S−トリアジン・イソシアヌル酸付加物0〜15重量部を混練してバインダー樹脂1を得た。
【0053】
次にバインダー樹脂1に、分極後、粒径1μm以下に粉砕したチタン酸バリウム200重量部および、粒径0.4μm以下のチタン酸バリウム(受け入れ粉)100重量部とを混合し、凝集しにくくした混合粉を全量添加し、混練して誘電体ペースト2を得た。
【0054】
次にバインダー樹脂1に鱗片状微細銀粉(粒子径3〜6μm)170重量部、球状微細銀粉(粒子径0.2〜2μm)300重量部を添加し混練して導電性ペースト3を得た。
【0055】
さらに臭素化ビスフェノールA型エポキシ樹脂70重量部、臭素化フェノールノボラック型エポキシ樹脂30重量部にジシアンジアミド系硬化剤5重量部、イミダゾール系硬化剤1重量部をメチルエチルケトン80重量部、ジメチルホルムアミド20重量部中に均一に分散させワニス4を造り、ワニス4をガラスクロスに含浸、乾燥したものを積層、加熱プレスして基板5を造った。
【0056】
基板5上に予め作成した回路パターンを用いスクリーン印刷法で導電性ペースト3を印刷し加熱硬化させた。続いて基板全面にバインダー樹脂1を塗布し加熱硬化させ、印刷した回路が表面に出るように均一に研磨した。さらに予め作成した誘電体パターンを用いスクリーン印刷法で誘電体ペースト2を印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で導電性ペースト3を電極として印刷し加熱硬化させ、全体を覆うようにバインダー樹脂1をオーバーコートして加熱硬化させた。マイグレーション防止剤の添加効果の結果は図7に示した。
【0057】
<実施例7>
臭素化ビスフェノールA型エポキシ樹脂15重量部、臭素化−o−クレゾール型エポキシ樹脂20重量部、ビスフェノールA型エポキシ樹脂10重量部、触媒としてオクチル酸亜鉛0.5重量部を均一に混練し樹脂Aを造る。樹脂A40.5重量部に、予め1260℃で焼き固め、分極後、粒径1μm以下に粉砕したチタン酸バリウム80重量部および、粒径0.4μm以下のチタン酸バリウム(受け入れ粉)40重量部とを混合し、凝集しにくくした混合粉を全量添加し、混練して誘電体ペースト2を得た。
【0058】
次に液状BT樹脂60重量部にチタン酸バリウムの受け入れ粉(粒子径1μm)を180重量部添加し混練して誘電体ペースト3を得た。
次に樹脂A40.5重量部に鱗片状微細銀粉(粒子径3〜6μm)170重量部、球状微細銅粉(粒子径2〜3μm)120重量部を添加し混練して導電性ペースト4を得た。
【0059】
一方、液状BT樹脂60重量部に鱗片状微細銀粉(粒子径3〜6μm)170重量部、球状微細銅粉(粒子径2〜3μm)180重量部を添加し混練して導電性ペースト5を得た。
【0060】
さらにBT樹脂55重量部、臭素化ビスフェノールA型エポキシ樹脂45重量部に、オクチル酸亜鉛0.01重量部、パーオキサイド系触媒0.1重量部をメチルエチルケトン100重量部に均一に溶かしワニス6を得た。ワニス6をガラスクロスに含浸、乾燥したものを積層、加熱プレスして基板7を得た。
【0061】
基板7上に予め作成した回路パターンを用いスクリーン印刷法で導電性ペースト4を160.5重量部、導電性ペースト5を240重量部混合し、均一に混練したものを印刷し加熱硬化させた。続いて基板全面にバインダー樹脂1を40.5重量部、液状BT樹脂60重量部を混合し、均一に混練したものをを塗布し加熱硬化させ、印刷した回路が表面に出るように均一に研磨した。さらに予め作成した誘電体パターンをスクリーン印刷法で誘電体ペースト2を160.5重量部、誘電体ペースト3:240重量部を混合し均一に混練したものを印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で導電性ペースト4を160.5重量部、導電性ペースト5を240重量部を混合し、均一に混練したものを電極として印刷し加熱硬化させた。
【0062】
<実施例3〜実施例7の結果>
【0063】
【表2】
なお、Cは、1mm×1mm×10μmあたりの静電容量を示す。
【0064】
【発明の効果】
以上述べたように、本発明によれば、基板に一つ一つ、コンデンサ等の電子部品を取り付けるという従来の方法ではなく、基板上に誘電体を直接印刷して行くことによって取り付け工程を省き、かつフィラーを所定の有機溶剤または、バインダー樹脂に分散させ、スラリー状または、ペースト状にしたものを印刷する方法によって、基板の従来の乾燥温度(<200℃)程度で硬化させる事ができる。また、エポキシ樹脂系においては、前記のようなマイグレーション防止剤を添加することにより、銀のイオン化を抑制し、イオンマイグレーションを2000時間まで防止することができた。一方、BT樹脂系においては、樹脂自体にイオンマイグレーション防止性能があるため防止剤をあらためて添加する必要がない。さらに、基板、導電回路、誘電体層、バリスタ層、アンダーコート層、オーバーコート層等に同一または、類似した樹脂材料を使用することにより、ハンダリフロー等の熱工程を経ても安定した特性を確保できるようになる。よって、本発明における基板は、そのものの付加価値を高めることができる。また、印刷によって基板に取り付けることができるので、その領域の広さ(部品の大きさ)を自由に調整できる特徴がある。従って、従来よりも部品寸法を小さくすることが可能であるという効果がある。
【図面の簡単な説明】
【図1】本発明のプリント基板の製造工程を示す説明図である。
【図2】焼結前と焼結後の誘電体粉末の比較モデルおよび高誘電率粒子とそれに低誘電率粒子を混合した比較モデルの説明図である。
【図3】基板上の酸化亜鉛バリスタの電流−電圧特性を測定したグラフである。
【図4】焼結後微粉砕した酸化亜鉛のSEM写真である。
【図5】本発明に関わるデバイスの構造を示す平面図および断面図である。
【図6】焼結後、微粉砕したチタン酸バリウムのSEM写真である。
【図7】エポキシ樹脂系にマイグレーション防止剤を添加した効果の結果を示すグラフである。
【符号の説明】
1・・・基板
2・・・下部電極(導電回路)
3・・・埋め込み研磨し平滑にしたアンダーコート層
4・・・誘電体層またはバリスタ層
5・・・上部電極(導電回路)
6・・・オーバーコート層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic element material, a printed wiring board, and a manufacturing method thereof, and more particularly, an electronic element material and a printed wiring board that can form electronic elements such as capacitors and varistors on the printed wiring board with a high yield by a printing technique. And a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, in order to give dielectric characteristics and varistor characteristics to a printed wiring board circuit, capacitors and varistors are mounted as a bulk, or “thin films” are stacked to form a multilayer such as 2 to 300 layers. It was mounted on the board in the form of a multilayer capacitor. In addition, a substrate having a low dielectric constant or a high dielectric constant as a whole is used. On the other hand, as a technology trend, as shown in GPS, mobile communication devices, etc., high frequency is advanced and miniaturization is desired. For example, when forming a capacitor, while maintaining a dielectric loss, a dielectric constant is suppressed. Should be as high as possible.
[0003]
However, many of the conventional patent documents use an epoxy resin or a fluororesin having a low dielectric constant. For example, in some composite dielectrics and printed circuit boards, porous inorganic dielectric particles are dispersed in a resin and a polyphenylene oxide-based resin composition is used as a resin component (Japanese Patent Laid-Open No. 7-182921).
[0004]
[Problems to be solved by the invention]
In general, a higher dielectric constant is desired for downsizing of electronic circuit elements and the like, but since the dielectric loss is also increased, a balance is important. In these methods, a copper foil is applied to the surface of an insulating substrate, a lower electrode is formed by etching, a dielectric layer is formed thereon by a dielectric resin paste or the like, and a migration prevention layer is formed on the surface by a carbon resin paste. Printed capacitor having an upper electrode formed thereon with a silver paste (JP-A-9-17689, JP-A-2001-217146). It had the disadvantage that the characteristics and conductivity changed greatly.
[0005]
In the conventional technique, since the lower electrode and the conductive circuit are formed by etching the copper clad laminate, the thickness is 9 to 40 μm or more, and the dielectric paste, carbon paste, conductive paste, etc. are formed on the upper part. When a dielectric layer, a carbon layer, and a conductive layer are formed using, a micro layer is formed on the dielectric layer and the conductive layer that covers the lower electrode and the corners of the conductive circuit due to thermal stress such as a solder reflow process during mounting. There was a problem that a crack occurred and the circuit was broken.
[0006]
In the conventional design, only the dielectric layer covers the entire surface of the highly accurate lower electrode pattern, and the carbon layer and the conductive layer cover a smaller area than the lower electrode pattern. This structure adjusts the area of the upper electrode to obtain a desired capacity. However, when the upper electrode is formed by printing, there is a problem in that the capacity varies greatly due to the occurrence of printing blur and misalignment in the manufacturing process.
[0007]
Furthermore, it has been empirically recognized that when a filler, which is a dielectric powder having a high dielectric constant, is produced, it is easy to agglomerate. However, there is a problem that a uniform film cannot be printed / formed due to clogging of the printing screen.
[0008]
An object of the present invention is to solve the above-mentioned problems of the prior art, and a material, a manufacturing method, and a substrate capable of manufacturing a highly reliable electronic device such as a printed capacitor and a printed varistor on the substrate with a high yield. Is to provide.
[0009]
[Means for Solving the Problems]
The printed wiring board of the present invention is made of glass epoxy, paper phenol, paper epoxy, BT (bismaleimide triazine) or the like, and a so-called thick film is formed by applying a ferroelectric powder or a varistor powder to a slurry or resin paste. By constituting as a film, the substrate itself can function as an electronic component. When a high dielectric constant is required, a bulk obtained by baking and solidifying ceramics is polarized, pulverized, dispersed in a predetermined organic solvent, a binder resin, etc., and formed into a slurry or paste, and this is applied by printing.
[0010]
In addition, by using a binder resin or a similar resin that constitutes the paste as the substrate material, the thermal shrinkage can be made equal, and the influence on the dielectric, varistor, or conductive properties due to heat generated in the subsequent process can be suppressed. it can. Furthermore, the influence of heat can be further reduced by covering the formed circuit surface with the same kind of binder resin.
[0011]
The printed wiring board of the present invention can be applied with a conventional technique of slurry or paste application, and the process does not require a process used in ordinary electronic ceramics such as sintering after paste application, and the composition and film thickness can be reduced. The dielectric constant can be adjusted accordingly.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail. FIG. 1 is a flowchart showing manufacturing steps of a printed wiring board according to the present invention. The manufacturing process of the printed wiring board according to the present invention is roughly divided into three. The first step is a manufacturing step of the (dielectric) filler of S10 to S14, the second step is an electric circuit forming step of S20 to S33, and the third step is an element forming step of S40 to S47. . Hereinafter, each step will be described.
[0013]
[Filler manufacturing process]
<Fabrication of ferroelectric fired powder>
In the case of producing a high dielectric constant region, it is necessary to increase the density by once sintering a receiving powder which is a low dielectric constant dielectric powder. The reason for this is already known. As shown in the model shown in FIG. 2A, the mass does not change when comparing before and after sintering, but the volume is small, so the density of the particles is sintered. After D t Is before sintering D h Compared to That is, the higher the particle density, the higher the dielectric concentration in a certain volume, resulting in a higher dielectric constant of the powder.
[0014]
In addition, since the apparent specific gravity of the powder particles is large or small, its uniform distribution is important. Specifically, the dielectric powder (receiving powder) is press-molded in S10, and in S11, heated to 1200 ° C. or higher in an electric furnace and then baked, and then polarized in S12 and then coarsely crushed in S13. .
Further, a dispersion obtained by adding a dispersing agent such as ethanol, toluene, polyvinyl butyral, and zirconia balls and pulverizing for about 12 hours is used.
[0015]
<Control of dielectric constant>
As described above, a high dielectric constant is obtained when a high-density ferroelectric powder is used, and a low dielectric constant is obtained when a low-density dielectric powder (receiving powder) is used. However, since the dielectric constant varies depending on the size of the powder particle diameter, the dielectric constant is controlled using powder having a substantially constant particle size distribution. Where the dielectric constant is ε t N% by weight of a high-density powder and a dielectric constant of ε h It is known that Formula 1 is established when (n-1)% by weight of the receiving powder is mixed.
[0016]
ε = k {ε t × n + ε h × (n-1)} Equation 1
Here, ε is the final dielectric constant, and k is a constant obtained experimentally.
[0017]
For example, when k = 0.1 is experimentally obtained, the dielectric constant ε t = 20% by weight of high density powder of 1000 and dielectric constant ε h = 80 wt% of the received powder of 200 is mixed, the final dielectric constant ε is 360. Thus, the dielectric constant can be freely controlled by mixing the high-density powder and the receiving powder in S14.
[0018]
<Preventing aggregation of particles by mixing fillers>
It has been empirically recognized that high dielectric constant fillers (powder) tend to aggregate. This is presumed to be due to the following reason. In a ferroelectric that stores a large amount of charge, the surface charge inevitably increases and the surface is activated. Therefore, if the shape and particle size of the particles are the same, the high dielectric constant particles are more likely to aggregate due to the physical van der Waals force. However, as a result of experiments, it has been found that agglomeration can be prevented by mixing particles of low dielectric constant (receiving powder) and particles of high dielectric constant. It is presumed that aggregation is prevented by the model as shown in FIG.
[0019]
Assuming that the van der Waals force f is proportional to the dielectric constant, the powder of only the high dielectric constant is expressed by
f t = Aε t ...
[0020]
On the other hand, in the mixture of particles having a high dielectric constant and a low dielectric constant,
f t + h = A {nε t + (1-n) ε h } ...
[0021]
The definitions of n and ε are the same as in Equation 1. A is a proportionality constant. Therefore, Formula 4 is established.
f t > F t + h ... Formula 4
[0022]
That is, it is considered that the mixed powder has a lower van der Waals force and prevents aggregation. Agglomeration of particles causes clogging of the screen when printing a paste or slurry, and causes a defect such as pinholes. However, in the method of the present invention, a small amount of particles with high dielectric constant is used. By mixing particles having a low dielectric constant (accepting powder), the dielectric constant can be adjusted and aggregation can be prevented, thereby preventing a decrease in yield.
[0023]
[Electric circuit formation process]
Two methods can be adopted as an electric circuit (conductive pattern) forming method. One is a method 1 (S30 to S32) of forming an electronic element including a lower electrode by etching a copper foil, and the other is forming a circuit other than the lower electrode by etching, and the lower electrode is a conductive paste. It is the method 2 (S20-S24) formed by printing.
[0024]
In the case of the method 1, in S30, an electric circuit including the lower electrode is formed by etching a copper foil. In S31, a dent caused by etching is filled with a binder resin paste having a shrinkage rate equivalent to that of the substrate so as to be substantially equal to the thickness of the copper foil, and in S32, the paste is cured.
[0025]
In the case of the
In S33, smooth polishing is performed using a belt sander, fine super pellet, buffing machine or the like so that the circuit pattern is exposed.
[0026]
[Element formation process]
<Preparation of Dielectric and Varistor Paste Composition>
In S40, a filler and a binder are mixed to produce a capacitor and varistor paste. As the binder resin, a resin such as an epoxy resin, a phenol resin, a xylene resin, a melamine resin, a BT (bismaleimide triazine) resin, a polyimide resin, or the like is used in a liquid state or a liquid obtained by dissolving the resin in methanol, butyl cellosolve, or the like.
[0027]
Then, the ferroelectric resin produced in S13, the mixed dielectric powder produced in S14, or the receiving powder alone, the metal oxide powder having varistor characteristics, or the fired pulverized powder of the powder is added to the binder resin. Add ~ 350 parts by weight, preferably 40-300 parts by weight, and knead to make a paste. In addition, you may add a dispersing agent, a leveling agent, a solvent, etc. as needed.
[0028]
<Preparation of conductive paste composition>
The conductive paste for electrodes is 250 to 550 parts by weight, preferably 350 to 150 parts by weight, in combination with the binder resin, conductive powders such as spherical, scale-like, whisker-like silver, copper and nickel. Add 500 parts by weight, and further add 0.1-20 parts by weight of a migration inhibitor such as triazine / isocyanuric acid adduct to suppress metal ionization and prevent migration, and knead to make a paste. In addition, in the case of a metal that does not easily migrate, such as nickel, copper, palladium, etc., a migration inhibitor need not be added.
[0029]
<Paste printing and curing>
In S41, the capacitor and varistor paste are printed in the element formation region of the substrate. The prepared dielectric paste-like composition or varistor paste-like composition is applied on the lower electrode on the substrate by a normal screen printing method. Next, in S42, the film is dried in an atmosphere of 20 to 80 ° C., and again coated with a dielectric paste-like composition or a varistor paste-like composition by screen printing, and again dried in an atmosphere of 20 to 80 ° C. .
[0030]
In S43, temporary curing is performed at 100 ° C. In S44, the upper electrode conductive paste composition is applied by screen printing, and in S45, it is cured at 150 ° C. Specific curing conditions are shown in the examples.
[0031]
The occurrence of pinholes can be prevented by further applying the same paste composition on the dielectric paste composition or varistor paste composition dried as described above. Moreover, even if it prints an upper electrode by temporary hardening after that, it becomes difficult to produce a crack.
[0032]
The conductive circuit on the substrate may be formed using a conductive paste in which conductive powder is uniformly kneaded in the same binder resin as the ferroelectric paste. Further, the substrate to be used may be one obtained by dissolving a resin having a shrinkage rate equivalent to that of the binder resin of the ferroelectric paste in a solvent, impregnating a base material such as glass cloth, and laminating and press-curing.
[0033]
In S46, the upper surface of the substrate is overcoated using a resin in which the concave portion of the substrate is filled and a migration inhibitor as described above is added or a resin having an effect of preventing migration, and in S47, the overcoat film is cured. Let This process makes it difficult for heat during solder reflow to be transmitted to the inside, so that the characteristics of the element become more stable.
[0034]
In this way, by forming a portion other than the copper foil circuit using a resin having an equivalent shrinkage rate, it is possible to reduce the variation in characteristics during heating, which has conventionally occurred due to the difference in the thermal expansion coefficient of the constituent members. I can do it. Furthermore, the variation in characteristics can be further reduced by using a conductive paste using a resin having an equivalent shrinkage ratio for the copper foil circuit portion and performing precision printing. Conventionally, for ion migration that has been a problem in conductive pastes (especially silver pastes), a resin having an effect of preventing migration, such as BT resin, is used, or a migration inhibitor as described above is mixed in the resin. Can be suppressed.
[0035]
FIG. 5 is a plan view and a cross-sectional view showing the structure of the device according to the present invention. For example, a case where a capacitor element is formed on the substrate 1 will be described. First, a lower electrode (conductive circuit) 2 is formed on a substrate 1 by etching a copper foil or the like. The
[0036]
Next, the dielectric layer 4 is formed by printing so as to cover the entire
[0037]
In the element structure of the present invention, since the recess is filled with the
[0038]
Next, examples of creating materials, elements, and substrates will be described.
<Example 1>
The dielectric powder is baked and hardened at 1260 ° C., polarized, then pulverized, mixed with a 1: 1 mixture of ethanol and polyvinyl butyral, the dielectric, and zirconia balls, and placed in a predetermined container. Mill for 12 hours. The part where the electrode is taken out during printing is masked, the gold electrode or silver paste is coated on the insulator by sputtering, and the capacitance of the dielectric between the lower electrode and copper is measured. 5 is used to calculate the relative dielectric constant ε.
[0039]
ε = Ct / ε 0 ・ A ...
ε 0 = 8.854 × 10 -12 [F / m]
A: Electrode area [m 2 ]
t: dielectric thickness [m]
[0040]
The value of the dielectric constant can be adjusted by the thickness of the dielectric if the ceramic type and the electrode area are the same. Therefore, it is possible to provide a high dielectric constant portion and a low dielectric constant portion depending on the region of the substrate that is a feature of this patent. When a portion having a low dielectric constant is required, the receiving powder is made into a slurry and printed on a substrate. On the other hand, when a high dielectric constant is required, the dielectric powder sintered as described above is polarized, pulverized again, and printed in a slurry form. Both printed dielectrics can be maintained without lowering the dielectric constant of the dielectric powder by setting the drying temperature of the substrate to 120 ° C. or lower.
[0041]
FIG. 6 shows an SEM photograph of barium titanate finely pulverized after sintering. As a result of the implementation, the relative dielectric constant of the high dielectric constant portion is 32 and the characteristic target value is 10 or more, so the performance is sufficiently satisfied. The dielectric loss (tan δ at 1 MHz) is 0.017, which sufficiently satisfies the target value of 0.05. Detailed data are shown in Table 1.
[0042]
[Table 1]
[0043]
<Example 2>
<Production of varistor filler>
A varistor is a non-ohmic (non-linearity; current-voltage is not proportional to) resistance element whose resistance value varies with voltage. The voltage / current characteristics are expressed by
[0044]
I = (V / C) α ...
I: current, V: voltage, C: constant, α: nonlinear index
[0045]
The first silicon carbide varistors were put to practical use as lightning arrester elements. As is apparent from the equation, the current / voltage characteristics rise steeply as α increases. The α of conventional silicon carbide varistors was about 2 to 7, but since zinc oxide (ZnO) varistors became available, they became 20 to 100 in bulk. Thereby, a varistor according to the purpose is used. With the substrate of the present invention, a value of 3 or more can be obtained, which is a satisfactory value for a thick film on a substrate that is not bulk.
[0046]
The zinc oxide particles are surrounded by fine powders such as bismuth oxide and antimony oxide added so as to exhibit varistor characteristics. Regarding the production results and evaluation of the varistor filler, the α value is 3.8, the capacitance is 300 to 400 picofarad (pF), and the current-voltage characteristics are changed from 15 to 25 V at 10 μA to 30 A. I was able to. The measurement results are shown in FIG. FIG. 4 shows an SEM photograph of the zinc oxide varistor.
[0047]
<Example 3>
To 100 parts by weight of phenol formaldehyde resin dissolved in a solvent, 300 parts by weight of barium titanate baked and hardened in advance at 1260 ° C., and then pulverized to a particle size of 1 μm or less, as a dispersant (Ajinomoto Fine-Techno, product name 9SA) 5 parts by weight, 2 parts by weight of a fluorine-based nonionic additive, 5 parts by weight of butyl cellosolve as a solvent were added and kneaded to obtain a ferroelectric paste 1.
[0048]
Next, 100 parts by weight of a resol type phenol formaldehyde resin, 170 parts by weight of flaky fine silver powder (
[0049]
<Example 4>
200 parts by weight of barium titanate (receiving powder) having a particle size of 1 μm or less and 100 parts by weight of barium titanate (receiving powder) having a particle size of 0.4 μm or less are mixed with 100 parts by weight of a phenol formaldehyde resin dissolved in a solvent. Add the total amount of the mixed powder that is difficult to agglomerate, add 5 parts by weight (made by Ajinomoto Fine-Techno, product name 9SA) as a dispersant, 2 parts by weight of a fluorine-based nonionic additive, and 5 parts by weight of butyl cellosolve as a solvent. The dielectric paste 1 was obtained by kneading. The upper electrode
[0050]
<Example 5>
200 parts by weight of barium titanate and a barium titanate having a particle size of 0.4 μm or less (accepting powder) after being baked and hardened at 1260 ° C. in advance to 100 parts by weight of a phenol formaldehyde resin dissolved in a solvent, and then pulverized to a particle size of 1 μm or less ) Mix 100 parts by weight and add the whole amount of the mixed powder which is hard to aggregate, 5 parts by weight (made by Ajinomoto Fine Techno Co., Ltd., trade name 9SA), 2 parts by weight of fluorine-based nonionic additive, solvent 5 parts by weight of butyl cellosolve was added and kneaded to obtain dielectric paste 1.
[0051]
The upper electrode
[0052]
<Example 6>
40 parts by weight of brominated bisphenol A epoxy resin, 10 parts by weight of brominated phenol novolac epoxy resin, 20 parts by weight of brominated-o-cresol type epoxy resin, 20 parts by weight of bisphenol A type epoxy resin and 10 parts by weight of system diluent 5 parts by weight of a dicyandiamide-based curing agent, 2 parts by weight of an imidazole-based curing agent, and 0 to 15 parts by weight of 2,4-diamino-6-vinyl-S-triazine / isocyanuric acid adduct were obtained by kneading. .
[0053]
Next, the binder resin 1 is mixed with 200 parts by weight of barium titanate pulverized to a particle size of 1 μm or less after polarization and 100 parts by weight of barium titanate (accepting powder) with a particle size of 0.4 μm or less to prevent aggregation. The total amount of the mixed powder was added and kneaded to obtain a
[0054]
Next, 170 parts by weight of flaky fine silver powder (
[0055]
Further, 70 parts by weight of brominated bisphenol A type epoxy resin, 30 parts by weight of brominated phenol novolak type epoxy resin, 5 parts by weight of dicyandiamide type curing agent, 1 part by weight of imidazole type curing agent in 80 parts by weight of methyl ethyl ketone and 20 parts by weight of dimethylformamide. A varnish 4 was made to be uniformly dispersed in a glass cloth, a glass cloth impregnated with a varnish 4 and dried, laminated, and heated and pressed to prepare a
[0056]
The
[0057]
<Example 7>
Resin A is obtained by uniformly kneading 15 parts by weight of brominated bisphenol A type epoxy resin, 20 parts by weight of brominated-o-cresol type epoxy resin, 10 parts by weight of bisphenol A type epoxy resin, and 0.5 parts by weight of zinc octylate as a catalyst. Build. 80 parts by weight of barium titanate preliminarily baked and hardened at 1260 ° C. in 40.5 parts by weight of resin A, and then pulverized to a particle size of 1 μm or less, and 40 parts by weight of barium titanate (receiving powder) having a particle size of 0.4 μm or less All of the mixed powder which was difficult to aggregate was added and kneaded to obtain a
[0058]
Next, 180 parts by weight of barium titanate receiving powder (particle diameter: 1 μm) was added to 60 parts by weight of liquid BT resin and kneaded to obtain
Next, 170 parts by weight of flaky fine silver powder (
[0059]
Meanwhile, 170 parts by weight of flaky fine silver powder (
[0060]
Further,
[0061]
160.5 parts by weight of conductive paste 4 and 240 parts by weight of
[0062]
<Results of Examples 3 to 7>
[0063]
[Table 2]
C represents the capacitance per 1 mm × 1 mm × 10 μm.
[0064]
【The invention's effect】
As described above, according to the present invention, instead of the conventional method of attaching electronic components such as capacitors one by one to the substrate, the attachment process is omitted by directly printing the dielectric on the substrate. Further, the substrate can be cured at a conventional drying temperature (<200 ° C.) by a method in which a filler is dispersed in a predetermined organic solvent or a binder resin and a slurry or paste is printed. Moreover, in the epoxy resin type | system | group, by adding the above migration inhibitors, the ionization of silver was suppressed and ion migration was able to be prevented for 2000 hours. On the other hand, in the BT resin system, since the resin itself has an ion migration preventing performance, it is not necessary to add an inhibitor again. In addition, by using the same or similar resin material for the substrate, conductive circuit, dielectric layer, varistor layer, undercoat layer, overcoat layer, etc., stable characteristics are ensured even after thermal processes such as solder reflow. become able to. Therefore, the added value of the substrate in the present invention can be increased. Moreover, since it can be attached to a board | substrate by printing, there exists the characteristic which can adjust the area (size of components) of the area | region freely. Therefore, there is an effect that it is possible to make the component dimensions smaller than in the past.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a manufacturing process of a printed board according to the present invention.
FIG. 2 is an explanatory diagram of a comparative model of dielectric powder before and after sintering and a comparative model in which high dielectric constant particles and low dielectric constant particles are mixed.
FIG. 3 is a graph obtained by measuring current-voltage characteristics of a zinc oxide varistor on a substrate.
FIG. 4 is an SEM photograph of zinc oxide finely pulverized after sintering.
5A and 5B are a plan view and a cross-sectional view showing a structure of a device according to the present invention.
FIG. 6 is a SEM photograph of finely pulverized barium titanate after sintering.
FIG. 7 is a graph showing the results of the effect of adding a migration inhibitor to an epoxy resin system.
[Explanation of symbols]
1 ... Board
2 ... Lower electrode (conductive circuit)
3 ... Undercoat layer smoothed by embedded polishing
4 ... Dielectric layer or varistor layer
5 ... Upper electrode (conductive circuit)
6 ... Overcoat layer
Claims (6)
誘電体粉末を焼成し、粉砕した微粉末と焼成前の誘電体粉末とを混合した粉末からなる誘電体微粉末をバインダー樹脂中に分散させたペースト状組成物を印刷して硬化させることにより下部電極上に形成された特性発現部位と、
前記特性発現部位と同等の収縮率を持つバインダー樹脂中に導電性金属粉末を混合した導電性ペーストを用いて印刷し、硬化させることにより特性発現部位上に形成された上部電極と を備えたことを特徴とするプリント配線基板。 A lower electrode formed on the substrate by a pattern etching method;
The lower part is obtained by printing and curing a paste-like composition in which a dielectric fine powder composed of a powder obtained by firing a dielectric powder and mixing the pulverized fine powder and a dielectric powder before firing is dispersed in a binder resin. A characteristic expression site formed on the electrode;
It was printed using a conductive paste in which conductive metal powder was mixed in a binder resin having the same shrinkage rate as the characteristic manifestation part, and was provided with an upper electrode formed on the characteristic manifestation part by curing. Printed wiring board characterized by
誘電体粉末を焼成し、粉砕した微粉末と焼成前の誘電体粉末とを混合した粉末からなる誘電体微粉末をバインダー樹脂中に分散させたペースト状組成物を印刷して硬化させることにより下部電極上に特性発現部位を形成するステップ、
前記特性発現部位と同等の収縮率を持つバインダー樹脂中に導電性金属粉末を混合した導電性ペーストを用いて印刷し、硬化させることにより特性発現部位上に上部電極を形成するステップ を含むことを特徴とするプリント配線基板の製造方法。 Forming a lower electrode on the substrate by a pattern etching method;
The lower part is obtained by printing and curing a paste-like composition in which a dielectric fine powder composed of a powder obtained by firing a dielectric powder and mixing the pulverized fine powder and a dielectric powder before firing is dispersed in a binder resin. Forming a characteristic expression site on the electrode;
Forming a top electrode on the characteristic manifestation site by printing using a conductive paste in which a conductive metal powder is mixed in a binder resin having a shrinkage rate equivalent to that of the characteristic manifestation site, and curing the paste. A printed wiring board manufacturing method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002158839A JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002158839A JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006459A JP2004006459A (en) | 2004-01-08 |
JP3881286B2 true JP3881286B2 (en) | 2007-02-14 |
Family
ID=30428877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002158839A Expired - Fee Related JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3881286B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645625B1 (en) * | 2004-12-01 | 2006-11-15 | 삼성전기주식회사 | Embedded capacitor printed circuit board and method for fabricating the same |
KR100867038B1 (en) * | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | Printed circuit board with embedded capacitors, and manufacturing process thereof |
JP5014945B2 (en) * | 2007-10-17 | 2012-08-29 | シャープ株式会社 | Semiconductor device |
JP5316227B2 (en) * | 2009-05-28 | 2013-10-16 | 日本電気株式会社 | Capacitor, wiring board and manufacturing method thereof |
JP5296116B2 (en) * | 2011-02-16 | 2013-09-25 | シャープ株式会社 | Semiconductor device |
CN102886344B (en) * | 2011-05-11 | 2014-11-26 | 深圳光启高等理工研究院 | Preparation method of dielectric substrate |
-
2002
- 2002-05-31 JP JP2002158839A patent/JP3881286B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004006459A (en) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cho et al. | Study on epoxy/BaTiO3 composite embedded capacitor films (ECFs) for organic substrate applications | |
US7911029B2 (en) | Multilayer electronic devices for imbedded capacitor | |
CN100503718C (en) | Compositions with polymers for advanced materials | |
CN106910631A (en) | Laminated ceramic electronic component and its manufacture method | |
JP2001060767A (en) | Method for manufacturing ceramic board and unfired ceramic board | |
KR100867288B1 (en) | Conductor paste and method for the production thereof | |
JPH0387091A (en) | Alumina multilayer wiring board having high dielectric layer | |
JP3881286B2 (en) | Printed wiring board and manufacturing method thereof | |
CN110310829A (en) | Buried capacitor material, preparation method and printed wiring board | |
Jang et al. | Screen printable epoxy/BaTiO3 embedded capacitor pastes with high dielectric constant for organic substrate applications | |
JP4869515B2 (en) | Conductive paste composition and solid electrolytic capacitor | |
US5334411A (en) | Multilayer ceramic capacitor manufacturing process | |
US8192508B2 (en) | High dielectric constant ceramic-polymer composites, embedded capacitors using the same, and fabrication method thereof | |
JP5458862B2 (en) | Heat-curable silver paste and conductor film formed using the same | |
KR101348950B1 (en) | Via paste for non-sintering ceramic hybrid substrate and producing method the same | |
US6824603B1 (en) | Composition and method for printing resistors, capacitors and inductors | |
US7685687B2 (en) | Methods of making high capacitance density ceramic capacitors | |
JP4356293B2 (en) | High dielectric composition | |
JP2004096010A (en) | Laminated ceramic electronic component fabricating process | |
JP2004281169A (en) | Polymer composite high dielectric constant material, multilayer wiring board and module board | |
WO2001082315A1 (en) | Compositions and method for printing resistors, capacitors and inductors | |
JP3443436B2 (en) | Multilayer circuit board with built-in capacitance | |
TW200908828A (en) | Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate | |
JPH09293952A (en) | Manufacture of wiring board | |
JP2001303102A (en) | Composite dielectric material, and compacting material, compacting powder material, coating material, prepreg and substrate all using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060921 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |