JP2004006459A - Printed wiring board and its manufacturing method - Google Patents
Printed wiring board and its manufacturing method Download PDFInfo
- Publication number
- JP2004006459A JP2004006459A JP2002158839A JP2002158839A JP2004006459A JP 2004006459 A JP2004006459 A JP 2004006459A JP 2002158839 A JP2002158839 A JP 2002158839A JP 2002158839 A JP2002158839 A JP 2002158839A JP 2004006459 A JP2004006459 A JP 2004006459A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- binder resin
- powder
- dielectric
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は電子素子材料、プリント配線基板およびその製造方法に関し、特に、印刷技術によってプリント配線基板上に高い歩留まりでコンデンサやバリスタ等の電子素子を形成することが可能な電子素子材料、プリント配線基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、プリント配線基板の回路に誘電特性やバリスタ特性を与えるためには、コンデンサやバリスタをバルク（塊）として装着したり、あるいは「薄膜」を重ね合わせて２〜３００層のように多層とした積層コンデンサの形式で基板に実装されていた。また、一枚の基板全体が低誘電率や高誘電率である基板が用いられていた。一方、技術動向としては、ＧＰＳ、移動体通信機などに代表されるように高周波化が進み、かつ小型化が望まれることから、例えばコンデンサを形成する場合には誘電損失を抑えながら、誘電率は出来るだけ高い方が良い。
【０００３】
ところが、従来の特許文献においては、多くが低誘電率のエポキシ系樹脂、フッ素樹脂などを使用していた。たとえば、複合誘電体およびプリント回路用基板においては、多孔質無機誘電体粒子を樹脂中に分散させると共に、樹脂成分としてポリフェニレンオキサイド系樹脂組成物を用いるもの（特開平７−１８２９２１）があった。
【０００４】
【発明が解決しようとする課題】
一般的に電子回路素子の小型化等のためには、誘電率が高い方が望まれるが、誘電損失も高くなるので兼ね合いが重要である。これらは、絶縁性の基板の表面に銅箔を張り、エッチングにより下部電極を形成し、その上に誘電体樹脂ペースト等により誘電体層を形成し、さらにその表面にカーボン樹脂ペーストによりマイグレーション防止層を形成後、その上に銀ペーストにより上部電極を形成した印刷コンデンサを製造するものであるが（特開平９−１７６８９、特開２００１−２１７１４６）、ハンダリフロー等の熱工程を通すと、その誘電特性、導電性が大きく変化するという欠点を持っていた。
【０００５】
また、従来の技術では、銅張積層板をエッチングして下部電極および導電回路を形成しているため、その厚みが９〜４０μｍ以上あり、その上部に誘電体ペースト、カーボンペースト、導電性ペースト等を用いて誘電体層、カーボン層、導電層を形成すると、実装時、ハンダリフロー工程等の熱応力により下部電極および導電回路の角部よりその上を覆っている誘電体層、導電層にマイクロクラックが発生し、回路が破断するという問題点があった。
【０００６】
また、従来の設計においては、高精度な下部電極パターンを全面覆っているのは誘電体層のみであり、カーボン層および導電層は下部電極パターンよりも小さい領域を覆っている。この構造は上部電極の面積を調整して所望の容量を得るものである。しかし、上部電極を印刷により形成すると、製造工程において印刷の滲みやズレが生ずるために容量に大きなバラツキがでるという問題点があった。
【０００７】
更に、高誘電率の誘電体粉末であるフィラーを製造すると凝集しやすいことが経験的に認知されており、凝集した粉末を使用して誘電体ペーストを作成し、印刷しようとすると、凝集した粉末が印刷用のスクリーンに目詰まりして、均一な膜が印刷／形成できないという問題点があった。
【０００８】
本発明の目的は、前記したような従来技術の問題点を解決し、基板上に信頼性の高い印刷コンデンサおよび印刷バリスタ等の電子素子を高歩留まりで製造することができる材料、製造方法および基板を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のプリント配線基板は、ガラスエポキシ、紙フェノール、紙エポキシ、ＢＴ（ビスマレイミドトリアジン）などであり、それに強誘電体粉末、バリスタ粉末をスラリー状あるいは樹脂ペースト状にして、印刷塗布するいわゆる厚膜として構成することにより、基板そのものを電子部品として機能させることができる。高い誘電率を必要とする場合には、セラミックスを一度焼き固めたバルクを分極し、粉砕後、所定の有機溶媒、バインダー樹脂等で分散させ、スラリーあるいはペースト状にして、これを印刷塗布する。
【００１０】
また、基板材料にペーストを構成するバインダー樹脂あるいは、類似した樹脂を使用することにより熱収縮を同等にし、後工程で発生する熱による誘電特性、バリスタ特性、あるいは導電特性への影響を抑えることができる。更に、形成した回路表面を同種のバインダー樹脂で覆うことにより熱による影響をより小さくすることができる。
【００１１】
本発明のプリント配線基板は、スラリーあるいはペーストの塗布という従来技術を応用でき、工程としてはペースト塗布後の焼結など、通常の電子セラミックスで用いられる工程も必要なく、配合や膜の厚さに応じて誘電率を調整することも可能である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。図１は、本発明のプリント配線基板の製造工程を示すフローチャートである。本発明によるプリント配線基板の製造工程は、大きく３つに分けられる。第１の工程はＳ１０〜Ｓ１４の（誘電体）フィラーの製造工程であり、第２の工程はＳ２０〜Ｓ３３の電気回路形成工程であり、第３の工程はＳ４０〜Ｓ４７の素子形成工程である。以下、各工程について説明する。
【００１３】
［フィラー製造工程］
＜強誘電体焼成粉末の作製＞
高誘電率の領域を作製する場合、低誘電率の誘電体粉末である受け入れ粉末を一旦焼結させて密度を上げておく必要がある。その理由は既に知られているように、図２（ａ）に示したモデルの如く、焼結前と焼結後を比較すると質量は変化しないが、体積は小さくなるので粒子の密度は焼結後Ｄｔの方が焼結前Ｄｈと比較して大きくなる。すなわち粒子密度が高いほど、一定体積中の誘電体濃度が高くなるため結果として、粉末の誘電率も高くなる。
【００１４】
また、粉末粒子の見かけ比重には大小があるので、その均一な分布が重要である。具体的には、Ｓ１０において誘電体粉末（受け入れ粉）をプレス成形し、Ｓ１１においては、電気炉で１２００℃以上に加熱して焼き固めた後、Ｓ１２において分極してから、Ｓ１３において粗く粉砕する。
さらに、エタノール、トルエン、ポリビニルブチラール等の分散剤および、ジルコニアボールを加え、約１２時間微粉砕を行ったものを用いる。
【００１５】
＜誘電率のコントロール＞
上記のように、高密度強誘電体粉末を用いると高い誘電率が、また、低密度誘電体粉末（受け入れ粉）を用いると低い誘電率がそれぞれ得られる。しかし、粉末粒子径の大小によっても誘電率は変わるので、ほぼ一定の粒径分布を持った粉末を用いて誘電率のコントロールを行う。ここで誘電率がεｔの高密度粉末をｎ重量％、誘電率がεｈの受け入れ粉末を（ｎ−１）重量％混合すると、式１が成り立つことが知られている。
【００１６】
ε＝ｋ｛εｔ×ｎ＋εｈ×（ｎ−１）｝・・・式１
ここで、ε：最終の誘電率、ｋ：実験的に求められる定数である。
【００１７】
例えば実験的にｋ＝０．１が求められると、誘電率εｔ＝１０００の高密度粉末２０重量％と誘電率εｈ＝２００の受け入れ粉末８０重量％を混合すると、最終誘電率εは３６０となる。このように、Ｓ１４において高密度粉末と受け入れ粉末を混合することで自由に誘電率をコントロールすることが可能である。
【００１８】
＜フィラーの混合による粒子の凝集防止＞
高誘電率のフィラー（粉末）を作ると凝集しやすいことが経験的に認知されている。これは以下の理由によるものと推定される。電荷を多く蓄える強誘電体においては、表面電荷も必然的に多くなり、表面が活性化している。そのため粒子の形状や粒径が同じであれば、物理的なファンデルワールス力により、高誘電率の粒子はより凝集しやすくなる。ところが、実験の結果、低誘電率の粒子（受け入れ粉）と高誘電率の粒子を混合することにより、凝集が防止されることが判明した。図２（ｂ）のようなモデルによって以下のごとく凝集が防止されるものと推定される。
【００１９】
ファンデルワールス力ｆが誘電率と比例関係にあるとすると、高誘電率のみの粉体では、式２のようになる。
ｆｔ＝ａεｔ・・・式２
【００２０】
一方、高誘電率と低誘電率の粒子の混合においては、式３のようになる。
ｆｔ＋ｈ＝ａ｛ｎεｔ＋（１−ｎ）εｈ｝・・・式３
【００２１】
ｎやεの定義は式１と同じである。またａは比例定数である。従って、式４が成り立つ。
ｆｔ＞ｆｔ＋ｈ・・・式４
【００２２】
即ち、混合した粉体の方がファンデルワールス力が小さくなり、凝集が防止されると考えられる。粒子の凝集は、ペーストまたはスラリーを印刷する際、スクリーンの目に詰まりパターンの再現性を悪くしたり、ピンホール等の不良原因となるが、本発明の方法においては高誘電率の粒子に少量の低誘電率の粒子（受け入れ粉）を混合することにより誘電率を調整すると共に凝集を防止でき、歩留まりの低下を防止できる。
【００２３】
［電気回路形成工程］
電気回路（導電パターン）形成方法には２つの方法を採用可能である。１つは銅箔のエッチングによって電子素子の下部電極も含めて形成する方法１（Ｓ３０〜Ｓ３２）であり、もう１つは、下部電極以外の回路はエッチングにより形成し、下部電極は導電性ペーストの印刷により形成する方法２（Ｓ２０〜Ｓ２４）である。
【００２４】
方法１の場合、Ｓ３０においては下部電極を含む電気回路を銅箔のエッチングによって形成する。Ｓ３１においては基板と同等の収縮率のバインダー樹脂ペーストを用いてエッチングにより生じた凹みをほぼ銅箔の厚さと同じになるように埋め、Ｓ３２においてペーストを硬化させる。
【００２５】
方法２の場合には、Ｓ２０において下部電極以外の回路を銅箔のエッチングにより形成し、Ｓ２１においては、下部電極部分に導電性のペーストを印刷し、Ｓ２２においては電極用ペーストを硬化させる。Ｓ２３、Ｓ２４はＳ３１、Ｓ３２とそれぞれ同一の処理である。
Ｓ３３においては、ベルトサンダー、ファインスーパーペレット、バフ研磨機等を用いて回路パターンが露出するように平滑に研磨する。
【００２６】
［素子形成工程］
＜誘電体および、バリスタペースト状組成物の作製＞
Ｓ４０においては、フィラーとバインダーを混合してコンデンサおよびバリスタ用のペーストを生成する。バインダー樹脂は、エポキシ樹脂、フェノール樹脂、キシレン樹脂、メラミン樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂、ポリイミド樹脂等の樹脂を液状または、前記樹脂をメタノール、ブチルセロソルブ等に溶解した液状で使用する。
【００２７】
そして、前記バインダー樹脂に、Ｓ１３にて生成した強誘電体粉末、Ｓ１４にて生成した混合誘電体粉末、あるいは受け入れ粉末のみ、バリスタ特性を有する金属酸化物粉末、または前記粉末の焼成粉砕粉を３０〜３５０重量部、好ましくは４０〜３００重量部を加え、混練してペースト状にする。なお、必要に応じて、分散剤、レベリング剤、溶剤等を加えてもよい。
【００２８】
＜導電性ペースト状組成物の作製＞
電極用導電性ペーストは、前記バインダー樹脂に球状、鱗片状、ウィスカー（樹枝）状の銀、銅、ニッケル等の導電性微粉末を単独あるいは組み合わせて、２５０〜５５０重量部、好ましくは、３５０〜５００重量部加え、さらに、金属のイオン化を抑制し、マイグレーションを防止するため、トリアジン・イソシアヌル酸付加物等のマイグレーション防止剤を０．１〜２０重量部加え、混練してペースト状にする。なお、ニッケル、銅、パラジウム等、マイグレーションが発生しにくい金属の場合、マイグレーション防止剤は入れなくてもよい。
【００２９】
＜ペーストの印刷と硬化＞
Ｓ４１においては、コンデンサおよびバリスタ用ペーストが基板の素子形成領域に印刷される。調製した誘電体ペースト状組成物またはバリスタペースト状組成物が通常のスクリーン印刷法で基板上の下部電極上に塗布される。次いで、Ｓ４２においては２０〜８０℃の雰囲気中で乾燥させ、再度スクリーン印刷法で、誘電体ペースト状組成物または、バリスタペースト状組成物を塗り重ね、再び２０〜８０℃の雰囲気中で乾燥させる。
【００３０】
Ｓ４３においては１００℃で仮硬化させる。Ｓ４４においては、上部電極用導電性ペースト組成物をスクリーン印刷法で塗布し、Ｓ４５においては１５０℃で硬化させる。具体的な硬化条件は実施例に示す。
【００３１】
前記のように乾燥した誘電体ペースト組成物または、バリスタペースト組成物の上にさらに同じペースト組成物を塗布することによりピンホールの発生を防ぐことができる。また、その後仮硬化することにより上部電極を印刷してもクラックを生じにくくなる。
【００３２】
また、基板上の導電回路は強誘電体ペーストと同じバインダー樹脂中に導電性粉末を均一に混練した導電性ペーストを用いて形成しても良い。さらに、使用する基板は強誘電体ペーストのバインダー樹脂と同等の収縮率の樹脂を溶剤に溶かし、ガラスクロス等の基材に含浸させ、積層、プレス硬化させたものを用いても良い。
【００３３】
Ｓ４６においては、基板凹部を埋めた樹脂に前記のようなマイグレーション防止剤を添加したものまたは、マイグレーション防止効果のある樹脂を使用して基板の上面をオーバーコートし、Ｓ４７においてはオーバーコート膜を硬化させる。この処理によりハンダリフロー時の熱が内部に伝わりにくくなるため、素子の特性はより安定となる。
【００３４】
このように、銅箔回路以外の部分を同等の収縮率の樹脂を用いて形成することにより、従来、構成部材の熱膨張係数の違いにより起こっていた加熱時の特性のバラツキを小さくすることが出来る。さらに、銅箔回路部分を同等の収縮率の樹脂を用いた導電性ペーストを使用し、精密印刷することで特性のバラツキはさらに小さくすることが可能である。また、従来、導電性ペースト（特に銀ペースト）において問題であったイオンマイグレーションについては、ＢＴ樹脂等のマイグレーション防止効果のある樹脂を用いるか、または樹脂中に前記のようなマイグレーション防止剤を混合することで抑えられる。
【００３５】
図５は、本発明に関わるデバイスの構造を示す平面図および断面図である。例えば基板１上にコンデンサ素子を形成する場合について説明する。まず、基板１上に銅箔のエッチング等によって下部電極（導電回路）２を形成する。下部電極２はエッチングにより高精度で形成可能である。次に、エッチング等によって生じた凹みに樹脂を埋め込み、硬化させ、研磨して基板全体をほぼ平滑にするアンダーコート層３を形成する。このとき、下部電極２の上部は露出している。
【００３６】
次に、下部電極２全体を覆うように誘電体層４を印刷によって形成する。更に、下部電極２全体を覆うように上部電極５を印刷によって形成する。図５の上部電極５の右端は銅箔による電気回路に接続されている。最後に、素子全体を覆うようにオーバーコート層６を形成する。
【００３７】
本発明の素子構造においては、凹みをアンダーコート層３によって埋めるので、誘電体層４の印刷時には段差が存在せず、上部電極５の印刷時にも誘電体層の厚さ分の段差のみとなるので、マイクロクラックが発生し難くなり、歩留まりが向上する。また、上部電極５が下部電極２を覆う構造としたので、コンデンサの容量は高精度で形成可能な下部電極の面積によって決まり、コンデンサの容量の精度が向上する。
【００３８】
次に、材料、素子、基板の作成例について説明する。
＜実施例１＞
誘電体粉末を１２６０℃で焼き固め、分極を行い、その後、粉砕し、エタノール、ポリビニルブチラールを１：１で混合した分散剤と誘電体および、ジルコニアボールを混合し、所定の容器に入れ、約１２時間微粉砕を行う。印刷時に電極を取り出す部分はマスクしておき、絶縁体上にスパッタ法により、金電極あるいは、銀ペーストをコーティングし、下部電極の銅との間にある誘電体の静電容量を測定し、式５に基づいて比誘電率εを算出する。
【００３９】
ε＝Ｃ・ｔ／ε０・Ａ・・・式５
ε０＝８．８５４×１０−１２［Ｆ／ｍ］
Ａ；電極面積［ｍ２］
ｔ；誘電体の厚さ［ｍ］
【００４０】
比誘電率の値は、セラミックスの種類や電極面積が同じであれば、誘電体の厚さによって調整することができる。したがって、本特許の特徴である基板の領域によって、高誘電率の部分と低誘電率の部分を設けることが可能である。低い誘電率の部分を必要とするときには、受け入れ粉末をスラリー状にして、基板に印刷して作製される。一方、高い誘電率を必要とするときには、誘電体粉末を前述のように焼結したものを、分極後、再度粉砕し、スラリー状にして印刷して作製される。どちらの印刷された誘電体も、基板の乾燥温度を１２０℃以下に設定することにより、誘電体粉末の誘電率を下げることなく維持することができる。
【００４１】
図６に焼結後、微粉砕したチタン酸バリウムのＳＥＭ写真を示す。実施の結果としては高誘電率部分の比誘電率が３２で、特性目標値１０以上であることから十分に性能を満足している。また、誘電損失（１ＭＨｚでのｔａｎδ）が０．０１７であり、目標値である０．０５を十分に満足する。詳細のデータは表１に示す。
【００４２】
【表１】
＜実施例２＞
＜バリスタフィラーの作製＞
バリスタは電圧によって抵抗値が変化する非オーム性（非直線性；電流−電圧が比例関係にない）抵抗素子である。電圧・電流特性は、式６で表される。
【００４４】
Ｉ＝（Ｖ／Ｃ）α・・・式６
Ｉ：電流、Ｖ：電圧、Ｃ：定数、α：非直線指数
【００４５】
炭化珪素系のバリスタが避雷器用素子として実用化されたのが最初である。式から明らかなように、αが大きいほど電流・電圧特性が急峻に立ち上がる。従来の炭化珪素バリスタのαは２〜７程度であったが、酸化亜鉛（ＺｎＯ）バリスタが出回ってから、このものはバルク体で２０〜１００を示すようになった。それによって、目的に応じたバリスタが使用されている。本発明の基板では、３以上の値を得ることができ、バルクではない基板上の厚膜としては満足できる値である。
【００４６】
酸化亜鉛粒子の周囲にバリスタ特性を示すように添加してある酸化ビスマス、酸化アンチモン等の微粉末が取り囲んだ形で構成されている。バリスタフィラーの作製結果とその評価について、α値は３．８で、静電容量が３００〜４００ピコファラッド（ｐＦ）であり、電流−電圧特性は、１０μＡ〜３０Ａで１５〜２５Ｖの変化を得ることができた。測定結果は図３に示す。図４に酸化亜鉛バリスタのＳＥＭ写真を示す。
【００４７】
＜実施例３＞
溶剤に溶解したフェノールホルムアルデヒド樹脂１００重量部に、予め１２６０℃で焼き固め、分極後、粒径１μｍ以下に粉砕したチタン酸バリウム３００重量部、分散剤として（味の素ファインテクノ製、商品名９ＳＡ）を５重量部、フッ素系ノニオン型添加剤を２重量部、溶剤としてブチルセロソルブを５重量部を加え、混練して強誘電体ペースト１を得た。
【００４８】
次にレゾール型フェノールホルムアルデヒド樹脂１００重量部に、鱗片状微細銀粉（粒子径３〜６μｍ）１７０重量部、球状微細銀粉（粒子径０．２〜２μｍ）３００重量部、分散剤として（味の素ファインテクノ製、商品名９ＳＡ）１重量部、溶剤としてブチルセロソルブを３０重量部加え、混練して上部電極用導電性ペースト２を得た。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト１を印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト２を印刷し加熱硬化させた。
【００４９】
＜実施例４＞
溶剤に溶解したフェノールホルムアルデヒド樹脂１００重量部に、粒径１μｍ以下のチタン酸バリウム（受け入れ粉）２００重量部および、粒径０．４μｍ以下のチタン酸バリウム（受け入れ粉）１００重量部とを混合し、凝集しにくくした混合粉を全量添加し、分散剤として（味の素ファインテクノ製、商品名９ＳＡ）を５重量部、フッ素系ノニオン型添加剤を２重量部、溶剤としてブチルセロソルブを５重量部を加え、混練して誘電体ペースト１を得た。上部電極用導電性ペースト２は実施例２のものを使用した。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト１を印刷し加熱硬化させ、最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト２を印刷し加熱硬化させた。
【００５０】
＜実施例５＞
溶剤に溶解したフェノールホルムアルデヒド樹脂１００重量部に、予め１２６０℃で焼き固め、分極後、粒径１μｍ以下に粉砕したチタン酸バリウム２００重量部および、粒径０．４μｍ以下のチタン酸バリウム（受け入れ粉）１００重量部とを混合し、凝集しにくくした混合粉を全量添加し、分散剤として（味の素ファインテクノ製、商品名９ＳＡ）を５重量部、フッ素系ノニオン型添加剤を２重量部、溶剤としてブチルセロソルブを５重量部を加え、混練して誘電体ペースト１を得た。
【００５１】
上部電極用導電性ペースト２は実施例２のものを使用した。基板上に予め作成した回路パターンを用いスクリーン印刷法で誘電体ペースト１を印刷し加熱硬化させ、最後に予め作成した電極パターンを用いスクリーン印刷法で上部電極用導電性ペースト２を印刷し加熱硬化させた。
【００５２】
＜実施例６＞
臭素化ビスフェノールＡ型エポキシ樹脂４０重量部、臭素化フェノールノボラック型エポキシ樹脂１０重量部、臭素化−ｏ−クレゾール型エポキシ樹脂２０重量部、ビスフェノールＡ型エポキシ樹脂２０重量部に系希釈剤１０重量部、ジシアンジアミド系硬化剤５重量部、イミダゾール系硬化剤２重量部、２，４−ジアミノ−６−ビニル−Ｓ−トリアジン・イソシアヌル酸付加物０〜１５重量部を混練してバインダー樹脂１を得た。
【００５３】
次にバインダー樹脂１に、分極後、粒径１μｍ以下に粉砕したチタン酸バリウム２００重量部および、粒径０．４μｍ以下のチタン酸バリウム（受け入れ粉）１００重量部とを混合し、凝集しにくくした混合粉を全量添加し、混練して誘電体ペースト２を得た。
【００５４】
次にバインダー樹脂１に鱗片状微細銀粉（粒子径３〜６μｍ）１７０重量部、球状微細銀粉（粒子径０．２〜２μｍ）３００重量部を添加し混練して導電性ペースト３を得た。
【００５５】
さらに臭素化ビスフェノールＡ型エポキシ樹脂７０重量部、臭素化フェノールノボラック型エポキシ樹脂３０重量部にジシアンジアミド系硬化剤５重量部、イミダゾール系硬化剤１重量部をメチルエチルケトン８０重量部、ジメチルホルムアミド２０重量部中に均一に分散させワニス４を造り、ワニス４をガラスクロスに含浸、乾燥したものを積層、加熱プレスして基板５を造った。
【００５６】
基板５上に予め作成した回路パターンを用いスクリーン印刷法で導電性ペースト３を印刷し加熱硬化させた。続いて基板全面にバインダー樹脂１を塗布し加熱硬化させ、印刷した回路が表面に出るように均一に研磨した。さらに予め作成した誘電体パターンを用いスクリーン印刷法で誘電体ペースト２を印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で導電性ペースト３を電極として印刷し加熱硬化させ、全体を覆うようにバインダー樹脂１をオーバーコートして加熱硬化させた。マイグレーション防止剤の添加効果の結果は図７に示した。
【００５７】
＜実施例７＞
臭素化ビスフェノールＡ型エポキシ樹脂１５重量部、臭素化−ｏ−クレゾール型エポキシ樹脂２０重量部、ビスフェノールＡ型エポキシ樹脂１０重量部、触媒としてオクチル酸亜鉛０．５重量部を均一に混練し樹脂Ａを造る。樹脂Ａ４０．５重量部に、予め１２６０℃で焼き固め、分極後、粒径１μｍ以下に粉砕したチタン酸バリウム８０重量部および、粒径０．４μｍ以下のチタン酸バリウム（受け入れ粉）４０重量部とを混合し、凝集しにくくした混合粉を全量添加し、混練して誘電体ペースト２を得た。
【００５８】
次に液状ＢＴ樹脂６０重量部にチタン酸バリウムの受け入れ粉（粒子径１μｍ）を１８０重量部添加し混練して誘電体ペースト３を得た。
次に樹脂Ａ４０．５重量部に鱗片状微細銀粉（粒子径３〜６μｍ）１７０重量部、球状微細銅粉（粒子径２〜３μｍ）１２０重量部を添加し混練して導電性ペースト４を得た。
【００５９】
一方、液状ＢＴ樹脂６０重量部に鱗片状微細銀粉（粒子径３〜６μｍ）１７０重量部、球状微細銅粉（粒子径２〜３μｍ）１８０重量部を添加し混練して導電性ペースト５を得た。
【００６０】
さらにＢＴ樹脂５５重量部、臭素化ビスフェノールＡ型エポキシ樹脂４５重量部に、オクチル酸亜鉛０．０１重量部、パーオキサイド系触媒０．１重量部をメチルエチルケトン１００重量部に均一に溶かしワニス６を得た。ワニス６をガラスクロスに含浸、乾燥したものを積層、加熱プレスして基板７を得た。
【００６１】
基板７上に予め作成した回路パターンを用いスクリーン印刷法で導電性ペースト４を１６０．５重量部、導電性ペースト５を２４０重量部混合し、均一に混練したものを印刷し加熱硬化させた。続いて基板全面にバインダー樹脂１を４０．５重量部、液状ＢＴ樹脂６０重量部を混合し、均一に混練したものをを塗布し加熱硬化させ、印刷した回路が表面に出るように均一に研磨した。さらに予め作成した誘電体パターンをスクリーン印刷法で誘電体ペースト２を１６０．５重量部、誘電体ペースト３：２４０重量部を混合し均一に混練したものを印刷し加熱硬化させた。最後に予め作成した電極パターンを用いスクリーン印刷法で導電性ペースト４を１６０．５重量部、導電性ペースト５を２４０重量部を混合し、均一に混練したものを電極として印刷し加熱硬化させた。
【００６２】
＜実施例３〜実施例７の結果＞
【００６３】
【表２】
【００６４】
【発明の効果】
以上述べたように、本発明によれば、基板に一つ一つ、コンデンサ等の電子部品を取り付けるという従来の方法ではなく、基板上に誘電体を直接印刷して行くことによって取り付け工程を省き、かつフィラーを所定の有機溶剤または、バインダー樹脂に分散させ、スラリー状または、ペースト状にしたものを印刷する方法によって、基板の従来の乾燥温度（＜２００℃）程度で硬化させる事ができる。また、エポキシ樹脂系においては、前記のようなマイグレーション防止剤を添加することにより、銀のイオン化を抑制し、イオンマイグレーションを２０００時間まで防止することができた。一方、ＢＴ樹脂系においては、樹脂自体にイオンマイグレーション防止性能があるため防止剤をあらためて添加する必要がない。さらに、基板、導電回路、誘電体層、バリスタ層、アンダーコート層、オーバーコート層等に同一または、類似した樹脂材料を使用することにより、ハンダリフロー等の熱工程を経ても安定した特性を確保できるようになる。よって、本発明における基板は、そのものの付加価値を高めることができる。また、印刷によって基板に取り付けることができるので、その領域の広さ（部品の大きさ）を自由に調整できる特徴がある。従って、従来よりも部品寸法を小さくすることが可能であるという効果がある。
【図面の簡単な説明】
【図１】本発明のプリント基板の製造工程を示す説明図である。
【図２】焼結前と焼結後の誘電体粉末の比較モデルおよび高誘電率粒子とそれに低誘電率粒子を混合した比較モデルの説明図である。
【図３】基板上の酸化亜鉛バリスタの電流−電圧特性を測定したグラフである。
【図４】焼結後微粉砕した酸化亜鉛のＳＥＭ写真である。
【図５】本発明に関わるデバイスの構造を示す平面図および断面図である。
【図６】焼結後、微粉砕したチタン酸バリウムのＳＥＭ写真である。
【図７】エポキシ樹脂系にマイグレーション防止剤を添加した効果の結果を示すグラフである。
【符号の説明】
１・・・基板
２・・・下部電極（導電回路）
３・・・埋め込み研磨し平滑にしたアンダーコート層
４・・・誘電体層またはバリスタ層
５・・・上部電極（導電回路）
６・・・オーバーコート層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic element material, a printed wiring board and a method for manufacturing the same, and more particularly, to an electronic element material and a printed wiring board capable of forming an electronic element such as a capacitor or a varistor on a printed wiring board with high yield by a printing technique. And its manufacturing method.
[0002]
[Prior art]
Conventionally, in order to impart dielectric characteristics and varistor characteristics to a circuit of a printed wiring board, capacitors and varistors are mounted as a bulk (lump), or "thin films" are laminated to form a multilayer such as 2 to 300 layers. It was mounted on a board in the form of a multilayer capacitor. Further, a substrate in which one substrate has a low dielectric constant or a high dielectric constant as a whole has been used. On the other hand, technological trends include the trend toward higher frequencies as typified by GPS and mobile communication devices, and the demand for smaller sizes. For example, when forming a capacitor, the dielectric constant is suppressed while suppressing the dielectric loss. It is better to be as high as possible.
[0003]
However, in the conventional patent documents, epoxy resins, fluororesins, and the like having a low dielectric constant are mostly used. For example, some composite dielectrics and printed circuit boards disperse porous inorganic dielectric particles in a resin and use a polyphenylene oxide-based resin composition as a resin component (Japanese Patent Application Laid-Open No. Hei 7-182921).
[0004]
[Problems to be solved by the invention]
In general, a higher dielectric constant is desired for miniaturization of an electronic circuit element or the like, but a balance is important because a dielectric loss is also increased. In these, a copper foil is applied to the surface of an insulating substrate, a lower electrode is formed by etching, a dielectric layer is formed thereon by a dielectric resin paste or the like, and a migration prevention layer is formed by a carbon resin paste on the surface. After forming a printed capacitor, a printed capacitor having an upper electrode formed thereon with a silver paste is manufactured (Japanese Patent Application Laid-Open Nos. 9-17689 and 2001-217146). It had the disadvantage that the properties and conductivity changed significantly.
[0005]
Further, in the conventional technology, since the lower electrode and the conductive circuit are formed by etching the copper clad laminate, the thickness is 9 to 40 μm or more, and a dielectric paste, a carbon paste, a conductive paste, etc. When a dielectric layer, a carbon layer, and a conductive layer are formed by using, a micro stress is applied to the dielectric layer and the conductive layer that cover the lower electrodes and the corners of the conductive circuit due to thermal stress during a solder reflow process during mounting. There was a problem that cracks occurred and the circuit was broken.
[0006]
Further, in the conventional design, only the dielectric layer entirely covers the high-precision lower electrode pattern, and the carbon layer and the conductive layer cover an area smaller than the lower electrode pattern. In this structure, a desired capacitance is obtained by adjusting the area of the upper electrode. However, when the upper electrode is formed by printing, there is a problem that large variations occur in capacitance due to bleeding or misalignment of printing in a manufacturing process.
[0007]
Furthermore, it has been empirically recognized that when a filler, which is a dielectric powder having a high dielectric constant, is manufactured, it is easy to agglomerate, and when a dielectric paste is prepared using the agglomerated powder and then printed, the agglomerated powder is used. However, there is a problem that a screen for printing is clogged and a uniform film cannot be printed / formed.
[0008]
An object of the present invention is to solve the problems of the prior art as described above, and to provide a material, a manufacturing method, and a substrate capable of manufacturing a highly reliable electronic element such as a printed capacitor and a printed varistor on a substrate with a high yield. Is to provide.
[0009]
[Means for Solving the Problems]
The printed wiring board of the present invention is made of glass epoxy, paper phenol, paper epoxy, BT (bismaleimide triazine), or the like. Ferroelectric powder or varistor powder is formed into a slurry or a resin paste, and is subjected to print coating. By configuring as a film, the substrate itself can function as an electronic component. If a high dielectric constant is required, the bulk of the ceramics once baked and hardened is polarized, crushed, dispersed with a predetermined organic solvent, a binder resin, or the like, formed into a slurry or paste, and printed and applied.
[0010]
In addition, by using a binder resin or similar resin that makes up the paste for the substrate material, the heat shrinkage can be equalized, and the effect of heat generated in the subsequent process on the dielectric properties, varistor properties, or conductive properties can be suppressed. it can. Further, by covering the formed circuit surface with the same kind of binder resin, the influence of heat can be further reduced.
[0011]
The printed wiring board of the present invention can apply the conventional technology of slurry or paste application, and does not require the processes used for ordinary electronic ceramics, such as sintering after paste application, as well as the formulation and film thickness. It is also possible to adjust the dielectric constant accordingly.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail. FIG. 1 is a flowchart showing a manufacturing process of the printed wiring board of the present invention. The manufacturing process of the printed wiring board according to the present invention is roughly divided into three steps. The first step is a step of manufacturing a (dielectric) filler in S10 to S14, the second step is an electric circuit forming step of S20 to S33, and the third step is an element forming step of S40 to S47. . Hereinafter, each step will be described.
[0013]
[Filler manufacturing process]
<Preparation of fired ferroelectric powder>
When a region having a high dielectric constant is formed, it is necessary to temporarily sinter a receiving powder that is a dielectric powder having a low dielectric constant to increase the density. As is already known, the mass does not change when sintering is performed before and after sintering as in the model shown in FIG. After D t Is D before sintering h It is larger than. That is, the higher the particle density, the higher the dielectric concentration in a given volume, and as a result, the higher the dielectric constant of the powder.
[0014]
In addition, since the apparent specific gravity of the powder particles is large or small, its uniform distribution is important. Specifically, in S10, the dielectric powder (receiving powder) is press-molded. In S11, the material is heated to 1200 ° C. or more in an electric furnace and baked, then polarized in S12, and coarsely ground in S13. .
Further, a dispersant such as ethanol, toluene, polyvinyl butyral, and zirconia balls are added, and the mixture is pulverized for about 12 hours.
[0015]
<Control of dielectric constant>
As described above, a high dielectric constant can be obtained by using a high-density ferroelectric powder, and a low dielectric constant can be obtained by using a low-density dielectric powder (receiving powder). However, since the dielectric constant changes depending on the size of the powder particle diameter, the dielectric constant is controlled using powder having a substantially constant particle size distribution. Where the dielectric constant is ε t High density powder of n weight%, dielectric constant ε h It is known that formula (1) holds when (n-1)% by weight of the receiving powder is mixed.
[0016]
ε = k ｛ε t × n + ε h × (n-1)｝ ... Formula 1
Here, ε: final dielectric constant, k: a constant obtained experimentally.
[0017]
For example, when k = 0.1 is experimentally determined, the dielectric constant ε t = 20% by weight of high-density powder of 1000 and dielectric constant ε h When 80% by weight of a receiving powder of = 200 is mixed, the final dielectric constant ε is 360. Thus, the dielectric constant can be freely controlled by mixing the high-density powder and the receiving powder in S14.
[0018]
<Prevention of particle aggregation by mixing filler>
It has been empirically recognized that when a filler (powder) having a high dielectric constant is formed, it is easy to aggregate. This is presumed to be due to the following reasons. In a ferroelectric that stores a large amount of charge, the surface charge is inevitably increased, and the surface is activated. Therefore, if the particles have the same shape and particle size, the particles having a high dielectric constant are more likely to aggregate due to physical van der Waals forces. However, as a result of the experiment, it has been found that agglomeration is prevented by mixing low dielectric constant particles (receiving powder) and high dielectric constant particles. It is estimated that aggregation is prevented by the model as shown in FIG.
[0019]
Assuming that the van der Waals force f is proportional to the dielectric constant, a powder having only a high dielectric constant is represented by
f t = Aε t ...
[0020]
On the other hand, when mixing particles having a high dielectric constant and a particle having a low dielectric constant,
f t + h = A ｛nε t + (1-n) ε h ｝ ・ ・ ・
[0021]
The definitions of n and ε are the same as in Equation 1. A is a proportionality constant. Therefore, Equation 4 holds.
f t > F t + h ... Equation 4
[0022]
That is, it is considered that the mixed powder has a smaller van der Waals force and prevents aggregation. Agglomeration of particles causes clogging of the screen when printing a paste or slurry, and causes poor pattern reproducibility and causes defects such as pinholes.However, in the method of the present invention, a small amount of particles having a high dielectric constant is added. By mixing low-permittivity particles (receiving powder), the dielectric constant can be adjusted, aggregation can be prevented, and a reduction in yield can be prevented.
[0023]
[Electric circuit forming process]
Two methods can be employed for forming an electric circuit (conductive pattern). One is a method 1 (S30 to S32) of forming a lower electrode of an electronic element by etching a copper foil, and the other is forming a circuit other than the lower electrode by etching, and forming a lower electrode using a conductive paste. (S20 to S24).
[0024]
In the case of Method 1, in S30, an electric circuit including a lower electrode is formed by etching a copper foil. In step S31, the recess formed by the etching is filled with a binder resin paste having a contraction rate equal to that of the substrate so as to have a thickness substantially equal to the thickness of the copper foil, and the paste is cured in step S32.
[0025]
In the case of the
In S33, polishing is performed smoothly using a belt sander, a fine super pellet, a buffing machine or the like so that the circuit pattern is exposed.
[0026]
[Element forming step]
<Preparation of Dielectric and Varistor Paste Composition>
In S40, the paste for the capacitor and the varistor is generated by mixing the filler and the binder. As the binder resin, a resin such as an epoxy resin, a phenol resin, a xylene resin, a melamine resin, a BT (bismaleimide triazine) resin, or a polyimide resin is used in a liquid state or a liquid in which the resin is dissolved in methanol, butyl cellosolve, or the like.
[0027]
The ferroelectric powder generated in S13, the mixed dielectric powder generated in S14, or only the receiving powder, metal oxide powder having varistor characteristics, or fired and crushed powder of the powder is added to the binder resin. To 350 parts by weight, preferably 40 to 300 parts by weight, and kneaded to form a paste. In addition, you may add a dispersing agent, a leveling agent, a solvent, etc. as needed.
[0028]
<Preparation of conductive paste composition>
The conductive paste for an electrode is 250 to 550 parts by weight, preferably 350 to 500 parts by weight of the binder resin alone or in combination with spherical, flaky or whisker (tree) conductive fine powder of silver, copper, nickel or the like. In order to suppress metal ionization and prevent migration, 0.1 to 20 parts by weight of a migration inhibitor such as a triazine / isocyanuric acid adduct is added, and the mixture is kneaded to form a paste. In the case of a metal such as nickel, copper, and palladium, which hardly causes migration, a migration inhibitor may not be added.
[0029]
<Paste printing and curing>
In S41, the paste for the capacitor and the varistor is printed on the element formation region of the substrate. The prepared dielectric paste composition or varistor paste composition is applied on the lower electrode on the substrate by a usual screen printing method. Next, in S42, the paste is dried in an atmosphere of 20 to 80 ° C, and the dielectric paste composition or the varistor paste composition is applied again by the screen printing method, and dried again in an atmosphere of 20 to 80 ° C. .
[0030]
In S43, temporary curing is performed at 100 ° C. In S44, the conductive paste composition for an upper electrode is applied by a screen printing method, and cured in S45 at 150 ° C. Specific curing conditions are shown in Examples.
[0031]
By applying the same paste composition on the dried dielectric paste composition or the varistor paste composition as described above, the occurrence of pinholes can be prevented. In addition, by provisional curing thereafter, cracks are less likely to occur even when the upper electrode is printed.
[0032]
The conductive circuit on the substrate may be formed using a conductive paste in which conductive powder is uniformly kneaded in the same binder resin as the ferroelectric paste. Further, as the substrate to be used, a resin obtained by dissolving a resin having the same shrinkage ratio as the binder resin of the ferroelectric paste in a solvent, impregnating a substrate such as a glass cloth, laminating, and press-curing may be used.
[0033]
In S46, the upper surface of the substrate is overcoated with a resin that has filled the recesses of the substrate and added with the above-described migration inhibitor or a resin having an effect of preventing migration. In S47, the overcoat film is cured. Let it. This process makes it difficult for heat during solder reflow to be transmitted to the inside, so that the characteristics of the element become more stable.
[0034]
As described above, by forming the portions other than the copper foil circuit using the resin having the same shrinkage ratio, it is possible to reduce the variation in the characteristics at the time of heating, which has conventionally occurred due to the difference in the coefficient of thermal expansion of the constituent members. I can do it. Furthermore, the variation in characteristics can be further reduced by performing precision printing on the copper foil circuit portion using a conductive paste using a resin having the same shrinkage ratio. For ion migration which has conventionally been a problem in conductive pastes (especially silver pastes), use a resin having a migration preventing effect such as BT resin, or mix the above-described migration inhibitor in the resin. Can be suppressed.
[0035]
FIG. 5 is a plan view and a sectional view showing the structure of the device according to the present invention. For example, a case where a capacitor element is formed on the substrate 1 will be described. First, a lower electrode (conductive circuit) 2 is formed on a substrate 1 by etching a copper foil or the like. The
[0036]
Next, the dielectric layer 4 is formed by printing so as to cover the entire
[0037]
In the element structure of the present invention, since the depression is filled with the
[0038]
Next, an example of forming a material, an element, and a substrate will be described.
<Example 1>
The dielectric powder was baked at 1260 ° C., polarized, and then crushed, mixed with a dispersant obtained by mixing ethanol and polyvinyl butyral at a ratio of 1: 1 with a dielectric and zirconia balls, and placed in a predetermined container. Pulverize for 12 hours. Mask the area where the electrode is taken out during printing, coat the insulator with a gold electrode or silver paste by sputtering, measure the capacitance of the dielectric between the lower electrode and copper, 5, the relative permittivity ε is calculated.
[0039]
ε = C · t / ε 0 A:
ε 0 = 8.854 × 10 -12 [F / m]
A: Electrode area [m 2 ]
t: Thickness of dielectric [m]
[0040]
The value of the relative dielectric constant can be adjusted by the thickness of the dielectric, as long as the type of ceramic and the electrode area are the same. Therefore, it is possible to provide a portion having a high dielectric constant and a portion having a low dielectric constant depending on the region of the substrate which is a feature of the present patent. When a portion with a low dielectric constant is required, the receiving powder is made into a slurry and printed on a substrate. On the other hand, when a high dielectric constant is required, the dielectric powder is manufactured by sintering the dielectric powder as described above, polarizing it, pulverizing it again, printing it in a slurry state, and printing. Both printed dielectrics can be maintained without lowering the dielectric constant of the dielectric powder by setting the drying temperature of the substrate below 120 ° C.
[0041]
FIG. 6 shows an SEM photograph of barium titanate finely pulverized after sintering. As a result of the implementation, the relative permittivity of the high permittivity portion is 32 and the characteristic target value is 10 or more, so that the performance is sufficiently satisfied. The dielectric loss (tan δ at 1 MHz) is 0.017, which sufficiently satisfies the target value of 0.05. Detailed data is shown in Table 1.
[0042]
[Table 1]
<Example 2>
<Preparation of varistor filler>
A varistor is a non-ohmic (non-linear; current-voltage is not in a proportional relationship) resistance element whose resistance value changes with voltage. The voltage-current characteristics are represented by Equation 6.
[0044]
I = (V / C) α ... Equation 6
I: current, V: voltage, C: constant, α: non-linear index
[0045]
It is the first time that a silicon carbide varistor has been put to practical use as an arrester element. As is clear from the equation, the larger the value of α, the sharper the current / voltage characteristics rise. The α of the conventional silicon carbide varistor was about 2 to 7, but after the zinc oxide (ZnO) varistor became available, the value thereof became 20 to 100 in a bulk body. Therefore, a varistor according to the purpose is used. In the substrate of the present invention, a value of 3 or more can be obtained, which is a satisfactory value as a thick film on a non-bulk substrate.
[0046]
It is configured so that fine powders of bismuth oxide, antimony oxide and the like added so as to exhibit varistor characteristics are surrounded around zinc oxide particles. Regarding the production results and evaluation of the varistor filler, the α value is 3.8, the capacitance is 300 to 400 picofarads (pF), and the current-voltage characteristics change from 15 to 25 V at 10 μA to 30 A. I was able to. The measurement results are shown in FIG. FIG. 4 shows an SEM photograph of the zinc oxide varistor.
[0047]
<Example 3>
To 100 parts by weight of a phenol formaldehyde resin dissolved in a solvent, 300 parts by weight of barium titanate previously baked and solidified at 1260 ° C., polarized, and ground to a particle size of 1 μm or less, and a dispersant (trade name: 9SA, manufactured by Ajinomoto Fine-Techno) 5 parts by weight, 2 parts by weight of a fluorine-based nonionic additive, and 5 parts by weight of butyl cellosolve as a solvent were added and kneaded to obtain a ferroelectric paste 1.
[0048]
Next, 170 parts by weight of scaly fine silver powder (
[0049]
<Example 4>
200 parts by weight of barium titanate (accepting powder) having a particle size of 1 μm or less and 100 parts by weight of barium titanate (accepting powder) having a particle size of 0.4 μm or less are mixed with 100 parts by weight of a phenol formaldehyde resin dissolved in a solvent. Then, 5 parts by weight (manufactured by Ajinomoto Fine Techno Co., trade name: 9SA) as a dispersant, 2 parts by weight of a fluorine-based nonion-type additive, and 5 parts by weight of butyl cellosolve as a solvent are added. And kneaded to obtain a dielectric paste 1. The
[0050]
<Example 5>
100 parts by weight of a phenol formaldehyde resin dissolved in a solvent was previously baked and hardened at 1260 ° C., polarized, and then 200 parts by weight of barium titanate pulverized to a particle size of 1 μm or less and barium titanate having a particle size of 0.4 μm or less (receiving powder) 100 parts by weight), and the whole amount of the mixed powder which is hardly agglomerated was added. As a dispersant, 5 parts by weight (manufactured by Ajinomoto Fine Techno Co., trade name: 9SA), 2 parts by weight of a fluorine-based nonionic additive, and a solvent were added. Then, 5 parts by weight of butyl cellosolve was added and kneaded to obtain a dielectric paste 1.
[0051]
The
[0052]
<Example 6>
40 parts by weight of a brominated bisphenol A type epoxy resin, 10 parts by weight of a brominated phenol novolak type epoxy resin, 20 parts by weight of a brominated o-cresol type epoxy resin, 20 parts by weight of a bisphenol A type epoxy resin, and 10 parts by weight of a system diluent , 5 parts by weight of a dicyandiamide-based curing agent, 2 parts by weight of an imidazole-based curing agent, and 0 to 15 parts by weight of 2,4-diamino-6-vinyl-S-triazine / isocyanuric acid adduct were kneaded to obtain a binder resin 1. .
[0053]
Next, after polarization, 200 parts by weight of barium titanate pulverized to a particle size of 1 μm or less and 100 parts by weight of barium titanate (reception powder) having a particle size of 0.4 μm or less are mixed with the binder resin 1 so as to be hardly aggregated. The whole mixed powder was added and kneaded to obtain a
[0054]
Next, 170 parts by weight of scaly fine silver powder (particle diameter: 3 to 6 μm) and 300 parts by weight of spherical fine silver powder (particle diameter: 0.2 to 2 μm) were added to the binder resin 1 and kneaded to obtain a
[0055]
Further, 70 parts by weight of a brominated bisphenol A epoxy resin, 30 parts by weight of a brominated phenol novolak type epoxy resin, 5 parts by weight of a dicyandiamide-based curing agent, 1 part by weight of an imidazole-based curing agent, 80 parts by weight of methyl ethyl ketone, and 20 parts by weight of dimethylformamide A varnish 4 was prepared by uniformly dispersing the varnish 4 in a glass cloth. The varnish 4 was impregnated in a glass cloth, dried, laminated, and heated and pressed to prepare a
[0056]
The
[0057]
<Example 7>
15 parts by weight of a brominated bisphenol A type epoxy resin, 20 parts by weight of a brominated o-cresol type epoxy resin, 10 parts by weight of a bisphenol A type epoxy resin, and 0.5 part by weight of zinc octylate as a catalyst are uniformly kneaded to obtain a resin A. Build. 80 parts by weight of barium titanate, which was previously baked and solidified at 1260 ° C. in 40.5 parts by weight of resin A, polarized, and then pulverized to a particle size of 1 μm or less, and 40 parts by weight of barium titanate (reception powder) having a particle size of 0.4 μm or less Were mixed, and the whole amount of the mixed powder which was hardly agglomerated was added and kneaded to obtain a
[0058]
Next, 180 parts by weight of barium titanate receiving powder (particle size: 1 μm) was added to 60 parts by weight of the liquid BT resin and kneaded to obtain a
Next, 170 parts by weight of scaly fine silver powder (
[0059]
On the other hand, 170 parts by weight of scaly fine silver powder (
[0060]
Further, in 55 parts by weight of a BT resin and 45 parts by weight of a brominated bisphenol A type epoxy resin, 0.01 part by weight of zinc octylate and 0.1 part by weight of a peroxide-based catalyst were uniformly dissolved in 100 parts by weight of methyl ethyl ketone to obtain Varnish 6. Was. A glass cloth impregnated with the varnish 6 and dried were laminated and heated and pressed to obtain a substrate 7.
[0061]
160.5 parts by weight of the conductive paste 4 and 240 parts by weight of the
[0062]
<Results of Examples 3 to 7>
[0063]
[Table 2]
[0064]
【The invention's effect】
As described above, according to the present invention, the mounting process is omitted by directly printing the dielectric on the substrate, instead of the conventional method of mounting electronic components such as capacitors on the substrate one by one. The substrate can be cured at a conventional drying temperature (<200 ° C.) by a method in which a filler is dispersed in a predetermined organic solvent or a binder resin, and a slurry or paste is printed. In addition, in the epoxy resin system, by adding the above-described migration inhibitor, ionization of silver was suppressed, and ion migration could be prevented for up to 2000 hours. On the other hand, in the BT resin system, the resin itself has an ion migration preventing performance, so that it is not necessary to add an inhibitor again. Furthermore, by using the same or similar resin material for the substrate, conductive circuit, dielectric layer, varistor layer, undercoat layer, overcoat layer, etc., stable characteristics are ensured even after thermal processes such as solder reflow. become able to. Therefore, the substrate according to the present invention can increase the added value of the substrate. In addition, since it can be attached to a substrate by printing, there is a feature that the size of the area (the size of parts) can be freely adjusted. Therefore, there is an effect that it is possible to make the component size smaller than before.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a manufacturing process of a printed circuit board according to the present invention.
FIG. 2 is an explanatory diagram of a comparative model of a dielectric powder before and after sintering and a comparative model in which high dielectric particles and low dielectric particles are mixed.
FIG. 3 is a graph showing current-voltage characteristics of a zinc oxide varistor on a substrate.
FIG. 4 is an SEM photograph of finely ground zinc oxide after sintering.
5A and 5B are a plan view and a cross-sectional view illustrating a structure of a device according to the present invention.
FIG. 6 is an SEM photograph of barium titanate finely pulverized after sintering.
FIG. 7 is a graph showing the effect of adding a migration inhibitor to an epoxy resin system.
[Explanation of symbols]
1 ... substrate
2 ... Lower electrode (conductive circuit)
3 ・ ・ ・ Undercoat layer buried and smoothed by polishing
4 ... Dielectric layer or varistor layer
5 Upper electrode (conductive circuit)
6 ... Overcoat layer
Claims (9)
特性発現部位がバインダー樹脂中に誘電体微粉末またはバリスタ特性をもつ微粉末を分散させたペースト状組成物またはバインダー樹脂のみを印刷して硬化させることにより下部電極上に形成され、
上部電極が特性発現部位と同等の収縮率を持つバインダー樹脂中に導電性金属粉末を混合した導電性ペーストを用いて印刷し、硬化させることにより特性発現部位上に形成されている
ことを特徴とするプリント配線基板。A lower electrode is formed on the substrate by a pattern etching method,
The characteristic expression site is formed on the lower electrode by printing and curing only the paste composition or the binder resin in which the dielectric fine powder or the fine powder having varistor characteristics is dispersed in the binder resin,
The upper electrode is printed on a conductive paste obtained by mixing a conductive metal powder in a binder resin having the same shrinkage ratio as the characteristic manifestation site, and is formed on the characteristic manifestation site by curing. Printed wiring board.
バインダー樹脂中に誘電体微粉末またはバリスタ特性をもつ微粉末を分散させたペースト状組成物またはバインダー樹脂のみを印刷して硬化させることにより下部電極上に特性発現部位を形成し、
特性発現部位と同等の収縮率を持つバインダー樹脂中に導電性金属粉末を混合した導電性ペーストを用いて印刷し、硬化させることにより特性発現部位上に上部電極を形成した
ことを特徴とするプリント配線基板の製造方法。Form a lower electrode on the substrate by pattern etching method,
Forming a characteristic expression site on the lower electrode by printing and curing only the paste composition or the binder resin in which the dielectric fine powder or the fine powder having varistor characteristics are dispersed in the binder resin,
Print using a conductive paste in which conductive metal powder is mixed in a binder resin having the same shrinkage ratio as the characteristic manifestation site, and forming the upper electrode on the characteristic manifestation site by curing Manufacturing method of wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158839A JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158839A JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006459A true JP2004006459A (en) | 2004-01-08 |
| JP3881286B2 JP3881286B2 (en) | 2007-02-14 |
Family
ID=30428877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158839A Expired - Fee Related JP3881286B2 (en) | 2002-05-31 | 2002-05-31 | Printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881286B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156934A (en) * | 2004-12-01 | 2006-06-15 | Samsung Electro Mech Co Ltd | Printed board with built-in capacitor and its manufacturing method |
| JP2006245588A (en) * | 2005-03-02 | 2006-09-14 | Samsung Electro Mech Co Ltd | Built-in capacitor type printed circuit board and method of manufacturing same |
| JP2008098646A (en) * | 2007-10-17 | 2008-04-24 | Sharp Corp | Semiconductor device |
| JP2010278217A (en) * | 2009-05-28 | 2010-12-09 | Nec Corp | Capacitor, wiring board, and methods of manufacturing these |
| JP2011119758A (en) * | 2011-02-16 | 2011-06-16 | Sharp Corp | Semiconductor device |
| WO2012152016A1 (en) * | 2011-05-11 | 2012-11-15 | 深圳光启高等理工研究院 | Method for preparing dielectric substrate |
-
2002
- 2002-05-31 JP JP2002158839A patent/JP3881286B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156934A (en) * | 2004-12-01 | 2006-06-15 | Samsung Electro Mech Co Ltd | Printed board with built-in capacitor and its manufacturing method |
| JP2006245588A (en) * | 2005-03-02 | 2006-09-14 | Samsung Electro Mech Co Ltd | Built-in capacitor type printed circuit board and method of manufacturing same |
| US7564116B2 (en) | 2005-03-02 | 2009-07-21 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with embedded capacitors therein and manufacturing process thereof |
| JP2008098646A (en) * | 2007-10-17 | 2008-04-24 | Sharp Corp | Semiconductor device |
| JP2010278217A (en) * | 2009-05-28 | 2010-12-09 | Nec Corp | Capacitor, wiring board, and methods of manufacturing these |
| JP2011119758A (en) * | 2011-02-16 | 2011-06-16 | Sharp Corp | Semiconductor device |
| WO2012152016A1 (en) * | 2011-05-11 | 2012-11-15 | 深圳光启高等理工研究院 | Method for preparing dielectric substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881286B2 (en) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001060767A (en) | Method for manufacturing ceramic board and unfired ceramic board | |
| CN100503718C (en) | Compositions with polymers for advanced materials | |
| KR100867288B1 (en) | Conductor paste and method for the production thereof | |
| JPH0387091A (en) | Alumina multilayer wiring board having high dielectric layer | |
| CN110310829A (en) | Buried capacitor material, preparation method and printed wiring board | |
| JP3881286B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP5458862B2 (en) | Heat-curable silver paste and conductor film formed using the same | |
| US5334411A (en) | Multilayer ceramic capacitor manufacturing process | |
| US6824603B1 (en) | Composition and method for printing resistors, capacitors and inductors | |
| KR101348950B1 (en) | Via paste for non-sintering ceramic hybrid substrate and producing method the same | |
| JP4356293B2 (en) | High dielectric composition | |
| JP2004096010A (en) | Laminated ceramic electronic component fabricating process | |
| JP2004281169A (en) | Polymer composite high dielectric constant material, multilayer wiring board and module board | |
| WO2001082315A1 (en) | Compositions and method for printing resistors, capacitors and inductors | |
| CN113242774B (en) | Silver paste | |
| Walton | Principles of thick film materials formulation | |
| JP2006351390A (en) | Composite material | |
| JP3443436B2 (en) | Multilayer circuit board with built-in capacitance | |
| TW200908828A (en) | Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate | |
| JPH10178249A (en) | Wiring board and its manufacture | |
| JPH10190241A (en) | Multi-layer interconnection board | |
| JPH09293952A (en) | Manufacture of wiring board | |
| JP3818512B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
| CN113226595B (en) | Silver paste | |
| JP2003257244A (en) | Conductive resin paste and conductive resin membrane |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061109 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |