JP3879452B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3879452B2
JP3879452B2 JP2001221118A JP2001221118A JP3879452B2 JP 3879452 B2 JP3879452 B2 JP 3879452B2 JP 2001221118 A JP2001221118 A JP 2001221118A JP 2001221118 A JP2001221118 A JP 2001221118A JP 3879452 B2 JP3879452 B2 JP 3879452B2
Authority
JP
Japan
Prior art keywords
lead
resin
die pad
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001221118A
Other languages
English (en)
Other versions
JP2003037219A (ja
Inventor
匡紀 南尾
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001221118A priority Critical patent/JP3879452B2/ja
Priority to US10/199,109 priority patent/US6909168B2/en
Publication of JP2003037219A publication Critical patent/JP2003037219A/ja
Priority to US11/090,011 priority patent/US7338838B2/en
Application granted granted Critical
Publication of JP3879452B2 publication Critical patent/JP3879452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレームを用いた樹脂封止型半導体装置において、半導体素子を搭載したダイパッド部が封止樹脂の外部に露出したタイプの樹脂封止型半導体装置およびその製造方法に関し、特にパッケージ占有率が大きい半導体素子を搭載することができ、しかも薄厚化を実現し、信頼性の高い樹脂封止型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。
【０００３】
以下、従来のダイパッド部露出型の樹脂封止型半導体装置について説明する。図８は従来の樹脂封止型半導体装置を示す図であり、図８（ａ）は平面図、図８（ｂ）は底面図、図８（ｃ）は図８（ｂ）のＡ−Ａ１箇所の断面図である。
【０００４】
図８に示すように従来の樹脂封止型半導体装置は、リードフレームのダイパッド部１０１面上の支持部１０１ａ上に半導体素子１０２が搭載され、その半導体素子１０２とインナーリード部１０３とが金属細線１０４により電気的に接続されている構造である。そしてダイパッド部１０１上の半導体素子１０２、インナーリード部１０３の外囲は封止樹脂１０５により封止されており、封止樹脂１０５の側面とインナーリード部１０３の外方側面部（末端部）とは同一面に配置されているものであり、ダイパッド部１０１の底面が封止樹脂１０５から露出しているダイパッド部露出型の樹脂封止型半導体装置である。またダイパッド部１０１はその面内に上方に突出した支持部１０１ａを有しているが、支持部１０１ａはダイパッド部１０１を板材部分を半切断状態で上方にプレス加工を施して突出されたものであり、搭載する半導体素子の底面をインナーリード部１０３の上面面よりも上方に配置するためのアップセット構造である。また半導体素子１０２と接続した金属細線１０４はインナーリード部１０３の溝部１０３ａの近傍に接続されているものである。なお図８（ｂ）の底面図において、パッケージを構成している封止樹脂１０５の各角部に露出した部位は、ダイパッド部１０１を支持している吊りリード部１０６の末端部が露出しているものである。
【０００５】
次に従来の樹脂封止型半導体装置の製造方法について説明する。
【０００６】
図９は従来の樹脂封止型半導体装置の製造方法で用いるリードフレームを示す図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）のＢ−Ｂ１箇所の断面図である。また図１０は図９に示したリードフレームを用いた従来の樹脂封止型半導体装置の製造方法を示す工程ごとの断面図である。
【０００７】
まず従来の樹脂封止型半導体装置の製造方法で用いるリードフレームについて説明する。
【０００８】
図９に示すように、従来のリードフレームは、金属板よりなる板材のフレーム枠内に設けられた半導体素子搭載用の支持部１０１ａをその面内に有したダイパッド部１０１と、ダイパッド部１０１をその先端部で支持し、末端部がフレーム枠に接続した吊りリード部１０６と、先端部がダイパッド部１０１の各辺に対向して配列され、末端部がフレーム枠に接続した複数のインナーリード部１０３とよりなるリードフレームである。そして各インナーリードの上面には複数の溝部１０３ａが形成されているものであり、先端部はテーパー構造を有している。また従来のリードレフームの板厚は概ね２００〜３００［μｍ］である。なお、リードフレームとしては、図９に示すような構成が複数個、左右、上下に連続して１フレーム枠内に形成されたものである。
【０００９】
次にリードフレームを用いた従来の樹脂封止型半導体装置の製造方法について説明する。
【００１０】
まず図１０（ａ）に示すように、前述の図９に示したような金属板のフレーム枠内に半導体素子が載置される支持部１０１ａをその上面に有した矩形状のダイパッド部１０１と、ダイパッド部１０１を支持する吊りリード部と、半導体素子を載置した場合、その載置した半導体素子と金属細線等の接続手段により電気的接続するビーム状のインナーリード部１０３とを有したリードフレームを用意する。
【００１１】
次に図１０（ｂ）に示すように、リードフレームのダイパッド部１０１の支持部１０１ａ上に半導体素子１０２を銀ペースト等の接着剤により接合する（ダイボンド工程）。
【００１２】
次に図１０（ｃ）に示すように、ダイパッド部１０１上に搭載した半導体素子１０２の表面の電極パッド（図示せず）と、リードフレームのインナーリード部１０３の先端部上面とを金属細線１０４により接続する（ワイヤーボンド工程）。ここではインナーリード部１０３の上面に設けた溝部１０３ａと溝部１０３ａとの間に金属細線１０４を接続する。
【００１３】
その後、図１０（ｄ）に示すように、封止シートをリードフレームの底面側に密着させた状態でダイパッド部１０１、半導体素子１０２、インナーリード部１０３の外囲を封止樹脂１０５により封止する。この工程ではリードフレームの各半導体素子単位で個別封止するものであり、リードフレーム上面を全面封止するものではない。またこの工程ではリードフレームの底面に封止シートを密着させて封止しているので、ダイパッド部１０１の底面を除く領域、吊りリード部、半導体素子１０２、インナーリード部１０３の底面を除く領域、および金属細線１０４の接続領域を封止するものであり、封止後は封止樹脂１０５の底面からダイパッド部１０１の底面が露出した構成となる。そして樹脂封止後はフレーム枠と接続した吊りリード部、インナーリード部１０３の末端部分を切断し、吊りリード部、インナーリード部１０３の各末端部（外方側面）が封止樹脂１０５の側面と略同一面に配列した樹脂封止型半導体装置を得るものである。
【００１４】
【発明が解決しようとする課題】
しかしながら従来の樹脂封止型半導体装置では、ダイパッド部は半切断プレスで上方に配置した支持部を備えた構造であるため、半導体素子をダイパッド部の支持部に搭載した際、支持部のアップセット量の厚み分だけ樹脂封止型半導体装置として全体厚が大きくなってしまい、要望される薄厚化に限界があるという問題があった。特に大きな半導体素子を搭載した際には、厚みによる影響が顕著にあらわれ、大型の半導体素子を搭載して薄厚化を実現するには構造上、無理があった。
【００１５】
さらにインナーリード部は実質的に片面封止構造であり、外方からの衝撃や、封止樹脂内部での応力により、インナーリード部上に接続した金属細線部分にストレスが印加され、近接の破断、接続強度などの信頼性が懸念されていた。従来の樹脂封止型半導体装置のリード構造では、インナーリード部の上面に複数の溝部を設け、溝部間に金属細線を接続することで印加ストレスを吸収、緩和していたが、複数の溝部をインナーリード部に設け、さらに金属細線を接続するボンディングエリアを確保することは、小型パッケージを構成するリード部の面積的には限界であり、片面封止構造の樹脂封止型半導体装置において、リード部の小型化とともに、金属細線の接続信頼性を向上させる必要が高まっている。
【００１６】
また従来の樹脂封止型半導体装置の製造方法において、特に樹脂封止の工程では、リードフレーム領域内で各半導体素子単位で個別封止するものであり、リードフレーム上面を全面封止するものではないため、封止後のリードフレームから樹脂封止型半導体装置を分離するには、各リードフレームごとに金型による切断を行う必要があり、製造効率の向上には限界があった。
【００１７】
本発明は前記した従来の課題を解決するものであり、樹脂封止型半導体装置自体の厚さの増加を抑えつつ、より大きな半導体素子を搭載してパッケージ占有率を向上させ、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）化を実現できる樹脂封止型半導体装置およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の樹脂封止型半導体装置は、半導体素子搭載用のダイパッド部と、前記ダイパッド部を支持した複数の吊りリード部と、前記ダイパッド部上に搭載された半導体素子と、先端部が前記ダイパッド部に対向して配列された複数のリード部と、前記半導体素子の電極と前記リード部の上面とを接続した金属細線と、前記ダイパッド部の底面を除く領域、吊りリード部、前記半導体素子、前記リード部の底面と外方側面部を除く領域、および金属細線の接続領域を封止した封止樹脂とよりなり、前記リード部の外方側面部は前記封止樹脂の側面と略同一面に配列された樹脂封止型半導体装置であって、前記リード部の前記ダイパッド部に対向した先端部は、その上面の厚みが削除された薄厚部を有している樹脂封止型半導体装置である。
【００１９】
そして具体的には、リード部のダイパッド部に対向した先端部は、その上面の厚みが前記リード部厚の概ね半分の厚みで削除された薄厚部を有している樹脂封止型半導体装置である。
【００２０】
また、リード部のダイパッド部に対向した先端部は、その上面の厚みが前記リード部厚の概ね半分の厚みで削除され、緩やかな傾斜をなした薄厚部を有している樹脂封止型半導体装置である。
【００２１】
また、ダイパッド部上に搭載された半導体素子の周縁部は、リード部の先端部上面の薄厚部に近接している樹脂封止型半導体装置である。
【００２２】
また、リード部の上面には溝部が設けられている樹脂封止型半導体装置である。
【００２３】
また、半導体素子の電極とリード部の上面とを接続した金属細線のうち、前記リード部に接続された部分は、前記リード部の上面の溝部の近傍に接続されている樹脂封止型半導体装置である。
【００２４】
また、ダイパッド部の底面には溝部が設けられている樹脂封止型半導体装置である。
【００２５】
また、半導体素子の電極とリード部の上面とを接続した金属細線のうち、前記リード部に接続された部分は、前記リード部の薄厚部から離れて接続されている樹脂封止型半導体装置である。
【００２６】
また、ダイパッド部の上面とリード部の薄厚部以外の上面とは同一面に配置されている樹脂封止型半導体装置である。
【００２７】
また、外形は直方体である樹脂封止型半導体装置である。
【００２８】
本発明の樹脂封止型半導体装置の製造方法は、板材よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部と、前記ダイパッド部をその先端部で支持し、末端部が前記フレーム枠に接続した吊りリード部と、先端部が前記ダイパッド部に対向して配列され、末端部が前記フレーム枠に接続した複数のリード部とよりなるリードフレームであって、前記リード部の前記ダイパッド部に対向した先端部上面の厚みが薄くなった薄厚部を有したリードフレームを用意する工程と、用意したリードフレームの前記ダイパッド部上に半導体素子をその主面を上にして搭載する工程と、前記ダイパッド部上に搭載した前記半導体素子の電極と、前記リードフレームの前記リード部の上面の薄厚部以外の面とを金属細線により接続する工程と、前記リードフレームの上面側を封止樹脂により樹脂封止し、前記ダイパッド部の底面を除く領域、吊りリード部、前記半導体素子、前記リード部の底面を除く領域、および金属細線の接続領域を封止する工程とよりなる樹脂封止型半導体装置の製造方法である。
【００２９】
具体的には、樹脂封止の工程の後、吊りリード部、リード部の末端部分を切断し、前記吊りリード部、前記リード部の各末端部を封止樹脂の側面と略同一面に配列する樹脂封止型半導体装置の製造方法である。
【００３０】
また、用意したリードフレームのダイパッド部上に半導体素子をその主面を上にして搭載する工程では、前記リードフレームのリード部の先端部上面の薄厚部にその周縁部が近接するような大きさの半導体素子を搭載する樹脂封止型半導体装置の製造方法である。
【００３１】
また本発明の樹脂封止型半導体装置の製造方法は、板材よりなるフレーム枠内に設けられた複数のリードユニットで構成されたリードフレームであって、半導体素子搭載用のダイパッド部と、前記ダイパッド部をその先端部で支持し、末端部が前記フレーム枠に接続した吊りリード部と、先端部が前記ダイパッド部に対向して配列され、末端部が前記フレーム枠に接続した複数のリード部であって、前記リード部の前記ダイパッド部に対向した先端部上面の厚みが薄くなった薄厚部を有したリード部とよりなるリードユニットを１ユニットとして、前記ユニットを複数ユニット有し、各リードユニット間のフレーム枠の板材厚は薄厚となっているリードフレームを用意する工程と、用意したリードフレームの各リードユニットの各ダイパッド部上に半導体素子をその主面を上にして搭載する工程と、前記ダイパッド部上に搭載した前記半導体素子の電極と、前記リードフレームの各リードユニットのリード部の上面の薄厚部以外の面とを金属細線により接続する工程と、前記リードフレームの各ユニット全域の上面側を封止樹脂により樹脂封止し、前記ダイパッド部の底面を除く領域、吊りリード部、前記半導体素子、前記リード部の底面を除く領域、および金属細線の接続領域を封止する工程と、前記リードフレームの板材が薄厚となっている各ユニット間を切断することにより、吊りリード部、リード部の末端部分が切断され、前記吊りリード部、前記リード部の各末端部を封止樹脂の側面と略同一面に配列した外形が直方体の樹脂封止型半導体装置の個片を得る工程とよりなる樹脂封止型半導体装置の製造方法である。
【００３２】
具体的には、用意したリードフレームの各リードユニットの各ダイパッド部上に半導体素子をその主面を上にして搭載する工程では、前記リードフレームのリード部の先端部上面の薄厚部にその周縁部が近接するような大きさの半導体素子を搭載する樹脂封止型半導体装置の製造方法である。
【００３３】
前記構成の通り、本発明の樹脂封止型半導体装置は、リード部のダイパッド部に対向した先端部は、その上面の厚みが薄くなった薄厚部を有しているので、ダイパッド部上面とリード部の上面とを同一面としても、ダイパッド部上に搭載した半導体素子の周縁部をそのリード部の先端部上面の薄厚部に近接させることができ、リード部と半導体素子との接触を避けつつ、大型の半導体素子を搭載して、ＣＳＰ化を実現できるものである。そしてリード部の先端部が薄厚部を有しているので、ダイパッド部に上方にあげた支持部を設けてアップセットする必要はなく、樹脂封止型半導体装置としてチップ占有率を高めて薄厚化を実現できるものである。本発明の樹脂封止型半導体装置ではパッケージ（封止樹脂）に対するチップ占有率を７０［％］以上に高めてＣＳＰ化を実現できるものである。
【００３４】
また、リード部のダイパッド部に対向した先端部は、緩やかな傾斜をなしてリード厚の概ね半分の厚みで薄くなった薄厚部を有しているので、リード部に印加される外部または封止樹脂内からの応力による金属細線の接続部分に対する影響を低減し、接続の信頼性を高めることができる。
【００３５】
また本発明の樹脂封止型半導体装置の製造方法では、リード部のダイパッド部に対向した先端部上面の厚みが薄くなった薄厚部を有したリードフレームを用いるため、リード部の先端部上面の薄厚部にその周縁部が近接するような大きさの半導体素子を搭載することができ、樹脂封止型半導体装置としてチップ占有率を高めてＣＳＰ化を図り、薄厚化を実現できる製造方法である。
【００３６】
また、リードフレームとして、１枚の板材のフレーム枠内に複数のリードユニットを有し、各リードユニット間のフレーム枠の板材厚は薄厚となっているリードフレームを用いているので、リードフレームの各ユニット全域の上面側を封止樹脂により樹脂封止でき、リードフレームの板材が薄厚となっている各ユニット間を切断することにより、吊りリード部、リード部の末端部分が切断され、吊りリード部、リード部の各末端部を封止樹脂の側面と略同一面に配列した外形が直方体の樹脂封止型半導体装置を得ることができ、製造効率を高めることができる。
【００３７】
【発明の実施の形態】
以下、本発明の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【００３８】
図１は本実施形態の樹脂封止型半導体装置を示す図であり、図１（ａ）は平面図、図１（ｂ）は底面図、図１（ｃ）は図１（ｂ）のＣ−Ｃ１箇所の断面図である。
【００３９】
図１に示すように、本実施形態の樹脂封止型半導体装置は、リードフレームを用いた樹脂封止型半導体装置において、パッケージ面積に対するチップ面積占有率を大きくしてＣＳＰ化を実現することに主眼をおいたものであり、半導体素子搭載用のダイパッド部１と、そのダイパッド部１を各角部で支持した複数の吊りリード部２と、ダイパッド部１上に接着剤により搭載された半導体素子３と、先端部がダイパッド部１の各辺にそれぞれ対向して配列され、上面に溝部４ａが設けられた複数のインナーリード部４と、半導体素子３の電極とインナーリード部４の上面に設けたボンディングエリアとを接続した金属細線５と、ダイパッド部１の底面を除く領域、吊りリード部２、半導体素子３、インナーリード部４の底面と外方側面部を除く領域、および金属細線５の接続領域を封止した封止樹脂６とよりなり、インナーリード部４の外方側面部は封止樹脂６の側面と略同一面に配列された樹脂封止型半導体装置である。そしてインナーリード部４のダイパッド部１に対向した先端部上面は、その厚みが薄くなった薄厚部７を有しているものであり、ダイパッド部１の上面とインナーリード部４の薄厚部７以外の上面とは同一面に配置されているものである。
【００４０】
詳細には、インナーリード部４のダイパッド部１に対向した先端部は、緩やかな曲面の傾斜部分７ａを構成して、インナーリード部４の厚みの概ね半分の厚みで上面部が薄くなった薄厚部７を有しているものであり、実際にはリード部分に対してハーフエッチングにより薄厚部７が形成されたものである。またインナーリード部４の上面には２つの溝部４ａが設けられ、半導体素子３の電極とインナーリード部４の上面とを接続した金属細線５のうち、インナーリード部４上面に接続された部分は、インナーリード部４の上面の溝部４ａの近傍側でインナーリード部４の薄厚部７から離れて接続されており、たとえインナーリード部４に応力が印加されたとしても、溝部４ａでリード変形し、さらに薄厚部７が傾斜部分７ａをなしているので、効果的に応力を吸収し、接続部分の信頼性を高めることができる構造を有しているものである。すなわち、インナーリード部４に伝搬する応力を薄厚部７の傾斜部分７ａで徐々に受け、溝部４ａでリード変形により吸収できるので、インナーリード部４に対しては複数の溝部４ａを設ける必要はなく、ボンディングエリアを確保して小型のリード構造と信頼性とを実現できるものである。なお、本実施形態では、薄厚部７の構成は緩やかな曲面による傾斜部分７ａを有して上面部分のリード部材厚が削除されたものであるが、薄厚部７の構成として曲面による傾斜部分７ａの他、直線状の傾斜部分としてもよい。また金属細線５を接続する箇所を薄厚部７から離す場合には、薄厚部７に傾斜部分を設けず、段差状に薄厚部を形成してもよい。また溝部４ａを設ける箇所はインナーリード部４の薄厚部７以外の箇所でよいが、インナーリード部４の長さ、薄厚部７の長さによっては、薄厚部７上に設けてもリードに印加される応力を吸収できるものである。
【００４１】
また本実施形態の樹脂封止型半導体装置では、ダイパッド部１の底面には溝部１ａが設けられており、樹脂封止の際の樹脂バリ発生を防止できるものである。したがって封止樹脂６から露出したダイパッド部１の底面には封止樹脂６の回り込みがなく、確実に露出しているものである。
【００４２】
そして本実施形態の樹脂封止型半導体装置では、ダイパッド部１上に搭載された半導体素子３の周縁部は、インナーリード部４の先端部上面の薄厚部７に近接している構造であり、従来に比較して大きな面積の半導体素子が搭載されており、パッケージ（封止樹脂６）内の半導体素子３の占有率を７０［％］以上、具体的には８０［％］にまで高めて、ＣＳＰ化を実現できるものである。すなわち、インナーリード部４のダイパッド部１に対向した先端部上面は、その厚みが薄く構成され、先端部は薄厚部７を有しているので、ダイパッド部１上に搭載した半導体素子３の周縁部をそのインナーリード部４の先端部上面の薄厚部７に近接させることができ、インナーリード部４と半導体素子３との接触を避けつつ、大型の半導体素子を搭載して、ＣＳＰ化を実現できるものである。しかもインナーリード部４の先端部上面が薄厚部７を有しているので、ダイパッド部１に上方にあげた支持部を設けてアップセットする必要はなく、樹脂封止型半導体装置としてチップ占有率を高めて薄厚化を実現できるものである。本実施形態では、２００［μｍ］厚の半導体素子を用い、全体厚として０．５［ｍｍ］厚の樹脂封止型半導体装置を実現している。なお、本実施形態ではインナーリード部４の先端部を半導体素子３の周縁部に近接させているが、インナーリード部４の先端部の薄厚部７を搭載した半導体素子３の下面に延在するように設計してもよいし、インナーリード部４の先端部の薄厚部７に覆い被さるような大型の半導体素子を搭載してもよい。
【００４３】
次に本実施形態の樹脂封止型半導体装置の製造方法について説明する。
【００４４】
図２，図３は本実施形態の樹脂封止型半導体装置の製造方法を示す図であり、図２は樹脂封止型半導体装置の製造方法で用いるリードフレームを示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＤ−Ｄ１箇所の断面図である。図３は製造方法の主要な工程を示す断面図である。
【００４５】
まず本実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームについて説明する。
【００４６】
図２に示すように、本実施形態のリードフレームは、銅材または４２−アロイ等の通常のリードフレームに用いられている金属板よりなるフレーム枠８内に設けられた半導体素子搭載用のダイパッド部１と、ダイパッド部１の各角部をその先端部で支持し、末端部がフレーム枠８に接続した吊りリード部２と、先端部がダイパッド部１に対向して配列され、末端部がフレーム枠８に接続した複数のインナーリード部４とよりなるリードフレームであって、インナーリード部４のダイパッド部１に対向した先端部上面の厚みが、ハーフエッチング加工により概ね半分の厚みに薄くなった薄厚部７を有したリードフレームである。そして先端部の上面部は、緩やかな傾斜部分７ａを構成して、インナーリード部４の厚みの概ね半分の厚みで薄くなった薄厚部７である。またインナーリード部４の上面には２つの溝部４ａが設けられ、また図中の破線で示した構成のように、ダイパッド部１の底面には溝部１ａが円形環状に設けられているものである。また本実施形態のリードフレームの板厚は２００〜３００［μｍ］の範囲で、２５０［μｍ］のものを用いている。
【００４７】
以下、前述のリードフレームを用いて樹脂封止型半導体装置を製造する工程について説明する。
【００４８】
まず図３（ａ）に示すように、銅材または４２−アロイ等の通常のリードフレームに用いられている金属板よりなるフレーム枠内に設けられた半導体素子搭載用のダイパッド部１と、ダイパッド部１の各角部をその先端部で支持し、末端部がフレーム枠に接続した吊りリード部と、先端部がダイパッド部１に対向して配列され、末端部がフレーム枠に接続した複数のインナーリード部４とよりなるリードフレームであって、インナーリード部４のダイパッド部１に対向した先端部上面の厚みが薄くなった薄厚部７を有したリードフレームを用意する。
【００４９】
次に図３（ｂ）に示すように、用意したリードフレームのダイパッド部１上に接着剤（図示せず）を介して半導体素子３をその主面を上にして搭載する。この時、本実施形態では、用いるリードフレームの各インナーリード部４の先端部の上面は、その厚みが薄くなった薄厚部７を有しているので、インナーリード部４の先端部近傍、または薄厚部７上までオーバーラップするような大きな面積の半導体素子３を搭載しても、インナーリード部４と半導体素子３との接触を避けて搭載できるものである。
【００５０】
次に図３（ｃ）に示すように、ダイパッド部１上に搭載した半導体素子３の電極と、インナーリード部４の上面の薄厚部以外の面の例えば溝部４ａと溝４ａとの間とを金属細線５により電気的に接続する。ここでは半導体素子３の電極とインナーリード部４の上面とを接続した金属細線５のうち、インナーリード部４上面に接続された部分は、インナーリード部４の上面の溝部４ａの近傍側でインナーリード部４の薄厚部７から離して接続するものであり、応力対策として薄厚部７上には接続しないものである。
【００５１】
そして図３（ｄ）に示すように、リードフレームの上面側を封止樹脂６により樹脂封止し、ダイパッド部１の底面を除く領域、吊りリード部、半導体素子３、インナーリード部４の底面を除く領域、および金属細線５の接続領域を封止する。そして樹脂封止の工程の後、吊りリード部、インナーリード部４の末端部分を切断し、吊りリード部、インナーリード部４の各末端部を封止樹脂６の側面と略同一面に配列することにより、樹脂封止型半導体装置を実現できる。この樹脂封止の工程では、リードフレームの底面側に封止シートを密着させて樹脂封止するものであり、これにより片面封止が可能となり、ダイパッド部１等、封止樹脂６から露出させたい部位を確実に露出させることができるものである。
【００５２】
本実施形態の樹脂封止型半導体装置の製造方法により、インナーリード部４のダイパッド部１に対向した先端部上面の厚みが薄くなった薄厚部７を有したリードフレームを用いるため、インナーリード部４の先端部上面の薄厚部７にその周縁部が近接するような大きな面積の半導体素子３を搭載することができ、樹脂封止型半導体装置としてチップ占有率を高めてＣＳＰ化を図り、またダイパッド部１はアップセット処理する必要がないため、樹脂封止型半導体装置として極めて薄厚化を図ることができる製造方法である。
【００５３】
次に本発明の樹脂封止型半導体装置の別の実施形態について図面を参照しながら説明する。図４は本実施形態の樹脂封止型半導体装置を示す図であり、図４（ａ）は平面図、図４（ｂ）は底面図、図４（ｃ）は図４（ｂ）のＥ−Ｅ１箇所の断面図である。
【００５４】
図４に示すように、本実施形態の樹脂封止型半導体装置は基本構造としては前述の図に示した構造と同様であり、半導体素子搭載用のダイパッド部１と、そのダイパッド部１を各角部で支持した複数の吊りリード部２と、ダイパッド部１上に接着剤により搭載された半導体素子３と、先端部がダイパッド部１の各辺にそれぞれ対向して配列され、上面に溝部４ａが設けられた複数のインナーリード部４と、半導体素子３の電極とインナーリード部４の上面に設けたボンディングエリアとを接続した金属細線５と、ダイパッド部１の底面を除く領域、吊りリード部２、半導体素子３、インナーリード部４の底面と外方側面部を除く領域、および金属細線５の接続領域を封止した封止樹脂６とよりなり、インナーリード部４の外方側面部は封止樹脂６の側面と略同一面に配列された樹脂封止型半導体装置である。そしてインナーリード部４のダイパッド部１に対向した先端部上面は、その厚みが薄くなった薄厚部７を有し、かつ先端部の上面部は、緩やかな傾斜部分７ａを構成して、インナーリード部４の厚みの概ね半分の厚みで薄くなった薄厚部７を有しているものである。
【００５５】
本実施形態の樹脂封止型半導体装置は、図１に示した形態とは異なり、外形が直方体状をなし、またインナーリード部４の外方側面は封止樹脂６の側面と同一面に配置されているが、その外方側面のインナーリード部４の下面はその厚みが薄くなった薄厚部９を有しているものである。したがって本実施形態の樹脂封止型半導体装置は図４（ｂ）に示すように、インナーリード部４の外方側面の下面は封止樹脂６内に封止されているので、封止樹脂６（パッケージ）の周縁部にはインナーリード部４の底面が露出しない構造となっている。
【００５６】
次に本実施形態の樹脂封止型半導体装置の製造方法について説明する。
【００５７】
図５，図６および図７は本実施形態の樹脂封止型半導体装置の製造方法を示す図であり、図５は樹脂封止型半導体装置の製造方法で用いるリードフレームを示す図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＦ−Ｆ１箇所の断面図である。図６，図７は製造方法の主要な工程を示す断面図である。
【００５８】
まず本実施形態の樹脂封止型半導体装置の製造方法で用いるリードフレームについて説明する。
【００５９】
図５に示すように、本実施形態で用いるリードフレームは、前述と同様な金属板材よりなるフレーム枠１０内に設けられた複数のリードユニット１１で構成されたリードフレームであって、半導体素子搭載用のダイパッド部１と、そのダイパッド部１をその先端部で支持し、末端部がフレーム枠１０に接続した吊りリード部２と、先端部がダイパッド部１に対向して配列され、末端部がフレーム枠１０に接続した複数のインナーリード部４であって、そのインナーリード部４のダイパッド部１に対向した先端部上面の厚みが薄くなった薄厚部７を有したインナーリード部４とよりなるリードユニット１１を１ユニットとして、そのユニットを複数ユニット有し、各リードユニット１１間のフレーム枠１０の板材厚は薄厚部９となっているリードフレームである。図５（ａ）中、便宜上、ハッチングを付した部分が各リードユニット１１間の薄厚部９である。すなわち本実施形態で用いるリードフレームはその上面を一括で全域封止するための大型のリードフレーム基板である。また同様に各インナーリード部４の上面には溝部４ａが設けられ、ダイパッド部１の底面には破線で示した溝部１ａが設けられているものである。
【００６０】
以下、前述のリードフレームを用いて樹脂封止型半導体装置を製造する工程について説明する。
【００６１】
まず図６（ａ）に示すように、前述の図５で示したように、リードユニットとして、半導体素子搭載用のダイパッド部１と、ダイパッド部１の各角部をその先端部で支持し、末端部がフレーム枠に接続した吊りリード部と、先端部がダイパッド部１に対向して配列され、末端部がフレーム枠に接続した複数のインナーリード部４とを有し、複数ユニットよりなるリードフレームであって、インナーリード部４のダイパッド部１に対向した先端部上面の厚みが薄くなった薄厚部７を有したリードフレームを用意する。
【００６２】
次に図６（ｂ）に示すように、用意したリードフレームのリードユニットの各ダイパッド部１上に接着剤（図示せず）を介して半導体素子３をその主面を上にして搭載する。この時、本実施形態では、用いるリードフレームの各インナーリード部４の先端部の上面は、その厚みが薄くなった薄厚部７を有しているので、インナーリード部４の先端部近傍、または薄厚部７上までオーバーラップするような大きな面積の半導体素子３を搭載しても、インナーリード部４と半導体素子３との接触を避けて搭載できるものである。
【００６３】
次に図６（ｃ）に示すように、リードユニットごとの各ダイパッド部１上に搭載した半導体素子３の電極と、インナーリード部４の上面の薄厚部以外の面の例えば溝部４ａと溝４ａとの間とを金属細線５により電気的に接続する。ここでは半導体素子３の電極とインナーリード部４の上面とを接続した金属細線５のうち、インナーリード部４上面に接続された部分は、インナーリード部４の上面の溝部４ａの近傍側でインナーリード部４の薄厚部７から離して接続するものであり、応力対策として薄厚部７上には接続しないものである。
【００６４】
次に図６（ｄ）に示すように、リードフレームの各リードユニットの上面側全域を封止樹脂６により一括で樹脂封止し、ダイパッド部１の底面を除く領域、吊りリード部、半導体素子３、インナーリード部４の底面を除く領域、および金属細線５の接続領域を封止する。この樹脂封止の工程では、リードフレームの底面側に封止シートを密着させて樹脂封止するものであり、これにより片面封止が可能となり、ダイパッド部１等、封止樹脂６から露出させたい部位を確実に露出させることができるものである。
【００６５】
そして図６（ｅ）に示すように、各半導体素子３ごとであって、リードフレームの板材が薄厚となっている各ユニット間の薄厚部９をダイシングブレード１２により切断することで、吊りリード部、インナーリード部４の末端部分を切断し、吊りリード部、インナーリード部４の各末端部を封止樹脂６の側面と略同一面に配列した外形が直方体の樹脂封止型半導体装置の個片を得る。
【００６６】
図７にはリードフレームから切断分離して個片化した直方体状の樹脂封止型半導体装置を示す。図７に示す樹脂封止型半導体装置は前述の図４で示した構造と同様である。
【００６７】
以上、本実施形態の樹脂封止型半導体装置では、インナーリード部のダイパッド部に対向した先端部は、その上面厚みが薄くなった薄厚部を有しているので、ダイパッド部上に搭載した半導体素子の周縁部をそのインナーリード部の先端部上面にまで近接させることができ、インナーリード部と半導体素子との接触を避けつつ、大型の半導体素子を搭載して、チップ占有率を高め、ＣＳＰ化を実現できるものである。そしてリード部の先端部が薄厚部を有しているので、ダイパッド部に上方にあげた支持部を設けてアップセットする必要はなく、樹脂封止型半導体装置としてさらなる薄厚化を実現できるものである。
【００６８】
また樹脂封止型半導体装置の製造方法では、インナーリード部のダイパッド部に対向した先端部上面の厚みが薄くなった薄厚部を有したリードフレームを用いるため、リード部の先端部上面の薄厚部にその周縁部が近接するような大型の半導体素子を搭載することができ、樹脂封止型半導体装置としてチップ占有率を高めてＣＳＰ化を図り、薄厚化を実現できる製造方法である。また、リードフレームとして、１枚の金属板材のフレーム枠内に複数のリードユニットを有し、各リードユニット間のフレーム枠の板材厚は薄厚部となっているリードフレームを用ているので、リードフレームの各ユニット全域の上面側を封止樹脂により樹脂封止でき、リードフレームの板材が薄厚となっている各ユニット間を切断することにより、吊りリード部、インナーリード部の末端部分が切断され、吊りリード部、インナーリード部の各末端部を封止樹脂の側面と略同一面に配列した外形が直方体の樹脂封止型半導体装置を得ることができ、樹脂封止工程、切断分離工程の効率を高めて量産性に優れた製造方法を実現できる。
【００６９】
【発明の効果】
以上、本発明の樹脂封止型半導体装置は、リード部のダイパッド部に対向した先端部上面は、その厚みが削除されて薄くなった薄厚部を有しているので、ダイパッド部上に搭載した半導体素子の周縁部をそのリード部の先端部上面の薄厚部に近接させることができ、リード部と半導体素子との接触を避けつつ、大型の半導体素子を搭載して、チップ占有率を高め、ＣＳＰ化を実現できるものである。そしてリード部の先端部が薄厚部を有しているので、ダイパッド部に上方にあげた支持部を設けてアップセットする必要はなく、樹脂封止型半導体装置としてさらなる薄厚化を実現できるものである。また本発明の樹脂封止型半導体装置は、ダイパッド部に対向したリード部の先端部は、緩やかな傾斜をなしてリード厚の概ね半分の厚みで薄くなった薄厚部を有しているので、リード部に印加される外部または封止樹脂内からの応力による金属細線の接続部分に対する影響を低減し、接続の信頼性を高めることができる。
【００７０】
本発明の樹脂封止型半導体装置の製造方法では、リード部のダイパッド部に対向した先端部の厚みが薄くなった薄厚部を有したリードフレームを用いるため、リード部の先端部上面にその周縁部が近接するような大きさの半導体素子を搭載することができ、樹脂封止型半導体装置としてチップ占有率を高めてＣＳＰ化を図り、薄厚化を実現できる製造方法である。また、リードフレームとして、１枚の板材のフレーム枠内に複数のリードユニットを有し、各リードユニット間のフレーム枠の板材厚は薄厚となっているリードフレームを用ているので、リードフレームの各ユニット全域の上面側を封止樹脂により樹脂封止でき、リードフレームの板材が薄厚となっている各ユニット間を切断することにより、吊りリード部、リード部の末端部分が切断され、吊りリード部、リード部の各末端部を封止樹脂の側面と略同一面に配列した外形が直方体の樹脂封止型半導体装置を得ることができ、製造効率を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図２】本発明の一実施形態の樹脂封止型半導体装置の製造方法でのリードフレームを示す図
【図３】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図５】本発明の一実施形態の樹脂封止型半導体装置の製造方法でのリードフレームを示す図
【図６】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図７】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図８】従来の樹脂封止型半導体装置を示す図
【図９】従来の樹脂封止型半導体装置の製造方法でのリードフレームを示す図
【図１０】従来の樹脂封止型半導体装置の製造方法を示す断面図
【符号の説明】
１ ダイパッド部
１ａ 溝部
２ 吊りリード部
３ 半導体素子
４ インナーリード部
４ａ 溝部
５ 金属細線
６ 封止樹脂
７ 薄厚部
７ａ 傾斜部分
８ フレーム枠
９ 薄厚部
１０ フレーム枠
１１ リードユニット
１２ ダイシングブレード
１０１ ダイパッド部
１０１ａ 支持部
１０２ 半導体素子
１０３ インナーリード部
１０３ａ 溝部
１０４ 金属細線
１０５ 封止樹脂
１０６ 吊りリード部

Claims (13)

  1. ダイパッド部と、
    前記ダイパッド部を支持する複数の吊りリード部と、
    前記ダイパッド部上に搭載された半導体素子と、
    先端部が前記ダイパッド部に対向して配列された複数のリード部と、
    前記半導体素子の電極と前記リード部の上面とを接続した金属細線と、
    前記リード部の底面と前記リード部の前記ダイパッド部と逆側の側面とを除くように、前記吊りリード部と前記半導体素子と前記リード部と前記金属細線とを封止した封止樹脂とからなる樹脂封止型半導体装置であって、
    前記リード部の前記先端部の上面は、前記リード部の前記金属細線が接続された部分の上面より低く形成され、
    前記リード部の前記先端部は、前記半導体素子の下面に延在していることを特徴とする樹脂封止型半導体装置。
  2. リード部の先端部の厚みは、前記リード部の金属細線が接続された部分の厚みの半分の厚みであることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. リード部の上面に段差を形成することで、前記リード部の先端部の上面が、金属細線が接続された前記リード部の上面より低く形成されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  4. リード部の先端部は、曲面からなることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  5. リード部の先端部は、直線状の傾斜からなることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  6. ダイパッド部の底面が封止樹脂から露出していることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  7. リード部の上面には溝部が設けられていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  8. ダイパッド部の底面には溝部が設けられていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  9. ダイパッド部の上面とリード部の金属細線が接続された部分の上面とは同一面に配置されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  10. リード部のダイパッド部と逆側の側面側の下面は、封止樹脂によって封止されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  11. フレーム枠内に設けられた半導体素子搭載用のダイパッド部と、前記ダイパッド部と前記フレーム枠とを接続する吊りリード部と、先端部が前記ダイパッド部に対向して配列され、末端部が前記フレーム枠に接続した複数のリード部とよりなるリードフレームであって、前記リード部の前記先端部の上面が前記末端部の上面より低く形成されたリードフレームを用意する工程と、
    前記ダイパッド部上に、前記リード部の前記先端部が半導体素子の下面に延在するように前記半導体素子を搭載する工程と、
    前記半導体素子の電極と、前記リード部の上面の前記先端部以外の面とを金属細線により接続する工程と、
    前記リード部の底面を除くように、前記吊りリード部と前記半導体素子と前記リード部と前記金属細線とを樹脂封止する工程とからなることを特徴とする樹脂封止型半導体装置の製造方法。
  12. 樹脂封止の工程の後、リード部とフレーム枠とを分断し、前記リード部のダイパッド部と逆側の側面を封止樹脂の側面と同一面に形成することを特徴とする請求項１１に記載の樹脂封止型半導体装置の製造方法。
  13. フレーム枠内に設けられた複数のリードユニットで構成されたリードフレームであって、半導体素子搭載用のダイパッド部と、前記ダイパッド部と前記フレーム枠とを接続する吊りリード部と、先端部が前記ダイパッド部に対向して配列され、末端 部が前記フレーム枠に接続した複数のリード部であって、前記リード部の前記先端部の上面が前記末端部の上面より低く形成されたリード部とよりなるリードユニットを１ユニットとして、前記ユニットを複数ユニット有するリードフレームを用意する工程と、
    前記各リードユニットの各ダイパッド部上に、前記リード部の前記先端部が半導体素子の下面に延在するように前記半導体素子を搭載する工程と、
    前記半導体素子の電極と、前記リード部の上面の前記先端部以外の面とを金属細線により接続する工程と、
    前記リードフレームの各ユニット全域の上面側を封止樹脂により樹脂封止し、前記リード部の底面を除くように、前記吊りリード部と前記半導体素子と前記リード部と前記金属細線とを樹脂封止する工程と、
    前記各リードユニット間を切断することにより、前記リード部と前記フレーム枠とを分断し、前記リード部の前記ダイパッド部と逆側の側面を封止樹脂の側面と同一面に形成した樹脂封止型半導体装置を得る工程とよりなることを特徴とする樹脂封止型半導体装置の製造方法。
JP2001221118A 2001-07-23 2001-07-23 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3879452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001221118A JP3879452B2 (ja) 2001-07-23 2001-07-23 樹脂封止型半導体装置およびその製造方法
US10/199,109 US6909168B2 (en) 2001-07-23 2002-07-22 Resin encapsulation semiconductor device utilizing grooved leads and die pad
US11/090,011 US7338838B2 (en) 2001-07-23 2005-03-28 Resin-encapsulation semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001221118A JP3879452B2 (ja) 2001-07-23 2001-07-23 樹脂封止型半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006148089A Division JP4212607B2 (ja) 2006-05-29 2006-05-29 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2003037219A JP2003037219A (ja) 2003-02-07
JP3879452B2 true JP3879452B2 (ja) 2007-02-14

Family

ID=19054836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221118A Expired - Fee Related JP3879452B2 (ja) 2001-07-23 2001-07-23 樹脂封止型半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6909168B2 (ja)
JP (1) JP3879452B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP3805338B2 (ja) * 2003-11-07 2006-08-02 沖電気工業株式会社 半導体装置及びその製造方法
JP2005191158A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
JP4525277B2 (ja) 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2006162658A (ja) * 2004-12-02 2006-06-22 Sharp Corp カラーフィルタを透過又はこれに反射する光の色分割時間を変化させることができるプロジェクタ装置
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
CN101273453B (zh) * 2005-09-27 2012-09-26 松下电器产业株式会社 散热布线板及其制造方法以及使用有散热布线板的电气设备
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
JP4732138B2 (ja) * 2005-11-11 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
EP2006906A4 (en) * 2006-04-07 2011-11-16 Murata Manufacturing Co ELECTRONIC COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US7936055B2 (en) * 2006-08-23 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with interlock
TWI347664B (en) * 2007-02-07 2011-08-21 Advanced Semiconductor Eng Semiconductor chip package structure
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US8138596B2 (en) * 2007-04-17 2012-03-20 Nxp B.V. Method for manufacturing an element having electrically conductive members for application in a microelectronic package
US8106489B1 (en) * 2007-05-25 2012-01-31 Cypress Semiconductor Corporation Integrated circuit package and packaging method
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US7737538B2 (en) * 2007-11-08 2010-06-15 Visera Technologies Company Limited Semiconductor package
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US8652881B2 (en) * 2008-09-22 2014-02-18 Stats Chippac Ltd. Integrated circuit package system with anti-peel contact pads
US8278146B2 (en) 2008-12-08 2012-10-02 Stmicroelectronics Asia Pacific Pte Ltd Manufacturing method of chip package with coplanarity controlling feature
TWI392065B (zh) * 2009-06-08 2013-04-01 Cyntec Co Ltd 電子元件封裝模組
JP2011077277A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置
US8664753B2 (en) * 2009-11-25 2014-03-04 Infineon Technologies Ag Semiconductor device with protruding component portion and method of packaging
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
JP2016018846A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
JP6652117B2 (ja) 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
JP7304145B2 (ja) * 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN113451227B (zh) * 2019-03-06 2022-07-19 西安航思半导体有限公司 高可靠性qfn封装器件结构
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP3405202B2 (ja) * 1998-06-26 2003-05-12 松下電器産業株式会社 リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6204553B1 (en) * 1999-08-10 2001-03-20 Walsin Advanced Electronics Ltd. Lead frame structure
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP2001345411A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP3801121B2 (ja) * 2002-08-30 2006-07-26 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6909168B2 (en) 2005-06-21
JP2003037219A (ja) 2003-02-07
US20030015775A1 (en) 2003-01-23
US20050167855A1 (en) 2005-08-04
US7338838B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP3879452B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2002261228A (ja) リードフレーム
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3460646B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077265A (ja) 樹脂封止型半導体装置の製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4212607B2 (ja) 樹脂封止型半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
JP3921885B2 (ja) 樹脂封止型半導体装置の製造方法
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP4033780B2 (ja) 半導体装置とその製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP3449266B2 (ja) 樹脂封止型半導体装置の製造方法
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R151 Written notification of patent or utility model registration

Ref document number: 3879452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees