JP4033780B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4033780B2 JP4033780B2 JP2003032638A JP2003032638A JP4033780B2 JP 4033780 B2 JP4033780 B2 JP 4033780B2 JP 2003032638 A JP2003032638 A JP 2003032638A JP 2003032638 A JP2003032638 A JP 2003032638A JP 4033780 B2 JP4033780 B2 JP 4033780B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit
- semiconductor
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチチップ型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−９４０４０号公報
【特許文献２】
特開２００１−１１０９８１号公報
【０００４】
図２は、前記特許文献２に記載された従来のマルチチップ型の半導体装置の断面図である。
【０００５】
この半導体装置は、リードフレームのダイパッド部２に、接着剤４を介して第１半導体チップ１ａの表面（接合電極を有する面）が接合され、更に、この第１半導体チップ１ａの裏面に、接着剤５を介して第２半導体チップ１ｂの裏面が接合されている。第１半導体チップ１ａの表面の電極は、ボンディングワイヤ６ａを介してリードフレームのインナーリード部３に接続され、第２半導体チップ１ｂの表面の電極は、ボンディングワイヤ６ｂを介してリードフレームのインナーリード部３に接続されている。そして、これら全体が封止剤７によって封止されている。これにより、パッケージ・サイズを大きくすることなく、複数の半導体チップを１つの半導体装置に封止することができ、高集積化が図られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
リードフレームのダイパッド部２の片面に２つの半導体チップを搭載するため、このリードフレームのダイパッド部２とインナーリード部３に段差を設け、このダイパッド部２の凹部の底面に半導体チップ１ａを接合するようにしている。このため、リードフレームの形状が複雑になりコストが増加するという課題があった。また、第１半導体チップ１ａと第２半導体チップ１ｂは、接着剤５を介して背中合わせに接合されているため、放熱性や電磁シールドの効果が得られないという課題があった。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、半導体装置において、ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームと、前記ダイパッド部の表面と裏面にそれぞれ接着剤を介して固着された第１及び第２の半導体チップと、前記第１の半導体チップの回路面を保護するために、例えば、該第１の半導体チップの回路形成面の四隅に所定の厚さを有する絶縁性のテープを貼り付けて形成した回路面保護材と、前記第１及び第２の半導体チップの電極と前記インナーリード部を接続するボンディングワイヤと、前記第１及び第２の半導体チップと前記ボンディングワイヤを封止して保護する封止樹脂とを備えている。
【０００８】
また、本発明では半導体装置を、ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームのダイパッド部の表面に、第１の半導体チップを接着剤を介して固着する第１ダイボンド工程と、前記第１の半導体チップの回路形成面に回路面を保護するための所定の高さを有する回路面保護材を設ける保護材形成工程と、前記第１の半導体チップの回路形成面を下にしてボンディングステージに搭載し、前記ダイパッド部の裏面に第２の半導体チップを接着剤を介して固着する第２ダイボンド工程と、前記第２の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第１ワイヤボンド工程と、前記第１の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第２ワイヤボンド工程と、前記第１及び第２の半導体チップと前記ボンディングワイヤを封止樹脂で封止する樹脂封止工程とを、順次行って製造するようにしている。
【０００９】
【発明の実施の形態】
図１は、本発明の実施形態を示すマルチチップ型の半導体装置の断面図である。
この半導体装置は、２つの半導体チップ１１，１２の裏面（回路面の反対側の面）が、リードフレーム１３の両面に、それぞれ接着剤１４，１５を用いて固着されている。リードフレーム１３は、例えば、鉄−ニッケル合金や銅等の０．１ｍｍ程度の薄い金属板を打ち抜いて形成したものである。リードフレーム１３は、半導体チップ１１，１２を搭載するためのダイパッド部１３ａと、この半導体チップ１１，１２からの配線を引き出すためのインナーリード部１３ｂと、半導体装置をプリント配線基板等に機械的及び電気的に接続するためのアウターリード部１３ｃを有しており、このダイパッド部１３ａとインナーリード部１３ｂは、同一平面上に形成されている。
【００１０】
半導体チップ１１の表面の四隅には、回路面を保護するための回路面保護材として、例えば、金を０．１ｍｍ程度の高さに盛り上げた保護バンプ１６が形成されている。また、半導体チップ１１，１２の表面の電極は、それぞれ金線等のボンディングワイヤ１７，１８を介して、リードフレーム１３の対応するインナーリード部１３ｂに接続されている。そして、これらの半導体チップ１１，１２、リードフレーム１３のダイパッド部１３ａとインナーリード部１３ｂ、及びボンディングワイヤ１７，１８を含む全体が、例えば、エポキシ樹脂等の封止樹脂１９によって封止されている。
【００１１】
また、封止樹脂１９から外部に引き出されたリードフレーム１３のアウターリード部１３ｃは、鍍金が施されて所定の形状に整形されている。
【００１２】
図３及び図４は、図１の半導体装置の製造方法を示す工程図とフローチャートである。以下、これらの図３及び図４を参照しつつ、図１の半導体装置の製造方法を説明する。
【００１３】
（１） 工程１（第１ダイボンド工程）
ボンディングステージ９１の上に、金属板を打ち抜いて平面状に形成されたリードフレーム１３を配置し、このリードフレーム１３のダイパッド部１３ａに、半導体チップ１１の裏面を接着剤１４を用いて固着する。接着剤１４としては、例えば、絶縁フィルムの両面にアクリル・エポキシ樹脂系の接着剤を塗布した両面接着テープが用いられる。なお、この工程図では、半導体装置１個分について図示しているが、実際にはリードフレーム１３には複数の半導体装置に対応するダイパッド部１３ａ等が形成され、同一工程で同時に複数の半導体装置が製造されるようになっている。
【００１４】
（２） 工程２（保護材形成工程、保護バンプ形成工程）
半導体チップ１１の表面の四隅に、金線をボンディングして、高さ０．１ｍｍ程度の保護バンプ１６を形成する。
【００１５】
（３） 工程３（第２ダイボンド工程）
半導体チップ１１が固着されたリードフレーム１３を裏返しして、この半導体チップ１１の表面が下側になるように、ボンディングステージ９１の上に乗せる。この時、半導体チップ１１の表面の四隅に形成された保護バンプ１６によって、この半導体チップ１１の回路面がボンディングステージ９１の表面に接触しないように保護される。
【００１６】
その後、リードフレーム１３のダイパッド部１３ａの半導体チップ１１とは反対側の面に、半導体チップ１２の裏面を接着剤１４と同様の接着剤１５を用いて固着する。
【００１７】
（４） 工程４（第１ワイヤボンド工程）
半導体チップ１２の表面の電極と、これに対応するリードフレーム１３のインナーリード部１３ｂとの間を、ワイヤボンディング装置を使用してボンディングワイヤ１８を介して接続する。ワイヤボンディング装置は、例えば、金線等のボンディングワイヤ１８を、熱圧着と超音波振動を併用して接続するものである。
【００１８】
（５） 工程５（第２ワイヤボンド工程）
半導体チップ１２とインナーリード部１３ｂとの間にワイヤボンディングが施されたリードフレーム１３を裏返しして、この半導体チップ１２の表面が下側になるように、ボンディングステージ９１の上に乗せる。この時、既に配線された裏面のボンディングワイヤ１８が、ボンディングステージ９１の表面に接触しないように、スペーサ９２等を用いてリードフレーム１３のインナーリード部１３ｂ及びアウターリード部１３ｃを固定する。
【００１９】
その後、半導体チップ１１の表面の電極と、これに対応するリードフレーム１３のインナーリード部１３ｂとの間を、ボンディングワイヤ１７を介して接続する。
【００２０】
（６） 工程６（樹脂封止工程）
半導体チップ１１，１２とインナーリード部１３ｂとの間にワイヤボンディングが施されたリードフレーム１３を、下金型９３と上金型９４で挟み、その空間に液状のエポキシ樹脂等の封止樹脂１９を注入する。
【００２１】
（７） 工程７（鍍金工程）
封止樹脂１９が固化して半導体チップ１１，１２とボンディングワイヤ１７，１８がモールドされたあと、リードフレーム１３を金型から取り出し、リード部１３ｃを鍍金する。
【００２２】
（８） 工程８（リード整形工程）
リードフレーム１３を切断して個々の半導体装置に分離し、アウターリード部１３ｃを所定の形状に整形する。これにより、図１に示すようなマルチチップ型の半導体装置が完成する。
【００２３】
このように、本実施形態の半導体装置は、平板状のリードフレーム１３を使用しているので、このリードフレーム１３の製造工程が簡素化されてコスト削減が可能になる。また、金属製のリードフレーム１３の両面に半導体チップ１１，１２を固着しているので、放熱性と電磁シールドの効果が得られる。
【００２４】
更に、半導体チップ１１の表面の四隅に保護バンプ１６を設けているので、図３の工程３，４で半導体チップ１２を搭載したり、ワイヤボンディングを行うときに、この半導体チップ１１の表面がボンディングステージ９１に接触することがなくなり、回路面が損傷するおそれがなくなって歩留まりが向上するという利点がある。
【００２５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００２６】
（ａ） この半導体装置を構成する材料や寸法形状は一例であり、説明したものに限定するものではない。
【００２７】
（ｂ） 半導体チップ１１の表面を保護するための回路面保護材として、この半導体チップ１１の表面の四隅に金の保護バンプ１６を設けているが、その他の回路面保護材を用いることができる。
【００２８】
図５（ａ）〜（ｃ）は、本発明のその他の実施形態を示す回路面保護材の説明図である。
【００２９】
図５（ａ）では、回路面保護材として、半導体チップ１１の表面の四隅に、例えば、厚さ０．１ｍｍ程度の裏面に接着剤が塗布されたポリイミド等の保護テープ２０を貼り付けている。
【００３０】
図５（ｂ）では、半導体チップ１１の表面の周囲で、接続用の電極が形成されていない箇所に、例えば、厚さ０．１ｍｍ程度に絶縁性の塗料を塗布し、保護被膜２１を形成している。これにより、確実に回路面を保護することができる。
【００３１】
図５（ｃ）では、半導体チップ１１の表面の中央部で、接続用の電極が形成されていない箇所に、例えば、厚さ０．１ｍｍ程度に絶縁性の塗料を塗布し、保護被膜２２を形成している。これにより、更に確実に回路面の保護が可能になると共に、樹脂封止時に封止樹脂１９の未充填部が発生するおそれがなくなって歩留まりが向上する。
【００３２】
【発明の効果】
以上詳細に説明したように、本発明によれば、ダイパッド部とインナーリード部が同一平面上に形成された平板状のリードフレームを使用しているので、このリードフレームの製造工程が簡素化されてコスト削減が可能になる。また、金属製のリードフレームの両面に第１及び第２の半導体チップを固着しているので、放熱性と電磁シールドの効果が得られる。更に、第１の半導体チップの回路形成面の四隅に所定の厚さの絶縁性テープや絶縁性塗料による回路面保護材を設けている。これにより、第２の半導体チップを搭載したりワイヤボンディングを行うときに、この第１の半導体チップの表面がボンディングステージ等に接触することがなくなり、回路面の損傷を防止できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態を示すマルチチップ型の半導体装置の断面図である。
【図２】従来のマルチチップ型の半導体装置の断面図である。
【図３】図１の半導体装置の製造方法を示す工程図である。
【図４】図１の半導体装置の製造方法を示すフローチャートである。
【図５】本発明のその他の実施形態を示す回路面保護材の説明図である。
【符号の説明】
１１，１２ 半導体チップ
１３ リードフレーム
１３ａ ダイパッド部
１３ｂ インナーリード部
１３ｃ アウターリード部
１４，１５ 接着剤
１６ 保護バンプ
１７，１８ ボンディングワイヤ
１９ 封止樹脂
２０ 保護テープ
２１，２２ 保護被膜
９１ ボンディングステージ
９２ スペーサ
９３ 下金型
９４ 上金型
【発明の属する技術分野】
本発明は、マルチチップ型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−９４０４０号公報
【特許文献２】
特開２００１−１１０９８１号公報
【０００４】
図２は、前記特許文献２に記載された従来のマルチチップ型の半導体装置の断面図である。
【０００５】
この半導体装置は、リードフレームのダイパッド部２に、接着剤４を介して第１半導体チップ１ａの表面（接合電極を有する面）が接合され、更に、この第１半導体チップ１ａの裏面に、接着剤５を介して第２半導体チップ１ｂの裏面が接合されている。第１半導体チップ１ａの表面の電極は、ボンディングワイヤ６ａを介してリードフレームのインナーリード部３に接続され、第２半導体チップ１ｂの表面の電極は、ボンディングワイヤ６ｂを介してリードフレームのインナーリード部３に接続されている。そして、これら全体が封止剤７によって封止されている。これにより、パッケージ・サイズを大きくすることなく、複数の半導体チップを１つの半導体装置に封止することができ、高集積化が図られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
リードフレームのダイパッド部２の片面に２つの半導体チップを搭載するため、このリードフレームのダイパッド部２とインナーリード部３に段差を設け、このダイパッド部２の凹部の底面に半導体チップ１ａを接合するようにしている。このため、リードフレームの形状が複雑になりコストが増加するという課題があった。また、第１半導体チップ１ａと第２半導体チップ１ｂは、接着剤５を介して背中合わせに接合されているため、放熱性や電磁シールドの効果が得られないという課題があった。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明は、半導体装置において、ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームと、前記ダイパッド部の表面と裏面にそれぞれ接着剤を介して固着された第１及び第２の半導体チップと、前記第１の半導体チップの回路面を保護するために、例えば、該第１の半導体チップの回路形成面の四隅に所定の厚さを有する絶縁性のテープを貼り付けて形成した回路面保護材と、前記第１及び第２の半導体チップの電極と前記インナーリード部を接続するボンディングワイヤと、前記第１及び第２の半導体チップと前記ボンディングワイヤを封止して保護する封止樹脂とを備えている。
【０００８】
また、本発明では半導体装置を、ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームのダイパッド部の表面に、第１の半導体チップを接着剤を介して固着する第１ダイボンド工程と、前記第１の半導体チップの回路形成面に回路面を保護するための所定の高さを有する回路面保護材を設ける保護材形成工程と、前記第１の半導体チップの回路形成面を下にしてボンディングステージに搭載し、前記ダイパッド部の裏面に第２の半導体チップを接着剤を介して固着する第２ダイボンド工程と、前記第２の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第１ワイヤボンド工程と、前記第１の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第２ワイヤボンド工程と、前記第１及び第２の半導体チップと前記ボンディングワイヤを封止樹脂で封止する樹脂封止工程とを、順次行って製造するようにしている。
【０００９】
【発明の実施の形態】
図１は、本発明の実施形態を示すマルチチップ型の半導体装置の断面図である。
この半導体装置は、２つの半導体チップ１１，１２の裏面（回路面の反対側の面）が、リードフレーム１３の両面に、それぞれ接着剤１４，１５を用いて固着されている。リードフレーム１３は、例えば、鉄−ニッケル合金や銅等の０．１ｍｍ程度の薄い金属板を打ち抜いて形成したものである。リードフレーム１３は、半導体チップ１１，１２を搭載するためのダイパッド部１３ａと、この半導体チップ１１，１２からの配線を引き出すためのインナーリード部１３ｂと、半導体装置をプリント配線基板等に機械的及び電気的に接続するためのアウターリード部１３ｃを有しており、このダイパッド部１３ａとインナーリード部１３ｂは、同一平面上に形成されている。
【００１０】
半導体チップ１１の表面の四隅には、回路面を保護するための回路面保護材として、例えば、金を０．１ｍｍ程度の高さに盛り上げた保護バンプ１６が形成されている。また、半導体チップ１１，１２の表面の電極は、それぞれ金線等のボンディングワイヤ１７，１８を介して、リードフレーム１３の対応するインナーリード部１３ｂに接続されている。そして、これらの半導体チップ１１，１２、リードフレーム１３のダイパッド部１３ａとインナーリード部１３ｂ、及びボンディングワイヤ１７，１８を含む全体が、例えば、エポキシ樹脂等の封止樹脂１９によって封止されている。
【００１１】
また、封止樹脂１９から外部に引き出されたリードフレーム１３のアウターリード部１３ｃは、鍍金が施されて所定の形状に整形されている。
【００１２】
図３及び図４は、図１の半導体装置の製造方法を示す工程図とフローチャートである。以下、これらの図３及び図４を参照しつつ、図１の半導体装置の製造方法を説明する。
【００１３】
（１） 工程１（第１ダイボンド工程）
ボンディングステージ９１の上に、金属板を打ち抜いて平面状に形成されたリードフレーム１３を配置し、このリードフレーム１３のダイパッド部１３ａに、半導体チップ１１の裏面を接着剤１４を用いて固着する。接着剤１４としては、例えば、絶縁フィルムの両面にアクリル・エポキシ樹脂系の接着剤を塗布した両面接着テープが用いられる。なお、この工程図では、半導体装置１個分について図示しているが、実際にはリードフレーム１３には複数の半導体装置に対応するダイパッド部１３ａ等が形成され、同一工程で同時に複数の半導体装置が製造されるようになっている。
【００１４】
（２） 工程２（保護材形成工程、保護バンプ形成工程）
半導体チップ１１の表面の四隅に、金線をボンディングして、高さ０．１ｍｍ程度の保護バンプ１６を形成する。
【００１５】
（３） 工程３（第２ダイボンド工程）
半導体チップ１１が固着されたリードフレーム１３を裏返しして、この半導体チップ１１の表面が下側になるように、ボンディングステージ９１の上に乗せる。この時、半導体チップ１１の表面の四隅に形成された保護バンプ１６によって、この半導体チップ１１の回路面がボンディングステージ９１の表面に接触しないように保護される。
【００１６】
その後、リードフレーム１３のダイパッド部１３ａの半導体チップ１１とは反対側の面に、半導体チップ１２の裏面を接着剤１４と同様の接着剤１５を用いて固着する。
【００１７】
（４） 工程４（第１ワイヤボンド工程）
半導体チップ１２の表面の電極と、これに対応するリードフレーム１３のインナーリード部１３ｂとの間を、ワイヤボンディング装置を使用してボンディングワイヤ１８を介して接続する。ワイヤボンディング装置は、例えば、金線等のボンディングワイヤ１８を、熱圧着と超音波振動を併用して接続するものである。
【００１８】
（５） 工程５（第２ワイヤボンド工程）
半導体チップ１２とインナーリード部１３ｂとの間にワイヤボンディングが施されたリードフレーム１３を裏返しして、この半導体チップ１２の表面が下側になるように、ボンディングステージ９１の上に乗せる。この時、既に配線された裏面のボンディングワイヤ１８が、ボンディングステージ９１の表面に接触しないように、スペーサ９２等を用いてリードフレーム１３のインナーリード部１３ｂ及びアウターリード部１３ｃを固定する。
【００１９】
その後、半導体チップ１１の表面の電極と、これに対応するリードフレーム１３のインナーリード部１３ｂとの間を、ボンディングワイヤ１７を介して接続する。
【００２０】
（６） 工程６（樹脂封止工程）
半導体チップ１１，１２とインナーリード部１３ｂとの間にワイヤボンディングが施されたリードフレーム１３を、下金型９３と上金型９４で挟み、その空間に液状のエポキシ樹脂等の封止樹脂１９を注入する。
【００２１】
（７） 工程７（鍍金工程）
封止樹脂１９が固化して半導体チップ１１，１２とボンディングワイヤ１７，１８がモールドされたあと、リードフレーム１３を金型から取り出し、リード部１３ｃを鍍金する。
【００２２】
（８） 工程８（リード整形工程）
リードフレーム１３を切断して個々の半導体装置に分離し、アウターリード部１３ｃを所定の形状に整形する。これにより、図１に示すようなマルチチップ型の半導体装置が完成する。
【００２３】
このように、本実施形態の半導体装置は、平板状のリードフレーム１３を使用しているので、このリードフレーム１３の製造工程が簡素化されてコスト削減が可能になる。また、金属製のリードフレーム１３の両面に半導体チップ１１，１２を固着しているので、放熱性と電磁シールドの効果が得られる。
【００２４】
更に、半導体チップ１１の表面の四隅に保護バンプ１６を設けているので、図３の工程３，４で半導体チップ１２を搭載したり、ワイヤボンディングを行うときに、この半導体チップ１１の表面がボンディングステージ９１に接触することがなくなり、回路面が損傷するおそれがなくなって歩留まりが向上するという利点がある。
【００２５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００２６】
（ａ） この半導体装置を構成する材料や寸法形状は一例であり、説明したものに限定するものではない。
【００２７】
（ｂ） 半導体チップ１１の表面を保護するための回路面保護材として、この半導体チップ１１の表面の四隅に金の保護バンプ１６を設けているが、その他の回路面保護材を用いることができる。
【００２８】
図５（ａ）〜（ｃ）は、本発明のその他の実施形態を示す回路面保護材の説明図である。
【００２９】
図５（ａ）では、回路面保護材として、半導体チップ１１の表面の四隅に、例えば、厚さ０．１ｍｍ程度の裏面に接着剤が塗布されたポリイミド等の保護テープ２０を貼り付けている。
【００３０】
図５（ｂ）では、半導体チップ１１の表面の周囲で、接続用の電極が形成されていない箇所に、例えば、厚さ０．１ｍｍ程度に絶縁性の塗料を塗布し、保護被膜２１を形成している。これにより、確実に回路面を保護することができる。
【００３１】
図５（ｃ）では、半導体チップ１１の表面の中央部で、接続用の電極が形成されていない箇所に、例えば、厚さ０．１ｍｍ程度に絶縁性の塗料を塗布し、保護被膜２２を形成している。これにより、更に確実に回路面の保護が可能になると共に、樹脂封止時に封止樹脂１９の未充填部が発生するおそれがなくなって歩留まりが向上する。
【００３２】
【発明の効果】
以上詳細に説明したように、本発明によれば、ダイパッド部とインナーリード部が同一平面上に形成された平板状のリードフレームを使用しているので、このリードフレームの製造工程が簡素化されてコスト削減が可能になる。また、金属製のリードフレームの両面に第１及び第２の半導体チップを固着しているので、放熱性と電磁シールドの効果が得られる。更に、第１の半導体チップの回路形成面の四隅に所定の厚さの絶縁性テープや絶縁性塗料による回路面保護材を設けている。これにより、第２の半導体チップを搭載したりワイヤボンディングを行うときに、この第１の半導体チップの表面がボンディングステージ等に接触することがなくなり、回路面の損傷を防止できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態を示すマルチチップ型の半導体装置の断面図である。
【図２】従来のマルチチップ型の半導体装置の断面図である。
【図３】図１の半導体装置の製造方法を示す工程図である。
【図４】図１の半導体装置の製造方法を示すフローチャートである。
【図５】本発明のその他の実施形態を示す回路面保護材の説明図である。
【符号の説明】
１１，１２ 半導体チップ
１３ リードフレーム
１３ａ ダイパッド部
１３ｂ インナーリード部
１３ｃ アウターリード部
１４，１５ 接着剤
１６ 保護バンプ
１７，１８ ボンディングワイヤ
１９ 封止樹脂
２０ 保護テープ
２１，２２ 保護被膜
９１ ボンディングステージ
９２ スペーサ
９３ 下金型
９４ 上金型
Claims (6)
- ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームと、
前記ダイパッド部の表面と裏面にそれぞれ接着剤を介して固着された第１及び第２の半導体チップと、
前記第１の半導体チップの回路面を保護するために、該第１の半導体チップの回路形成面の四隅に所定の厚さを有する絶縁性のテープを貼り付けて形成した回路面保護材と、
前記第１及び第２の半導体チップの電極と前記インナーリード部を接続するボンディングワイヤと、
前記第１及び第２の半導体チップと前記ボンディングワイヤを封止して保護する封止樹脂とを、
備えたことを特徴とする半導体装置。 - ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームと、
前記ダイパッド部の表面と裏面にそれぞれ接着剤を介して固着された第１及び第２の半導体チップと、
前記第１の半導体チップの回路面を保護するために、該第１の半導体チップの回路形成面の周囲に絶縁性の塗料を所定の厚さに塗布して形成した回路面保護材と、
前記第１及び第２の半導体チップの電極と前記インナーリード部を接続するボンディングワイヤと、
前記第１及び第２の半導体チップと前記ボンディングワイヤを封止して保護する封止樹脂とを、
備えたことを特徴とする半導体装置。 - ダイパッド部とインナーリード部が同一平面上に形成されたリードフレームのダイパッド部の表面に、第１の半導体チップを接着剤を介して固着する第１ダイボンド工程と、
前記第１の半導体チップの回路形成面に回路面を保護するための所定の高さを有する回路面保護材を設ける保護材形成工程と、
前記第１の半導体チップの回路形成面を下にしてボンディングステージに搭載し、前記ダイパッド部の裏面に第２の半導体チップを接着剤を介して固着する第２ダイボンド工程と、
前記第２の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第１ワイヤボンド工程と、
前記第１の半導体チップの電極とこれに対応する前記インナーリード部をボンディングワイヤで接続する第２ワイヤボンド工程と、
前記第１及び第２の半導体チップと前記ボンディングワイヤを封止樹脂で封止する樹脂封止工程とを、
順次行うことを特徴とする半導体装置の製造方法。 - 前記保護材形成工程において、前記第１の半導体チップの回路形成面の四隅に金属バンプを所定の高さに盛り上げて前記回路面保護材を形成することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記保護材形成工程において、前記第１の半導体チップの回路形成面の四隅に所定の厚さを有する絶縁性のテープを貼り付けて前記回路面保護材を形成することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記保護材形成工程において、前記第１の半導体チップの回路形成面の周囲または中央部に絶縁性の塗料を所定の厚さに塗布して前記回路面保護材を形成することを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032638A JP4033780B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032638A JP4033780B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247347A JP2004247347A (ja) | 2004-09-02 |
| JP4033780B2 true JP4033780B2 (ja) | 2008-01-16 |
Family
ID=33018928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032638A Expired - Fee Related JP4033780B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033780B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4675616B2 (ja) * | 2004-12-08 | 2011-04-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| KR100772096B1 (ko) | 2004-12-27 | 2007-11-01 | 주식회사 하이닉스반도체 | 스택 패키지 |
| JP4764196B2 (ja) * | 2006-02-14 | 2011-08-31 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-02-10 JP JP2003032638A patent/JP4033780B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247347A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US6838315B2 (en) | Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| TW200843001A (en) | Leadframe for leadless packaging, packaging structure thereof and manufacturing method using the same | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20220157700A1 (en) | Two sided bondable lead frame | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3535760B2 (ja) | 樹脂封止型半導体装置，その製造方法及びリードフレーム | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP4033780B2 (ja) | 半導体装置とその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3007632B1 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |