JP3863889B2 - 陽電子放出型断層撮影装置 - Google Patents
陽電子放出型断層撮影装置 Download PDFInfo
- Publication number
- JP3863889B2 JP3863889B2 JP2004197321A JP2004197321A JP3863889B2 JP 3863889 B2 JP3863889 B2 JP 3863889B2 JP 2004197321 A JP2004197321 A JP 2004197321A JP 2004197321 A JP2004197321 A JP 2004197321A JP 3863889 B2 JP3863889 B2 JP 3863889B2
- Authority
- JP
- Japan
- Prior art keywords
- detector
- substrate
- integrated circuit
- asic
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Nuclear Medicine (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、核医学診断装置に係り、特に、半導体放射線検出器、半導体放射線検出装置
、検出器ユニットを用いた核医学診断装置の一種である陽電子放出型断層撮影（Positron
Emission Tomography）装置（以下、ＰＥＴ装置という）に関する。
、検出器ユニットを用いた核医学診断装置の一種である陽電子放出型断層撮影（Positron
Emission Tomography）装置（以下、ＰＥＴ装置という）に関する。
従来、γ線等の放射線を検出する放射線検出器としては、ＮａＩシンチレータを用いた
ものが知られている。ＮａＩシンチレータを備えるガンマカメラ（核医学診断装置の一種
）において、放射線（γ線）は、多数枚のコリメータによって制限された角度でシンチレ
ータに入射し、ＮａＩの結晶と相互作用を起こしてシンチレーション光を発する。この光
はライトガイドを挟み、光電子増倍管に到達して電気信号となる。電気信号は、計測回路
固定ボードに取り付けられた計測回路で整形され出力コネクタから外部のデータ収集系へ
と送られる。なお、これらシンチレータ、ライトガイド、光電子増倍管、計測回路、計測
回路固定ボード等は全体が遮光シールドケースに収納され、外部の放射線以外の電磁波を
遮断している。
ものが知られている。ＮａＩシンチレータを備えるガンマカメラ（核医学診断装置の一種
）において、放射線（γ線）は、多数枚のコリメータによって制限された角度でシンチレ
ータに入射し、ＮａＩの結晶と相互作用を起こしてシンチレーション光を発する。この光
はライトガイドを挟み、光電子増倍管に到達して電気信号となる。電気信号は、計測回路
固定ボードに取り付けられた計測回路で整形され出力コネクタから外部のデータ収集系へ
と送られる。なお、これらシンチレータ、ライトガイド、光電子増倍管、計測回路、計測
回路固定ボード等は全体が遮光シールドケースに収納され、外部の放射線以外の電磁波を
遮断している。
一般にシンチレータを用いたガンマカメラでは、１枚の大きなＮａＩ等の結晶の後に大
きな光電子増倍管（フォトマルともいう）を置く構造としているため、位置分解能は１０
ｍｍ程度のレベルに留まる。また、シンチレータは放射線から可視光、可視光から電子と
多段階の変換を経て検出を行うため、エネルギ分解能が非常に悪いという問題点を持つ。
ちなみに、ＰＥＴ装置（陽電子放出型断層写真撮影装置）では、５〜６ｍｍ、ハイエンド
のＰＥＴ装置で４ｍｍ程度の位置分解能のものがあるが、光電子増倍管が真空管を用いる
ことから、位置分解能を更によくすることは困難である。
きな光電子増倍管（フォトマルともいう）を置く構造としているため、位置分解能は１０
ｍｍ程度のレベルに留まる。また、シンチレータは放射線から可視光、可視光から電子と
多段階の変換を経て検出を行うため、エネルギ分解能が非常に悪いという問題点を持つ。
ちなみに、ＰＥＴ装置（陽電子放出型断層写真撮影装置）では、５〜６ｍｍ、ハイエンド
のＰＥＴ装置で４ｍｍ程度の位置分解能のものがあるが、光電子増倍管が真空管を用いる
ことから、位置分解能を更によくすることは困難である。
このようなシンチレータとは異なる原理で放射線を検出する放射線検出器として、Ｃｄ
Ｔｅ（テルル化カドミウム）、ＴｌＢｒ（臭化タリウム）、ＧａＡｓ（ガリウム砒素）等
の半導体材料を用いた半導体放射線検出素子を備えた半導体放射線検出器がある。
この半導体放射線検出器は、半導体放射線検出素子が、放射線と半導体材料との相互作
用で生じた電荷を電気信号に変換するため、シンチレータよりも電気信号への変換効率が
よく、かつ小型化が可能であるので注目されている。
特開２００３−７９６１４号公報（段落番号００１６）
特開２００３−１６７０５８号公報（段落番号００２０、００２３）
Ｔｅ（テルル化カドミウム）、ＴｌＢｒ（臭化タリウム）、ＧａＡｓ（ガリウム砒素）等
の半導体材料を用いた半導体放射線検出素子を備えた半導体放射線検出器がある。
この半導体放射線検出器は、半導体放射線検出素子が、放射線と半導体材料との相互作
用で生じた電荷を電気信号に変換するため、シンチレータよりも電気信号への変換効率が
よく、かつ小型化が可能であるので注目されている。
ところで、半導体放射線検出器では、半導体放射線検出素子を構成するＴｌといったよ
うな半導体材料と放射線とが相互作用を起こすと、プラスの電荷を持つホールとマイナス
の電荷を持つ電子が発生する。電子のモビリティは相対的に大きいがホールのモビリティ
は相対的に小さい。つまり、相対的に電子は動き易いが、ホールは動き難い。このため、
ホールが電極に到達するためには、電子が電極に到達する以上の時間がかかる。また、ホ
ールは、電極に到達する途中で消滅することもある。これにより、放射線の検出感度が悪
くなる。
本発明は、半導体放射線検出器の取り付けに要する時間を著しく短縮できる陽電子放出型断層撮影装置を提供することを目的とする。
うな半導体材料と放射線とが相互作用を起こすと、プラスの電荷を持つホールとマイナス
の電荷を持つ電子が発生する。電子のモビリティは相対的に大きいがホールのモビリティ
は相対的に小さい。つまり、相対的に電子は動き易いが、ホールは動き難い。このため、
ホールが電極に到達するためには、電子が電極に到達する以上の時間がかかる。また、ホ
ールは、電極に到達する途中で消滅することもある。これにより、放射線の検出感度が悪
くなる。
本発明は、半導体放射線検出器の取り付けに要する時間を著しく短縮できる陽電子放出型断層撮影装置を提供することを目的とする。
上記した目的を達成するため、本発明は、陽電子放出型断層撮影装置であって、周方向に複数の開口部を形成した支持部材と、前記開口部にそれぞれ挿入されて前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、前記検出器ユニットが、遮光性を有する収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、前記ユニット基板が、γ線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力するγ線検出信号を処理する集積回路を含み、前記集積回路が、γ線検出の時刻情報及びγ線を検出した前記半導体放射線検出器の識別情報を出力し、更に、それぞれの前記ユニット基板に含まれた集積回路から出力される情報を前記検出器ユニットの外部に出力する他の集積回路を有し、前記他の集積回路を、前記収納部材の外面に設置していることを特徴とする。
半導体放射線検出器及び集積回路を含む複数のユニット基板を着脱可能に収納部材内に収めるようにしてユニット化した。複数の検出器ユニットを支持部材に取り付ければよいため、複数の半導体放射線検出器を一度に陽電子放出型断層撮影装置に取り付けることができる。このため、半導体放射線検出器の陽電子放出型断層撮影装置への取り付けに要する時間が著しく短縮できる。複数のユニット基板の一枚一枚を収納部材から取り外せるようにし、またこれらを含む各検出器ユニットを陽電子放出型断層撮影装置の支持部材から取り外せるように構成したため、保守点検を容易に行える。
ちなみに、ＰＥＴ、ＳＰＥＣＴ、ガンマカメラ等の核医学診断装置（放射線診断装置）には、多数の半導体放射線検出器が使用される。例えば、ＰＥＴでは、十万〜数十万個（ｃｈ）という多数の半導体放射線検出器が使用されるが、これら多数の半導体放射線検出器の陽電子放出型断層撮影装置（ＰＥＴ）への取り付けに要する時間短縮が望まれている。また、半導体放射線検出器の保守点検を容易にすることも望まれている。
好ましくは、γ線を入射する複数の半導体放射線検出器、及び複数の半導体放射線検出器のそれぞれが出力するγ線検出信号を処理する集積回路を含む複数のユニット基板を有する陽電子放出型断層撮影装置である。半導体放射線検出器とその出力を処理する集積回路を近くに配置できるため、半導体放射線検出器の微弱な出力信号を集積回路に伝える際において、その微弱な出力信号に対するノイズの影響を軽減できる。
半導体放射線検出器でγ線を検出した際の検出信号はＡＳＩＣ（Application Specific Integrated Circuit）といわれる特定用途向けＩＣで処理されるが、半導体放射線検出器から出力される検出信号が微弱であるため、ノイズの影響を受けやすいという発明者らが発見した新たな課題を解決するためになされたものである。そのノイズの低減は、半導体放射線検出器による検出感度（カウント数、波高値、時刻検出精度）を実質的に高めることにつながる。
半導体放射線検出器及び集積回路を含む複数のユニット基板を着脱可能に収納部材内に収めるようにしてユニット化した。複数の検出器ユニットを支持部材に取り付ければよいため、複数の半導体放射線検出器を一度に陽電子放出型断層撮影装置に取り付けることができる。このため、半導体放射線検出器の陽電子放出型断層撮影装置への取り付けに要する時間が著しく短縮できる。複数のユニット基板の一枚一枚を収納部材から取り外せるようにし、またこれらを含む各検出器ユニットを陽電子放出型断層撮影装置の支持部材から取り外せるように構成したため、保守点検を容易に行える。
ちなみに、ＰＥＴ、ＳＰＥＣＴ、ガンマカメラ等の核医学診断装置（放射線診断装置）には、多数の半導体放射線検出器が使用される。例えば、ＰＥＴでは、十万〜数十万個（ｃｈ）という多数の半導体放射線検出器が使用されるが、これら多数の半導体放射線検出器の陽電子放出型断層撮影装置（ＰＥＴ）への取り付けに要する時間短縮が望まれている。また、半導体放射線検出器の保守点検を容易にすることも望まれている。
好ましくは、γ線を入射する複数の半導体放射線検出器、及び複数の半導体放射線検出器のそれぞれが出力するγ線検出信号を処理する集積回路を含む複数のユニット基板を有する陽電子放出型断層撮影装置である。半導体放射線検出器とその出力を処理する集積回路を近くに配置できるため、半導体放射線検出器の微弱な出力信号を集積回路に伝える際において、その微弱な出力信号に対するノイズの影響を軽減できる。
半導体放射線検出器でγ線を検出した際の検出信号はＡＳＩＣ（Application Specific Integrated Circuit）といわれる特定用途向けＩＣで処理されるが、半導体放射線検出器から出力される検出信号が微弱であるため、ノイズの影響を受けやすいという発明者らが発見した新たな課題を解決するためになされたものである。そのノイズの低減は、半導体放射線検出器による検出感度（カウント数、波高値、時刻検出精度）を実質的に高めることにつながる。
好ましくは、半導体放射線検出器、アナログＬＳＩ（Large Scale Integration）、Ａ
Ｄ変換器、デジタルＬＳＩを、この順に、ユニット基板の長手方向においてユニット基板
の一端部からその他端部に向かってユニット基板に配置し、半導体放射線検出器で検出さ
れた信号がアナログＬＳＩで処理され、アナログＬＳＩで処理された信号がＡＤ変換器で
処理され、ＡＤ変換器で処理された信号がデジタルＬＳＩで処理されるように各素子を配
線で結ぶ構成とした。この構成においては、殊に半導体放射線検出器とアナログＬＳＩと
の距離を近接することにより、半導体放射線検出器とアナログＬＳＩ間の配線距離を短縮
することができ、これにより、半導体放射線検出器で検出された信号がアナログＬＳＩに
到達するまでの配線上で重畳されるノイズを低減することができる。なお、ＬＳＩ（集積
回路）は、後記する発明の実施の形態では、ＡＳＩＣに相当する。
Ｄ変換器、デジタルＬＳＩを、この順に、ユニット基板の長手方向においてユニット基板
の一端部からその他端部に向かってユニット基板に配置し、半導体放射線検出器で検出さ
れた信号がアナログＬＳＩで処理され、アナログＬＳＩで処理された信号がＡＤ変換器で
処理され、ＡＤ変換器で処理された信号がデジタルＬＳＩで処理されるように各素子を配
線で結ぶ構成とした。この構成においては、殊に半導体放射線検出器とアナログＬＳＩと
の距離を近接することにより、半導体放射線検出器とアナログＬＳＩ間の配線距離を短縮
することができ、これにより、半導体放射線検出器で検出された信号がアナログＬＳＩに
到達するまでの配線上で重畳されるノイズを低減することができる。なお、ＬＳＩ（集積
回路）は、後記する発明の実施の形態では、ＡＳＩＣに相当する。
好ましくは、半導体放射線検出器を搭載する基板と、ＬＳＩを搭載する基板とを別の基
板とすることとした。そして、通常時は２つの基板を統合した結合基板（統合基板）とし
て使用し、不具合が生じた場合等は、不具合の生じた方の基板だけを交換できるようにし
て、保守点検等を容易にするようにした。
板とすることとした。そして、通常時は２つの基板を統合した結合基板（統合基板）とし
て使用し、不具合が生じた場合等は、不具合の生じた方の基板だけを交換できるようにし
て、保守点検等を容易にするようにした。
本発明によれば、半導体放射線検出器の取り付けに要する時間を著しく短縮できる。また、半導体放射線検出器の保守点検が容易に行える。
〔実施形態１〕
次に、本発明の好適な一実施形態である核医学診断装置について、適宜図面を参照しな
がら詳細に説明する。なお、以下において、本実施形態の核医学診断装置の説明、及び半
導体放射線検出器の電極間距離、アナログＡＳＩＣ等といった各素子の基板上への配置（
レイアウト）、基板のユニット化等の本実施形態に適用される要素等の説明を行う。なお
、アナログＡＳＩＣは、アナログ信号を処理する、特定用途向けＩＣであるＡＳＩＣ（Ap
plication Specific Integrated Circuit）を意味し、ＬＳＩの一種である。
次に、本発明の好適な一実施形態である核医学診断装置について、適宜図面を参照しな
がら詳細に説明する。なお、以下において、本実施形態の核医学診断装置の説明、及び半
導体放射線検出器の電極間距離、アナログＡＳＩＣ等といった各素子の基板上への配置（
レイアウト）、基板のユニット化等の本実施形態に適用される要素等の説明を行う。なお
、アナログＡＳＩＣは、アナログ信号を処理する、特定用途向けＩＣであるＡＳＩＣ（Ap
plication Specific Integrated Circuit）を意味し、ＬＳＩの一種である。
≪核医学診断装置≫
まず、最初に、本実施形態の核医学診断装置（放射線医学診断装置）を説明する。図１
に示すように、核医学診断装置としてのＰＥＴ装置１は、カメラ（撮像装置）１１、デー
タ処理装置１２、表示装置１３等を含んで構成されている。被検者は、ベッド１４に載せ
られてカメラ１１で撮影されるようになっている。カメラ１１は、多数の半導体放射線検
出器２１（図３、図７、図１０参照）を内蔵しており、被検者の体内から放出されるγ線
を半導体放射線検出器（以下、単に検出器という）２１で検出する。カメラ１１は、その
γ線の波高値、検出時刻を計測するための集積回路（ＡＳＩＣ）を設置しており、検出し
た放射線（γ線）の波高値や検出時刻を測定するようになっている。データ処理装置１２
は、記憶装置、同時計測装置１２Ａ（図２参照）及び断層像情報作成装置１２Ｂ（図２参
照）を有する。データ処理装置１２は、検出したγ線の波高値、検出時刻のデータ及び検
出器（チャンネル）ＩＤを含むパケットデータを取り込む。同時計測装置１２Ａは、本パ
ケットデータ、特に検出時刻のデータ及び検出器ＩＤに基づいて同時計測を行い、５１１
ＫｅＶのγ線の検出位置を特定し記憶装置に記憶する。断層像情報作成装置１２Ｂは、こ
の特定した位置に基づいて機能画像を作成して、表示装置１３に表示する。
まず、最初に、本実施形態の核医学診断装置（放射線医学診断装置）を説明する。図１
に示すように、核医学診断装置としてのＰＥＴ装置１は、カメラ（撮像装置）１１、デー
タ処理装置１２、表示装置１３等を含んで構成されている。被検者は、ベッド１４に載せ
られてカメラ１１で撮影されるようになっている。カメラ１１は、多数の半導体放射線検
出器２１（図３、図７、図１０参照）を内蔵しており、被検者の体内から放出されるγ線
を半導体放射線検出器（以下、単に検出器という）２１で検出する。カメラ１１は、その
γ線の波高値、検出時刻を計測するための集積回路（ＡＳＩＣ）を設置しており、検出し
た放射線（γ線）の波高値や検出時刻を測定するようになっている。データ処理装置１２
は、記憶装置、同時計測装置１２Ａ（図２参照）及び断層像情報作成装置１２Ｂ（図２参
照）を有する。データ処理装置１２は、検出したγ線の波高値、検出時刻のデータ及び検
出器（チャンネル）ＩＤを含むパケットデータを取り込む。同時計測装置１２Ａは、本パ
ケットデータ、特に検出時刻のデータ及び検出器ＩＤに基づいて同時計測を行い、５１１
ＫｅＶのγ線の検出位置を特定し記憶装置に記憶する。断層像情報作成装置１２Ｂは、こ
の特定した位置に基づいて機能画像を作成して、表示装置１３に表示する。
図２に示すように、カメラ１１の内部は、被検者から放出されるγ線を検出するため、
検出器２１を多数備えた結合基板２０（詳細は図７参照）を複数収納した検出器ユニット
２（詳細は図１０参照）が、円周状に多数配置されている。被検者は、ベッド１４の上に
横になり、カメラ１１の中心部に位置される。このとき、各検出器はベッド１４の周囲を
取り囲んでいる。検出器ユニット２からは、検出器２１がγ線と相互作用を起こした際の
検出信号に基づいて得られたγ線の波高値情報及びγ線検出の時刻情報、及び検出器２１
のアドレス情報（検出器ＩＤ）が、検出器ユニット２に含まれる各検出器２１ごとに出力
されるようになっている。検出器２１、結合基板２０及び検出器ユニット２の構成は、後
に詳しく説明する。ちなみに、被検者は、放射性薬剤、例えば、半減期が１１０分の18Ｆ
を含んだフルオロ・ディオキシ・グルコース（ＦＤＧ）を投与される。被検者の体内から
は、ＦＤＧから放出された陽電子の消滅時にγ線（消滅γ線）が放出される。
以下、本実施形態の特徴部分の説明を行う。
検出器２１を多数備えた結合基板２０（詳細は図７参照）を複数収納した検出器ユニット
２（詳細は図１０参照）が、円周状に多数配置されている。被検者は、ベッド１４の上に
横になり、カメラ１１の中心部に位置される。このとき、各検出器はベッド１４の周囲を
取り囲んでいる。検出器ユニット２からは、検出器２１がγ線と相互作用を起こした際の
検出信号に基づいて得られたγ線の波高値情報及びγ線検出の時刻情報、及び検出器２１
のアドレス情報（検出器ＩＤ）が、検出器ユニット２に含まれる各検出器２１ごとに出力
されるようになっている。検出器２１、結合基板２０及び検出器ユニット２の構成は、後
に詳しく説明する。ちなみに、被検者は、放射性薬剤、例えば、半減期が１１０分の18Ｆ
を含んだフルオロ・ディオキシ・グルコース（ＦＤＧ）を投与される。被検者の体内から
は、ＦＤＧから放出された陽電子の消滅時にγ線（消滅γ線）が放出される。
以下、本実施形態の特徴部分の説明を行う。
≪半導体放射線検出器；電極間距離≫
まず、本実施形態に適用される検出器２１を説明する。図３に示すように、検出器２１
は、板状の半導体材料Ｓからなる半導体放射線検出素子（以下、検出素子という）２１１
の両面を薄板状（膜状）の電極（アノードＡ、カソードＣ）で覆った構成をしている（最
小構成）。このうち、半導体材料Ｓは、前記したＣｄＴｅ（テルル化カドミウム）、Ｔｌ
Ｂｒ（臭化タリウム）、ＧａＡｓ（ガリウム砒素）等のいずれかの単結晶で構成されてい
る。また、電極（アノードＡ、カソードＣ）は、Ｐｔ（白金）、Ａｕ（金）、Ｉｎ（イン
ジウム）等のいずれかの材料が用いられる。なお、以下の説明では、半導体材料ＳがＣｄ
Ｔｅの単結晶をスライスしたものであるとする。また、検出する放射線は、ＰＥＴ装置で
用いる５１１ＫｅＶのγ線であるとする。
まず、本実施形態に適用される検出器２１を説明する。図３に示すように、検出器２１
は、板状の半導体材料Ｓからなる半導体放射線検出素子（以下、検出素子という）２１１
の両面を薄板状（膜状）の電極（アノードＡ、カソードＣ）で覆った構成をしている（最
小構成）。このうち、半導体材料Ｓは、前記したＣｄＴｅ（テルル化カドミウム）、Ｔｌ
Ｂｒ（臭化タリウム）、ＧａＡｓ（ガリウム砒素）等のいずれかの単結晶で構成されてい
る。また、電極（アノードＡ、カソードＣ）は、Ｐｔ（白金）、Ａｕ（金）、Ｉｎ（イン
ジウム）等のいずれかの材料が用いられる。なお、以下の説明では、半導体材料ＳがＣｄ
Ｔｅの単結晶をスライスしたものであるとする。また、検出する放射線は、ＰＥＴ装置で
用いる５１１ＫｅＶのγ線であるとする。
検出器２１によるγ線の検出原理の概略を、図３により説明する。検出器２１にγ線が
入射して、γ線と検出器２１を構成する半導体材料Ｓとの間で相互作用が起きると、図中
に「＋」と「−」で模式的に示している正孔（hole）及び電子（electron）が、対になっ
てγ線が持つエネルギに比例した量だけ生成される。ここで、検出器２１のアノード（陽
極）Ａとカソード（陰極）Ｃの電極間には、電荷収集用の電圧がかけられている（例えば
３００Ｖ）。このため、正孔はカソードＣに引き寄せられて移動し、電子はアノードＡに
引き寄せられて移動する。正孔と電子とを比較すると、前記した［発明の開示］の欄で説
明したとおり、移動し易さ（モビリティ）は電子の方が相対的に大きいことから、電子の
方が相対的に短時間にアノードに到達する。一方、正孔は移動し易さが相対的に小さいこ
とから、正孔の方が相対的に時間をかけてカソードに到達する。ちなみに、正孔は電極に
到達する前に消滅することもある。
入射して、γ線と検出器２１を構成する半導体材料Ｓとの間で相互作用が起きると、図中
に「＋」と「−」で模式的に示している正孔（hole）及び電子（electron）が、対になっ
てγ線が持つエネルギに比例した量だけ生成される。ここで、検出器２１のアノード（陽
極）Ａとカソード（陰極）Ｃの電極間には、電荷収集用の電圧がかけられている（例えば
３００Ｖ）。このため、正孔はカソードＣに引き寄せられて移動し、電子はアノードＡに
引き寄せられて移動する。正孔と電子とを比較すると、前記した［発明の開示］の欄で説
明したとおり、移動し易さ（モビリティ）は電子の方が相対的に大きいことから、電子の
方が相対的に短時間にアノードに到達する。一方、正孔は移動し易さが相対的に小さいこ
とから、正孔の方が相対的に時間をかけてカソードに到達する。ちなみに、正孔は電極に
到達する前に消滅することもある。
検出器２１の半導体材料Ｓ（検出素子２１１）の厚さが厚い場合と薄い場合の「時間−
波高値曲線」を比較した図４に示されるように、厚さｔが薄い半導体材料Ｓの方が波高値
の上昇（立ち上がり）は速く、波高値の最高値も高い。波高値の上昇する速さが速いこと
は、例えばＰＥＴにおける同時計測の精度を向上することに寄与する。また、波高値が高
いことは、エネルギ分解能を高めることに寄与する。このように厚さｔが薄い方が波高値
が上昇する速度が速くなると共に、波高値が高くなるのは（電荷の収集効率がよくなるの
は）、電子や正孔が電極（アノードＡ、カソードＣ）に到達する時間（電荷の収集時間）
が短くなるからである。また、従来は途中で消滅していたような正孔が、距離が短い分、
消滅しないで電極（カソードＣ）に到達できるからである。ちなみに、厚さｔは、対面（
対峙）するアノードＡとカソードＣの電極間距離と表現することもできる。
波高値曲線」を比較した図４に示されるように、厚さｔが薄い半導体材料Ｓの方が波高値
の上昇（立ち上がり）は速く、波高値の最高値も高い。波高値の上昇する速さが速いこと
は、例えばＰＥＴにおける同時計測の精度を向上することに寄与する。また、波高値が高
いことは、エネルギ分解能を高めることに寄与する。このように厚さｔが薄い方が波高値
が上昇する速度が速くなると共に、波高値が高くなるのは（電荷の収集効率がよくなるの
は）、電子や正孔が電極（アノードＡ、カソードＣ）に到達する時間（電荷の収集時間）
が短くなるからである。また、従来は途中で消滅していたような正孔が、距離が短い分、
消滅しないで電極（カソードＣ）に到達できるからである。ちなみに、厚さｔは、対面（
対峙）するアノードＡとカソードＣの電極間距離と表現することもできる。
なお、検出素子２１１の厚さ（電極間距離）ｔは、０．２ｍｍ〜２ｍｍが好ましい。厚
さｔが２ｍｍ以上になると、波高値の上昇速度が遅くなる共に、波高値の最高値も低くな
るからである。一方、厚さｔが０．２ｍｍ以下になると電極（アノード、カソード）の厚
み（体積）が相対的に増し、基板上に設置した場合、放射線と相互作用を起こす肝心の半
導体材料Ｓの割合が少なくなってしまうからである。つまり、半導体材料Ｓの厚さｔを薄
くするとγ線と相互作用を起こさない電極の厚みが相対的に増し、その一方で、γ線と相
互作用を起こす半導体材料Ｓの割合が相対的に減り、結果としてγ線を検出する感度が低
くなる（γ線が素通りしてしまう）。また、厚さｔが薄いと、リーク電流が多く生じるた
め、電荷収集用に高い電圧をかけられなくなるということもある。
本実施形態では、半導体放射線検出器における電荷収集用の電極間距離を狭く（短く）することで検出感度を上げることとした。すなわち、アノード電極とカソード電極との電極間距離、或いはアノード電極とカソード電極の間に挟まれる半導体領域の厚さが０．２〜２ｍｍである。この構成においては、半導体材料と放射線との相互作用により発生した電子及びホールの位置から電極までの距離が短くなるので、これらが電極に到達するまでの時間が短くなる。また、電極までの距離が短くなるので、ホールが途中で消滅する度合いが少なくなる。
なお、同様の趣旨から、半導体材料Ｓの厚さｔは、０．５ｍｍ〜１．５ｍｍであること
がより好ましく、この厚さｔであれば、より確実にγ線を検出することができると共に、
波高値の測定等もより正しく行うことができる。
さｔが２ｍｍ以上になると、波高値の上昇速度が遅くなる共に、波高値の最高値も低くな
るからである。一方、厚さｔが０．２ｍｍ以下になると電極（アノード、カソード）の厚
み（体積）が相対的に増し、基板上に設置した場合、放射線と相互作用を起こす肝心の半
導体材料Ｓの割合が少なくなってしまうからである。つまり、半導体材料Ｓの厚さｔを薄
くするとγ線と相互作用を起こさない電極の厚みが相対的に増し、その一方で、γ線と相
互作用を起こす半導体材料Ｓの割合が相対的に減り、結果としてγ線を検出する感度が低
くなる（γ線が素通りしてしまう）。また、厚さｔが薄いと、リーク電流が多く生じるた
め、電荷収集用に高い電圧をかけられなくなるということもある。
本実施形態では、半導体放射線検出器における電荷収集用の電極間距離を狭く（短く）することで検出感度を上げることとした。すなわち、アノード電極とカソード電極との電極間距離、或いはアノード電極とカソード電極の間に挟まれる半導体領域の厚さが０．２〜２ｍｍである。この構成においては、半導体材料と放射線との相互作用により発生した電子及びホールの位置から電極までの距離が短くなるので、これらが電極に到達するまでの時間が短くなる。また、電極までの距離が短くなるので、ホールが途中で消滅する度合いが少なくなる。
なお、同様の趣旨から、半導体材料Ｓの厚さｔは、０．５ｍｍ〜１．５ｍｍであること
がより好ましく、この厚さｔであれば、より確実にγ線を検出することができると共に、
波高値の測定等もより正しく行うことができる。
ちなみに、ＰＥＴ装置１の場合、同時計測を行うことから、γ線の検出時刻を正しく測
定することが課題としてあげられる。例えば、図３において、γ線と半導体材料Ｓとが相
互作用を起こす位置が、カソードＣ寄りの場合とアノードＡ寄りの場合とで、検出時刻に
差が生じる。即ち、正孔の移動速度が遅いことから、相互作用がアノードＡ寄りで起こっ
た場合の検出時刻は相対的に遅くなり、カソードＣ寄りで起こった場合の検出時刻は相対
的に早くなる（真の時刻に近くなる）。つまり、同じ検出素子２１１内でγ線が半導体材
料Ｓと相互作用を起こす場合でも、相互作用を起こす位置によって検出時刻が変わってし
まうという問題が生じる。具体的には、厚さｔが厚いと、相互作用を起こす位置による検
出時刻の差が大きくなってしまう。このような事象は、他の分野では大きな問題にはなら
ないが、ｎｓｅｃ（ナノ秒）オーダで同時計測（同時計数）を行うＰＥＴ装置１の場合に
は大きな問題となる。従って、この意味からも、前記した厚さ範囲であれば、適切に検出
時刻の決定を行うことができる。なお、ＰＥＴにおける検出時刻の決定は、ＬＥＴ方式や
ＣＦＤ方式で行われる。
定することが課題としてあげられる。例えば、図３において、γ線と半導体材料Ｓとが相
互作用を起こす位置が、カソードＣ寄りの場合とアノードＡ寄りの場合とで、検出時刻に
差が生じる。即ち、正孔の移動速度が遅いことから、相互作用がアノードＡ寄りで起こっ
た場合の検出時刻は相対的に遅くなり、カソードＣ寄りで起こった場合の検出時刻は相対
的に早くなる（真の時刻に近くなる）。つまり、同じ検出素子２１１内でγ線が半導体材
料Ｓと相互作用を起こす場合でも、相互作用を起こす位置によって検出時刻が変わってし
まうという問題が生じる。具体的には、厚さｔが厚いと、相互作用を起こす位置による検
出時刻の差が大きくなってしまう。このような事象は、他の分野では大きな問題にはなら
ないが、ｎｓｅｃ（ナノ秒）オーダで同時計測（同時計数）を行うＰＥＴ装置１の場合に
は大きな問題となる。従って、この意味からも、前記した厚さ範囲であれば、適切に検出
時刻の決定を行うことができる。なお、ＰＥＴにおける検出時刻の決定は、ＬＥＴ方式や
ＣＦＤ方式で行われる。
検出器２１の半導体材料Ｓの厚さｔと波高値（最高値）の関係を模式的に示した図５に
示されるように、半導体材料Ｓの厚さｔが増すと波高値の最高値は小さくなる。波高値が
小さくなる理由としては、例えば電極へ到達する前に正孔が消滅することがあげられる。
なお、厚さｔが２ｍｍになると、検出した放射線の波高値が５１１ＫｅＶのγ線であると
弁別することのできる閾値を下回るので、前記したとおり、２ｍｍよりも半導体材料Ｓの
厚さｔを増すのは好ましくない。
示されるように、半導体材料Ｓの厚さｔが増すと波高値の最高値は小さくなる。波高値が
小さくなる理由としては、例えば電極へ到達する前に正孔が消滅することがあげられる。
なお、厚さｔが２ｍｍになると、検出した放射線の波高値が５１１ＫｅＶのγ線であると
弁別することのできる閾値を下回るので、前記したとおり、２ｍｍよりも半導体材料Ｓの
厚さｔを増すのは好ましくない。
図６に示されるように、検出器２１は、カソードＣとアノードＡに挟まれて５層に積層
された半導体材料Ｓ（検出素子２１１）を有する。そして、半導体材料Ｓの１層１層がそ
れぞれ前記した厚さｔ（０．２〜２ｍｍ（より好ましくは０．５〜１．５ｍｍ））を有し
ている単層の検出器２１である。アノードＡ及びカソードＣの厚みはそれぞれ約２０ミク
ロンである。ちなみに、この図６で示される積層構造の検出器２１は、アノードＡ同士、
カソードＣ同士が共通で接続されていることから、各層それぞれが他の層とは独立に放射
線を検出する構成ではない。換言すると、γ線と半導体材料Ｓとが相互作用を起こした場
合、最上層で起こしたのか、最下層で起こしたのか等を判別しない構成である。もちろん
、各層ごとに検出するような構成とすることもできる。ちなみに、このように５層構造と
しているのは、半導体材料Ｓの厚さｔを薄くした方が、波高値の上昇速度も、波高値の最
高値も高くできてよいが、厚さｔが薄いと素通りをしてしまうγ線が多くなることから、
電荷の収集効率を高めつつ、素通りをしてしまうγ線の量を少なくして、半導体材料Ｓと
γ線との相互作用を増やすためである（カウント数を増やすためである）。
このような積層構造の検出器２１の構成とすることで、より良好な波高値の上昇速度（
立ち上がり）とより正確な波高値が得られると共に、半導体材料Ｓと相互作用を起こすγ
線の数（カウント数）を増やすこと（感度を上昇させること）もできる。
された半導体材料Ｓ（検出素子２１１）を有する。そして、半導体材料Ｓの１層１層がそ
れぞれ前記した厚さｔ（０．２〜２ｍｍ（より好ましくは０．５〜１．５ｍｍ））を有し
ている単層の検出器２１である。アノードＡ及びカソードＣの厚みはそれぞれ約２０ミク
ロンである。ちなみに、この図６で示される積層構造の検出器２１は、アノードＡ同士、
カソードＣ同士が共通で接続されていることから、各層それぞれが他の層とは独立に放射
線を検出する構成ではない。換言すると、γ線と半導体材料Ｓとが相互作用を起こした場
合、最上層で起こしたのか、最下層で起こしたのか等を判別しない構成である。もちろん
、各層ごとに検出するような構成とすることもできる。ちなみに、このように５層構造と
しているのは、半導体材料Ｓの厚さｔを薄くした方が、波高値の上昇速度も、波高値の最
高値も高くできてよいが、厚さｔが薄いと素通りをしてしまうγ線が多くなることから、
電荷の収集効率を高めつつ、素通りをしてしまうγ線の量を少なくして、半導体材料Ｓと
γ線との相互作用を増やすためである（カウント数を増やすためである）。
このような積層構造の検出器２１の構成とすることで、より良好な波高値の上昇速度（
立ち上がり）とより正確な波高値が得られると共に、半導体材料Ｓと相互作用を起こすγ
線の数（カウント数）を増やすこと（感度を上昇させること）もできる。
電極（アノードＡ、カソードＣ）の面積ｓは、４〜１２０平方ｍｍが好ましい。面積ｓ
の増加は検出器２１の容量(浮遊容量)を増加させ、この浮遊容量の増加により、ノイズが
重畳しやすくなるので、電極面積ｓは極力小さいほうがよい。また、γ線検出時に発生し
た電荷は、浮遊容量に一部蓄積されるので、浮遊容量が増加するとアナログＡＳＩＣ２４
のチャージアンプ２４ｂで蓄積される電荷量ひいては出力電圧(波高値)が減少する問題が
発生する。検出器２１としてＣｄＴｅを使用する場合、その比誘電率は１１であり、検出
器２１の面積ｓを１２０平方ｍｍ、厚さｔを１ｍｍとするとその容量は１２ｐＦとなり回
路のコネクタ等の浮遊容量が数ｐＦであることを考えると無視できなくなる。従って、電
極面積ｓは、１２０平方ｍｍ以下が好ましい。
また、電極面積ｓの下限値は、ＰＥＴ装置の位置分解能から決定される。ＰＥＴ装置の
位置分解能は検出器２１の大きさ（配列ピッチ）の他に陽電子の飛程等により決まるが、
１８Ｆの陽電子の飛程が２ｍｍであることから、検出器２１の大きさを２ｍｍ以下として
も意味がない。電極面積が最も小さくなる実装方法は、電極面をカメラ１１の半径方向に
垂直におく場合であり、前記の考察より電極の一辺の下限値は２ｍｍであり、電極面積ｓ
の下限値は４平方ｍｍとなる。
の増加は検出器２１の容量(浮遊容量)を増加させ、この浮遊容量の増加により、ノイズが
重畳しやすくなるので、電極面積ｓは極力小さいほうがよい。また、γ線検出時に発生し
た電荷は、浮遊容量に一部蓄積されるので、浮遊容量が増加するとアナログＡＳＩＣ２４
のチャージアンプ２４ｂで蓄積される電荷量ひいては出力電圧(波高値)が減少する問題が
発生する。検出器２１としてＣｄＴｅを使用する場合、その比誘電率は１１であり、検出
器２１の面積ｓを１２０平方ｍｍ、厚さｔを１ｍｍとするとその容量は１２ｐＦとなり回
路のコネクタ等の浮遊容量が数ｐＦであることを考えると無視できなくなる。従って、電
極面積ｓは、１２０平方ｍｍ以下が好ましい。
また、電極面積ｓの下限値は、ＰＥＴ装置の位置分解能から決定される。ＰＥＴ装置の
位置分解能は検出器２１の大きさ（配列ピッチ）の他に陽電子の飛程等により決まるが、
１８Ｆの陽電子の飛程が２ｍｍであることから、検出器２１の大きさを２ｍｍ以下として
も意味がない。電極面積が最も小さくなる実装方法は、電極面をカメラ１１の半径方向に
垂直におく場合であり、前記の考察より電極の一辺の下限値は２ｍｍであり、電極面積ｓ
の下限値は４平方ｍｍとなる。
なお、以上の説明では、γ線と相互作用を起こす半導体材料ＳをＣｄＴｅとしたが、半
導体材料ＳがＴｌＢｒやＧａＡｓ等であってもよいのはいうまでもない。また、積層構造
や上層・下層の語を用いたが、この語は、図６を基準にしてのものであり、見る方向を９
０°横にした場合は、積層構造は例えば並列構造、上下は例えば左右というように読み替
えられるものである。また、γ線が入射する方向が、図６の上方・下方、左方・右方であ
ってもよい。換言すれば、検出器２１は、複数（例えば５つ）の半導体材料Ｓが相互間に
カソードＣとアノードＡとを交互に挟んで並列に配置した構造を有する。
導体材料ＳがＴｌＢｒやＧａＡｓ等であってもよいのはいうまでもない。また、積層構造
や上層・下層の語を用いたが、この語は、図６を基準にしてのものであり、見る方向を９
０°横にした場合は、積層構造は例えば並列構造、上下は例えば左右というように読み替
えられるものである。また、γ線が入射する方向が、図６の上方・下方、左方・右方であ
ってもよい。換言すれば、検出器２１は、複数（例えば５つ）の半導体材料Ｓが相互間に
カソードＣとアノードＡとを交互に挟んで並列に配置した構造を有する。
≪結合基板；検出器基板とＡＳＩＣ基板≫
検出器ユニット２（図１０）内に設置される結合基板（ユニット基板）２０の詳細構造
を、図７を用いて説明する。結合基板（半導体放射線検出装置）２０は、複数の検出器２
１が設置された検出器基板（第１の基板）２０Ａ、及びコンデンサ２２、抵抗２３、アナ
ログＡＳＩＣ２４、アナログ／デジタル変換器（以下、ＡＤＣという）２５及びデジタル
ＡＳＩＣ２６が設置されたＡＳＩＣ基板（第２の基板）２０Ｂを有する。
検出器ユニット２（図１０）内に設置される結合基板（ユニット基板）２０の詳細構造
を、図７を用いて説明する。結合基板（半導体放射線検出装置）２０は、複数の検出器２
１が設置された検出器基板（第１の基板）２０Ａ、及びコンデンサ２２、抵抗２３、アナ
ログＡＳＩＣ２４、アナログ／デジタル変換器（以下、ＡＤＣという）２５及びデジタル
ＡＳＩＣ２６が設置されたＡＳＩＣ基板（第２の基板）２０Ｂを有する。
（検出器基板）
図７を参照して、検出器２１を設置した検出器基板２０Ａを説明する。図７（ａ）に示
されるように、検出器基板２０Ａは、基板本体２０ａの片面上に、複数の検出器２１を格
子状に配列して設置（実装）している（一列１６個の検出器２１が４列＝横１６個×縦４
個の合計６４個）。カメラ１１の半径方向において、検出器２１は基板本体２０ａに４列
配置される。なお、前記した横１６個の検出器２１は、カメラ１１の軸方向、すなわちベ
ッド１４の長手方向に配置される。また、図７（ｂ）に示されるように、検出器基板２０
Ａの両面に半導体放射線検出器２１が設置されているので、１つの検出器基板２０Ａには
、合計１２８個の検出器２１が設置されていることになる。ここで、設置する検出器２１
の数が多くなるほどγ線を検出し易くなり、かつγ線検出の際の位置精度を高めることが
できる。このため、検出器２１は、極力密に検出器基板２０Ａ上に設置される。ちなみに
、図７（ａ）において、ベッド１４上の被検者から放出されたγ線が、図面の下方から上
方（矢印３２の方向、すなわち、カメラ１１の半径方向）に進行する場合、検出器基板２
０Ａにおける左右方向の検出器２１の配置を密にした方が、素通りするγ線の数（検出器
２１同士の隙間を通過するγ線の数）を減らすことができるので好ましい。これは、γ線
の検出効率を高めることになり、得られる画像の空間分解能を高めることができる。
なお、本実施形態の検出器基板２０Ａは、図７（ｂ）に示されるように、検出器２１を
基板本体２０ａの両面に設置しているので、片面にしか設置しない場合よりも、基板本体
２０ａを両面搭載により共有化できる。このため、基板本体２０ａの数を半減することが
でき、周方向により密に検出器２１を配置することができる。併せて、前記のように、検
出器基板２０Ａ（結合基板２０）の枚数を半分に減らせるので、結合基板２０を後記する
筐体３０（図１０参照）に装着する作業等の手間が省けるというメリットもある。
前記説明では、横１６個の検出器２１は、カメラ１１の軸方向に配置される構造とした
が、それに限定されない。例えば、横１６個の検出器２１を、カメラ１１の周方向に配置
する構造としてもよい。
図７を参照して、検出器２１を設置した検出器基板２０Ａを説明する。図７（ａ）に示
されるように、検出器基板２０Ａは、基板本体２０ａの片面上に、複数の検出器２１を格
子状に配列して設置（実装）している（一列１６個の検出器２１が４列＝横１６個×縦４
個の合計６４個）。カメラ１１の半径方向において、検出器２１は基板本体２０ａに４列
配置される。なお、前記した横１６個の検出器２１は、カメラ１１の軸方向、すなわちベ
ッド１４の長手方向に配置される。また、図７（ｂ）に示されるように、検出器基板２０
Ａの両面に半導体放射線検出器２１が設置されているので、１つの検出器基板２０Ａには
、合計１２８個の検出器２１が設置されていることになる。ここで、設置する検出器２１
の数が多くなるほどγ線を検出し易くなり、かつγ線検出の際の位置精度を高めることが
できる。このため、検出器２１は、極力密に検出器基板２０Ａ上に設置される。ちなみに
、図７（ａ）において、ベッド１４上の被検者から放出されたγ線が、図面の下方から上
方（矢印３２の方向、すなわち、カメラ１１の半径方向）に進行する場合、検出器基板２
０Ａにおける左右方向の検出器２１の配置を密にした方が、素通りするγ線の数（検出器
２１同士の隙間を通過するγ線の数）を減らすことができるので好ましい。これは、γ線
の検出効率を高めることになり、得られる画像の空間分解能を高めることができる。
なお、本実施形態の検出器基板２０Ａは、図７（ｂ）に示されるように、検出器２１を
基板本体２０ａの両面に設置しているので、片面にしか設置しない場合よりも、基板本体
２０ａを両面搭載により共有化できる。このため、基板本体２０ａの数を半減することが
でき、周方向により密に検出器２１を配置することができる。併せて、前記のように、検
出器基板２０Ａ（結合基板２０）の枚数を半分に減らせるので、結合基板２０を後記する
筐体３０（図１０参照）に装着する作業等の手間が省けるというメリットもある。
前記説明では、横１６個の検出器２１は、カメラ１１の軸方向に配置される構造とした
が、それに限定されない。例えば、横１６個の検出器２１を、カメラ１１の周方向に配置
する構造としてもよい。
図７（ｃ）に示されるように、各検出器２１は、前記した薄板状の半導体材料Ｓ（検出
素子２１１）の単結晶を積層した積層構造をしている。この点の構成や作用は図６を参照
して既に説明したとおりであるが、ここで補足的に説明する。検出器２１は、前記したと
おりアノードＡとカソードＣが設けられており、アノードＡとカソードＣの間には、電荷
収集のために、例えば３００Ｖの電位差（電圧）が設定されている。この電圧は、ＡＳＩ
Ｃ基板２０Ｂ側からコネクタＣ１（図７（ａ））を介して検出器基板２０Ａ側へ供給され
る。また、各検出器２１が検出した信号は、コネクタＣ１を介してＡＳＩＣ基板２０Ｂ側
へ供給される。このため、検出器基板２０Ａの基板本体２０ａ内には、コネクタＣ１と各
検出器２１を接続する図示しない基板内配線（電荷収集用・信号授受用）が設けられてい
る。なお、この基板内配線は多層構造をしている。本実施例では、検出器２１の各検出素
子２１１は基板本体２０ａに並行に配置される。しかし、各検出素子２１１が基板本体２
０ａに対して垂直になるように検出器２１を設けてもよい。
素子２１１）の単結晶を積層した積層構造をしている。この点の構成や作用は図６を参照
して既に説明したとおりであるが、ここで補足的に説明する。検出器２１は、前記したと
おりアノードＡとカソードＣが設けられており、アノードＡとカソードＣの間には、電荷
収集のために、例えば３００Ｖの電位差（電圧）が設定されている。この電圧は、ＡＳＩ
Ｃ基板２０Ｂ側からコネクタＣ１（図７（ａ））を介して検出器基板２０Ａ側へ供給され
る。また、各検出器２１が検出した信号は、コネクタＣ１を介してＡＳＩＣ基板２０Ｂ側
へ供給される。このため、検出器基板２０Ａの基板本体２０ａ内には、コネクタＣ１と各
検出器２１を接続する図示しない基板内配線（電荷収集用・信号授受用）が設けられてい
る。なお、この基板内配線は多層構造をしている。本実施例では、検出器２１の各検出素
子２１１は基板本体２０ａに並行に配置される。しかし、各検出素子２１１が基板本体２
０ａに対して垂直になるように検出器２１を設けてもよい。
（ＡＳＩＣ基板）
次に、ＡＳＩＣを搭載したＡＳＩＣ基板２０Ｂを説明する。図７（ａ）に示すように、
ＡＳＩＣ基板２０Ｂは、基板本体２０ｂの片面に、２個のアナログＡＳＩＣ２４と１個の
デジタルＡＳＩＣ２６を設置している。また、図７（ｂ）に示すように、アナログＡＳＩ
Ｃ２４が基板本体２０ｂの両面に設置されているので、１つのＡＳＩＣ基板２０Ｂは合計
４個のアナログＡＳＩＣ２４を有する。また、ＡＳＩＣ基板２０Ｂは、基板本体２０ｂの
片面で８個（＝４個×２）、その両面で１６個設置されたＡＤＣ２５を有する。また、１
つの基板本体２０ｂの両面には、コンデンサ２２及び抵抗２３が検出器２１の数に対応し
た数だけ設置されている。また、これらの、コンデンサ２２、抵抗２３、アナログＡＳＩ
Ｃ２４、ＡＤＣ２５、デジタルＡＳＩＣ２６を電気的に接続するため、ＡＳＩＣ基板２０
Ｂ（基板本体２０ｂ）内には、前記した検出器基板２０Ａと同様に図示しない基板内配線
が設けられている。この基板内配線も積層構造をしている。
これらの各素子２２，２３，２４，２５，２６の配列（基板内配線）は、検出器基板２
０Ａから供給された信号が、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ
２５、デジタルＡＳＩＣ２６の順に供給されるようになっている。
なお、ＡＳＩＣ基板２０Ｂは、各コンデンサ２２に接続される基板内配線にそれぞれ接
続されて検出器基板２０Ａとの電気的接続を行うコネクタ（スパイラルコンタクト）Ｃ１
と、データ処理装置側（後記するユニット統合ＦＰＧＡ側）との電気的接続を行う基板コ
ネクタＣ２とを有している。ちなみに、前記した検出器基板２０Ａも各検出器２１にそれ
ぞれ接続される基板内配線と接続しているコネクタＣ１を有している。
次に、ＡＳＩＣを搭載したＡＳＩＣ基板２０Ｂを説明する。図７（ａ）に示すように、
ＡＳＩＣ基板２０Ｂは、基板本体２０ｂの片面に、２個のアナログＡＳＩＣ２４と１個の
デジタルＡＳＩＣ２６を設置している。また、図７（ｂ）に示すように、アナログＡＳＩ
Ｃ２４が基板本体２０ｂの両面に設置されているので、１つのＡＳＩＣ基板２０Ｂは合計
４個のアナログＡＳＩＣ２４を有する。また、ＡＳＩＣ基板２０Ｂは、基板本体２０ｂの
片面で８個（＝４個×２）、その両面で１６個設置されたＡＤＣ２５を有する。また、１
つの基板本体２０ｂの両面には、コンデンサ２２及び抵抗２３が検出器２１の数に対応し
た数だけ設置されている。また、これらの、コンデンサ２２、抵抗２３、アナログＡＳＩ
Ｃ２４、ＡＤＣ２５、デジタルＡＳＩＣ２６を電気的に接続するため、ＡＳＩＣ基板２０
Ｂ（基板本体２０ｂ）内には、前記した検出器基板２０Ａと同様に図示しない基板内配線
が設けられている。この基板内配線も積層構造をしている。
これらの各素子２２，２３，２４，２５，２６の配列（基板内配線）は、検出器基板２
０Ａから供給された信号が、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ
２５、デジタルＡＳＩＣ２６の順に供給されるようになっている。
なお、ＡＳＩＣ基板２０Ｂは、各コンデンサ２２に接続される基板内配線にそれぞれ接
続されて検出器基板２０Ａとの電気的接続を行うコネクタ（スパイラルコンタクト）Ｃ１
と、データ処理装置側（後記するユニット統合ＦＰＧＡ側）との電気的接続を行う基板コ
ネクタＣ２とを有している。ちなみに、前記した検出器基板２０Ａも各検出器２１にそれ
ぞれ接続される基板内配線と接続しているコネクタＣ１を有している。
（検出器基板とＡＳＩＣ基板の接続構造）
検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの接続構造を説明する。
検出器基板２０ＡとＡＳＩＣ基板２０Ｂとは、その端面（端部）同士を突き合わせて接
続するのではなく、図７（ｂ）に示すように、端部近傍に重なり合うオーバラップ部分を
設けてこれらのオーバラップ部分に存在するコネクタＣ１同士を接続する。この接続は、
締結用のネジ等により着脱自在（分離・接続自在）に行われる。なお、このような接続を
行うのは次の理由による。即ち、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとが接続（結合
）された結合基板２０を、水平方向に片端支持（片持ち支持）や両端支持すると、結合基
板２０の中央部（接続部分）には、該結合基板２０を下方に撓ませたり曲げたりする力が
作用する。ここで、接続部分が端面同士を突き合わせたものである場合は、接続部分が撓
み易かったり折れ曲がり易かったりするので好ましくない。
検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの接続構造を説明する。
検出器基板２０ＡとＡＳＩＣ基板２０Ｂとは、その端面（端部）同士を突き合わせて接
続するのではなく、図７（ｂ）に示すように、端部近傍に重なり合うオーバラップ部分を
設けてこれらのオーバラップ部分に存在するコネクタＣ１同士を接続する。この接続は、
締結用のネジ等により着脱自在（分離・接続自在）に行われる。なお、このような接続を
行うのは次の理由による。即ち、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとが接続（結合
）された結合基板２０を、水平方向に片端支持（片持ち支持）や両端支持すると、結合基
板２０の中央部（接続部分）には、該結合基板２０を下方に撓ませたり曲げたりする力が
作用する。ここで、接続部分が端面同士を突き合わせたものである場合は、接続部分が撓
み易かったり折れ曲がり易かったりするので好ましくない。
この点を踏まえて、本実施形態では、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとを、端
面同士を付き合せて接続するのではなく、前記したように端部近傍を重なり合うようして
オーバラップ部を設けて接続している。このため、端面同士を突き合わせて接続するのに
比べて撓みや曲げに対するタフネスさが向上するので好ましい。なお、結合基板の、撓み
や曲げに対するタフネスさが向上すると、例えば検出器２１の位置ずれが抑制されてγ線
の発生位置を特定する精度の低下が防止される。ちなみに、図２に示すように、ＰＥＴ装
置１のカメラ１１には、図７に示す結合基板２０を備える検出器ユニット２（図１０）が
ドーナツ状に多数配置されるため、図２を基準にした水平方向に相当する３時の方向や９
時の方向に位置する結合基板２０は撓んだり曲がったりし易くなる。このため、結合基板
２０の撓みや曲げに対するタフネスさが重要になる。
面同士を付き合せて接続するのではなく、前記したように端部近傍を重なり合うようして
オーバラップ部を設けて接続している。このため、端面同士を突き合わせて接続するのに
比べて撓みや曲げに対するタフネスさが向上するので好ましい。なお、結合基板の、撓み
や曲げに対するタフネスさが向上すると、例えば検出器２１の位置ずれが抑制されてγ線
の発生位置を特定する精度の低下が防止される。ちなみに、図２に示すように、ＰＥＴ装
置１のカメラ１１には、図７に示す結合基板２０を備える検出器ユニット２（図１０）が
ドーナツ状に多数配置されるため、図２を基準にした水平方向に相当する３時の方向や９
時の方向に位置する結合基板２０は撓んだり曲がったりし易くなる。このため、結合基板
２０の撓みや曲げに対するタフネスさが重要になる。
検出器基板２０ＡとＡＳＩＣ基板２０Ｂとは、前記したオーバラップ部分を利用して電
気的に接続される。このため、図７（ｂ）に示す検出器基板２０Ａ及びＡＳＩＣ基板２０
Ｂのそれぞれのオーバラップ部分には、両基板２０Ａ，２０Ｂの基板内配線を電気的に接
続する接続子（コネクタ）Ｃ１（図７（ａ））が設けられる。コネクタＣ１としては、電
気的な接続を良好にするため、例えばスパイラルコンタクト（登録商標）が使用される。スパイラルコンタクト（登録商標）は、螺旋状の接触子にボール状の接続端子が広い面積で接触して良好な電気的な接続が図られるという特性を有する。なお、ボール状の接続端子がＡＳＩＣ基板２０Ｂ側に設けられる場合は、螺旋状の接触子は検出器基板２０Ａ側に設けられ、ボール状の接続端子が検出器基板２０Ａ側に設けられる場合は、螺旋状の接触子はＡＳＩＣ基板２０Ｂ側に設けられる。
このような、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの電気的な接続構造を用いるこ
とで、信号を検出器基板２０ＡからＡＳＩＣ基板２０Ｂへと、低損失で伝送することがで
きる。ちなみに、損失が少なくなると、例えば検出器２１としてのエネルギ分解能が向上
する。
気的に接続される。このため、図７（ｂ）に示す検出器基板２０Ａ及びＡＳＩＣ基板２０
Ｂのそれぞれのオーバラップ部分には、両基板２０Ａ，２０Ｂの基板内配線を電気的に接
続する接続子（コネクタ）Ｃ１（図７（ａ））が設けられる。コネクタＣ１としては、電
気的な接続を良好にするため、例えばスパイラルコンタクト（登録商標）が使用される。スパイラルコンタクト（登録商標）は、螺旋状の接触子にボール状の接続端子が広い面積で接触して良好な電気的な接続が図られるという特性を有する。なお、ボール状の接続端子がＡＳＩＣ基板２０Ｂ側に設けられる場合は、螺旋状の接触子は検出器基板２０Ａ側に設けられ、ボール状の接続端子が検出器基板２０Ａ側に設けられる場合は、螺旋状の接触子はＡＳＩＣ基板２０Ｂ側に設けられる。
このような、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの電気的な接続構造を用いるこ
とで、信号を検出器基板２０ＡからＡＳＩＣ基板２０Ｂへと、低損失で伝送することがで
きる。ちなみに、損失が少なくなると、例えば検出器２１としてのエネルギ分解能が向上
する。
また、前記したように、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの接続は、ネジ等に
よる着脱自在な接続となっている。このため、例えば、半導体放射線検出器２１やＡＳＩ
Ｃ２４，２６に不具合が生じた場合でも、不具合のある部分だけを取り替えれば済む。よ
って、一部に不具合があるために、結合基板２０全体を取り替えるといったようなムダを
無くすことができる。なお、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの電気的接続は、
前記したスパイラルコンタクタ（登録商標）のようなコネクタＣ１によって行われることから、基板同士の接続・接続の解除（結合・結合の解除）は容易である。
よる着脱自在な接続となっている。このため、例えば、半導体放射線検出器２１やＡＳＩ
Ｃ２４，２６に不具合が生じた場合でも、不具合のある部分だけを取り替えれば済む。よ
って、一部に不具合があるために、結合基板２０全体を取り替えるといったようなムダを
無くすことができる。なお、検出器基板２０ＡとＡＳＩＣ基板２０Ｂとの電気的接続は、
前記したスパイラルコンタクタ（登録商標）のようなコネクタＣ１によって行われることから、基板同士の接続・接続の解除（結合・結合の解除）は容易である。
前記の構成は、ＡＳＩＣ基板２０Ｂに１つの検出器基板２０Ａを接続しているが、検出
器基板を複数に分割してもよい。例えば、横方向に８個、縦方向に４個の検出器２１を１
つの基板実装とし、２枚の検出器基板をＡＳＩＣ基板に接続する構成でもよい。本構成で
は、１つの検出器２１が故障した場合に２枚の内の故障した検出器を搭載している検出器
基板だけを交換すればよく、保守時の無駄を低減（コストダウン）が図れる。
器基板を複数に分割してもよい。例えば、横方向に８個、縦方向に４個の検出器２１を１
つの基板実装とし、２枚の検出器基板をＡＳＩＣ基板に接続する構成でもよい。本構成で
は、１つの検出器２１が故障した場合に２枚の内の故障した検出器を搭載している検出器
基板だけを交換すればよく、保守時の無駄を低減（コストダウン）が図れる。
（素子の配置レイアウト）
次に、結合基板２０における検出器２１やＡＳＩＣ２４，２６等の素子の配置レイアウ
トを、図７及び図８を参照して説明する。
次に、結合基板２０における検出器２１やＡＳＩＣ２４，２６等の素子の配置レイアウ
トを、図７及び図８を参照して説明する。
図８に示すように、検出器２１は、図示しない電気配線により、コネクタＣ１、コンデ
ンサ２２及び抵抗２３を介してアナログＡＳＩＣ２４と接続されており、検出器２１で検
出されたγ線の検出信号は、その電気配線を介して、コンデンサ２２及び抵抗２３を通り
、アナログＡＳＩＣ２４で処理されるようになっている。また、アナログＡＳＩＣ２４で
処理された信号は、ＡＤＣ２５及びデジタルＡＳＩＣ２６で処理されるようになっている
。
ンサ２２及び抵抗２３を介してアナログＡＳＩＣ２４と接続されており、検出器２１で検
出されたγ線の検出信号は、その電気配線を介して、コンデンサ２２及び抵抗２３を通り
、アナログＡＳＩＣ２４で処理されるようになっている。また、アナログＡＳＩＣ２４で
処理された信号は、ＡＤＣ２５及びデジタルＡＳＩＣ２６で処理されるようになっている
。
ここで、回路の長さや配線の長さ（距離）は、これが短い方が、途中でのノイズの影響
や信号の減衰が少なくて好ましい。また、ＰＥＴ装置１で同時計測処理を行う場合は、回
路や配線の長さが短い方が時間の遅れが少なくて好ましい（検出時間の正確さが損なわれ
ないので好ましい）。このため、本実施形態では、カメラ１１の半径方向においてカメラ
１１の中心軸から外側に向かって、図７（ａ）に示すように、検出器２１、コンデンサ２
２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ２５、デジタルＡＳＩＣ２６の順に各素子
２１，２２，２３，２４，２５，２６を配置（レイアウト）している。この順序は、各素
子２１，２２，２３，２４，２５，２６による信号の処理順序と同じである（図８、図９
参照）。つまり、カメラ１１の中心軸から外側に向かって、「検出器、アナログ集積回路
、ＡＤ変換器、デジタル集積回路の順になるように基板上に配置され、かつこの順に配線
」している。このため、検出器２１で検出された微弱な信号を、配線の長さ（距離）を短
くしてアナログＡＳＩＣ２４に伝送することができる。
なお、アナログＡＳＩＣ２４で信号が増幅される等の処理が行われているので、アナロ
グＡＳＩＣ２４以降の配線の長さが長くともノイズの影響は受けにくい。つまり、ノイズ
の点を考えれば、アナログＡＳＩＣ２４以降の配線の長さが長くとも支障はない。ただし
、配線の長さが長いと信号伝達が遅延するので、前記したとおり検出時間の正確性は損な
われる可能性はある。
や信号の減衰が少なくて好ましい。また、ＰＥＴ装置１で同時計測処理を行う場合は、回
路や配線の長さが短い方が時間の遅れが少なくて好ましい（検出時間の正確さが損なわれ
ないので好ましい）。このため、本実施形態では、カメラ１１の半径方向においてカメラ
１１の中心軸から外側に向かって、図７（ａ）に示すように、検出器２１、コンデンサ２
２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ２５、デジタルＡＳＩＣ２６の順に各素子
２１，２２，２３，２４，２５，２６を配置（レイアウト）している。この順序は、各素
子２１，２２，２３，２４，２５，２６による信号の処理順序と同じである（図８、図９
参照）。つまり、カメラ１１の中心軸から外側に向かって、「検出器、アナログ集積回路
、ＡＤ変換器、デジタル集積回路の順になるように基板上に配置され、かつこの順に配線
」している。このため、検出器２１で検出された微弱な信号を、配線の長さ（距離）を短
くしてアナログＡＳＩＣ２４に伝送することができる。
なお、アナログＡＳＩＣ２４で信号が増幅される等の処理が行われているので、アナロ
グＡＳＩＣ２４以降の配線の長さが長くともノイズの影響は受けにくい。つまり、ノイズ
の点を考えれば、アナログＡＳＩＣ２４以降の配線の長さが長くとも支障はない。ただし
、配線の長さが長いと信号伝達が遅延するので、前記したとおり検出時間の正確性は損な
われる可能性はある。
ちなみに、本実施形態では、検出器２１のみならずアナログＡＳＩＣ２４及びデジタル
ＡＳＩＣ２６が１つの結合基板２０に含まれているため、検出器２１、アナログＡＳＩＣ
２４及びデジタルＡＳＩＣ２６を、ベッド１４の長手方向、すなわち、検査を受ける被検
者の体軸と直交する方向に配置できるため、カメラ（撮像装置）１１のベッド長手方向に
おける長さを必要以上に長くしなくても済む。アナログＡＳＩＣ２４及びデジタルＡＳＩ
Ｃ２６を環状に配置された検出器群の、半径方向の外側でベッド１４の長手方向に配置す
ることも考えられるが、カメラ１１のベッド長手方向における長さが必要以上に長くなる
。また、検出器２１として半導体放射線検出器を用い、信号処理装置としてアナログＡＳ
ＩＣ２４及びデジタルＡＳＩＣ２６を用いているため、結合基板２０の長手方向の長さが
短縮され、シンチレータを用いた場合に比べてカメラ１１の前記直交方向における長さを
著しく小さくできる。更には、結合基板２０は、その長手方向に検出器２１、アナログＡ
ＳＩＣ２４及びデジタルＡＳＩＣ２６を順次配置しているため、これらを接続する配線の
長さを短くでき、基板における配線が単純化される。
ＡＳＩＣ２６が１つの結合基板２０に含まれているため、検出器２１、アナログＡＳＩＣ
２４及びデジタルＡＳＩＣ２６を、ベッド１４の長手方向、すなわち、検査を受ける被検
者の体軸と直交する方向に配置できるため、カメラ（撮像装置）１１のベッド長手方向に
おける長さを必要以上に長くしなくても済む。アナログＡＳＩＣ２４及びデジタルＡＳＩ
Ｃ２６を環状に配置された検出器群の、半径方向の外側でベッド１４の長手方向に配置す
ることも考えられるが、カメラ１１のベッド長手方向における長さが必要以上に長くなる
。また、検出器２１として半導体放射線検出器を用い、信号処理装置としてアナログＡＳ
ＩＣ２４及びデジタルＡＳＩＣ２６を用いているため、結合基板２０の長手方向の長さが
短縮され、シンチレータを用いた場合に比べてカメラ１１の前記直交方向における長さを
著しく小さくできる。更には、結合基板２０は、その長手方向に検出器２１、アナログＡ
ＳＩＣ２４及びデジタルＡＳＩＣ２６を順次配置しているため、これらを接続する配線の
長さを短くでき、基板における配線が単純化される。
ここで、本実施形態では、１個のアナログＡＳＩＣ２４は、それぞれ３２個の検出器２
１と接続されており、検出器２１から得られる信号を処理する。図８、図９に示すように
、１個のアナログＡＳＩＣ２４は、スロー系とファースト系とを有するアナログ信号処理
回路（アナログ信号処理装置）３３を３２組備えている。アナログ信号処理回路３３は検
出器２１ごとに設けられ、１つのアナログ信号処理回路３３は１つの検出器２１に接続さ
れる。ここで、ファースト系は、γ線の検出時刻を特定するためのタイミング信号を出力
するタイミングピックオフ回路２４ａを有している。また、スロー系は、検出したγ線の
波高値を求めることを目的として、極性アンプ（線形増幅器）２４ｃ、バンドパスフィル
タ（波形整形装置）２４ｄ、ピークホールド回路（波高値保持装置）２４ｅがこの順序に
接続されて設けられている。ちなみに、スロー系は、波高値を求めるためにはある程度の
処理の時間を要することから「スロー」という名前が付いている。なお、符号２４ｂは、
チャージアンプ（前置増幅器）である。ちなみに、検出器２１から出力されてコンデンサ
２２及び抵抗２３を通過したγ線検出信号は、チャージアンプ２４ｂ、極性アンプ２４ｃ
で増幅される。増幅されたγ線検出信号はバンドパスフィルタ２４ｄを経てピークホール
ド回路２４ｅに入力される。ピークホールド回路２４ｅは、検出信号の最大値、つまり検
出したγ線のエネルギに比例したγ線検出信号の波高値を保持する。１個のアナログＡＳ
ＩＣ２４は３２組のアナログ信号処理回路３３をＬＳＩ化したものである。
なお、コンデンサ２２及び抵抗２３をアナログＡＳＩＣ２４の内部に設けることもでき
るが、適切なコンデンサ容量や適切な抵抗値を得るため、及び、アナログＡＳＩＣ２４の
大きさを小さくする等の理由から、本実施形態では、コンデンサ２２及び抵抗２３はアナ
ログＡＳＩＣ２４の外に配置されている。ちなみに、コンデンサ２２及び抵抗２３は、外
部に設けた方が、個々のコンデンサ容量や抵抗値のバラツキが少ないとされている。
１と接続されており、検出器２１から得られる信号を処理する。図８、図９に示すように
、１個のアナログＡＳＩＣ２４は、スロー系とファースト系とを有するアナログ信号処理
回路（アナログ信号処理装置）３３を３２組備えている。アナログ信号処理回路３３は検
出器２１ごとに設けられ、１つのアナログ信号処理回路３３は１つの検出器２１に接続さ
れる。ここで、ファースト系は、γ線の検出時刻を特定するためのタイミング信号を出力
するタイミングピックオフ回路２４ａを有している。また、スロー系は、検出したγ線の
波高値を求めることを目的として、極性アンプ（線形増幅器）２４ｃ、バンドパスフィル
タ（波形整形装置）２４ｄ、ピークホールド回路（波高値保持装置）２４ｅがこの順序に
接続されて設けられている。ちなみに、スロー系は、波高値を求めるためにはある程度の
処理の時間を要することから「スロー」という名前が付いている。なお、符号２４ｂは、
チャージアンプ（前置増幅器）である。ちなみに、検出器２１から出力されてコンデンサ
２２及び抵抗２３を通過したγ線検出信号は、チャージアンプ２４ｂ、極性アンプ２４ｃ
で増幅される。増幅されたγ線検出信号はバンドパスフィルタ２４ｄを経てピークホール
ド回路２４ｅに入力される。ピークホールド回路２４ｅは、検出信号の最大値、つまり検
出したγ線のエネルギに比例したγ線検出信号の波高値を保持する。１個のアナログＡＳ
ＩＣ２４は３２組のアナログ信号処理回路３３をＬＳＩ化したものである。
なお、コンデンサ２２及び抵抗２３をアナログＡＳＩＣ２４の内部に設けることもでき
るが、適切なコンデンサ容量や適切な抵抗値を得るため、及び、アナログＡＳＩＣ２４の
大きさを小さくする等の理由から、本実施形態では、コンデンサ２２及び抵抗２３はアナ
ログＡＳＩＣ２４の外に配置されている。ちなみに、コンデンサ２２及び抵抗２３は、外
部に設けた方が、個々のコンデンサ容量や抵抗値のバラツキが少ないとされている。
図８に示すアナログＡＳＩＣ２４について、本実施形態では、このアナログＡＳＩＣ２
４のスロー系の出力は、ＡＤＣ（アナログ・デジタル変換器）２５に供給されるようにな
っている。更に、アナログＡＳＩＣ２４のファースト系の出力は、デジタルＡＳＩＣ２６
に供給されるようになっている。
４のスロー系の出力は、ＡＤＣ（アナログ・デジタル変換器）２５に供給されるようにな
っている。更に、アナログＡＳＩＣ２４のファースト系の出力は、デジタルＡＳＩＣ２６
に供給されるようになっている。
アナログＡＳＩＣ２４と各ＡＤＣ２５は、８ｃｈ分のスロー系の信号を纏めて送信する
１本の配線でそれぞれ接続されている。また、各アナログＡＳＩＣ２４とデジタルＡＳＩ
Ｃ２６は、３２ｃｈのファースト系の信号を１つ１つ送信する３２本の配線で接続されて
いる。つまり、１個のデジタルＡＳＩＣ２６は、４個のアナログＡＳＩＣ２４と合計１２
８本の配線で接続されている。
１本の配線でそれぞれ接続されている。また、各アナログＡＳＩＣ２４とデジタルＡＳＩ
Ｃ２６は、３２ｃｈのファースト系の信号を１つ１つ送信する３２本の配線で接続されて
いる。つまり、１個のデジタルＡＳＩＣ２６は、４個のアナログＡＳＩＣ２４と合計１２
８本の配線で接続されている。
なお、アナログＡＳＩＣ２４から出力されるスロー系の出力信号は、アナログの波高値
（図４に示すグラフの最高値の値）である。また、アナログＡＳＩＣ２４からデジタルＡ
ＳＩＣに出力されるファースト系の出力信号は、検出時刻に対応したタイミングを示すタ
イミング信号である。このうちスロー系の出力である波高値は、アナログＡＳＩＣ２４と
ＡＤＣ２５とを接続する配線（前記した８ｃｈを１本にした配線）によりＡＤＣ２５に入
力され、ＡＤＣ２５によりデジタル信号に変換される。ＡＤＣ２５では、例えば波高値を
８ビット（０〜２５５）のデジタルの波高値に変換する（ex.５１１ＫｅＶ→２５５）。
また、スロー系の出力であるタイミング信号は、前記したアナログＡＳＩＣ２４とデジタ
ルＡＳＩＣ２６とを接続する配線によりデジタルＡＳＩＣ２６に供給される。
（図４に示すグラフの最高値の値）である。また、アナログＡＳＩＣ２４からデジタルＡ
ＳＩＣに出力されるファースト系の出力信号は、検出時刻に対応したタイミングを示すタ
イミング信号である。このうちスロー系の出力である波高値は、アナログＡＳＩＣ２４と
ＡＤＣ２５とを接続する配線（前記した８ｃｈを１本にした配線）によりＡＤＣ２５に入
力され、ＡＤＣ２５によりデジタル信号に変換される。ＡＤＣ２５では、例えば波高値を
８ビット（０〜２５５）のデジタルの波高値に変換する（ex.５１１ＫｅＶ→２５５）。
また、スロー系の出力であるタイミング信号は、前記したアナログＡＳＩＣ２４とデジタ
ルＡＳＩＣ２６とを接続する配線によりデジタルＡＳＩＣ２６に供給される。
ＡＤＣ２５は、デジタル化して８ビットの波高値情報をデジタルＡＳＩＣ２６に送信す
る。このため、各ＡＤＣ２５とデジタルＡＳＩＣ２６とは配線で接続されている。ちなみ
に、デジタルＡＳＩＣ２６は、ＡＤＣ２５が両面で１６個あることから、合計１６本の配
線でＡＤＣ２５と接続されている。１個のＡＤＣ２５は、８ｃｈ分の信号（検出素子８個
分の信号）を処理する。なお、ＡＤＣ２５は、デジタルＡＳＩＣ２６と、ＡＤＣ制御信号
伝送用の１本の配線、及び波高値情報伝送用の１本の配線で接続される。
る。このため、各ＡＤＣ２５とデジタルＡＳＩＣ２６とは配線で接続されている。ちなみ
に、デジタルＡＳＩＣ２６は、ＡＤＣ２５が両面で１６個あることから、合計１６本の配
線でＡＤＣ２５と接続されている。１個のＡＤＣ２５は、８ｃｈ分の信号（検出素子８個
分の信号）を処理する。なお、ＡＤＣ２５は、デジタルＡＳＩＣ２６と、ＡＤＣ制御信号
伝送用の１本の配線、及び波高値情報伝送用の１本の配線で接続される。
デジタルＡＳＩＣ２６は、図９に示すように、８個の時刻決定回路（時刻情報生成装置
）３５及び１個のＡＤＣ制御回路（ＡＤＣ制御装置）３６を含む複数のパケットデータ生
成装置３４、及びデータ転送回路（データ送信装置）３７を有しており、これらをＬＳＩ
化したものである。ＰＥＴ装置１に設けられた全てのデジタルＡＳＩＣ２６は、図示され
ていない５００ＭＨｚのクロック発生装置（水晶発振器）からのクロック信号を受け、同
期して動作している。各デジタルＡＳＩＣ２６に入力されたクロック信号は、全パケット
データ生成装置３４内のそれぞれの時刻決定回路３５に入力される。時刻決定回路３５は
、検出器２１ごとに設けられ、該当するアナログ信号処理回路３３のタイミングピックオ
フ回路２４ａからタイミング信号を入力する。時刻決定回路３５はタイミング信号を入力
した時のクロック信号に基づいてγ線の検出時刻を決定する。タイミング信号は、アナロ
グＡＳＩＣ２４のファースト系の信号に基づくものであるので、真の検出時刻に近い時刻
を検出時刻（時刻情報）とすることができる。ＡＤＣ制御回路３６は、時刻決定回路３５
から、γ線を検出したタイミング信号を受けその検出器ＩＤを特定する。すなわち、ＡＤ
Ｃ制御回路３６は、ＡＤＣ制御回路３６に接続される各時刻決定回路３５に対する検出器
ＩＤを記憶しており、ある時刻決定回路３５から時刻情報を入力したとき、その時刻決定
回路３５に対応する検出器ＩＤを特定できる。これは、時刻決定回路３５が検出器２１ご
とに設けられているために可能となる。更に、ＡＤＣ制御回路３６は、時刻情報を入力し
た後、検出器ＩＤ情報を含むＡＤＣ制御信号をＡＤＣ２５に出力する。ＡＤＣ２５は、そ
の検出器ＩＤに対応するアナログ信号処理回路３３のピークホールド回路２４ｅから出力
された波高値情報を、デジタル信号に変換して出力する。この波高値情報は、ＡＤＣ制御
回路３６に入力される。ＡＤＣ制御回路３６は、時刻情報及び検出器ＩＤに波高値情報を
付加してパケットデータを生成する。ＡＤＣ制御回路３６は、ＡＤＣ２５を制御するＡＤ
Ｃ制御装置と、検出器ＩＤ情報（検出器位置情報）、前記時刻情報及び波高値情報を統合
する情報統合装置との機能を有する。情報統合装置はそれらの３つの情報を含むデジタル
情報である統合情報（パケット情報）を出力する。各パケットデータ生成装置３４のＡＤ
Ｃ制御回路３６から出力されたパケットデータ（検出器ＩＤ、時刻情報及び波高値情報を
含む）は、データ転送回路３８入力される。
データ転送回路３８、各パケットデータ生成装置３４のＡＤＣ制御回路３６から出力さ
れたデジタル情報であるパケットデータを、例えば定期的に、１２枚の結合基板２０を収
めている検出器ユニット２（図１０、図１１）の筐体３０に１個設けられているユニット
統合用の集積回路（ユニット統合ＦＰＧＡ（Field Programmable Gate allay））３１に
送信する。ユニット統合ＦＰＧＡ（以下、ＦＰＧＡという）３１は、それらのデジタル情
報をコネクタ３８に接続された情報伝送用配線を介してデータ処理装置１２に送信する。
本実施形態は、ＡＤＣ２５が、ＡＤＣ制御回路３６から出力される制御信号に含まれる
検出器ＩＤ情報に対応するピークホールド回路２４ｅから出力された波高値情報を、デジ
タル信号に変換するため、１つのアナログＡＳＩＣ２４内の複数のアナログ信号処理回路
３３に対して１つのＡＤＣ２５を設けている。従って、１つのアナログ信号処理回路３３
に対して１つづつＡＤＣ２５を設ける必要がなく、ＡＳＩＣ基板２０Ｂの回路構成を著し
く単純化できる。統合情報を生成する情報統合装置も、１つのアナログＡＳＩＣ２４内の
複数のアナログ信号処理回路３３に対して１つ設ければよく、デジタルＡＳＩＣ２６の回
路構成が単純化できる。また、検出器ＩＤを特定するＡＤＣ制御装置も１つのアナログＡ
ＳＩＣ２４内の複数のアナログ信号処理回路３３に対して１つでよく、デジタルＡＳＩＣ
２６の回路構成が単純化できる。
）３５及び１個のＡＤＣ制御回路（ＡＤＣ制御装置）３６を含む複数のパケットデータ生
成装置３４、及びデータ転送回路（データ送信装置）３７を有しており、これらをＬＳＩ
化したものである。ＰＥＴ装置１に設けられた全てのデジタルＡＳＩＣ２６は、図示され
ていない５００ＭＨｚのクロック発生装置（水晶発振器）からのクロック信号を受け、同
期して動作している。各デジタルＡＳＩＣ２６に入力されたクロック信号は、全パケット
データ生成装置３４内のそれぞれの時刻決定回路３５に入力される。時刻決定回路３５は
、検出器２１ごとに設けられ、該当するアナログ信号処理回路３３のタイミングピックオ
フ回路２４ａからタイミング信号を入力する。時刻決定回路３５はタイミング信号を入力
した時のクロック信号に基づいてγ線の検出時刻を決定する。タイミング信号は、アナロ
グＡＳＩＣ２４のファースト系の信号に基づくものであるので、真の検出時刻に近い時刻
を検出時刻（時刻情報）とすることができる。ＡＤＣ制御回路３６は、時刻決定回路３５
から、γ線を検出したタイミング信号を受けその検出器ＩＤを特定する。すなわち、ＡＤ
Ｃ制御回路３６は、ＡＤＣ制御回路３６に接続される各時刻決定回路３５に対する検出器
ＩＤを記憶しており、ある時刻決定回路３５から時刻情報を入力したとき、その時刻決定
回路３５に対応する検出器ＩＤを特定できる。これは、時刻決定回路３５が検出器２１ご
とに設けられているために可能となる。更に、ＡＤＣ制御回路３６は、時刻情報を入力し
た後、検出器ＩＤ情報を含むＡＤＣ制御信号をＡＤＣ２５に出力する。ＡＤＣ２５は、そ
の検出器ＩＤに対応するアナログ信号処理回路３３のピークホールド回路２４ｅから出力
された波高値情報を、デジタル信号に変換して出力する。この波高値情報は、ＡＤＣ制御
回路３６に入力される。ＡＤＣ制御回路３６は、時刻情報及び検出器ＩＤに波高値情報を
付加してパケットデータを生成する。ＡＤＣ制御回路３６は、ＡＤＣ２５を制御するＡＤ
Ｃ制御装置と、検出器ＩＤ情報（検出器位置情報）、前記時刻情報及び波高値情報を統合
する情報統合装置との機能を有する。情報統合装置はそれらの３つの情報を含むデジタル
情報である統合情報（パケット情報）を出力する。各パケットデータ生成装置３４のＡＤ
Ｃ制御回路３６から出力されたパケットデータ（検出器ＩＤ、時刻情報及び波高値情報を
含む）は、データ転送回路３８入力される。
データ転送回路３８、各パケットデータ生成装置３４のＡＤＣ制御回路３６から出力さ
れたデジタル情報であるパケットデータを、例えば定期的に、１２枚の結合基板２０を収
めている検出器ユニット２（図１０、図１１）の筐体３０に１個設けられているユニット
統合用の集積回路（ユニット統合ＦＰＧＡ（Field Programmable Gate allay））３１に
送信する。ユニット統合ＦＰＧＡ（以下、ＦＰＧＡという）３１は、それらのデジタル情
報をコネクタ３８に接続された情報伝送用配線を介してデータ処理装置１２に送信する。
本実施形態は、ＡＤＣ２５が、ＡＤＣ制御回路３６から出力される制御信号に含まれる
検出器ＩＤ情報に対応するピークホールド回路２４ｅから出力された波高値情報を、デジ
タル信号に変換するため、１つのアナログＡＳＩＣ２４内の複数のアナログ信号処理回路
３３に対して１つのＡＤＣ２５を設けている。従って、１つのアナログ信号処理回路３３
に対して１つづつＡＤＣ２５を設ける必要がなく、ＡＳＩＣ基板２０Ｂの回路構成を著し
く単純化できる。統合情報を生成する情報統合装置も、１つのアナログＡＳＩＣ２４内の
複数のアナログ信号処理回路３３に対して１つ設ければよく、デジタルＡＳＩＣ２６の回
路構成が単純化できる。また、検出器ＩＤを特定するＡＤＣ制御装置も１つのアナログＡ
ＳＩＣ２４内の複数のアナログ信号処理回路３３に対して１つでよく、デジタルＡＳＩＣ
２６の回路構成が単純化できる。
こうして、デジタルＡＳＩＣ２６から出力された、（１）波高値情報、（２）決定した
時刻情報、及び（３）検出器２１の１個１個を一意に識別する検出器ＩＤを含むパケット
データは、情報伝送用配線を介して後段のデータ処理装置１２（図１参照）に送信される
。データ処理装置１２の同時計測装置１２Ａは、デジタルＡＳＩＣ２６から送信されたパ
ケットデータを基に、同時計測処理（設定時間の時間窓で所定エネルギのγ線を２個検出
したときは、これらのγ線を、１つの陽電子の消滅により発生した一対のγ線とみなす処
理）を行って、同時計測したその一対のγ線を一個として計数し、その一対のγ線を検出
した２つの検出器２１の位置をそれらの検出器ＩＤより特定する。データ処理装置１２は
、前記の時間窓内で検出されたγ線検出信号が３つ以上ある（γ線を検出した検出器２１
が３つ以上ある）場合に、それらのγ線検出信号の波高値情報等を用いて３つ以上ある検
出器２１のうち最初にγ線が入射された２つの検出器２１を特定する。特定された一対の
検出器２１が同時計測されて１つの計数値が生成される。また、データ処理装置１２の断
層像情報作成装置１２Ｂは、同時計測で得た計数値及び検出器２１の位置情報を用いて、
放射性薬剤の集積位置、すなわち悪性腫瘍位置での被検者の断層像情報を作成する。この
断層像情報は表示装置１３に表示される。前記のデジタル情報、同時計測で得た計数値及
び検出器２１の位置情報、及び断層像情報等の情報は、データ処理装置１２の記憶装置に
記憶される。
時刻情報、及び（３）検出器２１の１個１個を一意に識別する検出器ＩＤを含むパケット
データは、情報伝送用配線を介して後段のデータ処理装置１２（図１参照）に送信される
。データ処理装置１２の同時計測装置１２Ａは、デジタルＡＳＩＣ２６から送信されたパ
ケットデータを基に、同時計測処理（設定時間の時間窓で所定エネルギのγ線を２個検出
したときは、これらのγ線を、１つの陽電子の消滅により発生した一対のγ線とみなす処
理）を行って、同時計測したその一対のγ線を一個として計数し、その一対のγ線を検出
した２つの検出器２１の位置をそれらの検出器ＩＤより特定する。データ処理装置１２は
、前記の時間窓内で検出されたγ線検出信号が３つ以上ある（γ線を検出した検出器２１
が３つ以上ある）場合に、それらのγ線検出信号の波高値情報等を用いて３つ以上ある検
出器２１のうち最初にγ線が入射された２つの検出器２１を特定する。特定された一対の
検出器２１が同時計測されて１つの計数値が生成される。また、データ処理装置１２の断
層像情報作成装置１２Ｂは、同時計測で得た計数値及び検出器２１の位置情報を用いて、
放射性薬剤の集積位置、すなわち悪性腫瘍位置での被検者の断層像情報を作成する。この
断層像情報は表示装置１３に表示される。前記のデジタル情報、同時計測で得た計数値及
び検出器２１の位置情報、及び断層像情報等の情報は、データ処理装置１２の記憶装置に
記憶される。
なお、以上の説明では、検出器基板２０Ａは検出器２１を有し、ＡＳＩＣ基板２０Ｂは
、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ２５、デジタルＡＳＩＣ２
６を有している。しかし、検出器基板（第１の基板）２０Ａが、検出器２１、コンデンサ
２２、抵抗２３、アナログＡＳＩＣ２４等を有し、ＡＳＩＣ基板（第２の基板）２０Ｂが
ＡＤＣ２５、デジタルＡＳＩＣ２６等を有するようにしてもよい。検出器基板２０Ａが検
出器２１とアナログＡＳＩＣ２４とを有することで、検出器２１とアナログＡＳＩＣ２４
との距離（配線の長さ）を更に短くすることができる。このため、ノイズの影響を更に低
減することが可能になる。
更に、結合基板２０を３基板（検出器基板２０Ａ、アナログＡＳＩＣ基板、デジタルＡ
ＳＩＣ基板）として、それぞれコネクタを介して着脱自在に連結した構成としてもよい。
この場合、３基板のうち、検出器基板２０Ａは検出器２１を有し、アナログＡＳＩＣ基板
は、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４を有し、デジタルＡＳＩＣ基板は
、ＡＤＣ２５、デジタルＡＳＩＣ２６を有する構成とする。本構成では、アナログ回路を
搭載する基板とデジタル回路を搭載する基板とを分離することにより、デジタル回路側の
ノイズがアナログ回路に入りこむことを防止する。また本構成では、アナログＡＳＩＣと
デジタルＡＳＩＣの搭載基板を分離し、それを着脱自在なコネクタにより接続するので、
例えばデジタルＡＳＩＣのみが故障した場合でも、デジタルＡＳＩＣ基板のみを交換すれ
ばよい。従って、本構成ではよりいっそう無駄の排除が可能となる。
、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４、ＡＤＣ２５、デジタルＡＳＩＣ２
６を有している。しかし、検出器基板（第１の基板）２０Ａが、検出器２１、コンデンサ
２２、抵抗２３、アナログＡＳＩＣ２４等を有し、ＡＳＩＣ基板（第２の基板）２０Ｂが
ＡＤＣ２５、デジタルＡＳＩＣ２６等を有するようにしてもよい。検出器基板２０Ａが検
出器２１とアナログＡＳＩＣ２４とを有することで、検出器２１とアナログＡＳＩＣ２４
との距離（配線の長さ）を更に短くすることができる。このため、ノイズの影響を更に低
減することが可能になる。
更に、結合基板２０を３基板（検出器基板２０Ａ、アナログＡＳＩＣ基板、デジタルＡ
ＳＩＣ基板）として、それぞれコネクタを介して着脱自在に連結した構成としてもよい。
この場合、３基板のうち、検出器基板２０Ａは検出器２１を有し、アナログＡＳＩＣ基板
は、コンデンサ２２、抵抗２３、アナログＡＳＩＣ２４を有し、デジタルＡＳＩＣ基板は
、ＡＤＣ２５、デジタルＡＳＩＣ２６を有する構成とする。本構成では、アナログ回路を
搭載する基板とデジタル回路を搭載する基板とを分離することにより、デジタル回路側の
ノイズがアナログ回路に入りこむことを防止する。また本構成では、アナログＡＳＩＣと
デジタルＡＳＩＣの搭載基板を分離し、それを着脱自在なコネクタにより接続するので、
例えばデジタルＡＳＩＣのみが故障した場合でも、デジタルＡＳＩＣ基板のみを交換すれ
ばよい。従って、本構成ではよりいっそう無駄の排除が可能となる。
ちなみに、前記した説明では、検出器２１を設置する基板本体２０ａ（検出器基板２０
Ａ）と、ＡＳＩＣ２４，２６を設置する基板本体２０ｂ（ＡＳＩＣ基板２０Ｂ）とが別の
基板になっている。このため、例えば、両ＡＳＩＣをＢＧＡ（Ball Grid Allay）を介し
て基板にリフローでハンダ付けする際に、ＡＳＩＣ基板だけをハンダ付け処理できるので
、半導体放射線検出器２１を高温に晒す必要がなく好ましい。もちろん、全ての素子２１
〜２６を同一の基板上に配置することとして、コネクタＣ１を用いないようにすることも
できる。
Ａ）と、ＡＳＩＣ２４，２６を設置する基板本体２０ｂ（ＡＳＩＣ基板２０Ｂ）とが別の
基板になっている。このため、例えば、両ＡＳＩＣをＢＧＡ（Ball Grid Allay）を介し
て基板にリフローでハンダ付けする際に、ＡＳＩＣ基板だけをハンダ付け処理できるので
、半導体放射線検出器２１を高温に晒す必要がなく好ましい。もちろん、全ての素子２１
〜２６を同一の基板上に配置することとして、コネクタＣ１を用いないようにすることも
できる。
≪検出器ユニット；結合基板の収納によるユニット化≫
次に、前記した結合基板２０の筐体３０への収納によるユニット化を説明する。本実施
形態では、１２枚の結合基板２０を筐体（枠体）３０内に収納して検出器ユニット（１２
基板ユニット）２を構成している。ちなみに、ＰＥＴ装置１のカメラ１１は、この検出器
ユニット２が周方向に６０〜７０個着脱自在に配置された構成をしており（図１２（ｂ）
参照）、保守点検が容易なようにされている（図２参照）。
次に、前記した結合基板２０の筐体３０への収納によるユニット化を説明する。本実施
形態では、１２枚の結合基板２０を筐体（枠体）３０内に収納して検出器ユニット（１２
基板ユニット）２を構成している。ちなみに、ＰＥＴ装置１のカメラ１１は、この検出器
ユニット２が周方向に６０〜７０個着脱自在に配置された構成をしており（図１２（ｂ）
参照）、保守点検が容易なようにされている（図２参照）。
（筐体への収納）
図１０に示すように、検出器ユニット２は、１２枚の前記した結合基板２０、この１２
枚の結合基板２０に電荷収集用の電圧を供給する高圧電源ＰＳ、前記したＦＰＧＡ３１、
外部との信号の授受を行う信号用のコネクタ、外部から電源の供給を受けるための電源用
のコネクタ等を収納したり保持したりする筐体３０等を備える。
図１０に示すように、検出器ユニット２は、１２枚の前記した結合基板２０、この１２
枚の結合基板２０に電荷収集用の電圧を供給する高圧電源ＰＳ、前記したＦＰＧＡ３１、
外部との信号の授受を行う信号用のコネクタ、外部から電源の供給を受けるための電源用
のコネクタ等を収納したり保持したりする筐体３０等を備える。
図１０及び図１１に示すように、結合基板２０は、奥行方向（ベッド１４の長手方向）
には重なり合わないように３列、間口方向（カメラ１１の周方向）には４列並んで筐体３
０内に収められている。つまり、１個の筐体３０には、結合基板２０が１２枚収納されて
いる。このように収納するため、奥行方向に伸びる１条のガイド溝（ガイドレール）Ｇ１
を周方向に適宜離間して４列備えるガイド部材３９が、筺体３０内に配置され、筺体（蓋
）３０の上端部に取り付けられている。ガイド部材３９は、各ガイド溝Ｇ１の部分に，天
板３０ａの各コネクタＣ３と対向する位置にそれぞれ開口４０を有する。更に、奥行方向
に伸びる１条のガイド溝（ガイドレール）Ｇ２を有する４つのガイド部材４１が、周方向
に適宜離間して筐体３０の底板３０ｂに設けられる（図１１参照）。ガイド溝Ｇ１，Ｇ２
は、結合基板２０を３枚（３つ）収納する分の奥行を持っている。結合基板２０のＡＳＩ
Ｃ基板２０Ｂ側端部がガイド溝Ｇ１に、結合基板２０の検出器基板２０Ａ側端部がガイド
溝Ｇ２に、それぞれ収納される。３つの結合基板２０がガイド溝Ｇ１，Ｇ２の奥行方向に
３つの保持されるようになっている。ちなみに、結合基板２０は、ＡＳＩＣ基板２０Ｂ側
端部と検出器基板２０Ａ側端部がガイド溝Ｇ１，Ｇ２で摺動するようになっているので、
指等で結合基板２０を、ガイド溝Ｇ１，Ｇ２内を滑らして所定の箇所に容易に位置させる
ことができる。このとき、各基板コネクタＣ２はそれぞれ開口４０の部分に位置している
。所定枚数の結合基板２０が筺体３０内に配置された後、天板３０ａが筺体３０の上端に
ネジ等で着脱自在に取り付けられる。天板３０ａに設けられた各コネクタＣ３は、該当す
る開口４０内に挿入されて該当する基板コネクタＣ２に接続されている。なお、筐体３０
の上部・下部とは、筐体３０をカメラ１１から取り出した場合のことであり、図２に示さ
れるように、筐体３０がカメラ１１に備えられた場合には、上下が反転したり、上下が９
０°回転して左右になったり、或いは斜めになったりする。
には重なり合わないように３列、間口方向（カメラ１１の周方向）には４列並んで筐体３
０内に収められている。つまり、１個の筐体３０には、結合基板２０が１２枚収納されて
いる。このように収納するため、奥行方向に伸びる１条のガイド溝（ガイドレール）Ｇ１
を周方向に適宜離間して４列備えるガイド部材３９が、筺体３０内に配置され、筺体（蓋
）３０の上端部に取り付けられている。ガイド部材３９は、各ガイド溝Ｇ１の部分に，天
板３０ａの各コネクタＣ３と対向する位置にそれぞれ開口４０を有する。更に、奥行方向
に伸びる１条のガイド溝（ガイドレール）Ｇ２を有する４つのガイド部材４１が、周方向
に適宜離間して筐体３０の底板３０ｂに設けられる（図１１参照）。ガイド溝Ｇ１，Ｇ２
は、結合基板２０を３枚（３つ）収納する分の奥行を持っている。結合基板２０のＡＳＩ
Ｃ基板２０Ｂ側端部がガイド溝Ｇ１に、結合基板２０の検出器基板２０Ａ側端部がガイド
溝Ｇ２に、それぞれ収納される。３つの結合基板２０がガイド溝Ｇ１，Ｇ２の奥行方向に
３つの保持されるようになっている。ちなみに、結合基板２０は、ＡＳＩＣ基板２０Ｂ側
端部と検出器基板２０Ａ側端部がガイド溝Ｇ１，Ｇ２で摺動するようになっているので、
指等で結合基板２０を、ガイド溝Ｇ１，Ｇ２内を滑らして所定の箇所に容易に位置させる
ことができる。このとき、各基板コネクタＣ２はそれぞれ開口４０の部分に位置している
。所定枚数の結合基板２０が筺体３０内に配置された後、天板３０ａが筺体３０の上端に
ネジ等で着脱自在に取り付けられる。天板３０ａに設けられた各コネクタＣ３は、該当す
る開口４０内に挿入されて該当する基板コネクタＣ２に接続されている。なお、筐体３０
の上部・下部とは、筐体３０をカメラ１１から取り出した場合のことであり、図２に示さ
れるように、筐体３０がカメラ１１に備えられた場合には、上下が反転したり、上下が９
０°回転して左右になったり、或いは斜めになったりする。
図１１に示すように、筐体３０の天板３０ａには、前記した４列のガイド溝Ｇ１が備え
られるほかに、ＦＰＧＡ３１及びコネクタ３８が備えられる。コネクタ３８はＦＰＧＡ３
１に接続される。ＦＰＧＡ３１は、現場でプログラムを組むことができる。この点、プロ
グラムを組むことができないＡＳＩＣとは異なる。従って、本実施形態のように、ＦＰＧ
Ａ３１では、例えば収納する結合基板２０の数や種類が変わった場合でも、現場でプログ
ラミングすることで、枚数変更にも適切に対応することができる。
られるほかに、ＦＰＧＡ３１及びコネクタ３８が備えられる。コネクタ３８はＦＰＧＡ３
１に接続される。ＦＰＧＡ３１は、現場でプログラムを組むことができる。この点、プロ
グラムを組むことができないＡＳＩＣとは異なる。従って、本実施形態のように、ＦＰＧ
Ａ３１では、例えば収納する結合基板２０の数や種類が変わった場合でも、現場でプログ
ラミングすることで、枚数変更にも適切に対応することができる。
なお、本実施形態で用いているＣｄＴｅを半導体材料Ｓとする検出器２１は、光に反応
して電荷を発生することから、筐体３０はアルミニウムやアルミニウム合金といった遮光
性を有する材料から構成されると共に、光が侵入する隙間をなくすようにしてある。即ち
、筐体３０は遮光性を有する構成をしている。ちなみに、遮光性が他の手段により確保さ
れる場合は、筐体３０はそれ自体が遮光性を有する必要はなく、検出器２１を着脱自在に
保持する枠（枠体）でよい（例えば遮光用の面材（パネル）等は不用である）。
して電荷を発生することから、筐体３０はアルミニウムやアルミニウム合金といった遮光
性を有する材料から構成されると共に、光が侵入する隙間をなくすようにしてある。即ち
、筐体３０は遮光性を有する構成をしている。ちなみに、遮光性が他の手段により確保さ
れる場合は、筐体３０はそれ自体が遮光性を有する必要はなく、検出器２１を着脱自在に
保持する枠（枠体）でよい（例えば遮光用の面材（パネル）等は不用である）。
図１２（ａ）に示すように、検出器ユニット２は、ユニット支持部材２Ａを介して装着
される。また、この図１２（ｂ）に示すように、検出器ユニット２は、ユニット支持部材
２Ａに片端支持されてカメラ１１に装着されている。ユニット支持部材２Ａは、中空の円
盤状（ドーナッツ状）をしており、検出器ユニット２を装着する窓をカメラ１１の周方向
に多数（装着する検出器ユニット２の数だけ）備えている。このように、検出器ユニット
２を片端支持するため、検出器ユニット２の筐体３０の体軸方向手前側には、ストッパと
なるフランジ部分が設けてある。ちなみに、検出器ユニット２を周方向に極力密に並べよ
うとすると、周方向内側のフランジ部分は邪魔になる。そこで、この邪魔になる部分のフ
ランジ部分を筐体３０からなくし、周方向外側のフランジ部分を残すようにしてもよい。
ユニット支持部材２Ａをもう１つ設置し、検出器ユニット２の両端部を両方のユニット支
持部材２Ａで保持してもよい。
本実施形態は、検出器ユニット２をユニット支持部材２Ａに取り付けるため、一度に多
数の検出器２１をカメラ１１に取り付けることができる。このため、検出器２１のカメラ
１１への取り付け時間が著しく短縮できる。また、検出ユニット２内の全結合基板２０の
データ転送装置３８から出力されたパケットデータ（結合基板２０の全検出器２１に対す
る全パケットデータ）が、検出ユニット２に設けられたユニット統合ＦＰＧＡ３１からデ
ータ処理装置１２に送られる。このため、本実施形態におけるデータ処理装置１２にパケ
ットデータを伝送する配線の数が、結合基板２０の各データ転送装置３８からデータ処理
装置１２にそれぞれパケットデータを送信する場合に比べても著しく低減される。
ＰＥＴ装置１には、例えば、十万〜数十万個（ｃｈ）という多数の検出器２１が使用されるが、これら多数の検出器２１のＰＥＴ装置１への取り付けに要する時間短縮が望まれている。ＰＥＴ装置１は、このような要望に答えるためになされたものである。また、検出器２１の保守点検を容易にすることも望まれている。本実施形態は、検出器ユニット２を核医学診断装置、具体的にはカメラから取り外せるようにし、結合基板２０の一枚一枚を筺体３０から取り外せるようにし、保守点検を更に容易にした。
される。また、この図１２（ｂ）に示すように、検出器ユニット２は、ユニット支持部材
２Ａに片端支持されてカメラ１１に装着されている。ユニット支持部材２Ａは、中空の円
盤状（ドーナッツ状）をしており、検出器ユニット２を装着する窓をカメラ１１の周方向
に多数（装着する検出器ユニット２の数だけ）備えている。このように、検出器ユニット
２を片端支持するため、検出器ユニット２の筐体３０の体軸方向手前側には、ストッパと
なるフランジ部分が設けてある。ちなみに、検出器ユニット２を周方向に極力密に並べよ
うとすると、周方向内側のフランジ部分は邪魔になる。そこで、この邪魔になる部分のフ
ランジ部分を筐体３０からなくし、周方向外側のフランジ部分を残すようにしてもよい。
ユニット支持部材２Ａをもう１つ設置し、検出器ユニット２の両端部を両方のユニット支
持部材２Ａで保持してもよい。
本実施形態は、検出器ユニット２をユニット支持部材２Ａに取り付けるため、一度に多
数の検出器２１をカメラ１１に取り付けることができる。このため、検出器２１のカメラ
１１への取り付け時間が著しく短縮できる。また、検出ユニット２内の全結合基板２０の
データ転送装置３８から出力されたパケットデータ（結合基板２０の全検出器２１に対す
る全パケットデータ）が、検出ユニット２に設けられたユニット統合ＦＰＧＡ３１からデ
ータ処理装置１２に送られる。このため、本実施形態におけるデータ処理装置１２にパケ
ットデータを伝送する配線の数が、結合基板２０の各データ転送装置３８からデータ処理
装置１２にそれぞれパケットデータを送信する場合に比べても著しく低減される。
ＰＥＴ装置１には、例えば、十万〜数十万個（ｃｈ）という多数の検出器２１が使用されるが、これら多数の検出器２１のＰＥＴ装置１への取り付けに要する時間短縮が望まれている。ＰＥＴ装置１は、このような要望に答えるためになされたものである。また、検出器２１の保守点検を容易にすることも望まれている。本実施形態は、検出器ユニット２を核医学診断装置、具体的にはカメラから取り外せるようにし、結合基板２０の一枚一枚を筺体３０から取り外せるようにし、保守点検を更に容易にした。
なお、カメラ１１に検出器ユニット２を装着する場合は、蓋１１ａを取り外して、ユニ
ット支持部材２Ａを露出させ、そこから検出器ユニット２をフランジ部分が突き当たるま
で差し込んで装着するようになっている。なお、差し込んで装着することにより、カメラ
１１と検出器ユニット２のコネクタの接続が行われ、カメラ１１と検出器ユニット２との
信号及び電源の接続がなされる。
ット支持部材２Ａを露出させ、そこから検出器ユニット２をフランジ部分が突き当たるま
で差し込んで装着するようになっている。なお、差し込んで装着することにより、カメラ
１１と検出器ユニット２のコネクタの接続が行われ、カメラ１１と検出器ユニット２との
信号及び電源の接続がなされる。
（電源）
次に、電荷収集用の電圧を供給する高圧電源装置ＰＳについて説明をする。図１０に示
すように、検出器ユニット２は、ＦＰＧＡ３１の裏面側で筺体３０内に形成される空間に
、各検出器２１に電荷収集用の電圧を供給する高圧電源装置ＰＳを設置している。この高
圧電源装置ＰＳは、低圧の電源を供給され、図示しないＤＣ−ＤＣコンバータ（電圧を昇
圧する手段）により電圧を３００Ｖに昇圧して各検出器２１に供給するようになっている
。ちなみに、検出器２１は、結合基板２０（＝検出器基板２０Ａ）１枚について、片面で
６４個、両面で１２８個備えられている。そして、この結合基板２０が１つの筐体３０（
つまり１つの検出器ユニット２）には１２枚収納される。よって、高圧電源装置ＰＳから
は、１２８×１２＝１５３６個の検出器２１に電圧が供給される。
次に、電荷収集用の電圧を供給する高圧電源装置ＰＳについて説明をする。図１０に示
すように、検出器ユニット２は、ＦＰＧＡ３１の裏面側で筺体３０内に形成される空間に
、各検出器２１に電荷収集用の電圧を供給する高圧電源装置ＰＳを設置している。この高
圧電源装置ＰＳは、低圧の電源を供給され、図示しないＤＣ−ＤＣコンバータ（電圧を昇
圧する手段）により電圧を３００Ｖに昇圧して各検出器２１に供給するようになっている
。ちなみに、検出器２１は、結合基板２０（＝検出器基板２０Ａ）１枚について、片面で
６４個、両面で１２８個備えられている。そして、この結合基板２０が１つの筐体３０（
つまり１つの検出器ユニット２）には１２枚収納される。よって、高圧電源装置ＰＳから
は、１２８×１２＝１５３６個の検出器２１に電圧が供給される。
ちなみに、従来は、離れたところにある精密電源装置から変動の極めて少ない３００Ｖ
の電圧の電源を供給していたが、（１）精密電源装置からの距離が遠くなると、その分高
電圧配線に対する広範な絶縁構造が必要になること（絶縁距離が長くなってしまうこと）
、（２）検出器２１の温度変動により電圧が変動してしまうことから、精密電源装置から
精度のよい電圧を供給しても、目的とする検出器２１の部分では、思ったほど精度のよい
電圧になってないこと等の問題があった。
また、保守点検を容易にするため、例えば本実施形態のような検出器ユニット２に電源
コネクタ（図示外）を備えて、この電源コネクタの部分で精密電源装置から伸びる高圧電
源ラインを取り外しできるようにすることが考えられる。即ち、本実施形態でいえば、検
出器ユニット２に、該ユニット２の外部から高圧電源を、電源コネクタを介して供給する
ことも考えられる。しかし、３００Ｖの高電圧の場合、前記絶縁の問題に加えて電源コネ
クタが大掛かりになる等の問題があった。
の電圧の電源を供給していたが、（１）精密電源装置からの距離が遠くなると、その分高
電圧配線に対する広範な絶縁構造が必要になること（絶縁距離が長くなってしまうこと）
、（２）検出器２１の温度変動により電圧が変動してしまうことから、精密電源装置から
精度のよい電圧を供給しても、目的とする検出器２１の部分では、思ったほど精度のよい
電圧になってないこと等の問題があった。
また、保守点検を容易にするため、例えば本実施形態のような検出器ユニット２に電源
コネクタ（図示外）を備えて、この電源コネクタの部分で精密電源装置から伸びる高圧電
源ラインを取り外しできるようにすることが考えられる。即ち、本実施形態でいえば、検
出器ユニット２に、該ユニット２の外部から高圧電源を、電源コネクタを介して供給する
ことも考えられる。しかし、３００Ｖの高電圧の場合、前記絶縁の問題に加えて電源コネ
クタが大掛かりになる等の問題があった。
本実施形態では、検出器ユニット２に内蔵する高圧電源装置ＰＳが、天板３０ａに設け
られた電源用のコネクタ４２及びコネクタ３８を介して電源配線により外部の低電圧（５
〜１５Ｖ）の直流電源に接続されている。高圧電源装置ＰＳの高電圧側端子は、天板３０
ａに設けられたコネクタ４３を介して天板３０ａに設けられた１２個のコネクタＣ３にそ
れぞれ接続され、各結合基板２０のコネクタＣ２、基板本体２０ｂ内の電源配線（図示せ
ず）、コネクタＣ１及び基板本体２０ａ内の電源配線（図示せず）を介して基板本体２０
ａに設けられた各検出器２１の電極Ｃにそれぞれ接続される。コネクタＣ１，Ｃ２は、検
出器２１の出力信号を伝えるコネクタ以外に、電源配線用のコネクタを含んでいる。高圧
電源装置ＰＳが直流電源から印加される低電圧をＤＣ−ＤＣコンバータで３００Ｖに昇圧
するため、高電圧部分を少なくすることができた。これにより、絶縁距離を短くすること
ができた。すなわち、コネクタ４２から直流電源までは高電圧配線にする必要がなくなっ
た。また、保守等が容易になった。また、電圧の変動の問題に対しては、本実施形態では
、精密電源装置ではなく、温度による電圧の変動分に応じた精度を有する高圧電源装置Ｐ
Ｓを備えることとした。これにより、高精度の電源を必要としなくなった。また、外部の
電源から供給を受けるのは低電圧であるので、コネクタ３８に設けられる電源コネクタに
小型のものを用いることができた。そして、電源コネクタが小型のものを用いた分、レイ
アウトの自由度が増大した。また、ＦＰＧＡ３１の裏面側で筺体３０内に形成される空間
に、高圧電源装置ＰＳを配置しているため、高圧電源装置ＰＳの筺体３０内への配置によ
って検出器ユニット２が、大型化することがなくコンパクトになる。なお、天板３０ａを
介してではなく、高圧電源装置ＰＳを、直接、基板本体２０ａに設けた電源配線にコネク
タを介して接続してもよい。また、電源用のコネクタは、検出器２１の出力信号用のコネ
クタから分離して配置してもよい。これにより、電源系から信号用の配線にノイズがのる
ことが防止できる。
られた電源用のコネクタ４２及びコネクタ３８を介して電源配線により外部の低電圧（５
〜１５Ｖ）の直流電源に接続されている。高圧電源装置ＰＳの高電圧側端子は、天板３０
ａに設けられたコネクタ４３を介して天板３０ａに設けられた１２個のコネクタＣ３にそ
れぞれ接続され、各結合基板２０のコネクタＣ２、基板本体２０ｂ内の電源配線（図示せ
ず）、コネクタＣ１及び基板本体２０ａ内の電源配線（図示せず）を介して基板本体２０
ａに設けられた各検出器２１の電極Ｃにそれぞれ接続される。コネクタＣ１，Ｃ２は、検
出器２１の出力信号を伝えるコネクタ以外に、電源配線用のコネクタを含んでいる。高圧
電源装置ＰＳが直流電源から印加される低電圧をＤＣ−ＤＣコンバータで３００Ｖに昇圧
するため、高電圧部分を少なくすることができた。これにより、絶縁距離を短くすること
ができた。すなわち、コネクタ４２から直流電源までは高電圧配線にする必要がなくなっ
た。また、保守等が容易になった。また、電圧の変動の問題に対しては、本実施形態では
、精密電源装置ではなく、温度による電圧の変動分に応じた精度を有する高圧電源装置Ｐ
Ｓを備えることとした。これにより、高精度の電源を必要としなくなった。また、外部の
電源から供給を受けるのは低電圧であるので、コネクタ３８に設けられる電源コネクタに
小型のものを用いることができた。そして、電源コネクタが小型のものを用いた分、レイ
アウトの自由度が増大した。また、ＦＰＧＡ３１の裏面側で筺体３０内に形成される空間
に、高圧電源装置ＰＳを配置しているため、高圧電源装置ＰＳの筺体３０内への配置によ
って検出器ユニット２が、大型化することがなくコンパクトになる。なお、天板３０ａを
介してではなく、高圧電源装置ＰＳを、直接、基板本体２０ａに設けた電源配線にコネク
タを介して接続してもよい。また、電源用のコネクタは、検出器２１の出力信号用のコネ
クタから分離して配置してもよい。これにより、電源系から信号用の配線にノイズがのる
ことが防止できる。
また、このように、検出器ユニット２への供給電源の低圧化により、例えば各ＡＳＩＣ
２４，２６への電源の供給と同様に、高圧電源装置ＰＳにはユニット統合ＦＰＧＡ３１を
介して低電圧で給電できるようになった。
また、高圧電源装置ＰＳを用いて電源を供給することで、筐体（ＧＮＤ）との絶縁が不
要になる。
２４，２６への電源の供給と同様に、高圧電源装置ＰＳにはユニット統合ＦＰＧＡ３１を
介して低電圧で給電できるようになった。
また、高圧電源装置ＰＳを用いて電源を供給することで、筐体（ＧＮＤ）との絶縁が不
要になる。
ちなみに、ＦＰＧＡ３１から高圧電源装置ＰＳに供給された電圧は、高圧電源装置ＰＳ
内の図示しないＤＣ−ＤＣコンバータにより３００Ｖに昇圧され、昇圧後、筐体３０の天
板３０ａ内を通って、結合基板２０ごと、ＡＳＩＣ基板２０Ｂ→検出器基板２０Ａ→各検
出器２１へと供給される。即ち、筐体３０（天板３０ａ）は、高圧電源装置ＰＳから各結
合基板２０へ電圧を供給する図示しない電圧供給用の配線を備える。また、各結合基板２
０は、基板コネクタＣ２を介して高圧電源装置ＰＳから供給された電圧を、各検出器２１
に供給する電圧供給用の配線を備える。
内の図示しないＤＣ−ＤＣコンバータにより３００Ｖに昇圧され、昇圧後、筐体３０の天
板３０ａ内を通って、結合基板２０ごと、ＡＳＩＣ基板２０Ｂ→検出器基板２０Ａ→各検
出器２１へと供給される。即ち、筐体３０（天板３０ａ）は、高圧電源装置ＰＳから各結
合基板２０へ電圧を供給する図示しない電圧供給用の配線を備える。また、各結合基板２
０は、基板コネクタＣ２を介して高圧電源装置ＰＳから供給された電圧を、各検出器２１
に供給する電圧供給用の配線を備える。
〔実施形態２〕
他の実施形態である核医学診断装置を説明する。本実施形態の核医学診断装置は、単光
子放出型断層撮影装置（ＳＰＥＣＴ（Single Photon Emission Computer Tomography）装
置）である。
他の実施形態である核医学診断装置を説明する。本実施形態の核医学診断装置は、単光
子放出型断層撮影装置（ＳＰＥＣＴ（Single Photon Emission Computer Tomography）装
置）である。
このＳＰＥＣＴ装置５１を、図１３〜１５を用いて説明する。ＳＰＥＣＴ装置５１は、
一対の放射線検出ブロック５２、回転支持台（回転体）５７、データ処理装置１２Ａ、及
び表示装置１３を備える。それらの放射線検出ブロック５２は、回転支持台５７に周方向
に１８０°ずれた位置に配置される。具体的には、それぞれの放射線検出ブロック５２の
各ユニット支持部材５６が周方向に１８０°隔てた位置で回転支持台５７に取り付けられ
る。１２枚の結合基板５３を含む複数の検出器ユニット２Ａがそれぞれのユニット支持部
材５６に着脱可能に取り付けられる。従って、検出器２１がユニット支持部材に保持され
る。それぞれの検出器ユニット２Ａの構成は、結合基板５３の構成を除いて実施形態１に
おける検出器ユニット２の構成と同じである。
一対の放射線検出ブロック５２、回転支持台（回転体）５７、データ処理装置１２Ａ、及
び表示装置１３を備える。それらの放射線検出ブロック５２は、回転支持台５７に周方向
に１８０°ずれた位置に配置される。具体的には、それぞれの放射線検出ブロック５２の
各ユニット支持部材５６が周方向に１８０°隔てた位置で回転支持台５７に取り付けられ
る。１２枚の結合基板５３を含む複数の検出器ユニット２Ａがそれぞれのユニット支持部
材５６に着脱可能に取り付けられる。従って、検出器２１がユニット支持部材に保持され
る。それぞれの検出器ユニット２Ａの構成は、結合基板５３の構成を除いて実施形態１に
おける検出器ユニット２の構成と同じである。
結合基板５３は、前記した結合基板２０と同様に検出器基板２０Ａ及びＡＳＩＣ基板５
３Ｂを有する（図１４）。各検出器基板２０Ａの先端部に位置する検出器２１はベッド１
４側に位置する。放射線遮蔽材（例えば、鉛、タングステン等）で作られたコリメータ５
５がそれぞれの放射線検出ブロック５２に設けられる。各コリメータ５５は、放射線（例
えば、γ線）を通過する多数の放射線通路を形成している。これらの放射線通路は、１つ
の放射線検出ブロック５２の全検出器基板２０Ａにおいて先端部に位置する各検出器２１
と一対一に対応して設けられている。全結合基板５３及びコリメータ５５は回転支持台５
７に設置された遮光・電磁シールド５４内に配置される。コリメータ５５は遮光・電磁シ
ールド５４に取り付けられる。遮光・電磁シールド５４はγ線以外の電磁波の検出器２１
等への影響を遮断している。
３Ｂを有する（図１４）。各検出器基板２０Ａの先端部に位置する検出器２１はベッド１
４側に位置する。放射線遮蔽材（例えば、鉛、タングステン等）で作られたコリメータ５
５がそれぞれの放射線検出ブロック５２に設けられる。各コリメータ５５は、放射線（例
えば、γ線）を通過する多数の放射線通路を形成している。これらの放射線通路は、１つ
の放射線検出ブロック５２の全検出器基板２０Ａにおいて先端部に位置する各検出器２１
と一対一に対応して設けられている。全結合基板５３及びコリメータ５５は回転支持台５
７に設置された遮光・電磁シールド５４内に配置される。コリメータ５５は遮光・電磁シ
ールド５４に取り付けられる。遮光・電磁シールド５４はγ線以外の電磁波の検出器２１
等への影響を遮断している。
放射性薬剤が投与された被検者が載っているベッド１４が移動され、被検者は、一対の
放射線検出ブロック５２の間に移動される。回転支持台５６が回転されることによって、
各放射線検出ブロック５２はユニット１１が被検者の周囲を旋回する。放射性薬剤が集積
した被検者内の集積部（例えば、患部）Ｃから放出されたγ線がコリメータ５５の放射線
通路を通って対応する検出器２１に入射される。検出器２１はγ線検出信号を出力する。
このγ線検出信号は、後記するアナログＡＳＩＣ２４Ａ及びデジタルＡＳＩＣ２６Ａで処
理される。
放射線検出ブロック５２の間に移動される。回転支持台５６が回転されることによって、
各放射線検出ブロック５２はユニット１１が被検者の周囲を旋回する。放射性薬剤が集積
した被検者内の集積部（例えば、患部）Ｃから放出されたγ線がコリメータ５５の放射線
通路を通って対応する検出器２１に入射される。検出器２１はγ線検出信号を出力する。
このγ線検出信号は、後記するアナログＡＳＩＣ２４Ａ及びデジタルＡＳＩＣ２６Ａで処
理される。
本実施形態（実施形態２）に用いられる検出器基板２０Ａの構成は実施形態１における
その構成と同じであるので、本実施形態での説明は省略する。結合基板５３を構成するＡ
ＳＩＣ基板５３Ｂを、図１４，１５を用いて説明する。結合基板２０と同様に検出器基板
２０ＡにコネクタＣ１により接続されているＡＳＩＣ基板５３Ｂは、検出器２１ごとに設
けられたコンデンサ２２及び抵抗２３、４個のアナログＡＳＩＣ２４Ａ、及び１個のデジ
タルＡＳＩＣ２６Ａを有する。
その構成と同じであるので、本実施形態での説明は省略する。結合基板５３を構成するＡ
ＳＩＣ基板５３Ｂを、図１４，１５を用いて説明する。結合基板２０と同様に検出器基板
２０ＡにコネクタＣ１により接続されているＡＳＩＣ基板５３Ｂは、検出器２１ごとに設
けられたコンデンサ２２及び抵抗２３、４個のアナログＡＳＩＣ２４Ａ、及び１個のデジ
タルＡＳＩＣ２６Ａを有する。
アナログＡＳＩＣ２４Ａは、１個のアナログＡＳＩＣ２４Ａは、スロー系とファースト
系とを有するアナログ信号処理回路（アナログ信号処理装置）３３Ａを３２組備えている
。アナログ信号処理回路３３Ａは検出器２１ごとに設けられる。ここで、ファースト系は
、γ線の検出を特定するトリガ信号を出力するトリガ出力回路２４ｆを有する。また、ス
ロー系は、アナログＡＳＩＣ２４と同様に、チャージアンプ２４ｂ、極性アンプ２４ｃ、
バンドパスフィルタ２４ｄ、及びピークホールド回路２４ｅがこの順序に接続されて設け
られている。１個のアナログＡＳＩＣ２４Ａは３２組のアナログ信号処理回路３３ＡをＬ
ＳＩ化したものである。検出器２１から出力されてコンデンサ２２及び抵抗２３を通過し
たγ線検出信号は、チャージアンプ２４ｂ、極性アンプ２４ｃ、バンドパスフィルタ２４
ｄを経てピークホールド回路２４ｅに入力される。ピークホールド回路２４ｅは、γ線検
出信号の波高値を保持する。バンドパスフィルタ２４ｄから出力されたγ線検出信号はト
リガ出力回路２４ｆに入力される。トリガ出力回路２４ｆは、ノイズの影響を除去するた
め、設定レベル以上のγ線検出信号を入力したときにトリガ信号を出力する。
系とを有するアナログ信号処理回路（アナログ信号処理装置）３３Ａを３２組備えている
。アナログ信号処理回路３３Ａは検出器２１ごとに設けられる。ここで、ファースト系は
、γ線の検出を特定するトリガ信号を出力するトリガ出力回路２４ｆを有する。また、ス
ロー系は、アナログＡＳＩＣ２４と同様に、チャージアンプ２４ｂ、極性アンプ２４ｃ、
バンドパスフィルタ２４ｄ、及びピークホールド回路２４ｅがこの順序に接続されて設け
られている。１個のアナログＡＳＩＣ２４Ａは３２組のアナログ信号処理回路３３ＡをＬ
ＳＩ化したものである。検出器２１から出力されてコンデンサ２２及び抵抗２３を通過し
たγ線検出信号は、チャージアンプ２４ｂ、極性アンプ２４ｃ、バンドパスフィルタ２４
ｄを経てピークホールド回路２４ｅに入力される。ピークホールド回路２４ｅは、γ線検
出信号の波高値を保持する。バンドパスフィルタ２４ｄから出力されたγ線検出信号はト
リガ出力回路２４ｆに入力される。トリガ出力回路２４ｆは、ノイズの影響を除去するた
め、設定レベル以上のγ線検出信号を入力したときにトリガ信号を出力する。
デジタルＡＳＩＣ２６Ａは、パケットデータ生成装置３４Ａ、及びデータ転送回路３７
を有しており、これらをＬＳＩ化したものである。前記したトリガ信号はパケットデータ
生成装置３４ＡのＡＤＣ制御回路３６Ａに入力される。ＳＰＥＣＴ装置５１に設けられた
全てのデジタルＡＳＩＣ２６Ａは、図示されていない６４ＭＨｚのクロック発生装置（水
晶発振器）からのクロック信号を受け、同期して動作している。各デジタルＡＳＩＣ２６
Ａに入力されたクロック信号は、全パケットデータ生成装置３４Ａ内のそれぞれのＡＤＣ
制御回路３６Ａに入力される。ＡＤＣ制御回路３６Ａは、トリガ信号を入力したとき検出
器ＩＤを特定する。すなわち、ＡＤＣ制御回路３６Ａは、ＡＤＣ制御回路３６Ａに接続さ
れる各トリガ出力回路２４ｆに対する検出器ＩＤを記憶しており、あるトリガ出力回路２
４ｆからトリガ信号を入力したとき、そのトリガ出力回路２４ｆに対応する検出器ＩＤを
特定できる。ＡＤＣ制御回路３６Ａは、検出器ＩＤ情報を含むＡＤＣ制御信号をＡＤＣ２
５に出力する。ＡＤＣ２５は、その検出器ＩＤに対応するアナログ信号処理回路３３Ａの
ピークホールド回路２４ｅから出力された波高値情報を、デジタル信号に変換して出力す
る。この波高値情報は、ＡＤＣ制御回路３６に入力される。ＡＤＣ制御回路３６Ａは、検
出器ＩＤに波高値情報を付加してパケットデータを生成する。各パケットデータ生成装置
３４ＡのＡＤＣ制御回路３６Ａから出力されたデジタル情報であるパケットデータ（検出
器ＩＤ、及び波高値情報を含む）は、データ転送回路３７に入力される。データ転送回路
３７は、各ＡＤＣ制御回路３６Ａから出力されたパケットデータを、定期的に、検出器ユ
ニット２Ａのユニット統合ＦＰＧＡ３１に送信する。ユニット統合ＦＰＧＡ３１は、それ
らのデジタル情報をコネクタ３８に接続された情報伝送用配線に出力する。
を有しており、これらをＬＳＩ化したものである。前記したトリガ信号はパケットデータ
生成装置３４ＡのＡＤＣ制御回路３６Ａに入力される。ＳＰＥＣＴ装置５１に設けられた
全てのデジタルＡＳＩＣ２６Ａは、図示されていない６４ＭＨｚのクロック発生装置（水
晶発振器）からのクロック信号を受け、同期して動作している。各デジタルＡＳＩＣ２６
Ａに入力されたクロック信号は、全パケットデータ生成装置３４Ａ内のそれぞれのＡＤＣ
制御回路３６Ａに入力される。ＡＤＣ制御回路３６Ａは、トリガ信号を入力したとき検出
器ＩＤを特定する。すなわち、ＡＤＣ制御回路３６Ａは、ＡＤＣ制御回路３６Ａに接続さ
れる各トリガ出力回路２４ｆに対する検出器ＩＤを記憶しており、あるトリガ出力回路２
４ｆからトリガ信号を入力したとき、そのトリガ出力回路２４ｆに対応する検出器ＩＤを
特定できる。ＡＤＣ制御回路３６Ａは、検出器ＩＤ情報を含むＡＤＣ制御信号をＡＤＣ２
５に出力する。ＡＤＣ２５は、その検出器ＩＤに対応するアナログ信号処理回路３３Ａの
ピークホールド回路２４ｅから出力された波高値情報を、デジタル信号に変換して出力す
る。この波高値情報は、ＡＤＣ制御回路３６に入力される。ＡＤＣ制御回路３６Ａは、検
出器ＩＤに波高値情報を付加してパケットデータを生成する。各パケットデータ生成装置
３４ＡのＡＤＣ制御回路３６Ａから出力されたデジタル情報であるパケットデータ（検出
器ＩＤ、及び波高値情報を含む）は、データ転送回路３７に入力される。データ転送回路
３７は、各ＡＤＣ制御回路３６Ａから出力されたパケットデータを、定期的に、検出器ユ
ニット２Ａのユニット統合ＦＰＧＡ３１に送信する。ユニット統合ＦＰＧＡ３１は、それ
らのデジタル情報をコネクタ３８に接続された情報伝送用配線に出力する。
ユニット統合ＦＰＧＡ３１から出力された各パケットデータは、データ処理装置１２Ａ
に送信される。データ処理装置１２Ａは、回転支持台５７を回転させるモータ（図示せず
）の回転軸に連結された角度計（図示せず）で検出された回転角度が入力される。この回
転角度は、それぞれの放射線検出ブロック５２の回転角度を示し、具体的にはそれぞれの
検出器２１の回転角度を示している。データ処理装置１２Ａは、この回転角度を基に、旋
回している各検出器２１の旋回軌道上での位置（位置座標）を求める。このため、γ線を
検出した時点での検出器２１の位置（位置座標）が求められる。データ処理装置１２Ａは
、算出した検出器２１の位置を基に、波高値情報が設定値以上になるγ線を計数する。こ
の計数は、回転支持台５７の回転中心を基準に０．５°づつ区切って得られる各領域に対
してなされる。なお、波高値情報は、コリメータ５５の放射線通路の延長線上に位置する
複数の検出器２１（図７（ａ）では直線に並んだ４個の検出器２１）の各γ線検出信号の
波高値の累計値である。データ処理装置１２Ａは、γ線を検出した時点での検出器２１の
位置情報及びγ線の計数値（計数情報）を用いて、放射性薬剤の集積位置、すなわち悪性
腫瘍位置での被検者の断層像情報を作成する。この断層像情報は表示装置１３に表示され
る。前記のパケット情報、同時計測で得た計数値及び検出器２１の位置情報、及び断層像
情報等の情報は、データ処理装置１２の記憶装置に記憶される。
に送信される。データ処理装置１２Ａは、回転支持台５７を回転させるモータ（図示せず
）の回転軸に連結された角度計（図示せず）で検出された回転角度が入力される。この回
転角度は、それぞれの放射線検出ブロック５２の回転角度を示し、具体的にはそれぞれの
検出器２１の回転角度を示している。データ処理装置１２Ａは、この回転角度を基に、旋
回している各検出器２１の旋回軌道上での位置（位置座標）を求める。このため、γ線を
検出した時点での検出器２１の位置（位置座標）が求められる。データ処理装置１２Ａは
、算出した検出器２１の位置を基に、波高値情報が設定値以上になるγ線を計数する。こ
の計数は、回転支持台５７の回転中心を基準に０．５°づつ区切って得られる各領域に対
してなされる。なお、波高値情報は、コリメータ５５の放射線通路の延長線上に位置する
複数の検出器２１（図７（ａ）では直線に並んだ４個の検出器２１）の各γ線検出信号の
波高値の累計値である。データ処理装置１２Ａは、γ線を検出した時点での検出器２１の
位置情報及びγ線の計数値（計数情報）を用いて、放射性薬剤の集積位置、すなわち悪性
腫瘍位置での被検者の断層像情報を作成する。この断層像情報は表示装置１３に表示され
る。前記のパケット情報、同時計測で得た計数値及び検出器２１の位置情報、及び断層像
情報等の情報は、データ処理装置１２の記憶装置に記憶される。
なお、以上の各実施形態ではＰＥＴ装置１及びＳＰＥＣＴ装置５１について述べたが、
γカメラにも本発明を適用することができる。γカメラは、得られる機能画像が２次元的
なものであり、かつ、γ線の入射角度を規制するコリメータを備える。なお、ＰＥＴ装置
１やＳＰＥＣＴ装置５１と、Ｘ線ＣＴを組み合わせた核医学診断装置の構成としてもよい
。
また、検出器ユニット２のカメラ１１への装着（収納）は、前記したユニット支持部材
２Ａによるものに限定されるものではなく、どのような装着・収納の手段・方法を用いて
もよい。
γカメラにも本発明を適用することができる。γカメラは、得られる機能画像が２次元的
なものであり、かつ、γ線の入射角度を規制するコリメータを備える。なお、ＰＥＴ装置
１やＳＰＥＣＴ装置５１と、Ｘ線ＣＴを組み合わせた核医学診断装置の構成としてもよい
。
また、検出器ユニット２のカメラ１１への装着（収納）は、前記したユニット支持部材
２Ａによるものに限定されるものではなく、どのような装着・収納の手段・方法を用いて
もよい。
１ ＰＥＴ装置（核医学診断装置）
１１ カメラ
１２ データ処理装置
１３ モニタ
１４ ベッド
２ 検出器ユニット
２０ 結合基板（半導体放射線検出装置）
２０Ａ 検出器基板（第１の基板）
２０ａ 基板本体
２０Ｂ ＡＳＩＣ基板（第２の基板）
２０ｂ 基板本体
２１ 検出器（半導体放射線検出器）
２４ アナログＡＳＩＣ（アナログ集積回路）
２６ デジタルＡＳＩＣ（デジタル集積回路）
３０ 筐体
３０ａ 天板
３０ｂ 底板
ＰＳ 高圧電源装置
５１ ＳＰＥＣＴ装置
１１ カメラ
１２ データ処理装置
１３ モニタ
１４ ベッド
２ 検出器ユニット
２０ 結合基板（半導体放射線検出装置）
２０Ａ 検出器基板（第１の基板）
２０ａ 基板本体
２０Ｂ ＡＳＩＣ基板（第２の基板）
２０ｂ 基板本体
２１ 検出器（半導体放射線検出器）
２４ アナログＡＳＩＣ（アナログ集積回路）
２６ デジタルＡＳＩＣ（デジタル集積回路）
３０ 筐体
３０ａ 天板
３０ｂ 底板
ＰＳ 高圧電源装置
５１ ＳＰＥＣＴ装置
Claims (9)
- 周方向に複数の開口部を形成した支持部材と、前記開口部にそれぞれ挿入されて前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、前記検出器ユニットが、遮光性を有する収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、
前記ユニット基板が、γ線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力するγ線検出信号を処理する集積回路を含み、
前記集積回路が、γ線検出の時刻情報及びγ線を検出した前記半導体放射線検出器の識別情報を出力し、
更に、
前記検出器ユニットは、それぞれの前記ユニット基板に含まれた集積回路から出力される情報を前記検出器ユニットの外部に出力する他の集積回路を有し、前記他の集積回路を、前記収納部材の外面に設置していること、
を特徴とする陽電子放出型断層撮影装置。 - 被検体を載せるベッドを有し、
前記複数の検出器ユニットが前記ベッドを取り囲むように配置され、
前記半導体放射線検出器及び前記集積回路は、前記ユニット基板において前記ベッドに近い方に前記半導体放射線検出器、前記ベッドから遠い方に前記集積回路が配置されること、
を特徴とする請求項１に記載の陽電子放出型断層撮影装置。 - 前記集積回路から出力された第１情報を基に得られた第２情報を用いて断層像情報を作成する断層像情報作成装置を備えたこと、
を特徴とする請求項１または請求項２に記載の陽電子放出型断層撮影装置。 - 周方向に複数の開口部を形成した支持部材と、前記開口部にそれぞれ挿入されて前記支持部材に着脱自在に取り付けられた複数の検出器ユニットとを備え、前記検出器ユニットが、遮光性を有する収納部材、及び前記収納部材内に着脱自在に収納される複数のユニット基板を有し、
前記ユニット基板が、γ線を入射する複数の半導体放射線検出器、及び前記複数の半導体放射線検出器のそれぞれが出力するγ線検出信号を処理する集積回路を含んでおり、前記集積回路からの出力をそれぞれ入力し、設定時間の間に検出された一対の前記γ線検出信号に対応する前記出力を対にして計数する計数装置を備え、
更に、
前記検出器ユニットは、それぞれの前記ユニット基板に含まれた集積回路から出力される情報を前記検出器ユニットの外部に出力する他の集積回路を有し、前記他の集積回路を、前記収納部材の外面に設置していること、
を特徴とする陽電子放出型断層撮影装置。 - 前記計数装置から出力された計数情報を用いて断層像情報を作成する断層像情報作成装置を備えたこと、
を特徴とする請求項４に記載の陽電子放出型断層撮影装置。 - 前記ユニット基板は、第１の基板と第２の基板を含み、
前記第１の基板は、前記半導体放射線検出器を有し、
前記第２の基板は、前記集積回路を有すること、
を特徴とする請求項１、請求項２及び請求項４のいずれか１項に記載の陽電子放出型断層撮影装置。 - 前記集積回路が前記半導体放射線検出器が出力する信号を処理するアナログ集積回路、前記アナログ集積回路の出力であるアナログ信号をデジタル信号に変換するＡＤ変換器、前記ＡＤ変換器から出力された信号を入力するデジタル集積回路を含んでいること、
を特徴とする請求項１、請求項２、請求項４及び請求項６のいずれか１項に記載の陽電子放出型断層撮影装置。 - 前記収納部材は、内部に前記ユニット基板をガイドするガイド部材を設けたこと、
を特徴とする請求項１、請求項２、請求項４及び請求項６のいずれか１項に記載の陽電子放出型断層撮影装置。 - 前記検出器ユニットが、前記複数のユニット基板の前記デジタル集積回路から出力される情報を入力して出力する他の集積回路を備えること、
を特徴とする請求項７に記載の陽電子放出型断層撮影装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197321A JP3863889B2 (ja) | 2004-07-02 | 2004-07-02 | 陽電子放出型断層撮影装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197321A JP3863889B2 (ja) | 2004-07-02 | 2004-07-02 | 陽電子放出型断層撮影装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003340688A Division JP3863872B2 (ja) | 2003-09-30 | 2003-09-30 | 陽電子放出型断層撮影装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005106805A JP2005106805A (ja) | 2005-04-21 |
| JP3863889B2 true JP3863889B2 (ja) | 2006-12-27 |
Family
ID=34545203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004197321A Expired - Fee Related JP3863889B2 (ja) | 2004-07-02 | 2004-07-02 | 陽電子放出型断層撮影装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3863889B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5193416B2 (ja) * | 2005-08-24 | 2013-05-08 | 株式会社東芝 | 放射線測定装置 |
| JP4834467B2 (ja) | 2006-06-15 | 2011-12-14 | 株式会社日立製作所 | プリント基板実装構造及び核医学診断装置 |
| US8324580B1 (en) * | 2011-06-06 | 2012-12-04 | Kabushiki Kaisha Toshiba | Photomultiplier tube with integrated fast analog-to-digital conversion for event derandomizer and digital time stamping |
-
2004
- 2004-07-02 JP JP2004197321A patent/JP3863889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005106805A (ja) | 2005-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863872B2 (ja) | 陽電子放出型断層撮影装置 | |
| JP4909847B2 (ja) | 核医学診断装置 | |
| JP3863873B2 (ja) | 放射線検査装置 | |
| JP4313811B2 (ja) | Ｐｅｔ撮像装置及びｘ線ｃｔ撮像装置を備える放射線検査装置 | |
| JP3858044B1 (ja) | 放射線検出モジュール、プリント基板および陽電子放出型断層撮影装置 | |
| JP3792708B1 (ja) | 核医学診断装置及び陽電子放出断層撮影装置 | |
| JP3852858B1 (ja) | 半導体放射線検出器、放射線検出モジュールおよび核医学診断装置 | |
| JP5493027B2 (ja) | 撮像装置 | |
| JP2005265859A (ja) | 核医学診断装置 | |
| JP4621188B2 (ja) | 核医学診断装置 | |
| JP4594855B2 (ja) | 核医学診断装置及び放射線カメラ並びに核医学診断装置における放射線検出方法 | |
| JP3863890B2 (ja) | 陽電子放出型断層撮影装置 | |
| JP2005128000A (ja) | 核医学診断装置 | |
| JP3863889B2 (ja) | 陽電子放出型断層撮影装置 | |
| JP3818317B1 (ja) | 核医学診断装置及び核医学診断装置における放射線検出器の識別方法 | |
| JP2005106804A (ja) | 陽電子放出型断層撮影装置 | |
| JP2005106807A (ja) | 半導体放射線検出器、陽電子放出型断層撮影装置、半導体放射線検出装置、検出器ユニット、及び核医学診断装置 | |
| JP4313732B2 (ja) | Ｐｅｔ撮像装置及びｘ線ｃｔ撮像装置を備える放射線検査装置 | |
| JP2007003544A (ja) | Ｐｅｔ撮像装置及びｘ線ｃｔ撮像装置を備える放射線検査装置並びに検出器ユニット | |
| JP4834427B2 (ja) | 放射線検出モジュール、プリント基板および核医学診断装置 | |
| JP2005106808A (ja) | 放射線検査装置 | |
| JP2006234806A (ja) | 核医学診断装置及び陽電子放出断層撮影装置 | |
| JP2007052004A (ja) | 半導体放射線検出器、放射線検出モジュールおよび核医学診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050831 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |