JP3855592B2 - 小型モジュールの製造方法 - Google Patents

小型モジュールの製造方法 Download PDF

Info

Publication number
JP3855592B2
JP3855592B2 JP2000117471A JP2000117471A JP3855592B2 JP 3855592 B2 JP3855592 B2 JP 3855592B2 JP 2000117471 A JP2000117471 A JP 2000117471A JP 2000117471 A JP2000117471 A JP 2000117471A JP 3855592 B2 JP3855592 B2 JP 3855592B2
Authority
JP
Japan
Prior art keywords
land
chip
bare chip
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000117471A
Other languages
English (en)
Other versions
JP2001308268A (ja
Inventor
潤一 木村
隆弘 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000117471A priority Critical patent/JP3855592B2/ja
Publication of JP2001308268A publication Critical patent/JP2001308268A/ja
Application granted granted Critical
Publication of JP3855592B2 publication Critical patent/JP3855592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、携帯電話等に使用される小型モジュールの製造方法に関するものである。
【0002】
【従来の技術】
従来の小型モジュールの製造方法は、図12に示すように一次実装工程と、この一次実装工程の後に図13に示す二次実装工程とで製造されていた。即ち、一次実装工程は図12に示すように、先ずチップ部品用ランド1とベアチップ用ランド2が同一平面上に設けられたプリント基板3上に、前記ランド2に対応する位置に孔4が設けられたメタルマスク5を載置し、スキージ6でフラックス7を前記孔4に充填した後、このフラックス7をランド2に転写(以後、印刷という)するフラックス印刷工程101と、この工程101の後に、前記ランド2上にベアチップ8の半田バンプ9が接触するように載置するベアチップ実装工程102と、この工程102の後に、リフロー炉により加熱して、半田バンプ9を溶解させてベアチップ8の電極とランド2とを電気的・機械的に接着させる加熱工程103とで製造されていた。
【0003】
次に、二次実装工程は図13に示すように、先にリフロー工程103でプリント基板3上にベアチップ8がリフロー半田固着され、このプリント基板3上にチップ部品14用のランド1に対応する位置に孔10が設けられたメタルマスク11を載置し、スキージ12でクリーム半田13を前記孔10に充填し、この充填されたクリーム半田13aをランド1に印刷するチップ部品印刷工程104と、この工程104の後に、チップ部品14の電極14aをクリーム半田13a上に載置するチップ部品実装工程105と、この工程105の後に、リフロー半田13aを加熱して電極14aとランド1とを半田付けする加熱工程106とで製造されていた。
【0004】
【発明が解決しようとする課題】
しかしながらこのような従来の製造方法では、一次実装工程の加熱工程103でリフロー半田付けをして、その後再び二次実装工程の加熱工程106でもリフロー半田付けをしなければ成らず加熱工程が二度も必要であった。
【0005】
本発明はこのような問題点を解決するもので、加熱工程を一度にして生産の合理化を図った小型モジュールの製造方法を提供することを目的としたものである。
【0006】
【課題を解決するための手段】
この目的を達成するために本発明の小型モジュールの製造方法は、プリント基板の同一平面上にチップ部品と半田バンプ電極を有するベアチップとが混在した小型モジュールの製造方法であって、プリント基板のベアチップ用のランドに第1のメタルマスクを用いてフラックスを印刷する第1の工程と、この第1の工程の後に、前記プリント基板のチップ部品用のランドに第2のメタルマスクを用いてクリーム半田を印刷する第2の工程と、この第2の工程の後に、前記プリント基板の前記チップ部品用のランドにチップ部品を実装するとともに、前記プリント基板の前記ベアチップ用のランドにベアチップを実装する第3の工程と、この第3の工程の後に、前記チップ部品と前記ベアチップが実装された前記プリント基板をリフロー炉で加熱する第4の工程とを有し、前記第2のメタルスクリーンの前記プリント基板面側には、前記ベアチップ用ランドに対応する部分に凹部が形成されたものである。
【0007】
これにより、一度のリフロー加熱工程を用いるのみで、小型モジュールを製造することができ、生産の合理化を図ることができる。
【0008】
【発明の実施の形態】
本発明の請求項1に記載の発明は、プリント基板の同一平面上にチップ部品と半田バンプ電極を有するベアチップとが混在した小型モジュールの製造方法であって、プリント基板のベアチップ用のランドに第1のメタルマスクを用いてフラックスを印刷する第1の工程と、この第1の工程の後に、前記プリント基板のチップ部品用のランドに第2のメタルマスクを用いてクリーム半田を印刷する第2の工程と、この第2の工程の後に、前記プリント基板の前記チップ部品用のランドにチップ部品を実装するとともに、前記プリント基板の前記ベアチップ用のランドにベアチップを実装する第3の工程と、この第3の工程の後に、前記チップ部品と前記ベアチップが実装された前記プリント基板をリフロー炉で加熱する第4の工程とを有し、前記第2のメタルスクリーンの前記プリント基板面側には、前記ベアチップ用ランドに対応する部分に凹部が形成された小型モジュールの製造方法であり、第3の工程でチップ部品とベアチップとを同一工程で装着できるので、第4の工程でチップ部品とベアチップとを同時に半田付けすることができ、生産の合理化を図ることができる。
【0009】
また、第2の工程におけるクリーム半田印刷時にはベアチップは実装されていないので、チップ部品とベアチップとの距離を短くすることができる。
【0010】
請求項2に記載の発明は、ベアチップ用のランドとチップ部品用のランドとの間隔が1mm以下のプリント基板にベアチップとチップ部品を装着する請求項1に記載の小型モジュールの製造方法であり、実装密度を高めているので、小型のモジュールを製造することができる。
【0011】
請求項3に記載の発明の第1のメタルマスクは、ベアチップ用のランドに対応した部分を網目状にした請求項1に記載の小型モジュールの製造方法であり、網を用いているので、メタルマスクの製造において、ベアチップ用のランド位置に正確に合わせる必要がない。また低粘度のフラックス印刷が可能である。
【0012】
請求項4に記載の発明は、プリント基板の同一平面上にチップ部品と半田付けが可能な金属バンプ電極を有するベアチップとが混在した小型モジュールの製造方法であって、プリント基板のベアチップ用のランドとチップ部品用のランドにメタルマスクを用いてクリーム半田を印刷する第1の工程と、この第1の工程の後に、前記プリント基板の前記チップ部品用のランドにチップ部品を実装するとともに、前記プリント基板の前記ベアチップ用のランドにベアチップを実装する第2の工程と、この第2の工程の後に、前記チップ部品と前記ベアチップが実装された前記プリント基板をリフロー炉で加熱する第3の工程とを有し、前記メタルスクリーンのスキージが可動する面側には、前記ベアチップ用ランドに対応する部分に凹部が形成されるとともにこの凹部の底面の前記ベアチップ用ランドに対応する部分に孔を設けた小型モジュールの製造方法であり、第2の工程でチップ部品とベアチップとを同一工程で装着できるので、第3の工程でチップ部品とベアチップとを同時に半田付けすることができる。従って、加熱工程が一つとなり、生産の合理化を図ることができる。
【0013】
また、第1の工程におけるクリーム半田印刷時には、ベアチップは実装されていないので、チップ部品とベアチップとの距離を短くすることができる。
【0014】
請求項5に記載の発明は、ベアチップ用のランドとチップ部品用のランドとの間隔が1mm以下のプリント基板にベアチップとチップ部品を装着する請求項4に記載の小型モジュールの製造方法であり、実装密度が高くなるので、小型のモジュールを製造することができる。
【0015】
(実施の形態1)
以下、本発明の実施の形態1における小型モジュールの製造方法を説明する。図1において、プリント基板21の同一平面上にチップ部品22と半田バンプ電極を有するベアチップ23とが混在した小型モジュールの製造方法であって、プリント基板21のベアチップ23用のランド24にメタルマスク25を載置して、スキージ26を用いてフラックス27を印刷するフラックス印刷工程111と、この工程111の後に、プリント基板21のチップ部品22用のランド28にメタルマスク29を載置して、スキージ30を用いてクリーム半田31を印刷するクリーム半田印刷工程112と、この工程112の後に、プリント基板21のチップ部品22用のランド28に印刷されたクリーム半田31aにチップ部品22を実装するチップ部品実装工程113と、この工程113の後に、プリント基板21のベアチップ23用のランド24にベアチップ23を実装するベアチップ実装工程114と、この工程114の後に、チップ部品22とベアチップ23が実装されたプリント基板21をリフロー炉で加熱する加熱工程115とを有したものである。
【0016】
ここで、メタルマスク29は、ベアチップ23用のランド24に対応する部分に凹部32が形成されたものを用いている。
【0017】
ここで、チップ部品22の実装工程113とベアチップ23の実装工程114はどちらを先に行っても良く、同一の工程で行っても良い。何れにしても、従来のように、別々に加熱する必要がなく、チップ部品22とベアチップ23が装着されるので、チップ部品22とベアチップ23とを同時に加熱する加熱工程115を実施して、半田付けすることができる。よって生産の合理化を図ることができる。
【0018】
また、従来においては図13に示すように、メタルマスク11は、ベアチップ8が実装された状態でクリーム半田13を印刷するため、このベアチップ8に対応する位置に凸部15を設けていた。この凸部15が設けられたため、クリーム半田13を孔10に確実に充填するには、チップ部品22用のランド1とベアチップ8用のランド2との間には、どうしても1mm以上の間隔16が必要であった。
【0019】
しかし本発明では、クリーム半田印刷工程112ではベアチップ23が実装されていないので、チップ部品22とベアチップ23との距離を0.5mmから0.7mm程度に短くすることができ、実装密度を高めることができる。
【0020】
図2は、プリント基板21の1個の平面図である。図2において、22はチップ部品であり、23はベアチップである。本実施の形態においては、チップ部品22とベアチップ23との距離42を先に述べたように短くすることができ、全体として小型化を図ることができ、大きな特徴となっている。33はプリント基板21の側面に形成されたグランド電極であり、34は他の側面に形成された信号電極である。このプリント基板21が縦方向と横方向に5個ずつ連結されて親基板を形成している。この親基板のイメージは図3に示すメタルマスクに似ている。
【0021】
図3は親基板の上に載置される親メタルマスク35の平面図である。この親メタルマスク35にはメタルマスク29が縦方向と横方向にそれぞれ5個ずつ連結されている。なお、連結される個数は5個に限る必要はない。この親メタルマスク35の大きさは縦90mm、横95mmであり、材質はステンレスである。また、その厚さは120ミクロンである。
【0022】
図4は、親メタルマスク35の中の一つのメタルマスク29の部分を拡大した平面図である。図4において、36はチップ部品22用のランド28にクリーム半田31を充填する孔であり、ランド28に対応した位置に設けられている。37は、ベアチップ23用のランド24に対応して設けられた凹部である。なお、この凹部37は本実施の形態では略ベアチップ23の形状と同じにしている。
【0023】
図5はその断面図である。図5において、メタルマスク29の材質はステンレスであり、その厚さ38は0.12mmである。また、凹部37の深さ39は0.07mmであり、天面の厚さ40は0.05mmにしている。また、クリーム半田31を充填する孔36の直径41は0.5mmの丸孔としている。この凹部37により、ベアチップ23用のランド24に印刷されたフラックス27aがメタルマスク29に付着することはない。従って、フラックス27aの量が不安定になることはない。また、このように凹部37を設けることにより、ベアチップ23用のランド24にチップ部品22用のランド28を従来に比べて、極限まで近づけることができる。従って、部品実装密度を上げることができ、モジュールの小型化を図ることができる。本実施の形態では、ランド24に最も近いランド28までの距離42を0.5〜0.7mmまで近づけている。
【0024】
図6は、ベアチップ23の要部の近傍の断面図である。ベアチップ23の電極44には半田バンプ43が設けられている。一方、プリント基板21上にはランド24が設けられ、このランド24にはフラックス27aが印刷されている。そして、このフラックス27a上に半田バンプ43を載せて加熱することにより、ベアチップ23の電極44とランド24とは電気的に接続される。
【0025】
図7は、ランド24にフラックス27aを印刷するメタルマスク25とプリント基板21との断面図である。このメタルマスク25は、フラックス印刷工程111で用いるものであり、ステンレスで形成されている。また、その厚さ45は0.05mmである。46はランド24に対応して設けられた孔であり、その直径は、0.12mmである。そして、この孔46にはランド24に印刷されるフラックス27が充填される。このときのフラックス27は高粘度フラックスを用いるのが良い。
【0026】
図8は、ランド24にフラックス27aを印刷するメッシュスクリーン47とプリント基板21との断面図である。このメッシュスクリーン47は、フラックス印刷工程111で用いるものであり、本実施の形態ではステンレスメッシュで形成されている。また、その厚さ45aは0.05mmである。48はランド24に対応して設けられた網目であり、略ベアチップ23全体を囲う四角形をしている。そして、この網目48にはランド24に印刷されるフラックス27が充填される。このときのフラックス27は低粘度フラックスを用いるのが良い。
【0027】
(実施の形態2)
以下、本発明の実施の形態2における小型モジュールの製造方法を説明する。図9において、プリント基板51の同一平面上にチップ部品52と半田付けが可能な金属バンプ電極を有するベアチップ53とが混在した小型モジュールの製造方法であって、プリント基板51のベアチップ52用のランド54とベアチップ53用のランド55上にメタルマスク56を載置して、スキージ57を用いてクリーム半田58を印刷するクリーム半田印刷工程121と、この工程121の後に、プリント基板51のチップ部品52用のランド54に印刷されたクリーム半田58aにチップ部品52を実装するチップ部品実装工程122と、この工程122の後に、プリント基板51のベアチップ53用のランド55に印刷されたクリーム半田58b上にベアチップ53を実装するベアチップ実装工程123と、この工程123の後に、チップ部品52とベアチップ53が実装されたプリント基板51をリフロー炉で加熱するリフロー工程124とを有したものである。
【0028】
ここで、メタルマスク56は、ベアチップ53用のランド55に対応する部分であって、スキージ57が可動する面に凹部59が形成されたものを用いている。
【0029】
また、チップ部品52の実装工程122とベアチップ53の実装工程123はどちらを先に行っても良く、同一の工程で行っても良い。何れにしても、従来のように、別々にリフローする必要がなく、チップ部品52とベアチップ53とを同一或いは別々の工程で装着して、チップ部品52とベアチップ53とを同時に加熱して、半田付けすることができる。
【0030】
また、実施の形態1と同様、従来においては図13に示すように、メタルマスク11は、ベアチップ8が実装された状態でクリーム半田13を印刷するため、このベアチップ8に対応する位置に凸部15を設けていた。この凸部15が設けられたため、クリーム半田13を孔10に確実に充填するには、チップ部品22用のランド1とベアチップ8用のランド2との間には、どうしても1mm以上の間隔16が必要であった。
【0031】
しかし本発明では、チップ部品52とベアチップ53へのクリーム半田印刷工程121を同一工程でクリーム半田印刷ができるので、チップ部品52とベアチップ53との距離を0.5mmから0.7mm程度に短くすることができ、小型化されたモジュールが実現できる。
【0032】
なお、実施の形態2においても、実施の形態1と同様であって、モジュール1個について説明するが、実際には、このモジュールが縦方向と横方向にそれぞれ5個連結したものである。なお、これは別に5個に限るものではない。また、メタルマスク57についても同様に連結したものである。
【0033】
図10はメタルマスク56の断面図である。図10において、メタルマスク56の材質はステンレスであり、その厚さ60は0.10mmである。また、凹部59の深さ61は0.05mmであり、底面の厚さ62は0.05mmにしている。また、63はプリント基板51のチップ部品52用のランド54に対応して形成された孔であり、その直径64は0.5mmの丸孔としている。また、65は凹部59の底面に形成された孔であり、ベアチップ53用のランド55に対応している。この孔65の直径66は0.12mmとしている。そして、これらの孔63,65にはクリーム半田58が充填されて、夫々ランド54と55に印刷される。
【0034】
このように凹部59を形成することにより、ベアチップが実装される部分に対応するメタルマスクの厚みをうすくすることができ、直径66の0.12mmという微小孔65においてもクリーム半田が抜けるので、チップ部品52用のランド54とベアチップ53用のランド55に夫々適量のクリーム半田58a,58bを印刷することができる。
【0035】
また、このようにベアチップ53を実装しない状態でクリーム半田58の印刷ができるので、ベアチップ53用のランド55にチップ部品52用のランド54を従来に比べて、極限まで近づけることができ、部品実装密度を上げることができる。従って、モジュールの小型化を図ることができる。本実施の形態では、ランド54に最も近いランド55までの距離67を0.5〜0.7mmまで近づけている。
【0036】
図11は、ベアチップ53の要部近傍の断面図である。ベアチップ53の電極71には半田付けが可能な金属として金バンプ72が設けられている。一方、プリント基板51上にはランド55が設けられ、このランド55にはクリーム半田58bが印刷されている。そして、このクリーム半田58b上に金バンプ72を載せて加熱することにより、ベアチップ53の電極71とランド55とは電気的に接続される。なお、実施の形態2においてはクリーム半田58の代りに導電性接着材を用いることもできる。
【0037】
この後、実施の形態1、実施の形態2共にリフロー半田の品質、部品の装着等の検査を行う。次に、洗浄を行いフラックスを取除いてアンダーフィルの接着力を強化する。次に、ベアチップに封止材を塗布して、ベアチップとプリント基板との機械的強度の強化を図る。次に乾燥した後、X線検査をし、良品のみ保管する。
【0038】
【発明の効果】
以上のように本発明によれば、第3の工程でチップ部品とベアチップとを同一工程で装着できるので、第4の工程でチップ部品とベアチップとを同時に半田付けすることができ、生産の合理化ができる。
【0039】
また、第2の工程におけるクリーム半田の印刷時には、ベアチップは実装されていないので、チップ部品とベアチップとの距離を短くすることができる。
【図面の簡単な説明】
【図1】(111)〜(115)はそれぞれ本発明の実施の形態1における小型モジュールの製造方法の工程図
【図2】同、小型モジュールの平面図
【図3】同、メタルマスクの平面図
【図4】同、小型モジュール1個分のメタルマスクの平面図
【図5】同、断面図
【図6】同、ベアチップ要部近傍の断面図
【図7】同、メタルマスクとプリント基板の断面図
【図8】同、他の例によるメタルマスクとプリント基板の断面図
【図9】(121)〜(124)はそれぞれ本発明の実施の形態2における小型モジュールの製造方法の工程図
【図10】同、小型モジュール1個分のメタルマスクとプリント基板の断面図
【図11】同、ベアチップ要部近傍の断面図
【図12】(101)〜(103)はそれぞれ従来の小型モジュールの一次実装の工程図
【図13】(104)〜(106)はそれぞれ従来の小型モジュールの二次実装の工程図
【符号の説明】
111 フラックス印刷工程
112 クリーム半田印刷工程
113 チップ部品実装工程
114 ベアチップ実装工程
115 加熱工程

Claims (5)

  1. プリント基板の同一平面上にチップ部品と半田バンプ電極を有するベアチップとが混在した小型モジュールの製造方法であって、プリント基板のベアチップ用のランドに第1のメタルマスクを用いてフラックスを印刷する第1の工程と、この第1の工程の後に、前記プリント基板のチップ部品用のランドに第2のメタルマスクを用いてクリーム半田を印刷する第2の工程と、この第2の工程の後に、前記プリント基板の前記チップ部品用のランドにチップ部品を実装するとともに、前記プリント基板の前記ベアチップ用のランドにベアチップを実装する第3の工程と、この第3の工程の後に、前記チップ部分と前記ベアチップが実装された前記プリント基板をリフロー炉で加熱する第4の工程とを有し、前記第2のメタルスクリーンの前記プリント基板面側には、前記ベアチップ用ランドに対応する部分に凹部が形成された小型モジュールの製造方法。
  2. ベアチップ用のランドとチップ部品用のランドとの間隔が1mm以下のプリント基板にベアチップとチップ部品を装着する請求項1に記載の小型モジュールの製造方法。
  3. 第1のメタルマスクは、ベアチップ用のランドに対応した部分を網目状にした請求項1に記載の小型モジュールの製造方法。
  4. プリント基板の同一平面上にチップ部品と半田付けが可能な金属バンプ電極を有するベアチップとが混在した小型モジュールの製造方法であって、プリント基板のベアチップ用のランドとチップ部品用のランドにメタルマスクを用いてクリーム半田を印刷する第1の工程と、この第1の工程の後に、前記プリント基板の前記チップ部品用のランドにチップ部品を実装するとともに、前記プリント基板の前記ベアチップ用のランドにベアチップを実装する第2の工程と、この第2の工程の後に、前記チップ部品と前記ベアチップが実装された前記プリント基板をリフロー炉で加熱する第3の工程とを有し、前記メタルスクリーンのスキージが可動する面側には、前記ベアチップ用ランドに対応する部分に凹部が形成されるとともにこの凹部の底面の前記ベアチップ用ランドに対応する部分に孔を設けた小型モジュールの製造方法。
  5. ベアチップ用のランドとチップ部品用のランドとの間隔が1mm以下のプリント基板にベアチップとチップ部品を装着する請求項4に記載の小型モジュールの製造方法。
JP2000117471A 2000-04-19 2000-04-19 小型モジュールの製造方法 Expired - Fee Related JP3855592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000117471A JP3855592B2 (ja) 2000-04-19 2000-04-19 小型モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000117471A JP3855592B2 (ja) 2000-04-19 2000-04-19 小型モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2001308268A JP2001308268A (ja) 2001-11-02
JP3855592B2 true JP3855592B2 (ja) 2006-12-13

Family

ID=18628782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117471A Expired - Fee Related JP3855592B2 (ja) 2000-04-19 2000-04-19 小型モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP3855592B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893100B2 (ja) 2002-10-29 2007-03-14 新光電気工業株式会社 配線基板への電子部品搭載方法
JP2006080493A (ja) 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板

Also Published As

Publication number Publication date
JP2001308268A (ja) 2001-11-02

Similar Documents

Publication Publication Date Title
US6468893B2 (en) Method of forming solder bumps
JPS6398186A (ja) はんだ端子形成方法
US6085968A (en) Solder retention ring for improved solder bump formation
JP2017168495A (ja) メタルマスクおよび電子部品実装基板の製造方法
JP3855592B2 (ja) 小型モジュールの製造方法
US20090217520A1 (en) Method for forming solder lumps on printed circuit board substrate
JPH0258793B2 (ja)
JP2016039181A (ja) モジュールの製造方法
JP2000252617A (ja) 配線基板の製造方法
JP4274264B2 (ja) モジュールの製造方法
JP2003264255A (ja) 配線基板の製造方法
JP4273918B2 (ja) モジュールの製造方法
JP2006216631A (ja) 配線基板およびその製造方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP3186350B2 (ja) 半田バンプの形成方法およびバンブ付き電子部品
JP2001230537A (ja) ハンダバンプの形成方法
JP2001102738A (ja) 電子部品実装半田付け方法
KR100426391B1 (ko) 금속 범프의 제조 방법
JPH07273146A (ja) 半導体装置の実装方法
JP4381657B2 (ja) 回路基板および電子部品実装方法
JPH08236921A (ja) 電子部品の半田付け方法
JPH05144879A (ja) チツプ部品取付構造
JP2001085558A (ja) 半導体装置およびその実装方法
JPH02114595A (ja) チップ部品の実装方法
JP2001250904A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees