JP3855549B2 - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP3855549B2 JP3855549B2 JP23594499A JP23594499A JP3855549B2 JP 3855549 B2 JP3855549 B2 JP 3855549B2 JP 23594499 A JP23594499 A JP 23594499A JP 23594499 A JP23594499 A JP 23594499A JP 3855549 B2 JP3855549 B2 JP 3855549B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- wiring board
- printed wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、プリント配線基板に係り、より詳しくは、アレイ状接続型集積回路を実装するプリント配線基板に関する。
【0002】
【従来の技術】
外部接続端子が2次元配列されているアレイ状接続型集積回路(以下、アレイ状接続型ICという)を実装するプリント配線基板では、一般に、上記アレイ状接続型ICからの信号線を引き出すためにスルーホールを用いてアレイ状接続型ICの実装面と反対側の面や内層の信号層に配線を行っている。
【0003】
この際、信号配線(スルーホール)が、プリント配線基板に一般に銅箔によって形成されている電源層やグランド層に接続されないように該電源層やグランド層ではクリアランスと呼ばれる銅箔抜きが形成される。すなわち、このクリアランスは、電源層では信号やグランドに対する絶縁の目的で形成され、同様にグランド層では信号や電源に対する絶縁の目的で形成されるものである。
【0004】
このため、多数の外部接続端子を有するアレイ状接続型ICを実装するプリント配線基板では、電源層及びグランド層に対してクリアランスを多数設ける必要があり、この多数のクリアランスに起因して、アレイ状接続型ICの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまうため、グランドバウンスが発生して、アレイ状接続型ICが誤動作してしまう、という問題点があった。
【0005】
また、上記のようなプリント配線基板では、アレイ状接続型ICからの信号電流と、該信号電流と対になるリターン電流とによる電流ループが大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう、という問題点があった。これらの問題点を具体的に説明すると次のようになる。
【0006】
図18には従来のプリント配線基板の電源層60及びグランド層62の構成例が図示(平面図)されている。
【0007】
図18(A)に示すように、このプリント配線基板における銅箔によって形成された電源層60には、実装するアレイ状接続型ICの接続端子に各々対応した多数の電源層クリアランスVCLが設けられており、該電源層クリアランスVCLの一部(同図では2箇所)について当該電源層クリアランスVCL内部にグランド用スルーホールGTHが挿通されている。また、この電源層60には電源層クリアランスVCLが設けられておらず、かつ電源接続パッドVPDが設けられている箇所(同図では2箇所)があり、この電源接続パッドVPDには実装するアレイ状接続型ICの電源端子が後述する電源用スルーホールVTHを介して接続される。
【0008】
一方、図18(B)に示すように、このプリント配線基板における銅箔によって形成されたグランド層62には、電源層60と同様に、実装するアレイ状接続型ICの接続端子に各々対応した多数のグランド層クリアランスGCLが設けられており、該グランド層クリアランスGCLの一部(同図では2箇所)について当該グランド層クリアランスGCL内部に電源用スルーホールVTHが挿通されている。また、このグランド層62にはグランド層クリアランスGCLが設けられておらず、かつグランド接続パッドGPDが設けられている箇所(同図では2箇所)があり、このグランド接続パッドGPDには実装するアレイ状接続型ICのグランド端子がグランド用スルーホールGTHを介して接続される。
【0009】
このように、図18に示す従来のプリント配線基板では、電源層60やグランド層62に対して、実装するアレイ状接続型ICの接続端子に各々対応した多数の電源層クリアランスVCLやグランド層クリアランスGCLが設けられているため、電源層60における電源供給路20やグランド層62における電源リターン路22が狭くなり、アレイ状接続型ICの実装部位直下における電源層及びグランド層のインピーダンスが高くなってしまい、グランドバウンスが発生してしまうのである。
【0010】
また、このプリント配線基板では、アレイ状接続型ICからの信号電流と、これと対になるリターン電流による電流ループが多数のクリアランスに起因して大きくなってしまい、プリント配線基板からの放射ノイズが大きくなってしまう。
【0011】
これらの問題点を解決するために適用し得る技術として、特開平9−223861号公報、及び特開平10−303564号公報の各公報に記載の技術があった。
【0012】
特開平9−223861号公報に記載の技術は、半導体集積回路(アレイ状接続型ICに相当)における接続用パッドのうちの対をなす電源用パッドとグランド用パッドの間隔を、当該半導体集積回路をプリント配線基板の一方の面に実装したときにプリント配線基板の他方の面に設けられているデカップリング・コンデンサの1対の電極間隔と見合うようにしたものであり、これによって電源用パッド、グランド用パッドからほとんど直下にスルーホールを介して、デカップリング・コンデンサに電源パターンとグランドパターンを接続することができ、従って集積回路の電源用パッド、グランド用パッドとデカップリング・コンデンサを最短で接続することが可能となり、デカップリング・コンデンサの効果を十分に引き出すことができるので、プリント配線基板からの放射ノイズを低減することができる。
【0013】
また、特開平10−303564号公報に記載の技術は、アレイ状接続型ICからの信号線を、該アレイ状接続型ICの搭載面や該IC搭載面と反対側の面あるいは内層の信号層を使って引き出して他の部品に接続する場合、上記ICの直下に当たる内層の電源層やグランド層が信号接続用のスルーホールで上記アレイ状接続型ICの周辺から分断されないようにしたものであり、これによってグランドのインピーダンスが低くなってグランドバウンスが小さくなり、ICの誤動作を防ぐことができると共に、ICからの信号電流とリターン電流による電流ループも小さくすることができ、この結果としてICを搭載したプリント配線基板からの放射ノイズを低減することができるというものである。
【0014】
【発明が解決しようとする課題】
しかしながら、上記特開平9−223861号公報記載の技術では、電源用パッドとグランド用パッドの間隔に関する要件により、実装対象とするアレイ状接続型ICとして既製品を適用することができない、対をなす電源用パッドとグランド用パッドの間隔に見合うサイズ以外のデカップリング・コンデンサを使用することが困難である、電源用パッドが隣接したときにデカップリング・コンデンサが実装できない、といった問題点があった。
【0015】
また、上記特開平10−303564号公報記載の技術では、スルーホールで電源層やグランド層がアレイ状接続型ICの周辺から分断されないようにするために電流の供給路を複数設けた場合、該複数の供給路によって逆にノイズ電流を外部に流してしまい、この結果として放射ノイズが増大する場合がある、という問題点があった。
【0016】
本発明は上記問題点を解消するために成されたものであり、電源端子とグランド端子の間隔の影響を受けることなく放射ノイズを低減することができるプリント配線基板を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載のプリント配線基板は、電源層を有すると共にアレイ状接続型集積回路を実装するプリント配線基板であって、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【0018】
請求項1記載のプリント配線基板は、実装されるアレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。なお、上記アレイ状接続型集積回路には、BGA(Ball Grid Array)パッケージのIC、PGA(Pin Grid Array)パッケージのIC等、外部接続端子がアレイ状に2次元配列されている全てのICが含まれる。
【0019】
このように、請求項1に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる。
【0020】
また、請求項2記載のプリント配線基板は、請求項1記載の発明において、前記プリント配線基板がグランド層を有すると共に、前記アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるように前記グランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするものである。
【0021】
請求項2に記載のプリント配線基板によれば、請求項1記載の発明におけるプリント配線基板がグランド層を有する場合に、実装されるアレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスが配置される。ここで、配置されたクリアランスの寸法は、互いに隣接するクリアランスが接触する寸法とされている。
【0022】
このように、請求項2に記載のプリント配線基板によれば、請求項1記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる。
【0023】
また、請求項3記載のプリント配線基板は、請求項1又は請求項2記載の発明において、前記アレイ状接続型集積回路の電源端子が複数存在する場合、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置する際に、前記電源供給路を各電源端子毎に独立して設けるか、又は前記電源供給路の根元を1つとして前記複数の電源端子に接続することを特徴とするものである。
【0024】
請求項3に記載のプリント配線基板によれば、請求項1又は請求項2記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、当該アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、上記電源供給路が各電源端子毎に独立して設けられるか、又は上記電源供給路の根元が1つとされて上記複数の電源端子に接続される。
【0025】
このように、請求項3に記載のプリント配線基板によれば、請求項1又は請求項2記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を1つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項1又は請求項2記載の発明と同様の効果を奏することができる。
【0026】
なお、上記請求項1乃至請求項3の何れか1項記載の発明において、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましい。これによって、アレイ状接続型集積回路の電源端子及びグランド端子の近傍のインピーダンスが低くなり、ノイズ電流の発生がより低減されるので、プリント配線基板からの放射ノイズを、より低減することができる。
【0027】
また、上記請求項1乃至請求項3の何れか1項記載の発明において、前記電源供給路の根元を前記アレイ状接続型集積回路の直下の電源層の周辺と切り離し、かつ該切り離した部分にフィルタを実装することによって、前記電源供給路と前記アレイ状接続型集積回路直下の電源層の周辺の一部とを接続することが好ましい。これによって、電源供給路の入り口から電源層に対するノイズ電流が流れにくくなるため、プリント配線基板からの放射ノイズを、より低減することができる。
【0028】
この場合は、前記電源供給路における前記アレイ状接続型集積回路の電源端子の接続部位近傍にデカップリングコンデンサを配置すると共に、該配置のための配線を極力短くすることが好ましく、前記電源供給路の根元に配置されたフィルタに対してデカップリングコンデンサを付加することも好ましい。
【0029】
【発明の実施の形態】
以下、図面を参照して、本発明のプリント配線基板の実施の形態について詳細に説明する。なお、以下の各実施の形態では、プリント配線基板に実装されるアレイ状接続型ICがBGAパッケージのICであり、プリント配線基板が表面(アレイ状接続型ICを実装する面)及び裏面が各々信号層として構成され、内層として銅箔により構成された電源層及びグランド層が各々1層ずつ設けられた4層基板である場合の形態について説明する。また、BGAパッケージのアレイ状接続型ICは一般に接続端子数が多いが、以下の各実施の形態では便宜上、電源端子、グランド端子、信号端子の一部分のみをプリント配線基板への接続対象端子とする場合について説明する。
【0030】
〔第1実施形態〕
まず、図1及び図2を参照して、本第1実施形態に係るプリント配線基板10Aの構成について説明する。なお、図1では、プリント配線基板10Aにおける信号層、電源層、及びグランド層の各層の状態を明確化するために、各層を分離した状態でプリント配線基板を模式的に図示する。
【0031】
図1に示すように、本第1実施形態に係るプリント配線基板10Aには、信号層12Aから信号層18Aに至る電源用スルーホールVTH、グランド用スルーホールGTH、及び信号用スルーホールSTHが設けられている。なお、本実施形態における各スルーホールは、信号層12A及び信号層18Aにおいてアレイ状接続型IC50の対応する接続端子52や各種面実装部品等に直接接続することができるように構成されているが、この形態に限定されるものではなく、例えば各スルーホールの端部に接続パッドを設けておき、該接続パッドを介して各種部品と接続する形態としてもよい。
【0032】
また、本第1実施形態に係るプリント配線基板10Aの電源層14Aには電源層クリアランスVCLが多数設けられている。図2(A)に示すように、電源層14Aの電源層クリアランスVCLは互いに隣接する電源層クリアランスVCLが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスVCLの間が電源供給路20とならないように構成されている。
【0033】
また、電源層14Aでは、電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層クリアランスVCLが配置されることによって電源供給路20が形成されている。
【0034】
また、電源層14Aには電源用スルーホールVTHが接続された複数(本実施形態では2)の電源接続パッドVPDが設けられ、電源供給路20は分岐されて上記複数の電源接続パッドVPDに接続されており、プリント配線基板10Aにアレイ状接続型IC50が実装された際には、当該アレイ状接続型IC50の電源端子に対して電源層14Aから電源供給路20、電源接続パッドVPD及び電源用スルーホールVTHを介して電源電流を供給することができるように構成されている。
【0035】
また、グランド層16Aにはグランド層クリアランスGCLが多数設けられている。図2(B)に示すように、本第1実施形態におけるグランド層16Aのグランド層クリアランスGCLは、上記電源層クリアランスVCLより小さな径の円形状とされており、図18(B)に示した従来のグランド層と同様に、互いに隣接するグランド層クリアランスGCLの間は電源リターン路22とされている。
【0036】
また、グランド層16Aにはグランド用スルーホールGTHが接続されたグランド接続パッドGPDが設けられており、プリント配線基板10Aにアレイ状接続型IC50が実装された際には、当該アレイ状接続型IC50のグランド端子からグランド用スルーホールGTH及びグランド接続パッドGPDを介してグランド層16Aへリターン電流を流すことができるように構成されている。
【0037】
一方、プリント配線基板10Aの信号層12Aの表面には、信号層12Aにおいて引き回し可能な信号配線13のパターンが形成されており、信号層18Aの表面には、信号用スルーホールSTHによって信号層12Aのアレイ状接続型IC50に対する接続箇所と接続された信号配線19が形成されている。
【0038】
以上のように構成されたプリント配線基板10Aでは、上述したように電源層14Aにおいて電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層クリアランスVCLを配置することによって、アレイ状接続型IC50の電源端子の電源層14Aとの接続位置(電源接続パッドVPDの位置)とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型IC50等のICの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50の電源端子の電源層14Aとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型IC50直下の電源層14Aの周辺へのノイズ電流を流れにくくしている。
【0039】
一方、本第1実施形態に係るプリント配線基板10Aでは、上述したようにグランド層16Aにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板10A全体からの放射ノイズを低減させることができる。
【0040】
以上詳細に説明したように、本実施形態に係るプリント配線基板10Aでは、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板10Aからの放射ノイズを低減させることができる。
【0041】
また、本実施形態に係るプリント配線基板10Aでは、グランド層16Aにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板10Aからの放射ノイズを、より低減させることができる。
【0042】
なお、本第1実施形態では、プリント配線基板10Aの内層におけるアレイ状接続型IC50が実装される側に電源層14Aを設け、アレイ状接続型IC50が実装される反対側にグランド層16Aを設けた場合について説明したが、本発明はこれに限定されるものではなく、図3に示すように本第1実施形態と逆の形態、すなわち、プリント配線基板10Aの内層におけるアレイ状接続型IC50が実装される側にグランド層16Aを設け、アレイ状接続型IC50が実装される反対側に電源層14Aを設ける形態とすることもできる。この場合も、本第1実施形態と同様の効果を奏することができる。
【0043】
〔第2実施形態〕
本第2実施形態では電源層のみではなく、グランド層についても電源リターン路の根元が一箇所となるように、すなわち、アレイ状接続型IC50のグランド端子に対して単一の電源リターン路となるようにクリアランスを形成した場合の形態について図4及び図5を参照して説明する。なお、図4及び図5の図1及び図2と同様の部分については図1及び図2と同一の符号を付して、その説明を省略する。
【0044】
図4に示すように、本第2実施形態に係るプリント配線基板10Bは、グランド層16Bの構成のみが上記第1実施形態に係るプリント配線基板10Aと異なっている。
【0045】
すなわち、本第2実施形態に係るプリント配線基板10Bのグランド層16Bにはグランド層クリアランスGCLが多数設けられている。図5(B)に示すように、グランド層16Bのグランド層クリアランスGCLは互いに隣接するグランド層クリアランスGCLが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスGCLの間が電源リターン路22とならないように構成されている。
【0046】
また、グランド層16Bでは、電源リターン路22の根元が一箇所となるように、すなわち、アレイ状接続型IC50のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスGCLを配置することによって電源リターン路22を形成している。
【0047】
また、グランド層16Bにはグランド用スルーホールGTHが接続された複数(本実施形態では2)のグランド接続パッドGPDが設けられ、電源リターン路22は分岐されて上記複数のグランド接続パッドGPDに接続されており、プリント配線基板10Bにアレイ状接続型IC50が実装された際には、当該アレイ状接続型IC50のグランド端子からグランド層16Bに対してグランド用スルーホールGTH、グランド接続パッドGPD、及び電源リターン路22を介してリターン電流を流すことができるように構成される。なお、図5(A)に示した電源層14Aは図2(A)と同様のものであるので、ここでの説明は省略する。
【0048】
以上のように構成されたプリント配線基板10Bでは、上記第1実施形態と同様に、電源層14Aにおいて電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層クリアランスVCLを配置することによって、アレイ状接続型IC50の電源端子の電源層14Aとの接続位置(電源接続パッドVPDの位置)とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型IC50等のICの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50の電源端子の電源層14Aとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型IC50直下の電源層14Aの周辺へのノイズ電流を流れにくくしている。
【0049】
一方、本第2実施形態に係るプリント配線基板10Bでは、上述したようにグランド層16Bにおいても電源リターン路22の根元が一箇所となるように、すなわち、アレイ状接続型IC50のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスGCLを配置することによって、アレイ状接続型IC50のグランド端子のグランド層16Bとの接続位置(グランド接続パッドGPDの位置)とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型IC50等のICのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50のグランド端子のグランド層16Bとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型IC50直下のグランド層16Bの周辺へのノイズ電流を流れにくくしている。
【0050】
以上詳細に説明したように、本実施形態に係るプリント配線基板10Bでは、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成していると共にアレイ状接続型IC50のグランド端子に対しても単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板10Bからの放射ノイズを低減させることができる。
【0051】
〔第3実施形態〕
本第3実施形態では、電源層における電源供給路をアレイ状接続型IC50の電源端子毎に独立して設ける場合のプリント配線基板の形態について図6を参照して説明する。なお、図6の図2と同様の部分については図2と同一の符号を付して、その説明を省略する。
【0052】
図6(A)に示すように、本第3実施形態に係るプリント配線基板10Cの電源層14Bでは、2つの電源接続パッドVPDの各々に対して電源供給路20が1つずつ設けられている。すなわち、電源層14Bには電源層クリアランスVCLが多数設けられていると共に、該電源層クリアランスVCLは互いに隣接する電源層クリアランスVCLが接触する径とされた円形状とされており、該互いに隣接する電源層クリアランスVCLの間が電源供給路20とならないように構成されている。
【0053】
また、電源層14Bでは、各電源接続パッドVPDに至る電源供給路20の各々の根元が一箇所となるように、すなわち、アレイ状接続型IC50の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスVCLを配置することによって各電源供給路20を形成している。従って、電源層14Bに設けられている各電源接続パッドVPDには各々独立した電源供給路20によって電源電流が供給されることになる。なお、図6(B)に示すグランド層16Aは図2(B)と同様のものであるので、ここでの説明は省略する。
【0054】
以上のように構成されたプリント配線基板10Cでは、上述したように電源層14Bにおいて各電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の各電源端子に対して各々単一の電源供給路となるように電源層クリアランスVCLを配置することによって、アレイ状接続型IC50の電源端子の電源層14Bとの接続位置(各電源接続パッドVPDの位置)とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型IC50等のICの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50の電源端子の電源層14Bとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型IC50直下の電源層14Bの周辺へのノイズ電流を流れにくくしている。
【0055】
一方、本第3実施形態に係るプリント配線基板10Cでは、上記第1実施形態と同様に、グランド層16Aにおいてクリアランスの径を小さくすることによって部品搭載面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板10C全体からの放射ノイズを低減させることができる。
【0056】
以上詳細に説明したように、本実施形態に係るプリント配線基板10Cでは、アレイ状接続型IC50の各電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成しているので、上記第1実施形態と同様に、ノイズ電流が流れにくくなり、プリント配線基板10Cからの放射ノイズを低減させることができる。
【0057】
また、本実施形態に係るプリント配線基板10Cでは、グランド層16Aにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板10Cからの放射ノイズを、より低減させることができる。
【0058】
なお、本第3実施形態では、電源層14Bのみにおいて各電源供給路の根元が一箇所となるようにクリアランスを形成した場合について説明したが、本発明はこれに限定されるものではなく、グランド層についても電源リターン路の根元が一箇所となるようにクリアランスを形成する形態とすることもできる。
【0059】
図7には、この場合のプリント配線基板10Dにおける電源層14B及びグランド層16Cの構成が示されている。この場合、図7(B)に示すように、グランド層16Cにおいても電源層14Bと同様に、2つのグランド接続パッドGPDの各々に対して電源リターン路22を1つずつ設けている。すなわち、グランド層16Cにはグランド層クリアランスGCLが多数設けられていると共に、該グランド層クリアランスGCLは互いに隣接するグランド層クリアランスGCLが接触する径とされた円形状とされており、該互いに隣接するグランド層クリアランスGCLの間が電源リターン路22とならないように構成されている。
【0060】
また、グランド層16Cでは、各グランド接続パッドGPDに至る電源リターン路22の各々の根元が一箇所となるように、すなわち、アレイ状接続型IC50の各グランド端子に対して各々単一の電源リターン路となるようにグランド層クリアランスGCLを配置することによって各電源リターン路22を形成している。従って、グランド層16Cに設けられている各グランド接続パッドGPDからは各々独立した電源リターン路22によってリターン電流が流れることになる。
【0061】
従って、この場合は、グランド層16Cにおいて各電源リターン路22の根元が一箇所となるようにグランド層クリアランスGCLを配置することによって、アレイ状接続型IC50のグランド端子のグランド層16Cとの接続位置(各グランド接続パッドGPDの位置)とその周辺とを極力分離するように構成している。すなわち、アレイ状接続型IC50等のICのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50のグランド端子のグランド層16Cとの接続位置とその周辺とを極力分離するように構成することによって、アレイ状接続型IC50直下のグランド層16Cの周辺へのノイズ電流を流れにくくしている。
【0062】
すなわち、この場合は、アレイ状接続型IC50の各電源端子に対して各々単一の電源供給路となるように電源層のクリアランスを形成していると共に、アレイ状接続型IC50の各グランド端子に対して各々単一の電源リターン路となるようにグランド層のクリアランスを形成しているので、ノイズ電流が流れにくくなり、プリント配線基板10Dからの放射ノイズを低減させることができる。
【0063】
なお、図7(A)に示す電源層14Bは図6(A)と同様のものであるので、ここでの説明は省略する。
【0064】
〔第4実施形態〕
本第4実施形態では、上記第1実施形態に示したプリント配線基板10Aに対してノイズ低減用のデカップリングコンデンサ30を適用する形態について図8を参照して説明する。なお、図8の図1と同様の部分については図1と同一の符号を付して、その説明を省略する。
【0065】
同図に示すように、本第4実施形態に係るプリント配線基板10Eは、信号層18Bの電源用スルーホールVTHとグランド用スルーホールGTHとの間にデカップリングコンデンサ30が接続されている点のみが上記第1実施形態に係るプリント配線基板10Aと異なっている。
【0066】
ここで、デカップリングコンデンサ30は電源用スルーホールVTHとグランド用スルーホールGTHの近傍に配置されており、配線長が短くされている。
【0067】
このように、本第4実施形態に係るプリント配線基板10Eでは、上記第1実施形態と同様の効果を奏することができると共に、デカップリングコンデンサ30をアレイ状接続型IC50の電源端子及びグランド端子の近傍に配置しているので、該電源端子及びグランド端子の各近傍におけるインピーダンスが低くなり、ノイズ電流の発生がより低減されるため、デカップリングコンデンサ30を用いない場合(上記第1実施形態の場合等)に比較して、プリント配線基板10Eからの放射ノイズを、より低減させることができる。
【0068】
なお、本第4実施形態では、上記第1実施形態に係るプリント配線基板10Aに対してデカップリングコンデンサ30を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図9に示すように、上記第2実施形態に係るプリント配線基板10B(図4も参照)に対してデカップリングコンデンサ30を適用する形態とすることもできる。なお、図9の図4と同様の部分については図4と同一の符号が付してある。
【0069】
このように構成されたプリント配線基板10Fにおいても、本第4実施形態と同様の効果を奏することができる。
【0070】
〔第5実施形態〕
本第5実施形態では、上記第4実施形態に係るプリント配線基板10Eに対して、更にフィルタを適用する場合の形態について図10を参照して説明する。なお、図10の図8と同様の部分については図8と同一の符号を付して、その説明を省略する。
【0071】
同図に示すように、本第5実施形態に係るプリント配線基板10Gは、電源層14Cにおける電源供給路20をアレイ状接続型IC50の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々電源接続パッドVPDを設けると共に、これらの電源接続パッドVPDに接続された電源用スルーホールVTHを各々設け、かつ該電源用スルーホールVTHの各々の間に信号層18Cにおいてフィルタ部32を設ける。
【0072】
なお、本第5実施形態におけるフィルタ部32は、図13(a)に示すように各電源用スルーホールVTHから引き出されたパターンの各々に対してフィルタ接続パッドFPDを設け、各フィルタ接続パッドFPDの間にフィルタ36を接続して構成したものである。
【0073】
以上のように構成されたプリント配線基板10Gでは、電源層14Cにおいて電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層クリアランスVCLを配置し、かつ電源供給路20をアレイ状接続型IC50の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部32を設けることによって、アレイ状接続型IC50の電源端子の電源層14Cとの接続位置(電源接続パッドVPDの位置)とその周辺とを分離するように構成している。すなわち、アレイ状接続型IC50等のICの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、以上のようにアレイ状接続型IC50の電源端子の電源層14Cとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型IC50直下の電源層14Cの周辺へのノイズ電流を流れにくくしている。
【0074】
一方、本第5実施形態に係るプリント配線基板10Gでは、上述したようにグランド層16Aにおいてクリアランスの径を小さくすることによって部品実装面と反対側の配線のリターン電流経路を十分に確保しているので、信号配線とリターン電流のループ面積を小さくすることができ、各配線からの放射ノイズを低減することができ、この結果としてプリント配線基板10G全体からの放射ノイズを低減させることができる。
【0075】
以上詳細に説明したように、本実施形態に係るプリント配線基板10Gでは、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層のクリアランスを形成すると共に、電源供給路に対してフィルタを設けているので、ノイズ電流が流れにくくなり、プリント配線基板10Gからの放射ノイズを低減させることができる。
【0076】
また、本実施形態に係るプリント配線基板10Gでは、グランド層16Aにおいてクリアランスの径を小さくすることによってリターン電流経路を十分に確保しているので、プリント配線基板10Gからの放射ノイズを、より低減させることができる。
【0077】
なお、本第5実施形態では、図8に示したプリント配線基板10Eに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、図11に示すように図9に示したプリント配線基板10Fに対してフィルタを適用する形態とすることもできる。このように構成されたプリント配線基板10Hにおいても、本第5実施形態と同様の効果を奏することができる。
【0078】
また、本第5実施形態では、電源層14Cのみに対してフィルタを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば電源層14Cに加えてグランド層についてもフィルタを適用する形態としてもよい。
【0079】
図12には、このように構成されたプリント配線基板10Iの構成例が示されている。同図に示すように、このプリント配線基板10Iでは、グランド層16Dにおける電源リターン路22をアレイ状接続型IC50の直下の外側にある銅箔部分と分離し、該分離箇所近傍の銅箔部分に各々グランド接続パッドGPDを設けると共に、これらのグランド接続パッドGPDに接続されたグランド用スルーホールGTHを各々設け、かつ該グランド用スルーホールGTHの各々の間に信号層18Dにおいてフィルタ部34を設けている。なお、プリント配線基板10Iにおけるフィルタ部34は、フィルタ部32と同様に、図13(a)に示す形態とされている。なお、この場合は、図13(a)におけるスルーホールがグランド用スルーホールGTHとされる。
【0080】
以上のように構成されたプリント配線基板10Iでは、電源層14Cにおいて電源供給路20の根元が一箇所となるように、すなわち、アレイ状接続型IC50の電源端子に対して単一の電源供給路となるように電源層クリアランスVCLを配置し、かつ電源供給路20をアレイ状接続型IC50の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部32を接続することによって、アレイ状接続型IC50の電源端子の電源層14Bとの接続位置(電源接続パッドVPDの位置)とその周辺とを分離するように構成している。すなわち、アレイ状接続型IC50等のICの電源端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50の電源端子の電源層14Cとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型IC50直下の電源層14Cの周辺へのノイズ電流を流れにくくしている。
【0081】
一方、このプリント配線基板10Iでは、グランド層16Dにおいて電源リターン路22の根元が一箇所となるように、すなわち、アレイ状接続型IC50のグランド端子に対して単一の電源リターン路となるようにグランド層クリアランスGCLを配置し、かつ電源リターン路22をアレイ状接続型IC50の直下の外側にある銅箔部分と分離し、該分離箇所の間にフィルタ部34を接続することによって、アレイ状接続型IC50のグランド端子のグランド層16Dとの接続位置(グランド接続パッドGPDの位置)とその周辺とを分離するように構成している。すなわち、アレイ状接続型IC50等のICのグランド端子の近傍は電流の変化が激しく、ノイズ電流が流れ易いため、上記のようにアレイ状接続型IC50のグランド端子のグランド層16Dとの接続位置とその周辺とを分離するように構成することによって、アレイ状接続型IC50直下のグランド層16Dの周辺へのノイズ電流を流れにくくしている。
【0082】
従って、このプリント配線基板10Iにおいては、フィルタ部34を適用しない場合(図11に示すプリント配線基板10Hの場合等)に比較して、プリント配線基板10Iからの放射ノイズを、より低減させることができる。
【0083】
また、本第5実施形態では、フィルタ部32(フィルタ部34)として図13(a)に示す形態を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図13(b)に示す形態や、図13(c)に示す形態を適用することもできる。
【0084】
図13(b)及び図13(c)に示す形態は、フィルタ36の出力端子にコンデンサ38や該コンデンサ38に加えてコンデンサ40を接続したものである。このように、これらの形態ではフィルタ36の出力端子にコンデンサが接続されているので、デカップリングコンデンサ30を用いることなく電源供給路20(電源リターン路22)のインピーダンスを低減することができ、電源端子やグランド端子からのノイズ電流を低減することができ、プリント配線基板からの放射ノイズを低減させることができる。
【0085】
〔シミュレーション例〕
図14及び図15の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。同図に示すようにアレイ状接続型ICの直下にある電源層及びグランド層の周辺へ高密度なノイズ電流が流れていく様子が分かる。
【0086】
一方、図14の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ICの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【0087】
同図に示すように、この場合は図14の紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合には、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【0088】
一方、図15の紙面右側に示した図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ICの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【0089】
同図に示すように、この場合も図14紙面右側に示した図の場合と同様に、図15紙面左側に示した図に比較して、比較的電流密度が高い領域の面積がかなり狭くなっており、全体的な電流密度が低減したことが分かる。従って、この場合も、ノイズ電流に起因する放射ノイズを大幅に低減させることができる。
【0090】
一方、図16及び図17は、本発明のリターン電流に対する悪影響の度合いを調べるために行ったシミュレーション結果であり、図16及び図17の紙面左側の図は、従来のプリント配線基板の一例として、クリアランスにより幾つかの開口部が発生し、かつ信号配線を考慮した場合の状態を簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【0091】
これに対し、図16の紙面右側の図は、電源層については電源供給路の根元が一箇所となるようにクリアランスを形成し、かつグランド層については電源リターン路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ICの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【0092】
図16に示したリターン電流を考慮したモデルにおける両者(従来のプリント配線基板と本発明に係るプリント配線基板)の電流分布の差は殆どない。
【0093】
一方、図17紙面右側の図は、電源層のみについて電源供給路の根元が一箇所となるようにクリアランスを形成すると共に、アレイ状接続型ICの実装面の反対側の面において電源用スルーホールとグランド用スルーホールとの間にデカップリングコンデンサを接続し、かつ信号配線を考慮した場合を想定して、簡略的にモデル化し、このときの電流分布をシミュレーションしたものである。
【0094】
図17に示したリターン電流を考慮したモデルにおける両者(従来のプリント配線基板と本発明に係るプリント配線基板)の電流分布の差は若干あるものの強度の差は殆どない。
【0095】
以上のシミュレーション結果により、本発明を適用することによって、リターン電流に対する悪影響が殆どない状態で、プリント配線基板からの放射ノイズを低減することができることが判明した。
【0096】
なお、上記各実施形態では、本発明のアレイ状接続型ICとしてBGAパッケージのICを適用し、本発明のプリント配線基板を電源層、グランド層、及び2つの信号層を有する4層基板に適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、本発明のアレイ状接続型ICとしてPGAパッケージのICを適用する形態としてもよく、本発明のプリント配線基板を電源層及びグランド層のみを有する2層基板や、電源層、グランド層、及び信号層を各々1層ずつ有する3層基板、電源層、グランド層、及び信号層を各々複数有する5層以上の多層基板等に適用する形態とすることもできる。
【0097】
また、上記各実施形態では、クリアランスを互いに隣接するクリアランスが接触する径とされた円形状とした場合について説明したが、本発明はこれに限定されるものではなく、クリアランスの形状は円形以外の例えば楕円状、三角形状、矩形状、台形状、5角形以上の多角形状等とする形態とすることもでき、クリアランスの寸法も任意のものを設定することができる。従って、クリアランスの寸法を上記各実施形態に示したものより大きなものとすることによって、クリアランスの数を削減することができ、プリント配線基板の製造コストを低減することができる。
【0098】
【発明の効果】
請求項1に記載のプリント配線基板によれば、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、電源層における電源供給路が上記クリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを低減させることができる、という効果が得られる。
【0099】
また、請求項2に記載のプリント配線基板によれば、請求項1記載の発明と同様の効果を奏することができると共に、アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるようにグランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としているので、グランド層における電源リターン路がグランド層のクリアランスによって形成される開口部の外周から分離され、周辺に漏れ出すノイズ電流を抑制することができ、この結果として放射ノイズを、より低減させることができる、という効果が得られる。
【0100】
更に、請求項3に記載のプリント配線基板によれば、請求項1又は請求項2記載の発明において、実装されるアレイ状接続型集積回路の電源端子が複数存在する場合、アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように電源層のクリアランスを配置する際に、電源供給路を各電源端子毎に独立して設けるか、又は電源供給路の根元を1つとして上記複数の電源端子に接続しているので、複数の電源端子を有するアレイ状接続型集積回路を実装する場合についても請求項1又は請求項2記載の発明と同様の効果を奏することができる。
【図面の簡単な説明】
【図1】 第1実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図2】 第1実施形態に係るプリント配線基板の部分構成を示す図であり、(A)は電源層を、(B)はグランド層を、各々示す平面図である。
【図3】 第1実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図4】 第2実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図5】 第2実施形態に係るプリント配線基板の部分構成を示す図であり、(A)は電源層を、(B)はグランド層を、各々示す平面図である。
【図6】 第3実施形態に係るプリント配線基板の部分構成を示す図であり、(A)は電源層を、(B)はグランド層を、各々示す平面図である。
【図7】 第3実施形態に係るプリント配線基板の他の構成例を示す図であり、(A)は電源層を、(B)はグランド層を、各々示す平面図である。
【図8】 第4実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図9】 第4実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図10】 第5実施形態に係るプリント配線基板の全体構成を模式的に示す斜視図である。
【図11】 第5実施形態に係るプリント配線基板の他の構成例を模式的に示す斜視図である。
【図12】 第5実施形態に係るプリント配線基板の更に他の構成例を模式的に示す斜視図である。
【図13】 (a)、(b)、(c)とも、第5実施形態に係るプリント配線基板に適用されるフィルタ部の構成例を示す平面図である。
【図14】 本発明の効果の説明に供する電流密度分布図である。
【図15】 本発明の効果の説明に供する他の電流密度分布図である。
【図16】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図17】 本発明の効果の説明に供する更に他の電流密度分布図である。
【図18】 従来のプリント配線基板の構成を示す図であり、(A)は電源層を、(B)はグランド層を、各々示す平面図である。
【符号の説明】
10A〜10I プリント配線基板
12A〜12C 信号層
14A〜14C 電源層
16A〜16D グランド層
18A〜18D 信号層
20 電源供給路
22 電源リターン路
30 デカップリングコンデンサ
32 フィルタ部
34 フィルタ部
50 アレイ状接続型IC(アレイ状接続型集積回路)
52 接続端子
GCL グランド層クリアランス
VCL 電源層クリアランス
GPD グランド接続パッド
VPD 電源接続パッド
GTH グランド用スルーホール
STH 信号用スルーホール
VTH 電源用スルーホール
Claims (3)
- 電源層を有すると共にアレイ状接続型集積回路を実装するプリント配線基板であって、
前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とするプリント配線基板。 - 前記プリント配線基板がグランド層を有すると共に、
前記アレイ状接続型集積回路のグランド端子に対して単一の電源リターン路となるように前記グランド層のクリアランスを配置し、配置したクリアランスの寸法を互いに隣接するクリアランスが接触する寸法としたことを特徴とする請求項1記載のプリント配線基板。 - 前記アレイ状接続型集積回路の電源端子が複数存在する場合、前記アレイ状接続型集積回路の電源端子に対して単一の電源供給路となるように前記電源層のクリアランスを配置する際に、前記電源供給路を各電源端子毎に独立して設けるか、又は前記電源供給路の根元を1つとして前記複数の電源端子に接続することを特徴とする請求項1又は請求項2記載のプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23594499A JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23594499A JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060770A JP2001060770A (ja) | 2001-03-06 |
JP3855549B2 true JP3855549B2 (ja) | 2006-12-13 |
Family
ID=16993544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23594499A Expired - Lifetime JP3855549B2 (ja) | 1999-08-23 | 1999-08-23 | プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855549B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4795154B2 (ja) * | 2002-03-19 | 2011-10-19 | Necトーキン株式会社 | ノイズフィルタ実装基板 |
CN100579330C (zh) * | 2002-11-20 | 2010-01-06 | 北电网络有限公司 | 将电子元件装入一个多层信号路由装置的技术 |
JP2006013373A (ja) * | 2004-06-29 | 2006-01-12 | Koyo Seiko Co Ltd | 多層回路基板およびトルク検出装置 |
JP2007242879A (ja) * | 2006-03-08 | 2007-09-20 | Nec Toppan Circuit Solutions Inc | サブユニット基板 |
JP4893114B2 (ja) * | 2006-06-07 | 2012-03-07 | 株式会社村田製作所 | 多層配線基板 |
JP5191122B2 (ja) * | 2006-12-18 | 2013-04-24 | 株式会社大一商会 | パチンコ遊技機 |
JP5051612B2 (ja) * | 2007-02-27 | 2012-10-17 | 日本電気株式会社 | プリント回路基板 |
JP5201206B2 (ja) * | 2008-03-28 | 2013-06-05 | 日本電気株式会社 | 多層プリント配線基板 |
JP5141806B2 (ja) * | 2011-08-29 | 2013-02-13 | 株式会社村田製作所 | 多層配線基板 |
JP6153319B2 (ja) * | 2011-12-08 | 2017-06-28 | キヤノン株式会社 | プリント回路板、プリント配線板及び電子機器 |
CN114980476A (zh) * | 2021-02-18 | 2022-08-30 | 十铨科技股份有限公司 | 耐用型计算机存储装置 |
-
1999
- 1999-08-23 JP JP23594499A patent/JP3855549B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001060770A (ja) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3855549B2 (ja) | プリント配線基板 | |
US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
US7428155B2 (en) | Printed wiring board including power supply layer and ground layer | |
JP4283327B2 (ja) | プリント配線板 | |
US20040104466A1 (en) | Integrated circuit device/circuit board connection apparatus | |
US7301103B2 (en) | Printed-wiring board, printed-circuit board and electronic apparatus | |
CN107799489B (zh) | 电子装置 | |
JPH08288626A (ja) | Ic及びプリント配線基板 | |
JP3745176B2 (ja) | プリント配線板 | |
TW480691B (en) | Printed-circuit board and method of mounting electric components thereon | |
JP4338545B2 (ja) | コンデンサシート | |
JP4919645B2 (ja) | 電子回路 | |
JP4243621B2 (ja) | 半導体パッケージ | |
JP5168863B2 (ja) | プリント配線板製造方法 | |
JP2006261543A (ja) | 半導体装置実装パッケージ及び中継プリント配線基板 | |
JP2002171072A (ja) | 配線基板 | |
TWI444115B (zh) | 印刷電路板和晶片系統 | |
JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
US7167374B2 (en) | Circuit substrate and electronic equipment | |
JP2856706B2 (ja) | Cpuソケット | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2002009449A (ja) | プリント配線基板装置 | |
JP3787409B2 (ja) | アレイ状接続型icを搭載した多層基板 | |
JPH0231800Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3855549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |