JP3855019B2 - 金属、酸化膜及び炭化珪素半導体からなる積層構造体 - Google Patents
金属、酸化膜及び炭化珪素半導体からなる積層構造体 Download PDFInfo
- Publication number
- JP3855019B2 JP3855019B2 JP02797998A JP2797998A JP3855019B2 JP 3855019 B2 JP3855019 B2 JP 3855019B2 JP 02797998 A JP02797998 A JP 02797998A JP 2797998 A JP2797998 A JP 2797998A JP 3855019 B2 JP3855019 B2 JP 3855019B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon carbide
- semiconductor
- mos structure
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）単結晶表面を熱酸化して作製したＭＯＳ構造を持つ積層構造体の熱酸化膜内部に発生する正電荷及び負電荷を低減させてＭＯＳ構造におけるＣ−Ｖ（容量−電圧）特性及びＩ−Ｖ（電流−電圧）特性の横方向シフトを低減させることに関するものである。
【０００２】
【従来の技術】
従来の炭化珪素におけるＭＯＳ構造は、単に炭化珪素単結晶表面に熱酸化膜を作製し、その表面にＭＯＳ構造を形成しただけのものであるので、これらＭＯＳ構造の酸化膜中には、炭化珪素単結晶と熱酸化膜との界面近傍に負の電荷が存在し、又その界面から４０ｎｍ程度離れた酸化膜中には正の多量の電荷が存在していた。
【０００３】
このＭＯＳ構造とは、半導体トランジスタを作製する上で基本となる、金属（Ｍｅｔａｌ）ー酸化膜（Ｏｘｉｄｅ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の積層構造を意味している。この積層構造の酸化膜は、正確にはＳｉＯ2から構成されるが、電気的には絶縁体である。即ち、半導体表面の酸化を行うだけで、半導体表面に酸化膜からなる絶縁体が形成されるが、これは工業的利用価値が極めて高いので、現在トランジスタ等を作製するための基本的な技術となっている。そこで、現在、シリコン（Ｓｉ）半導体が使用されるのは、この表面を酸化すると酸化膜の絶縁体が形成されるためである。
【０００４】
炭化珪素（ＳｉＣ）半導体も、シリコン（Ｓｉ）半導体と同様に、その表面を酸化するとＳｉＯ2酸化膜が形成される。この炭化珪素（ＳｉＣ）半導体は、シリコン（Ｓｉ）半導体の作製技術と同様な方法によりＭＯＳ構造が作製できるので、半導体素子の集積化等の可能性が他の半導体に比べて高く、現在注目されている。
【０００５】
【発明が解決しようとする課題】
炭化珪素単結晶表面を熱酸化し、その表面に熱酸化膜を作製した炭化珪素ＭＯＳ構造を持つ積層構造体は、その作製条件により、ＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトの量が異なったり、放射線照射時のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトが酸化膜の吸収線量により増減するなどの複雑で不安定な挙動を示した。
【０００６】
即ち、ＳｉＣのＭＯＳ構造を作製するためにＳｉＣ表面を酸化すると、その時の酸化法によって、酸化膜の中に電子や正孔（電子の抜けた穴）が形成される。トランジスタを、炭化珪素単結晶のＭＯＳ構造を利用して作製する場合には、この電子や正孔がトランジスタ特性を劣化させるので、大きな問題となっていた。
【０００７】
又、Ｃ−Ｖ特性とは、ＭＯＳ構造を形成する酸化膜に電圧（Ｖｏｌｔａｇｅ）を印加したときの、酸化膜内部、又は酸化膜と炭化珪素との界面近傍に蓄積する電子や正孔の量を反映する電気容量（Ｃａｐａｃｉｔａｎｃｅ）の変化を調べる測定のことで、ＭＯＳ構造のＣ−Ｖ特性を調べることにより、トランジスタ特性の劣化の主原因となる電子や正孔の量を評価することができる。したがって、種々の酸化方法で半導体表面を酸化してＭＯＳ構造を形成し、そのＣ−Ｖ特性を測定することにより酸化方法の最適化を行うことが可能になる。
【０００８】
更に又、Ｉ−Ｖ特性とは、ＭＯＳ構造を有する半導体素子を図４のように作製したときに、ＭＯＳ構造電極に印加する電圧（Ｖ）に対し、ＭＯＳ構造を挟むようにして配置した電極間に流れる電流（Ｉ）の強さを表す特性のことであり、これは、ＭＯＳ構造の電極に電圧を印加すると、電極直下の酸化膜と炭化珪素半導体界面、あるいは炭化珪素半導体中の抵抗を大きく変化することを利用している。
【０００９】
したがって、酸化膜中に図３に示されるような電荷が蓄積しているときには、酸化膜を介して電圧を炭化珪素半導体に印加すると、酸化膜内の電荷の影響により印加電圧（Ｖ）の強さが変化する。これにより、ＭＯＳ構造電極に電圧（Ｖ）を印加したときには、ＭＯＳ構造を挟むようにして配置した電極間に流れる電流（Ｉ）の流れ具合が変化してしまい、本来のＩ−Ｖ特性が得られなくなる。そこで、本発明による５ｎｍ以下の酸化膜を有するＭＯＳ構造を作製すると、酸化膜中の電荷が大きく低減されるので、Ｉ−Ｖ特性の大きな改善がなされることになる。
【００１０】
本発明は、炭化珪素単結晶表面に形成された熱酸化膜の厚さを５ｎｍ未満に保つことにより、熱酸化によって酸化膜内部に発生する、炭化珪素と酸化膜との界面から５ｎｍ以上離れ且つ約２０ｎｍ以内までの範囲に分布する負電荷、及び界面から４０ｎｍの位置近傍に生ずる正電荷を除去できるので、酸化膜中の電荷量が減少してＭＯＳ構造のＣ−Ｖ特性の挙動を安定させることができるものである。
【００１１】
即ち、本発明は、金属、酸化膜及び炭化珪素半導体からなるＭＯＳ構造を有する積層構造体において、この酸化膜が５ｎｍ未満の熱酸化膜で形成された積層構造体であり、又この熱酸化膜の上に熱酸化以外の方法で酸化膜を堆積させて2層以上の酸化膜を持つことができ、更に又熱酸化膜の上に窒化膜を堆積させることもできるものである。
【００１２】
本発明において、炭化珪素単結晶半導体表面に酸化膜を形成してＭＯＳ構造を作製した場合には、図１に示されるように、炭化珪素半導体３の上に熱酸化膜２が作製され、その上に金属１が形成される。又図２に示されるように、炭化珪素半導体３の上に熱酸化膜２が作製され、更にその上に熱酸化以外の方法で作製された酸化膜４又は窒化膜４が形成され、更にその上に金属１が形成される。
【００１３】
又、炭化珪素単結晶半導体表面に酸化膜を形成してＭＯＳ構造を有する半導体素子を作製した場合には、図４に示されるように、ＭＯＳ構造を挟むような形で半導体に直接触れる金属電極を配置した構造となり、そのＭＯＳ構造部分に電圧を印加すると、挟み込むように配置した電極間の抵抗が減少して電流が流れるようになるので、この素子構造の動作をつかさどる中心部はＭＯＳ構造である。
【００１４】
【発明の実施の形態】
本発明のＭＯＳ構造の作製においては、熱酸化膜の厚さが５ｎｍ以下になるように熱酸化する。また、耐電圧が必要なＭＯＳ構造の半導体素子を作製するには、熱酸化により５ｎｍ以下の熱酸化膜を作製後、ＣＶＤ法等の熱酸化以外の方法により、その熱酸化膜の上に酸化膜又は窒化膜などの絶縁膜を堆積成長させて増加した膜厚を得る。
【００１５】
本発明の金属、酸化膜及び炭化珪素半導体からなるＭＯＳ構造を有する積層構造体における金属としては、アルミニウム、金、白金、モロブデン等の導電性金属が使用されるが、この金属のに代えて導電性が金属に匹敵する燐を多量に含むポリシリコン（多結晶シリコン）等の導電性物質も使用され得る。
【００１６】
熱酸化方法には、１０００−１２００℃の乾燥酸素中でＳｉＣを酸化する方法と同程度の温度の水蒸気中でＳｉＣを酸化する方法とが知られているが、水蒸気による酸化法が電気的に良い酸化膜を得ることができるので、本発明においてもこの方法を使用する。
【００１７】
なお、熱酸化方法以外の酸化方法としては、ＳｉＣに対して室温でオゾンを用いてＳｉＣ表面を酸化して酸化膜を作製する方法、Ｓｉ原子を含むガスと酸素を含むガスとを１０００℃程度に加熱したＳｉＣに吹き付けて、その表面にＳｉＯ2膜を化学的に堆積させる化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）等の方法が使用される。
【００１８】
図３に、炭化珪素単結晶表面に１００ｎｍの熱酸化膜を作製してＭＯＳ構造を形成したときの熱酸化膜内部の電荷分布を示している。負電荷は、結晶界面から５ｎｍまでの範囲と、５ｎｍから２０ｎｍまでの範囲とに分布する２種類の負電荷からなり、前者が極めて応答時間の長いイオン化した界面準位を示し、後者が熱酸化膜中に捕らえられた負電荷である。また正電荷は４０ｎｍ近傍の位置に局在している。したがって、熱酸化膜を５ｎｍ以下にすることにより、上述の負電荷の一部と正電荷の全て（５ｎｍから２０ｎｍまでの負電荷、及び４０ｎｍ近傍の位置の正電荷）を除去する事ができる。
【００１９】
ＳｉＣの酸化膜中には、図３に示すように、通常の酸化方法で酸化膜を作製すると深さ方向に向かって負電荷や正電荷が局在することが知られているが、界面準位とは、酸化膜と炭化珪素（ＳｉＣ）半導体の界面近傍に発生する酸化膜の欠陥のことであり、ＭＯＳ構造に印加される電圧の強さによって酸化膜中の電子や正孔を捕獲したり放出したりするので、この捕獲や放出のタイミングがトランジスタ特性に悪影響を与えるために、通常はこれを無くすことが技術的に重要である。しかし、ＳｉＣの界面準位（ＳｉＣ半導体の界面から５ｎｍの範囲の酸化膜）の場合は、この捕獲又は放出のタイミングが、室温では極めて遅い性質があり、電圧を加えても捕らえた電子をなかなか放出しないので、あたかも捕獲や放出を行わない酸化膜内部に蓄積した負電荷のように行動する。
【００２０】
【実施例】
ＳｉＣ半導体の表面処理を行い、その清浄表面を露出させた。次に、酸化炉を立ち上げて酸化炉内を１０００−１２００℃の高温の水蒸気雰囲気（水素燃焼酸化が行われる雰囲気）に保持した。この炉内に表面浄化された半導体を挿入し、その浄化表面に酸化膜を作製した。酸化が終了した段階で得られた半導体を炉外に引き出して室温まで急速に冷却した。その結果、酸化時間を調整することにより５ｎｍの酸化膜を半導体表面に作製できた。
【００２１】
次に、必要に応じて、この半導体をＣＶＤ装置の炉内に入れ、その表面に酸化膜又は窒化膜を堆積させた。
【００２２】
なお、酸化時間は、ＳｉＣ半導体の面方位と呼ばれている結晶軸の方向や結晶の形態により異なり、比較的よく使用されている６Ｈ−ＳｉＣ（六方晶ＳｉＣ）と呼ばれる単結晶のシリコン面（０００１面）では、１１００℃の温度で、その表面を酸化すると一分間に０．４ｎｍ酸化されるので、５ｎｍの酸化膜を作製するためには、約１３分の酸化時間を要した。
【００２３】
【発明の効果】
本発明の方法によれば、ＳｉＣのＭＯＳ構造体の熱酸化膜中に発生する電荷量を低く押さえることができるため、炭化珪素ＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特性、あるいは炭化珪素ＭＯＳ構造を有する炭化珪素半導体素子などの電気特性を安定させる事ができる。
【図面の簡単な説明】
【図１】 ＭＯＳ構造の基本断面図である。
【図２】 酸化膜とＣＶＤ法で堆積させた２層の酸化膜又は窒化膜を持つＭＯＳ構造の基本断面図である。
【図３】 炭化珪素単結晶表面に１００ｎｍの熱酸化膜を作製し、その表面にＭＯＳ構造を形成したときの、熱酸化膜内部の電荷分布を示す図である。
【図４】 ＭＯＳ構造及びＭＯＳ構造を有する炭化珪素半導体素子構造を示す図である。
【符号の説明】
１：電極、２：熱酸化膜、３：炭化珪素半導体、４：ＣＶＤ法で堆積させた酸化膜又は窒化膜、５：電極。
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）単結晶表面を熱酸化して作製したＭＯＳ構造を持つ積層構造体の熱酸化膜内部に発生する正電荷及び負電荷を低減させてＭＯＳ構造におけるＣ−Ｖ（容量−電圧）特性及びＩ−Ｖ（電流−電圧）特性の横方向シフトを低減させることに関するものである。
【０００２】
【従来の技術】
従来の炭化珪素におけるＭＯＳ構造は、単に炭化珪素単結晶表面に熱酸化膜を作製し、その表面にＭＯＳ構造を形成しただけのものであるので、これらＭＯＳ構造の酸化膜中には、炭化珪素単結晶と熱酸化膜との界面近傍に負の電荷が存在し、又その界面から４０ｎｍ程度離れた酸化膜中には正の多量の電荷が存在していた。
【０００３】
このＭＯＳ構造とは、半導体トランジスタを作製する上で基本となる、金属（Ｍｅｔａｌ）ー酸化膜（Ｏｘｉｄｅ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の積層構造を意味している。この積層構造の酸化膜は、正確にはＳｉＯ2から構成されるが、電気的には絶縁体である。即ち、半導体表面の酸化を行うだけで、半導体表面に酸化膜からなる絶縁体が形成されるが、これは工業的利用価値が極めて高いので、現在トランジスタ等を作製するための基本的な技術となっている。そこで、現在、シリコン（Ｓｉ）半導体が使用されるのは、この表面を酸化すると酸化膜の絶縁体が形成されるためである。
【０００４】
炭化珪素（ＳｉＣ）半導体も、シリコン（Ｓｉ）半導体と同様に、その表面を酸化するとＳｉＯ2酸化膜が形成される。この炭化珪素（ＳｉＣ）半導体は、シリコン（Ｓｉ）半導体の作製技術と同様な方法によりＭＯＳ構造が作製できるので、半導体素子の集積化等の可能性が他の半導体に比べて高く、現在注目されている。
【０００５】
【発明が解決しようとする課題】
炭化珪素単結晶表面を熱酸化し、その表面に熱酸化膜を作製した炭化珪素ＭＯＳ構造を持つ積層構造体は、その作製条件により、ＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトの量が異なったり、放射線照射時のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトが酸化膜の吸収線量により増減するなどの複雑で不安定な挙動を示した。
【０００６】
即ち、ＳｉＣのＭＯＳ構造を作製するためにＳｉＣ表面を酸化すると、その時の酸化法によって、酸化膜の中に電子や正孔（電子の抜けた穴）が形成される。トランジスタを、炭化珪素単結晶のＭＯＳ構造を利用して作製する場合には、この電子や正孔がトランジスタ特性を劣化させるので、大きな問題となっていた。
【０００７】
又、Ｃ−Ｖ特性とは、ＭＯＳ構造を形成する酸化膜に電圧（Ｖｏｌｔａｇｅ）を印加したときの、酸化膜内部、又は酸化膜と炭化珪素との界面近傍に蓄積する電子や正孔の量を反映する電気容量（Ｃａｐａｃｉｔａｎｃｅ）の変化を調べる測定のことで、ＭＯＳ構造のＣ−Ｖ特性を調べることにより、トランジスタ特性の劣化の主原因となる電子や正孔の量を評価することができる。したがって、種々の酸化方法で半導体表面を酸化してＭＯＳ構造を形成し、そのＣ−Ｖ特性を測定することにより酸化方法の最適化を行うことが可能になる。
【０００８】
更に又、Ｉ−Ｖ特性とは、ＭＯＳ構造を有する半導体素子を図４のように作製したときに、ＭＯＳ構造電極に印加する電圧（Ｖ）に対し、ＭＯＳ構造を挟むようにして配置した電極間に流れる電流（Ｉ）の強さを表す特性のことであり、これは、ＭＯＳ構造の電極に電圧を印加すると、電極直下の酸化膜と炭化珪素半導体界面、あるいは炭化珪素半導体中の抵抗を大きく変化することを利用している。
【０００９】
したがって、酸化膜中に図３に示されるような電荷が蓄積しているときには、酸化膜を介して電圧を炭化珪素半導体に印加すると、酸化膜内の電荷の影響により印加電圧（Ｖ）の強さが変化する。これにより、ＭＯＳ構造電極に電圧（Ｖ）を印加したときには、ＭＯＳ構造を挟むようにして配置した電極間に流れる電流（Ｉ）の流れ具合が変化してしまい、本来のＩ−Ｖ特性が得られなくなる。そこで、本発明による５ｎｍ以下の酸化膜を有するＭＯＳ構造を作製すると、酸化膜中の電荷が大きく低減されるので、Ｉ−Ｖ特性の大きな改善がなされることになる。
【００１０】
本発明は、炭化珪素単結晶表面に形成された熱酸化膜の厚さを５ｎｍ未満に保つことにより、熱酸化によって酸化膜内部に発生する、炭化珪素と酸化膜との界面から５ｎｍ以上離れ且つ約２０ｎｍ以内までの範囲に分布する負電荷、及び界面から４０ｎｍの位置近傍に生ずる正電荷を除去できるので、酸化膜中の電荷量が減少してＭＯＳ構造のＣ−Ｖ特性の挙動を安定させることができるものである。
【００１１】
即ち、本発明は、金属、酸化膜及び炭化珪素半導体からなるＭＯＳ構造を有する積層構造体において、この酸化膜が５ｎｍ未満の熱酸化膜で形成された積層構造体であり、又この熱酸化膜の上に熱酸化以外の方法で酸化膜を堆積させて2層以上の酸化膜を持つことができ、更に又熱酸化膜の上に窒化膜を堆積させることもできるものである。
【００１２】
本発明において、炭化珪素単結晶半導体表面に酸化膜を形成してＭＯＳ構造を作製した場合には、図１に示されるように、炭化珪素半導体３の上に熱酸化膜２が作製され、その上に金属１が形成される。又図２に示されるように、炭化珪素半導体３の上に熱酸化膜２が作製され、更にその上に熱酸化以外の方法で作製された酸化膜４又は窒化膜４が形成され、更にその上に金属１が形成される。
【００１３】
又、炭化珪素単結晶半導体表面に酸化膜を形成してＭＯＳ構造を有する半導体素子を作製した場合には、図４に示されるように、ＭＯＳ構造を挟むような形で半導体に直接触れる金属電極を配置した構造となり、そのＭＯＳ構造部分に電圧を印加すると、挟み込むように配置した電極間の抵抗が減少して電流が流れるようになるので、この素子構造の動作をつかさどる中心部はＭＯＳ構造である。
【００１４】
【発明の実施の形態】
本発明のＭＯＳ構造の作製においては、熱酸化膜の厚さが５ｎｍ以下になるように熱酸化する。また、耐電圧が必要なＭＯＳ構造の半導体素子を作製するには、熱酸化により５ｎｍ以下の熱酸化膜を作製後、ＣＶＤ法等の熱酸化以外の方法により、その熱酸化膜の上に酸化膜又は窒化膜などの絶縁膜を堆積成長させて増加した膜厚を得る。
【００１５】
本発明の金属、酸化膜及び炭化珪素半導体からなるＭＯＳ構造を有する積層構造体における金属としては、アルミニウム、金、白金、モロブデン等の導電性金属が使用されるが、この金属のに代えて導電性が金属に匹敵する燐を多量に含むポリシリコン（多結晶シリコン）等の導電性物質も使用され得る。
【００１６】
熱酸化方法には、１０００−１２００℃の乾燥酸素中でＳｉＣを酸化する方法と同程度の温度の水蒸気中でＳｉＣを酸化する方法とが知られているが、水蒸気による酸化法が電気的に良い酸化膜を得ることができるので、本発明においてもこの方法を使用する。
【００１７】
なお、熱酸化方法以外の酸化方法としては、ＳｉＣに対して室温でオゾンを用いてＳｉＣ表面を酸化して酸化膜を作製する方法、Ｓｉ原子を含むガスと酸素を含むガスとを１０００℃程度に加熱したＳｉＣに吹き付けて、その表面にＳｉＯ2膜を化学的に堆積させる化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）等の方法が使用される。
【００１８】
図３に、炭化珪素単結晶表面に１００ｎｍの熱酸化膜を作製してＭＯＳ構造を形成したときの熱酸化膜内部の電荷分布を示している。負電荷は、結晶界面から５ｎｍまでの範囲と、５ｎｍから２０ｎｍまでの範囲とに分布する２種類の負電荷からなり、前者が極めて応答時間の長いイオン化した界面準位を示し、後者が熱酸化膜中に捕らえられた負電荷である。また正電荷は４０ｎｍ近傍の位置に局在している。したがって、熱酸化膜を５ｎｍ以下にすることにより、上述の負電荷の一部と正電荷の全て（５ｎｍから２０ｎｍまでの負電荷、及び４０ｎｍ近傍の位置の正電荷）を除去する事ができる。
【００１９】
ＳｉＣの酸化膜中には、図３に示すように、通常の酸化方法で酸化膜を作製すると深さ方向に向かって負電荷や正電荷が局在することが知られているが、界面準位とは、酸化膜と炭化珪素（ＳｉＣ）半導体の界面近傍に発生する酸化膜の欠陥のことであり、ＭＯＳ構造に印加される電圧の強さによって酸化膜中の電子や正孔を捕獲したり放出したりするので、この捕獲や放出のタイミングがトランジスタ特性に悪影響を与えるために、通常はこれを無くすことが技術的に重要である。しかし、ＳｉＣの界面準位（ＳｉＣ半導体の界面から５ｎｍの範囲の酸化膜）の場合は、この捕獲又は放出のタイミングが、室温では極めて遅い性質があり、電圧を加えても捕らえた電子をなかなか放出しないので、あたかも捕獲や放出を行わない酸化膜内部に蓄積した負電荷のように行動する。
【００２０】
【実施例】
ＳｉＣ半導体の表面処理を行い、その清浄表面を露出させた。次に、酸化炉を立ち上げて酸化炉内を１０００−１２００℃の高温の水蒸気雰囲気（水素燃焼酸化が行われる雰囲気）に保持した。この炉内に表面浄化された半導体を挿入し、その浄化表面に酸化膜を作製した。酸化が終了した段階で得られた半導体を炉外に引き出して室温まで急速に冷却した。その結果、酸化時間を調整することにより５ｎｍの酸化膜を半導体表面に作製できた。
【００２１】
次に、必要に応じて、この半導体をＣＶＤ装置の炉内に入れ、その表面に酸化膜又は窒化膜を堆積させた。
【００２２】
なお、酸化時間は、ＳｉＣ半導体の面方位と呼ばれている結晶軸の方向や結晶の形態により異なり、比較的よく使用されている６Ｈ−ＳｉＣ（六方晶ＳｉＣ）と呼ばれる単結晶のシリコン面（０００１面）では、１１００℃の温度で、その表面を酸化すると一分間に０．４ｎｍ酸化されるので、５ｎｍの酸化膜を作製するためには、約１３分の酸化時間を要した。
【００２３】
【発明の効果】
本発明の方法によれば、ＳｉＣのＭＯＳ構造体の熱酸化膜中に発生する電荷量を低く押さえることができるため、炭化珪素ＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特性、あるいは炭化珪素ＭＯＳ構造を有する炭化珪素半導体素子などの電気特性を安定させる事ができる。
【図面の簡単な説明】
【図１】 ＭＯＳ構造の基本断面図である。
【図２】 酸化膜とＣＶＤ法で堆積させた２層の酸化膜又は窒化膜を持つＭＯＳ構造の基本断面図である。
【図３】 炭化珪素単結晶表面に１００ｎｍの熱酸化膜を作製し、その表面にＭＯＳ構造を形成したときの、熱酸化膜内部の電荷分布を示す図である。
【図４】 ＭＯＳ構造及びＭＯＳ構造を有する炭化珪素半導体素子構造を示す図である。
【符号の説明】
１：電極、２：熱酸化膜、３：炭化珪素半導体、４：ＣＶＤ法で堆積させた酸化膜又は窒化膜、５：電極。
Claims (5)
- 金属、酸化膜（ＳｉＯ２）及び炭化珪素（ＳｉＣ）半導体からなるＭＯＳ構造を有する積層構造体において、炭化珪素単結晶表面に熱酸化方法により熱酸化膜を形成し、その熱酸化膜の厚さを５ｎｍ未満に保つことを特徴とする積層構造体。
- 熱酸化膜の上に熱酸化以外の方法で酸化膜を堆積させて作製した２層以上の酸化膜を持つ請求項１に記載の積層構造体。
- 熱酸化膜の上に窒化膜を堆積させて作製した請求項１に記載の積層構造体。
- 金属、酸化膜（ＳｉＯ２）及び炭化珪素（ＳｉＣ）半導体からなるＭＯＳ構造を有する積層構造体において、金属が導電性の物質で置き換えられた請求項１に記載の積層構造体。
- 導電性の物質が多結晶シリコンである請求項４に記載の積層構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02797998A JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02797998A JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233760A JPH11233760A (ja) | 1999-08-27 |
| JP3855019B2 true JP3855019B2 (ja) | 2006-12-06 |
Family
ID=12235987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02797998A Expired - Lifetime JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855019B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024243A1 (ja) | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222950A (ja) * | 2001-01-25 | 2002-08-09 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP4525958B2 (ja) * | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| AU2002349589A1 (en) * | 2001-11-30 | 2003-06-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and production method therefor |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| JP5072482B2 (ja) * | 2007-08-16 | 2012-11-14 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2013008894A (ja) * | 2011-06-27 | 2013-01-10 | Saitama Univ | 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法 |
| US9362376B2 (en) | 2011-11-23 | 2016-06-07 | Acorn Technologies, Inc. | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| JP6602263B2 (ja) * | 2016-05-30 | 2019-11-06 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
-
1998
- 1998-02-10 JP JP02797998A patent/JP3855019B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010024243A1 (ja) | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233760A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7510977B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4525958B2 (ja) | 半導体装置の製造方法 | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP3855019B2 (ja) | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 | |
| JP5519901B2 (ja) | 炭化珪素電界効果型トランジスタ及びその製造方法 | |
| US6815299B2 (en) | Method for manufacturing silicon carbide device using water rich anneal | |
| JP2006349673A (ja) | ナノワイヤセンサ装置およびナノワイヤセンサ装置構造の製造方法 | |
| US7994035B2 (en) | Semiconductor device fabricating method including thermal oxidation of a substrate, forming a second oxide, and thermal processing a gate electrode | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP2007012684A (ja) | 半導体装置とゲート酸化膜の製造方法 | |
| WO2004044996A1 (ja) | 熱電変換材料薄膜とセンサ素子及びその製造方法 | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JP3952978B2 (ja) | 炭化珪素半導体素子 | |
| JP4304272B2 (ja) | 熱電変換材料薄膜とセンサ素子及びその製造方法 | |
| EP0614216A1 (en) | Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor | |
| CN212967711U (zh) | 一种半导体器件及电容器 | |
| JP3542012B2 (ja) | 薄膜ガスセンサ | |
| JP2004039946A (ja) | 半導体装置の製造方法 | |
| JPH1070273A (ja) | 炭化珪素上のｍｉｓ構造体の製造法 | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| JPH0529622A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN1366332A (zh) | 制造金属氧化物半导体元件双层栅极的方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| JP3202401B2 (ja) | Ｍｏｓ型半導体装置におけるゲート酸化膜の製造方法 | |
| JP2903735B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |