JP3842968B2 - 画像データ処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリ内に格納された画像データより、選択された画像を再生するのに必要な画像データを読み出すとともに処理して、ディスプレイなどの後段の装置に出力するグラフィックＬＳＩ（Large Scale Integrated Circuit）に代表される画像データ処理装置に関するものである。
【０００２】
【従来の技術】
ディスプレイなどの表示装置上に画像再生するために画像データの処理を行うグラフィックＬＳＩは、ユーザーによって指定されたビットマップ画像の画像データがメモリより転送されることで、表示するビットマップ画像の画像データを生成し出力する。このとき、メモリに格納されているデータより、グラフィックＬＳＩで処理されるビットマップ画像の画像データのみが選択され、この処理されるビットマップ画像の画像データのみが順次グラフィックＬＳＩに転送される。
【０００３】
又、近年におけるＣＰＵ（Centaral Processing Unit）やハードウェア技術の発展により、各回路装置で処理されるデータのバイト数が増加している。よって、ＣＰＵからグラフィックＬＳＩに対して、メモリに格納された画像データを４バイト毎にまとめて転送することができ、その処理能力や転送能力が向上している。
【０００４】
よって、今、図７のように、メモリに４バイト毎にデータＡ〜Ｐが格納されており、再生されるビットマップ画像の画像データがＡ〜Ｇ及びＩ〜Ｏとなるとき、一旦、ＣＰＵによって、メモリよりデータＡ〜Ｐが読み出された後、データＨ，Ｐを除いた画像データＡ〜Ｇ，Ｉ〜Ｏが選択される。そして、この読み出された画像データが４バイト毎に、（Ａ，Ｂ，Ｃ，Ｄ）、（Ｅ，Ｆ，Ｇ，Ｉ）、（Ｊ，Ｋ，Ｌ，Ｍ）、（Ｎ，Ｏ，＊，＊）の順にグラフィックＬＳＩに転送される。尚、この場合、＊は、無効となるデータである。
【０００５】
【発明が解決しようとする課題】
このように、従来では、メモリ内に格納されたデータから、必要とされる画像データがＣＰＵによって選択されて、順次グラフィックＬＳＩに転送されるように、画像データのシフト処理を行う必要がある。よって、ＣＰＵでグラフィックＬＳＩに転送するための画像データを生成するために処理時間がかかる。
【０００６】
更に、メモリ内に格納された画像データを直接グラフィックＬＳＩに転送するＤＭＡ（Direct Memory Access）転送の場合、図７のようにデータがメモリに格納されたとき、画像データがメモリからグラフィックＬＳＩに対して４バイト毎に転送されるため、（Ａ，Ｂ，Ｃ，Ｄ）、（Ｅ，Ｆ，Ｇ，Ｈ）、（Ｉ，Ｊ，Ｋ，Ｌ）、（Ｍ，Ｎ，Ｏ，Ｐ）の順に送出される。よって、グラフィックＬＳＩで処理されないデータＨ，Ｐをも転送される。このように、ＤＭＡ転送においては、上述のような不要なデータを除いて複数データを転送する転送システムを行うことができず、メモリ内に格納された全データが順次転送されてしまう。
【０００７】
このような問題を鑑みて、本発明は、メモリより複数のデータ毎に順次データがＣＰＵによる処理もなく転送されるとき、不要とされるデータを除去して必要な画像データのみを処理することができる画像データ処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の画像データ処理装置は、画像１ライン毎に該画像を表す画像データを連続的に格納するメモリ内に格納されたデータが所定単位毎に入力されるとともに、入力されるデータ内に含まれる画像データに対して画像データ処理を施す画像データ処理装置において、メモリから与えられるデータから不要データを除去して、必要な画像データを選択して、画像データ処理を施すデータ処理部と、最初に入力される前記所定単位のデータ内に含まれる不要データのデータ数を設定する第１不要データ数設定部と、１ライン最後の画像データと次のライン最初の画像データとの間に存在する不要データのデータ数を設定する第２不要データ数設定部と、第１又は第２不要データ数設定部の何れか一方で設定された不要データのデータ数を選択する選択部と、画像１ライン分の画像データが前記データ処理部に送出されたことを確認したとき、ライン処理終了信号を前記選択部及び前記データ処理部に送出するライン処理終了検出部と、を有し、前記メモリより、画像データを含む所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記データ処理部に与えられ、又、前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記データ処理部に与えられることを特徴とする。
【０００９】
このような画像データ処理装置は、ＣＰＵなどによって指定されたアドレス領域に格納されたデータがメモリより連続的に入力される。このとき、画像データ処理装置では、選択部で選択された不要データのデータ数に基づいて、必要とされる画像データ以外の不要データを除去した後、必要な画像データに対して各種画像データ処理を施す。よって、メモリに格納されたデータを処理して必要な画像データのみを送出するための転送手段が不要となり、データがバス回線の能力に応じて、所定単位数（単位バイト）毎に直接メモリより入力される。
【００１０】
請求項２に記載の画像処理装置は、請求項１に記載の画像データ処理装置において、前記データ処理部が、画像データ処理を行う画像データ処理部と、前記メモリより入力される前記所定単位のデータを前記画像データ処理部に送出するとともに、前記選択部で選択された不要データのデータ数に基づいて前記所定単位のデータにおける画像データの位置を特定するための画像データ位置特定信号を生成して前記画像データ処理部に送出する画像データ位置特定部と、を有し、前記メモリより、画像データを含む前記所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記画像データ位置特定部に与えられて、入力開始時の前記所定単位のデータにおける画像データの位置を特定するための画像データ位置特定信号が生成され、前記ライン処理終了検出部よりライン処理終了信号が発生するまでの間、前記メモリより入力されるデータ全てが画像データであることを示す画像データ位置特定信号が生成され、前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記画像データ位置特定部に与えられ、１ライン終了時の画像データの位置を特定するとともに次のライン開始時の画像データの位置を特定する画像データ位置特定信号が生成されることを特徴とする。
【００１１】
このような画像データ処理装置において、請求項３に記載するように、前記画像データ位置特定信号が、前記画像データ位置特定部より前記画像データ処理部に送出されるデータ数を示す入力未処理数と、１ラインの画像データのうち前記画像データ処理部に送出されていない画像データのデータ数を示すライン未処理数とによって構成されるようにしても構わない。このとき、画像データ処理部にデータとともに入力される入力未処理数及びライン未処理数の変化より、画像データ処理部において、入力されたデータ内における画像データの位置を認識することができる。
【００１２】
又、請求項４に記載するように、前記画像データ位置特定部が、前記入力未処理数を設定する入力未処理数設定部と、前記ライン未処理数を設定するライン未処理数設定部と、前記選択部で選択された不要データのデータ数が与えられるとともに、前記画像データ処理部に送出されるデータ内の不要データのデータ数を表す飛ばしデータ数を設定する飛ばしデータ数設定部と、を備え、前記メモリより、画像データを含む前記所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記飛ばしデータ数設定部に与えられて前記飛ばしデータ数設定部において飛ばしデータ数として設定されるとともに、前記ライン未処理数において１ラインの画像データのデータ数がライン未処理数として設定され、前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記飛ばしデータ数設定部に与えられて前記飛ばしデータ数設定部において飛ばしデータ数として設定されるとともに、前記ライン未処理数において１ラインの画像データのデータ数がライン未処理数として設定され、前記飛ばしデータ数設定部で設定された飛ばしデータ数が前記入力未処理数で設定された入力未処理数以上のとき、該飛ばしデータ数より該入力未処理数を減算した値が新たに飛ばしデータ数として設定され、前記飛ばしデータ数設定部で設定された飛ばしデータ数が前記入力未処理数で設定された入力未処理数より小さいとき、飛ばしデータ数が０と設定され、前記飛ばしデータ数設定部で設定された飛ばしデータ数が、前記入力未処理数で設定された入力未処理数より小さいとき、前記ライン未処理数で設定されたライン未処理数から該入力未処理数を減算した後に該飛ばしデータ数を加算した値が新たにライン未処理数として設定されるようにしても構わない。
【００１３】
このとき、画像データ処理部に画像データ位置特定部よりデータが入力されるたびに、入力されるデータ内の画像データの位置を特定するための入力未処理数及びライン未処理数が、前回設定された入力未処理数及びライン未処理数及び飛ばしデータ数に基づいて画像データ位置特定部で設定される。そして、この設定された入力未処理数及びライン未処理数が、画像データ処理部に画像データ位置特定部よりデータが入力されるたびに、入力されるデータとともに画像データ処理部に与えられる。よって、画像データ処理部では、画像データのみが選択されて、各種画像データ処理が施される。
【００１４】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。図１は、本発明の画像データ処理装置に相当するグラフィックＬＳＩ周辺の関係を示すブロック図である。図２は、グラフィックＬＳＩ内の内部構成を示すブロック図である。図３は、グラフィックＬＳＩに設けられたデータ転送制御部の内部構成を示すブロック図である。
【００１５】
図１のように、ＣＰＵ１、メモリ２、グラフィックＬＳＩ３がバス回線４を介してデータのやりとりを行う。このとき、ＣＰＵ１よりメモリ２に対して、グラフィックＬＳＩ３に転送するデータのアドレスが指定され、この指定されたアドレスのデータが連続的に、メモリ２内に格納された単位バイト毎にグラフィックＬＳＩ３に転送される。このように、図１において、メモリ２からグラフィックＬＳＩ３に、データがＤＭＡ転送される。よって、選択されたビットマップ画像の画像データのみでなく、この画像データとともに格納された不要なデータもグラフィックＬＳＩ３に転送される。
【００１６】
又、ＣＰＵ１からグラフィックＬＳＩ３に対して、ビットマップ画像の画像データの１ライン毎のバイト数などの後述する各種データが、バス回線４を介して送出される。よって、グラフィックＬＳＩ３は、メモリ２から単位バイト毎に転送されるデータから不要なデータを取り除いて、選択されたビットマップ画像の画像データのみを選択した後、この画像データをデータ処理して出力することができる。
【００１７】
このグラフィックＬＳＩ３について、図２及び図３を参照して説明する。図２に示すグラフィックＬＳＩ３は、ビットマップ画像１ライン分の画像データのデータ数（Ｌバイト）を格納するラインデータ数格納部５と、ビットマップ画像１ライン分の画像データのうち最初の画像データの前にメモリ２から読み出される不要データのデータ数（Ｌｓバイト）を格納する開始不要データ数格納部６と、ビットマップ画像１ライン分の画像データのうち最後の画像データの後にメモリ２から読み出される不要データのデータ数（Ｌｅバイト）を格納する終了不要データ数格納部７とを有する。
【００１８】
尚、以下、ラインデータ数格納部５、開始不要データ数格納部６、及び終了不要データ数格納部７に格納されるデータ数をそれぞれ、ラインデータ数、開始不要データ数、及び終了不要データ数と呼ぶ。この開始不要データ数及び終了不要データ数については、後述する。又、このラインデータ数Ｌ、開始不要データ数Ｌｓ、及び終了不要データ数Ｌｅは、ＣＰＵ１よりラインデータ数格納部５、開始不要データ数格納部６、及び終了不要データ数格納部７にそれぞれ送出される。
【００１９】
又、グラフィックＬＳＩ３では、開始不要データ数Ｌｓ及び終了不要データ数Ｌｅを加算する加算部８と、開始不要データ数Ｌｓと加算部８で加算された不要データ数Ｌｓ＋Ｌｅとのうちいずれかを選択してデータ転送制御部１１に送出する選択部９と、処理されたデータ数を計数して次にメモリ２より入力される単位バイトのデータでビットマップ画像１ライン分のデータが処理されることを検出する１ライン処理終了検出部１０と、データ転送部１２の動作を制御するデータ転送制御部１１と、メモリ２より送出されるデータを転送するデータ転送部１２と、データ転送部１２より与えられる画像データに対して補間処理やエッジ強調処理などの各画像データ処理を施すデータ処理部１３とを有する。
【００２０】
このような構成のグラフィックＬＳＩ３は、まず、ＣＰＵ２よりラインデータ数Ｌ、開始不要データ数Ｌｓ、及び終了不要データ数Ｌｅが与えられて、それぞれ、ラインデータ数格納部５、開始不要データ数格納部６、及び終了不要データ数格納部７に格納される。そして、開始不要データ数格納部６に格納された開始不要データ数Ｌｓが加算部８及び選択部９に与えられる。又、終了不要データ数格納部７に格納された終了不要データ数Ｌｅが加算部８に与えられる。又、ラインデータ数格納部５に格納されたラインデータ数Ｌが１ライン処理終了検出部１０に与えられる。
【００２１】
次に、メモリ２からｘバイト毎にデータの転送が開始されるとともに、スタートパルスが選択部９、及びデータ転送制御部１１に与えられると、選択部９では、開始不要データ数Ｌｓを選択してデータ転送制御部１１に送出する。又、データ転送制御部１１が動作を開始し、データ転送部１２が動作開始するように制御する。そして、データ転送部１２は、データ転送制御部１１によってメモリ２からのデータの入力とデータ処理部１３への出力とが制御される。
【００２２】
又、データ転送制御部１１より後述する入力未処理数及びライン未処理数を表す信号が与えられる。そして、データ処理部１３は、データ転送制御部１１より与えられる入力未処理数及びライン未処理数に基づいて、データ転送部１２より与えられるデータから、指定されたビットマップ画像の画像データを選択して画像データ処理を施す。尚、このデータ転送制御部１１の詳細な動作については、後述する。
【００２３】
又、１ライン処理終了検出部１０は、例えばカウンタなどで構成され、データ転送部１２によってデータ処理部１３に送出された画像データのデータ数（バイト数）が計数される。そして、計数されたデータ数がデータ数Ｌ−ｘに達したことを検出したときに、次にｘバイトのデータがデータ転送部１２よりデータ処理部１３に送出されると、ビットマップ画像１ライン分の画像データが全てデータ処理部１３に出力されることが確認される。よって、このとき、データ転送部１２にはメモリ２より１ライン終了時の画像データが入力されている。
【００２４】
そして、１ライン処理終了検出部１０は、選択部９及びデータ転送制御部１１に、メモリ２から１ライン分の画像データの読み出しが終了したことを示す１ライン処理終了信号を与える。このようにして１ライン処理終了検出部１０より１ライン処理終了信号が送出されると、選択部９が加算部８より与えられる不要データ数Ｌｓ＋Ｌｅを選択する。
【００２５】
データ転送制御部１１の構成及び動作について、図３を参照して説明する。データ転送制御部１１は、データ転送部１２の動作を制御するデータ入力制御部２０及びデータ出力制御部２５と、データ転送部１２へ一度に入力されるデータ数（単位バイト）が格納される入力データ数格納部２１と、選択部９より与えられる不要データ数より除去するデータ数を設定する飛ばしデータ数設定部２２と、データ転送部１２に入力される単位バイトのデータのうちデータ転送部１２で処理されていないデータ数が設定される入力未処理数設定部２３と、データ転送部１２に入力される１ラインのデータのうちデータ転送部１２で処理されていないデータ数が設定されるライン未処理数設定部２４とを備える。
【００２６】
データ入力制御部２０は、まず、スタートパルスが与えられるとメモリ２からデータ転送部１２へのデータ入力を開始する。そして、ビットマップ画像１ライン分の画像データがメモリ２より入力されたこと示す１ライン処理終了信号が、１ライン処理終了検出部１０より与えられると、入力未処理数設定部２４より与えられる入力未処理数と、ライン未処理数設定部２５より与えられるライン未処理数との比較を行う。このとき、入力未処理数とライン未処理数が一致しないとき、次の単位バイト数のデータのデータ転送部１２への入力を禁止する。
【００２７】
よって、例えば、ｘバイト単位のデータがメモリ２よりデータ転送部１２に入力されるとき、図４（ａ）のように、このｘバイトのデータにａ（ａは、０＜ａ＜ｘを満たす値）バイトとなる１ライン終了時の画像データが含まれている場合、このｘバイトのデータがデータ転送部１２に入力された時点で、１ライン処理終了検出部１０より１ライン処理終了信号が与えられる。このとき、ライン未処理数がａとなるとともに入力未処理数がｘとなるため、入力未処理数とライン未処理数の関係がｘ＞ａとなり、ライン未処理数が小さくなる。よって、この入力されたａバイトとなる１ライン終了時の画像データを含むｘバイトのデータの次にメモリ２より入力されるｘバイトのデータの入力を禁止する。
【００２８】
飛ばしデータ数設定部２２は、選択部９より与えられる不要データ数と入力未処理数設定部２３より与えられる入力未処理数に基づいて、飛ばしデータ数を設定する。そして、設定した飛ばしデータ数を、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。まず、スタートパルスが与えられるとき、飛ばしデータ数設定部２２には、選択部９で選択された開始不要データ数Ｌｓが与えられる。そして、この開始不要データ数Ｌｓを飛ばしデータ数に設定して、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。
【００２９】
又、１ライン終了時の画像データを含んだｘバイトのデータがデータ転送部１２に入力されて、１ライン処理終了検出部１０より１ライン処理終了信号が与えられると、選択部９で選択された加算部８で生成された不要データ数Ｌｓ＋Ｌｅが与えられる。そして、この不要データ数Ｌｓ＋Ｌｅを飛ばしデータ数に設定して、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。
【００３０】
又、スタートパルス及び１ライン処理終了信号の何れの信号も与えられないとき、飛ばしデータ数設定部２２内で設定されている飛ばしデータ数が入力未処理数設定部２３で設定された入力未処理数（入力未処理数の設定については後述する）と比較される。このとき、飛ばしデータ数が入力未処理数以上となるとき、飛ばしデータ数から入力未処理数を減算した値を新たに飛ばしデータ数に設定して、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。逆に、飛ばしデータ数が入力未処理数より小さいとき、０を飛ばしデータ数に設定して、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。
【００３１】
入力未処理数設定部２３は、入力データ数格納部２１より入力される入力データ数、飛ばしデータ数設定部２２より入力される飛ばしデータ数、及びライン未処理数設定部２４より入力されるライン未処理数に基づいて、入力未処理数を設定する。まず、入力データ数格納部２１に格納されている入力データ数が送出され、入力未処理数として設定し、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。
【００３２】
その後、１ライン終了時の画像データを含んだｘバイトのデータがデータ転送部１２に入力されて、１ライン処理終了検出部１０より１ライン処理終了信号が与えられると、設定されている入力未処理数からライン未処理数を減算した値を新たに入力未処理数として設定する。そして、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。このとき、入力未処理数が０となる場合は、入力データ数を入力未処理数として設定する。
【００３３】
ライン未処理数設定部２４は、飛ばしデータ数設定部２２より入力される飛ばしデータ数、及び入力未処理数設定部２３より与えられる入力未処理数に基づいて、飛ばしデータ数を設定する。まず、スタートパルスが与えられると、ラインデータ数格納部５より送出されるラインデータ数Ｌをライン未処理数として設定し、データ入力制御部２０及び入力未処理数設定部２３に送出する。又、１ライン処理終了信号が与えられると、ラインデータ数格納部５より送出されるラインデータ数Ｌがライン未処理数として設定される。そして、データ入力制御部２０及び入力未処理数設定部２３に送出する。
【００３４】
このスタートパルス及び１ライン処理終了信号が与えられないとき、入力未処理数設定部２３で設定された入力未処理数数と飛ばしデータ数設定部２２で設定された飛ばしデータ数とが比較される。そして、飛ばしデータ数が入力未処理数より小さいとき、ライン未処理数から入力未処理数設定部２３より与えられる入力未処理数を減算した後飛ばしデータ数を加算した値をライン未処理数に設定して、データ入力制御部２０及び入力未処理数設定部２３に送出する。又、飛ばしデータ数が入力データ数以上であるとき、ライン未処理数の変更はない。
【００３５】
よって、例えば、ｘバイト単位のデータがメモリ２よりデータ転送部１２に入力されるとき、入力データ数格納部２１に格納された入力データ数がｘとなるので、まず、入力未処理数設定部２３が入力未処理数をｘに設定する。この入力未処理数ｘがデータ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出される。
【００３６】
今、図４（ｂ）のように、開始不要データ数Ｌｓがｘ−ｂ（ｂは、０＜ｂ＜ｘを満たす値）バイトとされると、スタートパルスが与えられたとき、選択部９で選択された開始不要データ数ｘ−ｂが飛ばしデータ数設定部２２に与えられる。又、このとき、ラインデータ数格納部５よりラインデータＬがライン未処理数設定部２４に与えられる。そして、飛ばしデータ設定部２２で、飛ばしデータ数がｘ−ｂに設定され、ライン未処理数設定部２４で、ライン未処理数がＬに設定される。飛ばしデータ数ｘ−ｂが、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出されるとともに、ライン未処理数Ｌが、データ入力制御部２０及び入力未処理数設定部２３に送出される。
【００３７】
このように、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、ｘ−ｂ、ｘ、Ｌに設定されて、飛ばしデータ数設定部２２、入力未処理数設定部２３、及びライン未処理数設定部２４から送出される。次に、飛ばしデータ数設定部２２では、入力未処理数ｘと飛ばしデータ数ｘ−ｂとが比較される。今、ｘ−ｂ＜ｘとなるため、、新たに、０が飛ばしデータ数として設定される。そして、この飛ばしデータ数０が入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出される。
【００３８】
このとき、入力未処理数設定部２３では、１ライン処理終了検出部１０より１ライン終了信号が与えられないので、入力未処理数をｘのままとし、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。又、ライン未処理数設定部２４では、飛ばしデータ数ｘ−ｂと入力未処理数ｘとが比較される。今、ｘ−ｂ＜ｘとなるため、Ｌ−ｘ＋（ｘ−ｂ）の演算が行われ、新たに、Ｌ−ｂがライン未処理数として設定される。そして、ライン未処理数Ｌ−ｂが、データ入力制御部２０及び入力未処理数設定部２３に送出される。
【００３９】
このように設定された飛ばしデータ数０、入力未処理数ｘ、及びライン未処理数Ｌ−ｂがそれぞれ送出されると、１ライン処理終了信号が与えられるまで、飛ばしデータ数設定部２２で飛ばしデータ数が０と設定されるとともに、入力未処理数設定部２３で入力未処理数がｘに設定される。又、ライン未処理数設定部２４では、飛ばしデータ数が入力未処理数より小さくなるため、データ転送部１２にｘバイトのデータが入力されるたびに、Ｌ−ｂ−ｘ、Ｌ−ｂ−２ｘ、…のように、ｘ毎に小さくなるように設定される。
【００４０】
そして、１ライン処理終了信号が与えられたとき、図４（ａ）のように、１ライン終了時のａバイトの画像データを含んだｘバイトのデータがデータ転送部１２に入力されるとき、入力未処理数及びライン未処理数がそれぞれ、ｘ、ａと設定されている。このとき、ｘ＞ａとなり、ライン未処理数が入力未処理数より小さくなるため、入力未処理数設定部２３において、ｘ−ａの演算が行われ、新たに、ｘ−ａが入力未処理数として設定される。そして、入力未処理数ｘ−ａが、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出される。
【００４１】
又、終了不要データ数Ｌｅが２ｘ−ａとされると、１ライン処理終了信号が与えられたとき、選択部９で選択された開始不要データ数３ｘ−ａ−ｂが飛ばしデータ数設定部２２に与えられる。又、このとき、ラインデータ数格納部５よりラインデータＬがライン未処理数設定部２４に与えられる。そして、飛ばしデータ設定部２２で、飛ばしデータ数が３ｘ−ａ−ｂに設定され、ライン未処理数設定部２４で、ライン未処理数がＬに設定される。飛ばしデータ数３ｘ−ａ−ｂが、入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出されるとともに、ライン未処理数Ｌが、データ入力制御部２０及び入力未処理数設定部２３に送出される。
【００４２】
このように、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、３ｘ−ａ−ｂ、ｘ−ａ、Ｌに設定されて、飛ばしデータ数設定部２２、入力未処理数設定部２３、及びライン未処理数設定部２４から送出される。次に、飛ばしデータ数設定部２２では、入力未処理数ｘ−ａと飛ばしデータ数３ｘ−ａ−ｂとが比較される。今、３ｘ−ａ−ｂ＞ｘ−ａとなるため、（３ｘ−ａ−ｂ）−（ｘ−ａ）の演算が行われ、新たに、２ｘ−ｂが飛ばしデータ数として設定される。そして、この飛ばしデータ数２ｘ−ｂが入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出される。
【００４３】
このとき、入力未処理数設定部２３では、１ライン処理終了検出部１０より１ライン終了信号が与えられないので、データ入力格納部２１に格納された入力データ数ｘを入力未処理数として設定する。そして、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。又、ライン未処理数設定部２４では、飛ばしデータ数３ｘ−ａ−ｂと入力未処理数ｘ−ａとが比較される。今、３ｘ−ａ−ｂ＞ｘ−ａとなるため、ライン未処理数をＬのままとし、データ入力制御部２０及び入力未処理数設定部２３に送出する。
【００４４】
このように、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、２ｘ−ｂ、ｘ、Ｌに設定されて、飛ばしデータ数設定部２２、入力未処理数設定部２３、及びライン未処理数設定部２４から送出される。次に、飛ばしデータ数設定部２２では、入力未処理数ｘと飛ばしデータ数２ｘ−ｂとが比較される。今、２ｘ−ｂ＞ｘとなるため、（２ｘ−ｂ）−ｘの演算が行われ、新たに、ｘ−ｂが飛ばしデータ数として設定される。そして、この飛ばしデータ数ｘ−ｂが入力未処理数設定部２３、ライン未処理数設定部２４、及びデータ出力制御部２５に送出される。
【００４５】
このとき、入力未処理数設定部２３では、１ライン処理終了検出部１０より１ライン終了信号が与えられないので、入力未処理数をｘのままとする。そして、データ入力制御部２０、飛ばしデータ数設定部２２、ライン未処理数設定部２４、及びデータ出力制御部２５に送出する。又、ライン未処理数設定部２４では、飛ばしデータ数２ｘ−ｂと入力未処理数ｘとが比較される。今、２ｘ−ｂ＞ｘとなるため、ライン未処理数をＬのままとし、データ入力制御部２０及び入力未処理数設定部２３に送出する。
【００４６】
このように、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、ｘ−ｂ、ｘ、Ｌに設定されると、１ライン処理終了信号が与えられるまで、上述したスタートパルスが与えられた以降の動作が再び行われる。そして、ユーザーによって指定されたビットマップ画像の画像データが全てデータ転送部１２より出力されるまで、１ライン処理終了信号が与えられる毎に、上述の動作を繰り返す。
【００４７】
データ出力制御部２５は、まず、スタートパルスが与えられるとデータ転送部１２からデータ処理部１３へのデータ出力を開始させる。そして、ビットマップ画像１ライン分の画像データがメモリ２より入力されたこと示す１ライン処理終了信号が１ライン処理終了検出部１０より与えられると、入力未処理数が入力データ数より小さくなるとき、データ転送部１２内に入力されたデータを、二度、データ処理部１３に出力するように、データ転送部１２を出力制御する。
【００４８】
よって、例えば、ｘバイト単位のデータがメモリ２よりデータ転送部１２に入力されるとき、図４（ａ）のように、このｘバイトのデータにａバイトとなる１ライン終了時の画像データが含まれている場合、このｘバイトのデータがデータ転送部１２に入力された時点で、１ライン処理終了検出部１０より１ライン処理終了信号が与えられる。そして、入力未処理数設定部２３よりｘ−ａとなる入力未処理数が与えられ、入力データ数格納部２１に格納された入力データ数ｘより小さくなる。よって、データ転送部１２に入力されたａバイトとなる１ライン終了時の画像データを含むｘバイトのデータが、二度、データ処理部１３に出力されるように、データ転送部１２を出力制御する。
【００４９】
このように構成されるグラフィックＬＳＩ３の動作について、図面を参照して説明する。今、図５のようにメモリ２内に画像データが格納されるとともに、データがメモリ２でｘバイト単位毎に処理されて格納されているものとする。又、１ラインデータ数がＬ＝ｎ×ｘ＋ａ＋ｂ、開始不要データ数がＬｓ＝ｘ−ｂ、終了不要データ数がＬｅ＝ｍ×ｘ−ａであるものとする。このような画像データを有するデータを、メモリ２よりグラフィックＬＳＩ３に入力するときの動作を、図６のタイムチャートを参照して説明する。
【００５０】
このとき、まず、ＣＰＵ１より、ラインデータ数Ｌ、開始不要データ数Ｌｓ、終了不要データ数Ｌｅ、及び入力データ数ｘがそれぞれ、ラインデータ数格納部５、開始不要データ数格納部６、終了不要データ数格納部７、及び入力データ数格納部２１に与えられる。そして、加算部８において、開始不要データ数格納部６に格納された開始不要データ数Ｌｓと終了不要データ数格納部７に格納された終了不要データ数Ｌｅとが加算されて不要データ数Ｌｓ＋Ｌｅ＝（ｍ＋１）×ｘ−ａ−ｂが生成される。又、入力データ数格納部２１より入力未処理数設定部２３に入力データ数ｘが与えられて、入力未処理数ｘが設定される。
【００５１】
その後、スタートパルスが入力されると、選択部９では、開始不要データ数格納部６より与えられる開始不要データ数ｘ−ｂを選択して、データ転送制御部１１に与える。又、データ転送制御部１１では、データ入力制御部２０が動作を行い、ｘバイトのデータがデータ転送部１２に入力される。このとき、飛ばしデータ数設定部２２が選択部９より与えられる開始不要データ数ｘ−ｂを飛ばしデータ数として設定するとともに、ライン未処理数設定部２４がラインデータ数格納部５より与えられるラインデータ数ｎ×ｘ＋ａ＋ｂをライン未処理数として設定する。
【００５２】
よって、スタートパルスが与えられると、ｂバイトの画像データを有するｘバイトのデータが入力されるとともに、入力未処理数、ライン未処理数、及び飛ばしデータ数がそれぞれ、ｘ、ｎ×ｘ＋ａ＋ｂ、ｘ−ｂに設定される。又、このとき、入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂが、データ処理部１３に出力される。
【００５３】
このように、入力未処理数ｘ、ライン未処理数ｎ×ｘ＋ａ＋ｂ、及び飛ばしデータ数ｘ−ｂがそれぞれ設定されると、データ転送部１２よりｂバイトの画像データを有するｘバイトのデータがデータ処理部１３に出力されるように、スタートパルスが与えられたデータ出力制御部２５によって、データ転送部１２が出力制御される。このとき、データ入力制御部２０によってデータ転送部１２が入力制御されて、全て画像データとなる次のｘバイトのデータがデータ処理部１３に入力される。
【００５４】
そして、次のｘバイトの画像データがデータ転送部１２に入力されると、飛ばしデータ数ｘ−ｂが入力未処理数ｘより小さいため、飛ばしデータ数設定部２２において飛ばしデータ数が０とされるとともに、ライン未処理数設定部２４においてライン未処理数が（ｎ×ｘ＋ａ＋ｂ）−ｘ＋（ｘ−ｂ）＝ｎ×ｘ＋ａとされる。その後、入力未処理数設定部２３及びライン未処理数設定部２４よりデータ処理部１３に、入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａが出力される。
【００５５】
よって、データ処理部１３では、ｂバイトの画像データを有するｘバイトのデータが入力される以前に入力された入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂと、ｂバイトの画像データを有するｘバイトのデータと同時に入力される入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａとを比較する。そして、入力未処理数が等しいことが確認されると、比較するライン未処理数の差がｂとなるため、データ転送部１２より入力されたｘバイトのデータより、ｘ−ｂバイトの不要データを削除して、このｘバイトのデータ内に含まれるｂバイトの画像データを選択し、上述した各種画像データ処理を施す。
【００５６】
そして、次のｘバイトの画像データがデータ転送部１２に入力されると、データ転送部１２内の前のｘバイトの画像データがデータ転送部１２より出力される。このとき、飛ばしデータ数０が入力未処理数ｘより小さいため、飛ばしデータ数設定部２２において飛ばしデータ数が０のままとされるとともに、ライン未処理数設定部２４においてライン未処理数が（ｎ×ｘ＋ａ）−ｘ＋０＝（ｎ−１）×ｘ＋ａとされる。そして、入力未処理数設定部２３及びライン未処理数設定部２４よりデータ処理部１３に、入力未処理数ｘ及びライン未処理数（ｎ−１）×ｘ＋ａが出力される。
【００５７】
よって、データ処理部１３では、入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａと入力未処理数ｘ及びライン未処理数（ｎ−１）×ｘ＋ａとを比較する。そして、入力未処理数が等しいことが確認されると、比較するライン未処理数の差がｘとなるため、データ転送部１２より入力されたｘバイトのデータが全て画像データであることを確認し、このｘバイトの画像データに対して上述した各種画像データ処理を施す。
【００５８】
このようにして、ｘバイトの画像データが入力されるたびに、ライン未処理数設定部２４では、（ｎ−２）×ｘ＋ａ、（ｎ−３）×ｘ＋ａ、…、ｘ＋ａのように、その値がｘ毎減算されたライン未処理数が設定され、入力未処理数設定部２３で設定される入力未処理数ｘとともにデータ処理部１３に出力される。よって、このとき、データ処理部１３では、比較する入力未処理数が等しくなるとともに比較するライン未処理数の差がｘとなるため、データ転送部１２より出力されるｘバイトのデータが全て画像データであることが確認され、このｘバイトの画像データに対して上述した各種画像データ処理が施される。又、飛ばしデータ数設定部２２では、入力未処理数ｘが飛ばしデータ数０より大きいので、飛ばしデータ数が０に設定される。
【００５９】
そして、ａバイトの画像データを含んだｘバイトのデータがデータ転送部１２に入力されて、ビットマップ画像１ライン目の画像データの入力が終了するとき、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、０、ｘ、ａとなる。このａバイトの画像データを含んだｘバイトのデータが入力される前にメモリ２より入力されたｘバイトの画像データがデータ転送部１２より出力されるとき、同時に、データ転送制御部１１より入力未処理数ｘ及びライン未処理数ａが出力される。よって、データ処理部１３は、データ転送部１２より入力されるｘバイトのデータが全て画像データとであると認識し、ｘバイトの画像データに対して各種画像データ処理を施す。
【００６０】
そして、このａバイトの画像データを含んだｘバイトのデータがデータ転送部１２に入力される間に、データ転送部１２から出力される画像データ数がＬ−ｘ＝（ｎ−１）×ｘ＋ａ＋ｂに達すると、ビットマップ画像１ライン目の画像データの入力が終了され、１ライン処理終了検出部１０より１ライン処理終了信号が選択部９及びデータ転送制御部１１に与えられる。このとき、選択部９では、加算部８より与えられる不要データ数（ｍ＋１）×ｘ−ａ−ｂを選択して、データ転送制御部１１に与える。
【００６１】
このとき、飛ばしデータ数設定部２２が選択部９より与えられる不要データ数（ｍ＋１）×ｘ−ａ−ｂを飛ばしデータ数として設定するとともに、ライン未処理数設定部２４がラインデータ数格納部５より与えられるラインデータ数ｎ×ｘ＋ａ＋ｂをライン未処理数として設定する。又、入力未処理数設定部２３において、入力未処理数ｘがライン未処理数ａによって減算され、ｘ−ａが入力未処理数として設定される。
【００６２】
このように、入力未処理数ｘ−ａ、ライン未処理数ｎ×ｘ＋ａ＋ｂ、及び飛ばしデータ数（ｍ＋１）×ｘ−ａ−ｂがそれぞれ設定されると、データ転送部１２よりａバイトの画像データを有するｘバイトのデータがデータ処理部１３に二度出力されるように、１ライン処理終了信号が与えられたデータ出力制御部２５によって、データ転送部１２が出力制御される。このとき、データ入力制御部２０において、入力未処理数ｘとライン未処理数ａとが比較される。今、ｘ＞ａとなるため、データ転送部１２への入力が禁止されるように制御される。
【００６３】
よって、データ転送部１２へのデータ入力が禁止されると、入力未処理数、ライン未処理数、及び飛ばしデータ数がそれぞれ、ｘ−ａ、ｎ×ｘ＋ａ＋ｂ、（ｍ＋１）×ｘ−ａ−ｂに設定される。又、このとき、入力未処理数ｘ−ａ及びライン未処理数（ｍ＋１）×ｘ−ａ−ｂが、ａバイトの画像データを有するｘバイトのデータとともにデータ処理部１３に出力される。
【００６４】
よって、データ処理部１３では、ビットマップ画像１ライン目の最後の画像データとなるａバイトの画像データを有するｘバイトのデータが入力される以前に入力された入力未処理数ｘ及びライン未処理数ａと、ａバイトの画像データを有するｘバイトのデータと同時に入力される入力未処理数ｘ−ａ及びライン未処理数ｎ×ｘ＋ａ＋ｂとを比較する。そして、比較する入力未処理数の差がａとなるため、ｘ−ａバイトの不要データを削除して、このｘバイトのデータ内に含まれるａバイトの画像データを選択し、上述した各種画像データ処理を施す。
【００６５】
そして、データ入力制御部２０によってデータ転送部１２へのデータ入力が再開されると、データ出力制御部２５が、ａバイトの画像データを有するｘバイトのデータを再びデータ処理部１３に出力するように、データ転送部１２のデータ出力を制御する。このように、データ転送部１２より再度ａバイトの画像データを有するｘバイトのデータを送出しようとするとき、入力未処理数設定部２３において、入力未処理数がｘに再設定される
【００６６】
このとき、入力未処理数ｘ−ａが飛ばしデータ数（ｍ＋１）×ｘ−ａ−ｂより小さいため、飛ばしデータ数設定部２２において、飛ばしデータ数が、飛ばしデータ数（ｍ＋１）×ｘ−ａ−ｂより入力未処理数ｘ−ａが減算された値ｍ×ｘ−ｂとされるとともに、ライン未処理数設定部２４において、ライン未処理数はｎ×ｘ＋ａ＋ｂのままとされる。そして、データ処理部１３に対して、データ転送部１２よりａバイトの画像データを有するｘバイトのデータが再出力されるとともに、データ転送制御部１１より入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂが出力される。又、このようにａバイトの画像データを有するｘバイトのデータがデータ転送部１２より再出力されているとき、全て不要データとなるｘバイトのデータがデータ転送部１２に入力される。
【００６７】
このとき、データ処理部１３では、入力未処理数ｘ−ａ及びライン未処理数ｎ×ｘ＋ａ＋ｂと入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂとを比較する。そして、入力未処理数が差ａの分だけ小さくなっているため、ｘバイトのデータの最初のａバイトのデータについては既に処理されたことが確認されるとともに、ライン未処理数が等しいため、残りのｘ−ａバイトのデータも不要データであることが確認される。よって、このとき、入力されたデータ全てが不要データであることが確認され、各種画像データ処理が施されない。
【００６８】
そして、全て不要データとなる次のｘバイトのデータがデータ転送部１２に入力されると、データ転送部１２内の前のｘバイトの不要データがデータ転送部１２より出力される。このとき、入力未処理数ｘが飛ばしデータ数ｍ×ｘ−ｂより小さいため、飛ばしデータ数設定部２２において、飛ばしデータ数が、飛ばしデータ数ｍ×ｘ−ｂより入力未処理数ｘが減算された値（ｍ−１）×ｘ−ｂとされるとともに、ライン未処理数設定部２４において、ライン未処理数はｎ×ｘ＋ａ＋ｂのままとされる。そして、入力未処理数設定部２３及びライン未処理数設定部２４よりデータ処理部１３に、入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂが出力される。
【００６９】
よって、データ処理部１３では、データが入力される以前に入力された入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂと、データと同時に入力される入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂとを比較する。そして、入力未処理数及びライン未処理数がどちらも等しいため、ｘバイトのデータ全てが不要データであることが確認され、各種画像データ処理が施されない。
【００７０】
このようにして、ｘバイトの不要データが入力されるたびに、飛ばしデータ数設定部２２では、（ｍ−２）×ｘ−ｂ、（ｍ−３）×ｘ−ｂ、…、２ｘ−ｂのように、その値がｘ毎減算された飛ばしデータ数が設定される。又、このとき、データ処理部１３では、比較する入力未処理数及びライン未処理数がそれぞれ常にｘ及びｎ×ｘ＋ａ＋ｂとなり等しいため、データ転送部１２より出力されるｘバイトのデータが全て不要データであることが確認され、上述した各種画像データ処理が施されない。
【００７１】
そして、ｂバイトの画像データを含んだｘバイトのデータがデータ転送部１２に入力されて、ビットマップ画像２ライン目の画像データの入力が開始するとき、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、ｘ−ｂ、ｘ、ｎ×ｘ＋ａ＋ｂとなる。このｂバイトの画像データを含んだｘバイトのデータが入力される前にメモリ２より入力されたｘバイトの不要データがデータ転送部１２より出力されるときも同様に、データ転送制御部１１より入力未処理数ｘ及びライン未処理数ｎ×ｘ＋ａ＋ｂが出力される。よって、データ処理部１３は、データ転送部１２より入力されるｘバイトのデータが全て不要データとであると認識し、各種画像データ処理が施されない。
【００７２】
その後、１ライン目と同様、全て画像データとなるｘバイトのデータがメモリ２からデータ転送部１２に入力されるとともに、ｂバイトの画像データを有するｘバイトのデータがデータ転送部１２からデータ処理部１３に出力される。このとき、１ライン目と同様、飛ばしデータ数、入力未処理数、及びライン未処理数がそれぞれ、０、ｘ、ｎ×ｘ＋ａと設定されるとともに、入力未処理数０及びライン未処理数ｎ×ｘ＋ａがデータ処理部１３に出力される。それ以降の動作については、１ライン処理終了信号が与えられるまで、１ライン目と同様である。
【００７３】
このような動作が最終ラインの画像データがデータ処理部１３で処理されるまで、ライン毎に繰り返し行われることによって、メモリ２より与えられる不要データを含むデータから不要データを除いて、必要となる画像データのみを選択して各種画像データ処理を施すことができる。
【００７４】
尚、本実施形態において、データ転送部からデータ処理部に対して出力するｘバイトのデータが不要データばかりで構成されるときも、データ転送制御部より出力される入力未処理数及びライン未処理数とともにデータ処理部に出力するようにしたが、不要データばかりで構成されるｘバイトのデータの出力をデータ出力制御部で禁止するようにしても構わない。このとき、データ出力制御部で飛ばしデータ数が入力未処理数より大きくなることが確認されると、データ転送制御部より出力される入力未処理数及びライン未処理数の出力の禁止を行うとともに、このときのデータ転送部に入力されたデータの出力を禁止すればよい。
【００７５】
【発明の効果】
本発明によると、画像データ処理装置内で、指定された画像データ以外の不要データを除去することができるので、指定された画像データが格納されたアドレス領域のデータをメモリから連続的に画像データ処理装置に送出することができる。よって、従来のように、ＣＰＵなどで一旦、必要な画像データだけを選択して並び替えた後に画像データ処理装置に送出するための処理動作を省くことができ、ＤＭＡ転送に対応させて、その処理時間を短くすることができる。
【図面の簡単な説明】
【図１】本発明のグラフィックＬＳＩとメモリとの関係を示すブロック図。
【図２】本発明のグラフィックＬＳＩの内部構成を示すブロック図。
【図３】図２のグラフィックＬＳＩに設けられたデータ転送制御部の内部構成を示すブロック図。
【図４】メモリ内に格納されたデータの様子を示す図。
【図５】メモリ内に格納されたデータの様子を示す図。
【図６】本発明のグラフィックＬＳＩの動作を示すタイムチャート。
【図７】メモリ内に格納されたデータの様子を示す図。
【符号の説明】
１ ＣＰＵ
２ メモリ
３ グラフィックＬＳＩ
４ バス回線
５ ラインデータ数格納部
６ 開始不要データ数格納部
７ 終了不要データ数格納部
８ 加算部
９ 選択部
１０ １ライン処理終了検出部
１１ データ転送制御部
１２ データ転送部
１３ データ処理部

Claims (4)

1. 画像１ライン毎に該画像を表す画像データを連続的に格納するメモリ内に格納されたデータが所定単位毎に入力されるとともに、入力されるデータに含まれる画像データに対して画像データ処理を施す画像データ処理装置において、
   メモリから与えられるデータから不要データを除去して、必要な画像データを選択して、画像データ処理を施すデータ処理部と、
   最初に入力される前記所定単位のデータ内に含まれる不要データのデータ数を設定する第１不要データ数設定部と、
   １ライン最後の画像データと次のライン最初の画像データとの間に存在する不要データのデータ数を設定する第２不要データ数設定部と、
   第１又は第２不要データ数設定部の何れか一方で設定された不要データのデータ数を選択する選択部と、
   画像１ライン分の画像データが前記データ処理部に送出されたことを確認したとき、ライン処理終了信号を前記選択部及び前記データ処理部に送出するライン処理終了検出部と、
   を有し、
   前記メモリより、画像データを含む前記所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記データ処理部に与えられ、
   又、前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記データ処理部に与えられることを特徴とする画像データ処理装置。
2. 前記データ処理部が、
   画像データ処理を行う画像データ処理部と、
   前記メモリより入力される前記所定単位のデータを前記画像データ処理部に送出するとともに、前記選択部で選択された不要データのデータ数に基づいて前記所定単位のデータにおける画像データの位置を特定するための画像データ位置特定信号を生成して前記画像データ処理部に送出する画像データ位置特定部と、
   を有し、
   前記メモリより、画像データを含む前記所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記画像データ位置特定部に与えられて、入力開始時の前記所定単位のデータにおける画像データの位置を特定するための画像データ位置特定信号が生成され、
   前記ライン処理終了検出部よりライン処理終了信号が発生するまでの間、前記メモリより入力されるデータ全てが画像データであることを示す画像データ位置特定信号が生成され、
   前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記画像データ位置特定部に与えられ、１ライン終了時の画像データの位置を特定するとともに次のライン開始時の画像データの位置を特定する画像データ位置特定信号が生成されることを特徴とする請求項１に記載の画像データ処理装置。
3. 前記画像データ位置特定信号が、前記画像データ位置特定部より前記画像データ処理部に送出されるデータ数を示す入力未処理数と、１ラインの画像データのうち前記画像データ処理部に送出されていない画像データのデータ数を示すライン未処理数とによって構成されることを特徴とする請求項２に記載の画像データ処理装置。
4. 前記画像データ位置特定部が、
   前記入力未処理数を設定する入力未処理数設定部と、
   前記ライン未処理数を設定するライン未処理数設定部と、
   前記選択部で選択された不要データのデータ数が与えられるとともに、前記画像データ処理部に送出されるデータ内の不要データのデータ数を表す飛ばしデータ数を設定する飛ばしデータ数設定部と、
   を備え、
   前記メモリより、画像データを含む前記所定単位のデータの入力が開始されたとき、前記選択部で前記第１不要データ数設定部で設定された不要データのデータ数が前記飛ばしデータ数設定部に与えられて前記飛ばしデータ数設定部において飛ばしデータ数として設定されるとともに、前記ライン未処理数において１ラインの画像データのデータ数がライン未処理数として設定され、
   前記ライン処理終了検出部よりライン処理終了信号が発生したとき、前記選択部で前記第２不要データ数設定部で設定された不要データのデータ数が前記飛ばしデータ数設定部に与えられて前記飛ばしデータ数設定部において飛ばしデータ数として設定されるとともに、前記ライン未処理数において１ラインの画像データのデータ数がライン未処理数として設定され、
   前記飛ばしデータ数設定部で設定された飛ばしデータ数が前記入力未処理数で設定された入力未処理数以上のとき、該飛ばしデータ数より該入力未処理数を減算した値が新たに飛ばしデータ数として設定され、
   前記飛ばしデータ数設定部で設定された飛ばしデータ数が前記入力未処理数で設定された入力未処理数より小さいとき、飛ばしデータ数が０と設定され、
   前記飛ばしデータ数設定部で設定された飛ばしデータ数が、前記入力未処理数で設定された入力未処理数より小さいとき、前記ライン未処理数で設定されたライン未処理数から該入力未処理数を減算した後に該飛ばしデータ数を加算した値が新たにライン未処理数として設定されることを特徴とする請求項３に記載の画像データ処理装置。

Images