JP3841897B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3841897B2 JP3841897B2 JP30595896A JP30595896A JP3841897B2 JP 3841897 B2 JP3841897 B2 JP 3841897B2 JP 30595896 A JP30595896 A JP 30595896A JP 30595896 A JP30595896 A JP 30595896A JP 3841897 B2 JP3841897 B2 JP 3841897B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistor
- channel
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本明細書に開示する発明は、Pチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタを同一絶縁表面上に形成した構成に関する。またその作製方法に関する。
【0002】
【従来の技術】
ガラス基板や石英基板上に薄膜トランジスタ(TFTと略記される)を形成する技術が知られている。この薄膜トランジスタでもって各種種論理回路等を構成しよとする場合、当然の事ながら、Pチャネル型の薄膜トランジスタ(以下PTFTと略記する)とNチャネルの薄膜トランジスタ(以下NTFTと略記する)とが必要とされる。
【0003】
一般にNTFTは、ホットキャリア効果に起因する劣化防止を優先する関係から、オフセットゲイト領域や低濃度不純物領域(LDD領域)で代表される高抵抗領域を配置する必要がある。
【0004】
他方、PTFTは、ホットキャリア効果に起因する劣化はそれ程問題とはならいが、NTFTに比較して移動度が低いという問題がある。この問題を解決するためには、上記高抵抗領域を形成せずになるべくソース/ドレイン間の抵抗を低くするような構成が必要とされる。
【0005】
従って、CMOS回路を構成しようとする場合、NTFTは高抵抗領域を配置した構成とし、他方PTFTには高抵抗領域を配置しない構成とし、それらを同一基板上に作り分けることが必要となる。
【0006】
このPTFTとNTFTを作り分ける方法としては、それぞれ必要とするドーピング工程において、他部をレジストマスクで覆う工程が利用される。
【0007】
【発明が解決するようとする課題】
しかしながら、レジストマスクを利用する回数は極力少なくすることが生産コストや歩留りの点から好ましい。
【0008】
本明細書で開示する発明は、NTFTには高抵抗領域を配置し、PTFTには高抵抗領域を配置しない構成を、極力少ないマスク数で実現する構成に関する。
【0009】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図1にその具体的な構成例を示すように、Pチャネル型の薄膜トランジスタ(PTFT)とNチャネル型の薄膜トランジスタ(NTFT)とが形成されており、
P及びNチャネル型の薄膜トランジスタのゲイト電極106、108の側面には活性層に対する遮蔽物127、128、129、130が形成されており、
(1)Pチャネル型の薄膜トランジスタにおいて、ソース及びドレイン領域の少なくとも一部138と137にはN型を付与する不純物がドーピングされており、かつ前記遮蔽物に対応するソース及びドレイン領域の一部とソース及びドレイン領域の他部134、133とは、N型を付与する不純物の濃度が異なっており、
(2)Nチャネル型の薄膜トランジスタにおいて、
ソース及びドレイン領域135、136とチャネル領域124との間にソース及びドレイン領域よりもN型を付与する不純物の濃度が低い高抵抗領域131、132が形成されていること、
を特徴とする。
【0010】
ここで活性層というのは、薄膜トランジスタを構成する半導体層で、そこには、ソース/ドレイン領域、チャネル領域、さらには場合によりオフセットゲイト領域と低濃度不純物領域が形成される。
【0011】
上記の構成においては、Pチャネル型の薄膜トランジスタのソース領域138、134、及びドレイン領域137、133におけるP型を付与する不純物の濃度は、Nチャネル型の薄膜トランジスタのソース及びドレイン領域135、136におけるN型を付与する不純物の濃度に比較して高いものとなる。
【0012】
これは、図1(A)に示す工程において、ドーピングされたボロン(P型を付与する不純物)に重ねて、(D)に示す工程においてリン(N型を付与する不純物)をドーピングすることに起因する。
【0013】
即ち、図1に示す工程においては、(A)で示す工程においてボロンがドーピングされた領域に(D)で示す工程におけるリンのドーピングがなされても、最終的にボロンの効果により、当該ドーピング領域はP型を示すようにする。従って、この工程いおいては、(A)で示す工程におけるボロンのドーズ量は、(D)で示す工程におけるリンのドーズ量よりも大きなものとなる。
【0014】
他の発明の構成は、図1にその具体的な作製工程例を示すように、
Pチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタを作製する方法あって、
Pチャネル型の薄膜トランジスタのソース及びドレイン領域138、137には、P型を付与する不純物のドーピング(工程(A))と、その後のN型を付与する不純物のドーピング(工程(D))とが行われ、
前記P型を付与する不純物のドーピング時のドーズ量は、前記N型を付与する不純物のドーピング時のドーズ量に比較して多く、
前記N型を付与する不純物のドーピングは、Nチャネル型の薄膜トランジスタのソース及びドレイン領域135、136を形成するためのものであることを特徴とする。
【0015】
他の発明の構成は、図1にその具体的な作製工程例を示すように、
Pチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタとを作製する方法であって、
Pチャネル型の薄膜トランジスタのソース及びドレイン領域となるべき領域121、120にP型を付与する不純物をドーピングする工程(工程(A))と、Nチャネル型の薄膜トランジスタのソース及びドレイン領域となるべき領域123、125にN型を付与する不純物をドーピングする工程(工程(B))と、P及びNチャネル型の薄膜トランジスタのゲイト電極108、106の側面に活性層に対する遮蔽物127、128、129、130を形成する工程と、
Pチャネル型の薄膜トランジスタのソース及びドレイン領域138、137、さらにはNチャネル型の薄膜トランジスタのソース及びドレイン領域135、136にN型を付与する不純物をドーピングする工程(工程(D))と、
を有し、
N型の薄膜トランジスタの前記遮蔽物127、128に対応した活性層中にソース及びドレイン領域よりN型を付与する不純物の濃度が低い高抵抗領域131、132を形成することを特徴とする。
【0016】
上記構成においては、
Pチャネル型の薄膜トランジスタのソース及びドレイン領域138、137に対するN型を付与する不純物のドーピング(工程(D)で行われる)は、P型を付与する不純物のドーピング(工程(A)で行われる)に比較して低ドーズ量でもって行われる。
【0017】
【発明の実施の形態】
図1に示すように、まず(A)に工程でPTFTのソース及びドレイン領域となる領域にボロンをドーピングする。そして(D)の工程において、NTFTの高抵抗領域131、132を形成するためのリンのドーピング時において、先にボロンがドーピングされたPTFTのソース及びドレイン領域にリンがドーピングされる。この際、導電型が反転しないように、先のボロンとリンのドーズ量を選択する。
【0018】
このような作製工程を採用することで、マスク数を削減して、NTFTには高抵抗領域131、132を選択的に配置する構成を得ることができる。
【0019】
【実施例】
〔実施例1〕
図1〜図2に本実施例の概略の作製工程を示す。図1〜図2に示すのは、高抵抗領域を配置したNTFTと高抵抗領域を配置しないPTFTとを相補型に配置しCMOS構成を得るための作製工程である。
【0020】
まずガラス基板101上に下地膜として酸化珪素膜102をスパッタ法で成膜する。
【0021】
基板としては、ガラス基板以外には、石英基板を利用することができる。また、その他絶縁表面を有する基体を利用することができる。
【0022】
下地膜となる酸化珪素膜102を成膜したら、図示しない非晶質珪素膜を減圧熱CVD法(またはプラズマCVD法)により500Åの厚さに成膜する。
【0023】
そして、加熱処理により図示しない非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。結晶性珪素膜を得る方法としては、レーザー光の照射やランプアニールによる方法を用いることもできる。
【0024】
結晶性珪素膜を得たら、パターニングを施すことにより、NTFTの活性層103とPTFTの活性層104を得る。
【0025】
そして、ゲイト絶縁膜として機能する酸化珪素膜105をプラズマCVD法により1000Åの厚さに成膜する。
【0026】
次にアルミニウム膜を4000Åの厚さにスパッタ法で成膜し、それをパターニングすることにより、各TFTのゲイト電極となるパターン106と108を形成する。
【0027】
ここで、106がNTFTのゲイト電極となる。また、108がPTFTのゲイト電極となる。
【0028】
ゲイト電極を形成したら、ゲイト電極を陽極とした陽極酸化を行い、陽極酸化膜107と109を形成する。ここでは、陽極酸化膜を1000Åの厚さに形成する。
【0029】
この陽極酸化膜は、アルミニウムでなるゲイト電極を物理的及び電気的に保護する機能を有している。
【0030】
陽極酸化膜107、109を形成したら、レジストマスク100を形成する。そして、BH3 を原料ガスとしたプラズマドーピング法でもって、ボロン(B)をドーピングする。このドーピングは、後のリン(P)のドーピング時((D)で示される工程)において、導電型がP型からN型へと反転しない程度の高ドーズ量のヘビードーピングとする。
【0031】
このドーピング工程において、PTFTの活性層中の121、120で示される領域に自己整合的にボロンのドーピングがされる。ここで121の領域は、後にソース領域となる。また120の領域は、後にドレイン領域となる。
【0032】
またこの工程において、110で示されるチャネル領域110が自己整合的に画定する。また、陽極酸化膜109の厚さでもって、チャネル領域110の両側にオフセットゲイト領域が形成されるが、本実施例においては、その寸法が1000Å(実際には、ドーパントイオンの回り込みでさらに小さなものとなる)と小さいので、その存在は無視する。
【0033】
ドーピングの終了後、レーザー光の照射を行うことにより、ドーピングした元素の活性化と、ドーピング時に生じた被ドーピング領域の損傷のアニールとを行う。
【0034】
こうして図1(A)に示す状態を得る。次に、レジストマスク100を除去し、新たにレジストマスク122を形成する。(図1(B))
【0035】
そしてこの状態において、今度PH3 を原料ガスとしたプラズマドーピング法を用いて、リン(P)のドーピングを行う。この工程は、チャネル領域とドレイン領域との間、さらにチャネル領域とソース領域との間に低濃度不純物領域(高抵抗領域)((D)の131、132で示される)を形成するために行われる。従って、その条件は、低濃度不純物領域を形成するための条件でもって行う。
【0036】
この工程で123と125の領域にドーピングが自己整合的に行われる。後にこれらの領域の一部(チャネルに隣接する一部)が低濃度不純物領域となる。またこれらの領域の他部がソース及びドレイン領域となる。
【0037】
こうして図1(B)に示す状態を得る。次にレジストマスク122を除去し、酸化珪素膜126をプラズマCVD法により、5000Åの厚さに成膜する。こうして図1(C)に示す状態を得る。
【0038】
そして垂直異方性を有するドライエッチング法によって、酸化珪素膜126をエッチングする。この際、エッチング条件を適時選択することにより、127、128、129、130で示されるサイドウォールと呼ばれる酸化珪素でなる残存物を形成することができる。この残存物は、活性層に対する不純物のドーピング時おけるドーパントイオンの遮蔽物として機能する。(図1(D))
【0039】
また、ゲイト絶縁膜を構成する酸化珪素膜105の露呈した部分も酸化珪素膜126のエッチング後に引き続いてエッチングされる。こうして図1(D)に示す状態を得る。
【0040】
127、128、129、130で示されるサイドウォールを形成したら、リン(P)のヘビードーピングをプラズマドーピング法でもって行なう。この工程は、弱いN型を有する領域123と125の一部をNTFTのソース及びドレイン領域として利用できる程度にその導電型を強め、かつ先にボロンがドーピングされたPTFTの活性層の領域がN型に反転しない条件でもって行う。
【0041】
具体的には、(A)で示される工程におけるボロンのドーズ量より、(D)で示される工程におけるリンのドーズ量を少ないものとし、137や138の領域において、導電型がP型からN型へと反転しない条件とする。
【0042】
この工程の結果、135、136で示される領域がNTFTのソース及びドレイン領域となる。また、この工程において、137と138の領域には、リンのドーピングが行なわれるが、その際、これらの領域はP型を維持する。即ち、N型には反転しない。
【0043】
即ち、(A)の工程におけるボロンのドーピング条件と(D)の工程におけるリンのドーピング条件とは、(A)の工程においてP型となった137と138の領域が(D)の工程において、その導電型が反転しないようなものとして設定する。
【0044】
ドーピングの終了後、レーザー光の照射を行なうことにより、ドーピングがされた領域のアニールを行なう。
【0045】
こうすることにより、NTFTのソース領域135、高抵抗領域(低濃度不純物領域)131と132、ドレイン領域136が自己整合的に形成される。ここで、ドレイン領域136側の高抵抗領域132がLDD領域と称される領域となる。
【0046】
また、PTFTのソース領域138、134(ソース領域はこの2つの領域でもって構成される)と、ドレイン領域137、、133(ドレイン領域はこの2つの領域でもって構成される)が自己整合的に形成される。
【0047】
ここで、ソース領域を構成する138の領域とドレイン領域を構成する137の領域は、リンが相当量ドーピングされたP型の領域である。即ち、(D)の工程において行なわれたリンのドーピングにおいて、P型からN型へと反転せず、P型のまま残存した領域である。
【0048】
他方、ソース領域を構成する134の領域とドレイン領域を構成する133の領域は、リンがドーピングされていない、またはより低濃度にドーピングがされている(これは、ドーピング時のイオンの回り込みを考慮するかどうかによって決まる)P型の領域である。
【0049】
こうして図1(D)に示す状態を得る。次に図2(A)に示すように、層間絶縁膜として、窒化珪素膜139をプラズマCVD法により2000Åの厚さに成膜する。さらに、ポリイミド樹脂でなる膜140を成膜する。
【0050】
こうして図2(A)に示す状態を得る。さらにコンタクトホールの形成を行い、NTFTのソース電極141、ドレイン電極142、PTFTのソース電極143、ドレイン電極142を形成する。
【0051】
こうして図2(B)に示す状態を得る。図から明らかなように、ドレイン電極は両TFTにおいて共通になっており、CMOS構造が構成されている。
【0052】
〔実施例2〕
本実施例は、実施例1に示す構成において、NTFTに形成される高抵抗領域を低濃度不純物領域ではなく、オフセットゲイト領域とする例である。即ち、高抵抗領域を特にドーピングをしない領域で構成する場合の例である。
【0053】
本実施例を実現するには、図1(B)に示す工程におけるリンのライトドーピングを行わなければよい。こうすると、131と132の領域をチャネル同じ導電型を有する高抵抗領域とすることができる。本実施例の場合、図1(B)の工程におけるレジストマスク122を省くことができ、工程を削減に効果を得ることができる。
【0054】
【発明の効果】
本明細書で開示する発明を利用することにより、NTFTには高抵抗領域を配置し、PTFTには高抵抗領域を配置しない構成を、少ないマスク数で実現することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 NTFTの活性層
104 PTFTの活性層
105 ゲイト絶縁膜(酸化珪素膜)
106 ゲイト電極(アルミニウム電極)
107 陽極酸化膜(酸化アルミニウム膜)
108 ゲイト電極(アルミニウム電極)
109 陽極酸化膜(酸化アルミニウム膜)
110 チャネル領域
120 ドレイン領域(P型領域)
121 ソース領域(P型領域)
122 レジストマスク
123 N- 型領域
124 チャネル領域
125 N- 型領域
126 レジストマスク
127 酸化珪素でなるサイドウォール
128 酸化珪素でなるサイドウォール
129 酸化珪素でなるサイドウォール
130 酸化珪素でなるサイドウォール
131 低濃度不純物領域
132 低濃度不純物領域
133 ドレイン領域(P型領域)
134 ソース領域(P型領域)
135 ソース領域(N型領域)
136 ドレイン領域(N型領域)
137 ドレイン領域(P型領域)
138 ドレイン領域(P型領域)
139 窒化珪素膜
140 ポリイミド樹脂膜
141 ソース電極
142 ドレイン電極
143 ソース電極
Claims (2)
- Pチャネル型の薄膜トランジスタとNチャネル型の薄膜トランジスタとを作製する方法であり、
絶縁表面を有する基板上にP及びNチャネル型の薄膜トランジスタの活性層を形成し、
前記P及びNチャネル型の薄膜トランジスタの活性層上にゲイト絶縁膜を形成し、
前記P及びNチャネル型の薄膜トランジスタのゲイト絶縁膜上にゲイト電極を形成した後、
前記Nチャネル型の薄膜トランジスタの活性層上にマスクを形成した後に前記Pチャネル型の薄膜トランジスタのソース及びドレイン領域にP型を付与する不純物をドーピングする第1のドーピング工程を行い、
前記Pチャネル型の薄膜トランジスタの活性層上にマスクを形成した後に前記Nチャネル型の薄膜トランジスタのソース及びドレイン領域にN型を付与する不純物を前記第1のドーピング工程よりも低い濃度でドーピングする第2のドーピング工程を行い、
前記P及びNチャネル型の薄膜トランジスタのゲイト電極のそれぞれの側面に、前記P及びNチャネル型の薄膜トランジスタ上に形成された酸化珪素膜をドライエッチングすることにより、サイドウォールを形成し、
前記P及びNチャネル型の薄膜トランジスタのソース及びドレイン領域に前記サイドウォール及びゲイト電極をマスクとしてN型を付与する不純物を前記第2のドーピング工程よりも高い濃度でドーピングする第3のドーピング工程を行うことを特徴とする半導体装置の作製方法。 - 請求項1において、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタとに共通のドレイン電極を形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30595896A JP3841897B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30595896A JP3841897B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135470A JPH10135470A (ja) | 1998-05-22 |
JP3841897B2 true JP3841897B2 (ja) | 2006-11-08 |
Family
ID=17951351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30595896A Expired - Fee Related JP3841897B2 (ja) | 1996-10-30 | 1996-10-30 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3841897B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051661A (ja) | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | D/a変換回路および半導体装置 |
US7829394B2 (en) | 2005-05-26 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
1996
- 1996-10-30 JP JP30595896A patent/JP3841897B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10135470A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100509662B1 (ko) | 액티브 매트릭스형 디스플레이장치 및 그 제조방법 및 반도체장치의 제조방법 | |
KR100195596B1 (ko) | 박막트랜지스터 반도체장치 및 액정표시장치 | |
JP3946545B2 (ja) | Cmos薄膜トランジスタの製造方法 | |
US7572685B2 (en) | Method of manufacturing thin film transistor | |
US7709904B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
US7317209B2 (en) | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same | |
JP3643025B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
JP3841897B2 (ja) | 半導体装置の作製方法 | |
KR100635067B1 (ko) | 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법 | |
JPH06260499A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR100290900B1 (ko) | 정전기 보호용 트랜지스터의 제조 방법 | |
KR100441436B1 (ko) | 투과율이 향상된 평판표시장치 및 그의 제조방법 | |
JP3949650B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
KR20040058714A (ko) | 액정 표시 장치의 박막 트랜지스터 제조 방법 | |
JP4931411B2 (ja) | 半導体装置 | |
JP2004056025A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
JPH07193245A (ja) | 薄膜トランジスタの製造方法 | |
JP2001036097A (ja) | 半導体装置 | |
JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
US20060263954A1 (en) | Method of forming thin film transistor | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2004064056A (ja) | 半導体集積回路の作製方法 | |
KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |