JP3836150B2 - マルチプレクサ回路 - Google Patents
マルチプレクサ回路 Download PDFInfo
- Publication number
- JP3836150B2 JP3836150B2 JP52110197A JP52110197A JP3836150B2 JP 3836150 B2 JP3836150 B2 JP 3836150B2 JP 52110197 A JP52110197 A JP 52110197A JP 52110197 A JP52110197 A JP 52110197A JP 3836150 B2 JP3836150 B2 JP 3836150B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- multiplexer
- drive
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
- H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
本発明は、電気素子のアレイのアドレスに関係し、このようなアレイを駆動するマルチプレクサ回路に関係する。特に、本発明は、薄膜回路網によって形成された装置素子のアレイ用の行マルチプレクサに関係する。前記装置素子を、大面積画像センサの画像センサ素子(例えば、光電ダイオード)か、フラットパネルディスプレイ(例えば、液晶ディスプレイ)の表示素子か、いくつかの他の形式の装置素子としてもよい。
行および列における装置素子のアレイのアドレスは、各々の素子を行および列の特定の対に関係させることを必要とする。画像センサの場合において、300dpi(1インチ当たりのドット数)の解像度が要求されると、A4大面積画像センサに関して、(A4ページの長い方と平行の行を用いて)各々2500および3500の行および列が必要となる。したがって、前記大面積回路との相互接続の形成において問題が生じ、集積回路に対する接続部の数を減らすために、前記大面積回路と共に集積されたマルチプレクサ回路の使用が必要になる。
欧州特許出願公開明細書第0633542号は、行および列に配置され、行および列導体に結合された装置素子のアレイを具えるこのような電子装置を開示している。前記行導体を、各々、リセットラインおよび選択ラインを具えるマルチプレクサ回路に接続する。前記2つのラインを、各々の行導体に対して1対の直列に接続されたダイオードによって互いに接続する。前記行導体を前記2つのダイオードの接続点に接続し、その結果、ある行導体に関係する2つのダイオードが導通状態にある場合、前記行導体を前記2つのダイオードの分圧器作用によって規定された電圧に保持する。前記ダイオードを、対応する光源の配置からの照明によって素子状態から導通状態に切り替わる光電ダイオードとする。欧州特許出願公開明細書第0633542号が画像センサ画素として光電ダイオードおよびスイッチングダイオードを有する画像センサアレイに関係する場合、欧州特許出願公開明細書第0633542号に記載の発明は、前記行マルチプレクサ回路をダイオードと共に、前記アレイの装置素子と同じ技術形式を使用して製作することを可能にする。しかしながら、前記行マルチプレクサ回路は、前記光源を該マルチプレクサ回路の光電ダイオードに整列させることを必要とする。使用する光源の形式に応じて、前記光源の切り替えは、前記マルチプレクサ回路の切り替えにおいて望ましくない遅延をもたらすかもしれない。
本発明は、動作が光学的切り替えよりも電気的切り替えを使用し、ダイオードを基礎とする技術を使用して製作することができ、高いマルチプレクサ比を与えるアレイ用マルチプレクサ回路を提供しようとするものである。
本発明によれば、複数の電気素子をアドレスし、保持電圧または選択電圧を関係する電気素子に各々が与える複数の切り替え回路を具えるマルチプレクサ回路において、各々の前記切り替え回路が、前記関係する電気素子に接続された出力部と、前記出力部を前記選択電圧に駆動する駆動回路と、前記出力部を前記保持電圧に駆動する保持回路とを含み、各々の前記切り替え回路が、各々の第1制御レベルおよび各々の第2制御レベルを有する複数の選択制御入力部を具え、前記制御入力部のすべてを前記第1制御レベルに駆動して前記駆動回路をイネーブルにし、前記制御入力部の1つまたはそれ以上を前記第2制御レベルに駆動して前記駆動回路をディセーブルにし、各々の切り替え回路が、該マルチプレクサ回路の複数の制御ラインから選択された選択制御入力部の異なった組み合わせを具えることを特徴とするマルチプレクサ回路が提供される。
本発明のマルチプレクサにおいて使用されるマルチプレクサスイッチは、前記制御入力部のすべてが第1制御レベルにある場合のみターンオンする(前記駆動回路がイネーブルになる)。したがって、各々の切り替え回路が多数のnの制御入力部を有する場合、前記マルチプレクサのnの制御ラインを前記第1レベルに設定する結果として、個々の切り替え回路が活性化する。したがって、前記マルチプレクサ比は、前記マルチプレクサ回路の制御ラインの合計数からnラインを選択する可能な方法の数と同等であり、これは高いマルチプレクサ比を生じる。
前記保持回路は、前記駆動回路がイネーブルの場合、ディセーブルでもよく、前記駆動回路がディセーブルの場合、イネーブルでもよい。結果として、前記保持および選択電圧を別個に選択可能としてもよい。
第1の実施例において、前記選択制御入力部が、選択制御入力部の関係する対と、選択制御入力部の各々の対からの一方の入力部を具える選択制御入力部の第1のグループと、選択制御入力部の各々の対からの他方の入力部を具える選択制御入力部の第2のグループとを具え、選択制御入力部の各々の対をこれらの各々の第1または第2制御レベルにほぼ同時に駆動し、前記駆動回路が、前記制御入力部の第1のグループのすべてが前記第1制御レベルにある場合、前記選択電圧を前記出力部に与えるANDゲートを含み、前記保持回路が、前記制御入力部の第2のグループのいずれかが前記第2制御レベルにある場合、前記保持電流を前記出力部に与えるORゲートを具えることを特徴とする。
前記駆動回路用ANDゲートおよび前記保持回路用ORゲートの使用は、ANDゲートおよびORゲートをダイオードを基礎とする回路を使用して製作できることから、前記マルチプレクサ回路をすべてダイオード技術によって製作することを可能にする。
好適には、前記保持回路の出力部および前記駆動回路の出力部の各々は、分圧器配置を具える。これは、前記保持電圧および選択電圧を、キャパシタの一定の充電または放電時間によって生じるこれら2つの電圧間の切り替えにおける遅延を最小にするために、分圧器によって規定することを可能にする。好適には、前記分圧装置は、ダイオード分圧器回路の形態を有する。
前記第1実施例における保持回路は、好適には、前記制御入力部の各々の関係する対間に直列に接続された少なくとも2つのダイオードを具え、切り替え素子の各々の対の接続点を前記切り替え回路の出力部に接続し、前記選択制御入力部が前記第1制御レベルに各々駆動されている場合、前記ダイオードがターンオフし、前記選択制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記関係するダイオードがターンオンし、前記出力部が前記少なくとも1対の選択制御入力部の第2制御レベルの各々の値によって決定されるようにする。
この装置は、前記保持回路のダイオード分圧器出力を規定する。
好適には、前記第1実施例における駆動回路は、駆動入力部間に接続された第1および第2の直列に接続された駆動切り替え回路を具え、2つの前記駆動切り替え回路の接続点を前記切り替え回路の出力部に接続し、(上述した)前記選択制御入力部の2つのグループの一方を前記第1駆動切り替え回路に接続し、前記選択制御入力部の他方のグループを前記第2駆動切り替え回路に接続し、前記制御入力部が前記第1制御レベルに各々駆動されている場合、前記第1および第2駆動切り替え回路がターンオンし、前記出力が前記第1および第2駆動入力部の各々の値によって決定され、前記制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記第1および第2駆動切り替え回路がターンオフするようにする。
この方法において、前記駆動回路によって与えられる選択電圧は、前記2つの駆動切り替え回路の中間点において規定される電圧を具える。好適には、各々の駆動切り替え回路は、前記関係する制御入力部および前記駆動切り替え回路の制御ポート間に接続された第1ダイオードと、前記駆動切り替え回路の制御ポートおよび前記切り替え回路の出力部間に接続された第2ダイオードとを具えるANDゲートを含み、前記選択制御入力部を各々のダイオードを介して前記制御ポートに各々接続し、電流が、前記駆動切り替え回路のオン状態において前記駆動入力部および前記切り替え回路の出力部間に流れ、前記駆動切り替え回路のオフ状態において前記駆動入力部および1つまたはそれ以上の前記制御入力部間に流れ、前記第2ダイオードが逆バイアスされるようにする。
この方法において、前記駆動回路の出力部を、ダイオード間で規定される分圧器出力部とする。
前記駆動入力部は、各々が複数の前記電気素子を有する複数のブロックに分割されている前記電気素子を有するブロック選択ラインを具えてもよい。
第2実施例において、前記駆動回路はANDゲートを具え、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記ANDゲートの出力部を前記関係する電気素子に結合し、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、前記ANDゲートの出力部を前記電気素子から絶縁し、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持回路が保持電圧を前記電気素子に与える。
再び、ANDゲートの使用は、前記回路をすべてダイオード技術によって製作することを可能にする。また、前記ANDゲートの出力部を、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、順方向バイアスされ、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、逆バイアスされる各々のダイオードを経て前記関係する電気素子に結合してもよい。この方法において、ダイオードは、前記駆動回路の前記保持回路からの絶縁を与える。
前記保持回路は、好適には、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持電圧を規定し、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記駆動回路との組み合わせにおいて、前記出力部における電圧を規定する、電圧源の形態におけるダイオードを基礎とする回路も具える。
再び、前記切り替え回路を、各々が前記駆動回路のANDゲート用の個々の電源を実際に有するブロックにおいて配置してもよい。
本発明のこれらおよび他の態様とこれらの利点とを、添付した図の参照と共に、例としてここに記載する本発明の実施例において特に説明する。
図1は、画像センサ画素の動作を説明する図である。
図2は、行駆動回路がマルチプレクサ切り替え回路を含む慣例的な画像センサ装置を示す。
図3は、本発明によるマルチプレクサ切り替え回路の第1実施例を示す。
図4は、図3の切り替え回路を動作する電圧レベルを与える表である。
図5は、本発明によるマルチプレクサ切り替え回路の第2実施例を示す。
図6は、図5の切り替え回路を動作する電圧レベルを与える表である。
図7は、前記第1実施例のスイッチを使用する本発明によるマルチプレクサ回路を示す。
図8は、前記第2実施例のスイッチを使用する本発明によるマルチプレクサ回路を示す。
図9は、ブロックに分割された出力部を有するマルチプレクサ用の前記第1実施例のスイッチを基礎とする、本発明による第2マルチプレクサ切り替え回路を示す。
図10は、図9のマルチプレクサ切り替え回路を使用するマルチプレクサ回路配置を示す。
図11は、ブロックに分割された出力部を有するマルチプレクサにおける前記第2実施例の切り替え回路の使用を示す。
図12は、異なったマルチプレクサ回路配置に関して、2500行において配置された画像センサ素子のアレイをアドレスするのに必要なマルチプレクサ入力部の数を示す表である。
同様の参照符を本文を通じて同様の部分を指示するのに使用したことを、もちろん理解すべきである。
図3に示すように、本発明は、個々の電気素子(行14)をアドレスすることができるスイッチ26を具えるマルチプレクサ回路を提供する。各々の切り替え回路は、選択パルスを供給する駆動回路110と、保持パルスを行14に供給する保持回路120とを含む。これら2つの回路の出力を分圧器配置によって規定し、図3の例において、前記保持回路および駆動回路を、制御入力部28を使用して、相互排他的にイネーブルおよびディセーブルにする。
図1は、画像センサ10の形態における既知の電荷蓄積装置の4つの画素の一例を示す。4つの画素12のみを示したが、画像センサ10は、関係する行導体14および列導体16を有する画素の行および列の2次元マトリックスを具える。
各々の画素12は、関係する行導体14および列導体16間に直列に結合された光電ダイオードPDおよびスイッチングダイオードSDを具える。図示した例において、スイッチングダイオードSDおよびフォトダイオード16を互いにカソード結合して配置したが、これらを逆に接続してもよい。キャパシタCを、光電ダイオードPDの両端間に結合して示す。このキャパシタCを、光電ダイオードPDの寄生キャパシタとしてもよく、画像センサ10のダイナミックレンジを増加する追加キャパシタとしてもよい。
図2に示す画像センサは、行ドライバ回路24に加え、各々の画素12から関係する列導体16に伝送された電荷を読み取る電荷感知増幅器を含む列回路22を具える。本発明は、行ドライバ回路網に対するインタフェースとしての使用に特に好適なマルチプレクサに関係する。行ドライバ回路24内でのマルチプレクサ回路の使用についての一般的な原理は既知であり、図2において説明する。行ドライバ回路24は、マルチプレクサスイッチ26を含み、このスイッチ26に制御ライン28を供給する。制御ライン28に印加される信号は、個々のマルチプレクサスイッチ26を活性化することができ、その結果、画素12の個々の行14を選択することができる。もちろん、制御ライン28の数は、行14の数よりも、したがって切り替え回路26の数よりも大幅に少ない。
種々のマルチプレクサ回路が提案されており、これらは、行ドライバ回路24が前記画像センサアレイの基板に集積されず、その結果、相互接続部を各々の行14および行ドライバ回路24間に設けなければならないという問題に関係する。前記画像センサアレイの基板に集積できるマルチプレクサ回路26の使用は、前記画像センサアレイに形成しなければならない接続部の数を減少させる。
本発明は、前記第面積アレイの基板への集積に適し、高いマルチプレクサ比を与えるマルチプレクサ回路と、特にマルチプレクサスイッチに関係する。
図3は、本発明による第1マルチプレクサスイッチ26を示す。
マルチプレクサスイッチ26の目的は、選択電圧または保持電圧を行導体14に選択的に与えるアドレス回路として作用することである。この目的のために、切り替え回路26は、選択電圧を行導体14に与える駆動部分110と、保持電圧を行導体14に与える保持部分120とを含む。
マルチプレクサスイッチ26は、制御ライン28の2つの組、すなわち、イネーブルであるマルチプレクサスイッチ26のドライバ部分110または保持部分120を制御する第1の組28Aと、マルチプレクサスイッチ26を全体としてターンオンするかまたはターンオフするかを決定する第2の組28Bとを有する。
スイッチ26のドライバ部分110は、第1端子Bおよび第2端子B’間に延在する4つの直列に接続されたダイオードD1ないしD4を具える。2つの端子BおよびB’は、以下に説明するように、行導体14に印加すべき前記選択電圧を共に規定する。行導体14を、4つのダイオードD1ないしD4の連続の中間点、すなわち、ダイオードD2およびD3間に接続する。第1ノードN1をダイオードD1およびD2間に規定し、第2ノードN2をダイオードD3およびD4間に規定する。ダイオードD1ないしD4を同じ極性で直列に接続し、その結果、電流は、前記ダイオードがすべて順方向バイアスされている場合、端子Bおよび端子B’間を流れることができる。このような場合において、行導体14に印加すべき電圧は、ダイオードD2およびD3が同様のスイッチング特性を有するとして、ノードN1における電圧およびノードN2における電圧の中間値として規定される。
制御ラインの第1の組28Aを、端子X、Y、Zの第1のグループと、端子X’、Y’、Z’の第2のグループとに分割する。スイッチ26のドライバ部分110は、第1ノードN1と、制御ラインの第1のグループX、Y、Zとを各々接続するダイオードD5、D6、D7をさらに具える。ダイオードD5、D6、D7を、各々が、端子Bから、ダイオードD1、D5、D6、D7を経て、制御ラインの第1のグループX、Y、Zの関係する制御ラインへの電流経路を規定することができるようにする。
同様に、ドライバ部分110は、端子X’、Y’、Z’の第2のグループと第2ノードN2とを接続するダイオードD8、D9、D10を具える。この方法において、ダイオードD8、D9、D10は、制御ラインX’、Y’、Z’の第2のグループから、ダイオードD4を経て、端子B’への導通経路を与えることができる。
ダイオードD1、D5、D6およびD7の組み合わせを、ANDゲートと見なすことができる。したがって、制御ラインX、Y、Zが(端子Bに比較して)各々ハイであり、その結果、ダイオードD5、D6およびD7が逆バイアスされている場合、ノードN1における電圧は端子Bによって決定され、制御ラインX、Y、Zのいずれかが(端子Bに比較して)ロウの値に駆動されている場合、ノードN1における電圧はプルダウンされる。
同様に、制御ラインX’、Y’、Z’のいずれかが(端子B’に比較して)ハイである場合、電流が制御ラインX’、Y’またはZ’と端子B’との間を流れ、したがって、ノードN2の電圧がハイに引かれることから、ダイオードD4、D8、D9およびD10をORゲートと見なすことができる。制御ラインX’、Y’、Z’のすべてが(端子B’に比較して)ロウである場合、ダイオードD8、D9およびD10は導通せず、ノードN2における電圧は端子B’によってのみ決定される。
保持部分120は、直列に接続されたダイオードの多数の対、D11、D11’、D12、D12’およびD13、D13’を具える。前記直列に接続されたダイオードの各々の対は、第2のグループX’、Y’、Z’からの制御ラインと第1のグループX、Y、Zからの関係する制御ラインとの間に延在する。前記ダイオードの各対の接続点を行導体14に接続する。第1のグループX、Y、Zからの各々の制御ラインが第2のグループX’、Y’、Z’における関係する制御ラインより高い電位にある場合、前記ダイオードの対のすべてが逆バイアスされ、保持部分120は行導体14に印加された電圧の影響を受けない。しかしながら、第1のグループX、Y、Zからいずれかの制御ラインが第2のグループX’、Y’、Z’における関係する制御ラインより低い電位にある場合、前記ダイオードの関係する対は導通し、行導体14における電圧は前記ダイオードの対の分圧作用によって規定される。したがって、前記関係する制御ラインのいずれかの対がある条件を満足する場合、保持電圧を与えることから、保持部分120をORゲートと見なしてもよい。
図3に示すスイッチ26の動作は以下の通りである。制御ライン28を、上述したように、制御ラインの関係する対X、X’、Y、Y’およびZ、Z’に配置する。したがって、制御ラインの第1の組28Aの第1のグループX、Y、Zからのある制御ラインは、制御ラインの第1の組28Aの第2のグループX’、Y’、Z’からのある制御ラインに関係する。各々の制御ラインは、第1レベルおよび第2レベルを有し、制御ラインの関係する対をほぼ同時に切り替える。さらに、前記第1グループにおける制御ラインがハイレベルである場合、前記第2グループにおける関係する制御ラインはロウレベルであり、逆もまた同様である。したがって、保持部分120を選択すると、前記電圧は、制御ラインの対、例えば、XおよびX’が前記第1レベル(XがハイでX’がロウ)である場合、前記ダイオードの関係する対D11、D11’が双方とも逆バイアスされ、行導体14から絶縁されるように取決められる。代わりに、前記制御ラインの対が前記第2レベル(XがロウでX’がハイ)である場合、前記ダイオードの関係する対D11、D11’は導通し、行導体14の電圧は、X’に関してのハイレベルとXに関してのロウレベルの中間値において規定される。この電圧を取決め、行導体14に対する保持電流を表す。さらに、制御ラインの第1のグループX、Y、Zに印加されるレベルは等しく、制御ラインの第2のグループX’、Y’、Z’に印加される電圧レベルも等しい。この方法において、第1の組28Aからの制御ラインの1つまたはそれ以上の対が前記第2レベルに駆動されている場合、行導体14は前記行に対する保持電圧に保持される。したがって、保持部分120を、制御ラインの第2のグループX’、Y’、Z’のいずれかがハイに駆動されている場合、行導体14を前記保持電圧に駆動するORゲートと見なすことができる。
駆動部分110を制御ライン28によっても制御する。この場合において、制御ラインの第1のグループX、Y、Zのすべてがハイであり、したがって、第2のグループX’、Y’、Z’のすべてがロウである場合、ダイオードD5、D6およびD7によって規定されるANDゲートはターンオンし、その結果、ノードN1の出力部は端子Bによってハイに駆動され、ダイオードD8、D9およびD10によって規定されるORゲートはターンオンし、その結果、ノードN2の出力部は端子B’によってロウに引かれる。この場合において、ダイオードD5ないしD10は、すべて逆バイアスされ、ノードN1およびN2における電圧に影響しない。結果として、列導体14における電圧は、単に端子BおよびB’における電圧の中間値である。もちろん、これは、端子Bが端子B’より高い電圧であることを仮定している。スイッチ26をターンオフすべき場合、制御ラインBをロウに切り替え、制御ラインB’をハイに切り替え、この可能性を以下により詳細に説明する。
したがって、保持部分120および駆動部分110の動作は相互排他的であり、すなわち、前記駆動部分がディセーブルの場合、前記保持部分はイネーブルであり、前記保持部分がディセーブルの場合、前記駆動部分はイネーブルである。これは、前記保持電圧および選択電圧を、前記スイッチの保持部分120および選択部分110間の相互作用なしに、相互排他的に別個に選択可能にする。以下に説明するように、この制限が存在しない場合、単純なスイッチ回路を使用することができる。明らかに、図3のスイッチに関して、前記制御ラインに対する電圧レベルを、切り替え回路26の2つの部分110、120間で干渉がないように選択しなければならない。
図4は、0ボルトの保持電圧および2.5ボルトの選択電圧を得るために、前記制御端子に印加することができる電圧のある可能な組を示す。保持部分120かターンオフする場合、制御ラインの第1のグループX、Y、Zは各々5ボルトであり、第2のグループX’、Y’、Z’は各々0ボルトであり、これは、前記制御ラインのすべてが前記第1電圧レベルである場合である。ダイオード対D11、D11’ないしD13、D13’は逆バイアスされ、行導体14における電圧の決定において作用しない。駆動入力部Bは5ボルトであり、入力部B’は0ボルトであり、その結果、4つのダイオードD1ないしD4は導通し、(ダイオードD1ないしD4に関して同様の切り替え特性として)行導体14は2.5ボルトの電位に保持される。ダイオードD5ないしD10は逆バイアスされ、前記駆動回路は実際にターンオンし、前記保持回路はターンオフする。前記駆動回路によって発生される行導体14における電圧も、ダイオード対D11ないしD14に影響しない。すなわち、行導体14における2.5ボルトの電圧レベルは、ダイオードD11ないしD13のいずれかが順方向バイアスされる原因とはならない。この場合において行導体14に印加される電圧は分圧器電位を具え、したがって、マルチプレクサスイッチ26のこの状態への切り替えは、いかなる容量性負荷の充電または放電も含まず、その結果、切り替えは迅速に起こる。
制御ライン28のいずれかが前記第2レベルに切り替わると、前記保持回路はイネーブルになり、前記駆動回路はディセーブルになる。この場合において、ダイオード対D11、D11’ないしD13、D13’の少なくとも1つが導通し、行導体14は、前記制御ラインの第2レベルの中間値である圧力に保持される。制御ラインXおよびX’が前記第2レベルに切り替わると、その結果、制御ラインXは−7.5ボルトになり、制御ラインX’は7.5ボルトになり、ダイオードD11およびD11’の中間点は、前記保持電圧に対応する0ボルトに保持される。この場合において、ダイオードD5もターンオンし、端子Bから端子Xに電流が流れ、その結果、ノードN1はこの場合において−1.25ボルト(または、ダイオードD5ないしD7が2つ以上導通した場合、−7.5Vに対する抵抗が低下することから、より低く)保持され、ダイオードD2が逆バイアスされ、それによって駆動回路110がディセーブルになる。同様に、ダイオードD8は導通し、その結果、端子X’および端子B’間で電流が流れ、ノードN2が+1.25ボルトに規定され、その結果、ダイオードD3が逆バイアスされる。保持部分120によって設定された前記行導体における0Vの電圧は、ダイオードD2およびD3の逆バイアスにおいて作用する。再び、行導体14に与えられる電圧は、ダイオード分圧器回路の結果であり、その結果、マルチプレクサスイッチ26の保持および選択状態間で、より早い切り替え速度を得ることができる。
図3に示すスイッチは、入力対B、X、YおよびZを具える8個の入力部を有する。もちろん、前記回路を、第1の組28Aにより多くの制御ラインを追加することによって拡張してもよく、その結果、例えば、10ないし12入力スイッチを構成することができる。制御ラインの数の選択は、前記マルチプレクサ回路におけるスイッチの使用と、所望のマルチプレクサ比とに依存する。
より少ないダイオードとより少ない制御端子とを必要とし、同じ動作原理を維持する代わりのスイッチ配置を図5において示す。このように、マルチプレクサスイッチ260は、行導体14に選択電圧を与える駆動部分1100と、行導体14に保持電圧を与える保持部分1200とを含む。
マルチプレクサスイッチ260は、ドライバ部分1100をイネーブルにするかどうかを制御する制御ラインの第1の組280Aと、マルチプレクサスイッチ260を全体としてターンオンまたはターンオフするかどうかを決定する第2制御ライン280Bとを有する。
この第2実施例において、スイッチ260のドライバ部分1100は、第1端子Bとスイッチ260の出力部との間に接続された2つの直列に接続されたダイオードD100およびD200を具える。第1ノードN100をダイオードD100およびD200間に規定し、前記第1実施例におけるように、ノードN100における電圧は、駆動部分1100が行導体14に印加される出力を制御するか、または、保持回路1200がこの出力電圧を決定するかを決定する。
スイッチ260のドライバ部分1100は、ノードN100と制御ライン280Aの第1のグループX、Y、Zとの間に各々接続されたダイオードD50、D60、D70も具える。前記第1実施例におけるのと同様に、ダイオードD100、D50、D60およびD70の組み合わせを、出力部としてノードN100を有するANDゲートとみなすことができる。端子Bを、前記ANDゲートの電圧電源とみなすことができる。したがって、制御ラインX、Y、Zが各々(端子Bに対して)ハイであり、ダイオードD50、D60およびD70が逆バイアスされる場合、ノードN100における電圧は端子Bによって決定され、制御ラインX、Y、Zのいずれかが(端子Bに対して)ロウ値に駆動され、ダイオードD50、D60、D70の1つまたはそれ以上が導通する場合、ノードN100における電圧はプルダウンされる。前記回路を、この結果、ダイオードD200が逆バイアスされるように配置する。
保持部分1200は、一定の高電圧源VHと一定の低電圧源VLとの間に接続された2つの直列に接続されたダイオードD300、D400を具える。したがって、保持部分1200か外部の電圧入力から絶縁されている場合、2つのダイオードD300、D400間のノードN200において一定電圧が発生する。
図5に示すスイッチ260の動作は以下の通りである。前記第1実施例におけるように、各々の制御ライン280Aはハイレベルおよびロウレベルを有する。制御ライン280Aの1つまたはそれ以上がロウに駆動されているため、駆動部分1100がディセーブルである場合、ノードN100がノードN200において絶縁された保持部分1200によって規定される一定電位より低い電位において保持されるため、ダイオードD200は逆バイアスされる。結果として、駆動部分1100は、実際には保持部分1200から絶縁され、その結果、前記保持部分のみが行導体14における電圧を規定する。したがって、ハイおよびロウ端子VH、VLにおける電圧を、ノードN200における電圧が必要な保持電圧に等しくなるように規定する。この場合において、スイッチ260は有効にターンオフする。前記第1実施例におけるように、行導体14における電圧は、2つのダイオードD300およびD400を具える分圧器によって規定される。同様に、第2端子280Bがロウ値に駆動されると、ダイオードD100およびD200は両方とも逆バイアスされ、行導体14における電圧は、再び、保持部分1200によって規定される。これは、マルチプレクサスイッチ260が全体としてターンオフする場合であり、これは、前記スイッチが、動作を選択されないスイッチのブロックにある場合であり、以下にさらに説明する。
上述したように、スイッチ260は、第1の組280Aの制御入力部X、Y、Zの各々がハイに駆動されている場合、ターンオンする。これはダイオードD50、D60、D70を逆バイアスする効果を有し、その結果、これらは、ノードN100における電圧の決定において作用しない。この場合において、制御ライン280Bがハイであり、前記スイッチが全体としてターンオンする場合、駆動部分1100および保持部分1200は、行導体14に対する行電圧を規定するために相互に作用し合う。したがって、ノードN200における電圧は、もはや端子VHおよびVLのみによっては決定されず、2つのダイオードD100およびD200が作用するようになる。行導体14における出力電圧は、ダイオードD300が逆バイアスされている場合、端子BおよびVLにおける電圧間に接続されたダイオードD100、D200およびD400の分圧器作用によって規定される。これは、前記選択電圧が端子VHより高い場合の状況である。しかしながら、前記選択電圧が端子VHより低い場合、ダイオードD300は順方向バイアスされ、前記適切な電圧の決定において作用する。しかしながら、どちらの場合においても、行導体14に印加される電圧は、保持部分1200のみによって与えられるよりも増加する。
ドライバ部分1100および保持部分1200の動作は、もはや相互排他的ではない。したがって、ドライバ部分1100および保持部分1200を構成するダイオードの設計は、列導体14に印加すべき所望の保持電圧および選択電圧を達成するために、組み合わせにおいて考察しなければならない。しかしながら、図5に示すマルチプレクサスイッチ260の単純化した構造は、各々のスイッチに必要なダイオードの数を減らすことができ、前記マルチプレクサ回路に与えなければならない制御ラインの合計数も減らすことができる。
図6は、前記ダイオードのすべてが同じ切り替え特性を有するとして、0ボルトの保持電圧および2ボルトの選択電圧を得るために、前記第2実施例のマルチプレクサスイッチ260の制御端子に印加することができる電圧の可能な組を示す。
前記状況を採用すると、前記スイッチが全体としてターンオンする場合、端子280Bにおける電圧は10ボルトである。個々のスイッチがターンオフすると、端子X、Y、Zは各々ロウに−12ボルトに駆動され、その結果、ノードN100は負の電位になり、ダイオードD200は逆バイアスされ、保持部分1200は0ボルトの電圧を行導体14に印加する。代わりに、端子X、Y、Zが各々ハイに12ボルトに駆動されると、ダイオードD50、D60、D70はすべて逆バイアスされ、その結果、前記出力電圧はダイオードD100、D200およびD400から決定される。これら3つのダイオードは、端子Bにおける10ボルトの電位と、端子VLにおける−2ボルトとの間に延在し、その結果、行導体14における電圧が2ボルトになる。それによって、ダイオードD300は、行導体14に対する前記選択電圧の決定において影響しない。
端子Bが−15ボルトの電位に切り替わることによって、前記スイッチが全体としてターンオフすると、ノードN100は、端子X、Y、Zに印加される信号に係わりなく負の電位になり、それによって、駆動部分1100は行導体14における電圧の決定において影響しない。当業者には、図6で与えた電圧レベルは、可能な選択子の単なる一例であることが明らかであろう。ダイオードD300は、行導体14における電圧の決定において影響してもよく、行導体14における所望の電圧レベルを達成するために、前記種々のダイオードを異ならせてもよい。しかしながら、前記所望の出力電圧を達成するために、保持部分1200および駆動部分1100に関する制御レベルを別々に選択することはできない。
図7は、図3に示すスイッチを使用するマルチプレクサ構造を示す。説明の目的のために、各々のスイッチを、もう一度、第1の組28Aにおける制御ライン28の3つの対を具えるように選択する。マルチプレクサ回路30を、説明の目的のため、アレイの4つの行のみをアドレスするものとして示す。明らかに、前記マルチプレクサ回路は、数100または数1000の位の非常に多くの数の行をアドレスするものである。得ることができるマルチプレクサ比を以下に説明する。
マルチプレクサ回路30は、組32Aからの1つと組32Bからの1つとを具えるアドレスラインの対に分割されたアドレスライン32を具える。これらのようなアドレスラインの各々の対を同時に切り替える。
上述したように、各々のマルチプレクサ回路26は、前記制御ラインのすべてが図4に示す第1レベルである場合にのみ、選択電圧をその関係する行導体Rに与える。これは、制御ラインの第1のグループX、Y、Zのすべてがハイでなければならず、制御ラインの第2のグループX’、Y’、Z’のすべてがロウでなければならないことを意味する。図7に示すマルチプレクサ30において、アドレスライン32の4つの対のみが存在し、上述したように、各々のマルチプレクサスイッチ26は制御ライン28Aの3つの対を具える。各々のマルチプレクサスイッチ26をアドレスライン32の異なった組み合わせに接続し、アドレスライン32の3つの対のいずれかが前記第1レベルに駆動された場合、1つのマルチプレクサスイッチがターンオンし、関係する行Rを前記選択電圧に駆動するようにする。
数学的に、このアドレス機構によって与えられる組み合わせの数は、合計PからのRの対象の選択と等価であり、ここで、Rは第1の組28Aにおける制御ライン28の対の数を表し、Pはアドレスライン32の対の数を表す。組み合わせMの数は、
によって与えられる。
図5に示すマルチプレクサ30において、Pは4であり、Rは3であり、図5に各々示す4つの可能な組み合わせを与える。前記マルチプレクサ回路に対する入力の数は、2P+2(駆動ラインBおよびB’と共にアドレスライン32のP対)である。
実際の画像センサにおいて、2500程度の行が存在するかもしれない。この数の行を、14対のアドレスライン32を有し、各々が制御ラインの第1の組28Aにおいて7対の制御ラインを有するマルチプレクサスイッチを有するマルチプレクサを使用してアドレスすることができる。このような回路を使用してアドレスすることができる行の合計数は3432であり、前記マルチプレクサは30の入力のみを必要とする。
図8は、図5に示すスイッチを使用するマルチプレクサ構造を示す。前記マルチプレクサは、図7に示すものと極めて類似した構造を有するが、制御入力部の配置が僅かに異なる。このように、マルチプレクサ回路300は、マルチプレクサスイッチ260の制御ライン280Aの第1のグループを規定するアドレスライン320を具える。各々のマルチプレクサスイッチ260を、再び、アドレスライン320の異なった組み合わせに接続し、3つのアドレスライン320のいずれかがハイレベルに駆動された場合、1つのマルチプレクサスイッチがターンオンし、関係する行Rを前記選択電圧に駆動するようにする。数式1を再び用い、ここで、Rは第1のグループ280Aにおける制御ラインの数を表し、Pはアドレスライン320の数を表す。再び、Pは4であり、Rは3であり、図8に各々示す4つの可能な組み合わせを与える。しかしながら、前記マルチプレクサ回路に対する入力の数は、ここではP+3である。より多くの数の行をアドレスできるようにするために、制御ラインの数を増加するにつれて、前記第2実施例のスイッチを使用するマルチプレクサに対する入力の数は、前記第1実施例のスイッチを使用するマルチプレクサ回路に必要な入力の数よりも意味のある程度少なくなる。
図7または8の配置による1つの問題は、マルチプレクサ回路30または300の各々のスイッチ26または260において電流が常に流れることである。前記第1実施例において、スイッチ26がオン状態にある場合、ダイオードD1ないしD4を電流が流れ、これは、もちろん、行導体14に対して所望の出力を生じさせる。しかしながら、保持またはオフ状態にあるスイッチ26の各々も、ダイオードD1とダイオードD5ないしD7の1つまたはそれ以上とを流れる連続電流と、ダイオードD4とダイオードD8ないしD10の1つまたはそれ以上とを流れる連続電流とを有する。結果として、前記マルチプレクサを流れる合計の電流は、望ましくなく大きくなるかもしれない。特に、ダイオードD1ないしD4は、選択パルスが行導体14に印加された場合、十分短い時間において前記画像センサアレイの行キャパシタンスを充電するのに十分なほど大きくする必要がある。この行キャパシタンスは、100pF位大きいかもしれない。結果として、意味のある程度の電流がダイオードD1およびD4を流れるかもしれず、マルチプレクサスイッチ26がオフ状態にある(すなわち、前記保持電圧を発生する)場合であっても、この電流をダイオードD5ないしD7およびD8ないしD10によって流さなければならない。
前記第2実施例を選択すると、スイッチ260がオン状態にある場合、ダイオードD100、D200、D400(および、あるいはD300)は、行導体14に印加すべき選択電圧と、これらのダイオードの各々を流れる電流とを決定する。しかしながら、オフ状態におけるスイッチに関してさえ、ダイオードD200を逆バイアスするためにノードN100をより低い電位に駆動するために、電流が、ダイオードD100と、ダイオードD50、D60またはD70の1つまたはそれ以上とを流れなければならない。再び、D100を、前記画像センサの行キャパシタンスを充電するのに十分なほど大きくする必要があり、したがって、オフ状態におけるスイッチ260を、意味のあるほどの電流が流れるかもしれない。
マルチプレクサ30または300において流れる合計の電流を、行をブロックに分割し、前記ブロックが該ブロックに関係する多数の行をアドレスする切り替え回路26を有することによって減らすことができる。
図9は、前記アレイの行をブロックに再分することができる前記第1実施例のマルチプレクサスイッチ26の変形例を示す。図9に示すように、マルチプレクサスイッチ26の保持部分120は、制御ラインの第2の組28B間、すなわち、端子Bおよび端子B’間に接続されたダイオード対DB、DB’を含む。ダイオード対DB、DB’は、ダイオード対D11、D11’ないしD13、D13’と同じように機能する。したがって、前記スイッチを選択し、端子Bがハイの電圧を有し、端子B’がロウの電圧を有する場合、スイッチ26は、図3に示すスイッチ26と正確に同じように機能する。ダイオード対DB、DB’は前記スイッチの動作において作用せず、制御ライン28Aは前記スイッチをイネーブルにし、前記選択電圧または保持電圧を行導体14に与える。しかしながら、マルチプレクサスイッチ26を全体として、端子BおよびB’における信号を切り替えることによってターンオフし、その結果、端子Bをロウレベルにし、端子B’をハイレベルにしてもよい。この方法において、電流はダイオードD1ないしD4を流れず、行導体14における出力は、ダイオードDB、DB’の分圧器作用によって決定される。これらのダイオードを、ダイオードD1ないしD4よりも意味のあるほど小さくしてもよい。したがって、非選択ブロックにおけるスイッチは、前記保持電圧を与えるとはいえ、前記保持電圧を行導体14に与える選択されたブロックのスイッチよりも少ない電力を消費する。図4の表は、各々、−2.5ボルトおよび2.5ボルトの端子BおよびB’に対する選択電圧の結果、スイッチ26がターンオフしているブロックにある場合、行導体14が0ボルトの電圧を印加されることを示す。
前記第2実施例のマルチプレクサスイッチ260を変形し、前記アレイの行をブロックに再分できるようにする必要はない。もちろん、ブロックへの再分が必要ない場合、端子280は図6に示すような2つのレベルを必要としない。端子280Bがロウの電圧(図6から−15ボルト)に駆動される場合に引き起こされる、全体としてスイッチ260がオフの状態中、ダイオードD100、D20、D50、D60およびD70の各々は逆バイアスされ、それによって、スイッチ260において流れる電流は減少する
図10は、ブロックを使用した本発明によるマルチプレクサ回路を示す。各々のブロックB1、B2は、マルチプレクサスイッチ26が図9に示すスイッチを具える図7に示すものに対応するマルチプレクサ回路30を示す。このように、異なったブロック入力部B1、B1’およびB2、B2’を、各々のブロックのマルチプレクサ30に対する入力部とする。異なったブロックを、共にブロックバス40からの異なったブロックラインによってアドレスする。ブロックバス40に含まれるラインの数は、各々のブロックがブロック信号の個々の対B、B’(制御ライン28の第2の組28Bを具える)を必要とすることから、行を分割したブロックの数の2倍になる。前記ブロックは、各々、アドレスラインバス50から供給される同じアドレスライン32を共有する。
ブロックの使用は、上述したように、前記回路に関するマルチプレクサ比を減少するが、全体的に流れる電流を減少する。したがって、前記マルチプレクサを全体的に流れる電流と、達成しうるマルチプレクサ比とのトレードオフが存在する。
図11は、再び、ブロックを使用した、前記第2実施例のスイッチ260を使用する本発明によるマルチプレクサ回路を示す。アドレスラインバス500は、前記制御ラインを各々のマルチプレクサ回路300に供給し、ブロックバス400は、1つのブロックラインを各々のブロックB1およびB2に供給する。前記ブロックは、再び、各々、アドレスラインバス500から供給される同じアドレスライン320を共有する。電圧ラインVHおよびVLを、バス600として集めて示す。
図12の表は、前記入力部の合計数(ブロック選択入力部およびアドレスライン入力部)が、制御ラインの第1の組28Aまたは280Aにおけるラインの数(式1におけるR)と、選択されたブロックの数とに応じてどのように変化するかを示す。これらの計算は、アドレスライン32または320の数が、第1の組28Aまたは280Aにおける制御ラインの数の2倍であるとし、このような制御ラインの合計数(すなわち、P)を前記表に与える。これは、各々のブロックのマルチプレクサ回路30に関する最高のマルチプレクサ比を与える。この場合において、各々の回路30に関するマルチプレクサ比は、
によって与えられる。
図12に示す値は、各々の実施例に関して、2500のアドレスすべき行の最少数を達成するために必要な制御ラインの数およびブロックの数を与える。
上述したように、常時ターンオンする1つのブロックのみを使用する場合、これは、3432行を30入力(第1実施例)または17入力(第2実施例)のみを使用してアドレスできることから、最高のマルチプレクサ比を与える。図12の表が示すように、最少の2500行をアドレスするために同じ数の入力部が必要であることから、3つのブロックを使用することが少なくとも望ましい。ブロックの数が増加すると、さらにマルチプレクサ比は低下するが、もちろん、前記マルチプレクサを流れる合計の電流も、ブロックの数が増加すると減少する。
もちろん、ブロックの数を変化することによって所定の数の行出力部に関して異なった設計の範囲を構成することができ、各々のスイッチ26または260に対する制御入力部の数に加えることによって各々のブロックのマルチプレクサ回路に対するアドレスラインの数に関して異なった設計の範囲を構成することができる。全体的な設計を、所望の電力消費のような因子に応じて個々の用途に最適化すべきである。
本発明は、すべてダイオード技術によって製作することができ、したがって、電気素子のアレイに、これらの素子が図1に示すようなダイオードを基礎とする画素を具える場合、容易に集積できるマルチプレクサ回路を提供する。しかしながら、前記回路を、他の素子のアレイ、例えば、ダイオードROMアレイをアドレスするのに使用してもよい。前記画像センサ画素は、各画素において、2つの薄膜トランジスタおよび1つの光電ダイオードの既知の配置をおそらく具えるかもしれない。この場合において、図に示すダイオードは、ダイオード接続された薄膜トランジスタを具えてもよく、これらを、前記電気素子と同じ処理ステップを使用して製作してもよい。
本明細書を読むことによって、他の変形例が当業者には明らかになるであろう。このような変形例は、その電子回路および部品の設計および使用において既知であり、すでに説明した特徴の代わりにまたはこれらに加えて使用してもよい他の特徴を含んでもよい。請求の範囲を、本出願においては、特徴の特定の組み合わせに対して明確に表したが、本発明の明細書の範囲は、いずれにせよ現在請求されている同じ発明にいずれかの請求の範囲において関係し、いずれにせよ本発明が軽減するのと同じ技術的問題のいずれかまたはすべてを軽減する、ここに明示的にまたは暗示的に開示したどのような新規の特徴または新規の特徴の組み合わせをも含み、または、当業者には明らかであろうこれらの特徴の1つまたはそれ以上のどのような一般化も含む。本出願人は、これによって、本出願またはそれから得られたすべての他の出願の手続き中、新たな請求の範囲をこのような特徴およびまたはこのような特徴の組み合わせに対して明確に述べてもよいことを届け出る。
行および列における装置素子のアレイのアドレスは、各々の素子を行および列の特定の対に関係させることを必要とする。画像センサの場合において、300dpi(1インチ当たりのドット数)の解像度が要求されると、A4大面積画像センサに関して、(A4ページの長い方と平行の行を用いて)各々2500および3500の行および列が必要となる。したがって、前記大面積回路との相互接続の形成において問題が生じ、集積回路に対する接続部の数を減らすために、前記大面積回路と共に集積されたマルチプレクサ回路の使用が必要になる。
欧州特許出願公開明細書第0633542号は、行および列に配置され、行および列導体に結合された装置素子のアレイを具えるこのような電子装置を開示している。前記行導体を、各々、リセットラインおよび選択ラインを具えるマルチプレクサ回路に接続する。前記2つのラインを、各々の行導体に対して1対の直列に接続されたダイオードによって互いに接続する。前記行導体を前記2つのダイオードの接続点に接続し、その結果、ある行導体に関係する2つのダイオードが導通状態にある場合、前記行導体を前記2つのダイオードの分圧器作用によって規定された電圧に保持する。前記ダイオードを、対応する光源の配置からの照明によって素子状態から導通状態に切り替わる光電ダイオードとする。欧州特許出願公開明細書第0633542号が画像センサ画素として光電ダイオードおよびスイッチングダイオードを有する画像センサアレイに関係する場合、欧州特許出願公開明細書第0633542号に記載の発明は、前記行マルチプレクサ回路をダイオードと共に、前記アレイの装置素子と同じ技術形式を使用して製作することを可能にする。しかしながら、前記行マルチプレクサ回路は、前記光源を該マルチプレクサ回路の光電ダイオードに整列させることを必要とする。使用する光源の形式に応じて、前記光源の切り替えは、前記マルチプレクサ回路の切り替えにおいて望ましくない遅延をもたらすかもしれない。
本発明は、動作が光学的切り替えよりも電気的切り替えを使用し、ダイオードを基礎とする技術を使用して製作することができ、高いマルチプレクサ比を与えるアレイ用マルチプレクサ回路を提供しようとするものである。
本発明によれば、複数の電気素子をアドレスし、保持電圧または選択電圧を関係する電気素子に各々が与える複数の切り替え回路を具えるマルチプレクサ回路において、各々の前記切り替え回路が、前記関係する電気素子に接続された出力部と、前記出力部を前記選択電圧に駆動する駆動回路と、前記出力部を前記保持電圧に駆動する保持回路とを含み、各々の前記切り替え回路が、各々の第1制御レベルおよび各々の第2制御レベルを有する複数の選択制御入力部を具え、前記制御入力部のすべてを前記第1制御レベルに駆動して前記駆動回路をイネーブルにし、前記制御入力部の1つまたはそれ以上を前記第2制御レベルに駆動して前記駆動回路をディセーブルにし、各々の切り替え回路が、該マルチプレクサ回路の複数の制御ラインから選択された選択制御入力部の異なった組み合わせを具えることを特徴とするマルチプレクサ回路が提供される。
本発明のマルチプレクサにおいて使用されるマルチプレクサスイッチは、前記制御入力部のすべてが第1制御レベルにある場合のみターンオンする(前記駆動回路がイネーブルになる)。したがって、各々の切り替え回路が多数のnの制御入力部を有する場合、前記マルチプレクサのnの制御ラインを前記第1レベルに設定する結果として、個々の切り替え回路が活性化する。したがって、前記マルチプレクサ比は、前記マルチプレクサ回路の制御ラインの合計数からnラインを選択する可能な方法の数と同等であり、これは高いマルチプレクサ比を生じる。
前記保持回路は、前記駆動回路がイネーブルの場合、ディセーブルでもよく、前記駆動回路がディセーブルの場合、イネーブルでもよい。結果として、前記保持および選択電圧を別個に選択可能としてもよい。
第1の実施例において、前記選択制御入力部が、選択制御入力部の関係する対と、選択制御入力部の各々の対からの一方の入力部を具える選択制御入力部の第1のグループと、選択制御入力部の各々の対からの他方の入力部を具える選択制御入力部の第2のグループとを具え、選択制御入力部の各々の対をこれらの各々の第1または第2制御レベルにほぼ同時に駆動し、前記駆動回路が、前記制御入力部の第1のグループのすべてが前記第1制御レベルにある場合、前記選択電圧を前記出力部に与えるANDゲートを含み、前記保持回路が、前記制御入力部の第2のグループのいずれかが前記第2制御レベルにある場合、前記保持電流を前記出力部に与えるORゲートを具えることを特徴とする。
前記駆動回路用ANDゲートおよび前記保持回路用ORゲートの使用は、ANDゲートおよびORゲートをダイオードを基礎とする回路を使用して製作できることから、前記マルチプレクサ回路をすべてダイオード技術によって製作することを可能にする。
好適には、前記保持回路の出力部および前記駆動回路の出力部の各々は、分圧器配置を具える。これは、前記保持電圧および選択電圧を、キャパシタの一定の充電または放電時間によって生じるこれら2つの電圧間の切り替えにおける遅延を最小にするために、分圧器によって規定することを可能にする。好適には、前記分圧装置は、ダイオード分圧器回路の形態を有する。
前記第1実施例における保持回路は、好適には、前記制御入力部の各々の関係する対間に直列に接続された少なくとも2つのダイオードを具え、切り替え素子の各々の対の接続点を前記切り替え回路の出力部に接続し、前記選択制御入力部が前記第1制御レベルに各々駆動されている場合、前記ダイオードがターンオフし、前記選択制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記関係するダイオードがターンオンし、前記出力部が前記少なくとも1対の選択制御入力部の第2制御レベルの各々の値によって決定されるようにする。
この装置は、前記保持回路のダイオード分圧器出力を規定する。
好適には、前記第1実施例における駆動回路は、駆動入力部間に接続された第1および第2の直列に接続された駆動切り替え回路を具え、2つの前記駆動切り替え回路の接続点を前記切り替え回路の出力部に接続し、(上述した)前記選択制御入力部の2つのグループの一方を前記第1駆動切り替え回路に接続し、前記選択制御入力部の他方のグループを前記第2駆動切り替え回路に接続し、前記制御入力部が前記第1制御レベルに各々駆動されている場合、前記第1および第2駆動切り替え回路がターンオンし、前記出力が前記第1および第2駆動入力部の各々の値によって決定され、前記制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記第1および第2駆動切り替え回路がターンオフするようにする。
この方法において、前記駆動回路によって与えられる選択電圧は、前記2つの駆動切り替え回路の中間点において規定される電圧を具える。好適には、各々の駆動切り替え回路は、前記関係する制御入力部および前記駆動切り替え回路の制御ポート間に接続された第1ダイオードと、前記駆動切り替え回路の制御ポートおよび前記切り替え回路の出力部間に接続された第2ダイオードとを具えるANDゲートを含み、前記選択制御入力部を各々のダイオードを介して前記制御ポートに各々接続し、電流が、前記駆動切り替え回路のオン状態において前記駆動入力部および前記切り替え回路の出力部間に流れ、前記駆動切り替え回路のオフ状態において前記駆動入力部および1つまたはそれ以上の前記制御入力部間に流れ、前記第2ダイオードが逆バイアスされるようにする。
この方法において、前記駆動回路の出力部を、ダイオード間で規定される分圧器出力部とする。
前記駆動入力部は、各々が複数の前記電気素子を有する複数のブロックに分割されている前記電気素子を有するブロック選択ラインを具えてもよい。
第2実施例において、前記駆動回路はANDゲートを具え、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記ANDゲートの出力部を前記関係する電気素子に結合し、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、前記ANDゲートの出力部を前記電気素子から絶縁し、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持回路が保持電圧を前記電気素子に与える。
再び、ANDゲートの使用は、前記回路をすべてダイオード技術によって製作することを可能にする。また、前記ANDゲートの出力部を、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、順方向バイアスされ、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、逆バイアスされる各々のダイオードを経て前記関係する電気素子に結合してもよい。この方法において、ダイオードは、前記駆動回路の前記保持回路からの絶縁を与える。
前記保持回路は、好適には、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持電圧を規定し、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記駆動回路との組み合わせにおいて、前記出力部における電圧を規定する、電圧源の形態におけるダイオードを基礎とする回路も具える。
再び、前記切り替え回路を、各々が前記駆動回路のANDゲート用の個々の電源を実際に有するブロックにおいて配置してもよい。
本発明のこれらおよび他の態様とこれらの利点とを、添付した図の参照と共に、例としてここに記載する本発明の実施例において特に説明する。
図1は、画像センサ画素の動作を説明する図である。
図2は、行駆動回路がマルチプレクサ切り替え回路を含む慣例的な画像センサ装置を示す。
図3は、本発明によるマルチプレクサ切り替え回路の第1実施例を示す。
図4は、図3の切り替え回路を動作する電圧レベルを与える表である。
図5は、本発明によるマルチプレクサ切り替え回路の第2実施例を示す。
図6は、図5の切り替え回路を動作する電圧レベルを与える表である。
図7は、前記第1実施例のスイッチを使用する本発明によるマルチプレクサ回路を示す。
図8は、前記第2実施例のスイッチを使用する本発明によるマルチプレクサ回路を示す。
図9は、ブロックに分割された出力部を有するマルチプレクサ用の前記第1実施例のスイッチを基礎とする、本発明による第2マルチプレクサ切り替え回路を示す。
図10は、図9のマルチプレクサ切り替え回路を使用するマルチプレクサ回路配置を示す。
図11は、ブロックに分割された出力部を有するマルチプレクサにおける前記第2実施例の切り替え回路の使用を示す。
図12は、異なったマルチプレクサ回路配置に関して、2500行において配置された画像センサ素子のアレイをアドレスするのに必要なマルチプレクサ入力部の数を示す表である。
同様の参照符を本文を通じて同様の部分を指示するのに使用したことを、もちろん理解すべきである。
図3に示すように、本発明は、個々の電気素子(行14)をアドレスすることができるスイッチ26を具えるマルチプレクサ回路を提供する。各々の切り替え回路は、選択パルスを供給する駆動回路110と、保持パルスを行14に供給する保持回路120とを含む。これら2つの回路の出力を分圧器配置によって規定し、図3の例において、前記保持回路および駆動回路を、制御入力部28を使用して、相互排他的にイネーブルおよびディセーブルにする。
図1は、画像センサ10の形態における既知の電荷蓄積装置の4つの画素の一例を示す。4つの画素12のみを示したが、画像センサ10は、関係する行導体14および列導体16を有する画素の行および列の2次元マトリックスを具える。
各々の画素12は、関係する行導体14および列導体16間に直列に結合された光電ダイオードPDおよびスイッチングダイオードSDを具える。図示した例において、スイッチングダイオードSDおよびフォトダイオード16を互いにカソード結合して配置したが、これらを逆に接続してもよい。キャパシタCを、光電ダイオードPDの両端間に結合して示す。このキャパシタCを、光電ダイオードPDの寄生キャパシタとしてもよく、画像センサ10のダイナミックレンジを増加する追加キャパシタとしてもよい。
図2に示す画像センサは、行ドライバ回路24に加え、各々の画素12から関係する列導体16に伝送された電荷を読み取る電荷感知増幅器を含む列回路22を具える。本発明は、行ドライバ回路網に対するインタフェースとしての使用に特に好適なマルチプレクサに関係する。行ドライバ回路24内でのマルチプレクサ回路の使用についての一般的な原理は既知であり、図2において説明する。行ドライバ回路24は、マルチプレクサスイッチ26を含み、このスイッチ26に制御ライン28を供給する。制御ライン28に印加される信号は、個々のマルチプレクサスイッチ26を活性化することができ、その結果、画素12の個々の行14を選択することができる。もちろん、制御ライン28の数は、行14の数よりも、したがって切り替え回路26の数よりも大幅に少ない。
種々のマルチプレクサ回路が提案されており、これらは、行ドライバ回路24が前記画像センサアレイの基板に集積されず、その結果、相互接続部を各々の行14および行ドライバ回路24間に設けなければならないという問題に関係する。前記画像センサアレイの基板に集積できるマルチプレクサ回路26の使用は、前記画像センサアレイに形成しなければならない接続部の数を減少させる。
本発明は、前記第面積アレイの基板への集積に適し、高いマルチプレクサ比を与えるマルチプレクサ回路と、特にマルチプレクサスイッチに関係する。
図3は、本発明による第1マルチプレクサスイッチ26を示す。
マルチプレクサスイッチ26の目的は、選択電圧または保持電圧を行導体14に選択的に与えるアドレス回路として作用することである。この目的のために、切り替え回路26は、選択電圧を行導体14に与える駆動部分110と、保持電圧を行導体14に与える保持部分120とを含む。
マルチプレクサスイッチ26は、制御ライン28の2つの組、すなわち、イネーブルであるマルチプレクサスイッチ26のドライバ部分110または保持部分120を制御する第1の組28Aと、マルチプレクサスイッチ26を全体としてターンオンするかまたはターンオフするかを決定する第2の組28Bとを有する。
スイッチ26のドライバ部分110は、第1端子Bおよび第2端子B’間に延在する4つの直列に接続されたダイオードD1ないしD4を具える。2つの端子BおよびB’は、以下に説明するように、行導体14に印加すべき前記選択電圧を共に規定する。行導体14を、4つのダイオードD1ないしD4の連続の中間点、すなわち、ダイオードD2およびD3間に接続する。第1ノードN1をダイオードD1およびD2間に規定し、第2ノードN2をダイオードD3およびD4間に規定する。ダイオードD1ないしD4を同じ極性で直列に接続し、その結果、電流は、前記ダイオードがすべて順方向バイアスされている場合、端子Bおよび端子B’間を流れることができる。このような場合において、行導体14に印加すべき電圧は、ダイオードD2およびD3が同様のスイッチング特性を有するとして、ノードN1における電圧およびノードN2における電圧の中間値として規定される。
制御ラインの第1の組28Aを、端子X、Y、Zの第1のグループと、端子X’、Y’、Z’の第2のグループとに分割する。スイッチ26のドライバ部分110は、第1ノードN1と、制御ラインの第1のグループX、Y、Zとを各々接続するダイオードD5、D6、D7をさらに具える。ダイオードD5、D6、D7を、各々が、端子Bから、ダイオードD1、D5、D6、D7を経て、制御ラインの第1のグループX、Y、Zの関係する制御ラインへの電流経路を規定することができるようにする。
同様に、ドライバ部分110は、端子X’、Y’、Z’の第2のグループと第2ノードN2とを接続するダイオードD8、D9、D10を具える。この方法において、ダイオードD8、D9、D10は、制御ラインX’、Y’、Z’の第2のグループから、ダイオードD4を経て、端子B’への導通経路を与えることができる。
ダイオードD1、D5、D6およびD7の組み合わせを、ANDゲートと見なすことができる。したがって、制御ラインX、Y、Zが(端子Bに比較して)各々ハイであり、その結果、ダイオードD5、D6およびD7が逆バイアスされている場合、ノードN1における電圧は端子Bによって決定され、制御ラインX、Y、Zのいずれかが(端子Bに比較して)ロウの値に駆動されている場合、ノードN1における電圧はプルダウンされる。
同様に、制御ラインX’、Y’、Z’のいずれかが(端子B’に比較して)ハイである場合、電流が制御ラインX’、Y’またはZ’と端子B’との間を流れ、したがって、ノードN2の電圧がハイに引かれることから、ダイオードD4、D8、D9およびD10をORゲートと見なすことができる。制御ラインX’、Y’、Z’のすべてが(端子B’に比較して)ロウである場合、ダイオードD8、D9およびD10は導通せず、ノードN2における電圧は端子B’によってのみ決定される。
保持部分120は、直列に接続されたダイオードの多数の対、D11、D11’、D12、D12’およびD13、D13’を具える。前記直列に接続されたダイオードの各々の対は、第2のグループX’、Y’、Z’からの制御ラインと第1のグループX、Y、Zからの関係する制御ラインとの間に延在する。前記ダイオードの各対の接続点を行導体14に接続する。第1のグループX、Y、Zからの各々の制御ラインが第2のグループX’、Y’、Z’における関係する制御ラインより高い電位にある場合、前記ダイオードの対のすべてが逆バイアスされ、保持部分120は行導体14に印加された電圧の影響を受けない。しかしながら、第1のグループX、Y、Zからいずれかの制御ラインが第2のグループX’、Y’、Z’における関係する制御ラインより低い電位にある場合、前記ダイオードの関係する対は導通し、行導体14における電圧は前記ダイオードの対の分圧作用によって規定される。したがって、前記関係する制御ラインのいずれかの対がある条件を満足する場合、保持電圧を与えることから、保持部分120をORゲートと見なしてもよい。
図3に示すスイッチ26の動作は以下の通りである。制御ライン28を、上述したように、制御ラインの関係する対X、X’、Y、Y’およびZ、Z’に配置する。したがって、制御ラインの第1の組28Aの第1のグループX、Y、Zからのある制御ラインは、制御ラインの第1の組28Aの第2のグループX’、Y’、Z’からのある制御ラインに関係する。各々の制御ラインは、第1レベルおよび第2レベルを有し、制御ラインの関係する対をほぼ同時に切り替える。さらに、前記第1グループにおける制御ラインがハイレベルである場合、前記第2グループにおける関係する制御ラインはロウレベルであり、逆もまた同様である。したがって、保持部分120を選択すると、前記電圧は、制御ラインの対、例えば、XおよびX’が前記第1レベル(XがハイでX’がロウ)である場合、前記ダイオードの関係する対D11、D11’が双方とも逆バイアスされ、行導体14から絶縁されるように取決められる。代わりに、前記制御ラインの対が前記第2レベル(XがロウでX’がハイ)である場合、前記ダイオードの関係する対D11、D11’は導通し、行導体14の電圧は、X’に関してのハイレベルとXに関してのロウレベルの中間値において規定される。この電圧を取決め、行導体14に対する保持電流を表す。さらに、制御ラインの第1のグループX、Y、Zに印加されるレベルは等しく、制御ラインの第2のグループX’、Y’、Z’に印加される電圧レベルも等しい。この方法において、第1の組28Aからの制御ラインの1つまたはそれ以上の対が前記第2レベルに駆動されている場合、行導体14は前記行に対する保持電圧に保持される。したがって、保持部分120を、制御ラインの第2のグループX’、Y’、Z’のいずれかがハイに駆動されている場合、行導体14を前記保持電圧に駆動するORゲートと見なすことができる。
駆動部分110を制御ライン28によっても制御する。この場合において、制御ラインの第1のグループX、Y、Zのすべてがハイであり、したがって、第2のグループX’、Y’、Z’のすべてがロウである場合、ダイオードD5、D6およびD7によって規定されるANDゲートはターンオンし、その結果、ノードN1の出力部は端子Bによってハイに駆動され、ダイオードD8、D9およびD10によって規定されるORゲートはターンオンし、その結果、ノードN2の出力部は端子B’によってロウに引かれる。この場合において、ダイオードD5ないしD10は、すべて逆バイアスされ、ノードN1およびN2における電圧に影響しない。結果として、列導体14における電圧は、単に端子BおよびB’における電圧の中間値である。もちろん、これは、端子Bが端子B’より高い電圧であることを仮定している。スイッチ26をターンオフすべき場合、制御ラインBをロウに切り替え、制御ラインB’をハイに切り替え、この可能性を以下により詳細に説明する。
したがって、保持部分120および駆動部分110の動作は相互排他的であり、すなわち、前記駆動部分がディセーブルの場合、前記保持部分はイネーブルであり、前記保持部分がディセーブルの場合、前記駆動部分はイネーブルである。これは、前記保持電圧および選択電圧を、前記スイッチの保持部分120および選択部分110間の相互作用なしに、相互排他的に別個に選択可能にする。以下に説明するように、この制限が存在しない場合、単純なスイッチ回路を使用することができる。明らかに、図3のスイッチに関して、前記制御ラインに対する電圧レベルを、切り替え回路26の2つの部分110、120間で干渉がないように選択しなければならない。
図4は、0ボルトの保持電圧および2.5ボルトの選択電圧を得るために、前記制御端子に印加することができる電圧のある可能な組を示す。保持部分120かターンオフする場合、制御ラインの第1のグループX、Y、Zは各々5ボルトであり、第2のグループX’、Y’、Z’は各々0ボルトであり、これは、前記制御ラインのすべてが前記第1電圧レベルである場合である。ダイオード対D11、D11’ないしD13、D13’は逆バイアスされ、行導体14における電圧の決定において作用しない。駆動入力部Bは5ボルトであり、入力部B’は0ボルトであり、その結果、4つのダイオードD1ないしD4は導通し、(ダイオードD1ないしD4に関して同様の切り替え特性として)行導体14は2.5ボルトの電位に保持される。ダイオードD5ないしD10は逆バイアスされ、前記駆動回路は実際にターンオンし、前記保持回路はターンオフする。前記駆動回路によって発生される行導体14における電圧も、ダイオード対D11ないしD14に影響しない。すなわち、行導体14における2.5ボルトの電圧レベルは、ダイオードD11ないしD13のいずれかが順方向バイアスされる原因とはならない。この場合において行導体14に印加される電圧は分圧器電位を具え、したがって、マルチプレクサスイッチ26のこの状態への切り替えは、いかなる容量性負荷の充電または放電も含まず、その結果、切り替えは迅速に起こる。
制御ライン28のいずれかが前記第2レベルに切り替わると、前記保持回路はイネーブルになり、前記駆動回路はディセーブルになる。この場合において、ダイオード対D11、D11’ないしD13、D13’の少なくとも1つが導通し、行導体14は、前記制御ラインの第2レベルの中間値である圧力に保持される。制御ラインXおよびX’が前記第2レベルに切り替わると、その結果、制御ラインXは−7.5ボルトになり、制御ラインX’は7.5ボルトになり、ダイオードD11およびD11’の中間点は、前記保持電圧に対応する0ボルトに保持される。この場合において、ダイオードD5もターンオンし、端子Bから端子Xに電流が流れ、その結果、ノードN1はこの場合において−1.25ボルト(または、ダイオードD5ないしD7が2つ以上導通した場合、−7.5Vに対する抵抗が低下することから、より低く)保持され、ダイオードD2が逆バイアスされ、それによって駆動回路110がディセーブルになる。同様に、ダイオードD8は導通し、その結果、端子X’および端子B’間で電流が流れ、ノードN2が+1.25ボルトに規定され、その結果、ダイオードD3が逆バイアスされる。保持部分120によって設定された前記行導体における0Vの電圧は、ダイオードD2およびD3の逆バイアスにおいて作用する。再び、行導体14に与えられる電圧は、ダイオード分圧器回路の結果であり、その結果、マルチプレクサスイッチ26の保持および選択状態間で、より早い切り替え速度を得ることができる。
図3に示すスイッチは、入力対B、X、YおよびZを具える8個の入力部を有する。もちろん、前記回路を、第1の組28Aにより多くの制御ラインを追加することによって拡張してもよく、その結果、例えば、10ないし12入力スイッチを構成することができる。制御ラインの数の選択は、前記マルチプレクサ回路におけるスイッチの使用と、所望のマルチプレクサ比とに依存する。
より少ないダイオードとより少ない制御端子とを必要とし、同じ動作原理を維持する代わりのスイッチ配置を図5において示す。このように、マルチプレクサスイッチ260は、行導体14に選択電圧を与える駆動部分1100と、行導体14に保持電圧を与える保持部分1200とを含む。
マルチプレクサスイッチ260は、ドライバ部分1100をイネーブルにするかどうかを制御する制御ラインの第1の組280Aと、マルチプレクサスイッチ260を全体としてターンオンまたはターンオフするかどうかを決定する第2制御ライン280Bとを有する。
この第2実施例において、スイッチ260のドライバ部分1100は、第1端子Bとスイッチ260の出力部との間に接続された2つの直列に接続されたダイオードD100およびD200を具える。第1ノードN100をダイオードD100およびD200間に規定し、前記第1実施例におけるように、ノードN100における電圧は、駆動部分1100が行導体14に印加される出力を制御するか、または、保持回路1200がこの出力電圧を決定するかを決定する。
スイッチ260のドライバ部分1100は、ノードN100と制御ライン280Aの第1のグループX、Y、Zとの間に各々接続されたダイオードD50、D60、D70も具える。前記第1実施例におけるのと同様に、ダイオードD100、D50、D60およびD70の組み合わせを、出力部としてノードN100を有するANDゲートとみなすことができる。端子Bを、前記ANDゲートの電圧電源とみなすことができる。したがって、制御ラインX、Y、Zが各々(端子Bに対して)ハイであり、ダイオードD50、D60およびD70が逆バイアスされる場合、ノードN100における電圧は端子Bによって決定され、制御ラインX、Y、Zのいずれかが(端子Bに対して)ロウ値に駆動され、ダイオードD50、D60、D70の1つまたはそれ以上が導通する場合、ノードN100における電圧はプルダウンされる。前記回路を、この結果、ダイオードD200が逆バイアスされるように配置する。
保持部分1200は、一定の高電圧源VHと一定の低電圧源VLとの間に接続された2つの直列に接続されたダイオードD300、D400を具える。したがって、保持部分1200か外部の電圧入力から絶縁されている場合、2つのダイオードD300、D400間のノードN200において一定電圧が発生する。
図5に示すスイッチ260の動作は以下の通りである。前記第1実施例におけるように、各々の制御ライン280Aはハイレベルおよびロウレベルを有する。制御ライン280Aの1つまたはそれ以上がロウに駆動されているため、駆動部分1100がディセーブルである場合、ノードN100がノードN200において絶縁された保持部分1200によって規定される一定電位より低い電位において保持されるため、ダイオードD200は逆バイアスされる。結果として、駆動部分1100は、実際には保持部分1200から絶縁され、その結果、前記保持部分のみが行導体14における電圧を規定する。したがって、ハイおよびロウ端子VH、VLにおける電圧を、ノードN200における電圧が必要な保持電圧に等しくなるように規定する。この場合において、スイッチ260は有効にターンオフする。前記第1実施例におけるように、行導体14における電圧は、2つのダイオードD300およびD400を具える分圧器によって規定される。同様に、第2端子280Bがロウ値に駆動されると、ダイオードD100およびD200は両方とも逆バイアスされ、行導体14における電圧は、再び、保持部分1200によって規定される。これは、マルチプレクサスイッチ260が全体としてターンオフする場合であり、これは、前記スイッチが、動作を選択されないスイッチのブロックにある場合であり、以下にさらに説明する。
上述したように、スイッチ260は、第1の組280Aの制御入力部X、Y、Zの各々がハイに駆動されている場合、ターンオンする。これはダイオードD50、D60、D70を逆バイアスする効果を有し、その結果、これらは、ノードN100における電圧の決定において作用しない。この場合において、制御ライン280Bがハイであり、前記スイッチが全体としてターンオンする場合、駆動部分1100および保持部分1200は、行導体14に対する行電圧を規定するために相互に作用し合う。したがって、ノードN200における電圧は、もはや端子VHおよびVLのみによっては決定されず、2つのダイオードD100およびD200が作用するようになる。行導体14における出力電圧は、ダイオードD300が逆バイアスされている場合、端子BおよびVLにおける電圧間に接続されたダイオードD100、D200およびD400の分圧器作用によって規定される。これは、前記選択電圧が端子VHより高い場合の状況である。しかしながら、前記選択電圧が端子VHより低い場合、ダイオードD300は順方向バイアスされ、前記適切な電圧の決定において作用する。しかしながら、どちらの場合においても、行導体14に印加される電圧は、保持部分1200のみによって与えられるよりも増加する。
ドライバ部分1100および保持部分1200の動作は、もはや相互排他的ではない。したがって、ドライバ部分1100および保持部分1200を構成するダイオードの設計は、列導体14に印加すべき所望の保持電圧および選択電圧を達成するために、組み合わせにおいて考察しなければならない。しかしながら、図5に示すマルチプレクサスイッチ260の単純化した構造は、各々のスイッチに必要なダイオードの数を減らすことができ、前記マルチプレクサ回路に与えなければならない制御ラインの合計数も減らすことができる。
図6は、前記ダイオードのすべてが同じ切り替え特性を有するとして、0ボルトの保持電圧および2ボルトの選択電圧を得るために、前記第2実施例のマルチプレクサスイッチ260の制御端子に印加することができる電圧の可能な組を示す。
前記状況を採用すると、前記スイッチが全体としてターンオンする場合、端子280Bにおける電圧は10ボルトである。個々のスイッチがターンオフすると、端子X、Y、Zは各々ロウに−12ボルトに駆動され、その結果、ノードN100は負の電位になり、ダイオードD200は逆バイアスされ、保持部分1200は0ボルトの電圧を行導体14に印加する。代わりに、端子X、Y、Zが各々ハイに12ボルトに駆動されると、ダイオードD50、D60、D70はすべて逆バイアスされ、その結果、前記出力電圧はダイオードD100、D200およびD400から決定される。これら3つのダイオードは、端子Bにおける10ボルトの電位と、端子VLにおける−2ボルトとの間に延在し、その結果、行導体14における電圧が2ボルトになる。それによって、ダイオードD300は、行導体14に対する前記選択電圧の決定において影響しない。
端子Bが−15ボルトの電位に切り替わることによって、前記スイッチが全体としてターンオフすると、ノードN100は、端子X、Y、Zに印加される信号に係わりなく負の電位になり、それによって、駆動部分1100は行導体14における電圧の決定において影響しない。当業者には、図6で与えた電圧レベルは、可能な選択子の単なる一例であることが明らかであろう。ダイオードD300は、行導体14における電圧の決定において影響してもよく、行導体14における所望の電圧レベルを達成するために、前記種々のダイオードを異ならせてもよい。しかしながら、前記所望の出力電圧を達成するために、保持部分1200および駆動部分1100に関する制御レベルを別々に選択することはできない。
図7は、図3に示すスイッチを使用するマルチプレクサ構造を示す。説明の目的のために、各々のスイッチを、もう一度、第1の組28Aにおける制御ライン28の3つの対を具えるように選択する。マルチプレクサ回路30を、説明の目的のため、アレイの4つの行のみをアドレスするものとして示す。明らかに、前記マルチプレクサ回路は、数100または数1000の位の非常に多くの数の行をアドレスするものである。得ることができるマルチプレクサ比を以下に説明する。
マルチプレクサ回路30は、組32Aからの1つと組32Bからの1つとを具えるアドレスラインの対に分割されたアドレスライン32を具える。これらのようなアドレスラインの各々の対を同時に切り替える。
上述したように、各々のマルチプレクサ回路26は、前記制御ラインのすべてが図4に示す第1レベルである場合にのみ、選択電圧をその関係する行導体Rに与える。これは、制御ラインの第1のグループX、Y、Zのすべてがハイでなければならず、制御ラインの第2のグループX’、Y’、Z’のすべてがロウでなければならないことを意味する。図7に示すマルチプレクサ30において、アドレスライン32の4つの対のみが存在し、上述したように、各々のマルチプレクサスイッチ26は制御ライン28Aの3つの対を具える。各々のマルチプレクサスイッチ26をアドレスライン32の異なった組み合わせに接続し、アドレスライン32の3つの対のいずれかが前記第1レベルに駆動された場合、1つのマルチプレクサスイッチがターンオンし、関係する行Rを前記選択電圧に駆動するようにする。
数学的に、このアドレス機構によって与えられる組み合わせの数は、合計PからのRの対象の選択と等価であり、ここで、Rは第1の組28Aにおける制御ライン28の対の数を表し、Pはアドレスライン32の対の数を表す。組み合わせMの数は、
によって与えられる。
図5に示すマルチプレクサ30において、Pは4であり、Rは3であり、図5に各々示す4つの可能な組み合わせを与える。前記マルチプレクサ回路に対する入力の数は、2P+2(駆動ラインBおよびB’と共にアドレスライン32のP対)である。
実際の画像センサにおいて、2500程度の行が存在するかもしれない。この数の行を、14対のアドレスライン32を有し、各々が制御ラインの第1の組28Aにおいて7対の制御ラインを有するマルチプレクサスイッチを有するマルチプレクサを使用してアドレスすることができる。このような回路を使用してアドレスすることができる行の合計数は3432であり、前記マルチプレクサは30の入力のみを必要とする。
図8は、図5に示すスイッチを使用するマルチプレクサ構造を示す。前記マルチプレクサは、図7に示すものと極めて類似した構造を有するが、制御入力部の配置が僅かに異なる。このように、マルチプレクサ回路300は、マルチプレクサスイッチ260の制御ライン280Aの第1のグループを規定するアドレスライン320を具える。各々のマルチプレクサスイッチ260を、再び、アドレスライン320の異なった組み合わせに接続し、3つのアドレスライン320のいずれかがハイレベルに駆動された場合、1つのマルチプレクサスイッチがターンオンし、関係する行Rを前記選択電圧に駆動するようにする。数式1を再び用い、ここで、Rは第1のグループ280Aにおける制御ラインの数を表し、Pはアドレスライン320の数を表す。再び、Pは4であり、Rは3であり、図8に各々示す4つの可能な組み合わせを与える。しかしながら、前記マルチプレクサ回路に対する入力の数は、ここではP+3である。より多くの数の行をアドレスできるようにするために、制御ラインの数を増加するにつれて、前記第2実施例のスイッチを使用するマルチプレクサに対する入力の数は、前記第1実施例のスイッチを使用するマルチプレクサ回路に必要な入力の数よりも意味のある程度少なくなる。
図7または8の配置による1つの問題は、マルチプレクサ回路30または300の各々のスイッチ26または260において電流が常に流れることである。前記第1実施例において、スイッチ26がオン状態にある場合、ダイオードD1ないしD4を電流が流れ、これは、もちろん、行導体14に対して所望の出力を生じさせる。しかしながら、保持またはオフ状態にあるスイッチ26の各々も、ダイオードD1とダイオードD5ないしD7の1つまたはそれ以上とを流れる連続電流と、ダイオードD4とダイオードD8ないしD10の1つまたはそれ以上とを流れる連続電流とを有する。結果として、前記マルチプレクサを流れる合計の電流は、望ましくなく大きくなるかもしれない。特に、ダイオードD1ないしD4は、選択パルスが行導体14に印加された場合、十分短い時間において前記画像センサアレイの行キャパシタンスを充電するのに十分なほど大きくする必要がある。この行キャパシタンスは、100pF位大きいかもしれない。結果として、意味のある程度の電流がダイオードD1およびD4を流れるかもしれず、マルチプレクサスイッチ26がオフ状態にある(すなわち、前記保持電圧を発生する)場合であっても、この電流をダイオードD5ないしD7およびD8ないしD10によって流さなければならない。
前記第2実施例を選択すると、スイッチ260がオン状態にある場合、ダイオードD100、D200、D400(および、あるいはD300)は、行導体14に印加すべき選択電圧と、これらのダイオードの各々を流れる電流とを決定する。しかしながら、オフ状態におけるスイッチに関してさえ、ダイオードD200を逆バイアスするためにノードN100をより低い電位に駆動するために、電流が、ダイオードD100と、ダイオードD50、D60またはD70の1つまたはそれ以上とを流れなければならない。再び、D100を、前記画像センサの行キャパシタンスを充電するのに十分なほど大きくする必要があり、したがって、オフ状態におけるスイッチ260を、意味のあるほどの電流が流れるかもしれない。
マルチプレクサ30または300において流れる合計の電流を、行をブロックに分割し、前記ブロックが該ブロックに関係する多数の行をアドレスする切り替え回路26を有することによって減らすことができる。
図9は、前記アレイの行をブロックに再分することができる前記第1実施例のマルチプレクサスイッチ26の変形例を示す。図9に示すように、マルチプレクサスイッチ26の保持部分120は、制御ラインの第2の組28B間、すなわち、端子Bおよび端子B’間に接続されたダイオード対DB、DB’を含む。ダイオード対DB、DB’は、ダイオード対D11、D11’ないしD13、D13’と同じように機能する。したがって、前記スイッチを選択し、端子Bがハイの電圧を有し、端子B’がロウの電圧を有する場合、スイッチ26は、図3に示すスイッチ26と正確に同じように機能する。ダイオード対DB、DB’は前記スイッチの動作において作用せず、制御ライン28Aは前記スイッチをイネーブルにし、前記選択電圧または保持電圧を行導体14に与える。しかしながら、マルチプレクサスイッチ26を全体として、端子BおよびB’における信号を切り替えることによってターンオフし、その結果、端子Bをロウレベルにし、端子B’をハイレベルにしてもよい。この方法において、電流はダイオードD1ないしD4を流れず、行導体14における出力は、ダイオードDB、DB’の分圧器作用によって決定される。これらのダイオードを、ダイオードD1ないしD4よりも意味のあるほど小さくしてもよい。したがって、非選択ブロックにおけるスイッチは、前記保持電圧を与えるとはいえ、前記保持電圧を行導体14に与える選択されたブロックのスイッチよりも少ない電力を消費する。図4の表は、各々、−2.5ボルトおよび2.5ボルトの端子BおよびB’に対する選択電圧の結果、スイッチ26がターンオフしているブロックにある場合、行導体14が0ボルトの電圧を印加されることを示す。
前記第2実施例のマルチプレクサスイッチ260を変形し、前記アレイの行をブロックに再分できるようにする必要はない。もちろん、ブロックへの再分が必要ない場合、端子280は図6に示すような2つのレベルを必要としない。端子280Bがロウの電圧(図6から−15ボルト)に駆動される場合に引き起こされる、全体としてスイッチ260がオフの状態中、ダイオードD100、D20、D50、D60およびD70の各々は逆バイアスされ、それによって、スイッチ260において流れる電流は減少する
図10は、ブロックを使用した本発明によるマルチプレクサ回路を示す。各々のブロックB1、B2は、マルチプレクサスイッチ26が図9に示すスイッチを具える図7に示すものに対応するマルチプレクサ回路30を示す。このように、異なったブロック入力部B1、B1’およびB2、B2’を、各々のブロックのマルチプレクサ30に対する入力部とする。異なったブロックを、共にブロックバス40からの異なったブロックラインによってアドレスする。ブロックバス40に含まれるラインの数は、各々のブロックがブロック信号の個々の対B、B’(制御ライン28の第2の組28Bを具える)を必要とすることから、行を分割したブロックの数の2倍になる。前記ブロックは、各々、アドレスラインバス50から供給される同じアドレスライン32を共有する。
ブロックの使用は、上述したように、前記回路に関するマルチプレクサ比を減少するが、全体的に流れる電流を減少する。したがって、前記マルチプレクサを全体的に流れる電流と、達成しうるマルチプレクサ比とのトレードオフが存在する。
図11は、再び、ブロックを使用した、前記第2実施例のスイッチ260を使用する本発明によるマルチプレクサ回路を示す。アドレスラインバス500は、前記制御ラインを各々のマルチプレクサ回路300に供給し、ブロックバス400は、1つのブロックラインを各々のブロックB1およびB2に供給する。前記ブロックは、再び、各々、アドレスラインバス500から供給される同じアドレスライン320を共有する。電圧ラインVHおよびVLを、バス600として集めて示す。
図12の表は、前記入力部の合計数(ブロック選択入力部およびアドレスライン入力部)が、制御ラインの第1の組28Aまたは280Aにおけるラインの数(式1におけるR)と、選択されたブロックの数とに応じてどのように変化するかを示す。これらの計算は、アドレスライン32または320の数が、第1の組28Aまたは280Aにおける制御ラインの数の2倍であるとし、このような制御ラインの合計数(すなわち、P)を前記表に与える。これは、各々のブロックのマルチプレクサ回路30に関する最高のマルチプレクサ比を与える。この場合において、各々の回路30に関するマルチプレクサ比は、
によって与えられる。
図12に示す値は、各々の実施例に関して、2500のアドレスすべき行の最少数を達成するために必要な制御ラインの数およびブロックの数を与える。
上述したように、常時ターンオンする1つのブロックのみを使用する場合、これは、3432行を30入力(第1実施例)または17入力(第2実施例)のみを使用してアドレスできることから、最高のマルチプレクサ比を与える。図12の表が示すように、最少の2500行をアドレスするために同じ数の入力部が必要であることから、3つのブロックを使用することが少なくとも望ましい。ブロックの数が増加すると、さらにマルチプレクサ比は低下するが、もちろん、前記マルチプレクサを流れる合計の電流も、ブロックの数が増加すると減少する。
もちろん、ブロックの数を変化することによって所定の数の行出力部に関して異なった設計の範囲を構成することができ、各々のスイッチ26または260に対する制御入力部の数に加えることによって各々のブロックのマルチプレクサ回路に対するアドレスラインの数に関して異なった設計の範囲を構成することができる。全体的な設計を、所望の電力消費のような因子に応じて個々の用途に最適化すべきである。
本発明は、すべてダイオード技術によって製作することができ、したがって、電気素子のアレイに、これらの素子が図1に示すようなダイオードを基礎とする画素を具える場合、容易に集積できるマルチプレクサ回路を提供する。しかしながら、前記回路を、他の素子のアレイ、例えば、ダイオードROMアレイをアドレスするのに使用してもよい。前記画像センサ画素は、各画素において、2つの薄膜トランジスタおよび1つの光電ダイオードの既知の配置をおそらく具えるかもしれない。この場合において、図に示すダイオードは、ダイオード接続された薄膜トランジスタを具えてもよく、これらを、前記電気素子と同じ処理ステップを使用して製作してもよい。
本明細書を読むことによって、他の変形例が当業者には明らかになるであろう。このような変形例は、その電子回路および部品の設計および使用において既知であり、すでに説明した特徴の代わりにまたはこれらに加えて使用してもよい他の特徴を含んでもよい。請求の範囲を、本出願においては、特徴の特定の組み合わせに対して明確に表したが、本発明の明細書の範囲は、いずれにせよ現在請求されている同じ発明にいずれかの請求の範囲において関係し、いずれにせよ本発明が軽減するのと同じ技術的問題のいずれかまたはすべてを軽減する、ここに明示的にまたは暗示的に開示したどのような新規の特徴または新規の特徴の組み合わせをも含み、または、当業者には明らかであろうこれらの特徴の1つまたはそれ以上のどのような一般化も含む。本出願人は、これによって、本出願またはそれから得られたすべての他の出願の手続き中、新たな請求の範囲をこのような特徴およびまたはこのような特徴の組み合わせに対して明確に述べてもよいことを届け出る。
Claims (20)
- 複数の電気素子をアドレスし、保持電圧または選択電圧を関係する電気素子に各々が与える複数の切り替え回路を具えるマルチプレクサ回路において、各々の前記切り替え回路が、前記関係する電気素子に接続された出力部と、前記出力部を前記選択電圧に駆動する駆動回路と、前記出力部を前記保持電圧に駆動する保持回路とを含み、各々の前記切り替え回路が、各々の第1制御レベルおよび各々の第2制御レベルを有する複数の選択制御入力部を具え、前記制御入力部のすべてを前記第1制御レベルに駆動して前記駆動回路をイネーブルにし、前記制御入力部の1つまたはそれ以上を前記第2制御レベルに駆動して前記駆動回路をディセーブルにし、各々の切り替え回路が、該マルチプレクサ回路の複数の制御ラインから選択された選択制御入力部の異なった組み合わせを具えることを特徴とするマルチプレクサ回路。
- 請求の範囲1に記載のマルチプレクサ回路において、前記制御入力部のすべてを前記第1制御レベルに駆動して前記駆動回路をイネーブルにする共に前記保持回路をディセーブルにし、前記制御入力部の1つまたはそれ以上を前記第2制御レベルに駆動して前記駆動回路をディセーブルにすると共に前記保持回路をイネーブルにすることを特徴とするマルチプレクサ回路。
- 請求の範囲2に記載のマルチプレクサ回路において、前記保持回路の出力部および前記駆動回路の出力部が、各々、分圧器配置を具えることを特徴とするマルチプレクサ回路。
- 請求の範囲2または3に記載のマルチプレクサ回路において、前記保持回路および駆動回路が、ダイオードを基礎とする回路を具えることを特徴とするマルチプレクサ回路。
- 請求の範囲1ないし4のいずれか1つに記載のマルチプレクサ回路において、前記選択制御入力部が、選択制御入力部の関係する対と、選択制御入力部の各々の対からの一方の入力部を具える選択制御入力部の第1のグループと、選択制御入力部の各々の対からの他方の入力部を具える選択制御入力部の第2のグループとを具え、選択制御入力部の各々の対をこれらの各々の第1または第2制御レベルにほぼ同時に駆動し、前記駆動回路が、前記制御入力部の第1のグループのすべてが前記第1制御レベルにある場合、前記選択電圧を前記出力部に与えるANDゲートを含み、前記保持回路が、前記制御入力部の第2のグループのいずれかが前記第2制御レベルにある場合、前記保持電流を前記出力部に与えるORゲートを具えることを特徴とするマルチプレクサ回路。
- 請求の範囲5に記載のマルチプレクサ回路において、前記制御入力部の第1のグループに関して、前記第1レベルをハイレベルとすると共に前記第2レベルをロウレベルとし、前記制御入力部の第2のグループに関して、前記第1レベルをロウレベルとすると共に前記第2レベルをハイレベルとしたことを特徴とするマルチプレクサ回路。
- 請求の範囲5または6に記載のマルチプレクサ回路において、前記ANDゲートおよびORゲートがダイオード回路を具えることを特徴とするマルチプレクサ回路。
- 請求の範囲5ないし7のいずれか1つに記載のマルチプレクサ回路において、前記保持回路が前記制御入力部の各々の関係する対間に直列に接続された少なくとも2つのダイオードを具え、前記ダイオードの各々の対の接続点を前記切り替え回路の出力部に接続し、前記選択制御入力部が前記第1制御レベルに各々駆動されている場合、前記ダイオードがターンオフし、前記選択制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記関係するダイオードがターンオンし、前記出力部が前記少なくとも1対の選択制御入力部の第2制御レベルの各々の値によって決定されるようにしたことを特徴とするマルチプレクサ回路。
- 請求の範囲第8に記載のマルチプレクサ回路において、選択制御入力部の対が前記第2レベルに駆動される場合、前記切り替え装置の出力部は、前記選択制御入力部の対に関する第2制御レベルの中間値に等しくなり、前記選択制御入力部の各々の対に関する第2制御レベルの中間値が、各々、前記保持電圧に等しいことを特徴とするマルチプレクサ回路。
- 請求の範囲5ないし9のいずれか1つに記載のマルチプレクサ回路において、前記駆動回路が、各々が第1および第2制御レベルを有する第1および第2駆動入力部を具えることを特徴とするマルチプレクサ回路。
- 請求の範囲10に記載のマルチプレクサ回路において、前記駆動回路が、駆動入力部間に接続された第1および第2の直列に接続された駆動切り替え回路を具え、前記駆動切り替え回路の対の接続点を前記切り替え回路の出力部に接続し、前記選択制御入力部の一方のグループを前記第1駆動切り替え回路に接続し、前記選択制御入力部の他方のグループを前記第2駆動切り替え回路に接続し、前記制御入力部が前記第1制御レベルに各々駆動されている場合、前記第1および第2駆動切り替え回路がターンオンし、前記出力を前記第1および第2駆動入力部の各々の値によって決定し、前記制御入力部の少なくとも1対が前記第2制御レベルに駆動されている場合、前記第1および第2駆動切り替え回路がターンオフするようにしたことを特徴とするマルチプレクサ回路。
- 請求の範囲11に記載のマルチプレクサ回路において、各々の駆動切り替え回路が、前記関係する制御入力部および前記駆動切り替え回路の制御ポート間に接続された第1ダイオードと、前記駆動切り替え回路の制御ポートおよび前記切り替え回路の出力部間に接続された第2ダイオードとを具えるANDゲートを含み、前記選択制御入力部を各々のダイオードを介して前記制御ポートに各々接続し、電流が、前記駆動切り替え回路のオン状態において前記駆動入力部および前記切り替え回路の出力部間に流れ、前記駆動切り替え回路のオフ状態において前記駆動入力部および1つまたはそれ以上の前記制御入力部間に流れ、前記第2ダイオードが逆バイアスされるようにしたことを特徴とするマルチプレクサ回路。
- 請求の範囲10ないし12のいずれか1つに記載のマルチプレクサ回路において、前記駆動入力部がブロック選択ラインを具え、前記電気素子を、各々が複数の電気素子を具える複数のブロックに分割し、前記ブロック選択ラインが前記保持回路に与えられるブロック制御入力部を具え、あるブロック選択ラインが前記第2制御レベルに駆動されると、前記保持回路が前記保持電圧を前記切り替え回路の出力部に与えるようにしたことを特徴とするマルチプレクサ回路。
- 請求の範囲13に記載のマルチプレクサ回路において、同じ前記選択制御入力部を前記電気素子の異なったブロックに与えることを特徴とするマルチプレクサ回路。
- 請求の範囲1に記載のマルチプレクサ回路において、前記駆動回路がANDゲートを具え、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記ANDゲートの出力部を前記関係する電気素子に結合し、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、前記ANDゲートの出力部を前記電気素子から絶縁し、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持回路が保持電圧を前記電気素子に与えるようにしたことを特徴とするマルチプレクサ回路。
- 請求の範囲15に記載のマルチプレクサ回路において、前記ANDゲートの出力部を前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、順方向バイアスされ、1つまたはそれ以上の前記制御入力部が前記第2制御レベルに駆動されている場合、逆バイアスされる各々のダイオードを経て前記関係する電気素子に結合したことを特徴とするマルチプレクサ回路。
- 請求の範囲16に記載のマルチプレクサ回路において、前記保持回路が、前記ANDゲートの出力部が前記電気素子から絶縁されている場合、前記保持電圧を規定し、前記制御入力部のすべてが前記第1制御レベルに駆動されている場合、前記駆動回路との組み合わせにおいて、前記出力部における電圧を規定する電圧源を具えることを特徴とするマルチプレクサ回路。
- 請求の範囲17に記載のマルチプレクサ回路において、前記保持回路が、各々の前記電圧源間に接続された直列に接続されたダイオードの対を具え、これら2つのダイオードの接続点を前記切り替え回路の出力部に接続したことを特徴とするマルチプレクサ回路。
- 行および列において配置された電子素子のアレイにおいて、前記電気素子の行を、請求の範囲1ないし18のいずれか1つに記載のマルチプレクサ回路によってアドレスすることを特徴とする電気素子のアレイ。
- 請求の範囲19に記載の電気素子のアレイを具える画像センサにおいて、前記電気素子が画像センサ画素を具えることを特徴とする画像センサ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9524657.5A GB9524657D0 (en) | 1995-12-01 | 1995-12-01 | Multiplexer circuit |
GB9524657.5 | 1995-12-01 | ||
GB9614480.3 | 1996-07-10 | ||
GBGB9614480.3A GB9614480D0 (en) | 1995-12-01 | 1996-07-10 | Multiplexer circuit |
PCT/IB1996/001221 WO1997021208A1 (en) | 1995-12-01 | 1996-11-13 | Multiplexer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11501788A JPH11501788A (ja) | 1999-02-09 |
JP3836150B2 true JP3836150B2 (ja) | 2006-10-18 |
Family
ID=26308213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52110197A Expired - Fee Related JP3836150B2 (ja) | 1995-12-01 | 1996-11-13 | マルチプレクサ回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6078358A (ja) |
EP (1) | EP0807301B1 (ja) |
JP (1) | JP3836150B2 (ja) |
KR (1) | KR100445208B1 (ja) |
DE (1) | DE69632526T2 (ja) |
GB (1) | GB9614480D0 (ja) |
WO (1) | WO1997021208A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188057B1 (en) * | 1998-09-11 | 2001-02-13 | Agilent Technologies, Inc. | Method and apparatus for testing photo-receiver arrays and associated read channels |
US6614697B2 (en) * | 2001-10-13 | 2003-09-02 | Hewlett-Packard Development Company, L.P. | Diode-based multiplexer |
US20050220986A1 (en) * | 2004-04-01 | 2005-10-06 | Superpower, Inc. | Superconductor fabrication processes |
TWI340911B (en) * | 2007-04-13 | 2011-04-21 | Generalplus Technology Inc | Capacitance touch sensor |
CN102468836A (zh) * | 2010-11-04 | 2012-05-23 | 中国科学院上海微***与信息技术研究所 | 一种射频单刀多掷开关及用于毫米波全息成像的开关阵列 |
FR3013175B1 (fr) * | 2013-11-08 | 2015-11-06 | Trixell | Circuit integre presentant plusieurs blocs identiques identifies |
KR20150004662U (ko) | 2014-06-23 | 2015-12-31 | 안숙희 | 공작기계의 칩 비산 방지용 구조체 |
CN115877931A (zh) * | 2021-09-26 | 2023-03-31 | 群创光电股份有限公司 | 电子装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919486A (ja) * | 1982-07-22 | 1984-01-31 | Sony Corp | 画像表示装置 |
US4922138A (en) * | 1987-05-25 | 1990-05-01 | Canon Kabushiki Kaisha | Scan circuit using a plural bootstrap effect for forming scan pulses |
NL8701420A (nl) * | 1987-06-18 | 1989-01-16 | Philips Nv | Weergeefinrichting en werkwijze voor het besturen van een dergelijke weergeefinrichting. |
US5266936A (en) * | 1989-05-09 | 1993-11-30 | Nec Corporation | Driving circuit for liquid crystal display |
DE4118154A1 (de) * | 1991-06-03 | 1992-12-10 | Philips Patentverwaltung | Anordnung mit einer sensormatrix und einer ruecksetzanordnung |
GB9226890D0 (en) * | 1992-12-23 | 1993-02-17 | Philips Electronics Uk Ltd | An imaging device |
GB9308543D0 (en) * | 1993-04-24 | 1993-06-09 | Philips Electronics Uk Ltd | An image sensor |
GB9313841D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | An electro-optic device |
GB9404111D0 (en) * | 1994-03-03 | 1994-04-20 | Philips Electronics Uk Ltd | A charge storage device |
JP3135810B2 (ja) * | 1995-01-31 | 2001-02-19 | シャープ株式会社 | 画像表示装置 |
GB9505305D0 (en) * | 1995-03-16 | 1995-05-03 | Philips Electronics Uk Ltd | Electronic devices comprising an array |
GB9524560D0 (en) * | 1995-12-01 | 1996-01-31 | Philips Electronics Nv | Multiplexer circuit |
-
1996
- 1996-07-10 GB GBGB9614480.3A patent/GB9614480D0/en active Pending
- 1996-11-13 KR KR1019970705343A patent/KR100445208B1/ko not_active IP Right Cessation
- 1996-11-13 DE DE69632526T patent/DE69632526T2/de not_active Expired - Fee Related
- 1996-11-13 JP JP52110197A patent/JP3836150B2/ja not_active Expired - Fee Related
- 1996-11-13 EP EP96935255A patent/EP0807301B1/en not_active Expired - Lifetime
- 1996-11-13 WO PCT/IB1996/001221 patent/WO1997021208A1/en active IP Right Grant
- 1996-11-27 US US08/757,532 patent/US6078358A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11501788A (ja) | 1999-02-09 |
US6078358A (en) | 2000-06-20 |
EP0807301B1 (en) | 2004-05-19 |
DE69632526D1 (de) | 2004-06-24 |
GB9614480D0 (en) | 1996-09-04 |
KR100445208B1 (ko) | 2004-11-03 |
KR19980701946A (ko) | 1998-06-25 |
WO1997021208A1 (en) | 1997-06-12 |
DE69632526T2 (de) | 2005-05-25 |
EP0807301A1 (en) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0809838B1 (en) | Matrix display devices | |
EP0597536B1 (en) | Active matrix display devices | |
KR100478268B1 (ko) | 개선된 전압준위변환회로를 가지는 표시장치 | |
JP3851302B2 (ja) | バッファー回路及びこれを利用したアクティブマトリックス表示装置 | |
KR100296003B1 (ko) | 매트릭스형표시장치의구동용전압생성회로 | |
KR970703571A (ko) | 어레이로 구성된 전자장치(Electronic devices comprising an array) | |
US6426744B2 (en) | Display driving apparatus having variable driving ability | |
JP3836150B2 (ja) | マルチプレクサ回路 | |
CN109658899B (zh) | 电压切换电路、伽马电压产生电路及液晶显示装置 | |
CN100411304C (zh) | 用于超声转换器阵列的高电压开关的方法和装置 | |
KR100858884B1 (ko) | 능동 매트릭스 디스플레이 디바이스, 픽셀 구동 신호를 제공하는 방법, 및 열 어드레스 회로 | |
KR100243824B1 (ko) | 디스플레이 드라이버 | |
US5856666A (en) | Multiplexer circuit | |
JP2001305510A (ja) | アクティブマトリクス型液晶表示装置 | |
US5786800A (en) | Display device | |
US6580359B1 (en) | Selectable input buffer control system | |
EP0256336A2 (en) | A programmable logic array | |
JPH05504211A (ja) | 時間バーニヤを含む可変パルス幅ゼネレータ | |
JP3063568B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
EP0447919B1 (en) | Drive circuit for dot matrix display | |
JPH05249920A (ja) | 液晶表示装置の駆動回路 | |
EP0456311B1 (en) | Quasi-static level shifter | |
JP3316516B2 (ja) | 多値出力回路 | |
CN114124076A (zh) | 电平移位设备和方法 | |
JPH0258417A (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |