JP3834130B2 - デジタルカメラ - Google Patents
デジタルカメラ Download PDFInfo
- Publication number
- JP3834130B2 JP3834130B2 JP19027897A JP19027897A JP3834130B2 JP 3834130 B2 JP3834130 B2 JP 3834130B2 JP 19027897 A JP19027897 A JP 19027897A JP 19027897 A JP19027897 A JP 19027897A JP 3834130 B2 JP3834130 B2 JP 3834130B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- agc
- shutter speed
- ccd
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/72—Combination of two or more compensation controls
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデジタルカメラに係り，特に，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を，可変利得増幅器の利得制御により打ち消して，電子シャッタのみで幅広く適正な露出制御を可能としたデジタルカメラに関する。
【０００２】
【従来の技術】
従来のデジタルカメラとしては，例えば，特開平２−６０３７８号公報の「撮像装置」（第１従来例）では，可変利得増幅回路の出力信号または入力信号の信号レベルに基づいて，絞り，撮像手段のシャッタ速度および可変利得増幅回路の利得を制御することにより，使い勝手を向上させた撮像装置が開示されている。
【０００３】
また，特開平１−２８８０７０号公報の「電子的撮像装置」（第２従来例）では，露光量に依存した撮像手段からの光電変換出力に関する利得を，利得制御手段によって与えられた利得制御信号に応じて制御し，現実の露光量の所定露光量に対する不足量に対応する値を表わす信号を利得制御信号として得て，該利得制御信号を上記制御手段に供給し，さらに，連写速度優先動作モードを維持する手段により，最適露光条件を逸脱する条件領域においても，当該時点で設定されている連写速度を維持した動作を継続するものが開示されている。
【０００４】
第２従来例によれば，撮影者が設定したシャッタ秒時（連写の場合は連写速度）を維持できると共に，同連写速度で露光不足となる場合には，この露光不足分を画像信号の利得制御により補い，適正光量の画像を得ることが可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら，従来のデジタルカメラにあっては，電子シャッタの速度設定をＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないため，シャッタ速度を高速に設定すればするほど，理論値に対しての実際の速度のズレ（量子化誤差）が生じた。このことについて，具体的に説明する。
【０００６】
図９は，従来の代表的なデジタルカメラの構成図である。同図において，本従来例のデジタルカメラは，レンズ４０１，オートフォーカス等を含むメカ機構４０２，ＣＣＤ４０３，ＣＤＳ回路４０４，Ａ／Ｄ変換器４０６，ＩＰＰ１０７，ＤＣＴ１０８，コーダー１０９，ＭＣＣ１１０，ＲＡＭ（内部メモリ）１１１，ＰＣカードインタフェース１１２，ＲＯＭテーブル４２１ａを内蔵したＣＰＵ４２１，表示部１２２，操作部１２３，伝送部１２４，モータドライバ４２５およびＳＧ（制御信号生成）部４２６を具備して構成されている。また，ＰＣカードインタフェース１１２を介して着脱可能なＰＣカード１５０が接続されている。
【０００７】
レンズユニットは，レンズ４０１，オートフォーカス（ＡＦ）・絞り・フィルター部を含むメカ機構４０２等からなり，メカ機構４０２のメカニカルシャッタは２つのフィールドの同時露光を行う。ＣＣＤ（電荷結合素子）４０３は，レンズユニットを介して入力した映像を電気信号（アナログ画像データ）に変換する。ＣＤＳ（相関２重サンプリング）回路４０４は，ＣＣＤ型撮像素子に対する低雑音化のための回路である。またＡ／Ｄ変換器４０６は，ＣＤＳ回路４０４を介して入力したＣＣＤ４０３からのアナログ画像データをデジタル画像データに変換する。すなわち，ＣＣＤ４０３の出力信号は，ＣＤＳ回路４０４を通してＡ／Ｄ変換器４０５で最適なサンプリング周波数（例えば，ＮＴＳＣ信号のサブキャリア周波数の整数倍）にてデジタル信号に変換される。
【０００８】
また，デジタル信号処理部であるＩＰＰ（Image Pre-Processor)１０７，ＤＣＴ（Discrete Cosine Transform)１０８，およびコーダー（Huffman Encoder/Decoder)１０９は，Ａ／Ｄ変換器４０６から入力したデジタル画像データについて，色差（Ｃｂ，Ｃｒ）と輝度（Ｙ）に分けて各種処理，補正および画像圧縮／伸長のためのデータ処理を施す。画像圧縮・伸長部１０７は，例えばＪＰＥＧ準拠の画像圧縮・伸長の一過程である直交変換，並びに，ＪＰＥＧ準拠の画像圧縮・伸長の一過程であるハフマン符号化・復号化等を行う。
【０００９】
さらに，ＭＣＣ（Memory Card Controller）１１０は，圧縮処理された画像を一旦蓄えてＰＣカードインタフェース１１２を介してＰＣカード１５０への記録，或いはＰＣカード１５０からの読み出しを行う。
【００１０】
ここで，電子シャッタ動作の制御は，ＣＰＵ４２１からの制御信号ｃｏｎ４１の指示に基づきＳＧ（制御信号生成）部４２６よりＣＣＤ４０３に供給される制御信号群ｃ４１により行われる。図１０は，その制御信号群ｃ４１に含まれる垂直同期信号ＶＤ，水平同期信号ＨＤ，ＣＣＤ電荷読出パルスＸＳＧ１，連続可変シャッタコントロール信号ＴＲＩＧ，およびＣＣＤ電荷掃捨パルスＸＳＵＢの各信号のタイミングチャートを示したものである。
【００１１】
また，図１０は，連続可変シャッタコントロール信号ＴＲＩＧによるシャッタ速度の制御を説明する図である。すなわち，通常シャッタを行う場合には，連続可変シャッタコントロール信号ＴＲＩＧの端子はオープンまたは電源の電位とされるが，連続可変シャッタを行う場合には，連続可変シャッタコントロール信号ＴＲＩＧ端子にはクロックパルスが入力される。
【００１２】
すなわち，シャッタ速度は，ＣＣＤ電荷読出パルスＸＳＧ１と連続可変シャッタコントロール信号ＴＲＩＧのパルスの立ち下がりとの時間内におけるＣＣＤ電荷掃捨パルスＸＳＵＢのパルスを抜き取り，連続可変シャッタコントロール信号ＴＲＩＧのパルスの立ち下がりとつぎのＣＣＤ電荷読出パルスＸＳＧ１との時間内におけるＣＣＤ電荷掃捨パルスＸＳＵＢのパルスを停止させることにより，決定される。なお，このように連続可変シャッタコントロール信号ＴＲＩＧを用いてシャッタ速度を制御する場合には，その制御範囲を広げるために後述のシャッタ速度制御信号によるシャッタ速度の設定値を１／１００００にしておく必要がある。
【００１３】
従って，以上のことから，電子シャッタの速度設定は，ＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないことが分かる。
【００１４】
つぎに，シャッタモード選択信号およびシャッタ速度制御信号によるシャッタ速度の制御について説明する。先ず，シャッタモード選択信号により，ＮＴＳＣ方式において１／６０［秒］よりも高速なシャッタ速度とする高速シャッタモード，１／６０［秒］よりも低速なシャッタ速度とする低速シャッタモード，或いは，シャッタ動作を行わないシャッタなしモードに設定される。
【００１５】
また，高速シャッタモードおよび低速シャッタモードにおいて，シャッタ速度制御信号に基づきシャッタ速度が算出される。すなわち，図１１に示す如く，ＮＴＳＣ方式において，高速シャッタモード（図１１（ａ）参照）および低速シャッタモード（図１１（ｂ）参照）のそれぞれについて，ＣＰＵ４２１内蔵のＲＯＭテーブル４２１ａから，ロード値が読み出され，シャッタ速度が算出される。すなわち，ロード値をＩＰＰ１０７に設定すると，計算されたシャッタ速度で露光される。
【００１６】
ＬＨをロード値とした時，高速シャッタモードの場合には，
Ｔ＝（２６２D −（１ＦＦＨ−ＬＨ））×６３．５６＋３４．７８［μｓ］
により，シャッタ速度が計算される。この計算式から求めた代表的なシャッタ速度をまとめたものが図１１（ａ）の図表である。なお，数字に添字のない表記および数字の添字“Ｄ”は１０進数表示を，また英数字の添字“Ｈ" は１６進数表示をそれぞれ表す。これにより，ＮＴＳＣ方式の場合，シャッタ速度の単位は６３．５６［μｓ］単位であることが分かる。
【００１７】
また，低速シャッタモードの場合には，Ｎ＝２×（ＦＦＨ−ＬＨ） ［ＦＬＤ］により，シャッタ速度が計算される。ここで，ＦＬＤ（フィールド）は，１［ＦＬＤ］＝１／６０［秒］であり，ＦＬＤ値×１／６０［秒］が設定シャッタ速度となる。
【００１８】
さらに，図１２には，ＥＶ線図の一例を示す。ここで，ＥＶ線図は，目的の露出値ＥＶ（Exposure Value）にするための開口値ＡＶ（Aperture Value）と時間値ＴＶ（Time Value）の組み合わせを表す図であり，これら露出調整における露出値ＥＶ，開口値ＡＶおよび時間値ＴＶの間には，ＥＶ＝ＡＶ＋ＴＶの関係がある。また，輝度値Ｌｖ（Light Value)は測光値であり，適正露出ではＥＶ＝Ｌｖである。なお，１／Ｔは２のＴＶ乗に等しく，また，ＦＮｏ．の２乗は２のＡＶ乗に等しいという関係がある。
【００１９】
図１２に示すＥＶ線図の例では，Ｆ値はＦ２かＦ８のどちらかしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択する。また，Ｆ値がＦ２およびＦ８の２値しかないので，シャッタ速度を１／１６ＴＶ単位で変更して適正露出を得ることとなる。
【００２０】
つぎに，シャッタ速度の量子化誤差について説明する。図１３，図１４および図１５に示す図表は，１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する図表である。ここで，差（ｍＳ）の項は，当該行についての値からつぎの行の時間（ｍＳ）を減算した値を記入している。
【００２１】
すなわち，図１３，図１４および図１５は，ＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位（６３．５６［μｓ］）が露出としてどの位影響するかを求めたものである。図中，記号★が付記された部分がそれに該当し，例えば，ＴＶ値が９．３７５の時と９．４３７５の時のシャッタ速度の差は，０．０６３９［ｍＳ］＝６３．９［μＳ］である。よって，ＴＶ９．３７５付近でＴＶ値を１／１６変化させるために必要なシャッタ速度の変化量は，６３．９［μＳ］であり，約１ＸＳＵＢであるから，１ＸＳＵＢの変化でＴＶ値を１／１６変化させればよいことが分かる。
【００２２】
これがＣＣＤセンサの電荷掃捨パルスＸＳＵＢによる量子化誤差であり，図１３，図１４および図１５をまとめると，１ＸＳＵＢの露出としての影響は，およそ以下の如くなる。
以上のことから，シャッタ速度が高速になる程，量子化誤差が大きくなることが分かる。
【００２３】
以上説明したように，従来では，電子シャッタの速度設定をＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないため，シャッタ速度を高速に設定すればするほど，理論値に対しての実際の速度のズレ（量子化誤差）が生じることとなっていた。
【００２４】
また，絞り（アイリス）が無段階に設定できれば，絞り（アイリス）の制御により，上記量子化誤差を打消すことができるが，装置のシステム設計上の制約や装置の低コスト化の要請から，絞り（アイリス）が段階的にしか設定できない（図１２に示したような）場合には，量子化誤差が露出誤差となり，シャッタ速度が高速になると無視できない値となるという問題があった。
【００２５】
本発明は，上記従来の問題点に鑑みてなされたものであって，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を，利得制御により打ち消して，電子シャッタのみで幅広く適正な露出制御を可能としたデジタルカメラを提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記課題を解決するために，本発明の請求項１に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，前記ＣＣＤの撮像信号の信号レベルを補正する可変利得増幅器と，シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器の利得を設定する制御手段とを具備したものである。
【００２７】
また，請求項２に係るデジタルカメラは，請求項１に係るデジタルカメラにおいて，前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定を制御するものである。
【００２８】
また、請求項３に係るデジタルカメラは，請求項１または２記載のデジタルカメラにおいて，前記制御手段は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルを具備するものである。
【００２９】
また，請求項４に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，
前記ＣＣＤの撮像信号の信号レベルを補正するデジタルゲイン調整手段と，
シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定する制御手段とを具備したものである。
【００３０】
また、請求項５に係るデジタルカメラは，請求項４記載のデジタルカメラにおいて、前記デジタルゲイン調整手段は、ＲＧＢ毎に設けられた乗算器からなり、当該乗算器に入力するＲＧＢの撮像信号に、前記制御手段により算出されるゲインデータを乗算して、当該撮像信号の信号レベルを調整するものである。
【００３１】
また，請求項６に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，前記ＣＣＤの撮像信号の信号レベルを補正可能な可変利得増幅器と，前記ＣＣＤの撮像信号の信号レベルを補正可能なデジタルゲイン調整手段と，シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器および／または前記デジタルゲイン調整手段の利得を設定する制御手段とを具備したものである。
【００３２】
また，請求項７に係るデジタルカメラは，請求項６に係るデジタルカメラにおいて，前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定する一方，前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定するものである。
【００３３】
【発明の実施の形態】
以下，本発明のデジタルカメラの概要について，並びに，本発明のデジタルカメラの実施の形態について，図面を参照して詳細に説明する。
【００３４】
〔本発明のデジタルカメラの概要〕
本発明の請求項１に係るデジタルカメラでは，図１に示す如く，ＣＣＤ１０３の撮像信号の信号レベルを可変利得増幅器１０５により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１および１２６により可変利得増幅器１０５の利得を制御するようにしている。
【００３５】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。
【００３６】
また，請求項２に係るデジタルカメラでは，制御手段１２１および１２６は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器１０５の利得を制御するようにしている。すなわち設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ理論値のシャッタ速度よりも高速側のシャッタ速度を設定し，これにより発生する量子化誤差が打ち消そうとするものである。
【００３７】
通常，可変利得増幅器１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向では設定値に対する利得のリニアリティ（線形性）がないことから，このように，シャッタ速度を設定する時に，利得を上げて補正するように，量子化誤差をシャッタ速度の高速側に設定する。
【００３８】
これにより，可変利得増幅器１０５の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，低照度時の撮影において行われる可変利得増幅器１０５の利得制御と同様の制御形態となりシステム設計上有利である。
【００３９】
さらに，請求項３に係るデジタルカメラでは，制御手段１２１および１２６は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブル１２１ａを参照して，可変利得増幅器１０５の利得制御を行う信号を生成するようにしている。
【００４０】
これにより，複雑な演算が不要となって制御手段の演算負荷が削減され，処理が高速化される。また，データテーブル１２１ａを具備しない場合には，可変利得増幅器１０５の利得を変更した際のＣＣＤ１０３による測光を適正露出になるまで繰返す必要があるが，該動作も不要となり，さらに，量子化誤差を打ち消して適正な露出制御を行うことができ，全体的な操作処理も高速化される。
【００４１】
本発明の請求項４に係るデジタルカメラでは，図１および図５に示す如く，ＣＣＤ１０３の撮像信号の信号レベルをデジタルゲイン調整手段１０７５により補正する際に、シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１によりデジタルゲイン調整手段１０７５の利得を制御するようにしている。
【００４２】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。また、デジタルゲイン調整手段１０７５は、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【００４３】
また，請求項５に係るデジタルカメラでは，デジタルゲイン調整手段１０７５は、ＲＧＢ毎に設けられた乗算器１０７５ｒ，１０７５ｇ，１０７５ｂからなり、当該乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに入力するＲＧＢの撮像信号に、制御手段１２１により算出されるゲインデータを乗算して、撮像信号の信号レベルを調整するようにしている。
【００４４】
これにより、簡単な構成で、入力する撮像信号の信号レベルをデジタル的に補正することが可能となる。
【００４５】
また，請求項６に係るデジタルカメラでは，図１および図５に示す如く，ＣＣＤ１０３の撮像信号の信号レベルを可変利得増幅器１０５および／またはデジタルゲイン調整手段１０７５により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１および１２６により可変利得増幅器１０５および／またはデジタルゲイン調整手段１０７５の利得を制御するようにしている。
【００４６】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。また、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【００４７】
また，請求項７に係るデジタルカメラでは，制御手段１２１および１２６は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器１０５の利得を制御する一方、制御手段１２１は、前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差が打ち消されるように前記デジタルゲイン調整手段の利得を制御するものである。
【００４８】
すなわち、設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ高速側のシャッタ速度を設定した場合には、可変利得増幅器１０５の利得を制御する一方、設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ低速側のシャッタ速度を設定した場合には、デジタルゲイン調整手段１０７５の利得を制御して、発生する量子化誤差を打ち消そうとするものである。
【００４９】
通常，可変利得増幅器１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向（ゲインをマイナスとする方向）では設定値に対する利得のリニアリティ（線形性）がないことから，可変利得増幅器１０５では、量子化誤差をシャッタ速度の高速側に設定した場合に、利得を上げて（ゲインをプラスとして）撮像信号の信号レベルを補正する。他方、デジタルゲイン調整手段１０７５の利得制御においては、広範囲（ゲインをマイナスとする方向およびゲインをプラスとする方向）に亘る利得調整が可能であるので、量子化誤差をシャッタ速度の低速側に設定した場合に、利得を下げて（ゲインをマイナスとして）撮像信号の信号レベルを補正する。
【００５０】
これにより，可変利得増幅器１０５の利得制御においては、可変利得増幅器１０５の設定値に対する利得のリニアリティ（線形性）のある部分（ゲインをプラスとする方向）を使用し、可変利得増幅器１０５の利得のリニアリティがない範囲（ゲインをマイナスとする方向）に関しては、デジタルゲイン調整手段１０７５により利得調整することとしたので、広範囲に亘る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【００５１】
〔実施の形態１〕
図１は本発明の一実施の形態（実施の形態１）に係るデジタルカメラの構成図である。
【００５２】
同図において，本実施形態のデジタルカメラは，レンズ１０１，オートフォーカス等を含むメカ機構１０２，ＣＣＤ１０３，ＣＤＳ回路１０４，可変利得増幅器（ＡＧＣアンプ）１０５，Ａ／Ｄ変換器１０６，ＩＰＰ１０７，ＤＣＴ１０８，コーダー１０９，ＭＣＣ１１０，ＲＡＭ（内部メモリ）１１１，ＰＣカードインタフェース１１２，ＲＯＭテーブル１２１ａを内蔵したＣＰＵ１２１，表示部１２２，操作部１２３，モータドライバ１２５，およびＳＧ（制御信号生成）部１２６，ストロボ１２７，バッテリ１２８およびＤＣ−ＤＣコンバータ１２９を具備して構成されている。また，ＰＣカードインタフェース１１２を介して着脱可能なＰＣカード１５０が接続されている。
【００５３】
レンズユニットは，レンズ１０１，オートフォーカス（ＡＦ）・絞り・フィルター部を含むメカ機構１０２等からなり，メカ機構１０２のメカニカルシャッタは２つのフィールドの同時露光を行う。ＣＣＤ（電荷結合素子）１０３は，レンズユニットを介して入力した映像を電気信号（アナログ画像データ）に変換する。ＣＤＳ（相関２重サンプリング）回路１０４は，ＣＣＤ型撮像素子に対する低雑音化のための回路である。
【００５４】
また，ＡＧＣアンプ１０５は，ＣＤＳ回路１０４で相関２重サンプリングされた信号のレベルを補正する。さらにＡ／Ｄ変換器１０６は，ＡＧＣアンプ１０５を介して入力したＣＣＤ１０３からのアナログ画像データをデジタル画像データに変換する。すなわち，ＣＣＤ１０３の出力信号は，ＣＤＳ回路１０４およびＡＧＣアンプ１０５を介し，またＡ／Ｄ変換器１０５により，最適なサンプリング周波数（例えば，ＮＴＳＣ信号のサブキャリア周波数の整数倍）にてデジタル信号に変換される。
【００５５】
また，デジタル信号処理部であるＩＰＰ（Image Pre-Processor)１０７，ＤＣＴ（Discrete Cosine Transform)１０８，およびコーダー（Huffman Encoder/Decoder)１０９は，Ａ／Ｄ変換器１０６から入力したデジタル画像データについて，色差（Ｃｂ，Ｃｒ）と輝度（Ｙ）に分けて各種処理，補正および画像圧縮／伸長のためのデータ処理を施す。画像圧縮・伸長部１０７は，例えばＪＰＥＧ準拠の画像圧縮・伸長の一過程である直交変換，並びに，ＪＰＥＧ準拠の画像圧縮・伸長の一過程であるハフマン符号化・復号化等を行う。
【００５６】
さらに，ＭＣＣ（Memory Card Controller）１１０は，圧縮処理された画像を一旦蓄えてＰＣカードインタフェース１１２を介してＰＣカード１５０への記録，或いはＰＣカード１５０からの読み出しを行う。
【００５７】
ＣＰＵ１２１は，操作部１２３からの指示，或いは図示しないリモコン等の外部動作指示に従い，上記デジタルカメラ内部の全動作を制御する。また，カメラ電源はバッテリ１２８，例えば，ＮｉＣｄ，ニッケル水素，リチウム電池等から，ＤＣ−ＤＣコンバータ１２９に入力され，当該デジタルカメラ内部に供給される。
【００５８】
表示部１２２は，ＬＣＤ，ＬＥＤ，ＥＬ等で実現されており，撮影したデジタル画像データや，伸長処理された記録画像データを表示すると共に，モード表示部には，当該デジタルカメラの状態等を画面上に表示する。また操作部１２３は，機能選択，撮影指示，およびその他の各種設定を外部から行うためのボタンを備える。
【００５９】
ここで，電子シャッタ動作の制御は，ＣＰＵ１２１からの制御信号ｃｏｎ１の指示に基づきＳＧ（制御信号生成）部１２６よりＣＣＤ１０３に供給される制御信号群ｃ１により行われる。ここで，制御信号群ｃ１には，従来と同様に，垂直同期信号ＶＤ，水平同期信号ＨＤ，ＣＣＤ電荷読出パルスＸＳＧ１，連続可変シャッタコントロール信号ＴＲＩＧ，ＣＣＤ電荷掃捨パルスＸＳＵＢ，シャッタモード選択信号およびシャッタ速度制御信号の各種信号が含まれ，その基本的な動作も従来（図１０および図１１）と同様である。
【００６０】
従って，本実施の形態においても，電子シャッタの速度設定は，従来と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【００６１】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であってよい。すなわち，ＥＶ線図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【００６２】
つぎに，本実施の形態の特徴である，ＡＧＣアンプ１０５の利得制御について説明する。すなわち，本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＡＧＣアンプ１０５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得を制御する。
【００６３】
図２は，本実施形態におけるＡＧＣアンプ１０５の利得設定値と量子化誤差の関係を説明する図である。また，図３は，ＣＰＵ１２１に内蔵されるＲＯＭテーブル１２１ａの内容の一例を説明する図表である。図において、３０１は理論値によるＴＶ値および１／Ｔ値，３０２はロード値によるＴＶ値および１／Ｔ値，３０３はΔＴＶおよびＡＧＣ設定値（１０進数表記）である。
【００６４】
ここに，ＲＯＭテーブル１２１ａは，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルである。特に、図３に示すデータテーブルは、量子化誤差ΔＴがマイナスとなる方向に設定されており、このマイナスの量子化誤差ΔＴを打ち消すために、ゲインをプラスとしたＡＧＣ設定値が設定されている。
【００６５】
図３中，ＴＶは時間値，１／Ｔはシャッタ速度，ロード値はＣＰＵ１２１がＩＰＰ１０７に設定するシャッタ速度，ΔＴＶは理論値ＴＶとロード値によるＴＶとの差，ＡＧＣはΔＴＶから図２の関係に基づいて求められるＡＧＣアンプ１０５に設定すべき利得値である。
【００６６】
また，図３におけるΔＴＶは，理論値ＴＶとロード値によるＴＶとの差として発生した量子化誤差であり，図２におけるΔＴＶ（利得）は，図３におけるΔＴＶをＡＧＣアンプ１０５の利得として補正する時に，ＡＧＣアンプ１０５（の利得制御を行うＳＧ部１２６）に設定する値（ＡＧＣ設定値）によりＴＶ値換算として補正される量である。すなわち，理論値とロード値で生じるΔＴＶ分をＡＧＣアンプ１０５の利得として補正することにより適正露出とするものであり，ＡＧＣ設定値で利得として補正される量をＴＶ値換算でΔＴＶ（利得）とした。
【００６７】
例えば，適正露出とするために，ＴＶ１０にする必要がある場合，図３により理論値ＴＶ１０でロード値は“２６３”である。また図２に示すようにＡＧＣ設定値が初期値（２０Ｈ）のままでは，図３から理論値ＴＶとロード値によるＴＶとの差がΔＴＶ＝−０．０７８９になるので，これをＡＧＣ設定値を“３５”にすることにより，ΔＴＶ（利得）が“０．０７８９”分だけ補正されて適正露出にすることができる。
【００６８】
また，本実施形態のデジタルカメラでは，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得制御を行う際に，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように制御する。
【００６９】
通常，ＡＧＣアンプ１０５の利得制御においては，ＡＧＣ設定値の初期値を画像が良好になるところに設定する（図２では，“２０Ｈ”）と，利得を下げる方向では，設定値に対する利得のリニアリティ（線形性）がなくなってしまうことから，このように，シャッタ速度を設定する時に，利得を上げて補正するように，量子化誤差をシャッタ速度の高速側に設定する。
【００７０】
例えば，図３において，理論値ＴＶ＝１０．１２５の時，理論値でのシャッタ速度は“１／１１１６．６８［秒］”であるが，ＣＣＤ電荷掃捨パルスＸＳＵＢ単位によるロード値では，シャッタ速度に誤差が生じる。すなわち，設定できるロード値としては，“２６３（シャッタ速度：１／１０８１．５３［秒］）”または“２６２（シャッタ速度：１／１１６１．３６［秒］”である。
【００７１】
ここで，理論値に対してより近いシャッタ速度となるのはロード値“２６３”の方であるが，本実施の形態では，理論値に対して近いシャッタ速度の内，高速側のシャッタ速度となるロード値“２６２”によるシャッタ速度を設定する。この場合，ΔＴＶ＝−０．０５６６になるので，これをＡＧＣ設定値を“３４”にすることにより，ΔＴＶ（利得）が“０．０５６６”分だけ補正され，適正露出とすることができる。
【００７２】
このように，量子化誤差をシャッタ速度の高速側（ゲインをプラス側）に設定することにより，ＡＧＣアンプ１０５の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用できることとなる。
【００７３】
また，低照度時の撮影において行われるＡＧＣアンプ１０５の利得制御と同様の制御形態となりシステム設計上有利である。すなわち，低輝度となると，シャッタ速度が遅くなり手ブレが発生しやすくなる。そこで，シャッタ速度がある値，例えば，１／６０［秒］以下となる時は，シャッタ速度としては手ブレが発生しない１／６０［秒］を設定して，設定するべきであったシャッタ速度との差ΔＴＶをＡＧＣアンプ１０５の利得として補正するものである。
【００７４】
最後に，当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵは１２１，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。
【００７５】
またＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）と，ＡＧＣアンプ１０５に設定すべきＡＧＣ値を決定し，ＳＧ部１２６を介し制御信号群ｃ３によりＡＧＣアンプ１０５の利得を設定する。
【００７６】
なお、上記実施の形態では、図２に示す如き、利得（ΔＴ）のマイナス側にリニアリティ（線形性）がないＡＧＣアンプを使用したが、利得のマイナス側にリニアリティのあるＡＧＣアンプを使用した場合には、量子化誤差をシャッタ速度の低速側（すなわち、ゲインをマイナス側）に設定することも可能である。
【００７７】
図４は、ゲインをマイナス側に補正するためのＲＯＭテーブル１２１ａの内容を示す図表である。例えば，図４において，理論値ＴＶ＝１０．１２５の時，理論値でのシャッタ速度は“１／１１１６．６８［秒］”であるが，ＣＣＤ電荷掃捨パルスＸＳＵＢ単位によるロード値では，シャッタ速度に量子化誤差が生じる。この場合、図４に示す如く、ロード値としては，“２６３（シャッタ速度：１／１０８１．５３［秒］）”が設定されている。
【００７８】
従って、この場合には，量子化誤差ΔＴＶ＝０．０４６１になるので，これをＡＧＣ設定値を“３１”にすることにより，ΔＴＶ（利得）が“−０．０４６１”分だけ補正され，適正露出とすることができる。
【００７９】
［実施の形態２］
上記した実施の形態１においては、ＣＣＤ１０３の撮像信号の信号レベルを、ＡＧＣアンプ１０５のゲインを制御して補正する例を示したが、実施の形態２は、ＣＣＤ１０３の撮像信号の信号レベルを、ＩＰＰ１０７のデジタルゲイン調整部１０７５のゲインを制御して補正するものである。したがって、ここでは、異なる部分のみを説明する。
【００８０】
実施の形態２におけるデジタルカメラは、実施の形態１に示したデジタルカメラ（図１）と同様のブロック構成とすることができる。
【００８１】
図５は、実施の形態２における、図１のＩＰＰ１０７の詳細な構成を示す図である。
【００８２】
ＩＰＰ１０７は、図５に示す如く、Ａ／Ｄ変換器１０６から入力したデジタル画像データをＲ・Ｇ・Ｂの各色成分に分離する色分離部１０７１と、分離されたＲ・Ｇ・Ｂの各画像データを補間する信号補間部１０７２と、Ｒ・Ｇ・Ｂの各画像データの黒レベルを調整するペデスタル調整部１０７３と、Ｒ，Ｂの各画像データの白レベルを調整するホワイトバランス調整部１０７４と、ＣＰＵ１２１により設定されたゲインでＲ・Ｇ・Ｂの各画像データを補正するデジタルゲイン調整部１０７５と、Ｒ・Ｇ・Ｂの各画像データのγ変換を行うガンマ変換部１０７６と、ＲＧＢの画像データを色差信号（Ｃｂ，Ｃｒ）と輝度信号（Ｙ）とに分離するマトリックス部１０７７と、色差信号（Ｃｂ，Ｃｒ）と輝度信号（Ｙ）とに基づいてビデオ信号を作成し表示部１２２に出力するビデオ信号処理部１０７８と、ＣＰＵ１２１とのインターフェースであるＣＰＵＩ／Ｆ１０７９と、およびＤＣＴ１０８とのインターフェースであるＤＣＴＩ／Ｆ１０８０等を備えている。
【００８３】
上記したデジタルゲイン調整部１０７５は、ＲＧＢ毎に、乗算器１０７５ｒ，１０７５ｇ，１０７５ｂを備えており、各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに入力するＲ・Ｇ・Ｂの画像データに、ＣＰＵ１２１で設定されるＲＧＢの各ゲインデータをそれぞれ乗算し、Ｒ・Ｇ・Ｂの画像データの信号レベルを調整する。
【００８４】
本実施の形態においても，電子シャッタの速度設定は，実施の形態１と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【００８５】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であって良い。すなわち，ＥＶ図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【００８６】
つぎに，本実施の形態の特徴である，ＩＰＰ１０７のデジタルゲイン調整部１０７５の利得制御について説明する。すなわち，本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＩＰＰ１０７のデジタルゲイン調整部１０７５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１によりデジタルゲイン調整部１０７５の利得を制御する。
【００８７】
本実施の形態においても、上記図３で示したＲＯＭテーブル１２１ａを使用してゲイン設定値を決定する。例えば、適正露出とするために，ＴＶを１０にする必要がある場合，図３により理論値ＴＶ１０でのロード値は“２６３”である。また、この場合、図３から理論値ＴＶとロード値によるＴＶとの差がΔＴＶ＝−０．０７８９になるので，デジタルゲイン調整部１０７５のΔＴＶ（利得）を“０．０７８９”分だけ補正して適正露出とする。
【００８８】
つぎに、ＡＧＣ設定値に基づいて、デジタルゲイン調整部１０７５に乗算されるゲインデータの算出方法を図６のフローチャートを参照して説明する。
【００８９】
図６は、デジタルゲイン調整部１０７５に乗算されるゲインデータの算出方法を説明するためのフローチャートである。
【００９０】
先ず、図６のフローチャートで使用される変数を説明する。
【００９１】
以下に示す変数は、単位はＥＶ（Ｌｖ、ＴＶ、ＡＶでも同じ意味合いになる。）で、１／１６ＥＶを１としている。
▲１▼ agc ＿value ：ゲイン設定値であり、図３の表の量子化誤差ΔＴＶを補正する利得（ΔＴＶ）に対応し１６進表記されている。図３の量子化誤差ΔＴＶがマイナスとなる場合は、agc ＿value はプラスとなる。すなわち、agc ＿value は、ゲインを大きくする時にはプラスとなり、ゲインを小さくする時にはマイナスとなる。
▲２▼ agc ＿data ：ＣＰＵ１２１のＤ／Ａ出力設定データであり、このデータにより、ＡＧＣアンプ１０５のゲインを設定できる。
▲３▼ agc ＿def ：ＡＧＣアンプ１０５のゲインを１倍とするときのＡＧＣアンプの入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）
▲４▼ agc ＿data＿cwe5〜7 ：ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算されるＲＧＢの各ゲインデータである。
▲５▼ from＿cwe5〜7 ：ＣＣＤ１０３のＲ，Ｇ，Ｂの各色ばらつきの調整値
▲６▼ agc ＿tbl ［agc ＿data＿calc］：ＡＧＣ演算用の関数である。
agc ＿tbl ［0 〜32］＝｛32,33,34,36,38,39,41,43,45,47,49,51,53,56,58,61,64,66,69,72,76,79,83,86,90,94,98,103,107,112,117,122,128｝
具体的には、agc ＿tbl ［0 ］=32 、agc ＿tbl ［32］=128となる。
agc ＿tbl ［agc ＿data＿calc］が、[32]の場合は、ゲインデータは１倍（±０ＥＶ）となり、[64]の場合は、ゲインデータが２倍（＋１ＥＶ）となり、[128] の場合は、ゲインデータが４倍（＋２ＥＶ）となる。
【００９２】
図６において、先ず、ステップＳ１では、agc ＿data＝agc ＿def とし、続いて、agc ＿data＿calc＝agc ＿value とする（ステップＳ２）。そして、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5＊agc ＿tbl[agc ＿data＿calc]/32とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6＊agc ＿tbl[agc ＿data＿calc]/32とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7＊agc ＿tbl[agc ＿data＿calc]/32として（ステップＳ３）、当該フローを終了する。
【００９３】
上記ゲイン演算処理で算出されたagc ＿data＿cwe5〜7 は、ＩＰＰ１０７のデジタルゲイン調整部１０７５のＲ・Ｇ・Ｂの各乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにゲインとして乗算され、また、算出されたagc ＿dataは、ＡＧＣアンプ１０５のゲインとして設定されることになる。
【００９４】
このように、デジタルゲイン調整部１０７５の利得を制御して撮像信号の信号レベルを補正することとしたので、広範囲に渡る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【００９５】
最後に，当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵは１２１，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。また、ＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）を決定する。
【００９６】
そして、ＣＰＵ１２１は、図３に示したＲＯＭテーブル１２１ａを参照して，デジタルゲイン調整部１０７５の各乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算するＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を算出して、この算出したＲＧＢのゲインデータを、ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにそれぞれ乗算して、撮像信号の信号レベルを調整する。
【００９７】
また、上記では、上記図３に示したゲインをプラス側に設定するテーブル（図３参照）を使用して、デジタルゲイン調整部１０７５のゲインを調整する場合を示したが、上記図４に示す、ゲインをマイナス側に設定するテーブルを使用して、ゲイン調整部１０７５のゲインを調整することにしても良い。
【００９８】
ＡＧＣアンプは、設定値に対する利得のリニアリティのある部分が限られているのに対して、デジタルゲイン調整部１０７５においては、広範囲で利得の調整が可能となる。
【００９９】
［実施の形態３］
実施の形態３は、ＣＣＤ１０３の撮像信号の信号レベルを、ＡＧＣアンプ１０５およびＩＰＰ１０７のデジタルゲイン調整部１０７５の利得を制御して補正するものである。したがって、ここでは、異なる部分のみを説明する。
【０１００】
実施の形態３におけるデジタルカメラは、実施の形態１に示したデジタルカメラ（図１）と同様のブロック構成とすることができ、また、ＩＰＰ１０７は、実施の形態２において、図５で示した構成とすることができる。
【０１０１】
本実施の形態においても，電子シャッタの速度設定は，実施の形態１と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【０１０２】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であって良い。すなわち，ＥＶ図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【０１０３】
つぎに、本実施の形態の特徴である、ＡＧＣアンプ１０５およびＩＰＰ１０７の利得制御について説明する。
【０１０４】
本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＡＧＣアンプ１０５およびＩＰＰ１０７のゲイン調整部１０７５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得を制御するか、若しくはＣＰＵ１２１によりＩＰＰ１０７のデジタルゲイン調整部１０７５の利得を制御する。
【０１０５】
通常，ＡＧＣアンプ１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向（ゲインをマイナスとする方向）では設定値に対する利得のリニアリティ（線形性）がないことから，ＡＧＣアンプ１０５では、量子化誤差をシャッタ速度の高速側に設定した場合に、利得を上げて（ゲインをプラスとして）撮像信号の信号レベルを補正する。他方、デジタルゲイン調整部１０７５の利得制御においては、広範囲（ゲインをマイナスとする方向およびゲインをプラスとする方向）に亘る利得調整が可能であるので、量子化誤差をシャッタ速度の低速側に設定した場合に、利得を下げて（ゲインをマイナスとして）撮像信号の信号レベルを補正する。
【０１０６】
すなわち、本実施の形態においては、図３に示したゲインをプラスとするテーブルを用いてＡＧＣアンプ１０５の利得制御を行い、図４に示したゲインをマイナスとするテーブルを用いてＩＰＰ１０７のデジタルゲイン調整部１０７５の利得制御を行う。
【０１０７】
なお、図３と図４のいずれかのテーブルを選択する基準としては、例えば、シャッタ速度の理論値に対する量子化誤差ΔＴＶの絶対値が小さくなる方のテーブルを選択することにしても良い。具体的には、例えば、ＴＶを１０．１２５にする必要がある場合は、図３のテーブルにおいては、理論値ＴＶ＝１０．１２５でのロード値は２６２であり、この時の量子化誤差ΔＴＶは−０．０５６６である。一方、図４のテーブルにおいては、理論値ＴＶ＝１０．１２５でのロード値は２６２であり、この時の量子化誤差ΔＴＶは０．０４６１である。従って、ＴＶを１０．１２５にする必要がある場合は、量子化誤差の絶対値の小さくなる図４のテーブルを使用する。これにより、利得の変化量を小さくすることができる。
【０１０８】
図７は、本実施の形態におけるＡＧＣアンプ１０５の入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）の関係を説明する図である。
【０１０９】
図７に示す曲線は、コントロール電圧Ｖccを４．５Ｖ，４．７５Ｖ，５Ｖとした場合の、入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）との特性を、それぞれ示している。図７に示す如く、出力ゲイン（ｄＢ）が８ｄＢ以下では、ニアリティが無くなっている。
【０１１０】
つぎに、ＡＧＣアンプ１０５およびデジタルゲイン調整部１０７５に設定されるゲインデータの算出方法を図８のフローチャートを参照して説明する。
【０１１１】
図８は、ＡＧＣアンプ１０５およびデジタルゲイン調整部１０７５に設定されるゲインデータの算出方法を説明するためのフローチャートである。
【０１１２】
先ず、図８のフローチャートで使用される変数を説明する。
【０１１３】
以下に示す変数は、単位はＥＶ（Ｌｖ、ＴＶ、ＡＶでも同じ意味合いになる。）で、１／１６ＥＶを１としている。
▲１▼agc ＿value ：ゲイン設定値であり、図３および図４のテーブルの量子化誤差ΔＴＶを補正する利得（ΔＴＶ）に対応する（１６進形式で表記）。図３に示す如く量子化誤差ΔＴＶがマイナスとなる場合は、agc ＿value はプラスとなり、図４に示す如く量子化誤差ΔＴＶがプラスとなる場合は、agc ＿value はマイナスとなる。すなわち、agc ＿value は、ゲインを大きくする時にはプラスとなり、ゲインを小さくする時にはマイナスとなる。
【０１１４】
具体的には、agc ＿value とＡＧＣアンプ１０５の出力ゲイン（ｄＢ）との関係は以下の如くとなる。agc ＿value=0 でＡＧＣアンプ１０５の出力ゲインは８ｄＢとなり、agc ＿value=0x08でＡＧＣアンプ１０５の出力ゲインは８＋（６＊０．５）＝１１ｄＢとなり、agc ＿value=0x10でＡＧＣアンプ１０５の出力ゲインは８＋（６＊１．０）＝１４ｄＢとなり、agc ＿value=0x18でＡＧＣアンプ１０５の出力ゲインはＡＧＣは８＋（６＊１．５）＝１７ｄＢとなる。
【０１１５】
▲２▼agc ＿data ：ＣＰＵ１２１のＤ／Ａ出力設定データであり、このデータにより、ＡＧＣアンプ１０５のゲインを設定できる。
▲３▼agc ＿data＿cwe5〜7 ：ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算されるＲＧＢの各ゲインデータである。
▲４▼from＿cwe5〜7 ：ＣＣＤ１０３のＲ，Ｇ，Ｂの各色ばらつきの調整値である。
▲５▼agc ＿k ＿plus，agc ＿k ＿plus1 〜3 ：ＡＧＣアンプ１０５のゲインが、設定値（Ｄ／Ａ値）に対して、リニアに変わらないための各区間の入力コントロール電圧に対する出力ゲイン（ｄＢ）である。
【０１１６】
具体的には、agc ＿k ＿plusは８ｄＢ〜１１ｄＢまでの入力コントロール電圧に対する出力ゲイン（ｄＢ）の増加率、agc ＿k ＿plus＿1 は１１ｄＢ〜１４ｄＢまでの入力コントロール電圧に対する出力ゲインの増加率、agc ＿k ＿plus＿2 は１４ｄＢ〜１７ｄＢまでの入力コントロール電圧に対する出力ゲインの増加率、 agc＿k ＿plus＿3 は１７ｄＢ以上の入力コントロール電圧に対する出力ゲインの増加率をそれぞれ示している。
【０１１７】
▲６▼agc ＿def ，agc ＿def1〜3 ：agc ＿k ＿plus，agc ＿k ＿plus1 〜3 の各シフト値である。具体的には、agc ＿def は出力ゲインが８ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿1 は出力ゲインが１１ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿2 は出力ゲインが１４ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿3 は出力ゲインが１７ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）をそれぞれ示している。
【０１１８】
▲７▼agc ＿tbl ［agc ＿data＿calc］：ＡＧＣ演算用の関数である。
agc ＿tbl ［0 〜32］＝｛32,33,34,36,38,39,41,43,45,47,49,51,53,56,58,61,64,66,69,72,76,79,83,86,90,94,98,103,107,112,117,122,128｝
具体的には、agc ＿tbl ［0 ］=32 、agc ＿tbl ［32］=128となる。
そして、agc ＿tbl ［agc ＿data＿calc］が、[32]の場合は、ゲインデータは１倍（±０ＥＶ）となり、[64]の場合は、ゲインデータが１／２倍（−１ＥＶ）となり、[128] の場合は、ゲインデータが１／４倍（−２ＥＶ）となる。
【０１１９】
つぎに、図８のフローチャートを説明する。図８において、先ず、agc ＿value が「０」より小か否かの判断が行われ（ステップＳ１０）、agc ＿value が「０」より小の場合には、ステップＳ１１に移行する一方、agc ＿value が「０」以上の場合には、ステップＳ１４に移行する。
【０１２０】
さて、ステップＳ１１では、agc ＿data＝agc ＿def とし、続いて、agc ＿data＿calc＝-(agc ＿value)がとする（ステップＳ３）。続いて、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5＊32/agc＿tbl[agc ＿data＿calc] とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6＊32/agc＿tbl[agc ＿data＿calc] とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7＊32/agc＿tbl[agc ＿data＿calc] として（ステップＳ４）、当該フローを終了する。
【０１２１】
他方、ステップＳ１４では、agc ＿value が「０」か否かの判断が行われ、agc ＿value が「０」でない場合にはステップＳ１６に移行する一方、agc ＿value が「０」の場合には、ステップＳ１５に移行して、agc ＿data＝0 とし、ステップＳ２３に移行する。
【０１２２】
ステップＳ１６においては、agc ＿value が「0x18」より大か否かの判断が行われ、agc ＿value が「0x18」以下の場合には、ステップＳ１８に移行する一方、agc ＿value が「0x18」より大となる場合には、agc ＿data＝(agc＿value-0x18) ＊agc ＿k ＿plus3/16+agc＿def ＿3 とし（ステップＳ１７）、ステップＳ２３に移行する。
【０１２３】
ステップＳ１８においては、agc ＿value が「0x10」より大か否かの判断が行われ、agc ＿value が「0x10」以下の場合には、ステップＳ２０に移行する一方、agc ＿value が「0x10」より大となる場合には、agc ＿data＝(agc＿value-0x10) ＊agc ＿k ＿plus2/16+agc＿def ＿2 とし（ステップＳ１９）、ステップＳ２３に移行する。
【０１２４】
ステップＳ２０においては、agc ＿value が「0x08」より大か否かの判断が行われ、agc ＿value が「0x08」以下の場合には、ステップＳ２２に移行する一方、agc ＿value が「0x08」より大となる場合には、agc ＿data＝(agc＿value-0x08) ＊agc ＿k ＿plus1/16+agc＿def ＿1 とし（ステップＳ２１）、ステップＳ２３に移行する。
【０１２５】
ステップＳ２２においては、agc ＿data＝agc ＿value ＊agc ＿k ＿plus/16+agc ＿def とし、ステップＳ２３に移行する。
【０１２６】
さて、ステップＳ２３では、agc ＿data＿calc＝0 とし、続いて、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7として（ステップＳ２４）、当該フローを終了する。
【０１２７】
上記処理で算出されたagc ＿data＿cwe5〜7 は、ＩＰＰ１０７のデジタルゲイン調整部１０７５のＲ・Ｇ・Ｂの各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂにゲインとして乗算され、また、上記処理で算出されたagc ＿dataは、ＡＧＣアンプ１０５のゲインとして設定されることになる。
【０１２８】
これにより，ＡＧＣアンプ１０５の利得制御においては、ＡＧＣアンプ１０５の設定値に対する利得のリニアリティ（線形性）のある部分（ゲインをプラスとする方向）を使用し、ＡＧＣアンプ１０５の利得のリニアリティがない範囲（ゲインをマイナスとする方向）に関しては、デジタルゲイン調整部１０７５により利得調整することとしたので、広範囲に亘る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【０１２９】
最後に、当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵ１２１は，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。
【０１３０】
またＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３若しくは図４に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）を決定する。そして、ＣＰＵ１２１は、図３若しくは図４のテーブルを参照して、ＡＧＣアンプ１０５に設定するゲインデータ（agc ＿data）およびデジタルゲイン調整部１０７５の各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに乗算するＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を算出する。
【０１３１】
続いて、ＣＰＵ１２１は、この算出したゲインデータ（agc ＿data）をＡＧＣアンプ１０５に設定すると共に、算出したＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を、デジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにそれぞれ乗算して、撮像信号の信号レベルを調整する。
【０１３２】
【発明の効果】
以上説明したように，本発明の請求項１に係るデジタルカメラによれば，ＣＣＤの撮像信号の信号レベルを可変利得増幅器により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段により可変利得増幅器の利得を制御することとしたので，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。
【０１３３】
また，請求項２に係るデジタルカメラによれば，制御手段は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器の利得を制御することとしたので，可変利得増幅器の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，低照度時の撮影において行われる可変利得増幅器の利得制御と同様の制御形態となりシステム設計上有利なデジタルカメラを提供することができる。
【０１３４】
また，請求項３に係るデジタルカメラによれば，制御手段は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルを参照して，可変利得増幅器の利得制御を行う信号を生成することとしたので，複雑な演算が不要となって制御手段の演算負荷が削減され，処理が高速化され，また，可変利得増幅器の利得を変更した際のＣＣＤによる測光を繰返すことなく，量子化誤差を打ち消して適正な露出制御を行うことができ，全体的な操作処理を高速化し得るデジタルカメラを提供することができる。
【０１３５】
また、請求項４に係るデジタルカメラによれば，ＣＣＤの撮像信号の信号レベルをデジタルゲイン調整手段により補正する際に、シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段によりデジタルゲイン調整手段の利得を制御することとしたので、装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。また、デジタルゲイン調整手段は、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【０１３６】
また，請求項５に係るデジタルカメラによれば、デジタルゲイン調整手段をＲＧＢ毎に設けられた乗算器で構成し、当該乗算器に入力するＲＧＢの撮像信号に、制御手段１２１により算出されるゲインデータを乗算して、撮像信号の信号レベルを調整することとしたので、簡単な構成で、入力する撮像信号の信号レベルをデジタル的に補正が可能なとデジタルカメラを提供することができる。
【０１３７】
また，請求項６に係るデジタルカメラによれば、ＣＣＤの撮像信号の信号レベルを可変利得増幅器および／またはデジタルゲイン調整手段により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段及により可変利得増幅器および／またはデジタルゲイン調整手段の利得を制御することとしたので、装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。また、広範囲に亘る利得調整が可能となるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【０１３８】
また，請求項７に係るデジタルカメラによれば，制御手段は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器の利得を制御する一方、制御手段は、前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差が打ち消されるように前記デジタルゲイン調整手段の利得を制御することとしたので、可変利得増幅器の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，可変利得増幅器の利得のリニアリティのない部分に関しては、デジタルゲイン調整手段により利得調整できるので、広範囲に渡る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正可能なデジタルカメラを提供することができる。
【図面の簡単な説明】
【図１】実施の形態１に係るデジタルカメラの概略構成を示すブロック図である。
【図２】実施の形態１におけるＡＧＣアンプの利得設定値と量子化誤差の関係を説明する説明図である。
【図３】図１に示したＣＰＵに内蔵されるＲＯＭテーブルの内容を説明する図表である（その１）。
【図４】図１に示したＣＰＵに内蔵されるＲＯＭテーブルの内容を説明する図表である（その２）。
【図５】実施の形態２に係るＩＰＰの詳細な構成を示すブロック図である。
【図６】デジタルゲイン調整部に乗算されるゲインデータの算出方法を説明するためのフローチャートである。
【図７】実施の形態３に係るＡＧＣアンプの入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）との関係を示す説明図である。
【図８】ＡＧＣアンプおよびデジタルゲイン調整部に設定されるゲインデータの算出方法を説明するためのフローチャートである。
【図９】従来の代表的なデジタルカメラの構成を示すブロック図である。
【図１０】連続可変シャッタコントロール信号によるシャッタ速度の制御を示す説明図である。
【図１１】
ＣＰＵ内蔵のＲＯＭテーブルの説明図であり，図１１（ａ）は高速シャッタモード，図１１（ｂ）は低速シャッタモードについてそれぞれ示している。
【図１２】ＥＶ線図の一例を示す説明図である。
【図１３】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その１）である。
【図１４】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その２）である。
【図１５】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その３）である。
【符号の説明】
１０１，４０１ レンズ
１０２，４０２ オートフォーカス等を含むメカ機構
１０３，４０３ ＣＣＤ（電荷結合素子）
１０４，４０４ ＣＤＳ（相関２重サンプリング）回路
１０５ 可変利得増幅器（ＡＧＣアンプ）
１０６，４０６ Ａ／Ｄ変換器
１０７ ＩＰＰ（Image Pre-Processor)
１０８ ＤＣＴ（Discrete Cosine Transform)
１０９ コーダー（Huffman Encoder/Decoder)
１１０ ＭＣＣ（Memory Card Controller）
１１１ ＲＡＭ（内部メモリ）
１１２ ＰＣカードインタフェース
１２１，４２１ ＣＰＵ（制御手段）
１２１ａ，４２１ａ ＲＯＭテーブル
１２２ 表示部
１２３ 操作部
１２５ モータドライバ
１２６ ＳＧ（制御信号生成）部，（制御手段）
１２７ ストロボ
１２８ バッテリ
１２９ ＤＣ−ＤＣコンバータ
１５０ ＰＣカード
１０７１ 色分離部
１０７２ 信号補間部
１０７３ ペデスタル調整部
１０７４ ホワイトバランス調整部
１０７５ デジタルゲイン調整部（デジタルゲイン調整手段）
１０７６ γ変換部
１０７７ マトリクス部
１０７８ ビデオ信号処理部
１０７９ ＣＰＵＩ／Ｆ
１０８０ ＤＣＴＩ／Ｆ
１０７５ｒ，１０７５ｇ，１０７５ｂ 乗算器
ｃｏｎ１〜ｃｏｎ３，ｃｏｎ４１，ｃｏｎ４２ 制御信号
ｃ１〜ｃ４，ｃ４１〜ｃ４３ 制御信号群
ＢＵＳ 内部バス
ｓｅｌ 選択信号
【発明の属する技術分野】
本発明はデジタルカメラに係り，特に，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を，可変利得増幅器の利得制御により打ち消して，電子シャッタのみで幅広く適正な露出制御を可能としたデジタルカメラに関する。
【０００２】
【従来の技術】
従来のデジタルカメラとしては，例えば，特開平２−６０３７８号公報の「撮像装置」（第１従来例）では，可変利得増幅回路の出力信号または入力信号の信号レベルに基づいて，絞り，撮像手段のシャッタ速度および可変利得増幅回路の利得を制御することにより，使い勝手を向上させた撮像装置が開示されている。
【０００３】
また，特開平１−２８８０７０号公報の「電子的撮像装置」（第２従来例）では，露光量に依存した撮像手段からの光電変換出力に関する利得を，利得制御手段によって与えられた利得制御信号に応じて制御し，現実の露光量の所定露光量に対する不足量に対応する値を表わす信号を利得制御信号として得て，該利得制御信号を上記制御手段に供給し，さらに，連写速度優先動作モードを維持する手段により，最適露光条件を逸脱する条件領域においても，当該時点で設定されている連写速度を維持した動作を継続するものが開示されている。
【０００４】
第２従来例によれば，撮影者が設定したシャッタ秒時（連写の場合は連写速度）を維持できると共に，同連写速度で露光不足となる場合には，この露光不足分を画像信号の利得制御により補い，適正光量の画像を得ることが可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら，従来のデジタルカメラにあっては，電子シャッタの速度設定をＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないため，シャッタ速度を高速に設定すればするほど，理論値に対しての実際の速度のズレ（量子化誤差）が生じた。このことについて，具体的に説明する。
【０００６】
図９は，従来の代表的なデジタルカメラの構成図である。同図において，本従来例のデジタルカメラは，レンズ４０１，オートフォーカス等を含むメカ機構４０２，ＣＣＤ４０３，ＣＤＳ回路４０４，Ａ／Ｄ変換器４０６，ＩＰＰ１０７，ＤＣＴ１０８，コーダー１０９，ＭＣＣ１１０，ＲＡＭ（内部メモリ）１１１，ＰＣカードインタフェース１１２，ＲＯＭテーブル４２１ａを内蔵したＣＰＵ４２１，表示部１２２，操作部１２３，伝送部１２４，モータドライバ４２５およびＳＧ（制御信号生成）部４２６を具備して構成されている。また，ＰＣカードインタフェース１１２を介して着脱可能なＰＣカード１５０が接続されている。
【０００７】
レンズユニットは，レンズ４０１，オートフォーカス（ＡＦ）・絞り・フィルター部を含むメカ機構４０２等からなり，メカ機構４０２のメカニカルシャッタは２つのフィールドの同時露光を行う。ＣＣＤ（電荷結合素子）４０３は，レンズユニットを介して入力した映像を電気信号（アナログ画像データ）に変換する。ＣＤＳ（相関２重サンプリング）回路４０４は，ＣＣＤ型撮像素子に対する低雑音化のための回路である。またＡ／Ｄ変換器４０６は，ＣＤＳ回路４０４を介して入力したＣＣＤ４０３からのアナログ画像データをデジタル画像データに変換する。すなわち，ＣＣＤ４０３の出力信号は，ＣＤＳ回路４０４を通してＡ／Ｄ変換器４０５で最適なサンプリング周波数（例えば，ＮＴＳＣ信号のサブキャリア周波数の整数倍）にてデジタル信号に変換される。
【０００８】
また，デジタル信号処理部であるＩＰＰ（Image Pre-Processor)１０７，ＤＣＴ（Discrete Cosine Transform)１０８，およびコーダー（Huffman Encoder/Decoder)１０９は，Ａ／Ｄ変換器４０６から入力したデジタル画像データについて，色差（Ｃｂ，Ｃｒ）と輝度（Ｙ）に分けて各種処理，補正および画像圧縮／伸長のためのデータ処理を施す。画像圧縮・伸長部１０７は，例えばＪＰＥＧ準拠の画像圧縮・伸長の一過程である直交変換，並びに，ＪＰＥＧ準拠の画像圧縮・伸長の一過程であるハフマン符号化・復号化等を行う。
【０００９】
さらに，ＭＣＣ（Memory Card Controller）１１０は，圧縮処理された画像を一旦蓄えてＰＣカードインタフェース１１２を介してＰＣカード１５０への記録，或いはＰＣカード１５０からの読み出しを行う。
【００１０】
ここで，電子シャッタ動作の制御は，ＣＰＵ４２１からの制御信号ｃｏｎ４１の指示に基づきＳＧ（制御信号生成）部４２６よりＣＣＤ４０３に供給される制御信号群ｃ４１により行われる。図１０は，その制御信号群ｃ４１に含まれる垂直同期信号ＶＤ，水平同期信号ＨＤ，ＣＣＤ電荷読出パルスＸＳＧ１，連続可変シャッタコントロール信号ＴＲＩＧ，およびＣＣＤ電荷掃捨パルスＸＳＵＢの各信号のタイミングチャートを示したものである。
【００１１】
また，図１０は，連続可変シャッタコントロール信号ＴＲＩＧによるシャッタ速度の制御を説明する図である。すなわち，通常シャッタを行う場合には，連続可変シャッタコントロール信号ＴＲＩＧの端子はオープンまたは電源の電位とされるが，連続可変シャッタを行う場合には，連続可変シャッタコントロール信号ＴＲＩＧ端子にはクロックパルスが入力される。
【００１２】
すなわち，シャッタ速度は，ＣＣＤ電荷読出パルスＸＳＧ１と連続可変シャッタコントロール信号ＴＲＩＧのパルスの立ち下がりとの時間内におけるＣＣＤ電荷掃捨パルスＸＳＵＢのパルスを抜き取り，連続可変シャッタコントロール信号ＴＲＩＧのパルスの立ち下がりとつぎのＣＣＤ電荷読出パルスＸＳＧ１との時間内におけるＣＣＤ電荷掃捨パルスＸＳＵＢのパルスを停止させることにより，決定される。なお，このように連続可変シャッタコントロール信号ＴＲＩＧを用いてシャッタ速度を制御する場合には，その制御範囲を広げるために後述のシャッタ速度制御信号によるシャッタ速度の設定値を１／１００００にしておく必要がある。
【００１３】
従って，以上のことから，電子シャッタの速度設定は，ＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないことが分かる。
【００１４】
つぎに，シャッタモード選択信号およびシャッタ速度制御信号によるシャッタ速度の制御について説明する。先ず，シャッタモード選択信号により，ＮＴＳＣ方式において１／６０［秒］よりも高速なシャッタ速度とする高速シャッタモード，１／６０［秒］よりも低速なシャッタ速度とする低速シャッタモード，或いは，シャッタ動作を行わないシャッタなしモードに設定される。
【００１５】
また，高速シャッタモードおよび低速シャッタモードにおいて，シャッタ速度制御信号に基づきシャッタ速度が算出される。すなわち，図１１に示す如く，ＮＴＳＣ方式において，高速シャッタモード（図１１（ａ）参照）および低速シャッタモード（図１１（ｂ）参照）のそれぞれについて，ＣＰＵ４２１内蔵のＲＯＭテーブル４２１ａから，ロード値が読み出され，シャッタ速度が算出される。すなわち，ロード値をＩＰＰ１０７に設定すると，計算されたシャッタ速度で露光される。
【００１６】
ＬＨをロード値とした時，高速シャッタモードの場合には，
Ｔ＝（２６２D −（１ＦＦＨ−ＬＨ））×６３．５６＋３４．７８［μｓ］
により，シャッタ速度が計算される。この計算式から求めた代表的なシャッタ速度をまとめたものが図１１（ａ）の図表である。なお，数字に添字のない表記および数字の添字“Ｄ”は１０進数表示を，また英数字の添字“Ｈ" は１６進数表示をそれぞれ表す。これにより，ＮＴＳＣ方式の場合，シャッタ速度の単位は６３．５６［μｓ］単位であることが分かる。
【００１７】
また，低速シャッタモードの場合には，Ｎ＝２×（ＦＦＨ−ＬＨ） ［ＦＬＤ］により，シャッタ速度が計算される。ここで，ＦＬＤ（フィールド）は，１［ＦＬＤ］＝１／６０［秒］であり，ＦＬＤ値×１／６０［秒］が設定シャッタ速度となる。
【００１８】
さらに，図１２には，ＥＶ線図の一例を示す。ここで，ＥＶ線図は，目的の露出値ＥＶ（Exposure Value）にするための開口値ＡＶ（Aperture Value）と時間値ＴＶ（Time Value）の組み合わせを表す図であり，これら露出調整における露出値ＥＶ，開口値ＡＶおよび時間値ＴＶの間には，ＥＶ＝ＡＶ＋ＴＶの関係がある。また，輝度値Ｌｖ（Light Value)は測光値であり，適正露出ではＥＶ＝Ｌｖである。なお，１／Ｔは２のＴＶ乗に等しく，また，ＦＮｏ．の２乗は２のＡＶ乗に等しいという関係がある。
【００１９】
図１２に示すＥＶ線図の例では，Ｆ値はＦ２かＦ８のどちらかしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択する。また，Ｆ値がＦ２およびＦ８の２値しかないので，シャッタ速度を１／１６ＴＶ単位で変更して適正露出を得ることとなる。
【００２０】
つぎに，シャッタ速度の量子化誤差について説明する。図１３，図１４および図１５に示す図表は，１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する図表である。ここで，差（ｍＳ）の項は，当該行についての値からつぎの行の時間（ｍＳ）を減算した値を記入している。
【００２１】
すなわち，図１３，図１４および図１５は，ＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位（６３．５６［μｓ］）が露出としてどの位影響するかを求めたものである。図中，記号★が付記された部分がそれに該当し，例えば，ＴＶ値が９．３７５の時と９．４３７５の時のシャッタ速度の差は，０．０６３９［ｍＳ］＝６３．９［μＳ］である。よって，ＴＶ９．３７５付近でＴＶ値を１／１６変化させるために必要なシャッタ速度の変化量は，６３．９［μＳ］であり，約１ＸＳＵＢであるから，１ＸＳＵＢの変化でＴＶ値を１／１６変化させればよいことが分かる。
【００２２】
これがＣＣＤセンサの電荷掃捨パルスＸＳＵＢによる量子化誤差であり，図１３，図１４および図１５をまとめると，１ＸＳＵＢの露出としての影響は，およそ以下の如くなる。
【００２３】
以上説明したように，従来では，電子シャッタの速度設定をＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位でしか行えないため，シャッタ速度を高速に設定すればするほど，理論値に対しての実際の速度のズレ（量子化誤差）が生じることとなっていた。
【００２４】
また，絞り（アイリス）が無段階に設定できれば，絞り（アイリス）の制御により，上記量子化誤差を打消すことができるが，装置のシステム設計上の制約や装置の低コスト化の要請から，絞り（アイリス）が段階的にしか設定できない（図１２に示したような）場合には，量子化誤差が露出誤差となり，シャッタ速度が高速になると無視できない値となるという問題があった。
【００２５】
本発明は，上記従来の問題点に鑑みてなされたものであって，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を，利得制御により打ち消して，電子シャッタのみで幅広く適正な露出制御を可能としたデジタルカメラを提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記課題を解決するために，本発明の請求項１に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，前記ＣＣＤの撮像信号の信号レベルを補正する可変利得増幅器と，シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器の利得を設定する制御手段とを具備したものである。
【００２７】
また，請求項２に係るデジタルカメラは，請求項１に係るデジタルカメラにおいて，前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定を制御するものである。
【００２８】
また、請求項３に係るデジタルカメラは，請求項１または２記載のデジタルカメラにおいて，前記制御手段は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルを具備するものである。
【００２９】
また，請求項４に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，
前記ＣＣＤの撮像信号の信号レベルを補正するデジタルゲイン調整手段と，
シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定する制御手段とを具備したものである。
【００３０】
また、請求項５に係るデジタルカメラは，請求項４記載のデジタルカメラにおいて、前記デジタルゲイン調整手段は、ＲＧＢ毎に設けられた乗算器からなり、当該乗算器に入力するＲＧＢの撮像信号に、前記制御手段により算出されるゲインデータを乗算して、当該撮像信号の信号レベルを調整するものである。
【００３１】
また，請求項６に係るデジタルカメラは，被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，前記ＣＣＤの撮像信号の信号レベルを補正可能な可変利得増幅器と，前記ＣＣＤの撮像信号の信号レベルを補正可能なデジタルゲイン調整手段と，シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器および／または前記デジタルゲイン調整手段の利得を設定する制御手段とを具備したものである。
【００３２】
また，請求項７に係るデジタルカメラは，請求項６に係るデジタルカメラにおいて，前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定する一方，前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定するものである。
【００３３】
【発明の実施の形態】
以下，本発明のデジタルカメラの概要について，並びに，本発明のデジタルカメラの実施の形態について，図面を参照して詳細に説明する。
【００３４】
〔本発明のデジタルカメラの概要〕
本発明の請求項１に係るデジタルカメラでは，図１に示す如く，ＣＣＤ１０３の撮像信号の信号レベルを可変利得増幅器１０５により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１および１２６により可変利得増幅器１０５の利得を制御するようにしている。
【００３５】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。
【００３６】
また，請求項２に係るデジタルカメラでは，制御手段１２１および１２６は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器１０５の利得を制御するようにしている。すなわち設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ理論値のシャッタ速度よりも高速側のシャッタ速度を設定し，これにより発生する量子化誤差が打ち消そうとするものである。
【００３７】
通常，可変利得増幅器１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向では設定値に対する利得のリニアリティ（線形性）がないことから，このように，シャッタ速度を設定する時に，利得を上げて補正するように，量子化誤差をシャッタ速度の高速側に設定する。
【００３８】
これにより，可変利得増幅器１０５の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，低照度時の撮影において行われる可変利得増幅器１０５の利得制御と同様の制御形態となりシステム設計上有利である。
【００３９】
さらに，請求項３に係るデジタルカメラでは，制御手段１２１および１２６は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブル１２１ａを参照して，可変利得増幅器１０５の利得制御を行う信号を生成するようにしている。
【００４０】
これにより，複雑な演算が不要となって制御手段の演算負荷が削減され，処理が高速化される。また，データテーブル１２１ａを具備しない場合には，可変利得増幅器１０５の利得を変更した際のＣＣＤ１０３による測光を適正露出になるまで繰返す必要があるが，該動作も不要となり，さらに，量子化誤差を打ち消して適正な露出制御を行うことができ，全体的な操作処理も高速化される。
【００４１】
本発明の請求項４に係るデジタルカメラでは，図１および図５に示す如く，ＣＣＤ１０３の撮像信号の信号レベルをデジタルゲイン調整手段１０７５により補正する際に、シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１によりデジタルゲイン調整手段１０７５の利得を制御するようにしている。
【００４２】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。また、デジタルゲイン調整手段１０７５は、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【００４３】
また，請求項５に係るデジタルカメラでは，デジタルゲイン調整手段１０７５は、ＲＧＢ毎に設けられた乗算器１０７５ｒ，１０７５ｇ，１０７５ｂからなり、当該乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに入力するＲＧＢの撮像信号に、制御手段１２１により算出されるゲインデータを乗算して、撮像信号の信号レベルを調整するようにしている。
【００４４】
これにより、簡単な構成で、入力する撮像信号の信号レベルをデジタル的に補正することが可能となる。
【００４５】
また，請求項６に係るデジタルカメラでは，図１および図５に示す如く，ＣＣＤ１０３の撮像信号の信号レベルを可変利得増幅器１０５および／またはデジタルゲイン調整手段１０７５により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段１２１および１２６により可変利得増幅器１０５および／またはデジタルゲイン調整手段１０７５の利得を制御するようにしている。
【００４６】
これにより，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合において，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御が可能となる。また、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【００４７】
また，請求項７に係るデジタルカメラでは，制御手段１２１および１２６は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器１０５の利得を制御する一方、制御手段１２１は、前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差が打ち消されるように前記デジタルゲイン調整手段の利得を制御するものである。
【００４８】
すなわち、設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ高速側のシャッタ速度を設定した場合には、可変利得増幅器１０５の利得を制御する一方、設定可能なシャッタ速度の内，理論値のシャッタ速度に近いシャッタ速度で，且つ低速側のシャッタ速度を設定した場合には、デジタルゲイン調整手段１０７５の利得を制御して、発生する量子化誤差を打ち消そうとするものである。
【００４９】
通常，可変利得増幅器１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向（ゲインをマイナスとする方向）では設定値に対する利得のリニアリティ（線形性）がないことから，可変利得増幅器１０５では、量子化誤差をシャッタ速度の高速側に設定した場合に、利得を上げて（ゲインをプラスとして）撮像信号の信号レベルを補正する。他方、デジタルゲイン調整手段１０７５の利得制御においては、広範囲（ゲインをマイナスとする方向およびゲインをプラスとする方向）に亘る利得調整が可能であるので、量子化誤差をシャッタ速度の低速側に設定した場合に、利得を下げて（ゲインをマイナスとして）撮像信号の信号レベルを補正する。
【００５０】
これにより，可変利得増幅器１０５の利得制御においては、可変利得増幅器１０５の設定値に対する利得のリニアリティ（線形性）のある部分（ゲインをプラスとする方向）を使用し、可変利得増幅器１０５の利得のリニアリティがない範囲（ゲインをマイナスとする方向）に関しては、デジタルゲイン調整手段１０７５により利得調整することとしたので、広範囲に亘る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【００５１】
〔実施の形態１〕
図１は本発明の一実施の形態（実施の形態１）に係るデジタルカメラの構成図である。
【００５２】
同図において，本実施形態のデジタルカメラは，レンズ１０１，オートフォーカス等を含むメカ機構１０２，ＣＣＤ１０３，ＣＤＳ回路１０４，可変利得増幅器（ＡＧＣアンプ）１０５，Ａ／Ｄ変換器１０６，ＩＰＰ１０７，ＤＣＴ１０８，コーダー１０９，ＭＣＣ１１０，ＲＡＭ（内部メモリ）１１１，ＰＣカードインタフェース１１２，ＲＯＭテーブル１２１ａを内蔵したＣＰＵ１２１，表示部１２２，操作部１２３，モータドライバ１２５，およびＳＧ（制御信号生成）部１２６，ストロボ１２７，バッテリ１２８およびＤＣ−ＤＣコンバータ１２９を具備して構成されている。また，ＰＣカードインタフェース１１２を介して着脱可能なＰＣカード１５０が接続されている。
【００５３】
レンズユニットは，レンズ１０１，オートフォーカス（ＡＦ）・絞り・フィルター部を含むメカ機構１０２等からなり，メカ機構１０２のメカニカルシャッタは２つのフィールドの同時露光を行う。ＣＣＤ（電荷結合素子）１０３は，レンズユニットを介して入力した映像を電気信号（アナログ画像データ）に変換する。ＣＤＳ（相関２重サンプリング）回路１０４は，ＣＣＤ型撮像素子に対する低雑音化のための回路である。
【００５４】
また，ＡＧＣアンプ１０５は，ＣＤＳ回路１０４で相関２重サンプリングされた信号のレベルを補正する。さらにＡ／Ｄ変換器１０６は，ＡＧＣアンプ１０５を介して入力したＣＣＤ１０３からのアナログ画像データをデジタル画像データに変換する。すなわち，ＣＣＤ１０３の出力信号は，ＣＤＳ回路１０４およびＡＧＣアンプ１０５を介し，またＡ／Ｄ変換器１０５により，最適なサンプリング周波数（例えば，ＮＴＳＣ信号のサブキャリア周波数の整数倍）にてデジタル信号に変換される。
【００５５】
また，デジタル信号処理部であるＩＰＰ（Image Pre-Processor)１０７，ＤＣＴ（Discrete Cosine Transform)１０８，およびコーダー（Huffman Encoder/Decoder)１０９は，Ａ／Ｄ変換器１０６から入力したデジタル画像データについて，色差（Ｃｂ，Ｃｒ）と輝度（Ｙ）に分けて各種処理，補正および画像圧縮／伸長のためのデータ処理を施す。画像圧縮・伸長部１０７は，例えばＪＰＥＧ準拠の画像圧縮・伸長の一過程である直交変換，並びに，ＪＰＥＧ準拠の画像圧縮・伸長の一過程であるハフマン符号化・復号化等を行う。
【００５６】
さらに，ＭＣＣ（Memory Card Controller）１１０は，圧縮処理された画像を一旦蓄えてＰＣカードインタフェース１１２を介してＰＣカード１５０への記録，或いはＰＣカード１５０からの読み出しを行う。
【００５７】
ＣＰＵ１２１は，操作部１２３からの指示，或いは図示しないリモコン等の外部動作指示に従い，上記デジタルカメラ内部の全動作を制御する。また，カメラ電源はバッテリ１２８，例えば，ＮｉＣｄ，ニッケル水素，リチウム電池等から，ＤＣ−ＤＣコンバータ１２９に入力され，当該デジタルカメラ内部に供給される。
【００５８】
表示部１２２は，ＬＣＤ，ＬＥＤ，ＥＬ等で実現されており，撮影したデジタル画像データや，伸長処理された記録画像データを表示すると共に，モード表示部には，当該デジタルカメラの状態等を画面上に表示する。また操作部１２３は，機能選択，撮影指示，およびその他の各種設定を外部から行うためのボタンを備える。
【００５９】
ここで，電子シャッタ動作の制御は，ＣＰＵ１２１からの制御信号ｃｏｎ１の指示に基づきＳＧ（制御信号生成）部１２６よりＣＣＤ１０３に供給される制御信号群ｃ１により行われる。ここで，制御信号群ｃ１には，従来と同様に，垂直同期信号ＶＤ，水平同期信号ＨＤ，ＣＣＤ電荷読出パルスＸＳＧ１，連続可変シャッタコントロール信号ＴＲＩＧ，ＣＣＤ電荷掃捨パルスＸＳＵＢ，シャッタモード選択信号およびシャッタ速度制御信号の各種信号が含まれ，その基本的な動作も従来（図１０および図１１）と同様である。
【００６０】
従って，本実施の形態においても，電子シャッタの速度設定は，従来と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【００６１】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であってよい。すなわち，ＥＶ線図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【００６２】
つぎに，本実施の形態の特徴である，ＡＧＣアンプ１０５の利得制御について説明する。すなわち，本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＡＧＣアンプ１０５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得を制御する。
【００６３】
図２は，本実施形態におけるＡＧＣアンプ１０５の利得設定値と量子化誤差の関係を説明する図である。また，図３は，ＣＰＵ１２１に内蔵されるＲＯＭテーブル１２１ａの内容の一例を説明する図表である。図において、３０１は理論値によるＴＶ値および１／Ｔ値，３０２はロード値によるＴＶ値および１／Ｔ値，３０３はΔＴＶおよびＡＧＣ設定値（１０進数表記）である。
【００６４】
ここに，ＲＯＭテーブル１２１ａは，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルである。特に、図３に示すデータテーブルは、量子化誤差ΔＴがマイナスとなる方向に設定されており、このマイナスの量子化誤差ΔＴを打ち消すために、ゲインをプラスとしたＡＧＣ設定値が設定されている。
【００６５】
図３中，ＴＶは時間値，１／Ｔはシャッタ速度，ロード値はＣＰＵ１２１がＩＰＰ１０７に設定するシャッタ速度，ΔＴＶは理論値ＴＶとロード値によるＴＶとの差，ＡＧＣはΔＴＶから図２の関係に基づいて求められるＡＧＣアンプ１０５に設定すべき利得値である。
【００６６】
また，図３におけるΔＴＶは，理論値ＴＶとロード値によるＴＶとの差として発生した量子化誤差であり，図２におけるΔＴＶ（利得）は，図３におけるΔＴＶをＡＧＣアンプ１０５の利得として補正する時に，ＡＧＣアンプ１０５（の利得制御を行うＳＧ部１２６）に設定する値（ＡＧＣ設定値）によりＴＶ値換算として補正される量である。すなわち，理論値とロード値で生じるΔＴＶ分をＡＧＣアンプ１０５の利得として補正することにより適正露出とするものであり，ＡＧＣ設定値で利得として補正される量をＴＶ値換算でΔＴＶ（利得）とした。
【００６７】
例えば，適正露出とするために，ＴＶ１０にする必要がある場合，図３により理論値ＴＶ１０でロード値は“２６３”である。また図２に示すようにＡＧＣ設定値が初期値（２０Ｈ）のままでは，図３から理論値ＴＶとロード値によるＴＶとの差がΔＴＶ＝−０．０７８９になるので，これをＡＧＣ設定値を“３５”にすることにより，ΔＴＶ（利得）が“０．０７８９”分だけ補正されて適正露出にすることができる。
【００６８】
また，本実施形態のデジタルカメラでは，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得制御を行う際に，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように制御する。
【００６９】
通常，ＡＧＣアンプ１０５の利得制御においては，ＡＧＣ設定値の初期値を画像が良好になるところに設定する（図２では，“２０Ｈ”）と，利得を下げる方向では，設定値に対する利得のリニアリティ（線形性）がなくなってしまうことから，このように，シャッタ速度を設定する時に，利得を上げて補正するように，量子化誤差をシャッタ速度の高速側に設定する。
【００７０】
例えば，図３において，理論値ＴＶ＝１０．１２５の時，理論値でのシャッタ速度は“１／１１１６．６８［秒］”であるが，ＣＣＤ電荷掃捨パルスＸＳＵＢ単位によるロード値では，シャッタ速度に誤差が生じる。すなわち，設定できるロード値としては，“２６３（シャッタ速度：１／１０８１．５３［秒］）”または“２６２（シャッタ速度：１／１１６１．３６［秒］”である。
【００７１】
ここで，理論値に対してより近いシャッタ速度となるのはロード値“２６３”の方であるが，本実施の形態では，理論値に対して近いシャッタ速度の内，高速側のシャッタ速度となるロード値“２６２”によるシャッタ速度を設定する。この場合，ΔＴＶ＝−０．０５６６になるので，これをＡＧＣ設定値を“３４”にすることにより，ΔＴＶ（利得）が“０．０５６６”分だけ補正され，適正露出とすることができる。
【００７２】
このように，量子化誤差をシャッタ速度の高速側（ゲインをプラス側）に設定することにより，ＡＧＣアンプ１０５の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用できることとなる。
【００７３】
また，低照度時の撮影において行われるＡＧＣアンプ１０５の利得制御と同様の制御形態となりシステム設計上有利である。すなわち，低輝度となると，シャッタ速度が遅くなり手ブレが発生しやすくなる。そこで，シャッタ速度がある値，例えば，１／６０［秒］以下となる時は，シャッタ速度としては手ブレが発生しない１／６０［秒］を設定して，設定するべきであったシャッタ速度との差ΔＴＶをＡＧＣアンプ１０５の利得として補正するものである。
【００７４】
最後に，当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵは１２１，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。
【００７５】
またＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）と，ＡＧＣアンプ１０５に設定すべきＡＧＣ値を決定し，ＳＧ部１２６を介し制御信号群ｃ３によりＡＧＣアンプ１０５の利得を設定する。
【００７６】
なお、上記実施の形態では、図２に示す如き、利得（ΔＴ）のマイナス側にリニアリティ（線形性）がないＡＧＣアンプを使用したが、利得のマイナス側にリニアリティのあるＡＧＣアンプを使用した場合には、量子化誤差をシャッタ速度の低速側（すなわち、ゲインをマイナス側）に設定することも可能である。
【００７７】
図４は、ゲインをマイナス側に補正するためのＲＯＭテーブル１２１ａの内容を示す図表である。例えば，図４において，理論値ＴＶ＝１０．１２５の時，理論値でのシャッタ速度は“１／１１１６．６８［秒］”であるが，ＣＣＤ電荷掃捨パルスＸＳＵＢ単位によるロード値では，シャッタ速度に量子化誤差が生じる。この場合、図４に示す如く、ロード値としては，“２６３（シャッタ速度：１／１０８１．５３［秒］）”が設定されている。
【００７８】
従って、この場合には，量子化誤差ΔＴＶ＝０．０４６１になるので，これをＡＧＣ設定値を“３１”にすることにより，ΔＴＶ（利得）が“−０．０４６１”分だけ補正され，適正露出とすることができる。
【００７９】
［実施の形態２］
上記した実施の形態１においては、ＣＣＤ１０３の撮像信号の信号レベルを、ＡＧＣアンプ１０５のゲインを制御して補正する例を示したが、実施の形態２は、ＣＣＤ１０３の撮像信号の信号レベルを、ＩＰＰ１０７のデジタルゲイン調整部１０７５のゲインを制御して補正するものである。したがって、ここでは、異なる部分のみを説明する。
【００８０】
実施の形態２におけるデジタルカメラは、実施の形態１に示したデジタルカメラ（図１）と同様のブロック構成とすることができる。
【００８１】
図５は、実施の形態２における、図１のＩＰＰ１０７の詳細な構成を示す図である。
【００８２】
ＩＰＰ１０７は、図５に示す如く、Ａ／Ｄ変換器１０６から入力したデジタル画像データをＲ・Ｇ・Ｂの各色成分に分離する色分離部１０７１と、分離されたＲ・Ｇ・Ｂの各画像データを補間する信号補間部１０７２と、Ｒ・Ｇ・Ｂの各画像データの黒レベルを調整するペデスタル調整部１０７３と、Ｒ，Ｂの各画像データの白レベルを調整するホワイトバランス調整部１０７４と、ＣＰＵ１２１により設定されたゲインでＲ・Ｇ・Ｂの各画像データを補正するデジタルゲイン調整部１０７５と、Ｒ・Ｇ・Ｂの各画像データのγ変換を行うガンマ変換部１０７６と、ＲＧＢの画像データを色差信号（Ｃｂ，Ｃｒ）と輝度信号（Ｙ）とに分離するマトリックス部１０７７と、色差信号（Ｃｂ，Ｃｒ）と輝度信号（Ｙ）とに基づいてビデオ信号を作成し表示部１２２に出力するビデオ信号処理部１０７８と、ＣＰＵ１２１とのインターフェースであるＣＰＵＩ／Ｆ１０７９と、およびＤＣＴ１０８とのインターフェースであるＤＣＴＩ／Ｆ１０８０等を備えている。
【００８３】
上記したデジタルゲイン調整部１０７５は、ＲＧＢ毎に、乗算器１０７５ｒ，１０７５ｇ，１０７５ｂを備えており、各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに入力するＲ・Ｇ・Ｂの画像データに、ＣＰＵ１２１で設定されるＲＧＢの各ゲインデータをそれぞれ乗算し、Ｒ・Ｇ・Ｂの画像データの信号レベルを調整する。
【００８４】
本実施の形態においても，電子シャッタの速度設定は，実施の形態１と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【００８５】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であって良い。すなわち，ＥＶ図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【００８６】
つぎに，本実施の形態の特徴である，ＩＰＰ１０７のデジタルゲイン調整部１０７５の利得制御について説明する。すなわち，本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＩＰＰ１０７のデジタルゲイン調整部１０７５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１によりデジタルゲイン調整部１０７５の利得を制御する。
【００８７】
本実施の形態においても、上記図３で示したＲＯＭテーブル１２１ａを使用してゲイン設定値を決定する。例えば、適正露出とするために，ＴＶを１０にする必要がある場合，図３により理論値ＴＶ１０でのロード値は“２６３”である。また、この場合、図３から理論値ＴＶとロード値によるＴＶとの差がΔＴＶ＝−０．０７８９になるので，デジタルゲイン調整部１０７５のΔＴＶ（利得）を“０．０７８９”分だけ補正して適正露出とする。
【００８８】
つぎに、ＡＧＣ設定値に基づいて、デジタルゲイン調整部１０７５に乗算されるゲインデータの算出方法を図６のフローチャートを参照して説明する。
【００８９】
図６は、デジタルゲイン調整部１０７５に乗算されるゲインデータの算出方法を説明するためのフローチャートである。
【００９０】
先ず、図６のフローチャートで使用される変数を説明する。
【００９１】
以下に示す変数は、単位はＥＶ（Ｌｖ、ＴＶ、ＡＶでも同じ意味合いになる。）で、１／１６ＥＶを１としている。
▲１▼ agc ＿value ：ゲイン設定値であり、図３の表の量子化誤差ΔＴＶを補正する利得（ΔＴＶ）に対応し１６進表記されている。図３の量子化誤差ΔＴＶがマイナスとなる場合は、agc ＿value はプラスとなる。すなわち、agc ＿value は、ゲインを大きくする時にはプラスとなり、ゲインを小さくする時にはマイナスとなる。
▲２▼ agc ＿data ：ＣＰＵ１２１のＤ／Ａ出力設定データであり、このデータにより、ＡＧＣアンプ１０５のゲインを設定できる。
▲３▼ agc ＿def ：ＡＧＣアンプ１０５のゲインを１倍とするときのＡＧＣアンプの入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）
▲４▼ agc ＿data＿cwe5〜7 ：ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算されるＲＧＢの各ゲインデータである。
▲５▼ from＿cwe5〜7 ：ＣＣＤ１０３のＲ，Ｇ，Ｂの各色ばらつきの調整値
▲６▼ agc ＿tbl ［agc ＿data＿calc］：ＡＧＣ演算用の関数である。
agc ＿tbl ［0 〜32］＝｛32,33,34,36,38,39,41,43,45,47,49,51,53,56,58,61,64,66,69,72,76,79,83,86,90,94,98,103,107,112,117,122,128｝
具体的には、agc ＿tbl ［0 ］=32 、agc ＿tbl ［32］=128となる。
agc ＿tbl ［agc ＿data＿calc］が、[32]の場合は、ゲインデータは１倍（±０ＥＶ）となり、[64]の場合は、ゲインデータが２倍（＋１ＥＶ）となり、[128] の場合は、ゲインデータが４倍（＋２ＥＶ）となる。
【００９２】
図６において、先ず、ステップＳ１では、agc ＿data＝agc ＿def とし、続いて、agc ＿data＿calc＝agc ＿value とする（ステップＳ２）。そして、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5＊agc ＿tbl[agc ＿data＿calc]/32とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6＊agc ＿tbl[agc ＿data＿calc]/32とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7＊agc ＿tbl[agc ＿data＿calc]/32として（ステップＳ３）、当該フローを終了する。
【００９３】
上記ゲイン演算処理で算出されたagc ＿data＿cwe5〜7 は、ＩＰＰ１０７のデジタルゲイン調整部１０７５のＲ・Ｇ・Ｂの各乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにゲインとして乗算され、また、算出されたagc ＿dataは、ＡＧＣアンプ１０５のゲインとして設定されることになる。
【００９４】
このように、デジタルゲイン調整部１０７５の利得を制御して撮像信号の信号レベルを補正することとしたので、広範囲に渡る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【００９５】
最後に，当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵは１２１，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。また、ＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）を決定する。
【００９６】
そして、ＣＰＵ１２１は、図３に示したＲＯＭテーブル１２１ａを参照して，デジタルゲイン調整部１０７５の各乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算するＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を算出して、この算出したＲＧＢのゲインデータを、ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにそれぞれ乗算して、撮像信号の信号レベルを調整する。
【００９７】
また、上記では、上記図３に示したゲインをプラス側に設定するテーブル（図３参照）を使用して、デジタルゲイン調整部１０７５のゲインを調整する場合を示したが、上記図４に示す、ゲインをマイナス側に設定するテーブルを使用して、ゲイン調整部１０７５のゲインを調整することにしても良い。
【００９８】
ＡＧＣアンプは、設定値に対する利得のリニアリティのある部分が限られているのに対して、デジタルゲイン調整部１０７５においては、広範囲で利得の調整が可能となる。
【００９９】
［実施の形態３］
実施の形態３は、ＣＣＤ１０３の撮像信号の信号レベルを、ＡＧＣアンプ１０５およびＩＰＰ１０７のデジタルゲイン調整部１０７５の利得を制御して補正するものである。したがって、ここでは、異なる部分のみを説明する。
【０１００】
実施の形態３におけるデジタルカメラは、実施の形態１に示したデジタルカメラ（図１）と同様のブロック構成とすることができ、また、ＩＰＰ１０７は、実施の形態２において、図５で示した構成とすることができる。
【０１０１】
本実施の形態においても，電子シャッタの速度設定は，実施の形態１と同様にＣＣＤセンサの電荷掃捨パルスＸＳＵＢ単位で行なわれている。
【０１０２】
また，本実施の形態においても，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できない場合であって良い。すなわち，ＥＶ図について，従来と同様に，図１２に示すような，Ｆ値がＦ２またはＦ８の何れしか選択できず，その切り換えは，Ｌｖ１２まではＦ２を，Ｌｖ１２からはＦ８をそれぞれ選択するような場合である。
【０１０３】
つぎに、本実施の形態の特徴である、ＡＧＣアンプ１０５およびＩＰＰ１０７の利得制御について説明する。
【０１０４】
本実施の形態では，ＣＣＤ１０３の撮像信号の信号レベルをＡＧＣアンプ１０５およびＩＰＰ１０７のゲイン調整部１０７５により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルスＸＳＵＢ単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，ＣＰＵ１２１およびＳＧ部１２６によりＡＧＣアンプ１０５の利得を制御するか、若しくはＣＰＵ１２１によりＩＰＰ１０７のデジタルゲイン調整部１０７５の利得を制御する。
【０１０５】
通常，ＡＧＣアンプ１０５の利得制御においては，初期値を画像が良好になるところに設定すると，利得を下げる方向（ゲインをマイナスとする方向）では設定値に対する利得のリニアリティ（線形性）がないことから，ＡＧＣアンプ１０５では、量子化誤差をシャッタ速度の高速側に設定した場合に、利得を上げて（ゲインをプラスとして）撮像信号の信号レベルを補正する。他方、デジタルゲイン調整部１０７５の利得制御においては、広範囲（ゲインをマイナスとする方向およびゲインをプラスとする方向）に亘る利得調整が可能であるので、量子化誤差をシャッタ速度の低速側に設定した場合に、利得を下げて（ゲインをマイナスとして）撮像信号の信号レベルを補正する。
【０１０６】
すなわち、本実施の形態においては、図３に示したゲインをプラスとするテーブルを用いてＡＧＣアンプ１０５の利得制御を行い、図４に示したゲインをマイナスとするテーブルを用いてＩＰＰ１０７のデジタルゲイン調整部１０７５の利得制御を行う。
【０１０７】
なお、図３と図４のいずれかのテーブルを選択する基準としては、例えば、シャッタ速度の理論値に対する量子化誤差ΔＴＶの絶対値が小さくなる方のテーブルを選択することにしても良い。具体的には、例えば、ＴＶを１０．１２５にする必要がある場合は、図３のテーブルにおいては、理論値ＴＶ＝１０．１２５でのロード値は２６２であり、この時の量子化誤差ΔＴＶは−０．０５６６である。一方、図４のテーブルにおいては、理論値ＴＶ＝１０．１２５でのロード値は２６２であり、この時の量子化誤差ΔＴＶは０．０４６１である。従って、ＴＶを１０．１２５にする必要がある場合は、量子化誤差の絶対値の小さくなる図４のテーブルを使用する。これにより、利得の変化量を小さくすることができる。
【０１０８】
図７は、本実施の形態におけるＡＧＣアンプ１０５の入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）の関係を説明する図である。
【０１０９】
図７に示す曲線は、コントロール電圧Ｖccを４．５Ｖ，４．７５Ｖ，５Ｖとした場合の、入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）との特性を、それぞれ示している。図７に示す如く、出力ゲイン（ｄＢ）が８ｄＢ以下では、ニアリティが無くなっている。
【０１１０】
つぎに、ＡＧＣアンプ１０５およびデジタルゲイン調整部１０７５に設定されるゲインデータの算出方法を図８のフローチャートを参照して説明する。
【０１１１】
図８は、ＡＧＣアンプ１０５およびデジタルゲイン調整部１０７５に設定されるゲインデータの算出方法を説明するためのフローチャートである。
【０１１２】
先ず、図８のフローチャートで使用される変数を説明する。
【０１１３】
以下に示す変数は、単位はＥＶ（Ｌｖ、ＴＶ、ＡＶでも同じ意味合いになる。）で、１／１６ＥＶを１としている。
▲１▼agc ＿value ：ゲイン設定値であり、図３および図４のテーブルの量子化誤差ΔＴＶを補正する利得（ΔＴＶ）に対応する（１６進形式で表記）。図３に示す如く量子化誤差ΔＴＶがマイナスとなる場合は、agc ＿value はプラスとなり、図４に示す如く量子化誤差ΔＴＶがプラスとなる場合は、agc ＿value はマイナスとなる。すなわち、agc ＿value は、ゲインを大きくする時にはプラスとなり、ゲインを小さくする時にはマイナスとなる。
【０１１４】
具体的には、agc ＿value とＡＧＣアンプ１０５の出力ゲイン（ｄＢ）との関係は以下の如くとなる。agc ＿value=0 でＡＧＣアンプ１０５の出力ゲインは８ｄＢとなり、agc ＿value=0x08でＡＧＣアンプ１０５の出力ゲインは８＋（６＊０．５）＝１１ｄＢとなり、agc ＿value=0x10でＡＧＣアンプ１０５の出力ゲインは８＋（６＊１．０）＝１４ｄＢとなり、agc ＿value=0x18でＡＧＣアンプ１０５の出力ゲインはＡＧＣは８＋（６＊１．５）＝１７ｄＢとなる。
【０１１５】
▲２▼agc ＿data ：ＣＰＵ１２１のＤ／Ａ出力設定データであり、このデータにより、ＡＧＣアンプ１０５のゲインを設定できる。
▲３▼agc ＿data＿cwe5〜7 ：ＩＰＰ１０７のデジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃに乗算されるＲＧＢの各ゲインデータである。
▲４▼from＿cwe5〜7 ：ＣＣＤ１０３のＲ，Ｇ，Ｂの各色ばらつきの調整値である。
▲５▼agc ＿k ＿plus，agc ＿k ＿plus1 〜3 ：ＡＧＣアンプ１０５のゲインが、設定値（Ｄ／Ａ値）に対して、リニアに変わらないための各区間の入力コントロール電圧に対する出力ゲイン（ｄＢ）である。
【０１１６】
具体的には、agc ＿k ＿plusは８ｄＢ〜１１ｄＢまでの入力コントロール電圧に対する出力ゲイン（ｄＢ）の増加率、agc ＿k ＿plus＿1 は１１ｄＢ〜１４ｄＢまでの入力コントロール電圧に対する出力ゲインの増加率、agc ＿k ＿plus＿2 は１４ｄＢ〜１７ｄＢまでの入力コントロール電圧に対する出力ゲインの増加率、 agc＿k ＿plus＿3 は１７ｄＢ以上の入力コントロール電圧に対する出力ゲインの増加率をそれぞれ示している。
【０１１７】
▲６▼agc ＿def ，agc ＿def1〜3 ：agc ＿k ＿plus，agc ＿k ＿plus1 〜3 の各シフト値である。具体的には、agc ＿def は出力ゲインが８ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿1 は出力ゲインが１１ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿2 は出力ゲインが１４ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）、agc ＿def ＿3 は出力ゲインが１７ｄＢのＡＧＣアンプ１０５の入力コントロール電圧値（ＣＰＵのＤ／Ａ設定値）をそれぞれ示している。
【０１１８】
▲７▼agc ＿tbl ［agc ＿data＿calc］：ＡＧＣ演算用の関数である。
agc ＿tbl ［0 〜32］＝｛32,33,34,36,38,39,41,43,45,47,49,51,53,56,58,61,64,66,69,72,76,79,83,86,90,94,98,103,107,112,117,122,128｝
具体的には、agc ＿tbl ［0 ］=32 、agc ＿tbl ［32］=128となる。
そして、agc ＿tbl ［agc ＿data＿calc］が、[32]の場合は、ゲインデータは１倍（±０ＥＶ）となり、[64]の場合は、ゲインデータが１／２倍（−１ＥＶ）となり、[128] の場合は、ゲインデータが１／４倍（−２ＥＶ）となる。
【０１１９】
つぎに、図８のフローチャートを説明する。図８において、先ず、agc ＿value が「０」より小か否かの判断が行われ（ステップＳ１０）、agc ＿value が「０」より小の場合には、ステップＳ１１に移行する一方、agc ＿value が「０」以上の場合には、ステップＳ１４に移行する。
【０１２０】
さて、ステップＳ１１では、agc ＿data＝agc ＿def とし、続いて、agc ＿data＿calc＝-(agc ＿value)がとする（ステップＳ３）。続いて、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5＊32/agc＿tbl[agc ＿data＿calc] とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6＊32/agc＿tbl[agc ＿data＿calc] とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7＊32/agc＿tbl[agc ＿data＿calc] として（ステップＳ４）、当該フローを終了する。
【０１２１】
他方、ステップＳ１４では、agc ＿value が「０」か否かの判断が行われ、agc ＿value が「０」でない場合にはステップＳ１６に移行する一方、agc ＿value が「０」の場合には、ステップＳ１５に移行して、agc ＿data＝0 とし、ステップＳ２３に移行する。
【０１２２】
ステップＳ１６においては、agc ＿value が「0x18」より大か否かの判断が行われ、agc ＿value が「0x18」以下の場合には、ステップＳ１８に移行する一方、agc ＿value が「0x18」より大となる場合には、agc ＿data＝(agc＿value-0x18) ＊agc ＿k ＿plus3/16+agc＿def ＿3 とし（ステップＳ１７）、ステップＳ２３に移行する。
【０１２３】
ステップＳ１８においては、agc ＿value が「0x10」より大か否かの判断が行われ、agc ＿value が「0x10」以下の場合には、ステップＳ２０に移行する一方、agc ＿value が「0x10」より大となる場合には、agc ＿data＝(agc＿value-0x10) ＊agc ＿k ＿plus2/16+agc＿def ＿2 とし（ステップＳ１９）、ステップＳ２３に移行する。
【０１２４】
ステップＳ２０においては、agc ＿value が「0x08」より大か否かの判断が行われ、agc ＿value が「0x08」以下の場合には、ステップＳ２２に移行する一方、agc ＿value が「0x08」より大となる場合には、agc ＿data＝(agc＿value-0x08) ＊agc ＿k ＿plus1/16+agc＿def ＿1 とし（ステップＳ２１）、ステップＳ２３に移行する。
【０１２５】
ステップＳ２２においては、agc ＿data＝agc ＿value ＊agc ＿k ＿plus/16+agc ＿def とし、ステップＳ２３に移行する。
【０１２６】
さて、ステップＳ２３では、agc ＿data＿calc＝0 とし、続いて、Ｒのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe5とし、Ｇのゲインデータagc ＿data＿cwe6＝agc ＿from＿cwe6とし、Ｂのゲインデータagc ＿data＿cwe5＝agc ＿from＿cwe7として（ステップＳ２４）、当該フローを終了する。
【０１２７】
上記処理で算出されたagc ＿data＿cwe5〜7 は、ＩＰＰ１０７のデジタルゲイン調整部１０７５のＲ・Ｇ・Ｂの各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂにゲインとして乗算され、また、上記処理で算出されたagc ＿dataは、ＡＧＣアンプ１０５のゲインとして設定されることになる。
【０１２８】
これにより，ＡＧＣアンプ１０５の利得制御においては、ＡＧＣアンプ１０５の設定値に対する利得のリニアリティ（線形性）のある部分（ゲインをプラスとする方向）を使用し、ＡＧＣアンプ１０５の利得のリニアリティがない範囲（ゲインをマイナスとする方向）に関しては、デジタルゲイン調整部１０７５により利得調整することとしたので、広範囲に亘る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正することが可能となる。
【０１２９】
最後に、当該デジタルカメラにおけるシャッタ速度の設定に関わる動作について，まとめて説明する。先ず操作者は，操作部１２３を介して撮影動作を設定する。ＣＰＵ１２１は，ＩＰＰ１０７からの輝度データにより露出を判定し，該露出の判定結果に応じて，ＣＣＤ電荷読出パルスＸＳＧおよびＣＣＤ電荷掃捨パルスＸＳＵＢを制御する。
【０１３０】
またＣＰＵ１２１は，ＴＶ値を計算し，該ＴＶ値から，図３若しくは図４に示したＲＯＭテーブル１２１ａを参照して，ＩＰＰ１０７に設定すべきシャッタ速度（ロード値）を決定する。そして、ＣＰＵ１２１は、図３若しくは図４のテーブルを参照して、ＡＧＣアンプ１０５に設定するゲインデータ（agc ＿data）およびデジタルゲイン調整部１０７５の各乗算器１０７５ｒ，１０７５ｇ，１０７５ｂに乗算するＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を算出する。
【０１３１】
続いて、ＣＰＵ１２１は、この算出したゲインデータ（agc ＿data）をＡＧＣアンプ１０５に設定すると共に、算出したＲＧＢのゲインデータ（agc ＿data＿cwe5〜7 ）を、デジタルゲイン調整部１０７５の乗算器１０７５ｒ，１０７５ｇ，１０７５ｃにそれぞれ乗算して、撮像信号の信号レベルを調整する。
【０１３２】
【発明の効果】
以上説明したように，本発明の請求項１に係るデジタルカメラによれば，ＣＣＤの撮像信号の信号レベルを可変利得増幅器により補正する際に，シャッタ速度がＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段により可変利得増幅器の利得を制御することとしたので，装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。
【０１３３】
また，請求項２に係るデジタルカメラによれば，制御手段は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器の利得を制御することとしたので，可変利得増幅器の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，低照度時の撮影において行われる可変利得増幅器の利得制御と同様の制御形態となりシステム設計上有利なデジタルカメラを提供することができる。
【０１３４】
また，請求項３に係るデジタルカメラによれば，制御手段は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルを参照して，可変利得増幅器の利得制御を行う信号を生成することとしたので，複雑な演算が不要となって制御手段の演算負荷が削減され，処理が高速化され，また，可変利得増幅器の利得を変更した際のＣＣＤによる測光を繰返すことなく，量子化誤差を打ち消して適正な露出制御を行うことができ，全体的な操作処理を高速化し得るデジタルカメラを提供することができる。
【０１３５】
また、請求項４に係るデジタルカメラによれば，ＣＣＤの撮像信号の信号レベルをデジタルゲイン調整手段により補正する際に、シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段によりデジタルゲイン調整手段の利得を制御することとしたので、装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。また、デジタルゲイン調整手段は、広範囲に渡る利得調整が可能であるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【０１３６】
また，請求項５に係るデジタルカメラによれば、デジタルゲイン調整手段をＲＧＢ毎に設けられた乗算器で構成し、当該乗算器に入力するＲＧＢの撮像信号に、制御手段１２１により算出されるゲインデータを乗算して、撮像信号の信号レベルを調整することとしたので、簡単な構成で、入力する撮像信号の信号レベルをデジタル的に補正が可能なとデジタルカメラを提供することができる。
【０１３７】
また，請求項６に係るデジタルカメラによれば、ＣＣＤの撮像信号の信号レベルを可変利得増幅器および／またはデジタルゲイン調整手段により補正する際に，シャッタ速度が（制御信号群ｃ１に含まれる）ＣＣＤ電荷掃捨パルス単位で設定されることにより発生する量子化誤差若しくは露出誤差を打ち消すように，制御手段及により可変利得増幅器および／またはデジタルゲイン調整手段の利得を制御することとしたので、装置のシステム設計上の制約や装置の低コスト化の要請から，絞りが段階的にしか設定できないような場合においても，シャッタ速度が高速となっても露出誤差を少なくでき，電子シャッタのみで幅広く適正な露出制御を行い得るデジタルカメラを提供することができる。また、広範囲に亘る利得調整が可能となるので、撮像信号の信号レベルを広範囲に渡って補正することが可能となる。
【０１３８】
また，請求項７に係るデジタルカメラによれば，制御手段は，量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差が打ち消されるように，可変利得増幅器の利得を制御する一方、制御手段は、前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する量子化誤差が打ち消されるように前記デジタルゲイン調整手段の利得を制御することとしたので、可変利得増幅器の利得制御において，設定値に対する利得のリニアリティ（線形性）のある部分を使用でき，また，可変利得増幅器の利得のリニアリティのない部分に関しては、デジタルゲイン調整手段により利得調整できるので、広範囲に渡る利得調整が可能となり、撮像信号の信号レベルを広範囲に亘って補正可能なデジタルカメラを提供することができる。
【図面の簡単な説明】
【図１】実施の形態１に係るデジタルカメラの概略構成を示すブロック図である。
【図２】実施の形態１におけるＡＧＣアンプの利得設定値と量子化誤差の関係を説明する説明図である。
【図３】図１に示したＣＰＵに内蔵されるＲＯＭテーブルの内容を説明する図表である（その１）。
【図４】図１に示したＣＰＵに内蔵されるＲＯＭテーブルの内容を説明する図表である（その２）。
【図５】実施の形態２に係るＩＰＰの詳細な構成を示すブロック図である。
【図６】デジタルゲイン調整部に乗算されるゲインデータの算出方法を説明するためのフローチャートである。
【図７】実施の形態３に係るＡＧＣアンプの入力コントロール電圧（Ｖ）と出力ゲイン（ｄＢ）との関係を示す説明図である。
【図８】ＡＧＣアンプおよびデジタルゲイン調整部に設定されるゲインデータの算出方法を説明するためのフローチャートである。
【図９】従来の代表的なデジタルカメラの構成を示すブロック図である。
【図１０】連続可変シャッタコントロール信号によるシャッタ速度の制御を示す説明図である。
【図１１】
ＣＰＵ内蔵のＲＯＭテーブルの説明図であり，図１１（ａ）は高速シャッタモード，図１１（ｂ）は低速シャッタモードについてそれぞれ示している。
【図１２】ＥＶ線図の一例を示す説明図である。
【図１３】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その１）である。
【図１４】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その２）である。
【図１５】１／１６ＴＶ単位で求めた各ＴＶ値に対する値の変化を説明する説明図（その３）である。
【符号の説明】
１０１，４０１ レンズ
１０２，４０２ オートフォーカス等を含むメカ機構
１０３，４０３ ＣＣＤ（電荷結合素子）
１０４，４０４ ＣＤＳ（相関２重サンプリング）回路
１０５ 可変利得増幅器（ＡＧＣアンプ）
１０６，４０６ Ａ／Ｄ変換器
１０７ ＩＰＰ（Image Pre-Processor)
１０８ ＤＣＴ（Discrete Cosine Transform)
１０９ コーダー（Huffman Encoder/Decoder)
１１０ ＭＣＣ（Memory Card Controller）
１１１ ＲＡＭ（内部メモリ）
１１２ ＰＣカードインタフェース
１２１，４２１ ＣＰＵ（制御手段）
１２１ａ，４２１ａ ＲＯＭテーブル
１２２ 表示部
１２３ 操作部
１２５ モータドライバ
１２６ ＳＧ（制御信号生成）部，（制御手段）
１２７ ストロボ
１２８ バッテリ
１２９ ＤＣ−ＤＣコンバータ
１５０ ＰＣカード
１０７１ 色分離部
１０７２ 信号補間部
１０７３ ペデスタル調整部
１０７４ ホワイトバランス調整部
１０７５ デジタルゲイン調整部（デジタルゲイン調整手段）
１０７６ γ変換部
１０７７ マトリクス部
１０７８ ビデオ信号処理部
１０７９ ＣＰＵＩ／Ｆ
１０８０ ＤＣＴＩ／Ｆ
１０７５ｒ，１０７５ｇ，１０７５ｂ 乗算器
ｃｏｎ１〜ｃｏｎ３，ｃｏｎ４１，ｃｏｎ４２ 制御信号
ｃ１〜ｃ４，ｃ４１〜ｃ４３ 制御信号群
ＢＵＳ 内部バス
ｓｅｌ 選択信号
Claims (7)
- 被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，
前記ＣＣＤの撮像信号の信号レベルを補正する可変利得増幅器と，
シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する，理論値に対する実際のシャッタ速度のズレである量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器の利得を設定する制御手段と，
を有することを特徴とするデジタルカメラ。 - 前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定することを特徴とする請求項１に記載のデジタルカメラ。
- 前記制御手段は，露出調整における時間値（ＴＶ）に対して設定されるシャッタ速度とその時の量子化誤差を表形式で保持するデータテーブルを有することを特徴とする請求項１または２に記載のデジタルカメラ。
- 被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，
前記ＣＣＤの撮像信号の信号レベルを補正するデジタルゲイン調整手段と，
シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する，理論値に対する実際のシャッタ速度のズレである量子化誤差若しくは露出誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定する制御手段と，
を有することを特徴とするデジタルカメラ。 - 前記デジタルゲイン調整手段は，ＲＧＢ毎に設けられた乗算器からなり，当該乗算器に入力するＲＧＢの撮像信号に，前記制御手段により算出されるゲインデータを乗算して，当該撮像信号の信号レベルを調整することを特徴とする請求項４に記載のデジタルカメラ。
- 被写体を撮像する撮像手段たるＣＣＤと，段階的に絞り値を設定可能な絞りとを備え，前記ＣＣＤの電荷掃き捨て制御を行うパルス単位でシャッタ速度を設定するデジタルカメラにおいて，
前記ＣＣＤの撮像信号の信号レベルを補正可能な可変利得増幅器と，
前記ＣＣＤの撮像信号の信号レベルを補正可能なデジタルゲイン調整手段と，
シャッタ速度を前記ＣＣＤ電荷掃捨パルス単位で設定することにより発生する，理論値に対する実際のシャッタ速度のズレである量子化誤差若しくは露出誤差を打ち消すように，前記可変利得増幅器および／または前記デジタルゲイン調整手段の利得を設定する制御手段と，
を有することを特徴とするデジタルカメラ。 - 前記制御手段は，前記量子化誤差の内，シャッタ速度が高速側に設定されることにより発生する量子化誤差を打ち消すように，前記可変利得増幅器の利得を設定する一方，前記量子化誤差の内，シャッタ速度が低速側に設定されることにより発生する前記量子化誤差を打ち消すように，前記デジタルゲイン調整手段の利得を設定することを特徴とする請求項６に記載のデジタルカメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19027897A JP3834130B2 (ja) | 1996-07-19 | 1997-07-15 | デジタルカメラ |
| US08/897,053 US6100928A (en) | 1996-07-19 | 1997-07-18 | Digital camera with variable gain to offset exposure error |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19028996 | 1996-07-19 | ||
| JP8-190289 | 1996-07-19 | ||
| JP19027897A JP3834130B2 (ja) | 1996-07-19 | 1997-07-15 | デジタルカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084502A JPH1084502A (ja) | 1998-03-31 |
| JP3834130B2 true JP3834130B2 (ja) | 2006-10-18 |
Family
ID=26505983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19027897A Expired - Lifetime JP3834130B2 (ja) | 1996-07-19 | 1997-07-15 | デジタルカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6100928A (ja) |
| JP (1) | JP3834130B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0932296A3 (en) * | 1998-01-23 | 2000-07-05 | Canon Kabushiki Kaisha | Image reading apparatus |
| US20020176009A1 (en) * | 1998-05-08 | 2002-11-28 | Johnson Sandra Marie | Image processor circuits, systems, and methods |
| US6650364B1 (en) * | 1998-05-08 | 2003-11-18 | Cirrus Logic, Inc. | Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels |
| US6518998B1 (en) * | 1998-06-09 | 2003-02-11 | Integra Medical | Image quality by automatically changing the black level of a video signal |
| JP4282113B2 (ja) * | 1998-07-24 | 2009-06-17 | オリンパス株式会社 | 撮像装置および撮像方法、並びに、撮像プログラムを記録した記録媒体 |
| JP3913388B2 (ja) * | 1999-02-01 | 2007-05-09 | 三洋電機株式会社 | 固体撮像装置 |
| US6791615B1 (en) * | 1999-03-01 | 2004-09-14 | Canon Kabushiki Kaisha | Image pickup apparatus |
| US6720999B1 (en) * | 1999-03-31 | 2004-04-13 | Cirrus Logic, Inc. | CCD imager analog processor systems and methods |
| US6271884B1 (en) * | 1999-09-28 | 2001-08-07 | Conexant Systems, Inc. | Image flicker reduction with fluorescent lighting |
| US6961084B1 (en) * | 1999-10-07 | 2005-11-01 | Ess Technology, Inc. | Programmable image transform processor |
| US6774941B1 (en) * | 1999-10-26 | 2004-08-10 | National Semiconductor Corporation | CCD output processing stage that amplifies signals from colored pixels based on the conversion efficiency of the colored pixels |
| US6864915B1 (en) * | 2000-10-27 | 2005-03-08 | Eastman Kodak Company | Method and apparatus for production of an image captured by an electronic motion camera/sensor that emulates the attributes/exposure content produced by a motion camera film system |
| US20020140824A1 (en) * | 2001-04-02 | 2002-10-03 | Christoff Jordan C. | System and method for processing low illumination image data |
| TW525369B (en) * | 2001-08-03 | 2003-03-21 | Veutron Corp | Scanning method |
| JP2004172854A (ja) * | 2002-11-19 | 2004-06-17 | Seiko Epson Corp | イメージセンサコントローラ、電子機器、及びイメージセンサの制御方法 |
| JP2004172861A (ja) * | 2002-11-19 | 2004-06-17 | Seiko Epson Corp | 電子機器コントローラ及び電子機器の制御方法 |
| JP2004170614A (ja) * | 2002-11-19 | 2004-06-17 | Seiko Epson Corp | 電子機器 |
| DE10337357A1 (de) * | 2003-08-14 | 2005-03-10 | Adc Automotive Dist Control | Verfahren und Vorrichtung zur Beleuchtungssteuerung für eine Kamera |
| US7333145B2 (en) * | 2004-03-05 | 2008-02-19 | Micron Technology, Inc. | Camera module |
| KR20060007225A (ko) * | 2004-07-19 | 2006-01-24 | 삼성전자주식회사 | 촬상소자 구동제어와 메모리 읽기제어를 이용한 손떨림보정방법 및 이를 적용한 촬영장치 |
| FR2874807B1 (fr) * | 2004-09-03 | 2006-11-10 | Memscap Sa | Dispositif d'analyse des proprietes physico-chimiques de la peau |
| JP4293174B2 (ja) * | 2005-09-28 | 2009-07-08 | ソニー株式会社 | 撮像装置および画像処理装置 |
| US20090231464A1 (en) * | 2005-11-21 | 2009-09-17 | Matsushita Electric Industrial Co., Ltd. | Digital camera, electronic device equipped with digital camera, imaging method for digital camera and storage medium provided with program of digital camera |
| JP4931546B2 (ja) * | 2006-10-24 | 2012-05-16 | ソニー株式会社 | 固体撮像装置及び撮像装置 |
| KR20080067516A (ko) * | 2007-01-16 | 2008-07-21 | 삼성전자주식회사 | 디스플레이장치 및 그 영상조정방법 |
| JP2010187354A (ja) * | 2009-01-16 | 2010-08-26 | Ricoh Co Ltd | 撮像装置 |
| JP2010166429A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 感光制御装置 |
| JP5287598B2 (ja) * | 2009-08-20 | 2013-09-11 | カシオ計算機株式会社 | 撮像装置、露出調整方法、および、プログラム |
| US8611007B2 (en) | 2010-09-21 | 2013-12-17 | Moxtek, Inc. | Fine pitch wire grid polarizer |
| US8913321B2 (en) | 2010-09-21 | 2014-12-16 | Moxtek, Inc. | Fine pitch grid polarizer |
| JP5602581B2 (ja) * | 2010-10-21 | 2014-10-08 | キヤノン株式会社 | カメラシステム |
| US8913320B2 (en) | 2011-05-17 | 2014-12-16 | Moxtek, Inc. | Wire grid polarizer with bordered sections |
| US8873144B2 (en) | 2011-05-17 | 2014-10-28 | Moxtek, Inc. | Wire grid polarizer with multiple functionality sections |
| US8922890B2 (en) | 2012-03-21 | 2014-12-30 | Moxtek, Inc. | Polarizer edge rib modification |
| US9348076B2 (en) | 2013-10-24 | 2016-05-24 | Moxtek, Inc. | Polarizer with variable inter-wire distance |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01288070A (ja) * | 1988-05-14 | 1989-11-20 | Olympus Optical Co Ltd | 電子的撮像装置 |
| US4972267A (en) * | 1988-06-14 | 1990-11-20 | Fuji Photo Film Co., Ltd. | Still-video camera for eliminating dark current differences |
| JP2860996B2 (ja) * | 1988-08-26 | 1999-02-24 | ソニー株式会社 | 撮像装置 |
| JP3058337B2 (ja) * | 1990-04-09 | 2000-07-04 | ソニー株式会社 | ビデオカメラ |
| JP3097146B2 (ja) * | 1991-02-28 | 2000-10-10 | ソニー株式会社 | 露光制御回路 |
| CA2076742A1 (en) * | 1991-08-30 | 1993-03-01 | Aiwa Co., Ltd. | Camera apparatus and an aspect conversion circuit used in the apparatus |
| US5379075A (en) * | 1992-02-04 | 1995-01-03 | Sony Corporation | Video signal AGC circuit for adjusting the sync level of a video signal |
| US5625411A (en) * | 1992-12-22 | 1997-04-29 | Fuji Photo Film, Ltd. | Video camera printer apparatus and method of controlling same and apparatus and method for detecting print inhibit signal |
| JP3105376B2 (ja) * | 1993-03-31 | 2000-10-30 | 富士写真フイルム株式会社 | ビデオカメラの露出制御装置 |
| US5847756A (en) * | 1994-04-08 | 1998-12-08 | Hitachi, Ltd. | Image pickup apparatus and method of controlling the same |
| US5751354A (en) * | 1994-04-28 | 1998-05-12 | Canon Kabushiki Kaisha | Image sensing apparatus and method with exposure performed based on focus evaluation values |
| US5745808A (en) * | 1995-08-21 | 1998-04-28 | Eastman Kodak Company | Camera exposure control system using variable-length exposure tables |
| US5606392A (en) * | 1996-06-28 | 1997-02-25 | Eastman Kodak Company | Camera using calibrated aperture settings for exposure control |
-
1997
- 1997-07-15 JP JP19027897A patent/JP3834130B2/ja not_active Expired - Lifetime
- 1997-07-18 US US08/897,053 patent/US6100928A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084502A (ja) | 1998-03-31 |
| US6100928A (en) | 2000-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3834130B2 (ja) | デジタルカメラ | |
| US7742081B2 (en) | Imaging apparatus for imaging an image and image processor and method for performing color correction utilizing a number of linear matrix operations | |
| EP2186345B1 (en) | Imaging apparatus and imaging method | |
| US8081242B2 (en) | Imaging apparatus and imaging method | |
| US20030156212A1 (en) | Digital camera | |
| EP1246453A2 (en) | Signal processing apparatus and method, and image sensing apparatus | |
| US8144216B2 (en) | Imaging apparatus and imaging method | |
| US7777806B2 (en) | Camera, method, and program which captures a field of an object to generate an image, and image processing program and imaging device for applying image processing to an image | |
| JP2006345388A (ja) | 撮像装置 | |
| EP1981266B1 (en) | Imaging apparatus and method | |
| JP3967510B2 (ja) | ディジタルカメラ | |
| JP2000307941A (ja) | デジタルカメラ | |
| JP2007013270A (ja) | 撮像装置 | |
| JP2004007133A (ja) | 撮像装置 | |
| EP2515543A2 (en) | Image capturing apparatus and image capturing method | |
| JP2007013269A (ja) | 撮像装置 | |
| JP2005223511A (ja) | 撮像装置および方法、並びにプログラム | |
| JP2003333422A (ja) | シェーディング補正方法およびディジタルカメラ | |
| JP2004215063A (ja) | 撮像装置及び輪郭補正方法 | |
| JP4314898B2 (ja) | 撮像装置、及びその画像制御方法 | |
| JP3701172B2 (ja) | カメラの露出制御方法 | |
| US8854256B2 (en) | Image capture apparatus and method of controlling the same | |
| JPH11215432A (ja) | デジタルカメラ | |
| JP2000278704A (ja) | デジタルカメラ | |
| JP2004242016A (ja) | 信号処理方法、信号処理回路、及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040729 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |