JP3832911B2

JP3832911B2 - Manufacturing method of base used for IC package etc.

Info

Publication number: JP3832911B2
Application number: JP31980896A
Authority: JP
Inventors: 文則石塚; 登岩崎; 大野　　猛; 俊克高田
Original assignee: NGK Spark Plug Co Ltd; Nippon Telegraph and Telephone Corp
Current assignee: NGK Spark Plug Co Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1996-11-29
Filing date: 1996-11-29
Publication date: 2006-10-11
Anticipated expiration: 2016-11-29
Also published as: JPH10163358A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＩＣパッケージや薄膜多層基板（配線材とこれを被覆する絶縁膜とが複数積層された基板）などに用いられるベースの製法に関する。
【０００２】
【従来の技術】
従来、ＩＣパッケージや薄膜多層基板などに用いられるベースとしては、例えば、図７に断面図、図８に平面図を示すように、ＩＣを搭載するキャビティ部８２の底面のみにＧＮＤ用の金属膜８４が形成され、ベース本体７１の表面にＧＮＤ線７５や信号線７６やＧＮＤパッド７９が配設され、ベース本体７１の裏面にスパッタ膜８１が形成されたベース７０が知られていた。キャビティ部８２の底面の金属膜８４は、スパッタ膜８１とは内層ビア８３により導通がとられ、ＧＮＤパッド７９とは内層ビア配線８３’により導通がとられていた。
【０００３】
このような従来のベース７０の製法の一例を図９に基づいて説明する。
まず、内層ビア８３及び内層ビア配線８３’が設けられ、キャビティ部８２の底面にコファイア（ｃｏ−ｆｉｒｅ）インク８４ａ、Ｎｉ−Ａｕメッキ８４ｂの付いたセラミック製のベース本体７１を用意する（図９（ａ）参照）。
【０００４】
続いて、ベース本体７１の表面にスパッタリングによりスパッタ膜８０を形成する（図９（ｂ）参照）。
そして、このスパッタ膜８０にフォトレジストを塗布し、露光・現像して、ＧＮＤ線７５、信号線７６、及びＧＮＤパッド７９に相当する部分以外の部分を覆うようなパターンのレジスト７８を形成する。そして、ＧＮＤ線７５、信号線７６、及びＧＮＤパッド７９に相当する部分にメッキを施しメッキ部８５を形成する（図９（ｃ）参照）。
【０００５】
その後、レジスト７８を剥離し、剥離した部分のスパッタ膜８０をエッチングにより除去することにより、従来のベース７０を得る（図９（ｄ）参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のベース７０では、底面にのみ金属膜８４が形成されたキャビティ部８２にＩＣを搭載して動作させた場合には、入出力信号間のアイソレーションが十分でない場合があった。
【０００７】
また、従来のベース７０では、ＧＮＤ線７５は内層ビア配線８３’によりキャビティ部８２の底面の金属膜８４と接続されているが、この場合には内層ビア配線８３’の径よりも大きな径のＧＮＤパッド７９が必要となるため、このＧＮＤパッド７９の占有面積が大きくなって小型化しにくいという欠点があった。
【０００８】
また、キャビティ部８２と信号線７６との距離が遠くなるため、キャビティ部８２に搭載されるＩＣと信号線７６とを接合するボンディングワイヤ長が長くなる。このため、不整合線路部が長くなり、信号の伝送特性に悪影響を及ぼすという問題もあった。
【０００９】
また、隣り合うＧＮＤ間の電気長が長くなるため、▲１▼ＧＮＤ線７５をはさんで隣り合う信号線７６、７６間のアイソレーションが悪くなる、▲２▼信号線７６の両側のＧＮＤ線７５、７５に電位差が生じやすくなり整合がくずれやすい、等の問題が生じる。
【００１０】
更に、キャビティ部８２の周りに多数の内層ビア配線８３’を形成する必要があり、工数がかかるという問題もあった。
本発明は上記課題に鑑みなされたものである。即ち、従来よりもアイソレーションを良好にすることができるＩＣパッケージ等のベース、更に、小型化が可能でしかも簡易に製造できるＩＣパッケージ等のベースを簡易に製造する製法の提供を目的とする。
【００１３】
【課題を解決するための手段及び発明の効果】
上記課題を解決するため、本発明のＩＣパッケージ等に用いるベースの製法は、ＩＣを搭載するためのキャビティ部を備えたベース本体の表面に少なくともキャビティ部の底面全面及び側面全面並びにキャビティ部の周辺を覆わないような所定パターンのネガレジストを形成する工程（以下、第１工程という）、所定パターンのネガレジストで覆われていない部分に金属膜を設ける工程（以下、第２工程という）、所定パターンのネガレジストを除去する工程（以下、第３工程という）、を含むことを特徴としている。
【００１４】
第１工程において、フォトレジストは、ネガレジストであってもよいし、ポジレジストであってもよい。ただし、ポジレジストを用いたときには、キャビティ部の側面全面に塗布されたポジレジストの上下方向の厚みが厚くなるため、この部分が十分露光されず現像後に残存するおそれがある。このため、このようなおそれのないネガレジストを用いることが好ましい。また、フォトレジストを塗布する前に、予めベース本体の表面全体に例えばスパッタリングにより第１金属膜を設けておいてもよい。
【００１５】
第２工程において、金属膜を設ける方法は、例えば、上記第１金属膜を設けていない場合には無電解メッキを採用してもよいし、また、上記第１金属膜を設けた場合には電解メッキを採用してもよい。ただし、無電解メッキを採用する際には、メッキしたくない部分を保護しておくことが好ましい。
【００１６】
第３工程において、所定パターンのレジストを例えば剥離等により除去する。第１工程で第１金属膜を設けた場合には、この後、レジストが除去された部分の第１金属膜をエッチングにより除去する。
以上の工程を経ることにより、本発明のベースが製造される。
【００１７】
尚、パターン精度や工程数を考慮すれば、フォトレジストにネガレジストを使用することが好ましい。また、ネガレジストを塗布する前にスパッタリングにより第１金属膜を形成し、電解メッキにより第２金属膜を形成することが好ましい。
【００１８】
また、所定パターンのレジストで覆われていない部分は、キャビティ部の底面全面及び側面全面、この側面全面と不連続な信号線に相当する部分、並びに、この側面全面に連続するＧＮＤ線に相当する部分であることが好ましい。この場合、上記第１〜第３工程を行えば、キャビティ部の底面全面及び側面全面に金属膜が形成されるのみならず、信号線やＧＮＤ線も同時に形成されるため、ベースの製造が一層簡易となる。
【００１９】
【発明の実施の形態】
以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
【００２０】
以下の実施例は、ＩＣパッケージに用いるベースを一例に挙げて説明する。
図１は本実施例のベースの断面図、図２は本実施例のベースの平面図、図３は本実施例のベースにＩＣを搭載したときの使用説明図である。
このベース１０は、角溝状のキャビティ部１２を備えたセラミック製のベース本体１１と、このベース本体１１の裏面に設けられたスパッタ膜２１と、このベース本体１１の表面に設けられた複数のＧＮＤ線２５及び信号線２６と、ベース本体１１のキャビティ部１２を被覆する金属膜２７とを備えている。
【００２１】
ＧＮＤ線２５は、キャビティ部１２の周辺１２ｃを被覆する金属膜２７に接続されている。このため、ＧＮＤ線２５は、キャビティ部１２の底面１２ａ及び側面１２ｂを被覆する金属膜２７とベース本体１１の内層を通ることなく接続されている。
【００２２】
信号線２６は、キャビティ部１２に搭載されるＩＣとワイヤＷにより接合されるものであり、ＧＮＤ線２５同士の間に配設されている。この信号線２６は、キャビティ部１２を覆っている金属膜２７やＧＮＤ線２５とは接続されていない。尚、図２はＧＮＤ線２５同士の間に１本の信号線２６を配設した例を示したが、ＧＮＤ線２５同士の間に複数本の信号線２６、…を配設してもよい。
【００２３】
金属膜２７は、キャビティ部１２の底面１２ａ及び側面１２ｂ並びにキャビティ部１２の周辺１２ｃを覆っている。
ＧＮＤ線２５、信号線２６及び金属膜２７は、いずれも２層構造であり、下層として形成されたスパッタ部Ｓと、上層として形成されたメッキ部Ｐにより構成されている。尚、スパッタ部Ｓ及びメッキ部Ｐの金属種は、例えばメッキ部Ｐが銅−金の場合にはスパッタ部Ｓはチタン−パラジウムを用いる等、メッキ部Ｐに用いる金属種に応じてスパッタ部Ｓの金属種を適宜決定する。
【００２４】
内層ビア１３は、キャビティ部１２の底面１２ａを覆う金属膜２７とベース本体１１の裏面のスパッタ膜２１とを導通可能な状態にするものである。
以上のような構成のベース１０を用いて作製されたＩＣパッケージは、図３に示すように、キャビティ部１２にＩＣが搭載され、ワイヤＷによりＩＣと信号線２６とが接合されている。ここで、キャビティ部１２は底面１２ａのみならず側面１２ｂもＧＮＤとしての金属膜２７で覆われているため、シールド効果が高く、従ってＩＣをキャビティ部１２に搭載して動作させた場合に、従来と比べてアイソレーションが良好となり、ＩＣの安定動作が保証される。
【００２５】
また、ＧＮＤ線２５は、キャビティ部１２の底面１２ａ及び側面１２ｂを被覆する金属膜２７とベース本体１１の内層を通ることなく接続されているため、従来のようなＧＮＤパッド７９（図８参照）を設ける必要がなくなり、ＧＮＤパッド７９が占有していた面積を削減でき、これにより小型化が可能になる。また、従来のように内層ビア配線８３’（図７参照）を設ける必要がないため、ベース本体１１の構造が簡素となり、容易に製造できる。
【００２６】
例えば、ベース本体１１は図４に示すように、キャビティ部１２を形成するための孔３２を備えた本体上部１１ａと、内層ビア１３を形成するための孔３３を備えた本体下部１１ｂとを接合すること、つまり２体を接合することにより製造することができる。
【００２７】
次に、本実施例のベース１０の製法について、図５に基づいて説明する。図５はベースの製造工程図である。
まず、キャビティ部１２及び内層ビア１３を備えたベース本体１１（図５（ａ）参照）の表面及び裏面にチタン、パラジウムの順でスパッタリングを施し、スパッタ膜２０、２１を形成する（図５（ｂ）参照）。
【００２８】
続いて、ベース本体１１の表面及び裏面を覆うスパッタ膜２０、２１の全面にネガレジストＮＲを塗布する（図５（ｃ）参照）。ここで、ネガレジストＮＲは、周知の通り、光が照射された部分は架橋反応を起こすため現像液に不溶となるものであり、これによりネガ形のレジストパターンが形成されるものである。
【００２９】
このため、ベース本体１１の表面側を光照射するのに用いるマスクＭは、キャビティ部１２の底面１２ａ、側面１２ｂ及び周辺１２ｃ、並びに、信号線２６（図２参照）に相当する部分、ＧＮＤ線２５（図２参照）に相当する部分に、光を照射しないようなパターンが形成されている。
【００３０】
このネガレジスト用のマスクＭを用いてベース本体１１の表面側を露光する（図５（ｄ）参照）。尚、ベース本体１１の裏面側は全面に光照射を行う。
このとき、マスクＭを介して光が照射される部分のネガレジストＮＲの厚みはほぼ一様であるため、光架橋反応が十分進行する。また、キャビティ部１２の側面１２ｂ近傍はネガレジストＮＲの厚みが大きいが、ここは光が照射されず後述の現像処理により溶出されるため、キャビティ部１２内にレジストが残存するおそれはない。
【００３１】
続いて、現像液により光照射された部分以外のネガレジストＮＲを溶出させる。すると、ベース本体１１の表面に所定パターンのレジスト２３が形成される（図５（ｅ）参照）。このとき、所定パターンのレジスト２３により覆われていない部分は、キャビティ部１２の底面１２ａ、側面１２ｂ及び周辺１２ｃ、並びに、信号線２６に相当する部分、ＧＮＤ線２５に相当する部分である。尚、ベース本体１１の裏面側は全面がレジスト２８により覆われている。
【００３２】
続いて、この所定パターンに電解メッキ（銅−金（表層が金）又は金）を施す（図５（ｆ）参照）。すると、所定パターンのレジスト２３により覆われていない部分のスパッタ膜２０上にメッキ部２４が形成される。即ち、キャビティ部１２の底面１２ａ、側面１２ｂ及び周辺１２ｃ、並びに、信号線２６に相当する部分、ＧＮＤ線２５に相当する部分にメッキ部２４が形成される。
【００３３】
そして、レジスト２３を除去後、このレジスト２３が除去された部分のスパッタ膜２０をエッチングにより除去する（図５（ｇ）参照）。これにより、本実施例のベース１０が製造される。
以上の製法によれば、キャビティ部１２の底面１２ａ、側面１２ｂ及び周辺１２ｃに金属膜２７が形成されるのみならず、信号線２６やＧＮＤ線２５も同時に形成されるため、ベース１０の製造が一層簡易となる。
【００３４】
尚、上記製法ではフォトレジストとしてネガレジストを用いた例を説明したが、フォトレジストとしてポジレジストを用いてもよい。ただし、パターン精度や工程数を考慮すれば、ポジレジストを用いるよりも上述のネガレジストを用いた方が好ましい。この点を以下に詳説する。
【００３５】
図６はポジレジストを用いた場合のパターン形成工程図であり、図５（ｃ）〜（ｅ）のパターン形成工程の代わりにこの工程を採用することができる。
即ち、ベース本体１１の表面及び裏面を覆うスパッタ膜２０、２１の全面にポジレジストＰＲを塗布する（図６（ａ）参照）。ここで、ポジレジストＰＲは、周知の通り、光が照射された部分は分解反応を起こすため現像液に溶出されるものであり、これによりポジ形のレジストパターンが形成されるものである。
【００３６】
このため、ベース本体１１の表面側を光照射するのに用いるマスクＭ’は、キャビティ部１２の底面１２ａ、側面１２ｂ及び周辺１２ｃ、並びに、信号線２６（図２参照）に相当する部分、ＧＮＤ線２５（図２参照）に相当する部分に、光を照射するようなパターンが形成されている。
【００３７】
このポジレジスト用のマスクＭ’を用いてベース本体１１の表面側を露光する（図６（ｂ）参照）。尚、ベース本体１１の裏面側は光照射を行わない。
このとき、マスクＭ’を介して光が照射される部分のポジレジストＰＲの厚みは一様ではなく、キャビティ部１２の側面１２ｂ近傍に塗布されたポジレジストＰＲの厚みｂは、ベース本体１１の表面に塗布されたポジレジスト厚みａに比べてかなり厚くなり、十分に光分解反応が進行しないおそれがある。このため、現像処理を行った後に、キャビティ部１２内にレジストが残存する場合がある（図６（ｃ）参照）。
【００３８】
かかる問題、即ちキャビティ部１２内にレジストが残存するという問題を回避する対策としては、照射する光量を増加したり、キャビティ部１２内のみ再露光したりすればよい。しかし、前者の場合はパターン精度に影響するおそれがあり、後者の場合は工程数が増えることになる。
【００３９】
従って、フォトレジストとしては、ポジレジストを用いるよりもネガレジストを用いた方が所定パターンのレジストを精度よく又短い工数で得ることができる。つまり、パターン精度や工程数を考慮すれば、フォトレジストとしてネガレジストを使用することが好ましいのである。
【００４０】
尚、上記実施例では、ＩＣパッケージに用いるベースについて説明したが、同様の構造のベースを例えば薄膜多層基板、即ち配線材とこれを被覆する絶縁膜とが複数積層された基板に用いてもよい。この場合にも、上記実施例と同様の効果が得られる。
【図面の簡単な説明】
【図１】本実施例のベースの断面図である。
【図２】本実施例のベースの平面図である。
【図３】本実施例のベースにＩＣを搭載したときの使用説明図である。
【図４】本実施例のベース本体の組立図である。
【図５】本実施例のベースの製造工程図である。
【図６】ポジレジストを用いた場合のパターン形成工程図である。
【図７】従来のベースの断面図である。
【図８】従来のベースの平面図である。
【図９】従来のベースの製造工程図である。
【符号の説明】
１０・・・ベース、１１・・・ベース本体、１２・・・キャビティ部、１２ａ・・・キャビティ部の底面、１２ｂ・・・キャビティ部の側面、１２ｃ・・・キャビティ部の周辺、１３・・・内層ビア、２０・・・スパッタ膜、２１・・・スパッタ膜、２３・・・レジスト、２４・・・メッキ部、２５・・・ＧＮＤ線、２６・・・信号線、２７・・・金属膜、２８・・・レジスト、Ｍ・・・マスク、ＮＲ・・・ネガレジスト、ＰＲ・・・ポジレジスト、Ｐ・・・メッキ部、Ｓ・・・スパッタ部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a base used for, for example, an IC package or a thin film multilayer substrate (a substrate in which a plurality of wiring materials and insulating films covering the wiring material are stacked).
[0002]
[Prior art]
Conventionally, as a base used for an IC package, a thin film multilayer substrate, etc., for example, as shown in a cross-sectional view in FIG. 7 and a plan view in FIG. 8, a GND metal film is formed only on the bottom surface of a cavity portion 82 on which an IC is mounted. 84 is formed, a GND line 75, a signal line 76, and a GND pad 79 are disposed on the surface of the base body 71, and a base 70 in which a sputtered film 81 is formed on the back surface of the base body 71 is known. The metal film 84 on the bottom surface of the cavity portion 82 is electrically connected to the sputtered film 81 by the inner layer via 83, and is electrically connected to the GND pad 79 by the inner layer via wiring 83 ′.
[0003]
An example of the manufacturing method of such a conventional base 70 is demonstrated based on FIG.
First, an inner layer via 83 and an inner layer via wiring 83 ′ are provided, and a ceramic base body 71 having a co-fire ink 84a and a Ni—Au plating 84b on the bottom surface of the cavity portion 82 is prepared (FIG. 9). (See (a)).
[0004]
Subsequently, a sputtered film 80 is formed on the surface of the base body 71 by sputtering (see FIG. 9B).
Then, a photoresist is applied to the sputtered film 80, and exposed and developed to form a resist 78 having a pattern that covers portions other than the portions corresponding to the GND lines 75, the signal lines 76, and the GND pads 79. Then, the portions corresponding to the GND line 75, the signal line 76, and the GND pad 79 are plated to form a plated portion 85 (see FIG. 9C).
[0005]
Thereafter, the resist 78 is peeled off, and the peeled portion of the sputtered film 80 is removed by etching, whereby a conventional base 70 is obtained (see FIG. 9D).
[0006]
[Problems to be solved by the invention]
However, in the conventional base 70, when an IC is mounted and operated in the cavity 82 in which the metal film 84 is formed only on the bottom surface, the isolation between the input and output signals may not be sufficient.
[0007]
In the conventional base 70, the GND line 75 is connected to the metal film 84 on the bottom surface of the cavity portion 82 by the inner layer via wiring 83 ′. In this case, the diameter of the GND line 75 is larger than the diameter of the inner layer via wiring 83 ′. Since the GND pad 79 is necessary, the occupied area of the GND pad 79 becomes large, and there is a drawback that it is difficult to reduce the size.
[0008]
Further, since the distance between the cavity portion 82 and the signal line 76 is increased, the length of the bonding wire for joining the IC mounted on the cavity portion 82 and the signal line 76 is increased. For this reason, there is a problem in that the mismatched line portion becomes long and adversely affects signal transmission characteristics.
[0009]
In addition, since the electrical length between adjacent GNDs becomes longer, (1) the isolation between the adjacent signal lines 76 and 76 across the GND line 75 becomes worse. (2) GND lines on both sides of the signal line 76 There is a problem that a potential difference is likely to occur between 75 and 75 and alignment is likely to be lost.
[0010]
Furthermore, it is necessary to form a large number of inner layer via wirings 83 ′ around the cavity portion 82, which increases the number of steps.
The present invention has been made in view of the above problems. That is, an object of the present invention is to provide a manufacturing method for easily manufacturing a base such as an IC package that can provide better isolation than the conventional one, and an IC package that can be downsized and manufactured easily.
[0013]
[Means for Solving the Problems and Effects of the Invention]
To solve the above problems, based process used for IC package or the like of the present invention, around the whole bottom surface and the whole side surface and the cavity of the at least the cavity portion on the base body surface with a cavity portion for mounting the IC A step of forming a negative resist having a predetermined pattern so as not to cover (hereinafter referred to as the first step), a step of providing a metal film on a portion not covered with the negative resist of the predetermined pattern (hereinafter referred to as the second step), a predetermined A step of removing the negative resist of the pattern (hereinafter referred to as a third step).
[0014]
In the first step, the photoresist may be a negative resist or a positive resist. However, when a positive resist is used, the thickness of the positive resist applied to the entire side surface of the cavity portion increases in the vertical direction, and this portion may not be sufficiently exposed and may remain after development. For this reason, it is preferable to use a negative resist which does not have such a fear. In addition, the first metal film may be provided in advance on the entire surface of the base body by, for example, sputtering before applying the photoresist.
[0015]
In the second step, the method of providing the metal film may employ, for example, electroless plating when the first metal film is not provided, or when the first metal film is provided. Electrolytic plating may be employed. However, when employing electroless plating, it is preferable to protect the portions that are not desired to be plated.
[0016]
In the third step, the resist having a predetermined pattern is removed by, for example, peeling. When the first metal film is provided in the first step, the first metal film in the portion where the resist is removed is removed by etching.
The base of the present invention is manufactured through the above steps.
[0017]
In consideration of pattern accuracy and the number of processes, it is preferable to use a negative resist for the photoresist. Further, it is preferable that the first metal film is formed by sputtering before the negative resist is applied, and the second metal film is formed by electrolytic plating.
[0018]
Further, the portion not covered with the resist of the predetermined pattern corresponds to the entire bottom surface and side surface of the cavity portion, the portion corresponding to the signal line discontinuous with the entire side surface, and the GND line continuous to the entire side surface. A part is preferred. In this case, if the first to third steps are performed, not only the metal film is formed on the entire bottom surface and side surfaces of the cavity portion, but also the signal line and the GND line are formed at the same time, so that the base can be manufactured further. It becomes simple.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. The embodiments of the present invention are not limited to the following examples, and it goes without saying that various forms can be adopted as long as they belong to the technical scope of the present invention.
[0020]
In the following examples, a base used for an IC package will be described as an example.
1 is a cross-sectional view of the base of the present embodiment, FIG. 2 is a plan view of the base of the present embodiment, and FIG. 3 is an explanatory diagram of use when an IC is mounted on the base of the present embodiment.
The base 10 includes a ceramic base body 11 having a square groove-shaped cavity portion 12, a sputtered film 21 provided on the back surface of the base body 11, and a plurality of surfaces provided on the surface of the base body 11. A GND line 25 and a signal line 26, and a metal film 27 covering the cavity portion 12 of the base body 11 are provided.
[0021]
The GND line 25 is connected to a metal film 27 that covers the periphery 12 c of the cavity portion 12. For this reason, the GND line 25 is connected to the metal film 27 covering the bottom surface 12 a and the side surface 12 b of the cavity portion 12 without passing through the inner layer of the base body 11.
[0022]
The signal line 26 is joined to the IC mounted on the cavity portion 12 by a wire W, and is disposed between the GND lines 25. The signal line 26 is not connected to the metal film 27 or the GND line 25 covering the cavity portion 12. 2 shows an example in which one signal line 26 is disposed between the GND lines 25, but a plurality of signal lines 26,... May be disposed between the GND lines 25. .
[0023]
The metal film 27 covers the bottom surface 12 a and the side surface 12 b of the cavity part 12 and the periphery 12 c of the cavity part 12.
Each of the GND line 25, the signal line 26, and the metal film 27 has a two-layer structure, and includes a sputter part S formed as a lower layer and a plating part P formed as an upper layer. Note that the metal species of the sputter part S and the plating part P is, for example, when the plating part P is copper-gold, the sputtering part S uses titanium-palladium, etc., depending on the metal type used for the plating part P. The metal species is appropriately determined.
[0024]
The inner layer via 13 makes the metal film 27 covering the bottom surface 12 a of the cavity portion 12 and the sputtered film 21 on the back surface of the base body 11 conductive.
As shown in FIG. 3, the IC package manufactured using the base 10 configured as described above has the IC mounted in the cavity portion 12, and the IC and the signal line 26 are joined by the wire W. Here, since the cavity portion 12 has not only the bottom surface 12a but also the side surface 12b covered with the metal film 27 as GND, the shielding effect is high. Therefore, when the IC is mounted on the cavity portion 12 and operated, Compared to the above, the isolation is good, and the stable operation of the IC is guaranteed.
[0025]
Further, since the GND line 25 is connected to the metal film 27 covering the bottom surface 12a and the side surface 12b of the cavity portion 12 without passing through the inner layer of the base body 11, a GND pad 79 as in the related art (see FIG. 8). Therefore, the area occupied by the GND pad 79 can be reduced, which enables downsizing. Further, since it is not necessary to provide the inner layer via wiring 83 ′ (see FIG. 7) as in the prior art, the structure of the base body 11 is simplified and can be easily manufactured.
[0026]
For example, as shown in FIG. 4, the base main body 11 joins a main body upper portion 11 a having a hole 32 for forming the cavity portion 12 and a main body lower portion 11 b having a hole 33 for forming the inner layer via 13. That is, it can be manufactured by joining two bodies.
[0027]
Next, the manufacturing method of the base 10 of a present Example is demonstrated based on FIG. FIG. 5 is a manufacturing process diagram of the base.
First, sputtering is performed in the order of titanium and palladium on the front surface and the back surface of the base body 11 (see FIG. 5A) including the cavity portion 12 and the inner layer via 13 to form the sputtered films 20 and 21 (FIG. 5 ( b)).
[0028]
Subsequently, a negative resist NR is applied to the entire surface of the sputtered films 20 and 21 covering the front and back surfaces of the base body 11 (see FIG. 5C). Here, as is well known, the negative resist NR is insoluble in the developer because the portion irradiated with light undergoes a crosslinking reaction, thereby forming a negative resist pattern.
[0029]
For this reason, the mask M used for irradiating the surface side of the base body 11 includes the bottom surface 12a, the side surface 12b and the periphery 12c of the cavity portion 12, and a portion corresponding to the signal line 26 (see FIG. 2), a GND line. A pattern that does not irradiate light is formed in a portion corresponding to 25 (see FIG. 2).
[0030]
Using this negative resist mask M, the surface side of the base body 11 is exposed (see FIG. 5D). In addition, the back side of the base body 11 is irradiated with light over the entire surface.
At this time, since the thickness of the negative resist NR in the portion irradiated with light through the mask M is substantially uniform, the photocrosslinking reaction proceeds sufficiently. Further, the thickness of the negative resist NR is large in the vicinity of the side surface 12b of the cavity portion 12, but there is no possibility that the resist remains in the cavity portion 12 because light is not irradiated here but is eluted by a development process described later.
[0031]
Subsequently, the negative resist NR other than the portion irradiated with light by the developer is eluted. Then, a resist 23 having a predetermined pattern is formed on the surface of the base body 11 (see FIG. 5E). At this time, the portions not covered with the resist 23 of the predetermined pattern are the bottom surface 12 a, the side surface 12 b and the periphery 12 c of the cavity portion 12, the portion corresponding to the signal line 26, and the portion corresponding to the GND line 25. The entire back surface of the base body 11 is covered with a resist 28.
[0032]
Subsequently, electrolytic plating (copper-gold (surface layer is gold) or gold) is applied to the predetermined pattern (see FIG. 5F). Then, the plating part 24 is formed on the part of the sputtered film 20 that is not covered with the resist 23 having a predetermined pattern. That is, the plated portion 24 is formed on the bottom surface 12 a, the side surface 12 b and the periphery 12 c of the cavity portion 12, the portion corresponding to the signal line 26, and the portion corresponding to the GND line 25.
[0033]
Then, after removing the resist 23, the portion of the sputtered film 20 from which the resist 23 has been removed is removed by etching (see FIG. 5G). Thereby, the base 10 of a present Example is manufactured.
According to the above manufacturing method, not only the metal film 27 is formed on the bottom surface 12a, the side surface 12b, and the periphery 12c of the cavity part 12, but also the signal line 26 and the GND line 25 are formed at the same time. It becomes simpler.
[0034]
In addition, although the example which used the negative resist as a photoresist was demonstrated in the said manufacturing method, you may use a positive resist as a photoresist. However, in consideration of pattern accuracy and the number of processes, it is preferable to use the above-described negative resist rather than using a positive resist. This point will be described in detail below.
[0035]
FIG. 6 is a pattern formation process diagram in the case of using a positive resist, and this process can be adopted instead of the pattern formation process of FIGS.
That is, the positive resist PR is applied to the entire surface of the sputtered films 20 and 21 covering the front and back surfaces of the base body 11 (see FIG. 6A). Here, as is well known, in the positive resist PR, a portion irradiated with light causes a decomposition reaction so that it is eluted into a developing solution, whereby a positive resist pattern is formed.
[0036]
For this reason, the mask M ′ used for irradiating the surface side of the base body 11 is a portion corresponding to the bottom surface 12a, the side surface 12b and the periphery 12c of the cavity portion 12, and the signal line 26 (see FIG. 2), GND. A pattern that irradiates light is formed in a portion corresponding to the line 25 (see FIG. 2).
[0037]
Using this positive resist mask M ′, the surface side of the base body 11 is exposed (see FIG. 6B). The back side of the base body 11 is not irradiated with light.
At this time, the thickness of the positive resist PR in the portion irradiated with light through the mask M ′ is not uniform, and the thickness b of the positive resist PR applied in the vicinity of the side surface 12 b of the cavity portion 12 is There is a possibility that the photodecomposition reaction does not proceed sufficiently because the thickness becomes considerably larger than the positive resist thickness a applied on the surface. For this reason, the resist may remain in the cavity 12 after the development process (see FIG. 6C).
[0038]
As a countermeasure for avoiding such a problem, that is, a problem that the resist remains in the cavity portion 12, it is sufficient to increase the amount of light to be irradiated or to re-expose only the cavity portion 12. However, in the former case, the pattern accuracy may be affected, and in the latter case, the number of processes increases.
[0039]
Therefore, as a photoresist, a negative resist can be obtained with high accuracy and a short man-hour by using a negative resist rather than using a positive resist. That is, it is preferable to use a negative resist as the photoresist in consideration of pattern accuracy and the number of processes.
[0040]
In the above embodiment, the base used for the IC package has been described. However, a base having a similar structure may be used, for example, for a thin film multilayer substrate, that is, a substrate in which a wiring material and a plurality of insulating films covering it are stacked. . Also in this case, the same effect as the above embodiment can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a base of this embodiment.
FIG. 2 is a plan view of the base of this embodiment.
FIG. 3 is an explanatory diagram of use when an IC is mounted on the base of this embodiment.
FIG. 4 is an assembly view of a base body of the present embodiment.
FIG. 5 is a manufacturing process diagram of a base according to the present embodiment.
FIG. 6 is a pattern forming process diagram in the case of using a positive resist.
FIG. 7 is a cross-sectional view of a conventional base.
FIG. 8 is a plan view of a conventional base.
FIG. 9 is a manufacturing process diagram of a conventional base.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Base, 11 ... Base main body, 12 ... Cavity part, 12a ... Bottom face of cavity part, 12b ... Side surface of cavity part, 12c ... Periphery of cavity part, 13 ... Inner layer via, 20 ... sputtered film, 21 ... sputtered film, 23 ... resist, 24 ... plated portion, 25 ... GND wire, 26 ... signal wire, 27 ... metal Film: 28 ... resist, M ... mask, NR ... negative resist, PR ... positive resist, P ... plated part, S ... sputter part.

Claims

ＩＣを搭載するためのキャビティ部を備えたベース本体の表面に少なくとも前記キャビティ部の底面全面及び側面全面並びに前記キャビティ部の周辺を覆わないような所定パターンのネガレジストを形成する工程、
前記所定パターンのネガレジストで覆われていない部分に金属膜を設ける工程、
前記所定パターンのネガレジストを除去する工程、
を含むことを特徴とするＩＣパッケージ等に用いるベースの製法。Forming a negative resist having a predetermined pattern, such as the surface of the base body with a cavity portion does not cover the periphery of at least the entire bottom surface and the whole side surface and said cavity portion of said cavity portion for mounting the IC,
Providing a metal film on a portion not covered with the negative resist of the predetermined pattern,
Removing the negative resist of the predetermined pattern,
A manufacturing method of a base used for an IC package or the like characterized by comprising:

ＩＣを搭載するためのキャビティ部を備えたベース本体の表面全体に第１金属膜を設ける工程、
第１金属膜に、少なくとも前記キャビティ部の底面全面及び側面全面並びに前記キャビティ部の周辺を覆わないような所定パターンのネガレジストを形成する工程、
前記所定パターンのネガレジストで覆われていない部分に第２金属膜を設ける工程、
前記所定パターンのネガレジストを除去し、該除去された部分の第１金属膜をエッチングにより除去する工程、
を含むことを特徴とするＩＣパッケージ等に用いるベースの製法。Providing a first metal film over the entire surface of the base body having a cavity for mounting the IC;
The first metal film to form a negative resist having a predetermined pattern as not to cover the periphery of the whole bottom surface and the whole side surface and said cavity of at least the cavity portion,
Providing a second metal film on a portion not covered with the negative resist of the predetermined pattern;
Removing the negative resist of the predetermined pattern and removing the removed first metal film by etching;
A manufacturing method of a base used for an IC package or the like characterized by comprising:

前記第１金属膜はスパッタリングにより形成され、前記第２金属膜は電解メッキにより形成されることを特徴とする請求項２記載のベースの製法。 3. The method for manufacturing a base according to claim 2, wherein the first metal film is formed by sputtering, and the second metal film is formed by electrolytic plating.

前記所定パターンのネガレジストで覆われていない部分は、前記キャビティ部の、底面全面、側面全面、周辺及びこれらと不連続な信号線に相当する部分、並びに、これらに連続するＧＮＤ線に相当する部分であることを特徴とする請求項１〜３のいずれかに記載のベースの製法。Negative resist with uncovered portion of the predetermined pattern, the portion corresponding to the cavity portion, the entire bottom surface, the whole side surface, and around these with a discontinuous signal lines, and correspond to the GND line continuous in these The method for producing a base according to claim 1, wherein the method is a part.