JP3828165B2 - 電流検出回路及び増幅器 - Google Patents
電流検出回路及び増幅器 Download PDFInfo
- Publication number
- JP3828165B2 JP3828165B2 JP15587594A JP15587594A JP3828165B2 JP 3828165 B2 JP3828165 B2 JP 3828165B2 JP 15587594 A JP15587594 A JP 15587594A JP 15587594 A JP15587594 A JP 15587594A JP 3828165 B2 JP3828165 B2 JP 3828165B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- amplifier
- gate
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【産業上の利用分野】
本発明は電流検出回路及びそれを用いた増幅器に係り、特に、より少ない素子数で電流検出を行って、被検出部の電流を一定値に制御する電流検出回路、並びに該電流検出回路の使用によって電源の低電圧化に対応し得る増幅器に関する。
【0002】
低周波用増幅器について大きく分けると、A級、B級及びAB級の各増幅器に分けられる。これらの特徴を挙げると、A級増幅器では信号歪みが小さいが、消費電力が大きく、またB級増幅器では信号歪みが大きいが、消費電力が小さく、更にAB級増幅器では信号歪みが小さく、消費電力も小さいという特徴がある。
【0003】
例えば、スピーカ駆動用増幅器などに求められる大電流出力・低歪という要求がある場合に、A級増幅器では無信号時の消費電力が問題となり、B級増幅器ではクロスオーバー歪が問題となるので、一般的にAB級増幅器が用いられている。
【0004】
近年、消費電力を抑えるために電源の低電圧化が行われているので、増幅器においても低電圧電源に対応した設計を行う必要がある。
【0005】
【従来の技術】
図10に従来(第1従来例)のAB級増幅器の回路図を示す。
第1従来例のAB級増幅器は、差動増幅器11、電流Iref を供給する定電流源Ir11及びIr12、並びにpチャネルトランジスタTr10,Tr12及びnチャネルトランジスタTr11,Tr13を備えている。
【0006】
図11は第1従来例の動作を説明する図であり、図11(a)はAB級増幅器における差動増幅器11の入出力対応表であって、差動増幅器11の差動入力V+ ,V- に基づく電流I1 ,I2 への変換を説明する。図中、Gは差動増幅器の利得である。また、“*”は乗算の演算子であり、本明細書の以下の記述及び他の図面中においても同様とする。
【0007】
また、図11(b)は差動入力V+ ,V- と各部の電流の関係を示すものであり、Ip はpチャネルトランジスタTr10を流れる電流、In はnチャネルトランジスタTr11を流れる電流、並びに、It はAB級増幅器の出力段に流れる微小な貫通電流である。ここで、貫通電流It の定義は、電流Ip と電流In を比較して小さい方、とする。
【0008】
更に、図11(c)は差動入力V+ ,V- と各部電流I1 ,I2 の関係を示すものである。
貫通電流は、クロスオーバー歪をなくすために必要であるが、大きいと消費電力が増加するのでなるべく小さい方がよい。
【0009】
この第1従来例の回路方式は構成が簡単という利点があるが、次のような問題点もある。即ち、トランジスタの特性の変動によって貫通電流It は変動するため、貫通電流It が0にならないように多めにとる必要があり、その結果、回路の消費電力が増加するという点である。
【0010】
この問題点をなくすための回路方式として、図12に示すような第2従来例のAB級増幅器がある。図12(a)はAB級増幅器の全体回路図、同図(b)はフィードバック系(電流検出回路)の回路図である。
【0011】
図12(a)において、第2従来例のAB級増幅器は、差動増幅器11、電流検出回路12、並びにpチャネルトランジスタTr10,Tr12及びnチャネルトランジスタTr11,Tr13を備えている。
【0012】
図12(b)において、電流検出回路12は、電流Iref を供給する定電流源Ir1、並びにpチャネルトランジスタTr2,Tr3,Tr8,Tr9,Tr22及びnチャネルトランジスタTr1,Tr4,Tr6,Tr7,Tr21を備えている。
【0013】
このAB級増幅器は、増幅器の出力段(トランジスタTr10及びTr11)に一定の貫通電流It が流れるように、フィードバック系(電流検出回路)による負帰還をかける、という回路方式である。
【0014】
以下、図12の第2従来例のAB級増幅器の動作について説明するが、その前にトランジスタサイズについて定義する。
Tr2/Tr1=X
と表記したとき、トランジスタTr1とTr2のサイズの比がXであるとする。
【0015】
ドレイン電流はトランジスタサイズに比例するので、例えば、トランジスタTr1とTr2でカレントミラーを組んだとき、トランジスタTr2に流れる電流はトランジスタTr1に流れる電流のX倍ということになる。
(1)入力について
差動入力V+ ,V- と電流I1 ,I2 の対応は、第1従来例と同様に図11(a)に示す如くなる。
(2)電流検出について
図12(b)に示す電流検出回路では、トランジスタTr1〜Tr4、並びにTr21及びTr22によって貫通電流It を検出するが、その検出動作について説明する。
【0016】
ここで、次のトランジスタサイズの関係を持つものとする。
Tr10/Tr3=Tr11/Tr21=S …(1)
Tr4/Tr1 =Tr22/Tr2 =T …(2)
電流Ie は、
Ie =(1/S)*It …(3)
となるので、貫通電流It に比例する。また、トランジスタTr4及びTr22は5極管領域で動作するので、ノードP点の電圧をVP とすると、次式が成立する。
【0017】
I(Tr4)=β(Vg1−VP −Vthn )2 /2 …(4)
I(Tr22)=β(VP −Vg2−|Vthp |)2 /2 …(5)
I(Tr4)=I(Tr22) …(6)
ここに、Vg1,Vg2はそれぞれトランジスタTr1,Tr2のゲート電圧、Vthn ,Vthp はそれぞれnチャネル及びpチャネルトランジスタのしきい値電圧である。
【0018】
従って、上記式(4)〜(6)によって電圧Vg1,Vg2,VP は一意に決まる。
この時、ノードQ点の電圧をVQ とすると、
VP =VQ …(7)
となる。これは、トランジスタTr1とTr2について式(4)〜(6)と同様な式が成り立ち、電圧Vg1,Vg2が共通であるためである。よって、
I(Tr1)=I(Tr2)=(1/T)*Ie …(8)
式(3)と式(8)により、
I(Tr1)=I(Tr2)=(1/S*T)*It …(9)
となるので、トランジスタTr1とTr2によって貫通電流It を検出したといえる。
(3)全体の動作
(2)で述べたようにトランジスタTr1とTr2に流れる電流は、(1/S*T*)It なので、貫通電流It に追従しているといえる。
【0019】
ここでなんらかの原因で電流It が減少した場合を考える。この時、ノードR点の電圧VR が増加する。これは、トランジスタTr1及びTr2に流れる電流は電流It に追従して変化しようとするが、定電流源Ir1が直列に接続されているので一定であるためである。
【0020】
電圧VR が増加すると、トランジスタTr7とTr9に流れる電流が増加し、ノードA点の電圧VA 及びノードB点の電圧VB が変化し、電流Ie 及び貫通電流It が増加する。つまり、一定の貫通電流It が流れるように負帰還がかかる。
【0021】
また、貫通電流It の電流値は、
It =S*T*Iref …(10)
で一定となる。つまり、トランジスタのサイズの比を換えることによって、貫通電流It を制御することができる。よって、図12に示す第2従来例は、常に一定の貫通電流It が流れるAB級増幅器といえる。
【0022】
【発明が解決しようとする課題】
しかしながら、従来の貫通電流It の変動を抑制したAB級増幅器では、貫通電流It の変動を負帰還によって抑制するが、貫通電流It を検出する回路構成において、トランジスタTr4及びTr22によってそれぞれしきい値電圧Vthn 及びVthp の電圧降下があり、しきい値電圧Vthn 及びVthp を約1[V]とすると、ここだけでも2[V]の電圧降下を持つこととなり、電源の低電圧化に対応することができない、という問題があった。
【0023】
本発明は、上記問題点を解決するもので、より少ない素子数で電流検出を行って、被検出部の電流を一定値に制御する電流検出回路を提供すると共に、該電流検出回路の使用により、電源の低電圧化に対応し得る増幅器を提供することを目的とする。
【0024】
【課題を解決するための手段】
図1から図4は本発明の原理説明図である。
上記課題を解決するために、請求項1に記載の発明は、第1の電流Ipと第2の電流Inにより定まる貫通電流Itであって増幅器の出力段に流れる前記貫通電流Itを検出する電流検出回路において、第1トランジスタTr1と第2トランジスタTr2を備えるモニタ部5と、第4トランジスタTr3及び第5トランジスタTr4を備える電流検出部(第1電流検出部)2と、一定電流を供給するための定電流源Ir1と、前記第1トランジスタTr1のドレイン又はコレクタ電極を入力とし、前記第1の電流I p を流すためのトランジスタTr10に流れる当該第1の電流I p 、及び前記第2の電流I n を流すためのトランジスタTr11に流れる当該第2の電流I n を一定値に制御するフィードバック回路6と、を備え、前記第4トランジスタTr3のゲート又はベース電極は、前記第1の電流Ipを流すためのトランジスタTr10(第1被検出部1内)のゲート又はベース電極に接続され、前記第5トランジスタTr4のドレイン又はコレクタ電極は、前記第4トランジスタTr3のドレイン又はコレクタ電極に接続され、前記第5トランジスタTr4のゲート又はベース電極は、当該第5トランジスタTr4のドレイン又はコレクタ電極に接続され、前記第1トランジスタTr1のドレイン又はコレクタ電極は、前記定電流源Ir1に接続され、前記第1トランジスタTr1のゲート又はベース電極は、前記第5トランジスタTr4のゲート又はベース電極に接続され、前記第2トランジスタTr2のドレイン又はコレクタ電極は、当該第1トランジスタTr1のソース又はエミッタ電極に接続され、前記第2トランジスタTr2のゲート又はベース電極は、前記第2の電流Inを流すためのトランジスタTr11(第2被検出部3内)のゲート又はベース電極に接続され、前記第2トランジスタTr2のソース又はエミッタ電極は、接地されており、前記第1トランジスタTr1及び第2トランジスタTr2は、同一の特性を有することを特徴とする。
【0028】
請求項2に記載の発明は、請求項1に記載の電流検出回路において、図1(b)に示す如く、前記モニタ部5は、更に、第6トランジスタTr2’と第7トランジスタTr1’を備え、前記第6トランジスタTr2’のドレイン又はコレクタ電極は、前記第1トランジスタTr1のドレイン又はコレクタ電極に接続され、前記第6トランジスタTr2’のゲート又はベース電極は、前記第2トランジスタTr2のゲート又はベース電極に接続され、前記第7トランジスタTr1’のゲート又はベース電極は、前記第1トランジスタTr1のゲート又はベース電極に接続され、前記第7トランジスタTr1’のドレイン又はコレクタ電極は、前記第6トランジスタTr2’のソース又はエミッタ電極に接続され、前記第7トランジスタTr1’のソース又はエミッタ電極は、接地されていることを特徴とする。
【0029】
請求項3に記載の発明は、請求項1又は2に記載の電流検出回路において、前記第1トランジスタTr1、前記第2トランジスタTr2、及び前記第5トランジスタTr4はnチャネルであり、前記第4トランジスタTr3はpチャネルであることを特徴とする。
【0031】
請求項4に記載の増幅器は、請求項1乃至3の何れか一項に記載の電流検出回路を有することを特徴とする。
【0032】
【作用】
以下の説明では、一例として、第1、第2、第5、第6及び第7トランジスタTr1,Tr2,Tr4,Tr2’,及びTr1’を第1導電型(nチャネル)トランジスタとし、第3及び第4トランジスタTr10及びTr3を第2導電型(Pチャネル)トランジスタとして説明する。
【0033】
本発明の電流検出回路では、図1、図2、図3及び図4に示す如く、第1被検出部1に流れる電流を第1電流検出部2で検出し、第2被検出部3に流れる電流を第2電流検出部4で検出し、これら第1電流検出部2及び第2電流検出部4の検出量に応じた出力によってモニタ部5に発生する電流値により検知している。
【0034】
モニタ部5が第1トランジスタTr1と第2トランジスタTr2で構成され、第1トランジスタTr1と第2トランジスタTr2の特性が等しい場合には、トランジスタTr1及びTr2を流れる電流は、トランジスタTr1及びTr2の入力電圧を比較して低い方で決まる。
【0035】
第1トランジスタTr1の入力電圧Vg1と第2トランジスタTr2の入力電圧Vg2が等しい時、1/2の駆動能力のトランジスタ1個と等価になる。以下にこのことを示す。
1)Vg1=Vg2=Vg の時
第1トランジスタTr1は5極管領域で動作するので、次式が成立する。
【0036】
Ix =β(Vg −VA −Vth)2 /2 …(11)
また、第2トランジスタTr2は3極管領域で動作するので、次式が成立する。
【0037】
Ix =β{2(Vg −Vth)VA −VA 2 }/2 …(12)
式(11)及び(12)より、
Ix =β(Vg −Vth)2 /4 …(13)
2)Vg1>Vg2の時
第1トランジスタTr1は3極管領域で動作し、第2トランジスタTr2は5極管領域で動作するので、次式が成立する。
【0038】
Ix =β(Vg2−Vth)2 /2 …(14)
3)Vg1<Vg2の時
第1トランジスタTr1は5極管領域で動作するので、次式が成立する。
【0039】
Ix =β(Vg1−VA −Vth)2 /2 …(15)
また、第2トランジスタTr2は3極管領域で動作するので、次式が成立する。
【0040】
Ix =β{2(Vg2−Vth)VA −VA 2 }/2 …(16)
式(15)及び(16)より、
VA =[(Vf2+Vf1)−{(Vf2+Vf1)2 −2Vf1 2 }1/2 ]/2…(17)
よって、
式(17)より、
但し、Vf1=Vg1−Vth,Vf2=Vg2−Vth
式(18)及び(19)より、Vf1≒0の時
VA ≒0,∂VA /∂Vf2≒0 …(20)
よって、この時は第1トランジスタTr1のゲート電圧Vg1が電流Ix を支配しているといえる。
【0041】
以上(1)、(2)及び(3)の説明により、第1トランジスタTr1及び第2トランジスタTr2のゲート電圧を比較して、低い方で電流Ix が決まるといえる。
【0042】
従来例の電流検出回路においては、電源間に最大4個のトランジスタを直列接続する構成で、かつ、ゲート・ドレイン接続されたTrが2個あるので少なくとも2Vthの電圧降下があったのに対し、本発明の電流検出回路では最大2個のトランジスタが直列接続された構成で、かつ、ゲート・ドレイン接続されたTrがないので、電源の低電圧化に対応でき、回路の低消費電力化を図ることができる。
【0043】
また特に、図1(b)に示す如く、モニタ部5を、第1トランジスタTr1、第2トランジスタTr2、第6トランジスタTr2’及び第7トランジスタTr1’を備えて構成するが、このような構成とすることで、Vg1>Vg2の時Vg1<Vg2の2つの状態においてモニタ部を流れる電流のばらつきをより平坦化することができる。
【0044】
更に、本発明の特徴の増幅器では、上記電流検出回路を備えて構成するが、これにより、電源の低電圧化に対応し得る増幅器を実現でき、結果として、消費電力の低下に寄与するところが大きい。
【0045】
特に、図4に示す電流検出回路を備えた増幅器では、第1トランジスタTr1のドレイン電極を入力とするフィードバック回路6によって、第1検出部1及び第2検出部3に(負)帰還をかけ、第1検出部1及び第2検出部3に流れる電流を一定値に制御するので、出力段に流れる貫通電流の変動を抑制したAB級増幅器を実現することができる。
【0046】
【実施例】
次に、本発明に係る実施例を図面に基づいて説明する。
第1実施例
図5に本発明の第1実施例に係るAB級増幅器の回路図を示す。図5(a)はAB級増幅器の全体の回路構成図、図5(b)は電流検出回路の回路図である。同図において、図12(第2従来例)と重複する部分には同一の符号を附する。
【0047】
図5(a)において、本実施例のAB級増幅器は、差動増幅器11、電流検出回路8、並びにpチャネルトランジスタTr10,Tr12及びnチャネルトランジスタTr11,Tr13を備えた構成である。
【0048】
図5(b)において、電流検出回路8は、電流Iref を供給する第1定電流源Ir1、並びにpチャネルトランジスタTr3,Tr8,Tr9及びnチャネルトランジスタTr1,Tr2,Tr4,Tr6,Tr7を備えた構成である。
【0049】
本実施例のAB級増幅器は、増幅器の出力段(トランジスタTr10及びTr11)に一定の貫通電流It が流れるように、電流検出回路8(フィードバック系)によって負帰還をかけている。
【0050】
動作原理は貫通電流It を検出する電流検出回路8以外の部分は、従来の技術(第2従来例)での説明と同じである。
第1被検出部1はpチャネルトランジスタTr10であり、第2被検出部3はnチャネルトランジスタTr11である。
【0051】
また、実際に電流検出を行う第1電流検出部2はpチャネルトランジスタTr3及びnチャネルトランジスタTr4で実現され、モニタ部5はnチャネルトランジスタTr1及びTr2で実現され、第2電流検出部4はトランジスタTr11のゲート電極とトランジスタTr2のゲート電極を接続する信号線である。
【0052】
トランジスタTr1、Tr2、Tr3及びTr4におけるトランジスタサイズの関係は、
Tr11/Tr1=Tr11/Tr2=S …(21)
Tr10/Tr3=Tr11/Tr4 …(22)
となる。関係式(22)を満たすので、出力電流Ip 、In とモニタ部5の入力電圧Vg1、Vg2の関係は、
Ip =In の時、Vg1=Vg2
Ip >In の時、Vg1>Vg2
Ip <In の時、Vg1<Vg2
このため、貫通電流It は図6に示す表の如くなる。ここでIref は第1定電流原Ir1の電流値である。
【0053】
貫通電流It はS*Iref から2*S*Iref までの範囲を動くが、電流値Iref とトランジスタサイズの比Sを適当な値に設定すればAB級増幅器となる。
また、Ip >In の状態からIp <In の状態に切り替わる時に、貫通電流It が大きいので、It の変動は利点といえる。
【0054】
第2従来例の電流検出回路(図12(b)参照)においては、電源Vcc−接地電位GND 間に4個のトランジスタTr3,Tr4,Tr21,及びTr22を直列接続する構成を備え、かつ、ゲート・ドレイン接続されたTrが2個含まれていたのに対し、本実施例の電流検出回路8では2個のトランジスタTr3及びTr4を直列接続する構成を備え、かつ、ゲート・ドレイン接続されたTrがないので電源の低電圧化に対応し得る増幅器を実現できる。
【0055】
また、図5(b)に示すモニタ部5においては、Vg1>Vg2である時とVg1<Vg2である時とを比較すると、トランジスタTr1及びTr2を流れる電流にばらつきがある可能性がある。
【0056】
そこで、図1(b)に示すように、モニタ部5をnチャネルトランジスタTr1,Tr2,Tr2’,及びTr1’による構成とした場合には、より対称性を高めることができ、モニタ部を流れる電流のばらつきをより平坦化することができる。
第2実施例
図7に本発明の第2実施例に係るAB級増幅器における電流検出回路の回路図を示す。本実施例のAB級増幅器の全体の回路構成は図5(a)と同等である。
【0057】
本実施例の電流検出回路の構成は、第1実施例の電流検出回路8(図5(b)参照)に位相補償を追加した回路構成となっている。
第1実施例の電流検出回路8では、ノードA点に高周波が入力された時、トランジスタTr3→トランジスタTr4→トランジスタTr1→トランジスタTr7→ノードA点で形成されるループを回るうちに180[°]回って正帰還となり、発振することがある。
【0058】
本実施例ではその対策として、抵抗R1及びR2、並びにコンデンサC1及びC2からなる位相補償回路を付加して、高周波による発振を防いでいる。
尚、本実施例においても、モニタ部5の構成を図1(b)に示す構成とする変形が可能である。
第3実施例
図8に本発明の第3実施例に係る多数決回路の回路図を示す。
【0059】
多数決回路は、ディジタル信号を幾つかの系統を使って送り、1つの系統が誤動作によって反転しても、全ての系統によって多数決を行い、出力を決定するという回路である。そのため信頼性が高く、例えば鉄道の信号など高い信頼性が求められる分野で使用されている。
【0060】
図8において、本実施例の多数決回路は、第2電流源Ir2、第3電流源Ir3、nチャネルトランジスタTi1〜Tin,TrA,TrB,Tr1,及びTr2から構成されている。
【0061】
尚、第1電流検出部2はトランジスタTrBで、第2電流検出部4はトランジスタトランジスタTi1〜Tin,及びTrAで、モニタ部5はトランジスタTr1及びTr2でそれぞれ実現されている。
【0062】
ディジタル入力信号D1 〜Dn が同一特性のトランジスタTi1〜Tinのゲート電極に入力される。ここでディジタル入力信号D1 〜Dn は、同一レベル信号(“H”レベルまたは“L”レベル)であるとする。また、ディジタル入力信号Dk (k =1〜n)が“H”レベルの時、それぞれのトランジスタTi k には電流I1 [A]が流れるとする。第2電流源Ir2は電流n*I1 [A]を流し、第3電流源Ir3は微小電流I2 [A]を流す。
【0063】
ディジタル入力信号D1 〜Dn が正しく動作(即ち、全て“H”レベルまたは“L”レベル)している時、トランジスタTrAまたはTrBの一方はカットオフして、モニタ部5には電流は流れない。つまり、トランジスタTrAに流れる電流I(TrA)、トランジスタTrBに流れる電流I(TrB)、モニタ部5に流れる電流Iout は、それぞれ図9(a)に示すような値の電流が流れることとなる。
【0064】
ところが、ディジタル入力信号Dk (k =1〜n)が故障して該信号が反転した場合、図9(b)に示すように、トランジスタTrAまたはTrBに電流I1 [A]が流れ、モニタ部5にはそれに比例した電流S*I1 [A]が流れるので、故障を検出することが可能となる。ここで、Sは伝達比である。
【0065】
尚、本実施例の多数決回路では、原理的に複数個の故障を検出可能であるが、電流検出回路の特性上、検出可能な故障数はそれ程多くはない。
また、本実施例においても、モニタ部5の構成を図1(b)に示す構成とする変形が可能である。
【0066】
更に、以上説明した第1、第2及び第3実施例では、MOSトランジスタを用いた回路構成について説明したが、これに限定されることなく、例えばTTL等のバイポーラトランジスタによる回路構成であってもよい。
【0067】
【発明の効果】
以上説明したように、本発明の電流検出回路によれば、第1被検出部に流れる電流を第1電流検出部で検出し、第2被検出部に流れる電流を第2電流検出部で検出し、これら第1電流検出部及び第2電流検出部の検出量に応じた出力を、それぞれモニタ部の特性が等しい第1トランジスタと第2トランジスタに供給することとしたので、第1トランジスタ及び第2トランジスタを流れる電流は、第1トランジスタ及び第2トランジスタの入力電圧を比較して低い方で決定され、結果として、最大2個のトランジスタが直列接続された構成で電流検出回路を実現でき、電源の低電圧化に対応でき、回路の低消費電力化を図り得る電流検出回路を提供することができる。
【0068】
また特に、モニタ部を、第1トランジスタ、第2トランジスタ、第6トランジスタ及び第7トランジスタを備えて構成した場合には、モニタ部を流れる電流のばらつきをより平坦化することができる。
【0069】
更に、本発明の増幅器によれば、本発明の電流検出回路を備えて構成することとしたので、電源の低電圧化に対応でき、回路の低消費電力化を図り得る増幅器を提供することができる。
【0070】
特に、本発明の電流検出回路を備えた増幅器によれば、第1トランジスタの第1端子(ドレイン電極)を入力とするフィードバック回路によって、第1検出部及び第2検出部に帰還をかけ、第1検出部及び第2検出部に流れる電流を一定値に制御するので、出力段に流れる貫通電流の変動を抑制したAB級増幅器を実現することができる。
【図面の簡単な説明】
【図1】 本発明の原理説明図であり、図1(a)は全体構成図、図1(b)はモニタ部の変形例の回路図である。
【図2】 本発明の原理説明図である。
【図3】 本発明の原理説明図である。
【図4】 本発明の原理説明図である。
【図5】 本発明の第1実施例に係るAB級増幅器について、図5(a)はAB級増幅器の全体の回路構成図、図5(b)は電流検出回路の回路図である。
【図6】 第1実施例の動作説明図であり、モニタ部の入力電圧の各状態に対する貫通電流の関係説明図である。
【図7】 本発明の第2実施例に係るAB級増幅器における電流検出回路の回路図である。
【図8】 本発明の第3実施例に係る多数決回路の回路図である。
【図9】 第3実施例の動作説明図であり、図9(a)は正常な動作における各部電流値を、図9(b)はディジタル入力信号Dk が故障した時の各部電流値をそれぞれ示す。
【図10】 従来(第1従来例)のAB級増幅器の回路図である。
【図11】 図11は第1従来例の動作を説明する図であり、図11(a)はAB級増幅器における差動増幅器の入出力対応表、図11(b)は差動入力V+ ,V- と各部の電流の関係説明図、図11(c)は差動入力V+ ,V- と各部電流I1 ,I2の関係説明図である。
【図12】 第2従来例のAB級増幅器について、図12(a)はAB級増幅器の全体回路図、図12(b)はフィードバック系(電流検出回路)の回路図である。
Claims (4)
- 第1の電流と第2の電流により定まる貫通電流であって増幅器の出力段に流れる前記貫通電流を検出する電流検出回路において、
第1トランジスタと第2トランジスタを備えるモニタ部と、
第4トランジスタ及び第5トランジスタを備える電流検出部と、
一定電流を供給するための定電流源と、
前記第1トランジスタのドレイン又はコレクタ電極を入力とし、前記第1の電流を流すためのトランジスタに流れる当該第1の電流、及び前記第2の電流を流すためのトランジスタに流れる当該第2の電流を一定値に制御するフィードバック回路と、
を備え、
前記第4トランジスタのゲート又はベース電極は、前記第1の電流を流すためのトランジスタのゲート又はベース電極に接続され、
前記第5トランジスタのドレイン又はコレクタ電極は、前記第4トランジスタのドレイン又はコレクタ電極に接続され、
前記第5トランジスタのゲート又はベース電極は、当該第5トランジスタのドレイン又はコレクタ電極に接続され、
前記第1トランジスタのドレイン又はコレクタ電極は、前記定電流源に接続され、
前記第1トランジスタのゲート又はベース電極は、前記第5トランジスタのゲート又はベース電極に接続され、
前記第2トランジスタのドレイン又はコレクタ電極は、当該第1トランジスタのソース又はエミッタ電極に接続され、
前記第2トランジスタのゲート又はベース電極は、前記第2の電流を流すためのトランジスタのゲート又はベース電極に接続され、
前記第2トランジスタのソース又はエミッタ電極は、接地されており、
前記第1トランジスタ及び第2トランジスタは、同一の特性を有することを特徴とする電流検出回路。 - 請求項1に記載の電流検出回路において、
前記モニタ部は、更に、第6トランジスタと第7トランジスタを備え、
前記第6トランジスタのドレイン又はコレクタ電極は、前記第1トランジスタのドレイン又はコレクタ電極に接続され、
前記第6トランジスタのゲート又はベース電極は、前記第2トランジスタのゲート又はベース電極に接続され、
前記第7トランジスタのゲート又はベース電極は、前記第1トランジスタのゲート又はベース電極に接続され、
前記第7トランジスタのドレイン又はコレクタ電極は、前記第6トランジスタのソース又はエミッタ電極に接続され、
前記第7トランジスタのソース又はエミッタ電極は、接地されていることを特徴とする電流検出回路。 - 請求項1又は2に記載の電流検出回路において、
前記第1トランジスタ、前記第2トランジスタ、及び前記第5トランジスタはnチャネル型であり、前記第4トランジスタはpチャネルであることを特徴とする電流検出回路。 - 請求項1乃至3の何れか一項に記載の電流検出回路を有することを特徴とする増幅器。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15587594A JP3828165B2 (ja) | 1994-07-07 | 1994-07-07 | 電流検出回路及び増幅器 |
US08/412,561 US5606287A (en) | 1994-06-17 | 1995-03-29 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
EP01103727A EP1104108B1 (en) | 1994-06-17 | 1995-03-30 | Current detector circuits |
EP95302148A EP0688097B1 (en) | 1994-06-17 | 1995-03-30 | Operational amplifiers and current detector circuits |
DE69532093T DE69532093T2 (de) | 1994-06-17 | 1995-03-30 | Stromdetektorschaltungen |
DE69522150T DE69522150T2 (de) | 1994-06-17 | 1995-03-30 | Operationsverstärker und Stromdetektorschaltungen |
US08/694,288 US5673002A (en) | 1994-06-17 | 1996-08-08 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
US09/259,272 USRE37217E1 (en) | 1994-06-17 | 1999-02-24 | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15587594A JP3828165B2 (ja) | 1994-07-07 | 1994-07-07 | 電流検出回路及び増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0823247A JPH0823247A (ja) | 1996-01-23 |
JP3828165B2 true JP3828165B2 (ja) | 2006-10-04 |
Family
ID=15615419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15587594A Expired - Lifetime JP3828165B2 (ja) | 1994-06-17 | 1994-07-07 | 電流検出回路及び増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3828165B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100537053B1 (ko) | 1998-12-25 | 2005-12-16 | 후지쯔 가부시끼가이샤 | 푸쉬풀형 증폭 회로 |
US7624360B2 (en) * | 2006-11-13 | 2009-11-24 | Power Integrations, Inc. | Method for feedback circuit design |
CN113169716A (zh) * | 2018-12-19 | 2021-07-23 | 三菱电机株式会社 | Ab类放大器以及运算放大器 |
-
1994
- 1994-07-07 JP JP15587594A patent/JP3828165B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0823247A (ja) | 1996-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101972031B1 (ko) | 동적 범위가 넓은 레일-레일 비교기를 위한 오프셋 교정 및 정밀 히스테리시스 | |
US7196581B2 (en) | Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range | |
EP1104108B1 (en) | Current detector circuits | |
US4887048A (en) | Differential amplifier having extended common mode input voltage range | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
AU606171B2 (en) | Correction arrangement for an amplifier | |
US7368983B2 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
US6005440A (en) | Operational amplifier | |
KR100275177B1 (ko) | 저전압차동증폭기 | |
EP1850476B1 (en) | Differential amplifier circuit | |
JPH11150471A (ja) | 差動増幅回路 | |
JPH05252020A (ja) | Cmos駆動回路 | |
US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
JP3422706B2 (ja) | 基準電圧発生回路のスタートアップ回路 | |
US6501252B2 (en) | Power supply circuit | |
JP3828165B2 (ja) | 電流検出回路及び増幅器 | |
JP2010086013A (ja) | リニアレギュレータ回路及び半導体装置 | |
JP6949463B2 (ja) | シングル差動変換回路 | |
JP3284068B2 (ja) | 強化駆動能力を持つアンプ出力段 | |
KR101894664B1 (ko) | 오프셋 전압의 보정 기능을 가지는 cmos차동증폭기 | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2002164748A (ja) | 増幅回路 | |
JPH08228115A (ja) | 差動増幅回路 | |
JPH11122055A (ja) | 演算増幅器 | |
JPH07248837A (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |