JP3827130B2

JP3827130B2 - フィードフォワード増幅器

Info

Publication number: JP3827130B2
Application number: JP09235599A
Authority: JP
Inventors: 恭宜鈴木; 俊雄野島
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2006-09-27
Anticipated expiration: 2019-03-31
Also published as: JP2000286645A

Description

【０００１】
【発明の属する技術分野】
この発明は、主として高周波帯で使用される線形増幅器であるフィードフォワード増幅器、特に電力効率を高効率化したものに関する。
【０００２】
【従来の技術】
図１４にフィードフォワード増幅器の構成を示す。フィードフォワード増幅器は、主増幅器の増幅伝達経路１１と線形信号伝達経路１２により構成される歪検出回路１３と、主信号伝達経路１４と歪注入経路１５により構成される歪除去回路１６により構成される。主増幅器の増幅伝達経路１１には、可変減衰器２１、可変位相器２２と主増幅器２３の直列接続で構成される。線形信号伝達経路１２は、遅延線２４と位相反転回路２５の直列接続により構成される。主信号伝達経路１４は、遅延線２６により構成される。そして、歪注入経路１５は、可変減衰器２７、可変位相器２８と補助増幅器２９の直列接続により構成される。フィードフォワード増幅器の入力は、電力分配回路３１により、主増幅器の増幅伝達経路１１と線形信号伝達経路１２に分配される。また、歪検出回路１３と歪除去回路１６は、電力合成／分配器３２により縦続に構成される。フィードフォワード増幅器の出力は、主信号伝達経路１４と歪注入経路１５の各出力を合成する電力合成器３３より得られる。
【０００３】
フィードフォワード増幅器は、前段の歪検出回路１３で主増幅器２３より発生する歪成分を検出し、後段の歪除去回路１６で主増幅器２３より発生する歪成分の位相量と振幅量を調整して、主増幅器２３の出力信号に注入することで主増幅器２３より発生する非線形歪を除去する。一般にフィードフォワード増幅器の非線形歪改善量は、歪検出回路１３の可変減衰器２１と可変位相器２２、歪除去回路１６の可変減衰器２７と可変位相器２８と補助増幅器２９の調整により左右される。その調整等の精度は、特願昭６３−２３５７４「フィードフォワード増幅器の自動調整回路」に示されている。たとえば、３０ｄＢ以上の歪圧縮量を得るための位相及び振幅偏差は、それぞれ±２度以内及び±０．３ｄＢ以内であり、歪検出回路１３及び歪除去回路１６の伝送特性の平衡度及び調整の完全性について厳しい条件が要求されているといえる。
【０００４】
フィードフォワード増幅器で歪補償するのは、主増幅器２３の非線形歪である。従って、補助増幅器２９で発生する非線形歪は、回路構成上原理的にフィードフォワード増幅器により歪補償できない。また、上記二つの経路の平衡条件が厳しいため、従来のフィードフォワード増幅器の補助増幅器２９には、線形性が要求されている。一般に半導体増幅素子を用いた増幅回路の線形性を高めるには、いわゆるＡ級バイアスとする動作条件とし、増幅する信号のピーク電力よりも飽和出力を十分に大きくしていた。
【０００５】
【発明が解決しようとする課題】
近年無線装置の小型化・経済化・低消費電力化などが求められている。フィードフォワード増幅器を用いる無線装置においても同様である。フィードフォワード増幅器の低消費電力化を達成するために、主増幅器及び補助増幅器の高効率化が必須である。これにより、増幅器の放熱板などを小型化でき、結果として無線装置の小型化を達成できる。
【０００６】
主増幅器の高効率化は、Ｂ級バイアス条件のプッシュプル回路等により可能である。主増幅器で生じる非線形歪は、従来のフィードフォワード増幅器により補償できる。これに対して、フィードフォワード増幅器の歪注入経路１５に挿入される補助増幅器２９の電力効率を高めることは、一般に補助増幅器の半導体増幅素子をいわゆるＢ級、Ｃ級などバイアス条件で動作させる必要がある。これらのバイアス条件により生じる非線形歪は、上記で述べたようにフィードフォワード増幅で原理的に補償できない。従って、補助増幅器２９の高効率化は、フィードフォワード増幅器の歪補償能力を低下させる問題があった。
【０００７】
たとえば、文献（野島俊雄、楢橋祥一、「移動通信用超低歪多周波共通増幅器」、電子情報通信学会無線通信システム研究会技術報告、ＲＣＳ９０−４、１９９０）によると、主増幅器の飽和出力を１００Ｗ、補助増幅器の飽和出力を主増幅器飽和出力の１／８、１．５ＧＨｚ帯、主増幅器と補助増幅器の半導体増幅素子にＧａＡｓのＭＥＳＦＥＴの場合において、主増幅器のＭＥＳＦＥＴのドレイン電圧１２Ｖ、ドレイン電流２０Ａ、補助増幅器のＭＥＳＦＥＴのドレイン電圧１２Ｖ、ドレイン電流５Ａとし、いずれもＡ級バイアスの条件でフィードフォワード増幅器への供給電力は１５３Ｗ程度になり、ドレイン効率を求めると、約５％以下になる。主増幅器にＢ級プッシュプルなどの高効率増幅回路、補助増幅器にＡ級増幅回路を用いても高々約１０％以下のドレイン効率しか得られない。
【０００８】
高出力増幅器の高効率化を達成する方法として、Ｗ．Ｈ．Ｄｏｈｅｒｔｙ，“Ａｎｅｗｈｉｇｈｅｆｆｉｃｉｅｎｃｙｐｏｗｅｒａｍｐｌｉｆｉｅｒｆｏｒｍｏｄｕｌａｔｅｄｗａｖｅｓ”，Ｐｒｏｃ．ＩＲＥ，ｖｏｌ．２４，ｎｏ．９，ｐｐ１１６３−１１８２，Ｓｅｐｔ．１９３６．に飽和出力の異なる複数の増幅回路による方法が知られている。一般にドハティ（Ｄｏｈｅｒｔｙ）法として知られ、中波などの放送局用送信電力増幅器などで実用化されている。Ｄｏｈｅｒｔｙ法では、飽和増幅を行う増幅回路と線形増幅を行う増幅回路を並列に構成する。飽和増幅器では平均電力付近の信号を増幅し、線形増幅器ではピーク電力を生じる信号を増幅する。Ｄｏｈｅｒｔｙ法では飽和増幅器により高効率増幅を可能にしているが、回路構成上線形増幅器に入力するべき信号も飽和増幅器に入力することで非線形歪を生じる問題がある。また、飽和増幅器で生じた非線形歪は回路構成上補償できない。
【０００９】
フィードフォワード増幅器のさらなる高効率化を達成する方法として、主増幅器の出力バックオフを低下する方法があるが、公知の通りフィードフォワード増幅器で補償できる非線形歪は、主増幅器の入力出力特性の線形領域の不完全性に限られる。すなわち、入力特性の飽和領域でのクリップ等による非線形歪をフィードフォワード増幅器で補償できない。
【００１０】
この発明の目的は、従来のフィードフォワード増幅器と同等以上の歪補償能力を持ちつつ、さらなる高効率増幅を可能にすることで、フィードフォワード増幅器の高効率化を達成することにある。
【００１１】
【課題を解決するための手段】
以上の点よりフィードフォワード増幅器において、歪注入経路をフィードフォワード増幅器構成とする。具体的には、補助増幅器を主増幅器と見なして、補助増幅器に対する歪検出回路と歪注入回路を用いた歪注入経路とすることが考えられる（以下改善形態という）。これにより、補助増幅器で発生する非線形歪は、歪注入経路のフィードフォワード構成により補償する。また、補助増幅器をＡ級バイアス以外のＢ級、Ｃ級、Ｄ級、Ｅ級、Ｆ級等による高効率動作を可能にする。
【００１２】
第１形態の発明によれば、主増幅器を、互いに飽和出力が異なる複数の増幅回路を並列に構成する。飽和出力は、増幅回路を構成する半導体増幅素子のゲート電圧、ベース電圧、ドレイン電圧及びコレクタ電圧の条件により決まる。飽和出力の異なる複数の増幅回路を並列に構成することで、増幅回路の入力信号のピーク対平均電力比に応じた飽和出力の増幅回路を選択できる。これにより、単一の増幅回路よりも電源効率を改善できる。
【００１３】
第１形態の発明に対し前記改善形態を適用し、歪注入経路をフィードフォワード構成化する。これにより、十分な線形性が要求された補助増幅器の高効率化を達成できる。フィードフォワード増幅器全体の電源効率の高効率化を達成できる。
補助増幅器用歪検出回路の補助増幅器は互いに異なる飽和出力を持つ増幅回路を並列した構成で実現される。これにより、同様にフィードフォワード増幅器の電源効率の高効率化を達成できる。
【００１４】
第２形態の発明によれば主増幅器のエミッタ接地またはソース接地の半導体増幅素子のコレクタ端子またはドレイン端子に電圧変換回路から電圧が印加され、この印加電圧を主増幅器入力信号の包絡線に応じて制御する。これにより、主増幅器のコレクタ効率またはドレイン効率を著しく低下させることなく主増幅器の電力効率を改善できる。
【００１５】
あるいは、主増幅器のエミッタ接地またはソース接地の半導体増幅素子のベース端子またはゲート端子に電圧変換回路からの電圧が印加され、この印加電圧を主増幅器入力信号の包絡線に応じて制御する。これにより、主増幅器のコレクタ効率またはドレイン効率を著しく低下させることなく主増幅器の電力効率を改善できる。
【００１６】
この第２形態の発明においても、前記改善形態を適用して、フィードフォワード増幅器の歪注入経路を補助増幅器の発生する非線形歪を検出する歪検出回路とその検出した歪を補助増幅器出力に注入し除去する歪除去回路により構成する。これにより、主増幅器の高効率化を達成しつつ、補助増幅器のさらなる高効率化を可能にすることで、フィードフォワード増幅器全体の電力効率を改善する。
【００１７】
この補助増幅器用歪検出回路の補助増幅器を構成するエミッタ接地またはソース接地の半導体増幅素子のコレクタ端子またはドレイン端子に印加する電圧を補助増幅器入力信号に応じて制御する。これにより、補助増幅器のコレクタ効率またはドレイン効率を著しく低下させることなく補助増幅器の電力効率を改善でき、フィードフォワード増幅器全体の電力効率を改善できる。
【００１８】
また補助増幅器用歪検出回路の補助増幅器を構成するエミッタ接地またはソース接地の半導体増幅素子のベース端子またはゲート端子に印加する電圧を補助増幅器入力信号に応じて制御する。これにより、補助増幅器のコレクタ効率またはドレイン効率を著しく低下させることなく補助増幅器の電力効率を改善でき、フィードフォワード増幅器全体の電力効率を改善できる。
作用
主増幅器の歪成分は、歪注入経路に出力される。第１形態の発明による歪注入経路は、フィードフォワード構成化により、補助増幅器に対する歪検出回路と補助増幅器の歪除去回路で構成される。動作については、従来のフィードフォワード増幅器と何ら変わらない。すなわち、主増幅器の歪成分を入力し、補助増幅器で新たに生じた歪成分を歪注入経路の歪検出回路で検出し、その新たな歪成分を主増幅器の歪成分に何ら影響を与えることなく補助増幅器の歪成分を歪注入経路の歪除去回路で除去する。
【００１９】
第１形態の発明は、Ｄｏｈｅｒｔｙ法による複数の飽和出力の異なる増幅回路を並列構成にすることで、単一増幅回路で構成した場合に比べて電源効率の高効率化を達成する。Ｄｏｈｅｒｔｙ法の欠点として、飽和出力の低い増幅回路にて非線形歪を生じるが、この発明ではフィードフォワード増幅器の歪検出回路及び歪除去回路により出力バックオフの低下により生じる帯域外歪成分を十分に除去できる。
【００２０】
以上の理由から、フィードフォワード増幅器全体の電源効率の高効率化を達成しつつ、従来と同等の歪補償能力を達成する。
第２形態の発明において、入力信号の包絡線に合わせて主増幅器を構成する半導体増幅素子のコレクタ電圧またはドレイン電圧を制御することで、常に動作点を電源効率の高い点にあるようにすることができる。この際に生じる非線形歪は、フィードフォワード増幅器により歪補償される。
【００２１】
同様にして、ベース電圧またはゲート電圧を制御することで常に動作点を電源効率の高い点にあるようにすることができる。この際に生じる非線形歪も同様にしてフィードフォワード増幅器により歪補償される。
第２形態の発明においても前記改善形態を適用して補助増幅器をフィードフォワード構成化し、補助増幅器の発生する非線形歪をフィードフォワード増幅器の歪注入経路のフィードフォワード構成化により歪補償をすることができ、補助増幅器にＡ級バイアス以外の電源効率が優れた動作点のバイアス方法を適用でき、主増幅器の半導体増幅素子の電圧制御と併せて、全体の電源効率の高効率化が図れる。
【００２２】
【発明の実施の形態】
改善形態
図１に前記改善形態を示す。この改善形態は、従来のフィードフォワード増幅器の歪注入経路１５をフィードフォワード構成化したものである。歪注入経路は、歪検出回路出力を入力する電力分配器３５と、この電力分配器３５の一方の出力が供給される可変減衰器２７ａと可変位相器２８ａと第一補助増幅器２９ａの直列接続よりなる経路と、他方の出力が供給される遅延回路３６と位相反転回路３７の直列接続よりなる経路と、前記二つの経路の出力を合成し分配する電力合成／分配器３８と、その電力合成／分配器３８の出力の一方が入力される遅延回路３９を備える経路と、出力の他方が入力され可変減衰器２７ｂと可変位相器２８ｂと第二補助増幅器２９ｂの直列接続よりなる経路と、これら二つの経路の出力を合成する電力合成器４１とにより構成される。
【００２３】
この歪注入経路１５のフィードフォワード構成化により、第一補助増幅器２９ａにＡ級バイアス以外の動作条件で第一補助増幅器２９ａの半導体増幅素子を高効率に動作させ、この高効率化に基づき補助増幅器２９ａから新たに生じた歪成分を、可変減衰器２７ａ、可変位相器２８ａ、第一補助増幅器２９ａ、遅延回路３６、位相反転回路３７よりなる補助増幅器用歪検出回路４２で検出し、この検出した歪成分で、可変減衰器２７ｂ、可変位相器２８ｂ、第二補助増幅器２９ｂ、遅延線路３９よりなる補助増幅器用歪除去回路４３において、第一補助増幅器２９ａの増幅出力中の第一補助増幅器２９ａで生じた歪成分を除去する。よって、第一補助増幅器２９ａの高効率増幅を可能にできる。
【００２４】
第一補助増幅器２９ａにＢ級プッシュプル回路を用いた第一具体例について述べる。図１中の第一補助増幅器２９ａにＢ級プッシュプル増幅回路を用い、第二補助増幅器２９ｂにＡ級増幅回路を用いる。フィードフォワード増幅器のドレイン効率は、フィードフォワード増幅器の出力電力対フィードフォワード増幅器に供給した電力の比である。第一具体例では、主増幅器２３、第一補助増幅器２９ａ、第二補助増幅器２９ｂを使用しているため、これらの出力電力対供給電力の比となる。ここで上記文献による例と同様の条件でこの具体例の効果を検討する。
【００２５】
主増幅器２３の飽和出力を１００Ｗ、第一補助増幅器２７ａの飽和出力をその１／８とすれば、第二補助増幅器２７ｂの飽和出力も同様にして第一補助増幅器２７ａの飽和出力の１／８、よって主増幅器２３の飽和出力の１／６４と考えられる。この場合、主増幅器２３をＢ級プッシュプル増幅回路、ドレイン電圧を１２Ｖ、ドレイン電流を１０Ａ、第１補助増幅器２７ａのドレイン電圧を１０Ｖ、ドレイン電流を３Ａ程度とした場合、第二補助増幅器２７ｂのドレイン電圧を１０Ｖとすれば、ドレイン電流は０．３Ａ程度と推定される。よって、第一具体例におけるフィードフォワード増幅器への供給電力は１５３Ｗ程度になり、従来の約半分になりドレイン効率は１０％程度と従来の倍になると推定される。このように、第一補助増幅器２７ａにＢ級プッシュプルを用いて高効率増幅を行うことでフィードフォワード増幅器全体の電力効率を改善できる。
【００２６】
第一補助増幅器２９ａにＦ級増幅回路を用いた第二具体例について述べる。主増幅器２３にＢ級プッシュプル増幅回路として、第一具体例と同様にフィードフォワード増幅器の電力変換効率を推定する。この場合、主増幅器２３のドレイン電圧を１２Ｖ、ドレイン電流を１０Ａ、第一補助増幅器２７ａのドレイン電圧を１０Ｖ、ドレイン電流を２Ａ程度とした場合、第二補助増幅器２７ｂのドレイン電圧を１０Ｖとすれば、ドレイン電流は０．３Ａ程度と推定される。よって、第二具体例におけるフィードフォワード増幅器への供給電力は１４３Ｗ程度になり、第一具体例より少なくなり、ドレイン効率は１２％程度に向上すると推定される。このように、第１補助増幅器２７ａにＦ級増幅回路を用いて高効率増幅を行うことでフィードフォワード増幅器全体の電力効率を改善できる。
【００２７】
第一補助増幅器２９ａにＣ級増幅回路を用いた第三具体例について述べる。主増幅器２３にＢ級プッシュプル増幅回路として、第一具体例と同様にフィードフォワード増幅器の電力変換効率を推定する。この場合、主増幅器２３のドレイン電圧を１２Ｖ、ドレイン電流を１０Ａ、第一補助増幅器２７ａのドレイン電圧を１０Ｖ、ドレイン電流を２Ａ程度とした場合、第二補助増幅器２７ｂのドレイン電圧を１０Ｖとすれば、ドレイン電流は０．３Ａ程度と推定される。よって、第三具体例におけるフィードフォワード増幅器への供給電力は１４３Ｗ程度になり、同様にドレイン効率は１２％程度と推定される。このように、第一補助増幅器２９ａにＣ級増幅回路を用いて高効率増幅を行うことでフィードフォワード増幅器全体の電力効率を改善できる。
実施例１
図２に第１形態の発明の実施例を示す。主増幅器２３を二つの増幅回路２３ａ，２３ｂで並列構成する。各増幅回路２３ａ，２３ｂへの電源供給は、増幅回路２３ａと増幅回路２３ｂで異なる。具体的には増幅回路２３ａには直流電源４５から直接供給するが、増幅回路２３ｂへの印加する電圧を抵抗素子４６により増幅回路２３ａへの印加する電圧よりも低くして供給する。ここで、増幅回路２３ａと２３ｂに用いられる半導体増幅素子は同一とする。実際には、異なる半導体増幅素子を使用してもよい。この電源供給が異なる場合における主増幅器２３の入出力電力の関係を図３Ａに示す。図３Ａから、増幅回路２３ａの飽和出力の方が増幅回路２３ｂの飽和出力よりも高い。主増幅器２３の入力電力の大きさに応じて、増幅回路２３ａまたは増幅回路２３ｂでの電力増幅の性質が異なる。Ｄｏｈｅｒｔｙ法と同様に、たとえば、増幅回路２３ｂでは平均電力付近の信号を増幅し、増幅回路２３ａでは平均電力よりも十分に高い信号を増幅する。増幅回路２３ａで増幅される信号の出現頻度に依存するが、従来方法のように十分に高い出力バックオフをとる方法に比べて増幅回路２３ａの動作時間は少なくなる。これは主増幅器入力信号の振幅頻度分布に応じて増幅回路の電力効率を高くできることを意味する。
【００２８】
図３Ｂにドレイン効率対出力電力の関係を示す。従来の出力バックオフを取る方法と比較して、この発明のドレイン効率の高さが大きいといえる。また、ピーク電力が低いときには、増幅回路２３ａへの電圧の印加を停止することで、さらに主増幅器の電源効率を高めることができる。
しかしながら、増幅回路２３ｂでは十分な出力バックオフをとらないため、帯域外歪電力を増加させてしまう問題があるが、フィードフォワード構成により増幅回路２３ｂで発生した歪を除去できる。従って、従来の主増幅器を出力バックオフ法で設計した場合よりも高い電力効率を達成しつつ、従来と同等の歪補償能力を持つことができる。
【００２９】
図４に主増幅器２３の構成方法の実施例を示す。主増幅器入力は方向性結合器４７により分岐され、その分岐出力の主増幅器入力信号の包絡線を包絡線検波回路４８で検波し、制御回路４９にてＤＣ／ＤＣコンバータ５１ａ，５１ｂの出力電圧を包絡線のレベルに応じて制御する。つまり直流電源４５の出力がＤＣ／ＤＣコンバータ５１ａ，５１ｂを通じて増幅回路５１ａ，５１ｂへ印加され、ＤＣ／ＤＣコンバータ５１ａの出力電圧よりＤＣ／ＤＣコンバータ５１ｂの出力電圧が低いものとされている。方向性結合器４７の出力は方向性結合器５２で分配されて増幅回路２３ａ，２３ｂの入力へそれぞれ供給され、増幅回路２３ａ，２３ｂの各出力は方向性結合器５３で合成されて主増幅器２３の出力となる。この構成により、図２の実施例と比べて、より帯域外歪成分を発生させることなく、主増幅器２３の高効率増幅を達成し、主増幅器出力電力を制御できる利点を持つ。
【００３０】
図５に第１形態の発明の他の実施例を示す。実施例は、主増幅器を図４に示した増幅器構成とし、歪注入経路を図１に示したフィードフォワード構成化する。これにより、第一補助増幅器２９ａで発生する歪成分を補償できるため、第一補助増幅器２９ａにＢ級等の高効率増幅可能な動作条件を適用できる。このように、補助増幅器の電力効率を改善できることから、フィードフォワード増幅器の電力効率をさらに改善できる。
【００３１】
図６に第１形態の発明の更に他の実施例を示す。実施例は、フィードフォワード構成化された歪注入経路中の第一補助増幅器２９ａに図４に示した実施例による増幅回路を適用する。即ち第一補助増幅器２９ａとして並列接続された増幅回路２９ａ１，２９ａ２を用い、直流電源５５の出力をＤＣ／ＤＣコンバータ５６ａ，５６ｂにより互いに異なる電圧として増幅回路２９ａ１，２９ａ２に印加し、第一補助増幅器２９ａの入力を包絡線検波器５７で包絡線検波し、制御器５８でその包絡線レベルに応じてＤＣ／ＤＣコンバータ５６ａ，５６ｂの出力電圧を制御する。この構成により、第一補助増幅器２９ａの電力効率を主増幅器２３と同様に改善できることから、フィードフォワード増幅器の電力効率をさらに改善できる。
【００３２】
上述した実施例では、主増幅器２３及び補助増幅器２９ａの増幅回路を２つにしているが、２つ以上であっても上記実施例から容易にフィードフォワード増幅器の電力効率を改善できるといえる。
実施例２
第２形態の発明の実施例を図７に示す。図７は、フィードフォワード増幅器の主増幅器２３を構成する半導体増幅素子を電圧制御する構成図である。フィードフォワード増幅器入力信号は、電力分配器３１の出力側の主増幅器の信号伝達経路上に方向性結合器（または電力分配器）６１により、主増幅器入力信号を分配する。分配された信号は、包絡線検波回路４８に入力される。ここでは、周波数ダウンコンバータなどで構成された受信機としている。また、ピーク電力を検出するダイオードを用いた検出回路でも構わない。包絡線検波回路４８の出力は、制御回路４９に入力される。制御回路４９は、電力変換回路５１を制御する。電力変換回路５１は、高効率のＤＣ／ＤＣコンバータ、トランジスタ、ＦＥＴなどのドロッパでも構わない。この制御系統により、主増幅器２３の半導体増幅素子への電圧を制御する。
【００３３】
主増幅器２３の入力信号は、図７中に破線で示すように主増幅器２３の直前で分配して包絡線検波回路４８に入力しても構わない。また、図８に示すように、フィードフォワード増幅器の入力信号を作成する際における低周波段の直交変調器の出力から分配して包絡線検波回路４８に入力してもよい。
主増幅器２３を構成する半導体増幅素子の電圧を制御することで、主増幅器２３の出力信号の振幅と位相が変化する。この変化は、歪検出回路１３内の平衡性を達成するように可変減衰器２１と可変位相器２２を動的に制御することで対応する。
【００３４】
図９にドレイン電圧制御の実施例について述べる。主増幅器２３の入力は入力整合回路６２を通じて１段目のＦＥＴ６３のゲートへ供給され、ＦＥＴ６３のドレイン出力は段間整合回路６４を通じて２段目のＦＥＴ６５のゲートへ供給され、ＦＥＴ６５のドレイン出力は段間整合回路６６を通じて３段目のＦＥＴ６７のゲートに供給され、ＦＥＴ６７のドレイン出力は出力整合回路６８を通じて主増幅器２３の出力となる。ＦＥＴ６７のドレインにＤＣ／ＤＣコンバータ５１の出力が印加され、ＦＥＴ６３，６５の各ドレインには固定のドレイン電圧１、ドレイン電圧２がそれぞれ印加され、ＦＥＴ６３，６５，６７の各ゲートには固定のゲート電圧１、ゲート電圧２、ゲート電圧３が印加されている。
【００３５】
このように主増幅器２３を３段ＦＥＴ６３，６５，６７による回路構成とした。ドレイン電圧制御は、最終段のＦＥＴ６７に対して行うものとした。一般に増幅器は多段に構成されることから、どの段階で制御しても構わない。図１０Ａに主増幅器２３の入力電力対出力電力の関係を示す。ドレイン電圧を６，８，１０Ｖとした。図中の動作点とは、各ドレイン電圧に対応するＦＥＴの動作点を表す。図１０Ｂにドレイン効率対入力電力の関係を示す。条件は、図１０Ａと同一である。図１０Ａと１０Ｂから、主増幅器２３の入力信号のレベルに応じてドレイン電圧を制御することで、つまり入力電力が小さければ、ドレイン電圧を低くすることで主増幅器の電源効率の高効率化を達成している。図１０Ｃにドレイン効率対出力電力の関係を示す。従来の固定されたドレイン電圧では、出力電力の変動で急激にドレイン効率を低下してしまうが、ドレイン電圧制御によりドレイン効率を出力電力によらずある程度高効率にすることができる。
【００３６】
上記実施例では、ＦＥＴについて述べたがバイポーラトランジスタについても同様である。
バイアス電圧を制御する場合の主増幅器の構成の実施例を図１１に図９と対応する部分に同一番号を付けて示す。図１１はＦＥＴ２７のゲート電圧制御に関する実施例である。ゲート電圧制御による電力効率改善の効果は、ドレイン電圧制御の場合とほぼ同様である。ゲート電圧の制御は、図１１において最終段のＦＥＴ６７で行っているが、初段、中間段で行ってもよい。ゲート電圧制御を行うＤＣ／ＤＣコンバータ５１は、ゲート端子にほとんど電流が流れないため、キャパシタを用いる構成などきわめて簡単にできる。上記実施例では、ＦＥＴについて述べたがバイポーラトランジスタについても同様である。
【００３７】
ドレイン電圧制御に比べて、ゲート電圧制御は主増幅器２３の非線形歪を増大させる。増大した非線形歪は、歪検出回路１３内の可変減衰器２１と可変位相器２２を用いてキャンセルするように適応アルゴリズムなどで調整する。
補助増幅器２９を構成する半導体増幅素子の電圧制御を行うフィードフォワード増幅器の実施例を図１２に示す。この実施例は図１に示したように歪注入経路をフィードフォワード構成とすると共に、この第一補助増幅器２９ａに対する印加電圧をＤＣ／ＤＣコンバータ５６を通じて行い、電力分配器３５の出力を方向性結合器７１で分配し、その一方を可変減衰器２７ａへ供給し、他方を包絡線検波器５７で包絡線検波し、その包絡線レベルに応じて制御器５８によりＤＣ／ＤＣコンバータ５６を制御する。
【００３８】
補助増幅器２９ａを構成する半導体増幅素子の電圧制御回路は、補助増幅器の入力信号を方向性結合器（または電力分配器）７１で分配する。分配された信号は、受信機等で構成される包絡線検波器５７またはダイオード等で構成されるピーク電力検出回路で信号レベルを検出する。検出された信号は、制御回路５８によりＤＣ／ＤＣコンバータ５６またはトランジスタドロッパを制御する。これにより、補助増幅器２９ａを構成する半導体増幅素子への電圧を制御する。図１２中に破線で示すように補助増幅器２９ａの直前の入力信号を分配し、包絡線検波器５７へ供給してもよい。また図１２における補助増幅器２９ａに対する電圧制御は上記で述べたドレイン電圧制御またはゲート電圧制御のいずれにも対応できる。
【００３９】
図１３に示すように、主増幅器２３及び補助増幅器２９ａを構成する各半導体増幅素子の電圧制御を行えるようにしてもよい。このように、主増幅器２３及び補助増幅器２９ａへの電圧制御は、個別制御回路にて独立に行う。また、主増幅器２３及び補助増幅器２９ａへの電圧制御方法については、ＦＥＴであればドレイン電圧及びゲート電圧のいずれを制御してもよい。また、ドレイン電圧及びゲート電圧を同時に制御してもよい。これにより、ドレイン電圧制御での電源効率の最適点とゲート電圧制御での電源効率の最適点を組み合わせてフィードフォワード増幅器の電源効率を最適にできる。同様にして、バイポーラトランジスタであれば、コレクタ電圧及びベース電圧のいずれを制御してもよい。また、コレクタ電圧及びベース電圧を同時に制御してもよい。これにより、コレクタ電圧制御での電源効率の最適点とベース電圧制御での電源効率の最適点を組み合わせてフィードフォワード増幅器の電源効率を最適にできる。
【００４０】
【発明の効果】
この発明により、以下の効果がある。
（１）フィードフォワード増幅器の低消費電力化が可能である。
（２）フィードフォワード増幅器の電源効率の高効率化が可能である。
（３）装置の小型化・軽量化が可能である。
【図面の簡単な説明】
【図１】改善形態の例を示すブロック図。
【図２】第１形態の発明の実施例を示すブロック図。
【図３】Ａは増幅回路２３ａ，２３ｂの出力電力対入力電力特性図、Ｂはドレイン効率対出力電力特性図である。
【図４】図２中の主増幅器２３の具体例を示すブロック図。
【図５】改善形態の発明と第１形態の発明を組合せた実施例を示すブロック図。
【図６】図５の実施例の変形例を示すブロック図。
【図７】第２形態の発明の実施例を示すブロック図。
【図８】第２形態の発明の他の実施例を示すブロック図。
【図９】主増幅器２３の具体例を示す図。
【図１０】Ａは主増幅器の出力電力対入力電力特性図、Ｂはドレイン効率対入力電力特性図、Ｃはドレイン効率対出力電力特性図である。
【図１１】主増幅器２３の他の具体例を示す図。
【図１２】第２形態の発明と改善形態を組合せた実施例を示すブロック図。
【図１３】第２形態の発明と改善形態を組合せた他の実施例を示すブロック図。
【図１４】従来のフィードフォワード増幅器を示すブロック図。

Claims

主増幅器の非線形歪を検出する歪検出回路と、
その検出した歪成分を補助増幅器を用いて増幅した後、主増幅器の出力に再び注入することによって歪成分の相殺を行う歪除去回路とを有するフィードフォワード増幅器において、
主増幅器を構成する互いに飽和出力が異なる複数の増幅回路のソース接地またはエミッタ接地された半導体増幅素子のドレイン端子またはコレクタ端子に変換された電圧をそれぞれ印加する電圧変換回路と、
上記主増幅器に入力される信号の包絡線成分を検出する検波回路と、
上記検波回路の包絡線成分に応じて上記端子にそれぞれの電圧を印加し、各電圧に対応する上記複数の増幅回路の動作点を上記電圧変換回路により制御する制御回路とを設けた
ことを特徴とするフィードフォワード増幅器。
主増幅器の非線形歪を検出する歪検出回路と、
その検出した歪成分を補助増幅器を用いて増幅した後、主増幅器の出力に再び注入することによって歪成分の相殺を行う歪除去回路とを有するフィードフォワード増幅器において、
主増幅器を構成する互いに飽和出力が異なる複数の増幅回路のソース接地またはエミッタ接地された半導体増幅素子のゲート端子またはベース端子に変換された電圧をそれぞれ印加する電圧変換回路と、
上記主増幅器に入力される信号の包絡線成分を検出する検波回路と、
上記検波回路の包絡線成分に応じて上記端子にそれぞれの電圧を印加し、各電圧に対応する上記複数の増幅回路の動作点を上記電圧変換回路により制御する制御回路とを設けた
ことを特徴とするフィードフォワード増幅器。
請求項１乃至２の何れかに記載のフィードフォワード増幅器において、
上記歪除去回路の補助増幅器の非線形歪を検出する補助増幅器用歪検出回路と、
その補助増幅器用歪検出回路で検出した歪成分を第二の補助増幅器で増幅して、上記補助増幅器の出力に再び注入することによって補助増幅器の歪成分の相殺を行う補助増幅器用歪除去回路により上記歪除去回路が構成されていることを特徴とするフィードフォワード増幅器．
請求項３記載のフィードフォワード増幅器において、
上記補助増幅器用歪検出回路の補助増幅器は互いに飽和出力が異なる複数の増幅回路が並列に構成されていることを特徴とするフィードフォワード増幅器。
請求項３に記載のフィードフォワード増幅器において、
上記複数の増幅回路のソース接地またはエミッタ接地された半導体増幅素子のドレイン端子またはコレクタ端子に変換された電圧をそれぞれ印加する電圧変換回路と、
上記補助増幅器に入力される信号の包絡線成分を検出する検波回路と、
上記検波回路の包絡線成分に応じて上記端子にそれぞれの電圧を印加し、各電圧に対応する上記複数の増幅回路の動作点を上記電圧変換回路により制御する制御回路とを設けた
ことを特徴とするフィードフォワード増幅器。
請求項３に記載のフィードフォワード増幅器において、
上記複数の増幅回路のソース接地またはエミッタ接地された半導体増幅素子のゲート端子またはベース端子に変換された電圧をそれぞれ印加する電圧変換回路と、
上記補助増幅器に入力される信号の包絡線成分を検出する検波回路と、
上記検波回路の包絡線成分に応じて上記端子にそれぞれの電圧を印加し、各電圧に対応する上記複数の増幅回路の動作点を上記電圧変換回路により制御する制御回路とを設けた
ことを特徴とするフィードフォワード増幅器。