JP3823870B2 - 配線板の製造方法、および電子機器の製造方法 - Google Patents

配線板の製造方法、および電子機器の製造方法 Download PDF

Info

Publication number
JP3823870B2
JP3823870B2 JP2002119447A JP2002119447A JP3823870B2 JP 3823870 B2 JP3823870 B2 JP 3823870B2 JP 2002119447 A JP2002119447 A JP 2002119447A JP 2002119447 A JP2002119447 A JP 2002119447A JP 3823870 B2 JP3823870 B2 JP 3823870B2
Authority
JP
Japan
Prior art keywords
substrate
film
layer
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002119447A
Other languages
English (en)
Other versions
JP2003317064A (ja
Inventor
貴志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119447A priority Critical patent/JP3823870B2/ja
Priority to US10/420,522 priority patent/US7131194B2/en
Publication of JP2003317064A publication Critical patent/JP2003317064A/ja
Priority to US11/423,530 priority patent/US7370410B2/en
Application granted granted Critical
Publication of JP3823870B2 publication Critical patent/JP3823870B2/ja
Priority to US11/533,919 priority patent/US20070011871A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0534Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49073Electromagnet, transformer or inductor by assembling coil and core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49224Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Credit Cards Or The Like (AREA)
  • Ink Jet (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デバイスの製造方法並びにデバイス、非接触カード媒体及び電子機器に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
周知のように、上記各種電子装置に組み込まれるプリント配線板や各種の半導体デバイスの配線パターンの形成にはフォトリソグラフィ法が一般的に用いられている。このフォトリソグラフィ法は、基板上に形成した膜についてエッチング処理により必要部分のみを残して除去することを繰り返すことにより基板上に各種の回路素子や配線パターンを形成するものである。このようなフォトリソグラフィ法はエッチング処理により膜の多くの部分を除去することを繰り返すものであるため、膜を形成するための材料に無駄が多いという欠点がある。そして、このような欠点を克服する方法として、基板上に導電性液体をインクジェット方式により局部的に順次連続的に吐出することにより配線パターンを描画的に直接形成する方法が提案されている。
【0003】
しかしながら、上記インクジェット方式による配線パターンの形成方法には、以下のような問題点がある。すなわち、微細かつ厚膜の配線パターンを形成するには、導電性液体を吐出する基板に撥液性が要求されるために、前処理として基板の表面に撥液性を確保するための表面処理を施す必要があり、この表面処理の分、製造工程が複雑となる。また、多種多様な基板に対して一定レベルの撥液性を付与するためには基板の材質に応じた表面処理条件を模索する必要があると共に、実際の配線パターンの形成時には基板の材質に応じた表面処理条件を設定する必要がある。また、基板の材質によっては、一定レベルの撥液性を付与するための表面処理条件を実現できないもの、つまり表面処理が極めて困難なものも存在する。さらには、多層配線を形成する場合の層間絶縁膜をインクジェット方式により形成することが提案されているが、層間絶縁膜を形成する度に上記表面処理を行った上で配線パターンの形成を行う必要があるので、製造工程が複雑となる。
【0004】
一方、インクジェット方式による配線パターンの形成方法の場合、基板表面に吐出した導電性液体は熱処理によって導電膜に変換する必要があるので、基板の材質としては、この熱処理に耐え得るものでなくてはならない。例えばプラスチックを材質とする基板は上記熱処理に対する耐性を備えていないので、インクジェット方式による配線パターンの形成方法に適用することはできない。
【0005】
本発明は、上述する問題点に鑑みてなされたもので、以下の点を目的とするものである。
(1)基板の材質の性状に依らずインクジェット方式によって良好な配線パターンを形成する。
(2)一定レベルの撥液性を付与するための表面処理を行うことなくインクジェット方式によって配線パターンを形成する。
(3)インクジェット方式による多層配線の形成工程を単純化する。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明にかかる配線板の製造方法は、表面に粘着層の形成された絶縁フィルムの、前記粘着層が形成されている面と、表面に剥離膜が形成され、前記剥離膜上に膜の形成された第1基板の、前記膜が形成されている面と、を対向させ、前記粘着層と前記膜とを接着する工程と、前記膜を前記第1基板上の前記剥離膜から剥離させ、前記膜と前記粘着層とが平板状の面を形成するよう前記絶縁フィルム上に転写する工程と、前記膜および前記粘着層を含む前記平板状の面を第2基板に接着させ、前記絶縁フィルムと前記第2基板とを貼り合わせる工程と、を含むことを特徴とする。
【0007】
これによれば、膜と粘着層とが形成する平板状の面が平坦であるため、例えば絶縁フィルムを第2基板に接着した際、凹凸が生じることがなく、配線板の質を向上することができる。
【0008】
上記配線板の製造方法において、前記膜が導電膜であることが好ましい。
【0009】
また、本発明にかかる配線板の製造方法は、第1基板上に撥液層を形成する工程と、前記撥液層上に銀を含む液体材料を液滴吐出装置により吐出し塗布膜を形成する工程と、前記塗布膜に熱処理を行い導電膜に変換する工程と、表面に粘着層の形成された絶縁フィルムの、前記粘着層が形成されている面と前記導電膜とを接着する工程と、前記導電膜を前記第1基板から剥離させ、前記導電膜と前記粘着層とが平板状の面を形成するよう前記絶縁フィルム上に転写する工程と、前記導電膜および前記粘着層を含む前記平板状の面を第2基板に接着させ、前記絶縁フィルムと前記第2基板とを貼り合わせる工程と、を含むことを特徴とする。
【0010】
これによれば、導電膜と粘着層とが形成する平板状の面が平坦であるため、例えば絶縁フィルムを第2基板に接着した際、凹凸が生じることがなく、配線板の質を向上することができる。
【0016】
また、本発明にかかる電子機器の製造方法は、上記配線板の製造方法を用いることを特徴とする。
【0022】
【発明の実施の形態】
以下、図面を参照して、本発明に係わるデバイスの製造方法並びにデバイス、非接触カード媒体及び電子機器の一実施形態について説明する。
【0023】
なお本発明において、液滴吐出法とは、液滴を所望の領域に吐出することにより、被吐出物を含む所望のパターンを形成する方法であり、インクジェット法と呼ばれることもある。但しこの場合、吐出液滴は、印刷物に用いられる所謂インクではなく、デバイスを構成する材料物質を含む液状体であり、この剤両物質は、例えばデバイスを構成する導電物質または絶縁物質として機能し得る物質を含むものである。さらに、液滴吐出とは、吐出時に噴霧されるものに限らず、液状体の1滴1滴が連続するように吐出される場合も含む。
【0024】
図1は、本実施形態に係わる多層配線パターンの要部断面図である。この図において、符号1は基板、2Aは端子、2B1,2B2,2B3は配線、3B1,3B2,3B3は粘着層、4B1,4B2,4B3は絶縁層(粘着材)、P12,P23,P3はスルーホールである。基板1は、例えばガラスを材料とするガラス基板である。
【0025】
端子2Aは、導電性材料からなり、基板1を加工することにより当該基板1内に埋め込まれた配線の一部をなす特定配線である。各配線2B1,2B2,2B3のうち、配線2B1は、粘着層3B1及び絶縁層4B1と共に第1層を構成しており、粘着層3B1によって絶縁層4Bに接着されると共に、上記基板1内の端子2A及びスルーホールP12に接続されている。配線2B2は、粘着層3B2及び絶縁層4B2と共に第2層を構成しており、粘着層3B2によって絶縁層4B2に接着されると共に、上記スルーホールP12及びスルーホールP23に接続されている。配線2B3は、粘着層3B3及び絶縁層4B3と共に第3層を構成しており、粘着層3B3によって絶縁層4B3に接着されると共に、上記スルーホールP23及びスルーホールP3に接続されている。
【0026】
各粘着層3B1,3B2,3B3のうち、粘着層3B1は、絶縁層4B1の下面に設けられており、当該絶縁層4B1を端子2A、配線2B1及び基板1に接着する。粘着層3B2は、絶縁層4B2の下面に設けられており、当該絶縁層4B2を配線2B2及び第1層の絶縁層4B1に接着する。粘着層3B3は、絶縁層4B3の下面に設けられており、当該絶縁層4B3を配線2B3及び第2層の絶縁層4B2に接着する。
【0027】
各絶縁層4B1,4B2,4B3は例えばポリイミドから形成されており、絶縁層4B1は第1層と第2層との電気的絶縁を確保するため、絶縁層4B2は第2層と第3層との電気的絶縁を確保するため、また絶縁層4B3は第3層と図示を略した第4層との電気的絶縁を確保するために設けられている。なお、この図1では、便宜上、各粘着層3B1,3B2,3B3及び各配線2B1,2B2,2B3の各厚さを各絶縁層4B1,4B2,4B3の厚さに対して強調して描いている。実際の各絶縁層4B1,4B2,4B3の厚さは、各粘着層3B1,3B2,3B3及び各配線2B1,2B2,2B3の厚さよりもかなり厚くなっている。
【0028】
各スルーホールP12,P23,P3のうち、スルーホールP12は、第1層の絶縁層4B1を上下方向に貫通する状態で形成されており、第1層の配線2B1と第2層の配線2B2とを接続する。スルーホールP23は、第2層の絶縁層4B2を上下方向に貫通する状態で形成されており、第2層の配線2B2と第3層の配線2B3とを接続する。スルーホールP3は、第3層の絶縁層4B3を上下方向に貫通する状態で形成されており、第3層の配線2B3と第4層の配線とを接続する。
【0029】
このように本多層配線パターンは基板1上に多層構造をなす状態で形成されているが、端子2A及び各配線2B1,2B2,2B3が所望の接続状態となるように各層を位置合わせして各粘着層粘3B1,3B2,3B3によって多重に貼り合わせた構造を備える点を特徴としている。
【0030】
なお、多層ではなく単層、すなわち第1層と基板1のみから配線パターンを構成しても良いことは勿論である。この場合には、第1層の絶縁層4B1にスルーホールP12を貫通形成する必要がないので、絶縁層4B1としてスルーホールP12を形成するための貫通孔を備えない完全に平板状のものを用いる。また、基板として端子2Aを備えないもの、つまり第1層の配線2B1のみによって所望の配線パターンを形成するようにしても良い。
【0031】
さらには、基板1と第1層との間にチップ状の回路素子を挟み込むことが考えられる。この場合には、回路素子の接続端子が基板1の端子2Aあるいは第1層の配線2B1に接続するように回路素子を位置決めする必要がある。
【0032】
次に、上記多層配線パターンの形成方法について、図2〜図8を参照して詳しく説明する。なお、これら図2〜図8は、本多層配線パターンの形成方法における第1工程〜第7工程までの各工程を示す工程図である。
【0033】
第1工程では、図2に示すように平板状の基材5aの表面に剥離膜5bが予め成膜された仮基板5上にインクジェットヘッドHから導電性液体L、例えば金属である銀微粒子を含む液体をインクジェット方式によって吐出する。上記剥離膜5bは、所望レベルの撥液性を有するものである。そして、この仮基板5の剥離膜5b上にパターン状に付着した導電性液体Lを300°C程度の温度環境下で熱処理(焼成処理)することにより、図3に示すように上記導電性液体Lを第1層の配線2B1(銀配線)とする(第2工程)。
【0034】
このようにして仮基板5上(正確には剥離膜5上)に配線2B1が形成されると、図4に示すように上記スルーホールP12用に予め貫通孔4aが形成されると共に下面に粘着層3B1が設けられた絶縁フィルムを配線2B1の上に貼り合わせる(第3工程)。この場合、絶縁フィルムは上記絶縁層4B1を構成するものであり、当該絶縁フィルムは、貫通孔4aが所定の配線2B1の直上に配置するように位置決めされて粘着層3B1によって配線2B1及び剥離膜5bの一部(配線2B1が存在しない部分)に接着される。
【0035】
この状態で、図5に示すように仮基板5を剥離膜5bと共に剥離して除去する(第4工程)。剥離膜5bは撥液性が良好なので剥離性にも優れており、容易に粘着層3B1から剥離する。そして、図6に示すように、上記仮基板5に代えて本基板つまり上記基板1を粘着層3B1を介して絶縁フィルムに接着する(第5工程)。この第5工程が完了することにより、基板1上への第1層の形成が完了する。
【0036】
このような第1層の形成方法によれば、基板1上に導電性液体Lを直接吐出して配線2B1を形成するのではなく、所望レベルの撥液性が確保された仮基板5上(正確には剥離膜5b上)に導電性液体Lを直接吐出して配線2B1を形成した後に基板1上に接着するので、基板1の材質に関わりなくつまり基板1の撥液性に関わりなく、インクジェット方式に基づいて形成された配線2B1を基板1上に配置することができる。
【0037】
さて、このようにして第1層が形成されると、図7に示すように、インクジェットヘッドHから貫通孔4aの周縁部近傍を目掛けて導電性液体Lを吐出する(第6工程)。この結果、導電性液体Lは、図示するように表面張力の作用によって配線2B1から上記周縁部を介して貫通孔4aの上端近傍に亘ってブリッジ状に付着する。そして、上記第2工程と同様に、300°C程度の温度環境下で導電性液体Lを熱処理(焼成処理)することにより、図8に示すようなスルーホールP12(銀スルーホール)を形成する(第7工程)。さらに、以上の各工程を繰り返すことにより上層、つまり第2層、第3層、……並びに各層を相互接続するスルーホールP23,P3,……が形成され、最終的に図1に示した多層配線パターンが完成する。
【0038】
さらに、上記多層配線パターンの形成方法に基づいて製造される多層配線板の構成を図9〜図12に示す正面図を用いて具体的に説明する。なお、この多層配線板は、上述した基板1及び第1層と第2層とから構成される2層配線板であり、上述した説明と対応させて各構成要素の構造を説明する。
【0039】
図9は第1層を構成するための仮基板5及び絶縁フィルム(絶縁層4B1)並びに上記基板1の構造を示す正面図である。この図9において、(a)は上記基板1(本基板)の正面図であり、(b)は第1層の配線2B1が形成された状態の仮基板5の正面図であり、また(c)は第1層の絶縁フィルム(絶縁層4B1)の正面図である。
【0040】
図9(a)に示すように、本基板1には端子2Aが予め埋め込み形成されている。また、図9(b)に示すように仮基板5上にはインクジェット方式により配線2B1が所定形状かつ所定配置の線パターンとして形成される一方、図9(c)に示すように絶縁フィルム4B1には、上述したスルーホールP12を形成するための複数の貫通孔4aが所定位置に配置されると共に、その中央部には上記端子2Aを露出させるための端子用開口4bが形成されている。なお、このような本基板1、仮基板5及び絶縁フィルム4B1は何れも方形状に外形設定されており、その外形サイズは、仮基板5と絶縁フィルム4B1が同一、本基板1は仮基板5と絶縁フィルム4B1よりも多少大きめに設定されている。
【0041】
また、図10において、(a)は上記仮基板5に絶縁フィルム4B1とを重ねて接着した状態を示す正面図、(b)は仮基板5に絶縁フィルムとを接着したものを上記基板1に接着した状態、つまり基板1上に第1層が形成された状態を示す正面図である。
【0042】
同一外形サイズの上記仮基板5と絶縁フィルム4B1とは、図10(a)に示すように、位置合わせされた状態で重ねられ、絶縁フィルム4B1の下面に設けられた粘着層3B1によって貼り合わせられる。この状態において、各貫通孔4aは所定の配線2B1の直上に位置している。そして、このような絶縁フィルム4B1は、仮基板5が除去された状態、つまり配線2B1のみが絶縁フィルム4B1に接着された状態で、図10(b)に示されるように本基板1と位置合わせされて貼り合わせられる。この状態では、本基板1上の各端子2Aは、各々に所定の配線2B1と一部が重なり合った状態で接触すると共に、他の部分が端子用開口4bから露出した状態である。
【0043】
続いて、図11は第2層を構成するための仮基板5及び絶縁フィルム(絶縁層4B2)の構造を示す正面図である。この図11において、(a)は第2層の配線2B2が形成された状態の仮基板5を示す正面図、(b)は第2層の絶縁フィルム(絶縁層4B2)を示す正面図である。図11(a)に示すように、仮基板5上にはインクジェット方式により第1層の配線2B1を相互に接続するための配線2B2が所定形状かつ所定配置の線パターンとして形成されている。
【0044】
また、絶縁フィルム4B2には、図11(b)に示すように上述したスルーホールP23を形成するための複数の貫通孔4aが所定位置に配置され、かつその中央部には本基板1上の上記端子2Aを露出させるための端子用開口4bが形成されている。このような仮基板5及び絶縁フィルム4B2とは、上述した第1層を構成する仮基板5及び絶縁フィルム4B1と同様に、何れも方形状に外形設定されており、その外形サイズは同一である。
【0045】
このような仮基板5上に位置合わせした状態で絶縁フィルム4B2を重ねて接着すると、図12(a)のように配線2B2上の所定位置に各貫通孔4aが配置される。そして、図10(a)に示した第1層の上の各貫通孔4aにインクジェット方式によりスルーホールP12を形成した上で、上記絶縁フィルム4B2を位置決めして接着すると、図12(b)に示すように2層配線板が完成する。この2層配線板では、第1層の配線2B1はスルーホールP12によって第2層の所定の配線2B2に接続されており、このように相互接続された第1層の配線2B1と第2層の配線2B2とによって所望の回路が形成される。そして、端子用開口4bから露出した状態の各端子2Aには、例えば接触ピン等を介して外部から各種信号や電源が供給される。
【0046】
次に、図13は、基板1(本基板)と第1層との間にチップ状の回路素子(ICチップ7)を挟み込んだ単層配線板よりなる非接触型カード媒体の構成例を示す斜視図である。絶縁フィルム4B1の下面には2本の配線2B1が接着されている。一方の配線2B1は、図示するようにループアンテナを構成するように解放ループ状に形状設定されており、他方の配線2B1は略直線状に形状設定されている。これに対して、基板1上には所定位置に配線を設けその上に絶縁膜6を配置することで2つの端子2Aが形成されていると共に、ベアチップ形状のICチップ7が所定位置に接着固定されている。このICチップ7の上面には外部接続用端子7a,7bが設けられている。
【0047】
このように構成された基板1上に絶縁フィルム4B1を位置決めした状態で接着すると、図示するように、略直線状の配線2B1については、一端が外部接続用端子7aに重なるように接続され、他端が一方の端子2Aに重なるように接続される。また、解放ループ状の配線2B1については、一端が外部接続用端子7bに重なるように接続され、他端が他方の端子2Aに重なるように接続される。すなわち、ICチップ7が各配線2B1によって相互接続されてループアンテナ回路を含む非接触型カード媒体が形成される。この非接触型カード媒体は、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
【0048】
【発明の効果】
以上説明したように、本実施形態によれば、所定の撥液性を有する仮基板上にインクジェット方式により導電性液体を吐出した後、熱処理を施すことによって配線を形成する工程と、配線上に粘着材を介して絶縁フィルムを接着する工程と、仮基板を剥離して除去する工程と、本基板上に配線を絶縁フィルムと共に粘着材で接着固定する工程とを有するので、基板の材質の性状に依らずインクジェット方式によって良好な配線を形成することができる。すなわち、従来のようにインクジェット方式により導電性液体を、実際に配線を形成すべき本基板に直接吐出して配線パターンを形成するものではなく、一定レベルの撥液性が確保された仮基板上に導電性液体を吐出して先に配線を形成し、この配線を絶縁フィルムと共に粘着材で本基板上に接着固定するので、本基板に一定レベルの撥液性を付与するための表面処理を行う必要がなく、この分インクジェット方式による多層配線の形成工程を単純化することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係わる多層配線パターンの要部断面図である。
【図2】 本発明の一実施形態に係わる多層配線パターンの形成方法の第1工程を示す要部断面図である。
【図3】 本発明の一実施形態に係わる多層配線パターンの形成方法の第2工程を示す要部断面図である。
【図4】 本発明の一実施形態に係わる多層配線パターンの形成方法の第3工程を示す要部断面図である。
【図5】 本発明の一実施形態に係わる多層配線パターンの形成方法の第4工程を示す要部断面図である。
【図6】 本発明の一実施形態に係わる多層配線パターンの形成方法の第5工程を示す要部断面図である。
【図7】 本発明の一実施形態に係わる多層配線パターンの形成方法の第6工程を示す要部断面図である。
【図8】 本発明の一実施形態に係わる多層配線パターンの形成方法の第7工程を示す要部断面図である。
【図9】 本発明の一実施形態に係わる多層配線板の構成を示す図であり、(a)は基板(本基板)の正面図、(b)は第1層を構成する配線が形成された仮基板の正面図、また(c)は第1層を構成する絶縁フィルムの正面図である。
【図10】 本発明の一実施形態に係わる多層配線板の構成を示す図であり、(a)は上記図9(b)の仮基板上に図9(c)の絶縁フィルムを接着した第1層を示す正面図、(b)は図9(a)の基板上にこの第1層を接着した状態を示す正面図である。
【図11】 本発明の一実施形態に係わる多層配線板の構成を示す図であり、(a)は第2層を構成する配線が形成された仮基板の正面図、また(b)は第2層を構成する絶縁フィルムの正面図である。
【図12】 本発明の一実施形態に係わる多層配線板の構成を示す図であり、(a)は上記図11(a)の仮基板上に図11(b)の絶縁フィルムを接着した第2層を示す正面図、(b)はこのような第2層を図10(b)の第1層上に接着した状態を示す正面図である。
【図13】 本発明の一実施形態に係わる本基板と第1層との間に回路素子を挟み込んだ単層配線パターンよりなる非接触型カード媒体を示す斜視図である。
【符号の説明】
1……基板(本基板)
2A……端子(特定配線)
2B1,2B2,2B3……配線
3B1,3B2,3B3……粘着層
4B1,4B2,4B3……絶縁層(粘着材)
4a……貫通孔
4b……端子用開口
P12,P23,P3……スルーホール
5a……基材
5b……剥離膜
5……仮基板
6……絶縁膜
7……ICチップ
H……インクジェットヘッド
L……導電性液体

Claims (4)

  1. 表面に粘着層の形成された絶縁フィルムの、前記粘着層が形成されている面と、表面に剥離膜が形成され、前記剥離膜上に膜の形成された第1基板の、前記膜が形成されている面と、を対向させ、前記粘着層と前記膜とを接着する工程と、
    前記膜を前記第1基板上の前記剥離膜から剥離させ、前記膜と前記粘着層とが平板状の面を形成するよう前記絶縁フィルム上に転写する工程と、
    前記膜および前記粘着層を含む前記平板状の面を第2基板に接着させ、前記絶縁フィルムと前記第2基板とを貼り合わせる工程と、を含むことを特徴とする配線板の製造方法。
  2. 請求項1において、
    前記膜が導電膜である、配線板の製造方法。
  3. 第1基板上に撥液層を形成する工程と、
    前記撥液層上に銀を含む液体材料を液滴吐出装置により吐出し塗布膜を形成する工程と、
    前記塗布膜に前記熱処理を行い導電膜に変換する工程と、
    表面に粘着層の形成された絶縁フィルムの、前記粘着層が形成されている面と前記導電膜とを接着する工程と、
    前記導電膜を前記第1基板から剥離させ、前記導電膜と前記粘着層とが平板状の面を形成するよう前記絶縁フィルム上に転写する工程と、
    前記導電膜および前記粘着層を含む前記平板状の面を第2基板に接着させ、前記絶縁フィルムと前記第2基板とを貼り合わせる工程と、を含むことを特徴とする配線板の製造方法。
  4. 請求項1ないし3のいずれかに記載の配線板の製造方法を用いることを特徴とする電子機器の製造方法。
JP2002119447A 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法 Expired - Fee Related JP3823870B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002119447A JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法
US10/420,522 US7131194B2 (en) 2002-04-22 2003-04-22 Method of manufacturing a device
US11/423,530 US7370410B2 (en) 2002-04-22 2006-06-12 Method of manufacturing a device, device, non-contact type card medium, and electronic equipment
US11/533,919 US20070011871A1 (en) 2002-04-22 2006-09-21 Method of manufacturing a device, device, non-contact type card medium, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119447A JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2003317064A JP2003317064A (ja) 2003-11-07
JP3823870B2 true JP3823870B2 (ja) 2006-09-20

Family

ID=29536006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119447A Expired - Fee Related JP3823870B2 (ja) 2002-04-22 2002-04-22 配線板の製造方法、および電子機器の製造方法

Country Status (2)

Country Link
US (3) US7131194B2 (ja)
JP (1) JP3823870B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731913B2 (ja) 2003-04-25 2011-07-27 株式会社半導体エネルギー研究所 パターンの形成方法および半導体装置の製造方法
US7566640B2 (en) * 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
KR101205191B1 (ko) 2003-12-19 2012-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
WO2005076358A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4207860B2 (ja) 2004-07-14 2009-01-14 セイコーエプソン株式会社 層形成方法、配線基板、電気光学装置、および電子機器
KR101203090B1 (ko) * 2004-07-30 2012-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2008066576A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 回路基板の製造方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR100999919B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 제조 방법
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
CN104476921B (zh) * 2014-12-30 2017-12-22 管理 一种s形防伪金丝标签制作***及其方法
JP2018130942A (ja) * 2017-02-17 2018-08-23 キヤノン株式会社 液体吐出ヘッド用基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270292A (ja) 1990-03-20 1991-12-02 Fujitsu Ltd 多層配線板の製造方法
US5227588A (en) 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
JPH0653654A (ja) * 1992-07-30 1994-02-25 Kyocera Corp 多層回路基板及びその製造方法
JPH06199032A (ja) 1992-10-15 1994-07-19 Seiko Epson Corp 転写型インクジェット記録装置
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
JP3599149B2 (ja) 1996-08-21 2004-12-08 日立化成工業株式会社 導電ペースト、導電ペーストを用いた電気回路及び電気回路の製造法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH11163499A (ja) 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US7052824B2 (en) * 2000-06-30 2006-05-30 E. I. Du Pont De Nemours And Company Process for thick film circuit patterning
US6596406B2 (en) * 2000-12-28 2003-07-22 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
TW586231B (en) * 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム

Also Published As

Publication number Publication date
US7370410B2 (en) 2008-05-13
US20070011871A1 (en) 2007-01-18
US20060234493A1 (en) 2006-10-19
US7131194B2 (en) 2006-11-07
JP2003317064A (ja) 2003-11-07
US20040016115A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
JP3823870B2 (ja) 配線板の製造方法、および電子機器の製造方法
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
JP2002064271A (ja) 複合配線基板及びその製造方法
US8119932B2 (en) Wiring board and method of manufacturing the same
US20020017398A1 (en) Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JP5017872B2 (ja) 半導体装置及びその製造方法
US20160255717A1 (en) Multilayer wiring board
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
US7585419B2 (en) Substrate structure and the fabrication method thereof
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US9661759B2 (en) Printed circuit board and method of manufacturing the same
US20040106288A1 (en) Method for manufacturing circuit devices
JPH06120643A (ja) フレキシブル配線板およびその製造方法
JP3979873B2 (ja) 非接触式データキャリアの製造方法
US6351391B1 (en) Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
US20130313002A1 (en) Multilayer printed circuit board and method for manufacturing same
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
JPH10335759A (ja) フレキシブルプリント配線板
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2003258147A (ja) 配線基板及びその製造方法、電子部品並びに電子機器
KR101044133B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees