JP3820865B2 - 電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、商用電源のような交流電源から電力変換を行って高周波電力を負荷回路に供給する電源装置に関するものである。
【０００２】
【従来の技術】
一般にこの種の電源装置は、図２１に示すように、交流電源Ｖｉｎを整流器ＤＢにより整流し、整流器ＤＢの出力をインバータ回路ＩＮＶにより高周波電力に変換して負荷回路Ｚに供給する構成を有する。図示するインバータ回路ＩＮＶでは、いわゆるハーフブリッジ型の直列インバータを基本構成としインバータ回路ＩＮＶに高調波低減機能を持たせた複合型部分平滑方式と称する構成を採用しており、インバータ回路ＩＮＶを構成するスイッチング素子Ｑ１，Ｑ２に帰還トランスＤＴ１を介してインバータ回路ＩＮＶの出力が帰還されることによって、両スイッチング素子Ｑ１，Ｑ２が自励動作するように構成されている。また、負荷回路Ｚとしては、リーケージトランスからなる出力トランスＬＴ１と、出力トランスＬＴ１のリーケージインダクタンスとともに共振回路を構成するように出力トランスＬＴ１の２次側に接続したコンデンサＣ４と、コンデンサＣ４に並列接続した蛍光灯のような熱陰極型の放電灯ＦＬとを含む。具体的には、出力トランスＬＴ１の２次巻線ｎ２の各一端に放電灯ＦＬの各フィラメントの一端がそれぞれ接続され、各フィラメントの他端間にコンデンサＣ４が接続されることになる。
【０００３】
このような構成の負荷回路Ｚを採用するには、放電灯ＦＬを予熱するための他制回路としての予熱回路ＰＨが必要であり、また放電灯ＦＬの寿命末期状態（いわゆるエミレス状態）を検出するために異常検出回路としてのエミレス検出回路ＥＬも設けられる。ここに、寿命末期状態とは、放電灯ＦＬに設けた２個の熱陰極（フィラメント）のうちの一方の熱陰極において電子放出物質（エミッタ）が蒸発することによって放電灯ＦＬが半波点灯状態になる状態を意味している。
【０００４】
インバータ回路ＩＮＶは、一対のスイッチング素子Ｑ１，Ｑ２の直列回路が整流器ＤＢの直流出力端間に接続されるとともに、帰還トランスＤＴ１の１次巻線と負荷回路Ｚと直流カット用のコンデンサＣ１との直列回路が一方のスイッチング素子Ｑ１に並列に接続され、さらに一方のスイッチング素子Ｑ２を部分平滑回路とともに降圧チョッパ型アクティブフィルタを構成するスイッチング素子に兼用した構成を有する。ここに、上記一方のスイッチング素子Ｑ１は他方のスイッチング素子Ｑ２に対して整流器ＤＢの出力端の高電位側に接続されているから必要に応じてハイサイドのスイッチング素子Ｑ１と呼び、上記他方のスイッチング素子Ｑ２を必要に応じてローサイドのスイッチング素子Ｑ２と呼ぶ。各スイッチング素子Ｑ１，Ｑ２にはＭＯＳＦＥＴを用いてあり、スイッチング素子Ｑ１，Ｑ２のオフ時にもボディダイオードを通してオン時とは逆向きの電流を流すことが可能になっている。つまり、スイッチング素子としては、トランジスタのコレクタ・エミッタにダイオードを逆並列に接続した構成と等価である。ここで逆並列とは、トランジスタのオン時におけるコレクタとエミッタとの間の順方向電流とは逆向きの電流をダイオードに流すことができる極性で、ダイオードをトランジスタのコレクタ・エミッタに並列に接続することを意味している。
【０００５】
帰還トランスＤＴ１は２個の２次巻線を備え、各２次巻線には抵抗Ｒ１，Ｒ２がそれぞれ接続され、各２次巻線と各抵抗Ｒ１，Ｒ２との直列回路は各スイッチング素子Ｑ１，Ｑ２のゲート・ソースに並列に接続されている。ただし、各トランジスタＱ１，Ｑ２に対する帰還トランスＤＴ１の各２次巻線の極性は互いに逆にしてあり、一方のスイッチング素子Ｑ１のオン時には他方のトランジスタＱ２がオフになる関係としている。また、ローサイドのスイッチング素子Ｑ２のゲートには起動回路が接続される。起動回路は、抵抗Ｒ３とコンデンサＣ３との直列回路が整流器ＤＢの直流出力端間に接続され、抵抗Ｒ３とコンデンサＣ３との接続点がトリガ素子ＴＤ１を介してスイッチング素子Ｑ２のゲートに接続されるとともに、抵抗Ｒ３とコンデンサＣ３との接続点がダイオードＤ４を介してスイッチング素子Ｑ２のドレインに接続された構成を有している。ここに、ダイオードＤ４の極性は、ローサイドのスイッチング素子Ｑ２のオン時にコンデンサＣ３の電荷を放電できる極性としてある。
【０００６】
部分平滑回路は、平滑コンデンサＣ０とインダクタンス素子としてのインダクタＬ１とダイオードＤ３との直列回路を整流器ＤＢの直流出力端間に接続し、インダクタＬ１とダイオードＤ３との接続点にダイオードＤ１を介して帰還トランスＤＴ１と負荷回路Ｚとの接続点を接続した構成を有している。したがって、平滑コンデンサＣ０とインダクタＬ１とダイオードＤ１と帰還トランスＤＴ１の１次巻線とローサイドのスイッチング素子Ｑ２とからなる直列回路は整流器ＤＢの直流出力端間に接続される。ダイオードＤ１の極性は、スイッチング素子Ｑ２のオン時に整流器ＤＢ−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路で平滑コンデンサＣ０に充電電流を流せる極性としてある。また、ダイオードＤ３の極性は、スイッチング素子Ｑ２のオン時に平滑コンデンサＣ０−コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−ダイオードＤ３−インダクタＬ１−平滑コンデンサＣ０の経路で平滑コンデンサＣ０の放電電流を流せる極性としてある。スイッチング素子Ｑ２のオン時に平滑コンデンサＣ０が充電されるか放電されるかは、整流器ＤＢの出力電圧と平滑コンデンサＣ０の両端電圧との大小関係による。部分平滑回路を構成する平滑コンデンサＣ０とインダクタＬ１とダイオードＤ３との直列回路には力率改善用のコンデンサＣ２が並列接続される。
【０００７】
ところで、上述したように、図示するインバータ回路ＩＮＶは自励動作するから、定常動作時（つまり、放電灯ＦＬが安定に点灯している期間）には制御は不要であるが、予熱期間には放電灯ＦＬが点灯しないように負荷回路Ｚに電力を供給し、寿命末期時にはインバータ回路ＩＮＶにストレスがかからないようにインバータ回路ＩＮＶの出力を低減（動作の停止も含む）するように、定常動作時とは異なる動作が必要になる。そこで、予熱期間の制御を行う予熱回路ＰＨと、寿命末期時の制御を行うエミレス検出回路ＥＬとを設け、予熱回路ＰＨとエミレス検出回路ＥＬとにより、ローサイドのスイッチング素子Ｑ２のオンオフを制御可能としてある。要するに、インバータ回路ＩＮＶは自励動作するが、定常動作時とは異なる動作が必要なときにのみ、ローサイドのスイッチング素子Ｑ２に対して他制制御を行う構成を採用している。
【０００８】
予熱回路ＰＨは、スイッチング素子Ｑ２のゲートにエミッタが接続されるとともにソースにコレクタが接続されたｐｎｐ形のトランジスタＱ６を備え、このトランジスタＱ６のベース・コレクタにはｎｐｎ形のトランジスタＱ５のコレクタ・エミッタが並設に接続される。また、トランジスタＱ６のエミッタ・コレクタには、抵抗Ｒ１０とダイオードＤ１０と容量が比較的大きい他制用のコンデンサＣｔ１と容量が比較的小さいコンデンサＣｐ１との直列回路が並列に接続され、両コンデンサＣｔ１，Ｃｐ１の接続点に抵抗Ｒ１１を介してトランジスタＱ５のベースが接続される。さらに、予熱回路ＰＨは、コンデンサＣｔ１，Ｃｐ１の接続点にアノードが接続され抵抗Ｒ１０とダイオードＤ１０との接続点にカソードが接続されたダイオードＤ８を有するとともに、コンデンサＣｐ１に並列に接続されカソードがコンデンサＣｔ１，Ｃｐ１の接続点に接続されたダイオードＤ９を有している。
【０００９】
エミレス検出回路ＥＬは、負荷回路Ｚに設けた出力トランスＬＴ１に付設した検出巻線ｎ３の誘起電圧を放電灯ＦＬの両端電圧に比例した電圧として取り出し、ダイオードＤ１４により半波整流した後に抵抗Ｒ４，Ｒ５の直列回路により分圧するとともにダイオードＤ１１を介してコンデンサＣ５により平滑し、このコンデンサＣ５の両端電圧をエミレス状態の判別に用いている。コンデンサＣ５の両端電圧は、ツェナダイオードＺＤ１と抵抗Ｒ７との直列回路に印加され、ツェナダイオードＺＤ１と抵抗Ｒ７との接続点にはトランジスタＱ４のベースが接続される。このトランジスタＱ４はｎｐｎ形でありｐｎｐ形のトランジスタＱ３のベースにコレクタが接続され、トランジスタＱ３のコレクタにベースが接続される。また、抵抗Ｒ７はトランジスタＱ４のエミッタとベースとの間に接続される。トランジスタＱ３のエミッタとベースとの間には抵抗Ｒ８が接続され、トランジスタＱ３，Ｑ４と抵抗Ｒ７，Ｒ８とからなる回路には、ダイオードＤ５および抵抗Ｒ６の直列回路を介してコンデンサＣ５の両端電圧が印加される。さらに、トランジスタＱ３のエミッタと抵抗Ｒ８との接続点には、上述した予熱回路ＰＨのトランジスタＱ６のベースにアノードを接続したダイオードＤ７のカソードが接続されるとともに、ダイオードＤ６のカソードが接続される。ダイオードＤ６のアノードは、予熱回路ＰＨにおけるダイオードＤ１０とコンデンサＣｔ１との接続点に抵抗Ｒ９を介して接続される。
【００１０】
次に、図２１に示した回路の動作を説明する。電源が投入されると、起動回路を構成するコンデンサＣ３に整流器ＤＢから抵抗Ｒ３を介して充電電流が流れ、コンデンサＣ３の電位が上昇してトリガ素子ＴＤ１のブレークオーバ電圧に達すると、トリガ素子ＴＤ１が導通しコンデンサＣ３の電荷がトリガ素子ＴＤ１を通して抵抗Ｒ２および帰還トランスＤＴ１の２次巻線を通して放出されることにより、スイッチング素子Ｑ２のゲート・ソースに電圧が印加されてスイッチング素子Ｑ２がオンになる。
【００１１】
ここで、電源投入直後には平滑コンデンサＣ０は充電されていないから、スイッチング素子Ｑ２がオンになると、整流器ＤＢ−コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路に電流が流れるとともに、整流器ＤＢ−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路に電流が流れる。平滑コンデンサＣ０およびコンデンサＣ１が充電されて帰還トランスＤＴ１の１次巻線に流れる電流が減少すると２次巻線に電圧が誘起されなくなりスイッチング素子Ｑ２がオフになる。スイッチング素子Ｑ２がオフになると、負荷回路Ｚの回生電流が、負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−コンデンサＣ１−負荷回路Ｚの経路で流れるとともに、インダクタＬ１の蓄積エネルギがダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−平滑コンデンサＣ０の経路で放出される。その後、帰還トランスＤＴ１の蓄積エネルギが放出されることにより帰還トランスＤＴ１の２次巻線に逆向きの電圧が誘起され、スイッチング素子Ｑ１がオンになる。
【００１２】
スイッチング素子Ｑ１がオンになると、コンデンサＣ１を電源としてコンデンサＣ１−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で電流が流れる。コンデンサＣ１が放電されると帰還トランスＤＴ１の１次巻線に流れる電流が減少し、２次巻線に電圧が誘起されなくなるからスイッチング素子Ｑ１がオフになり、負荷回路Ｚ−コンデンサＣ１−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの経路と、負荷回路Ｚ−コンデンサＣ１−コンデンサＣ２−スイッチング素子Ｑ２のボディダイオード−帰還トランスＤＴ１の１次巻線−負荷回路Ｚの経路とに電流が流れる。その後、帰還トランスＤＴ１の蓄積エネルギが放出されることにより帰還トランスＤＴ１の２次巻線に逆向きの電圧が誘起され、スイッチング素子Ｑ２が再びオンになる。このような動作の繰り返しによってスイッチング素子Ｑ１，Ｑ２が交互にオンオフされ、負荷回路Ｚに交番電流が流れる。このような動作を以下ではインバータ回路ＩＮＶの発振と呼ぶ。
【００１３】
上述の動作から明らかなように、スイッチング素子Ｑ２のオン時に平滑コンデンサＣ０がインダクタＬ１を通して充電され、スイッチング素子Ｑ２のオフ時にインダクタＬ１から放出されるエネルギがスイッチング素子Ｑ１のボディダイオードを通して平滑コンデンサＣ０が蓄積されるから、この動作は降圧型チョッパ型アクティブフィルタと同様の機能であって、コンデンサＣ０の両端電圧は整流器ＤＢの出力電圧のピーク電圧よりも十分に低い電圧になる。
【００１４】
インバータ回路ＩＮＶが発振を開始すると、スイッチング素子Ｑ２をオンにするためにスイッチング素子Ｑ２のゲート・ソースに印加される電圧が、抵抗Ｒ１０とダイオードＤ１０とコンデンサＣｔ１とコンデンサＣｐ１との直列回路である積分回路にも印加され、コンデンサＣｔ１，Ｃｐ１が充電される。コンデンサＣｔ１はコンデンサＣｐ１の容量よりも大きいから、コンデンサＣｔ１，Ｃｐ１の接続点の電位は比較的短い時間で上昇してトランジスタＱ５，Ｑ６がオンになり、スイッチング素子Ｑ２のゲート・ソースを短絡してスイッチング素子Ｑ２をオフにする。したがって、抵抗Ｒ１０、ダイオードＤ１０、コンデンサＣｔ１，Ｃｐ１からなる積分回路の時定数を適宜に設定することによって、スイッチング素子Ｑ２のオン期間を自励動作させる場合よりも短くすることができる。つまり、スイッチング素子Ｑ２のオン期間が短くなることによって、交流電源Ｖｉｎからインバータ回路ＩＮＶに供給されるエネルギが少なくなり、またスイッチング素子Ｑ２のオン期間が短くなることによってスイッチング素子Ｑ１，Ｑ２がオンオフする周期が短くなり、負荷回路Ｚに印加される高周波電圧の周波数が高くなって、負荷回路Ｚに含まれる共振回路（リーケージインダクタンスとコンデンサＣ４とからなる）のインピーダンスが大きくなり、結果的に放電灯ＦＬへの供給電力が低減する。つまり、放電灯ＦＬの熱陰極（フィラメント）に予熱電流を流すことができる。
【００１５】
コンデンサＣｔ１は電源投入後にインバータ回路ＩＮＶの発振に伴って徐々に充電され、図２２（ａ）のように両端電圧が上昇するから、積分回路にしだいに電流が流れなくなる。コンデンサＣｔ１の両端電圧が上昇すれば、コンデンサＣｔ１，Ｃｐ１の接続点の電位が低下するから、トランジスタＱ５のベース電位が低下して、トランジスタＱ５，Ｑ６がオフに保たれるようになる。つまり、予熱回路ＰＨの動作によって、スイッチング素子Ｑ２のオン期間は図２２（ｂ）のように電源投入から徐々に長くなり、最終的に予熱回路ＰＨのトランジスタＱ５，Ｑ６がオフに保たれるようになると、他制制御が停止して定常動作時のオン期間と等しくなる。予熱回路ＰＨによる予熱が終了すれば、インバータ回路ＩＮＶの発振の周波数は低くなり、負荷回路Ｚに含まれる共振回路の共振周波数に近付くから、図２２（ｃ）のように、放電灯ＦＬに印加される電圧が上昇して放電灯ＦＬが点灯する。
【００１６】
ところで、上述の動作では整流器ＤＢの出力電圧がインバータ回路ＩＮＶの電源になる場合についてのみ説明したが、実際には、交流電源Ｖｉｎの電圧の絶対値と平滑コンデンサＣ０の両端電圧とのうち電圧の高いほうがインバータ回路ＩＮＶの電源になる。交流電源Ｖｉｎの電圧の絶対値が平滑コンデンサＣ０の両端電圧よりも高いときは整流器ＤＢの出力電圧のピーク付近に対応するから山部と呼び、逆の関係を谷部と呼ぶ。山部では上述したように整流器ＤＢの出力を電源としてインバータ回路ＩＮＶが発振するのに対して、谷部では以下のように平滑コンデンサＣ０を電源として動作する。ここに、山部において整流器ＤＢから平滑コンデンサＣ０に流れる充電電流のピーク値は整流器ＤＢの出力電圧に比例するから、上述した回路では高力率が得られる。
【００１７】
しかして、谷部においては、スイッチング素子Ｑ２がオンになると、平滑コンデンサＣ０−コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−ダイオードＤ３−インダクタＬ１−平滑コンデンサＣ０の経路に電流が流れる。スイッチング素子Ｑ２がオフになると、負荷回路Ｚからの回生電流が、負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−コンデンサＣ１−負荷回路Ｚの経路もしくは負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−コンデンサＣ２−整流器ＤＢ−コンデンサＣ１−負荷回路Ｚの経路に流れる。このような経路を通ることによって、谷部においても交流電源Ｖｉｎから整流器ＤＢへの入力電流を流すことができ高調波を低減することができる。
【００１８】
その後、スイッチング素子Ｑ１がオンになると、コンデンサＣ１−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で電流が流れる。さらに、スイッチング素子Ｑ１がオフになると、負荷回路Ｚ−コンデンサＣ１−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの経路と、負荷回路Ｚ−コンデンサＣ１−コンデンサＣ２−スイッチング素子Ｑ２のボディダイオード−帰還トランスＤＴ１の１次巻線−負荷回路Ｚの経路とに電流が流れる。その後、スイッチング素子Ｑ２が再びオンになるから、上述の動作の繰り返しによってスイッチング素子Ｑ１，Ｑ２が交互にオンオフされ、負荷回路Ｚに交番電流が流れる。
【００１９】
上述のように山部においては交流電源Ｖｉｎから整流器ＤＢへの入力電流を流すことができ、この入力電流はスイッチング素子Ｑ１，Ｑ２のオンオフに応じて高周波的に流れるから、交流電源Ｖｉｎと整流器ＤＢとの間にスイッチング素子Ｑ１，Ｑ２のオンオフの周波数を阻止する程度の高周波フィルタを挿入することで、インバータ回路ＩＮＶから交流電源Ｖｉｎへの高周波の周り込みを抑制することができ、結果的に交流電源Ｖｉｎからの入力電流の高調波歪を抑制することができる。しかも、上述のように、平滑コンデンサＣ０への充電電流のピーク値が整流器ＤＢの出力電圧に比例しているから、充電電流の包絡線は整流器ＤＢの出力電圧に相似することになり高力率を得ることができる。
【００２０】
図２１に示した回路構成では、電源投入直後に平滑コンデンサＣ０が充電されていない状態であっても、予熱回路ＰＨによって電源投入直後のスイッチング素子Ｑ２のオン期間を短くしておけば、平滑コンデンサＣ０への充電電流による突入電流が流れるのを防止することができる。
【００２１】
また、平滑コンデンサＣ０の両端電圧が零付近であると、インダクタＬ１の蓄積エネルギが大きくなるから、インダクタＬ１の蓄積エネルギを放出する期間のほうが負荷回路Ｚの回生電流を流す期間よりも長くなる。ここに、インダクタＬ１の蓄積エネルギによる電流および負荷回路Ｚの回生電流は、スイッチング素子Ｑ１のボディダイオードを通過する。仮にスイッチング素子Ｑ１のボディダイオードに電流が流れている期間内でスイッチング素子Ｑ２がオンになるとすれば、スイッチング素子Ｑ１のボディダイオードの逆回復時間にスイッチング素子Ｑ１のボディダイオードとスイッチング素子Ｑ２とに同じ向きの電流が流れ、結果的にスイッチング素子Ｑ１，Ｑ２の直列回路の両端間が導通して過大な電流（いわゆる貫通電流）が流れることになる。しかしながら、図２１に示す構成では、インダクタＬ１の蓄積エネルギを放出する経路内に帰還トランスＤＴ１の１次巻線を挿入しているから、スイッチング素子Ｑ１のボディダイオードに電流が流れている間にスイッチング素子Ｑ２がオンになることがなく、結果的に電源投入直後のように、スイッチング素子Ｑ１のボディダイオードに定常動作時よりも長い期間に亘って電流が流れたとしても、２個のスイッチング素子Ｑ１，Ｑ２の直列回路に貫通電流が流れるのを防止することができるのである。
【００２２】
ところで、負荷回路Ｚにおいて放電灯ＦＬがエミレス状態になるか放電灯ＦＬが外されたとすると、放電灯ＦＬの定常点灯時よりも出力トランスＬＴ１の２次巻線ｎ２の両端電圧が上昇し、結果的に検出巻線ｎ３の両端電圧も上昇する。つまり、コンデンサＣ５の両端電圧が上昇するから、ツェナダイオードＺＤ１のブレークオーバ電圧を越えるとツェナダイオードＺＤ１が導通してトランジスタＱ４がオンになる。トランジスタＱ４がオンになると、コンデンサＣ５−ダイオードＤ５−抵抗Ｒ６−トランジスタＱ３のエミッタ・ベース−トランジスタＱ４のコレクタ・エミッタ−コンデンサＣ５の経路に電流を流すことができ、トランジスタＱ３がオンになる。このとき、トランジスタＱ３のエミッタ・コレクタとトランジスタＱ４のベース・エミッタの経路でも電流が流れ、トランジスタＱ３，Ｑ４のオン状態がラッチされる。このラッチ状態はコンデンサＣ５からオンを維持できる電流が供給される限り継続する。ここに、抵抗Ｒ７，Ｒ８は保護用に設けられている。
【００２３】
上述のようにしてトランジスタＱ３，Ｑ４がオンになると、ダイオードＤ７を介してトランジスタＱ３，Ｑ４に接続されたトランジスタＱ６がオンになり、結果的にスイッチング素子Ｑ２がオフになって、インバータ回路ＩＮＶの発振が停止する。またこのとき、抵抗Ｒ９およびダイオードＤ６を通してコンデンサＣｔ１，Ｃｐ１の電荷が放電するから、予熱回路ＰＨは電源投入直後と同様の状態にリセットされる。
【００２４】
エミレス状態によってトランジスタＱ３，Ｑ４がオンになり、インバータ回路ＩＮＶの発振が停止すると、コンデンサＣ５に充電電流が流れなくなってコンデンサＣ５の両端電圧が低下する。こうして、トランジスタＱ３，Ｑ４をオン状態に維持することができなくなるまではインバータ回路ＩＮＶの停止状態が維持される。コンデンサＣ５の両端電圧が低下してトランジスタＱ３，Ｑ４のオン状態が維持できなくなると、起動回路が動作してインバータ回路ＩＮＶは再起動され、予熱回路ＰＨの動作が開始される。エミレス状態が継続している間には、このような動作が繰り返され、インバータ回路ＩＮＶは間欠的に発振する。
【００２５】
一方、放電灯ＦＬが外された場合には、負荷回路Ｚに含まれるコンデンサＣ４も回路から分離されることになり共振回路が機能しないから、インバータ回路ＩＮＶの発振が一旦停止すると、起動回路が動作してもインバータ回路ＩＮＶの発振が開始されることはなく、次に放電灯ＦＬが装着されるまではインバータ回路ＩＮＶの発振は停止することになる。
【００２６】
上述のように動作するエミレス検出回路ＥＬを設けたことによって、エミレス状態ではインバータ回路ＩＮＶが間欠発振し、結果的に放電灯ＦＬは点滅することになるから、使用者に対して放電灯ＦＬが寿命末期であることを報知することができ、しかもエミレス状態での電流が半波で流れることによって生じる回路へのストレスを軽減することができるのである。エミレス状態によるインバータ回路ＩＮＶの間欠発振の際には、各部の波形は図２３のようになる。図２３（ａ）はコンデンサＣ５の両端電圧を示しており、時刻ｔ０においてエミレス状態になり検出巻線ｎ３からコンデンサＣ５への充電電流が流れることで、コンデンサＣ５の両端電圧が上昇してツェナダイオードＺＤ１のブレークオーバ電圧ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ４がオンになって、図２３（ｃ）のように、インバータ回路ＩＮＶの発振が停止するから、コンデンサＣ５の両端電圧が徐々に低下する。また、トランジスタＱ３，Ｑ４がオンになることによって予熱回路ＰＨのコンデンサＣｔ１が放電するから、図２３（ｂ）のように、コンデンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停止期間にはほぼ０Ｖに保たれる。
【００２７】
図２３（ａ）に示すように時刻ｔ１においてコンデンサＣ５の両端電圧が低下してトランジスタＱ３，Ｑ４のオン状態を維持できなくなると、図２３（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱回路ＰＨも起動される。したがって、図２３（ｂ）のようにコンデンサＣｔ１の両端電圧が徐々に上昇し、スイッチング素子Ｑ２のオフ期間が短くなって、図２３（ｃ）のようにインバータ回路ＩＮＶの出力も増加する。エミレス状態が継続していれば、図２３（ａ）のようにコンデンサＣ５の両端電圧が再び上昇するから、インバータ回路ＩＮＶは再び停止する。このように、インバータ回路ＩＮＶは発振と停止とを繰り返し、結果的に放電灯ＦＬが点滅することになる。
【００２８】
上述した構成では寿命末期時にはインバータ回路ＩＮＶが間欠的に発振するから、寿命末期となった放電灯ＦＬを取り外して正常な放電灯ＦＬを再装着すれば、放電灯ＦＬを自動的に点灯させることができる。つまり、いわゆる自己復帰型として動作するから、外来ノイズがコンデンサＣ５やトランジスタＱ４のベースに印加されインバータ回路ＩＮＶが誤動作して停止したとしても、電源を再投入することなくインバータ回路ＩＮＶの発振が自動的に復帰するという利点を有している。
【００２９】
ところで、電源装置としては、図２４に示すように、図２１に示した電源装置における整流器ＤＢとコンデンサＣ１との接続点にアノードを接続するとともにスイッチング素子Ｑ１と平滑コンデンサＣ０との接続点にカソードを接続したダイオードＤ２と、このダイオードＤ２に並列に接続した力率改善用のインピーダンス素子としてのコンデンサＣ６とを付加した構成が知られている。この構成では、電源投入からインバータ回路ＩＮＶの発振までの動作は図２１に示した回路構成とほぼ同様である。
【００３０】
通常動作時において、谷部であると、平滑コンデンサＣ０を電源としてインバータ回路ＩＮＶが動作する。すなわち、スイッチング素子Ｑ２のオン時に、平滑コンデンサＣ０−コンデンサＣ６−コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−ダイオードＤ３−インダクタＬ１−平滑コンデンサＣ０の経路で共振電流が流れ、この間にコンデンサＣ６が充電される。コンデンサＣ６が充電されて、整流器ＤＢの出力電圧とコンデンサＣ６の両端電圧との和が平滑コンデンサＣ０の両端電圧に達すると、上記経路での共振電流が流れなくなり、整流器ＤＢ−コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢの経路で電流が流れる。要するに、スイッチング素子Ｑ２のオン期間に、コンデンサＣ６を充電する期間と交流電源Ｖｉｎから整流器ＤＢへの入力電流が流れる期間とが生じる。ここで、整流器ＤＢの出力電圧が高いときほど交流電源Ｖｉｎから整流器ＤＢへの入力電流が流れる期間の割合が多くなる。
【００３１】
スイッチング素子Ｑ２がオフになると、負荷回路Ｚからの回生電流が、負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−コンデンサＣ２−整流器ＤＢ−コンデンサＣ１−負荷回路Ｚの経路で流れる。つまり、この経路を通ることによって、谷部においても交流電源Ｖｉｎから整流器ＤＢへの入力電流を流していることになる。この電流のピーク値は山部と同様に交流電源Ｖｉｎの電圧の絶対値にほぼ比例する大きさで流れるから高力率を得ることができる。
【００３２】
スイッチング素子Ｑ１がオンになると、コンデンサＣ１を電源としてコンデンサＣ１−コンデンサＣ６−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流が流れ、その後、コンデンサＣ６の電荷が減少して零になると、コンデンサＣ１−ダイオードＤ２−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流が流れる。さらに、スイッチング素子Ｑ１がオフになると、負荷回路Ｚの回生電流が、負荷回路Ｚ−コンデンサＣ１−ダイオードＤ２−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの経路で流れることになる。
【００３３】
上述した動作を繰り返すことによって、負荷回路Ｚに高周波電圧が印加され、負荷回路Ｚに含まれている放電灯ＦＬを高周波で点灯させることができる。図２４に示した回路構成では、図２１の回路構成にコンデンサＣ６とダイオードＤ２との並列回路を付加したことによって、谷部において交流電源Ｖｉｎから整流器ＤＢに入力電流を流す期間を図２１の回路構成よりも長くすることができ、結果的に高調波歪を図２１の回路構成よりもさらに低減することが可能になる。しかも、入力電流のピーク値を交流電源Ｖｉｎの入力電圧の絶対値にほぼ比例するように流すことができるから高力率が得られることになる。
【００３４】
なお、図２４に示した回路構成における山部の動作は、図２１に示した回路と同様である。つまり、スイッチング素子Ｑ２のオン時には、負荷回路Ｚを通る経路と平滑コンデンサＣ０およびインダクタＬ１を通る経路で電流を流し、スイッチング素子Ｑ２がオフになると、インダクタＬ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイオード−平滑コンデンサＣ０−インダクタＬ１の経路で回生電流が流れる。また、スイッチング素子Ｑ１がオンになれば、コンデンサＣ１−コンデンサＣ６−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流が流れ、コンデンサＣ６の電荷が減少すればコンデンサＣ１−ダイオードＤ２−スイッチング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流が流れる。さらに、スイッチング素子Ｑ１がオフになれば、負荷回路Ｚ−コンデンサＣ１−ダイオードＤ２−平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの経路に電流が流れる。
【００３５】
電源装置としては図２５、図２６に示すように、パルス幅設定回路ＰＷを付加した回路構成も知られている。図２５は図２１の回路にパルス幅設定回路ＰＷを付加したものであり、図２６は図２４の回路にパルス幅設定回路ＰＷを付加したものである。パルス幅設定回路ＰＷは、予熱回路ＰＨと同様に、スイッチング素子Ｑ２のオン時間を制御するものであって、予熱回路ＰＨにおいてスイッチング素子Ｑ２のゲート電位を制御するトランジスタＱ６のベース・コレクタにコレクタ・エミッタを接続したｎｐｎ形のトランジスタＱ７を備える。パルス幅設定回路ＰＨは、制御用電源Ｖｃｃの両端間に接続された抵抗Ｒ１３とコンデンサＣ８との直列回路を備え、トランジスタＱ７のベースは抵抗Ｒ１２を介して抵抗Ｒ１３とコンデンサＣ８との接続点に接続される。また、コンデンサＣ８にはトランジスタＱ８のコレクタ・エミッタが並列に接続される。ところで、スイッチング素子Ｑ２には２本の抵抗Ｒ１４，Ｒ１５の直列回路が直流インピーダンス素子として並列接続され、両抵抗Ｒ１４，Ｒ１５の接続点にトランジスタＱ８のベースが接続される。また、トランジスタＱ８のベース・エミッタにはコンデンサＣ７が並列接続されている。
【００３６】
パルス幅設定回路ＰＷでは、スイッチング素子Ｑ２のオンオフに応じてコンデンサＣ７の両端電圧が変化するから、スイッチング素子Ｑ２のオンオフに応じてトランジスタＱ８がオンオフされる。トランジスタＱ８がオンになればコンデンサＣ８は放電され、トランジスタＱ８がオフになれば制御用電源Ｖｃｃから抵抗Ｒ１３を介してコンデンサＣ８が充電される。
【００３７】
すなわち、スイッチング素子Ｑ２がオンになると、トランジスタＱ８がオフになってコンデンサＣ８が充電され、抵抗Ｒ１３とコンデンサＣ８とにより決まる所定時間の経過後にトランジスタＱ７がオンになって、トランジスタＱ６をオンにし、結果的にスイッチング素子Ｑ２をオフにする。このように、スイッチング素子Ｑ２のオン期間が抵抗Ｒ１３とコンデンサＣ８とからなる積分回路の時定数によって決まることになる。スイッチング素子Ｑ２がオフになれば、トランジスタＱ７がオンになるからコンデンサＣ８が放電され、次にスイッチング素子Ｑ２がオンになるときに備える。このように、パルス幅設定回路ＰＷは、スイッチング素子Ｑ２のオン期間を決定することになる。
【００３８】
【発明が解決しようとする課題】
ところで、図２１、図２４、図２５、図２６に示した各電源装置は、いずれもエミレス状態や放電灯ＦＬが外れたときには負荷回路Ｚの状態が急激に変動して、電力の供給が電力の消費に対して過剰になり、平滑コンデンサＣ０の両端電圧が上昇した状態でインバータ回路ＩＮＶの発振が停止することになる。エミレス状態のように、インバータ回路ＩＮＶが停止した後に再起動すれば、コンデンサＣ３からスイッチング素子Ｑ２のゲートに起動電圧が印加され、コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１−スイッチング素子Ｑ２を通る経路で共振電流を流すことができるが、平滑コンデンサＣ０の両端電圧が高いものであるから、平滑コンデンサＣ０−インダクタＬ１−ダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路には十分な電流を流すことができず（流れない場合もある）、帰還トランスＤＴ１においてスイッチング素子Ｑ１，Ｑ２を駆動するに足る２次出力を得られないことがある。その結果、エミレス状態が検出された後に、放電灯ＦＬを自動的に再点灯させることができない場合が生じる。
【００３９】
しかも、エミレス状態や放電灯ＦＬが外れてインバータ回路ＩＮＶの発振を停止させたときに予熱回路ＰＨのコンデンサＣｔ１を放電させるから、予熱回路ＰＨがスイッチング素子Ｑ２のオン期間を短くしており、帰還トランスＤＴ１の１次巻線に流れる電流が一層弱まることになる。したがって、インバータ回路ＩＮＶの間欠発振時において、インバータ回路ＩＮＶが停止状態から発振状態に移行する際に起動回路が動作しているにもかかわらずインバータ回路ＩＮＶを起動できない場合がある。
【００４０】
とくに、図２５、図２６に示す電源装置では、エミレス状態や放電灯ＦＬが外れることによりエミレス検出回路ＥＬが動作してスイッチング素子Ｑ２がオフになったとすると、整流器ＤＢの直流出力端間には、直流的にインピーダンスが無限大であるコンデンサＣ１と、直流的にインピーダンスが零である負荷回路Ｚと帰還トランスＤＴ１との直列回路とのほかに、抵抗Ｒ１４，Ｒ１５の直列回路が挿入されるから、コンデンサＣ１に通常の動作時よりも高い電圧が印加された状態でインバータ回路ＩＮＶの動作が停止することになる。このようにコンデンサＣ１の両端電圧が高いと、再起動してスイッチング素子Ｑ２がオンになったときに、コンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路に流れる電流が小さくなり、また上述のように再起動時には平滑コンデンサＣ０−インダクタＬ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路に流れる電流も小さいから、結局、インバータ回路ＩＮＶを起動できない場合がより多くなる。要するに、スイッチング素子Ｑ２に抵抗Ｒ１４，Ｒ１５の直列回路が並列に接続されていることが再起動を困難にする原因になっている。
【００４１】
さらに、図２６に示す電源装置では、上述のような問題に加えて、インバータ回路ＩＮＶの共振電流の一部に入力電流を取り込むように動作するから、エミレス状態や放電灯ＦＬが外れた場合のような軽負荷時であって出力電力に対して入力電力が過剰になると、図２５に示した回路構成よりも平滑コンデンサＣ０やコンデンサＣ１の両端電圧が上昇しやすく、とくにエミレス回路動作時におけるコンデンサＣ１の両端電圧の上昇が大きいから、図２５の回路構成よりもさらに再起動が困難になる。
【００４２】
本発明は上記事由に鑑みて為されたものであり、その目的は、負荷の異常状態が解除されるとインバータ回路を容易に通常動作状態に復帰させることができる電源装置を提供することにある。
【００４３】
【課題を解決するための手段】
請求項１の発明は、交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えるものである。
【００４４】
請求項２の発明は、交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、出力トランスの１次巻線と帰還トランスの１次巻線と直流カット用のコンデンサとの直列回路における整流器側の一端と両スイッチング素子の直列回路との間に整流器から平滑コンデンサへの充電電流を流す極性で挿入されたダイオードと、ダイオードに並列接続された力率改善用のインピーダンス素子と、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えるものである。
【００４５】
請求項３の発明は、請求項１または請求項２の発明において、前記インダクタンス素子がインダクタであることを特徴とする。
【００４６】
請求項４の発明は、請求項１または請求項２の発明において、前記インダクタンス素子が前記負荷回路に含まれるインダクタンス成分であることを特徴とする。
【００５９】
【発明の実施の形態】
（第１の参考例）
本参考例は、図１に示すように、基本的には図２１に示した構成と同様のものであって、平滑コンデンサＣ０とインダクタＬ１との直列回路に放電用インピーダンス素子としての放電抵抗Ｒｄを並列接続した点のみが相違する。放電抵抗Ｒｄは通常の動作には影響しない程度の抵抗値に設定され、またエミレス検出回路ＥＬによってスイッチング素子Ｑ２がオフに保たれている間に平滑コンデンサＣ０の放電できる程度の抵抗値に設定されている。他の構成および動作は図２１に示した従来構成と同様である。
【００６０】
しかして、本参考例の構成によれば、エミレス検出回路ＥＬによりエミレス状態や放電灯ＦＬの外れ状態が検出されてスイッチング素子Ｑ２がオフになると、コンデンサＣ５が放電されてスイッチング素子Ｑ２が再び起動されるまでの間に平滑コンデンサＣ０の電荷が放電抵抗Ｒｄを通して放電されることになる。したがって、コンデンサＣ５が放電され、かつ予熱回路ＰＨに設けたコンデンサＣｔ１，Ｃｐ１が放電された状態で、起動回路によりスイッチング素子Ｑ２が再起動される時点では、平滑コンデンサＣ０の両端電圧が低下しており、電源投入直後と同様に、平滑コンデンサＣ０−インダクタＬ−ダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路で、インバータ回路ＩＮＶを発振させるのに十分な大きさの電流を流すことができる。つまり、インバータ回路ＩＮＶの再起動が容易になるのである。ここに、放電抵抗Ｒｄの抵抗値とコンデンサＣ５の放電時間との関係を適宜に選択すれば、再起動時に平滑コンデンサＣ０の電荷をほぼ零にすることができ、この場合には電源投入時と同程度の大きな電流を帰還トランスＤＴ１の１次巻線に流すことが可能になる。しかも、従来構成に放電抵抗Ｒｄを追加するだけであるから、インバータ回路ＩＮＶの再起動における起動性能を高める構成を安価に実現することができる。
【００６１】
エミレス検出回路ＥＬにおいてエミレス状態が検出されインバータ回路ＩＮＶが間欠発振を行う際には、各部の波形は図２のようになる。図２（ａ）はコンデンサＣ５の両端電圧を示しており、時刻ｔ０においてエミレス状態になり検出巻線ｎ３からコンデンサＣ５への充電電流が流れることで、コンデンサＣ５の両端電圧が上昇してツェナダイオードＺＤ１のブレークオーバ電圧ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ４がオンになって、図２（ｃ）のように、インバータ回路ＩＮＶの発振が停止するから、コンデンサＣ５の両端電圧が徐々に低下する。また、トランジスタＱ３，Ｑ４がオンになることによって予熱回路ＰＨのコンデンサＣｔ１が放電するから、図２（ｂ）のように、コンデンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停止期間にはほぼ０Ｖに保たれる。こうしてインバータ回路ＩＮＶの発振が停止すると、上述したように放電抵抗Ｒｄを通して平滑コンデンサＣ０が放電されるのであって、図２（ｄ）のように平滑コンデンサＣ０の両端電圧が徐々に低下する。
【００６２】
平滑コンデンサＣ０の両端電圧が零に近くなる時刻ｔ１においてコンデンサＣ５の両端電圧が低下してトランジスタＱ３，Ｑ４のオン状態を維持できなくなると、図２（ｃ）のようにインバータ回路ＩＮＶが起動され、図２（ｄ）のように平滑コンデンサＣ０の両端電圧が上昇するとともに予熱回路ＰＨが起動される。したがって、図２（ｂ）のようにコンデンサＣｔ１の両端電圧が徐々に上昇し、スイッチング素子Ｑ２のオフ期間が短くなって、図２（ｃ）のようにインバータ回路ＩＮＶの出力も増加する。エミレス状態が継続していれば、図２（ａ）のようにコンデンサＣ５の両端電圧が再び上昇するから、インバータ回路ＩＮＶは再び停止する。このように、インバータ回路ＩＮＶは発振と停止とを繰り返し、結果的に放電灯ＦＬが点滅する。
【００６３】
（第２の参考例）
本参考例は、図３に示すように、図１に示した第１の参考例の構成に対して整流器ＤＢとコンデンサＣ１との接続点にアノードを接続するとともにスイッチング素子Ｑ１と平滑コンデンサＣ０との接続点にカソードを接続したダイオードＤ２を付加するとともに、ダイオードＤ２に並列接続したコンデンサＣ６を付加したものである。言い換えると、図２４に示した従来構成において、平滑コンデンサＣ０とインダクタＬ１との直列回路に放電抵抗Ｒｄを並列接続した構成を有する。放電抵抗Ｒｄの抵抗値は第１の参考例と同様の基準で設定されるものであり、通常の動作には影響を与えず、かつエミレス検出回路ＥＬによりスイッチング素子Ｑ２がオフに保たれている間に平滑コンデンサＣ０を放電して、再起動時には平滑コンデンサＣ０を通して帰還トランスＤＴ１の１次巻線に流れる電流がインバータ回路ＩＮＶを発振させるのに十分な程度となるように設定されるのである。他の構成および動作は図２４に示した従来構成と同様である。
【００６４】
放電抵抗Ｒｄを設けたことによる効果は第１の参考例と同様であって、エミレス検出回路ＥＬが動作してインバータ回路ＩＮＶが停止した後に、インバータ回路ＩＮＶを再起動する際には平滑コンデンサＣ０の両端電圧が低下しており、電源投入直後と同様に、平滑コンデンサＣ０−インダクタＬ−ダイオードＤ１−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路で、インバータ回路ＩＮＶを発振させるのに十分な大きさの電流を流すことができる。つまり、インバータ回路ＩＮＶの再起動が容易になるのである。ここに、放電抵抗Ｒｄの抵抗値とコンデンサＣ５の放電時間との関係を適宜に選択すれば、再起動時に平滑コンデンサＣ０の電荷をほぼ零にすることができ、この場合には電源投入時と同程度の大きな電流を帰還トランスＤＴ１の１次巻線に流すことが可能になる。しかも、従来構成に放電抵抗Ｒｄを追加するだけであるから、インバータ回路ＩＮＶの再起動における起動性能を高める構成を安価に実現することができる。
【００６５】
（第３の参考例）
本参考例は、図４に示すように、第２の参考例とは部分平滑回路を構成するダイオードＤ１のカソードの接続位置を変更したものである。すなわち、第２の参考例では、ダイオードＤ１のカソードを負荷回路Ｚと帰還トランスＤＴ１の１次巻線との接続点に接続していたのに対して、本参考例では、ダイオードＤ１のカソードを負荷回路ＺとコンデンサＣ１との接続点に接続してある。また、第２の参考例では部分平滑回路にインダクタＬ１を設けていたのに対して、本参考例ではインダクタＬ１を省略し、放電抵抗Ｒｄは平滑コンデンサＣ０に並列接続してある。要するに、部分平滑回路を構成するインダクタＬ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランスＤＴ１のインダクタンスをインダクタンス素子として用いているのである。このような構成を採用することによって、インダクタＬ１を削減することができ、放電抵抗Ｒｄの追加に対してインダクタＬ１を削減し、結果的に部品点数の増減をなくすことができる。他の構成および動作は第２の参考例と同様である。
【００６６】
（第１の実施の形態）
本実施形態は、図５に示すように、図２５に示した従来構成に対してコンデンサＣ１に分圧用インピーダンス素子としての分圧抵抗Ｒｓを並列接続した点のみが相違するものである。分圧抵抗Ｒｓは通常の動作には影響しない程度の抵抗値に設定され、またエミレス検出回路ＥＬによってスイッチング素子Ｑ２がオフに保たれている間に抵抗Ｒ１４，Ｒ１５とともにインバータ回路ＩＮＶに印加される電圧を分圧し、コンデンサＣ１の両端電圧が通常動作時よりも上昇するのを防止する程度の抵抗値に設定される。他の構成および動作は図２５に示した従来構成と同様である。
【００６７】
本実施形態の構成によれば、エミレス検出回路ＥＬによりエミレス状態や放電灯ＦＬの外れ状態が検出されてスイッチング素子Ｑ２がオフになると、コンデンサＣ５が放電されてスイッチング素子Ｑ２が再び起動されるまでの間には、コンデンサＣ１の両端電圧は、インバータ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵抗Ｒ１４，Ｒ１５とにより分圧した電圧になる。ここに、負荷回路Ｚや帰還トランスＤＴ１の１次巻線の直流抵抗は抵抗Ｒ１４，Ｒ１５や分圧抵抗Ｒｓに比較して十分に小さいものとしている。コンデンサＣ１の両端電圧は分圧抵抗Ｒｓの両端電圧であるから、分圧抵抗Ｒｓを抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定することによって、コンデンサＣ１の両端電圧が過大になるのを防止することができる。
【００６８】
要するに本実施形態の構成によれば、インバータ回路ＩＮＶの発振が停止している期間におけるコンデンサＣ１の両端電圧の上昇を抑制することができるから、コンデンサＣ５が放電され、かつ予熱回路ＰＨに設けたコンデンサＣｔ１，Ｃｐ１が放電された状態で、起動回路によりスイッチング素子Ｑ２が再起動される時点では、電源からコンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路でインバータ回路ＩＮＶを発振させるのに十分な電流を流すことができる。つまり、インバータ回路ＩＮＶの再起動が容易になる。ここに、従来構成に対して分圧抵抗Ｒｓを追加するだけであるから、インバータ回路ＩＮＶの再起動における起動性能を高める構成を安価に実現することができる。また、本実施形態ではコンデンサＣ１を放電させる必要はなく、分圧抵抗ＲｓはコンデンサＣ１の両端電圧の上昇を抑制しているだけであり、コンデンサＣ１の放電電流を流す必要がないから、分圧抵抗Ｒｓには定格電力の小さい抵抗器を用いることができ、第１ないし第３の参考例に用いる放電抵抗Ｒｄよりも分圧抵抗Ｒｓには安価な抵抗器を用いることができる。
【００６９】
（第２の実施の形態）
本実施形態は、図６に示すように、図２６に示した従来構成に対してコンデンサＣ１に分圧抵抗Ｒｓを並列接続した点、整流器ＤＢの交流入力端にインダクタＬｆを接続するとともに整流器ＤＢの直流出力端間にコンデンサＣｆを接続し、さらに整流器ＤＢの一方（正極）の直流出力端とダイオードＤ２との間にダイオードＤ１１を挿入した点が相違する。つまり、第１の実施の形態に対して、コンデンサＣｆ、インダクタＬｆ、ダイオードＤ１１を付加するとともに、ダイオードＤ１１とコンデンサＣ１との接続点にアノードを接続しスイッチング素子Ｑ１と平滑コンデンサＣ０との接続点にカソードを接続したダイオードＤ２を付加し、さらにダイオードＤ２にコンデンサＣ６を並列接続した構成を有している。
【００７０】
コンデンサＣｆとインダクタＬｆとはフィルタ回路を構成し、このフィルタ回路によって交流電源Ｖｉｎから整流器ＤＢへの入力電流から高周波成分を除去する。言い換えると、フィルタ回路によってインバータ回路ＩＮＶから交流電源Ｖｉｎへの高周波電流の漏洩を防止する。また、ダイオードＤ１１はフィルタ回路用のコンデンサＣｆがインバータ回路ＩＮＶの共振動作に影響しないように分離させるために設けてある。
【００７１】
基本的な動作は図２６に示した従来構成と同様であって、分圧抵抗Ｒｓの機能は第１の実施の形態と同様である。すなわち、分圧抵抗Ｒｓは通常の動作には影響しない程度の抵抗値に設定され、またエミレス検出回路ＥＬによってスイッチング素子Ｑ２がオフに保たれている間に抵抗Ｒ１４，Ｒ１５とともにインバータ回路ＩＮＶに印加される電圧を分圧し、コンデンサＣ１の両端電圧が通常動作時よりも上昇するのを防止する程度の抵抗値に設定される。
【００７２】
分圧抵抗Ｒｓを設けたことによる効果は第１の実施の形態と同様であって、エミレス検出回路ＥＬによりエミレス状態や放電灯ＦＬの外れ状態が検出されてスイッチング素子Ｑ２がオフになると、コンデンサＣ５が放電されてスイッチング素子Ｑ２が再び起動されるまでの間には、コンデンサＣ１の両端電圧は、インバータ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵抗Ｒ１４，Ｒ１５とにより分圧した電圧になり、分圧抵抗Ｒｓを抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定することによって、コンデンサＣ１の両端電圧が過大になるのを防止することができる。
【００７３】
このように、インバータ回路ＩＮＶの発振が停止している期間におけるコンデンサＣ１の両端電圧の上昇を抑制することができるから、コンデンサＣ５が放電され、かつ予熱回路ＰＨに設けたコンデンサＣｔ１，Ｃｐ１が放電された状態で、起動回路によりスイッチング素子Ｑ２が再起動される時点では、電源からコンデンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路でインバータ回路ＩＮＶを発振させるのに十分な電流を流すことができる。つまり、インバータ回路ＩＮＶの再起動が容易になる。
【００７４】
（第３の実施の形態）
本実施形態は、図７に示すように、図６に示した第２の実施の形態に対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更したものである。すなわち、第２の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗ＲｓをダイオードＤ１１とコンデンサＣ１との直列回路に並列接続している。この構成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイオードＤ１１が挿入され、ダイオードＤ１１の極性はコンデンサＣ１の電荷が分圧抵抗Ｒｓを通して放電するのを阻止する向きになっている。その結果、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間に、コンデンサＣ１の電荷が抵抗Ｒｓを通して放電するのを確実に防止して抵抗Ｒｓによる損失を第２の実施の形態よりも低減することができる。他の構成および動作は第２の実施の形態と同様である。
【００７５】
（第４の実施の形態）
本実施形態は、図８に示すように、図６に示した第２の実施の形態に対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更したものである。すなわち、第２の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗ＲｓをダイオードＤ２とコンデンサＣ１との直列回路に並列接続している。この構成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイオードＤ２が挿入されているが、第２の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間にコンデンサＣ１の両端電圧が通常動作時よりも高くなるのを防止することができる。他の構成および動作は第２の実施の形態と同様である。
【００７６】
（第５の実施の形態）
本実施形態は、図９に示すように、図６に示した第２の実施の形態に対して分圧抵抗Ｒｓの接続位置を変更したものである。すなわち、第２の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続している。エミレス検出回路ＥＬが動作してスイッチング素子Ｑ２がオフになったときには、負荷回路Ｚおよび帰還トランスＤＴ１の１次巻線による直流インピーダンスはほぼ零とみなしてよいから、スイッチング素子Ｑ１に分圧抵抗Ｒｓを並列接続した状態と、コンデンサＣ１に分圧抵抗Ｒｓを並列接続した状態とはほぼ等価になる。その結果、本実施形態においても、第２の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間にコンデンサＣ１の両端電圧が通常動作時よりも高くなるのを防止することができる。他の構成および動作は第２の実施の形態と同様である。
【００７７】
（第６の実施の形態）
本実施形態は、図１０に示すように、図６に示した第２の実施の形態に対してダイオードＤ１のカソードの接続位置を変更したものである。すなわち、ダイオードＤ１のカソードを、第２の実施の形態では負荷回路Ｚと帰還トランスＤＴ１の１次巻線との接続点に接続していたのに対して、本実施形態ではコンデンサＣ１と負荷回路Ｚとの接続点に接続してある。また、本実施形態では平滑コンデンサＣ０に直列接続してあったインダクタＬ１を省略してある。この構成は第１の参考例に対する第３の参考例の変更点と同様の変更であって、インダクタＬ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランスＤＴ１のインダクタンスを用いている。本実施形態の構成を採用することによって、インダクタＬ１を削減することができ、第２の実施の形態よりも部品点数を低減することができる。他の構成および動作は第２の実施の形態と同様である。
【００７８】
（第７の実施の形態）
本実施形態は、図１１に示すように、図１０に示した第６の実施の形態に対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更したものである。すなわち、第６の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗ＲｓをダイオードＤ１１とコンデンサＣ１との直列回路に並列接続している。換言すれば、本実施形態と第６の実施の形態との関係は、第３の実施の形態と第２の実施の形態との関係と同様である。
【００７９】
したがって、本実施形態の構成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイオードＤ１１が挿入され、ダイオードＤ１１の極性はコンデンサＣ１の電荷が分圧抵抗Ｒｓを通して放電するのを阻止する向きになる結果、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間に、コンデンサＣ１の電荷が抵抗Ｒｓを通して放電するのを確実に防止して抵抗Ｒｓによる損失を第６の実施の形態よりも低減することができる。他の構成および動作は第６の実施の形態と同様である。
【００８０】
（第８の実施の形態）
本実施形態は、図１２に示すように、図１０に示した第６の実施の形態に対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更したものである。すなわち、第６の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗ＲｓをダイオードＤ２とコンデンサＣ１との直列回路に並列接続している。換言すれば、本実施形態と第６の実施の形態との関係は、第４の実施の形態と第２の実施の形態との関係と同様である。
【００８１】
したがって、本実施形態の構成では、第６の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間にコンデンサＣ１の両端電圧が通常動作時よりも高くなるのを防止することができる。他の構成および動作は第６の実施の形態と同様である。
【００８２】
（第９の実施の形態）
本実施形態は、図１３に示すように、図１０に示した第６の実施の形態に対して分圧抵抗Ｒｓの接続位置を変更したものである。すなわち、第６の実施の形態では、分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに対して、本実施形態では分圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続している。換言すれば、本実施形態と第６の実施の形態との関係は、第５の実施の形態と第２の実施の形態との関係と同様である。
【００８３】
本実施形態の構成によれば、エミレス検出回路ＥＬが動作してスイッチング素子Ｑ２がオフになったときには、負荷回路Ｚおよび帰還トランスＤＴ１の１次巻線による直流インピーダンスはほぼ零とみなしてよいから、スイッチング素子Ｑ１に分圧抵抗Ｒｓを並列接続した状態と、コンデンサＣ１に分圧抵抗Ｒｓを並列接続した状態とはほぼ等価になる。その結果、本実施形態においても、第６の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止している間にコンデンサＣ１の両端電圧が通常動作時よりも高くなるのを防止することができる。他の構成および動作は第６の実施の形態と同様である。
【００８４】
（第４の参考例）
本参考例は、図２５に示した従来構成において、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶが一旦停止した後の再起動時に予熱回路ＰＨが予熱動作を最初から行うのではなく、予熱動作を途中から行うようにすることによって、帰還トランスＤＴ１の１次巻線に流れる電流不足による再起動の困難性を解消しようとするものである。つまり、インバータ回路ＩＮＶが間欠発振を行っているときには、熱陰極（フィラメント）の温度は比較的高く、予熱動作を最初から行う必要はないと考えられる。そこで、本参考例では、インバータ回路ＩＮＶの発振開始時におけるスイッチング素子Ｑ２のオン期間を再起動時には電源投入時よりも長くし、帰還トランスＤＴ１の１次巻線に十分な電流を流すことによって再起動を容易にしている。
【００８５】
図２５に示した従来構成では、エミレス検出回路ＥＬの動作時に、エミレス検出回路ＥＬにおけるコンデンサＣ５が放電されてインバータ回路ＩＮＶが再起動されるまでの間に、予熱回路ＰＨのコンデンサＣｔ１の電荷を完全に放電させるように抵抗Ｒ９を設定していたのに対して、本参考例では抵抗Ｒ９の抵抗値を従来構成よりも大きくすることによって上述の動作を実現している。すなわち、抵抗Ｒ９を従来構成よりも大きく設定することによりコンデンサＣ５の電荷が放電されてエミレス検出回路ＥＬによるインバータ回路ＩＮＶの停止状態が解除されても、コンデンサＣｔ１には電荷が残るようにしている。要するに、本参考例の構成は図２５に示した回路と同等の回路であって、図１に示した第１の参考例から放電抵抗Ｒｄを削除した構成もしくは図５に示した第１の実施の形態から分圧抵抗Ｒｓを削除した構成と同等の回路である。この構成によれば、インバータ回路ＩＮＶが再起動するときにはコンデンサＣｔ１の電荷が残っているから、スイッチング素子Ｑ２のオン期間のうち予熱回路ＰＨによって強制的に短縮される期間が少なくなり、結果的にインバータ回路ＩＮＶの再起動時におけるスイッチング素子Ｑ２のオン期間を電源投入時よりも長くすることができる。
【００８６】
本参考例の動作は図１４のようになる。図１４（ａ）はコンデンサＣ５の両端電圧を示しており、時刻ｔ０においてエミレス状態になり検出巻線ｎ３からコンデンサＣ５への充電電流が流れることで、コンデンサＣ５の両端電圧が上昇してツェナダイオードＺＤ１のブレークオーバ電圧ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ４がオンになって、図１４（ｃ）のように、インバータ回路ＩＮＶの発振が停止するから、コンデンサＣ５の両端電圧が徐々に低下する。ここで、トランジスタＱ３，Ｑ４がオンになることによって予熱回路ＰＨのコンデンサＣｔ１は抵抗Ｒ９を通して放電するが、図１４（ｂ）のように、コンデンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停止期間においては０Ｖにならないようにしてある。
【００８７】
図１４（ａ）に示すように時刻ｔ１においてコンデンサＣ５の両端電圧が低下してトランジスタＱ３，Ｑ４のオン状態を維持できなくなると、図１４（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱回路ＰＨも起動される。この時点では図１４（ｂ）のようにコンデンサＣｔ１の両端電圧は０Ｖではないからスイッチング素子Ｑ２のオフ期間は比較的短く、図１４（ｃ）のようにインバータ回路ＩＮＶの出力は比較的大きい状態から再起動されることになる。エミレス状態が継続していれば、図１４（ａ）のようにコンデンサＣ５の両端電圧が再び上昇するから、インバータ回路ＩＮＶは再び停止する。このように、インバータ回路ＩＮＶは発振と停止とを繰り返し、結果的に放電灯ＦＬが点滅することになる。
【００８８】
本参考例の動作を示す図１４と従来構成の動作を示す図２３とを比較すればわかるように、本参考例ではコンデンサＣ５が放電されてインバータ回路ＩＮＶが再起動する時刻ｔ１において、コンデンサＣｔ１には電荷が十分に残されており、結果的に再起動時には帰還トランスＤＴ１に十分に大きい電流を流すことが可能になっている。その結果、従来構成に比較して再起動が容易になるのである。他の構成および動作は図２５に示した従来構成と同様である。
【００８９】
（第５の参考例）
本参考例は、図１５に示すように、第４の参考例の構成に対して、整流器ＤＢの交流入力端にインダクタＬｆを接続するとともに整流器ＤＢの直流出力端間にコンデンサＣｆを接続し、整流器ＤＢの一方（正極）の直流出力端とダイオードＤ２との間にダイオードＤ１１を挿入し、さらにダイオードＤ１１とコンデンサＣ１との接続点にアノードを接続しスイッチング素子Ｑ１と平滑コンデンサＣ０との接続点にカソードを接続したダイオードＤ２を付加し、加えてダイオードＤ２にコンデンサＣ６を並列接続した構成を有している。コンデンサＣｆとインダクタＬｆとはフィルタ回路を構成し、このフィルタ回路によって交流電源Ｖｉｎから整流器ＤＢへの入力電流から高周波成分を除去する。言い換えると、フィルタ回路によってインバータ回路ＩＮＶから交流電源Ｖｉｎへの高周波電流の漏洩を防止する。また、ダイオードＤ１１はフィルタ回路用のコンデンサＣｆがインバータ回路ＩＮＶの共振動作に影響しないように分離させるために設けてある。本参考例の構成と第４の参考例との関係は、図５に示した第１の実施の形態と図６に示した第２の実施の形態との関係と同様である。また、ダイオードＤ２とコンデンサＣ６とによる動作は、図２４に示した従来構成と同様である。
【００９０】
本参考例においても第４の参考例と同様に、エミレス検出回路ＥＬの動作によってインバータ回路ＩＮＶの発振が停止した後にコンデンサＣ５が放電してインバータ回路ＩＮＶが再起動する際に、コンデンサＣｔ１の電荷が完全に放電してしまわないように抵抗Ｒ９を設定しているのであって、第４の参考例と同様の動作によって再起動が容易になる。他の構成および動作は第４の参考例と同様である。
【００９１】
（第６の参考例）
本参考例は、図１６に示すように、図１５に示した第５の参考例に対してダイオードＤ１のカソードの接続位置を変更したものである。すなわち、ダイオードＤ１のカソードを、第５の参考例では負荷回路Ｚと帰還トランスＤＴ１の１次巻線との接続点に接続していたのに対して、本参考例ではコンデンサＣ１と負荷回路Ｚとの接続点に接続してある。また、本参考例では平滑コンデンサＣ０に直列接続してあったインダクタＬ１を省略してある。この構成は第１の参考例に対する第３の参考例の変更点と同様の変更であって、インダクタＬ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランスＤＴ１のインダクタンスを用いている。本参考例の構成を採用することによって、インダクタＬ１を削減することができ、第５の参考例よりも部品点数を低減することができる。他の構成および動作は第５の参考例と同様である。
【００９２】
（第７の参考例）
上述した各参考例では、エミレス検出回路ＥＬの動作時にインバータ回路ＩＮＶの発振を一旦停止させた後に再起動させることによってインバータ回路ＩＮＶが間欠発振動作となるように制御していたが、本参考例はエミレス検出回路ＥＬの動作時にインバータ回路ＩＮＶの発振を停止させるのではなく、インバータ回路ＩＮＶの出力を低下させるようにしたものである。したがって、エミレス検出回路ＥＬの動作時にインバータ回路ＩＮＶは通常出力と低出力とを交互に繰り返すことになる。
【００９３】
具体的には、本参考例は、図１７に示すように、図２５に示した従来構成において、予熱回路ＰＨのコンデンサＣｔ１に、ｐｎｐ形のトランジスタＱ１０のコレクタ・エミッタと抵抗Ｒ１６との直列回路を並列接続し、トランジスタＱ１０のベースに抵抗Ｒ９の一端を接続し、さらにダイオードＤ７を削除した構成としてある。つまり、図２５に示した従来構成では抵抗Ｒ９の一端をコンデンサＣｔ１の一端に直截に接続していたのに対して、本参考例では抵抗Ｒ９の一端をトランジスタＱ１０のベース・エミッタと抵抗Ｒ１６とを介してコンデンサＣｔ１の一端に接続しているのである。
【００９４】
この構成によれば、ダイオードＤ７を設けていないからエミレス検出回路ＥＬの動作時に予熱回路ＰＨのトランジスタＱ６がオンになることはなく、インバータ回路ＩＮＶは停止することがない。また、エミレス検出回路ＥＬが動作することによってトランジスタＱ１０がオンになったときに、コンデンサＣｔ１の両端電圧は抵抗Ｒ１６を含む分圧回路（抵抗Ｒ１６のほか抵抗Ｒ７〜Ｒ９を含む）で決まる電圧に低下し、コンデンサＣｔ１の両端電圧は０Ｖにはならない。つまり、エミレス検出回路ＥＬの動作時にはスイッチング素子Ｑ２のオン期間は、通常動作時よりは短くなるが電源投入直後よりは長くなる。このように、エミレス検出回路ＥＬの動作時には、インバータ回路ＩＮＶは通常動作時よりも出力を低下させて動作を継続することになる。また、エミレス検出回路ＥＬのコンデンサＣ５が放電してトランジスタＱ３，Ｑ４がオフになると、トランジスタＱ１０もオフになり、コンデンサＣｔ１の両端電圧が上昇して通常動作に移行する。
【００９５】
本参考例の動作は図１８のようになる。図１８（ａ）はコンデンサＣ５の両端電圧を示しており、時刻ｔ０においてエミレス状態になり検出巻線ｎ３からコンデンサＣ５への充電電流が流れることで、コンデンサＣ５の両端電圧が上昇してツェナダイオードＺＤ１のブレークオーバ電圧ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ４がオンになって、図１８（ｃ）のように、インバータ回路ＩＮＶは発振を継続するものの通常動作時よりも低出力になる。こうしてコンデンサＣ５の両端電圧が徐々に低下する。ここで、トランジスタＱ３，Ｑ４がオンになることによって予熱回路ＰＨのコンデンサＣｔ１の両端電圧は図１８（ｂ）のように抵抗Ｒ１６を含む分圧回路で決まる電圧まで低下する。
【００９６】
図１８（ａ）に示すように時刻ｔ１においてコンデンサＣ５の両端電圧が低下してトランジスタＱ３，Ｑ４のオン状態を維持できなくなると、図１８（ｃ）のようにインバータ回路ＩＮＶの出力が再び増大する。この時点において図１８（ｂ）のようにコンデンサＣｔ１の両端電圧は０Ｖではないからスイッチング素子Ｑ２のオフ期間は比較的短く、図１８（ｃ）のようにインバータ回路ＩＮＶの出力は比較的大きい状態から増加することになる。エミレス状態が継続していれば、図１８（ａ）のようにコンデンサＣ５の両端電圧が再び上昇するから、インバータ回路ＩＮＶは再び低出力になる。このように、インバータ回路ＩＮＶは通常動作と低出力動作とを交互に繰り返し、負荷回路Ｚへの供給電力を変化させることになる。つまり、負荷回路Ｚに含まれる放電灯ＦＬの明るさを変化させることによりエミレスを報知できるようになっている。
【００９７】
本参考例の動作を示す図１８と従来構成の動作を示す図２３とを比較すればわかるように、本参考例ではエミレス検出回路ＥＬが動作する時刻ｔ０においてインバータ回路ＩＮＶの発振は停止することがなく、またコンデンサＣ５が放電された時刻ｔ１において、コンデンサＣｔ１には電荷が残されており、帰還トランスＤＴ１に十分に大きい電流を流すことが可能になっている。その結果、従来構成に比較して再起動の問題が生じることがなく、またエミレス状態においては出力を低減させることで回路ストレスを低減することが可能になっている。
【００９８】
（第８の参考例）
本参考例は、図１９に示すように、図１７に示した第７の参考例の構成に対して、整流器ＤＢの交流入力端にインダクタＬｆを接続するとともに整流器ＤＢの直流出力端間にコンデンサＣｆを接続し、整流器ＤＢの一方（正極）の直流出力端とダイオードＤ２との間にダイオードＤ１１を挿入し、さらにダイオードＤ１１とコンデンサＣ１との接続点にアノードを接続しスイッチング素子Ｑ１と平滑コンデンサＣ０との接続点にカソードを接続したダイオードＤ２を付加し、加えてダイオードＤ２にコンデンサＣ６を並列接続した構成を有している。コンデンサＣｆとインダクタＬｆとはフィルタ回路を構成し、このフィルタ回路によって交流電源Ｖｉｎから整流器ＤＢへの入力電流から高周波成分を除去する。言い換えると、フィルタ回路によってインバータ回路ＩＮＶから交流電源Ｖｉｎへの高周波電流の漏洩を防止する。また、ダイオードＤ１１はフィルタ回路用のコンデンサＣｆがインバータ回路ＩＮＶの共振動作に影響しないように分離させるために設けてある。本参考例の構成と第７の参考例との関係は、図５に示した第１の実施の形態と図６に示した第２の実施の形態との関係と同様である。また、ダイオードＤ２とコンデンサＣ６とによる動作は、図２４に示した従来構成と同様である。
【００９９】
本参考例においても第７の参考例と同様に、エミレス検出回路ＥＬが動作したときにインバータ回路ＩＮＶは発振を継続するが低出力になる。また、その後にコンデンサＣ５が放電してインバータ回路ＩＮＶの出力が再び増大する際に、コンデンサＣｔ１の両端電圧が０Ｖにならないように抵抗Ｒ１６およびトランジスタＱ１０を設けてある。他の構成および動作は第４の参考例と同様である。
【０１００】
（第９の参考例）
本参考例は、図２０に示すように、図１９に示した第８の参考例に対してダイオードＤ１のカソードの接続位置を変更したものである。すなわち、ダイオードＤ１のカソードを、第８の参考例では負荷回路Ｚと帰還トランスＤＴ１の１次巻線との接続点に接続していたのに対して、本参考例ではコンデンサＣ１と負荷回路Ｚとの接続点に接続してある。また、本参考例では平滑コンデンサＣ０に直列接続してあったインダクタＬ１を省略してある。この構成は第１の参考例に対する第３の参考例の変更点と同様の変更であって、インダクタＬ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランスＤＴ１のインダクタンスを用いている。本参考例の構成を採用することによって、インダクタＬ１を削減することができ、第８の参考例よりも部品点数を低減することができる。他の構成および動作は第８の参考例と同様である。
【０１０１】
なお、上述した各実施形態および各参考例において、負荷回路Ｚの構成は従来構成として示したもののほか、共振回路を含む負荷回路であればどのような構成でも採用することができ、また負荷回路Ｚに放電灯ＦＬを含む回路構成において放電灯ＦＬの灯数は１灯に限定されるものではない。
【０１０２】
【発明の効果】
請求項１の発明は、交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えるものであり、異常検出回路の動作によるインバータ回路の停止時に、分圧用インピーダンス素子が直流インピーダンス素子とともにインバータ回路に印加される電圧を分圧し、直流カット用のコンデンサの両端電圧の上昇を抑制しているから、再起動時には帰還トランスの１次巻線に直流カット用のコンデンサを通して十分に大きい電流を流し、インバータ回路の起動性を高めることができる。その結果、間欠動作時における再起動が容易になる。
【０１０３】
請求項２の発明は、交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、出力トランスの１次巻線と帰還トランスの１次巻線と直流カット用のコンデンサとの直列回路における整流器側の一端と両スイッチング素子の直列回路との間に整流器から平滑コンデンサへの充電電流を流す極性で挿入されたダイオードと、ダイオードに並列接続された力率改善用のインピーダンス素子と、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えるものであり、異常検出回路の動作によるインバータ回路の停止時に、分圧用インピーダンス素子が直流インピーダンス素子とともにインバータ回路に印加される電圧を分圧し、直流カット用のコンデンサの両端電圧の上昇を抑制しているから、再起動時には帰還トランスの１次巻線に直流カット用のコンデンサを通して十分に大きい電流を流し、インバータ回路の起動性を高めることができる。その結果、間欠動作時における再起動が容易になる。しかも、力率改善用のインピーダンス素子を設けているから、交流電源から整流器への入力電流の休止期間が少なくなり比較的簡単な構成の高周波阻止用のフィルタ回路を用いるだけで高周波歪を低減することができ、また入力電流が交流電源からの入力電圧の絶対値にほぼ比例することによって高力率を得ることができる。
【０１０４】
請求項３の発明は、請求項１または請求項２の発明において、前記インダクタンス素子がインダクタであるから、インダクタンス素子を目的仕様に応じて設計するのが容易になり、請求項４の発明は、請求項１または請求項２の発明において、前記インダクタンス素子が前記負荷回路に含まれるインダクタンス成分であるから、部品点数の低減につながる。
【図面の簡単な説明】
【図１】 本発明の第１の参考例を示す回路図である。
【図２】 同上の動作説明図である。
【図３】 本発明の第２の参考例を示す回路図である。
【図４】 本発明の第３の参考例を示す回路図である。
【図５】 本発明の第１の実施の形態を示す回路図である。
【図６】 本発明の第２の実施の形態を示す回路図である。
【図７】 本発明の第３の実施の形態を示す回路図である。
【図８】 本発明の第４の実施の形態を示す回路図である。
【図９】 本発明の第５の実施の形態を示す回路図である。
【図１０】 本発明の第６の実施の形態を示す回路図である。
【図１１】 本発明の第７の実施の形態を示す回路図である。
【図１２】 本発明の第８の実施の形態を示す回路図である。
【図１３】 本発明の第９の実施の形態を示す回路図である。
【図１４】 本発明の第４の参考例の動作説明図である。
【図１５】 本発明の第５の参考例を示す回路図である。
【図１６】 本発明の第６の参考例を示す回路図である。
【図１７】 本発明の第７の参考例を示す回路図である。
【図１８】 同上の動作説明図である。
【図１９】 本発明の第８の参考例を示す回路図である。
【図２０】 本発明の第９の参考例を示す回路図である。
【図２１】 従来例を示す回路図である。
【図２２】 同上の動作説明図である。
【図２３】 同上の動作説明図である。
【図２４】 他の従来例を示す回路図である。
【図２５】 さらに他の従来例を示す回路図である。
【図２６】 別の従来例を示す回路図である。
【符号の説明】
Ｃ０ 平滑コンデンサ
Ｃ１ （直流カット用の）コンデンサ
Ｃ６ コンデンサ
Ｃｔ１ （他制用の）コンデンサ
Ｄ２ ダイオード
ＤＢ 整流器
ＤＴ１ 帰還トランス
ＥＬ エミレス検出回路
ＩＮＶ インバータ回路
Ｌ１ インダクタ
ＬＴ１ 出力トランス
ＰＨ 予熱回路
Ｑ１，Ｑ２ スイッチング素子
Ｒ１４，Ｒ１５ 抵抗
Ｒｄ 放電抵抗
Ｒｓ 分圧抵抗
Ｖｉｎ 交流電源
Ｚ 負荷回路

Claims (4)

1. 交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えることを特徴とする電源装置。
2. 交流電源を整流する整流器と、整流器の出力端に接続され負荷回路に出力電力を供給するインバータ回路と、インバータ回路の出力電力を制限する機能を有した他制回路と、負荷回路の異常を検出するとインバータ回路の動作を一旦停止させるように他制回路を制御した後に通常動作時の出力電力に復帰させるように他制回路を制御する異常検出回路とを備え、負荷回路が、出力トランスを含み、インバータ回路が、整流器の出力端間に接続され交互にオンオフされる２個のスイッチング素子の直列回路と、出力電力の一部を帰還することによりスイッチング素子を交互にオンオフさせる帰還トランスと、出力トランスの１次巻線および帰還トランスの１次巻線との直列回路が整流器の直流出力端の一方と両スイッチング素子の接続点との間に接続された直流カット用のコンデンサと、一方のスイッチング素子とインダクタンス素子と帰還トランスの１次巻線との直列回路が整流器の出力端間に接続され整流器の出力電圧を部分平滑する平滑コンデンサと、出力トランスの１次巻線と帰還トランスの１次巻線と直流カット用のコンデンサとの直列回路における整流器側の一端と両スイッチング素子の直列回路との間に整流器から平滑コンデンサへの充電電流を流す極性で挿入されたダイオードと、ダイオードに並列接続された力率改善用のインピーダンス素子と、前記一方のスイッチング素子に並列接続された直流インピーダンス素子と、直流カット用のコンデンサに並列接続され直流インピーダンス素子とともに分圧回路を形成する分圧用インピーダンス素子とを備えることを特徴とする電源装置。
3. 前記インダクタンス素子がインダクタであることを特徴とする請求項１または請求項２記載の電源装置。
4. 前記インダクタンス素子が前記負荷回路に含まれるインダクタンス成分であることを特徴とする請求項１または請求項２記載の電源装置。

Images