JP3819640B2 - サーマルプリントヘッド - Google Patents
サーマルプリントヘッド Download PDFInfo
- Publication number
- JP3819640B2 JP3819640B2 JP20178499A JP20178499A JP3819640B2 JP 3819640 B2 JP3819640 B2 JP 3819640B2 JP 20178499 A JP20178499 A JP 20178499A JP 20178499 A JP20178499 A JP 20178499A JP 3819640 B2 JP3819640 B2 JP 3819640B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- individual electrode
- print head
- thermal print
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本願発明は、感熱方式または熱転写方式によって記録用紙に記録を行うためのサーマルプリントヘッドに関する。
【0002】
【従来の技術】
周知のように、サーマルプリントヘッドは、感熱紙や熱転写インクリボンなどの記録媒体に対して選択的に熱を付与して、必要な画像情報を形成するものであり、通電されることにより発熱する発熱抵抗体の形成方法により、厚膜型サーマルプリントヘッドと薄膜型サーマルプリントヘッドとに大別される。
【0003】
ここで、従来より用いられている厚膜型サーマルプリントヘッドの構成を、図9および図10を参照して説明する。このサーマルプリントヘッドは、たとえばアルミナセラミックなどからなる基板21上に、保温層としてのグレーズ層22が形成され、グレーズ層22には、共通電極層23および個別電極層24が形成されるとともに、複数の駆動IC25が搭載されている。
【0004】
共通電極層23は、櫛歯状に形成された櫛歯部26と、各櫛歯部26の基端同士を接続するコモンライン27とを有し、個別電極層24は、互いに隣接する櫛歯部26の間に配置されている。櫛歯部26および個別電極層24の一端部の上には、これらを跨ぐように、発熱抵抗体29が形成されており、発熱抵抗体29は保護層30に覆われている。そして、個別電極層24の他端部は、駆動IC25に金ワイヤ28によるボンディングによって接続されている。
【0005】
個別電極層24側のボンディングでは、金ワイヤ28を熱圧着した後に切断する、いわゆるステッチ法が採用されている。個別電極層24には、通常、酸化物を含有する金(以下「有機金」という)が用いられるが、金ワイヤ28との接着力を向上させるために、個別電極層24の上に、ガラスフリットを含有する金(以下「無機金」という)からなる金属層31を形成し、この金属層31に金ワイヤ28をボンディングしている(たとえば、特開平1−321644号公報、特開平7−329329号公報参照)。
【0006】
ところが、有機金には、一般にグレーズ層22に含まれているガラス成分が含有されていないため、個別電極層24は、グレーズ層22との密着性がよくないといった問題点があった。
【0007】
また、上記の構成において、駆動IC25がオンされると、それに対応する発熱抵抗体29の所定領域が発熱する。この場合、発熱抵抗体29に接続された個別電極層24における熱の放散を抑えるため、個別電極層24の厚みをできる限り薄くすることが望まれている。個別電極層24の厚みを薄くできれば、個別電極層24の材料である高価な金の使用量を削減することも可能である。
【0008】
しかしながら、個別電極層24の厚みを薄く(たとえば0.5μm以下に)すると、ボンディング部において、グレーズ層22との界面における接合強度が低下し、場合によっては、ワイヤボンディング後において、個別電極層24がグレーズ層22から剥離してしまうことがある(以下「ステッチ剥がれ」という)。これは、有機金に含まれる、接着剤として機能する酸化物の絶対量が、個別電極層24の厚みを薄くすることにより減少することに起因する。
【0009】
【発明の開示】
本願発明は、上記した事情のもとで考え出されたものであって、個別電極層の厚みを薄くしつつ、かつワイヤボンディングの接合強度を高めることのできるサーマルプリントヘッドを提供することを、その課題とする。
【0010】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0011】
本願発明の第1の側面によれば、基板と、基板の上面に形成された保温層と、保温層の上面に形成された電極層と、電極層の上面に形成され、電極層によって通電されることにより発熱する抵抗層と、保温層の上面に形成され、抵抗層への通電を制御する駆動素子とを備え、電極層と駆動素子とがワイヤボンディングによって接続されるサーマルプリントヘッドであって、電極層側のボンディング部において、保温層と電極層との間に、保温層との密着性を確保するための金属層が介在されたことを特徴とする、サーマルプリントヘッドが提供される。
【0012】
本願発明によれば、電極層側のボンディング部において、保温層と電極層との間に、保温層との密着性を確保するための金属層が介在される。そのため、電極層は、実質的に金属層を介してボンディング部における保温層との接合性を向上させることができるので、ワイヤボンディングにおける接合強度を高めることができる。
【0015】
本願発明の好ましい実施の形態によれば、金属層は、ガラスフリットを含有する金からなる。これによれば、たとえば保温層がガラス成分を含んでおれば、保温層と金属層との密着性が充分に確保される。
【0016】
本願発明の他の好ましい実施の形態によれば、電極層は、酸化物を含有する金からなり、その厚みが0.3〜0.5μmとされる。上記のように、電極層は、金属層によって保温層との接合性が向上されるので、その厚みを薄くしてもワイヤボンディングの接合強度に影響を及ぼすことはない。したがって、電極層の厚みを、たとえば0.3〜0.5μm程度に薄くでき、電極層からの熱の放散を抑制することができる。さらに、電極層の材料である高価な金の使用量を削減することができる。
【0017】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0018】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【0019】
図1は、本願発明に係るサーマルプリントヘッドの要部平面図であり、図2は、図1におけるA−A矢視断面図である。このサーマルプリントヘッドは、アルミナセラミックなどの絶縁性材料からなる平板状の基板1を備え、その基板1の上面の全面に亘り、ガラスを主成分とする保温層としてのグレーズ層2が形成されている。グレーズ層2の上面には、共通電極層3および複数の個別電極層4が形成されている。
【0020】
共通電極層3は、基板1の幅方向の他端側に向かって突出する櫛歯部5と、櫛歯部5の基端同士を接続するコモンライン部6とを有しており、上記櫛歯部5と個別電極層4とは基板1の長手方向のほぼ全長に亘り交互に配されている。櫛歯部5および個別電極層4の上には、これらを跨ぐように、基板1の長手方向のほぼ全長に亘り、共通電極層3および個別電極層4によって通電されることにより発熱する発熱抵抗体7が形成されている。
【0021】
発熱抵抗体7、櫛歯部5および個別電極層4の一部は、耐摩耗性を有する材料からなる保護層8によって覆われている。また、グレーズ層2の上には、基板1の幅方向他端部の位置に、複数の駆動IC9が基板1の長手方向に一列に搭載されている。駆動IC9と各個別電極層4とは、ボンディングされた金からなるワイヤ10を介して接続されている。
【0022】
駆動IC9は、印字データに応じて発熱抵抗体7への通電を制御するものであり、各個別電極層4に対応して駆動IC9に内蔵されているスイッチング素子(図示せず)がオンすると、電源の陽極(図示せず)、共通電極層3、櫛歯部5、発熱抵抗体7、個別電極層4、ワイヤ10、駆動IC9のスイッチング素子、および電源の陰極(図示せず)からなる閉ループが形成され、個別電極層4とその両側の櫛歯部5との間の発熱抵抗体7に通電される。
【0023】
図3は、個別電極層4のボンディング部における要部拡大断面図である。同図によれば、個別電極層4のボンディング部では、グレーズ層2と個別電極層4との間に、金属層11が介装され、金属層11の上方にある個別電極層4とワイヤ10とがボンディングされている。
【0024】
金属層11は、接着剤として機能するガラスフリットを含有する無機金からなり、厚みは1μm程度である。一方、個別電極層4は、接着剤として機能する酸化物、たとえば酸化珪素、酸化鉛等を含有する有機金からなり、厚みは、0.6μm程度である。
【0025】
このように、金属層11およびグレーズ層2は、ともにガラス成分を含んでいるため、個別電極層4のボンディング部において、グレーズ層2の上面に無機金からなる金属層11を形成することにより、金属層11はグレーズ層2に対して良好に密着する。そのため、個別電極層が直接グレーズ層の上面に形成されていた従来の構成に比べ、ワイヤボンディングの接合強度が高められ、たとえばステッチ剥がれなどの発生を抑制することができる。また、金属層11には、比較的軟質の性質を有する無機金が用いられるので、ワイヤボンディングされる際に、金属層11はクッションとしての機能し、ボンディングの際の押圧力を分散させて個別電極層4の損傷などを抑制することができる。
【0026】
また、金属層11がグレーズ層2に対して良好に密着される結果、個別電極層4は、ボンディング部において、直接、グレーズ層2と接しなくなるので、個別電極層4とグレーズ層2との密着性の問題は解消される。それゆえ、個別電極層4の厚みを薄く、たとえば0.3〜0.5μmに形成することができる。そのため、個別電極層4からの熱の放散を抑えることができるので、消費電力の低減が図られる。また、個別電極層4の厚みを薄く形成できることにより、個別電極層4の材料の使用量を節約できるので、部品コストの低減を図ることができる。
【0027】
なお、上記した上層に個別電極層4、下層に金属層11を形成した構成において、ステッチ剥がれの有無、ステッチ剥がれ率、およびワイヤボンディングの接合強度の各項目について実験した結果を表1に示す。また、従来の、上層に金属層11、下層に個別電極層4を形成した構成について実験した結果も、比較例として表1に示す。
【0028】
なお、個別電極層4の厚みは0.4μm、金属層11の厚みは1.0μmにそれぞれ設定した。また、ワイヤボンディングの接合強度の実験は、たとえば、図4に示すように、一般的なばね秤12を、ボンディングされたワイヤ10に引っかけて牽引することにより行い、ワイヤボンディングの接合強度は、ワイヤ10が個別電極層4から剥離したときのばね秤12の目盛りの値について、試料20個の平均をとることにより求めた。
【0029】
【表1】
【0030】
表1に示すように、比較例の構成では、144個の試料の全てにおいてステッチ剥がれが生じたのに対し、本実施形態の構成では、144個の試料に対してステッチ剥がれは全く起こらなかった。また、ワイヤボンディングの接合強度については、本実施形態の構成では、比較例の構成に比べ、3.7g高い7.7gという数値が得られ、密着性が格段に向上したことがわかった。
【0031】
次に、上記サーマルプリントヘッドの製造方法について説明する。まず、アルミナセラミックからなる基板1の上に、ガラスを印刷し、1200℃程度で焼成することによりグレーズ層2を形成する。
【0032】
次いで、グレーズ層2の上面において、個別電極層4のボンディング部に、無機金を印刷し焼成することにより金属層11を形成する。その後、金属層11を覆うように、有機金を印刷焼成し、フォトエッチングにより有機金の不要部を除去することにより、個別電極層4と共通電極層3とを形成する。
【0033】
次に、個別電極層4と共通電極層3の櫛歯部5との上から抵抗体ペーストを帯状に印刷し、400℃程度で焼成することにより発熱抵抗体7を形成する。そして、発熱抵抗体7の上に、耐摩耗性物質を含有した保護膜ペーストを帯状に印刷し、400℃程度で焼成することにより保護層8を形成する。
【0034】
この後、基板1の幅方向他端部の部位にてグレーズ層2上に、所定数の駆動IC9を搭載(ボンディング)し、駆動IC9と個別電極層4とをワイヤ10により接続する。
【0035】
まず、駆動IC9に、ワイヤ10の一端部をボンディングする。具体的には、基板1を図示しないヒーティングブロックに載置して、基板1を所定温度に加熱しておく。そして、図5に示すように、キャピラリ13と呼称される治具にワイヤ10を通し、キャピラリ13の先端部からワイヤ10の一端部を突出させる。このとき、一端部は水素炎により加熱してボール状に形成しておく。
【0036】
そして、図6に示すように、キャピラリ13を下動させて、ワイヤ10の先端部を駆動IC9のボンディング部に圧し付けることにより、駆動IC9上にワイヤ10の一端部を熱圧着する(1次ボンディング)。
【0037】
続いて、図7に示すように、ワイヤ10を引き出しつつキャピラリ13を移動させて、ワイヤ10を個別電極層4の所定位置に押し付ける。すなわち、図示しないヒーティングブロックによって供給される熱と、キャピラリ13による押圧力とによってワイヤ10を個別電極層4の上面に熱圧着する(2次ボンディング)。さらに、キャピラリ13を個別電極層4に押し付けながらスライドさせるようにして移動させてワイヤ10を圧し切り、ワイヤボンディング工程を終了する。このようにして、図1および図2に示すサーマルプリントヘッドを得る。
【0038】
図8は、個別電極層4のワイヤボンディング部における構成の参考例を示す図である。この参考例では、グレーズ層2の表面に、グレーズ層2との密着性を確保するとともに個別電極層4と導通された金属層11が形成され、金属層11は、一部が金ワイヤ10と接続されている。
【0039】
すなわち、グレーズ層2の表面に形成された金属層11の上面部が外部に露出するように、金属層11の周囲を取り囲んで個別電極層4が形成される。そして、金属層11の露出部分とワイヤ10とが直接ボンディングされる。その他の構成は、上記した実施形態と同様である。なお、個別電極層4は、金属層11の周囲に形成されるのではなく、金属層11の一端部のみに接触されるように形成されてもよい。
【0040】
このサーマルプリントヘッドの製造に際しては、グレーズ層2の上に金属層11を印刷焼成して形成し、その後、金属層11の一部が外部に露出するように、個別電極層4を印刷焼成して形成する。その他の製造工程は、上記した実施形態と同様である。
【0041】
この構成によっても、金属層11がグレーズ層2に上面に形成されるので、上記の実施形態と同様に、ワイヤボンディングにおける接合強度を高めることができる。さらに、金属層11は直接ワイヤ10に接続されるので、結果的に個別電極層4はワイヤボンディングに関与しなくなるので、ワイヤ10との接着性がより向上する。また、金属層11の上面を露出させるので、上記実施形態に比べ、個別電極層4の材料の使用量を削減することができる。
【0042】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、個別電極層4のボンディング部において、グレーズ層2の上面に金属層11を形成し、それを覆うように個別電極層4を形成し、さらに個別電極層4の上面に無機金による層を形成してボンディングしてもよい。
【図面の簡単な説明】
【図1】 本願発明に係るサーマルプリントヘッドの要部平面図である。
【図2】 図1におけるA−A矢視断面図である。
【図3】 サーマルプリントヘッドの要部拡大断面図である。
【図4】 ワイヤボンディングの接合強度を調べるための構成を示す図である。
【図5】 サーマルプリントヘッドの製造工程を説明するための図である。
【図6】 サーマルプリントヘッドの製造工程を説明するための図である。
【図7】 サーマルプリントヘッドの製造工程を説明するための図である。
【図8】 サーマルプリントヘッドの参考例を示す要部拡大断面図である。
【図9】 従来のサーマルプリントヘッドの要部平面図である。
【図10】 図9におけるB−B矢視断面図である。
【符号の説明】
1 基板
2 保温層
4 個別電極層
7 発熱抵抗体
9 駆動IC
10 金ワイヤ
11 金属層
Claims (3)
- 基板と、前記基板の上面に形成された保温層と、前記保温層の上面に形成された電極層と、前記電極層の上面に形成され、前記電極層によって通電されることにより発熱する抵抗層と、前記保温層の上面に形成され、前記抵抗層への通電を制御する駆動素子とを備え、前記電極層と駆動素子とがワイヤボンディングによって接続されるサーマルプリントヘッドであって、
前記電極層側のボンディング部において、前記保温層と電極層との間に、前記保温層との密着性を確保するための金属層が介在されたことを特徴とする、サーマルプリントヘッド。 - 前記金属層は、ガラスフリットを含有する金からなる、請求項1に記載のサーマルプリントヘッド。
- 前記電極層は、酸化物を含有する金からなり、その厚みが0.3〜0.5μmとされる、請求項1または2に記載のサーマルプリントヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20178499A JP3819640B2 (ja) | 1999-07-15 | 1999-07-15 | サーマルプリントヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20178499A JP3819640B2 (ja) | 1999-07-15 | 1999-07-15 | サーマルプリントヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035878A JP2001035878A (ja) | 2001-02-09 |
JP3819640B2 true JP3819640B2 (ja) | 2006-09-13 |
Family
ID=16446891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20178499A Expired - Fee Related JP3819640B2 (ja) | 1999-07-15 | 1999-07-15 | サーマルプリントヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3819640B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4668637B2 (ja) * | 2005-02-07 | 2011-04-13 | アルプス電気株式会社 | サーマルヘッドおよびその製造方法 |
JP7093226B2 (ja) * | 2018-05-22 | 2022-06-29 | ローム株式会社 | サーマルプリントヘッド |
-
1999
- 1999-07-15 JP JP20178499A patent/JP3819640B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001035878A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5815836B2 (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ | |
JP5918383B2 (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ | |
JPWO2012086558A1 (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ | |
JP2015136832A (ja) | サーマルプリントヘッド、サーマルプリンタ | |
JP5622492B2 (ja) | サーマルヘッドおよびサーマルヘッドの製造方法 | |
US7460143B2 (en) | Thermal printhead with a resistor layer and method for manufacturing same | |
JP3819640B2 (ja) | サーマルプリントヘッド | |
JP2001232838A (ja) | サーマルプリントヘッドおよびその製造方法 | |
JP5489836B2 (ja) | サーマルヘッド | |
JP2022175561A (ja) | サーマルプリントヘッド、およびサーマルプリントヘッドの製造方法 | |
JP2009248415A (ja) | サーマルプリントヘッド | |
JP2016137692A (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ | |
JPH07214808A (ja) | 薄膜型サーマルプリントヘッドおよびその製造方法 | |
JP3652831B2 (ja) | 発熱装置およびその製造方法 | |
EP3842243B9 (en) | Thermal head and thermal printer | |
JP2667787B2 (ja) | サーマルプリントヘッド | |
EP3928992B1 (en) | Thermal head and thermal printer | |
JPWO2012115231A1 (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ | |
EP3842242A1 (en) | Thermal head and thermal printer | |
JP2023121322A (ja) | サーマルプリントヘッド、サーマルプリントヘッドの製造方法、およびサーマルプリンタ | |
JP4360602B2 (ja) | サーマルヘッドおよびその製造方法、ならびにサーマルプリンタ | |
JP2016215389A (ja) | サーマルプリントヘッド | |
JP2023072918A (ja) | サーマルプリントヘッド、およびサーマルプリントヘッドの製造方法 | |
JP2022052452A (ja) | サーマルプリントヘッド | |
JP6105391B2 (ja) | サーマルヘッドおよびこれを備えるサーマルプリンタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3819640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |