JP3815035B2 - 共振形インバータ装置 - Google Patents

共振形インバータ装置 Download PDF

Info

Publication number
JP3815035B2
JP3815035B2 JP07236198A JP7236198A JP3815035B2 JP 3815035 B2 JP3815035 B2 JP 3815035B2 JP 07236198 A JP07236198 A JP 07236198A JP 7236198 A JP7236198 A JP 7236198A JP 3815035 B2 JP3815035 B2 JP 3815035B2
Authority
JP
Japan
Prior art keywords
phase
voltage
main switching
state
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07236198A
Other languages
English (en)
Other versions
JPH11275874A (ja
Inventor
龍介 井ノ下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP07236198A priority Critical patent/JP3815035B2/ja
Publication of JPH11275874A publication Critical patent/JPH11275874A/ja
Application granted granted Critical
Publication of JP3815035B2 publication Critical patent/JP3815035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、交流回転機などの負荷を駆動する共振形インバータ装置に関する。
【0002】
【従来の技術】
本出願人は、1組の共振用コンデンサと共振用リアクトルを用い、3相の主スイッチング素子をゼロ電圧スイッチングして一括転流を行う共振形インバータ装置を先に提案した(特願平9−328992号)。
この共振形インバータ装置の構成を図4に示す。直流電圧源1の直流電圧Vsは、インバータ部2によって交流電圧に変換される。このインバータ部2は、正母線と負母線の間に、自己消弧型スイッチング素子として主スイッチング素子(例えば、IGBT)3a〜3fが3相(U相、V相、W相)でブリッジ結線された構成となっている。また、主スイッチング素子3a〜3fには、逆並列ダイオード(フライホイールダイオード)4a〜4fがそれぞれ接続されている。そして、1つの主スイッチング素子とこれに逆並列接続された1つのフライホイールダイオードにより1つのインバータアームを構成しており、正母線に接続されている方が上アーム、負母線に接続されている方が下アームとなる。
【0003】
このインバータ部2において、主スイッチング素子3a、3b、主スイッチング素子3c、3d、主スイッチング素子3e、3fは、それぞれ120°位相をずらしてオンオフ制御され、交流回転機5に交流電圧を出力するようになっている。
また、正母線と負母線の間には、共振用コンデンサ6および共振用リアクトル7が直列接続されている。共振用コンデンサ6および共振用リアクトル7は、共振回路8を構成しており、ゼロ電圧スイッチングを行うために、正母線と負母線間の上下アームのそれぞれの主スイッチング素子が共にオンしたとき、共振して共振電流が流れるようになっている。
【0004】
さらに、各主スイッチング素子に過電流が流れないようにするためのリアクトル9が直流電圧源1に直列に接続され、さらに正母線と負母線の間の電圧を(1+1/n)Vsにクランプする電圧クランプ回路10が設けられている。この電圧クランプ回路10は、リアクトル9と差動接続された電圧クランプ用リアクトル11とダイオード12から構成されている。電圧クランプ用リアクトル11とダイオード12は、直流電圧源1に並列接続されており、クランプ時に電圧クランプ用リアクトル11に電流が流れたとき、直流電圧源1に電力を回生させるように構成されている。なお、電圧クランプ用リアクトル11の巻き数とリアクトル9の巻き数の比は、n(1<n)となっている。
【0005】
また、上記した主スイッチング素子3a〜3fは、制御部13によってスイッチング制御される。この制御部13は、U相、V相、W相それぞれについて上アーム、下アームのゲート信号(PWM信号)を発生するゲート信号発生回路14と、正母線と負母線間、すなわち上下アーム間の電圧VPNを検出する電圧検出回路15と、主スイッチング素子3a〜3fをスイッチング制御するための処理を行う制御回路16と、この制御回路16からの制御信号に基づいて主スイッチング素子3a〜3fを駆動するドライブ回路17から構成されている。
【0006】
上記構成において、インバータ部2のスイッチング動作を、主スイッチング素子3a、3bを例にとり、図5に示す信号波形図を参照して説明する。このスイッチングを行う前の状態としては、主スイッチング素子3aがオン、主スイッチング素子3bがオフして、主スイッチング素子3aから負荷側に電流が供給されているものとする。
【0007】
そして、図5のt1 時点において、主スイッチング素子3bをオンすると、正母線と負母線の間、すなわち上下アームが短絡し、共振用コンデンサ6、共振用リアクトル7、主スイッチング素子3a、3bにより共振経路が形成されて共振電流が流れ始める。このとき、共振電流と負荷電流iL とは同一方向に流れるため、主スイッチング素子3aには負荷電流iL と共振電流が重畳した電流が流れ、主スイッチング素子3bには共振電流が流れる。
【0008】
この後、共振電流が逆極性となり、共振電流の絶対値が負荷電流iL よりも大きくなって上下アーム間の電圧VPNが負電圧になる(図5のt2 時点〜t3 時点)と、フライホイールダイオード4a、4bを通って電流が流れる。このため、主スイッチング素子3a、3bの各コレクタエミッタ間電圧は負となる。このt2 からt3 の期間において、主スイッチング素子3aのゲート端子にオフ信号を与えると、ゼロ電圧スイッチングを行うことができ、スイッチング損失が発生しない。
【0009】
そして、共振電流が次第に減少し、フライホイールダイオード4aがオフすると、負荷電流はフライホイールダイオード4bを流れ始める(図5のt3 時点)。このとき、リアクトル9を流れる一定電流は、共振用コンデンサ6、共振用リアクトル7、フライホイールダイオード4bを通して流れるため、共振用コンデンサ6が充電され、共振用コンデンサ6の正極の電位が上昇する。そして、共振用コンデンサ6および共振用リアクトル7の両端間の電圧VPNが直流電圧源1の直流電圧Vsの(1+1/n)倍になったとき、電圧VPNはこの値にクランプされ、電圧クランプ用リアクトル11と電圧クランプ用ダイオード12からなる電圧クランプ回路10に電流が流れ始め、直流電圧源1に電力が回生される。
【0010】
【発明が解決しようとする課題】
しかしながら、上記した構成においては、スイッチングする相が回生状態(無効電力を供給している状態で、負荷電流がフライホイールダイオードを流れている状態)のとき、上下アームを短絡すると負荷電流が、オンした主スイッチング素子を流れるため、ハードスイッチング動作となり、スイッチング損失が発生するという問題があることが分かった。
【0011】
本発明は上記問題を解決することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、請求項1、2に記載の発明においては、スイッチングする相の負荷状態が力行状態(有効電力を供給している状態)か回生状態(無効電力を供給している状態)かを判別し、力行状態のときと回生状態のときとでスイッチング制御を変えるようにしている。
【0013】
すなわち、スイッチングする相の負荷状態が力行状態であるときには、スイッチングする相の上下アームを短絡させ、この後、スイッチングする相のオフすべき主スイッチング素子について、それに逆並列接続されたフライホイールダイオードに電流が流れている状態を検出してオフさせる。このとき、そのスイッチングはゼロ電圧スイッチングである。
【0014】
また、スイッチングする相の負荷状態が回生状態であるときには、力行状態になっている他の相の上下アームを短絡させて、スイッチングする相のスイッチングを行う。このとき、そのスイッチングはゼロ電圧スイッチングである。また、他の相の主スイッチングのうち短絡のためにオンした主スイッチング素子についても、それに逆並列接続されたフライホイールダイオードに電流が流れている状態を検出してオフさせる。従って、そのスイッチングもゼロ電圧スイッチングである。
【0015】
このようにスイッチングする相の負荷状態が力行状態でも回生状態でもゼロ電圧スイッチングを行うことができるため、スイッチング損失を大きく低減することができる。
【0016】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図1に、本発明の一実施形態にかかる共振形インバータ装置の構成を示す。
この実施形態においては、スイッチングする相の負荷状態が力行状態か回生状態かを判別し、スイッチングする相が力行状態のときには、図4に示すものと同様、スイッチングする相の上下アームを短絡させて、共振用コンデサ6と共振用リアクトル7により共振電流を発生させ、この後、上下アーム間電圧VPNが負電圧になったときに、オフさせるべき主スイッチング素子をオフさせる。
【0017】
また、スイッチングする相が回生状態のときには、力行状態になっている他の相の上下アームを短絡させて、スイッチングする相のスイッチングを行い、この後、力行状態になっている他の相のオンした主スイッチング素子をオフさせる。
このような制御を行うために、この実施形態においては、U相、V相、W相それぞれの負荷状態を検出する負荷状態検出回路18を設けている。この負荷状態検出回路は、U相、V相、W相それぞれの負荷電流を検出する手段を有し、この手段によって検出されたスイッチングする相の負過電流の極性と、スイッチングする相における2つの主スイッチング素子のオンオフ状態(制御回路16からの信号によって得られたもの)から、スイッチングする相の負荷状態が力行状態か回生状態かを検出する。なお、負荷電流を検出する手段は、2相分のみでもよい。
【0018】
例えば、スイッチングする相において上アームの主スイッチング素子がオン状態にある場合、負荷電流がその主スイッチング素子から交流回転機5へ流れているときには力行状態、逆方向に流れているときには回生状態であり、また下アームの主スイッチング素子がオン状態にある場合、負荷電流が交流回転機5からその主スイッチング素子の方に流れているときには力行状態、逆方向に流れているときには回生状態であるとする。
【0019】
次に、制御回路16によるスイッチング制御について、U相のスイッチング制御を例にとり、図2に示すフローチャートを参照して説明する。
U相のスイッチングを行うために、ゲート信号発生回路14からU相のスイッチングを行う信号が出力されると、制御回路16は、まず、上下アームが短絡状態にあるか否かを判定する(ステップ101)。この場合、具体的には、電圧検出回路15によって検出された電圧VPNが、2つの主スイッチング素子のオン電圧の和の電圧以下であるか否かを判定する。そして、上下アームが短絡状態にあるときには、U相のスイッチングを行う(ステップ102)。このとき、上下アームが短絡状態にあるため、U相のスイッチングは、ゼロ電圧スイッチングである。
【0020】
また、上下アームが短絡状態にないときには、次にU相の負荷状態が力行状態か回生状態かを判定する(ステップ103)。この判定は、上述した負荷状態検出回路18による検出に基づいて行う。
そして、U相が力行状態であることを判定すると、図4に示すものと同様、U相のオフしている主スイッチング素子をオンし上下アームを短絡させる(ステップ104)。この後、上下アーム間電圧VPNが負電圧になったか否かを判定する(ステップ105)。そして、上下アーム間電圧VPNが負電圧になったことを判定すると、オフすべき主スイッチング素子をオフさせる(ステップ106)。このときゼロ電圧スイッチングとなり、スイッチング損失は発生しない。
【0021】
また、ステップ103においてU相が回生状態であることを判定すると、次に他相が力行状態にあるか否かを判定する(ステップ107)。V相とW相のいずれかにおいて力行状態にあることを判定すると、その相のオフしている主スイッチング素子をオンして上下アームを短絡させ(ステップ108)、この後、U相のスイッチングを行う(ステップ109)。このとき、上下アームが短絡状態にあるため、U相のスイッチングは、ゼロ電圧スイッチングである。
【0022】
このスイッチングを行った後、次に上下アーム間電圧VPNが負電圧になったか否かを判定する(ステップ110)。そして、上下アーム間電圧VPNが負電圧になったことを判定すると、先にオンした主スイッチング素子をオフさせて元の状態に戻す(ステップ111)。このときゼロ電圧スイッチングとなり、スイッチング損失は発生しない。
【0023】
なお、ステップ107において、いずれの相も力行状態にないときには、ステップ102の処理を行い、U相のスイッチングを行う。このとき、ハードスイッチング動作となるが、交流回転機5が電動機動作の場合、このようになる頻度は非常に低いため、トータル的に見れば、スイッチング損失を大きく低減することができる。
【0024】
図3に、主スイッチング素子3aがオン、主スイッチング素子3bがオフしている状態から、主スイッチング素子3aをオフ、主スイッチング素子3bをオンさせ、その後、主スイッチング素子3aをオン、主スイッチング素子3bをオフさせる場合の各部の波形図を示す。
1 時点において、主スイッチング素子3bをオンすると、上下のアームが短絡し、共振用コンデンサ6、共振用リアクトル7、主スイッチング素子3a、3bにより共振経路が形成されて共振電流が流れ始め、この後、上下アーム間の電圧VPNが負電圧になるt2 〜t3 の期間において、主スイッチング素子3aをオフさせる。
【0025】
次に、t4 時点において、主スイッチング素子3a、3bをスイッチングさせるタイミングになったとき、U相が回生状態で、V相が力行状態の場合、V相における主スイッチング素子3cをオンする。そして、上下アームが短絡しているt4 〜t7 期間において、U相のスイッチング素子3a、3bをスイッチングする。このときゼロ電圧スイッチングとなり、スイッチング損失は発生しない。また、電圧VPNが負電圧になっている期間において、V相のスイッチング素子3cをオフする。このときゼロ電圧スイッチングとなり、スイッチング損失は発生しない。
【0026】
以上、U相を例にとって説明したが、V相、W相についても、制御回路16により、上記したのと同様のスイッチング制御が行われる。
なお、制御回路16のスイッチング制御は、上述したようなソフトウェアによるものに限らず、ハードウェアによっても同様に行うことができる。
また、負荷状態検出回路18としては、各相の負荷状態が検出できるものであればよく、例えばゲート信号発生回路14の変調波信号を用いて各相の負荷状態を検出するようにしてもよい。さらに、U相、V相、W相それぞれの負荷電流を検出した情報を制御回路16に与え、制御回路16におけるソフトウェアにて負荷状態を検出するようにしてもよい。
【0027】
また、上記した実施形態においては、交流回転機5を駆動するものを示したが、同期電動機などの交流回転機を駆動するようにしてもよい。また、インバータ部2としては、上記した構成のものに限らず、上アーム、下アームそれぞれを2つの主スイッチング素子で構成した3レベルインバータなどの多レベルインバータにも同様に適用することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す共振形インバータ装置の回路構成を示す図である。
【図2】図1中の制御回路16におけるU相のスイッチング制御を示すフローチャートである。
【図3】図1に示す共振形インバータ装置の作動説明に供する波形図である。
【図4】本出願人が先に提案した共振形インバータ装置の回路構成を示す図である。
【図5】図4に示す共振形インバータ装置の作動説明に供する波形図である。
【符号の説明】
1…直流電圧源、2…インバータ部、3a〜3f…主スイッチング素子、
4a〜4f…フライホイールダイオード、5…交流回転機、
6…共振用コンデンサ、7…共振用リアクトル、8…共振回路、
9…リアクトル、10…電圧クランプ回路、
11…電圧クランプ用リアクトル、12…電圧クランプ用ダイオード。
13…制御部、14…ゲート信号発生回路、15…電圧検出回路、
16…制御回路、17…ドライブ回路、18…負荷状態検出回路。

Claims (2)

  1. 各相の上下アームに設けられた主スイッチング素子(3a〜3f)と、前記主スイッチング素子に逆並列接続されたフライホイールダイオード(4a〜4f)を有して構成され、直流電圧源(1)の直流電圧を交流電圧に変換するインバータ部(2)と、
    いずれかの相において前記上下アームが短絡したとき共振を行う共振手段(8)と、
    前記各相の主スイッチング素子を所定のパターンでスイッチングさせて、前記インバータ部が出力する交流電圧を制御する制御手段(13)とを備え、
    前記制御手段は、
    スイッチングする相の負荷状態が力行状態か回生状態かを判別する手段(103)を有し、
    前記スイッチングする相の負荷状態が力行状態であることを判別したとき、前記スイッチングする相の上下アームを短絡させ、この後、前記スイッチングする相のオフすべき主スイッチング素子に逆並列接続されたフライホイールダイオードに電流が流れている状態を検出して、前記オフすべき主スイッチング素子をオフさせ、
    前記スイッチングする相の負荷状態が回生状態であることを判別したとき、力行状態になっている他の相の上下アームを短絡させて、前記スイッチングする相のスイッチングを行い、この後、前記他の相の主スイッチング素子のうち前記短絡のためにオンした主スイッチング素子に逆並列接続されたフライホイールダイオードに電流が流れている状態を検出して、前記オンした主スイッチング素子をオフさせるものであることを特徴とする共振形インバータ装置。
  2. 前記制御手段は、前記上下アーム間の電圧を検出する電圧検出手段(15)を有し、前記電圧検出手段によって検出された電圧が負の電圧になったとき、前記フライホイールダイオードに電流が流れている状態を検出するものであることを特徴とする請求項1に記載の共振形インバータ装置。
JP07236198A 1998-03-20 1998-03-20 共振形インバータ装置 Expired - Fee Related JP3815035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07236198A JP3815035B2 (ja) 1998-03-20 1998-03-20 共振形インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07236198A JP3815035B2 (ja) 1998-03-20 1998-03-20 共振形インバータ装置

Publications (2)

Publication Number Publication Date
JPH11275874A JPH11275874A (ja) 1999-10-08
JP3815035B2 true JP3815035B2 (ja) 2006-08-30

Family

ID=13487111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07236198A Expired - Fee Related JP3815035B2 (ja) 1998-03-20 1998-03-20 共振形インバータ装置

Country Status (1)

Country Link
JP (1) JP3815035B2 (ja)

Also Published As

Publication number Publication date
JPH11275874A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US6069809A (en) Resonant inverter apparatus
US5446646A (en) Method and apparatus for control of pulse width modulation (PWM) converter
WO2009157097A1 (ja) Pmモータ駆動電源装置
CN1066754A (zh) 逆变装置和交流电动机驱动***
US20240063747A1 (en) Motor driving apparatus, motor system, and electric vehicle
Ma et al. Open-circuit fault-tolerant control strategy based on five-level power converter for SRM system
JP2768206B2 (ja) インバータ装置
WO2007069314A1 (ja) 電力変換装置
JPH05211776A (ja) インバータ
Klumpner et al. Using reverse blocking IGBTs in power converters for adjustable speed drives
JP3815035B2 (ja) 共振形インバータ装置
JP3815034B2 (ja) 共振形インバータ装置
JP2012023901A (ja) 回転電機制御装置
JP4013359B2 (ja) 共振形電力変換装置
JP3815050B2 (ja) 共振形インバータ装置
JPH05308778A (ja) 電気自動車駆動用インバータ
JP3877042B2 (ja) 補助共振回路
JP2000032775A (ja) 共振形電力変換装置
JPH09182454A (ja) スイッチング損失を低減化した3レベルインバータのpwm制御方法および装置
JP2000116145A (ja) 共振形電力変換装置
KR20180103238A (ko) 레벨 전환을 이용한 3레벨 t타입 인버터 동작 방법
JP7047225B2 (ja) インバータ装置
JP3377039B2 (ja) 電力変換装置とその制御装置
JPH11164566A (ja) 共振形インバータ装置
JP2580108B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees