JP3124179B2

JP3124179B2 - パルス幅変調回路

Info

Publication number: JP3124179B2
Application number: JP06047453A
Authority: JP
Inventors: 賀博之芳; 央大須賀
Original assignee: Toshiba Corp; Toshiba Digital Media Engineering Corp
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1993-03-17
Filing date: 1994-03-17
Publication date: 2001-01-15
Anticipated expiration: 2016-01-15
Also published as: JPH0715304A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ入力信号の振幅
に応じて出力パルスのデューティを制御するパルス幅変
調（ＰＷＭ）回路に関するもので、特に音声信号の電力
増幅に好適なものである。

【０００２】

【従来の技術】パルス幅変調回路は、一般に、パルス幅
変調すべき信号を受け取る入力端子と、この入力端子に
その入力側が接続された積分回路と、入力端子への入力
信号と比較対象入力端への入力信号（積分回路の出力）
との比較結果を出力するヒステリシス特性を有する比較
回路と、この比較回路の出力側に接続された出力端子
と、この出力端子におけるパルス幅が変調された波を積
分回路の入力側へ帰還させる帰還回路と、を備えてい
る。

【０００３】この回路では、入力端子に入力が無い状態
においては、帰還回路上の電流による積分回路容量の電
位変化を比較回路により捕捉し、その比較回路出力の極
性によって帰還回路上の電流の向きが切換る、という発
振動作を単調に繰返す。このときに発振されるパルスが
キャリアになる。そして入力端子にアナログ入力信号が
入ると、その入力信号振幅によって積分回路容量の電位
変化の割合が影響を受け、これにより比較回路出力の極
性反転時間が変化する。つまり、出力されるパルス信号
のデューティが変化させられることとなり、これによっ
てアナログ入力信号の振幅に応じてパルス幅変調を行う
ことができる。

【０００４】このような変調回路のキャリア自己発振方
式の他、積分回路の入力端にキャリア信号となるパルス
波を別設の発振回路より与える方式の回路もある。とこ
ろで、従来のパルス幅変調回路では、積分信号出力端子
の信号の振幅を大きくすれば、高いＳ／Ｎ比を確保でき
る点、すなわち、比較回路が誤動作しにくい点で有利で
はあるが、ダイナミックレンジが狭くなり、またＬＳＩ
の電圧源電圧低減化には不向きである。さらに、この回
路は動作速度が低く不利である。

【０００５】逆に、積分信号出力端子に現れる信号の振
幅を小さくすれば、広いダイナミックレンジを確保で
き、しかも、電源電圧低減化に有利ではあるが、高いＳ
／Ｎ比を確保し難い、すなわち、比較回路が誤動作し易
いことになる。さらに、積分信号出力端子の信号の振幅
が小さいとき、即ち、比較回路のヒステリシス幅の小さ
いときには比較回路はノイズによって誤動作し易くな
る。

【０００６】さらに、比較回路のヒステリシス幅はディ
ザ信号によって変えることができるが、従来のパルス変
調回路ではディザ信号のレベルに応じて積分回路の出力
レベルが変動してしまうので、Ｓ／Ｎ比及びダイナミッ
クレンジの両方とも低く抑えられてしまうという問題が
あった。

【０００７】また、従来のパルス幅変調回路では、その
キャリア信号となるパルス波の基本波及び高調波成分が
不要輻射（ラジエーション）としてラジオ等の無線機へ
悪影響を与えるということが問題となっていた。

【０００８】

【発明が解決しようとする課題】不要輻射を防止するに
は、プリント板や装置全体を金属製のシールド板で覆う
必要があるが、これは大型化やコストの上昇を招くとい
う別の問題を招く。

【０００９】また、２状態変調を行う１つの提案がヨー
ロッパ特許出願85303763.8の公開明細書0184280A1 に開
示されている。ここに示された回路は、周波数安定性を
増加させるために比較器のヒステリシスの幅を変更可能
としている。しかし、このことは誤動作を招きやすいと
いう欠点がある。

【００１０】この発明は上記の問題点を解決するために
なされたもので、その目的はＳ／Ｎ比及びダイナミック
レンジの両方を広く確保できる簡単な構成のパルス幅変
調回路を提供することである。また、本発明の他の目的
は、不要輻射を効果的に抑制することのできるパルス幅
変調回路を提供することである。

【００１１】

【課題を解決するための手段】第１の発明にかかるパル
ス幅変調回路によれば、入力端子と、前記入力端子に供
給された入力信号を時間について積分する積分回路と、
ヒステリシス特性のあるしきい値を有し、前記積分回路
の出力側に設けられ、前記積分回路の出力信号から得ら
れた信号と前記しきい値とを比較する比較回路と、この
比較回路の出力に接続された出力端子と、前記比較回路
の出力信号を前記積分回路の入力側に導く帰還手段と、
前記積分回路と前記比較回路とを含むループ中に設けら
れ、このループ内で振幅変調を行う振幅変調回路とを備
え、前記ループ内での振幅変調により、パルス幅が周波
数変調されたパルス幅変調信号を前記比較回路の出力信
号として前記出力端子から得るようにしたことを特徴と
する。前記振幅変調回路には前記比較回路の出力ととも
に、前記パルス幅変調信号の周波数スペクトルを分散さ
せるディザ信号が供給されていることが好ましい。

【００１２】また、第２の発明にかかるパルス変調回路
によれば、入力端子と、前記入力端子に供給された入力
信号を時間について積分する積分回路と、ヒステリシス
特性のあるしきい値を有し、前記積分回路の出力に接続
されて前記積分回路の出力信号と前記しきい値とを比較
する比較回路と、前記比較回路の出力に接続された出力
端子と、前記比較回路の出力信号を前記積分回路の入力
に導く第１の帰還手段と、前記比較回路の出力信号を振
幅変調する振幅変調回路と、前記比較回路の出力信号を
前記振幅変調回路に、および前記振幅変調回路の出力信
号を前記積分回路の入力に導く第２の帰還手段とを備え
たパルス幅変調回路。前記積分回路、前記比較回路、前
記振幅変調回路および前記第２の帰還手段よりなるルー
プ内での振幅変調により、パルス幅が周波数変調された
パルス幅変調信号を前記比較回路の出力信号として前記
出力端子から得るようにしたことを特徴とする。前記振
幅変調回路には前記比較回路の出力とともに、前記パル
ス幅変調信号の周波数スペクトルを分散させるディザ信
号が供給されていることが好ましい。

【００１３】さらに、第３の発明にかかるパルス変調回
路によれば、入力端子と、前記入力端子に供給された入
力信号を時間について積分する積分回路と、この積分回
路の出力に接続され、前記積分器の出力信号の振幅変調
を行う振幅変調回路と、ヒステリシス特性のあるしきい
値を有し、前記振幅変調回路の出力に接続され、前記振
幅変調回路の出力信号と前記しきい値とを比較する比較
回路と、この比較回路の出力に接続された出力端子と、
前記比較回路の出力信号を前記積分回路の入力に導く帰
還手段とを備え、前記積分回路、前記振幅変調回路、比
較回路、前記帰還手段よりなるループ内での振幅変調に
より、パルス幅が周波数変調されたパルス幅変調信号を
前記比較回路の出力信号として前記出力端子から得るよ
うにしたことを特徴とする。

【００１４】

【作用】入力端子に供給された入力信号を時間について
積分する積分回路と、その出力側に接続されたヒステリ
シス特性を有する比較回路と、この比較回路の出力を積
分回路の入力に導く帰還手段よりなるループが基本とな
っており、このループ中に積分回路と比較回路とを含む
ループ中に振幅変調を行う振幅変調回路を備え、ループ
内での振幅変調により、パルス幅が周波数変調されたパ
ルス幅変調信号を比較回路の出力信号として得る。振幅
変調回路は積分回路の出力信号を振幅変調するものであ
っても、比較回路の出力信号を振幅変調するものであっ
ても良く、自励発振によりパルス幅変調された方形波が
得られる。また、振幅変調回路に対して振幅変調すべき
ループ内の信号とともに、パルス幅変調信号の周波数ス
ペクトルを分散させるディザ信号が供給されることによ
り、高周波のパルス幅変調信号が特定の周波数を持たな
くなるので、不要輻射の影響を抑制することが可能とな
る。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、対応する部分には同一の参照番号を付する
こととする。

【００１６】図１は本発明の一実施例の概略構成を示す
ブロック図である。このパルス幅変調回路は、入力端子
１に入力された信号が入力抵抗２を介して積分回路１０
に与えられ、この積分回路１０の出力は比較回路２０に
入力され、その出力が出力端子５から取り出されるとと
もに、帰還回路３０を介して積分回路１０の入力側に帰
還されている。また、比較回路１０の出力は振幅変調回
路４０にディザ信号入力端子６からのディザ信号ととも
に入力され、抵抗９を介して積分回路１０の入力側に帰
還されている。

【００１７】図２は図１に示した構成を詳しく示した回
路図である。同図において、信号入力端子１に入力抵抗
２の一端が接続されている。入力抵抗２の他端は演算増
幅器11の反転入力端子（−）に接続されている。この演
算増幅器１１はコンデンサ１２と共に積分回路１０を構
成しており、コンデンサ１２の一端は演算増幅器１１の
反転入力端子に接続され、その他端は演算増幅器１１の
出力端子に接続されている。そして、演算増幅器１１の
非反転入力端子（＋）には、基準電圧ＶREF1を印加する
図示しない電圧源が接続され、演算増幅器１１の出力端
子は積分信号出力端子１３に接続されている。

【００１８】演算増幅器１１の出力端子には演算増幅器
２１の反転入力端子が接続されている。この演算増幅器
２１は抵抗器２２，２３と共に比較回路２０を構成して
いる。このうち、抵抗器２２の一端は演算増幅器２１の
出力端子に接続され、その他端は演算増幅器２１の非反
転入力端子に接続されている。また、抵抗器２２の他端
に抵抗器２３の一端が接続され、抵抗器２３の他端には
基準電圧ＶREF2を印加する図示しない電圧源が接続され
ている。そして、演算増幅器２１の出力端子は比較信号
出力端子２４に接続されている。

【００１９】演算増幅器２１の出力端子にはインバータ
３の入力端子が接続され、このインバータ３の出力端子
は、帰還回路３０の帰還要素としての抵抗器４を介し
て、演算増幅器１１の反転入力端子に接続されると共
に、ＰＷＭ信号出力端子５に直接接続されている。

【００２０】このＰＷＭ信号出力端子５は振幅変調回路
４０の一方側入力端子７に接続され、他方側端子はディ
ザ入力端子６となっている。振幅変調回路４０の出力側
には振幅変調信号出力端子８が設けられており、この振
幅変調信号出力端子８は帰還抵抗器９の一端に接続され
ている。そして、帰還抵抗器９の他端は演算増幅器１１
の反転入力端子１４に接続されている。

【００２１】次に、この回路の動作を説明する。先ず、
理解を容易にするために、図２中に示したＰ点、すなわ
ち、帰還抵抗器９と演算増幅器１１の反転入力端子１４
との間を切り離した場合を考える。信号入力端子１が開
放されているものとし、ＰＷＭ信号出力端子５の電位が
Ｖ_０であると仮定する。また、基準電圧ＶＲＥＦ１およ
びＶＲＥＦ２は接地電位に保たれているとする。このと
き、インバータ３の入力端子の電位、即ち、比較回路２
０の出力端子の電位は−Ｖ_０である。したがって、抵抗
器２２の抵抗値をＲ２，抵抗器２３の抵抗値をＲ３とす
れば、演算増幅器２１の非反転入力端子の電位Ｖ_ｐは次
式に示す値となる。Ｖ_ｐ＝−Ｒ３・Ｖ_０／（Ｒ２＋Ｒ３） …（１）

【００２２】一方、抵抗器４の抵抗値をＲ1 とすれば、
次式に示す電流Ｉがコンデンサ１２に流れ込む。Ｉ＝Ｖo ／Ｒ1 …(2)

【００２３】コンデンサ１２に電流Ｉが流れ込むと、演
算増幅器１１の出力端子電位、即ち、積分回路１０の出
力端子電位は降下する。そして、積分回路１０の出力端
子電位が演算増幅器２１の非反転入力端子の電位Ｖp 以
下になると、この演算増幅器２１の出力端子電位はＶo
に反転し、これに応じてＰＷＭ信号出力端子５の電位は
−Ｖo に反転する。また、これと同時に、演算増幅器２
１の非反転入力端子の電位Ｖp は次式に示す値となる。Ｖp ＝Ｒ3 ・Ｖo ／（Ｒ2 ＋Ｒ3 ） …(3)

【００２４】このように、演算増幅器２１の出力状態が
反転した場合には、次式に示す電流Ｉがコンデンサ１２
に流れ込む。Ｉ＝−Ｖo ／Ｒ1 …(4)

【００２５】したがって、上述したのとは逆に、演算増
幅器１１の出力端子電位、即ち、積分回路１０の出力端
子電位は上昇する。そして、積分回路１０の出力端子電
位が演算増幅器２１の非反転入力端子の電位Ｖp に到達
すると、この演算増幅器２１の出力端子電位は−Ｖo に
反転し、これに応じてＰＷＭ信号出力端子５の電位はＶ
o に反転する。

【００２６】以上説明した動作が繰返されて回路は発振
し、ＰＷＭ信号出力端子５には図３（ａ）に示す方形波
信号が出力され、積分信号出力端子１３には図３（ｂ）
に示す三角波信号が出力される。

【００２７】このＰＷＭ基本回路の発振周波数ｆは、コ
ンデンサ１２の静電容量をＣ1 とすると、次式によって
決められる。ｆ＝（Ｒ2 ＋Ｒ3 ）／（４・Ｃ1 ・Ｒ1 ・Ｒ3 ） …(5)

【００２８】次に、信号入力端子１に図４（ａ）に示す
信号、すなわち、時間の経過にしたがって基準電圧ＶRE
F1の上下に変化する信号を印加した場合を考える。ここ
で、信号入力端子１の電位が基準電圧ＶREF1よりも低い
ときには、積分信号出力端子１３の電位の降下する速度
は遅くなり、上昇する速度は速くなる。逆に、信号入力
端子１の電位が基準電圧ＶREF1よりも高いときには、積
分信号出力端子１３の電位の降下する速度は速くなり、
上昇する速度は遅くなる。従って、積分信号出力端子１
３の電位は図４（ｂ）に示したように変化し、これによ
って、ＰＷＭ信号出力端子５の電位は図４（ｃ）に示す
ようなＰＷＭ波形となる。

【００２９】また、ＰＷＭ信号出力端子５に現れる、図
５（ｂ）に示す方形波信号はパルス信号入力端子７を介
して振幅変調回路４０に加えられる。そして、振幅変調
回路40のディザ信号入力端子６に図５（ａ）に示す信号
を印加すると、方形波信号がディザ信号によって振幅変
調され、図５（ｃ）に示す信号が得られる。このとき、
積分信号出力端子１３には図５（ｄ）に示した信号が現
れる。

【００３０】次に、Ｐ点を切り離すことなく、振幅変調
信号出力端子８が、帰還抵抗器９を介して、積分回路１
０内の演算増幅器１１の反転入力端子に接続された場合
を図６（ａ）〜６（ｄ）を参照して説明する。この場
合、図６（ａ）に示したディザ信号によって、ＰＷＭ信
号出力端子５に現れた信号を振幅変調したために、図６
（ｂ）に示した信号が振幅変調信号出力端子８に現れ
る。この信号は帰還抵抗器９を介して演算増幅器１１の
反転入力端子に加えられる。

【００３１】この動作では、振幅変調信号レベルが正の
ときは、波形振幅が大きいほど積分回路出力電圧波形の
立ち下がりが速くなり、逆に、振幅変調信号レベルが負
のときは、波形振幅が大きいほど積分回路出力電圧波形
の立ち上がりが速くなるという関係がある。すなわち、
積分回路１０の出力信号周波数はディザ信号の振幅に比
例して変化する。よって、図６（ｂ）に示した信号が積
分回路１０に加えられたとき、積分信号出力端子１３に
は図６（ｃ）に示す信号が現れる。この結果、図６
（ｄ）に示すようにＰＷＭ信号がＰＷＭ信号出力端子５
に現れる。振幅変調回路４０は図６（ｄ）に示した信号
を振幅変調したことによって、前述した図６（ｂ）に示
した信号を出力する。この結果、積分回路１０の出力信
号の振幅を一定に保持したまま、ＰＷＭ信号の周波数ス
ペクトルを分散させることができる。このように、周波
数変調が行われる結果、不要輻射を防止することができ
る。

【００３２】図７は本発明の他の実施例の構成を示す回
路図である。図７中、図１、図２と同一の符号を付した
ものはそれぞれ同一の要素を示している。これは、比較
回路２０の出力端子にバッファ３Ａの入力端子を接続
し、このバッファ３Ａの出力端子をＰＷＭ信号出力端子
５Ａに接続している。また、ＰＷＭ信号出力端子５Ａに
抵抗器４Ａの一端を接続し、その他端を演算増幅器１１
の非反転入力端子に接続している。そして、抵抗器４Ａ
の他端には、コンデンサ１２Ａの一端を接続し、このコ
ンデンサ１２Ａの他端に基準電圧ＶREF1を印加する図示
省略の電圧源を接続する。さらにまた、抵抗器４Ａの他
端には抵抗器２Ａの一端が接続され、その他端に基準電
圧ＶREF3を印加する図示省略の電圧源が接続されてい
る。

【００３３】この実施例における振幅変調回路４０はＰ
ＮＰ形のトランジスタ４１，４２及びＮＰＮ形のトラン
ジスタ４３，４４で構成されている。ここで、トランジ
スタ４１，４２のエミッタは相互に接続されると共に、
電流入力型のディザ信号入力端子６に接続されている。
また、トランジスタ４１のベースには基準電圧ＶREF4を
印加する図示省略の電圧源が接続され、トランジスタ４
２のベースはパルス信号入力端子７となっており、この
端子はＰＷＭ信号出力端子５と接続されている。一方、
トランジスタ４３のコレクタはトランジスタ４１のコレ
クタに、トランジスタ４４のコレクタはトランジスタ４
２のコレクタにそれぞれ接続されている。また、トラン
ジスタ４３，４４のベースは相互に接続されると共に、
トランジスタ４４のコレクタに接続され、さらに、トラ
ンジスタ４３，４４のエミッタは接地点ＧＮＤに共通接
続される。そして、トランジスタ４３のコレクタは振幅
変調信号出力端子８となっており、積分回路１０の反転
入力端子１４に接続されている。

【００３４】この振幅変調回路にあっては、トランジス
タ４１及び４２によって差動増幅回路を形成し、トラン
ジスタ４１に略一定の電流を流し、ディザ信号入力端子
６からディザ信号電流を流すことによって、トランジス
タ４２に流れる電流を振幅変調させている。トランジス
タ４３，４４は能動負荷回路を形成し、出力インピーダ
ンスが高くなっているトランジスタ４３のコレクタの電
流を振幅変調信号に応動して変化させることにより、演
算増幅器１１の反転入力端子に電流を流し、これによっ
て、入力信号に振幅変調信号を重畳させることができ
る。この場合には演算増幅器１１の反転入力端子に流れ
る電流値を、振幅変調回路４０の内部で適宜設定するこ
とができるので、図１や図２に示した帰還抵抗器９を削
除することができる。

【００３５】次に図７に示す回路の動作を説明する。こ
の回路は、バッファ３Ａを介して、ＰＷＭ信号出力端子
５とは逆極性のＰＷＭ信号をＰＷＭ信号出力端子５Ａか
ら取出すようになっている。そして、このＰＷＭ信号出
力端子５Ａに発生した信号を、抵抗器２Ａ，４Ａ及びコ
ンデンサ１２ＡA でなるＣＲ回路を介して演算増幅器１
１の非反転入力端子に負帰還させている。このように構
成することによって、積分回路１０及び比較回路２０と
の間にＢＴＬ（balanced transformless）の負帰還を行
なっている。

【００３６】この結果、ＢＴＬを採用したことにより、
同じ電源電圧に対して出力を増大させ得、しかも、ＰＷ
Ｍ出力信号に含まれる音声信号成分の歪を低減させるこ
とができる。

【００３７】ところで、上記各実施例における振幅変調
回路の出力信号レベルは、信号入力端子１に加える入力
信号レベルを考慮して適切に定めるべきである。しか
し、振幅変調回路の出力信号のレベルを一定値に保持し
たとしても、入力信号レベルが通常値よりも低下した場
合には、入力信号レベルよりも振幅変調回路の出力信号
レベルが非常に大きくなる場合がある。

【００３８】このように、入力信号レベルよりも振幅変
調回路の出力信号レベルが非常に大きくなると、信号出
力端子５に現れるＰＷＭ出力信号のうち、信号入力端子
１に加えた入力信号成分が少なく、振幅変調回路の出力
信号成分が多くなる。この結果、入力信号成分が振幅変
調回路の出力信号成分によってマスキングされ、信号出
力端子５のＰＷＭ出力信号に、振幅変調回路の出力信号
成分しか現れないことがあり得る。

【００３９】図８はこの事態を積極的に防止するもう一
つの実施例の構成を示すブロック図である。同図中、図
２又は図７と同一の符号を付したものはそれぞれ同一の
要素を示す。ここでは、信号出力端子５に現れたＰＷＭ
信号を一方入力とし、ディザ信号入力端子６に加えられ
たディザ信号を他方入力とするスイッチ回路５１を有し
ている。また、信号出力端子５に現れたＰＷＭ信号をイ
ンバータ５２によって反転した信号を一方入力とし、デ
ィザ信号入力端子６に加えられたディザ信号を反転増幅
器５３によってレベル反転した信号を他方入力とするス
イッチ回路５４を有している。これらのスイッチ回路は
ディザ信号のレベルを超えない範囲でＰＷＭ信号を取り
出すものである。

【００４０】さらに、信号入力端子１に加えられた入力
信号が乗算器５５の一方側端子に、スイッチ回路５１で
選択されたディザ信号が他方側端子に与えられ、同様に
信号入力端子１に加えられた入力信号が乗算器５６の一
方側の反転入力端子に、スイッチ回路５４で選択された
反転されたディザ信号が他方側端子に与えられている。
これらの各乗算器の出力信号はそれぞれ抵抗器５７、５
８を介して、演算増幅器１１の入力側で入力信号に重畳
される。

【００４１】以下、この実施例の動作を図９（ａ）〜９
（ｈ）を参照して説明する。先ず、抵抗器５７，５８と
演算増幅器11の反転入力端子との間をそれぞれ切離し
て、デイザ信号成分を加えない場合を想定する。そし
て、図９（ａ）の実線で示したように、信号入力端子１
のレベルを次第に増大させると、図９（ｈ）に示すよう
にパルス幅が順次狭くなるＰＷＭ信号が信号出力端子５
に現れる。

【００４２】この図９（ｈ）に示したＰＷＭ信号と、デ
ィザ信号入力端子６に印加された図９（ｂ）に示すディ
ザ信号とがスイッチ回路５１に加えられると、ＰＷＭ信
号の正方向のレベルを、ディザ信号によって制限した図
９（ｃ）に示す信号が出力される。一方、反転増幅器５
３は基準信号に対して入力レベルを反転して出力し、イ
ンバータ５２はＰＷＭ信号の極性を反転して出力する。
これらの各反転信号がスイッチ回路５４に加えられる
と、図９（ｄ）に示したように、ＰＷＭ信号波形の
「１」に対応する部位が「０」で、ＰＷＭ信号波形の
「０」に対応する部位がディザ信号大きさで制限された
負の値になって出力される。

【００４３】そこで、乗算器５５は図９（ｃ）に示す信
号と、図９（ａ）に示す信号とを乗算し、図９（ｅ）に
示す信号を出力する。また、乗算器５６は図９（ｄ）に
示す信号と、図９（ａ）に示す信号とを乗算し、図９
（ｆ）に示す信号を出力する。

【００４４】次に、一旦切離して考えた、抵抗器５７，
５８と演算増幅器１１の反転入力端子との間をそれぞれ
接続したとすれば、乗算器５５，５６から出力された信
号が、それぞれ抵抗器５７，５８を介して合成され、図
９（ｇ）に示す電流信号が演算増幅器１１の反転入力端
子に加えられる。なお、図９（ｇ）に示す電流信号が演
算増幅器１１の反転入力端子に加えられた時には、図９
（ａ）−９（ｃ）の信号波形も変化するが、その記載は
簡略化のため省略する。

【００４５】このようにして、入力信号に重畳される図
９（ｇ）に示す信号は、図５（ｃ）の信号に対応するも
のであるが、図９（ｇ）に示す信号の包絡線のレベルが
信号入力端子１の信号レベルに比例するのに対して、図
５（ｃ）に示す信号の包絡線のレベルは、信号入力端子
１の入力信号レベルが変化しても変化しない点で相違す
る。

【００４６】以上説明したように、図８に示した実施例
によれば、入力信号レベルよりも振幅変調回路の出力信
号レベルが非常に大きくなるという事態を未然に防止す
ることができ、ラジエーションの抑制、及び、ノイズに
よる比較回路の誤動作を防止を一層確実にする効果があ
る。

【００４７】図１０は、図８に示した実施例に対する具
体的な回路構成例を示す回路図である。図中、６１〜６
５、６８、６９はＰＮＰトランジスタで、６６、６７は
ＮＰＮトランジスタである。ここで、トランジスタ６１
〜６３の各エミッタは図示省略の正の基準電圧源に共通
接続されている。また、トランジスタ６１のコレクタは
ディザ信号入力端子６に接続され、トランジスタ６１〜
６３の各ベースはトランジスタ６１のコレクタに共通接
続されている。

【００４８】そして、トランジスタ６４、６５の各エミ
ッタはトランジスタ６２のコレクタに接続されており、
このうち、トランジスタ６４のベースは信号出力端子５
に、トランジスタ６５のベースは基準電圧に対して中間
の電圧を発生する電圧源に、そのコレクタは接地点にそ
れぞれ接続されている。

【００４９】また、トランジスタ６６、６７の各エミッ
タは接地点に接続され、これらのトランジスタ６６、６
７の各ベースは共通にして、トランジスタ６６のコレク
タと共に、トランジスタ６４のコレクタに接続されてい
る。そして、トランジスタ６７のコレクタは抵抗器を介
して基準電圧源に接続されると共に、乗算器５６の入力
端子に接続されている。

【００５０】さらに、トランジスタ６８、６９の各エミ
ッタは前述のトランジスタ６３のコレクタに共通接続さ
れており、このうち、トランジスタ６８のベースは信号
出力端子５に、そのコレクタは接地点にそれぞれ接続さ
れ、トランジスタ６９のベースは基準電圧に対して中間
の電圧を発生する電圧源に接続され、そのコレクタは抵
抗器を介して基準電圧源に接続されると共に、乗算器５
５の入力端子に接続されている。

【００５１】この図１０において、トランジスタ６１〜
６３はカレントミラー回路を構成し、ディザ信号入力端
子６にディザ信号を加えると、トランジスタ６１と同一
の電流がトランジスタ６２、６３に流れる。トランジス
タ６８、６９は差動増幅回路を構成し、これにトランジ
スタ６３を通る電流を供給すると共に、トランジスタ６
８のベースに信号出力端子５のＰＷＭ信号を加えること
によって、トランジスタ６９のコレクタから図９Ｃに示
した振幅変調信号が得られる。同様に、トランジスタ６
４、６５も差動増幅回路を構成し、これにトランジスタ
６２を通る電流を供給すると共に、トランジスタ６４の
ベースに信号出力端子５のＰＷＭ信号を加えることによ
って、レベル反転したＰＷＭ信号が得られる。トランジ
スタ６６、６７は反転増幅回路を構成し、各ベースに接
続されたトランジスタ６６のコレクタにこのＰＷＭ信号
を加えることによって、トランジスタ６７のコレクタか
ら図９Ｄに示した振幅変調信号が得られる。

【００５２】このうち、トランジスタ６９のコレクタか
ら得られた振幅変調信号は、乗算器５５によって入力信
号と乗算され、トランジスタ６７のコレクタから得られ
た振幅変調信号は乗算器５６によって、入力信号の反転
信号と乗算される。このようにして、図１０の回路構成
により図８を用いて説明した動作を行なわせることがで
きる。

【００５３】なお、上述した各実施例では、比較回路か
ら出力されるＰＷＭ信号をそのままディザ信号によって
振幅変調しているが、比較回路から出力されるＰＷＭ信
号に周波数が比例した信号を用い得ることは勿論であ
り、さらに、この比較回路から出力されるＰＷＭ信号を
用いずに、これと同等の周波数を持つパルス信号を用い
ても上述したと同様に周波数スペクトルを分散させるこ
とができる。

【００５４】また、上記各実施例では、電圧比較形の比
較回路を用いているが、この代わりに電流比較形の比較
回路を用い得ることは言うまでもない。さらに、電圧比
較回路の代わりに、増幅器を用いて上述したと同様な機
能を持たせることもできる。

【００５５】ところで、上述した各実施例にあっては、
ＰＷＭ信号出力端子５からＰＷＭ信号を取り出すことを
前提として説明したが、本発明は積分信号出力端子から
入力信号に対応した周波数変調信号の生成にも応用でき
ることは明らかである。

【００５６】以上の説明によって明らかなように、図１
ないし図１０の実施例によれば、デイザ信号によって、
積分回路の出力信号の振幅を一定に保持したまま周波数
変調を施すことによりＰＷＭ信号の周波数スペクトルを
分散させるので、Ｓ／Ｎ比及びダイナミックレンジの両
方に影響を及ぼすことなく、ラジエーションを抑制する
ことができる。また、積分回路の出力の振幅が小さいと
きにノイズによって起こり易い比較回路の誤動作を未然
に防止することができる。この場合、被振幅変調信号と
して比較回路の出力信号に比例した信号を用いることに
より、回路構成を簡易化することができる。

【００５７】次に図１の構成の他の応用例について説明
する。パルス幅変調回路（ＰＷＭ回路）は音響用スピー
カ、モータ等の低インピーダンス負荷を駆動するために
用いられることが多い。このため、負荷を十分駆動でき
る能力を有するパワードライバ回路で、ＰＷＭ信号出力
を電力増幅する必要がある。この際、パワードライバ回
路に例えばパワーＭＯＳＦＥＴ等の素子を使用すると、
素子自体の特性（立ち上がり、立ち下がり特性のなまり
等）によって得られる音声信号の歪率が悪化してしま
う。

【００５８】図１１は図２に示した回路を基本とする回
路図であり、比較回路２０と信号出力端子５との間にパ
ワードライバ回路７０が挿入され、信号出力端子５に音
声帯域外の成分を除去するためのローパスフィルタ８０
およびスピーカ８１が接続されている点以外は図２と同
じ構成となっている。このパワードライバ回路を図１１
に示すように、パルス幅変調回路の信号ループの中に含
むことによって、パワードライバ回路の歪によって音声
信号の歪率を悪化させることを防止できる。

【００５９】また図１２は図７に示した実施例にパワー
ドライバ回路を付加した実施例を示す回路図である。こ
の実施例ではインバータ３にはパワードライバ回路７０
が、バッファ３Ａにはパワードライバ７０Ａがそれぞれ
接続され、それぞれの信号出力点にはローパスフィルタ
８０のコイルＬ１およびＬ２が接続されており、他の構
成は図７と同じである。

【００６０】図１３はパワードライバ回路の一例の構成
を示す回路図である。入力端子７１に接続された反転プ
リドライバ回路７２の出力端子７３はＰチャンネルパワ
ーＭＯＳＦＥＴＱ１とＮチャンネルパワーＭＯＳＦＥ
ＴＱ２のゲート共通接続点に接続され、これらのドレ
イン共通接続点が出力端子７４となっている。

【００６１】この回路では、入力端子７１がＬレベルの
ときは反転プリドライバ回路７２の出力端子７３はＨレ
ベルとなり、両パワーＭＯＳＦＥＴのゲートもＨレベル
となるのでトランジスタＱ１がＯＦＦし、トランジスタ
Ｑ２がＯＮする。このとき、出力端子７４は、トランジ
スタＱ２のドレイン‐ソース間抵抗（ほぼ０Ω）を介し
てＧＮＤに接続されることになる。このとき、ＯＦＦし
ているＱ１のドレイン‐ソース間の抵抗はほぼ無限大で
ある。一方、入力端子７１がＨレベルのときには反転プ
リドライバ回路７２の出力端子７３はＬレベルとなり、
両パワーＭＯＳＦＥＴＱ１およびＱ２のゲートもＬレ
ベルとなるのでトランジスタＱ１がＯＮし、トランジス
タＱ２がＯＦＦする。したがって、出力端子は、Ｑ１の
ドレイン‐ソース間抵抗（ほぼ０Ω）を介してＶＣＣに
接続されることになる。このとき、ＯＦＦしているＱ２
のドレイン‐ソース間の抵抗はほぼ無限大となる。

【００６２】このように図１３のパワードライバ回路は
入力端子がＬレベルのときには出力端子もＬレベル、入
力端子がＨレベルのときには出力端子もＨレベルとなっ
て、出力端子に接続された負荷（スピーカ）に駆動電流
を供給する。また、反転プリドライバ回路を設けている
のは、図１１、図１２に示したパワードライバ回路と入
出力の極性を揃えるためである。

【００６３】図１４はパワードライバ回路の他の例を示
す回路図であって、２つのＮチャネルパワーＭＯＳＦＥ
Ｔを使用した例である。入力端子７１にはＮチャネルパ
ワーＭＯＳＦＥＴＱ２のゲートと反転プリドライバ回
路７２の入力端子が接続され、反転プリドライバ回路７
２の出力端子７３はＮチャネルパワーＭＯＳＦＥＴＱ３
のゲートが接続されている。トランジスタＱ２のソース
とＱ３のドレインが共通接続されて出力端子７４となっ
ている。トランジスタＱ２のドレインは電源Ｖccに接続
され、トランジスタＱ３のソースは接地されている。

【００６４】この回路では入力端子７１がＨレベルのと
きには反転プリドライバ回路７２の出力端子７３はＬレ
ベルとなりトランジスタＱ３のゲートもＬレベルとなる
のでこのトランジスタはＯＦＦする。このときトランジ
スタＱ２のゲートはＨレベルなのでこのトランジスタは
ＯＮする。この状態で出力端子７４は、Ｑ２のドレイン
‐ソース間抵抗（〜０Ω）を介してＶＣＣに接続されて
いることになる。一方、ＯＦＦしているＱ３のドレイン
‐ソース間抵抗はほぼ無限大である。

【００６５】入力端子７１がＬレベルのときには、反転
プリドライバ回路７２の出力端子７３はＨレベルとな
り、トランジスタＱ３のゲートもＨレベルとなるのでこ
のトランジスタはＯＮする。このときトランジスタＱ２
のゲートはＬレベルなのでこのトランジスタはＯＦＦす
る。この状態で出力端子７４はＱ３のドレイン‐ソース
間抵抗（〜０Ω）を介してＧＮＤに接続されていること
になる。これに対し、ＯＦＦしているトランジスタＱ２
のドレイン‐ソース間抵抗はほぼ無限大である。

【００６６】このように図１４のパワードライバ回路は
入力端子がＬレベルのときには出力端子もＬレベル、入
力端子がＨレベルのときには出力端子もＨレベルとな
り、出力端子に接続された負荷（スピーカ）に駆動電流
を供給する。

【００６７】次に、図１のディザ入力を異なった用途に
用いた他の実施例について説明する。先に説明した実施
例では、図６（ａ）に示されるように、デイザ信号入力
端子印加信号波形の一例として、三角波信号を示してい
る。これは、三角波信号として例えば２０Ｈｚ程度の低
周波信号を使用して、ＰＷＭ出力端子波形に、三角波信
号に比例した周波数変調を促すことによって、ラジエー
ション対策をするものであった。これに対し、以下の実
施例ではディザ信号入力をラジエーション対策に加えて
ＰＷＭ出力信号波形の周波数補正にも用いるものであ
る。

【００６８】図２に示す回路において振幅変調回路４０
およびこれを含む帰還ループを欠く構成の場合、信号入
力端子１に印加する入力信号の振幅が大きくなるほど、
ＰＷＭ回路の出力信号の周波数が低くなってしまう欠点
がある。即ち、図１５の実線で示すように、ＰＷＭ回路
の出力信号（パルス波）の周波数は、そのディーティ比
が入力信号がない場合に相当する０．５のときに最も高
く（この例では２００ｋＨｚ）、デューティ比が０、ま
たは１．０に近づくほど前記ＰＷＭ回路の出力信号の周
波数は低くなってしまう。

【００６９】ここでデューティ比とは図１６に示される
ように、ＰＷＭ出力信号波形のＨレベル及びＬレベルが
続く時間Ｔ1 ，Ｔ2 を使用してＴ1 ／（Ｔ1 ＋Ｔ2 ） …(6) と表わされる。また、発振周波数ｆはｆ＝４×（Ｔ1 ／（Ｔ1 ＋Ｔ2 ）×（１−Ｔ1 ／（Ｔ1 ＋Ｔ2 ）） ×２００ｋＨＺ …(7) と表わされる。

【００７０】図２に示す回路におけるディザ入力端子
に、図１５の破線で示したような、ＰＷＭ出力信号のデ
ィーティ比、即ち、信号入力端子に印加した入力信号の
振幅に応じた、振幅変調回路の倍率（三角波の傾き）に
対応する補正信号を入力することにより、前述したＰＷ
Ｍ回路の出力信号の周波数の低下は相殺され、補正でき
ることになる。

【００７１】図１７はこの補正信号を近似的に得ること
のできる回路の構成を示す回路図である。補正回路入力
端子９１に図２の信号入力端子に印加した入力信号と同
様の信号を印加すると、ピーク検出回路９２により入力
信号の振幅が検出される。このピーク検出回路９２の出
力はコンパレータ９３〜９５にそれぞれ与えられる。

【００７２】コンパレータ９３〜９５はそれぞれ比較入
力として異なるスレッシュホールド電圧Ｖa ，Ｖｂ，Ｖ
ｃが入力されており、これらとの比較出力により、振幅
に応じてスイッチアンプ９６〜９９を制御する。そし
て、これらの出力の加算回路９９による加算結果が補正
回路出力端子１００より取り出されることになる。例え
ば振幅の小さいときにはいずれのスイッチアンプもオフ
し、振幅が大きくなるに従って順次スイッチアンプ９
６、スイッチアンプ９７、スイッチアンプ９８がオンさ
れるので、これらのスイッチアンプの入力電圧Ｖ1 、Ｖ
2 、Ｖ3 を適当に選ぶことによって補正回路出力端子に
おいて図１５の破線で示す倍率を有する信号を生成する
ことができる。

【００７３】図１８は本発明の別の観点によるパルス幅
変調回路の概略構成を示すブロック図である。同図によ
れば、このパルス幅変調回路は、入力端子１に入力され
た信号が積分回路１０に与えられ、この積分回路１０の
出力は振幅変調回路４０を経て比較回路２０に入力さ
れ、その出力が出力端子５から取り出されるとともに、
回路３０を介して積分回路１０の入力側に帰還されてい
る。振幅振幅変調回路４０にはディザ信号入力端子６に
ディザ信号が与えられている。なお、この実施例におい
ても端子６には周波数補正信号を与えるようにしても良
い。

【００７４】図１９は図１８とほぼ同じ態様を示すブロ
ック図であり、図１８との相違は、振幅変調回路４０に
対して与えられるディザ信号がディザ信号生成回路１１
０で生成されるようになっている点である。ディザ信号
生成回路１１０はディザ信号を出力するもので、振幅変
調回路４０はそのディザ信号により積分回路１０の出力
信号を振幅変調するようになっている。なお、比較回路
２０はヒステリシス特性を有する演算増幅器として示さ
れており、その反転入力端子には、振幅変調回路４０の
出力信号が入力されている。そして、この比較回路２０
の出力は出力端子５から取り出されるとともに、積分回
路１０の入力側に帰還回路３０によりフィードバックさ
れる。

【００７５】図２０は図１９に示す回路の具体化例を示
す回路図である。この図面において、図２と同じ構成要
素には同じ参照番号を付してある。同図において、信号
入力端子１に入力抵抗２の一端が接続されている。入力
抵抗２の他端は演算増幅器11の反転入力端子（−）に接
続されている。この演算増幅器１１はコンデンサ１２と
共に積分回路１０を構成しており、コンデンサ１２の一
端は演算増幅器１１の反転入力端子に接続され、その他
端は演算増幅器１１の出力端子に接続されている。そし
て、演算増幅器１１の非反転入力端子（＋）には、基準
電圧ＶREF1を印加する図示しない電圧源が接続され、演
算増幅器１１の出力は掛算回路４５に入力され、その出
力は演算増幅器２０の反転入力端子に入力されている。
演算増幅器２０の出力は出力端子５から取り出されると
ともに、帰還回路３０の帰還要素をなす抵抗４を介して
積分回路の演算増幅器１１の反転入力端子に帰還されて
いる。

【００７６】入力端子１に与えられた信号は、ピーク検
出回路１１１に与えられ、その出力はディザ発振回路１
１２の出力とともに加算回路２７で加算される。そして
この加算出力は掛算回路４５に与えられ、この掛算回路
４５は加算回路１１３の出力信号を変調波として演算増
幅器１１の出力信号を振幅変調する。

【００７７】次に、この回路の動作を説明する。入力端
子１にアナログ波入力が無い状態においては、帰還回路
３０を流れる電流による積分容量素子１２の電位変化が
比較回路２０により捕捉される。つまり、帰還回路３０
を流れる電流が容量素子１２に流れ込むことで積分回路
１１の出力電位が下がる状態になり、比較回路２０の基
準電位以下になるまでその状態が続く。そして、積分回
路１０の出力電位が基準電位以下になると、容量素子１
２が放電する状態となって帰還回路３０の電流の向きが
切換り、積分回路１０の出力電位が上昇する状態とな
り、比較回路２０の基準電位を超えるまでその状態が続
く。その後、積分回路１０の出力電位が比較回路２０の
基準電位を超えると、積分容量素子１２が放電状態に戻
る。このような動作が単調に繰返される結果、デューテ
ィが一定のパルス信号が比較回路２０から出力されるこ
ととなる。このパルス信号がキャリア信号となる。

【００７８】そして、入力端子１にアナログ信号が入力
されると、その入力信号振幅によって積分容量素子１２
の電位変化の割合が影響を受ける。つまり、入力端子１
の電位が比較回路２０の基準電位よりも低いときには積
分回路２０の出力電位降下速度が遅く、同出力電位上昇
速度は速くなる。また、入力端子１の電位が比較回路２
０の基準電位よりも高いときには積分回路２０の出力電
位降下速度が速く、同出力電位上昇速度は遅くなる。

【００７９】この様子を図２１（ａ）から２１（ｄ）を
参照して説明する。図２１（ａ）に示すようなアナログ
信号が入力端子１に入力された場合、積分回路１０の出
力は図２１（ｂ）に示されたものとなる。一方、入力信
号のピークとティザ入力信号が加算され、電位上昇時と
電位下降時とで傾斜の異なる図２１（ｃ）の破線で示す
振幅変調波の波形により、積分回路１０の出力が制限さ
れるため、掛算回路４５の出力は図２１（ｃ）の実線で
示すような波形に振幅変調される。

【００８０】この振幅変調された出力は比較器２０に入
力されることにより、そのヒステリシス特性に従い、出
力信号はキャリア信号の基本波及び高調波のスペクトル
成分が拡散されて、図２１（ｄ）に示すような周波数変
調されたものとなる。このように積分回路１０の出力を
ディザ及び入力ピークにより振幅変調した信号を比較回
路２０に与えることにより周波数変調をかけるようにし
たので、被変調波の基本波及び高調波スペクトル成分が
拡散され、それらの成分による不要輻射を抑圧すること
ができることとなる。そして、その基本波及び高調波ス
ペクトル成分のピークレベルを下げることができるた
め、積分回路出力の基本波及び高調波スペクトル成分に
よる悪影響を抑制することができる。

【００８１】この実施例では振幅変調を行う構成を信号
ループの中に設けたが、ループ外に設けることもでき
る。図２２はこのような例を示すブロック図であって、
積分回路１０、比較回路２０および抵抗４からなるルー
プが形成されており、入力端子１に接続された入力抵抗
２と積分回路１０の入力端との間には電圧制御発振器１
２０の出力が与えられている。また、この電圧制御発振
器１２０は制御回路１３０により制御されるようになっ
ている。

【００８２】図２３は、図２２の構成を具体的に示した
ものである。積分回路１０が演算増幅器１１を、比較回
路２０が演算増幅器２１を有していることはこれまでに
説明した実施例と同じである。ただし、演算増幅器２１
は必ずしもヒステリシス特性を有している必要はない。
また、電圧制御発振器１２０はＶＣＯ１２１であり、制
御入力端子に与えられる電圧に応じた周波数を有するパ
ルス信号をキャリア信号として積分回路４１の入力端子
に与える。制御回路１３０は電圧制御発振器１２０の制
御入力端子に出力周波数制御用の電圧信号を与えるもの
で、ここではディザ発振回路１３１となっている。この
ディザ信号によりＶＣＯ１２１から出力されるキャリア
信号に周波数変調が施される。

【００８３】この積分回路１０に与えるキャリア信号の
周波数変調によって、積分回路１０の出力における基本
波及び高調波のスペクトル成分のピークレベルを下げる
ことができるので、積分回路１０の出力の基本波及び高
調波スペクトル成分による悪影響ならびに大振幅入力に
よる悪影響を抑制することが可能となる。

【００８４】そして特に、その周波数変調動作は、帰還
ループ外から発生されるキャリア信号に基づいて行わ
れ、比較回路２０の出力とは独立であるため、被変調波
に影響されずに安定した動作が得られる。

【００８５】図２４は図２３に示す回路の変形例を示す
回路図であって、図２３に示す回路においてＶＣＯ１２
１に対する第２の制御回路として入力端子１の信号を入
力してそのピークを検出するピーク検出回路１４０を設
けたものである。この構成では、入力端子１への信号レ
ベルに応じてキャリア信号の基本波及び高調波スペクト
ルを可変制御することができ、より良好な大振幅時対策
を施すことができる。

【００８６】

【発明の効果】以上のように、本発明によれば、入力信
号を時間について積分する積分回路と、ヒステリシス特
性を有する比較回路と、この比較回路の出力を積分回路
の入力に導く帰還手段によるループ中に振幅変調を行う
振幅変調回路を備え、ループ内での振幅変調により、パ
ルス幅が周波数変調されたパルス幅変調信号を比較回路
の出力信号として得ているので、簡単な構成でＳ／Ｎ比
及びダイナミックレンジの両方を広く確保できるパルス
幅変調回路を提供することが可能となる。また、振幅変
調回路に対して振幅変調すべきループ内の信号ととも
に、パルス幅変調信号の周波数スペクトルを分散させる
ディザ信号が供給された本発明にかかるパルス幅変調回
路によれば、出力信号である高周波のパルス幅変調信号
に周波数変調を行い、特定の周波数を持たなくしている
ので、不要輻射の影響を抑制することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の観点による一実施例の概略構成
を示すブロック図。

【図２】図１に示した構成を詳しく示した回路図。

【図３】図２に示した回路の動作を説明する波形図。

【図４】図２に示した回路の動作を説明する波形図。

【図５】図２に示した回路における特に振幅変調回路の
働きを説明する波形図。

【図６】図２に示した回路の総合的動作を説明する波形
図。

【図７】本発明の他の実施例の構成を示す回路図。

【図８】本発明のさらに他の実施例の構成を示すブロッ
ク図。

【図９】図８に示した回路図の動作を示す波形図。

【図１０】図８に示した実施例に対する具体的な回路構
成例を示す回路図。

【図１１】図２の実施例を低負荷駆動に応用した実施例
を示すブロック図。

【図１２】図７の実施例を低負荷駆動に応用した実施例
を示すブロック図。

【図１３】パワードライバ回路の一例を示す回路図。

【図１４】パワードライバ回路の他の例を示す回路図。

【図１５】出力信号のデューティー比を説明するグラ
フ。

【図１６】デューティー比の定義を示す説明図。

【図１７】補正信号を近似的に得ることのできる回路の
構成を示す回路図。

【図１８】本発明の第２の観点による一実施例の概略構
成を示すブロック図。

【図１９】図１８を具体化した例を示すブロック図。

【図２０】図１９をさらに具体化した例を示す回路図。

【図２１】図２０における動作を示す波形図。

【図２２】振幅変調を行う構成をループ外に設けた構成
を示すブロック図。

【図２３】図２２を具体化した図。

【図２４】振幅変調の他の方式で行う例を示すブロック
図。

【符号の説明】

１入力端子２入力抵抗３インバータ３Ａバッファ４帰還抵抗５、５Ａ出力端子６ディザ入力端子９第２の帰還抵抗１０積分回路２０、２０Ａ比較回路３０フィードバック回路４０振幅変調回路４５掛算回路５１、５４スイッチ回路５５、５６掛算器７０ドライバ回路８０ローパスフィルタ８１スピーカ９２、１１１、１４０ピーク検出回路９３、９４、９５コンパレータ９６、９７、９８スイッチングアンプ１１０ディザ信号発生回路

Claims

(57)【特許請求の範囲】

【請求項１】入力端子と、前記入力端子に供給された入力信号を時間について積分
する積分回路と、ヒステリシス特性のあるしきい値を有し、前記積分回路
の出力側に設けられ、前記積分回路の出力信号から得ら
れた信号と前記しきい値とを比較する比較回路と、この比較回路の出力に接続された出力端子と、前記比較回路の出力信号を前記積分回路の入力側に導く
帰還手段と、前記積分回路と前記比較回路とを含むループ中に設けら
れ、このループ内で振幅変調を行う振幅変調回路とを備
え、前記ループ内での振幅変調により、パルス幅が周波数変
調されたパルス幅変調信号を前記比較回路の出力信号と
して前記出力端子から得るようにしたパルス幅変調回
路。
【請求項２】前記振幅変調回路には前記比較回路の出力
とともに、前記パルス幅変調信号の周波数スペクトルを
分散させるディザ信号が供給されていることを特徴とす
る請求項１に記載のパルス幅変調回路。
【請求項３】入力端子と、前記入力端子に供給された入力信号を時間について積分
する積分回路と、ヒステリシス特性のあるしきい値を有し、前記積分回路
の出力に接続されて前記積分回路の出力信号と前記しき
い値とを比較する比較回路と、前記比較回路の出力に接続された出力端子と、前記比較回路の出力信号を前記積分回路の入力に導く第
１の帰還手段と、前記比較回路の出力信号を振幅変調する振幅変調回路
と、前記比較回路の出力信号を前記振幅変調回路に、および
前記振幅変調回路の出力信号を前記積分回路の入力に導
く第２の帰還手段とを備えたパルス幅変調回路。前記積
分回路、前記比較回路、前記振幅変調回路および前記第
２の帰還手段よりなるループ内での振幅変調により、パ
ルス幅が周波数変調されたパルス幅変調信号を前記比較
回路の出力信号として前記出力端子から得るようにした
パルス幅変調回路。
【請求項４】前記振幅変調回路には前記比較回路の出力
とともに、前記パルス幅変調信号の周波数スペクトルを
分散させるディザ信号が供給されていることを特徴とす
る請求項３に記載のパルス幅変調回路。
【請求項５】前記振幅変調回路は、前記パルス幅変調信
号の周波数スペクトルを分散させるディザ信号を共通エ
ミッタ入力とする一対のトランジスタよりなる差動増幅
回路で構成されることを特徴とする請求項３に記載のパ
ルス幅変調回路。
【請求項６】前記出力端子が前記比較回路の出力を反転
して取り出す第１の出力端子と、前記比較回路の出力を
そのまま取り出す第２の出力端子とからなることを特徴
とする請求項３に記載のパルス幅変調回路。
【請求項７】前記比較回路の出力に接続され、比較回路
出力を反転して前記第１の出力端子に供給する反転器
と、前記比較回路の出力に接続され、比較回路出力を維
持して前記第２の出力端子に供給するバッファとをさら
に備えた請求項６に記載のパルス幅変調回路。
【請求項８】前記第１の出力端子は第１の帰還抵抗を含
む第１の帰還回路を介して前記積分回路を構成する演算
増幅器の反転入力に接続され、前記第２の出力端子は第
２の帰還抵抗を介して前記演算増幅器の非反転入力に接
続されたことを特徴とする請求項７に記載のパルス幅変
調回路。
【請求項９】前記振幅変調回路は、前記比較回路の出力
を一方側入力とし、前記パルス幅変調信号の周波数スペ
クトルを分散させるディザ信号を他方側入力とする第１
のスイッチ回路と、前記比較回路の出力の反転信号を一
方側入力とし、前記ディザ信号の反転増幅器による反転
信号を他方側入力とする第２のスイッチ回路と、前記第
１のスイッチ回路の出力と入力信号を乗算する第１の乗
算器と、前記第２のスイッチ回路の出力と前記入力信号
の反転入力を乗算する第２の乗算器と、これらの第１お
よび第２の乗算器の出力を前記積分回路の入力に重畳さ
せる手段とを備えたことを特徴とする請求項３に記載の
パルス幅変調回路。
【請求項１０】前記振幅変調回路は、前記比較回路の出
力を一方側入力とし、基準電圧の半分の電圧を他方側入
力とする第１および第２の差動増幅器と、これらの差動
増幅器の各共通エミッタにディザ信号に応じた電流を流
すカレントミラー回路と、前記第２の差動増幅器の出力
を反転する反転増幅器と、前記第１の差動増幅器の出力
と前記入力信号を乗算する第１の乗算器と、前記反転増
幅器の出力と前記入力信号の反転入力を乗算する第２の
乗算器と、これらの第１および第２の比較器の出力を前
記積分回路の入力に重畳させる手段とを備えたことを特
徴とする請求項３に記載のパルス幅変調回路。
【請求項１１】前記比較回路と前記出力端子間にパワー
ドライバ回路が接続され、前記出力端子にはローパスフ
ィルタを介して低インピーダンス負荷が接続されたこと
を特徴とする請求項３に記載のパルス幅変調回路。
【請求項１２】前記低インピーダンス負荷がスピーカで
あることを特徴とする請求項１１に記載のパルス幅変調
回路。
【請求項１３】前記第１及び第２の出力端子間には、ロ
ーパスフィルタの第１および第２のインダクタンスを介
して低インピーダンス負荷が接続されたことを特徴とす
る請求項６に記載のパルス幅変調回路。
【請求項１４】前記低インピーダンス負荷がスピーカで
あることを特徴とする請求項１３に記載のパルス幅変調
回路。
【請求項１５】前記パルス幅変調回路は、前記パルス幅
変調信号の周波数スペクトルを分散させるディザ信号を
入力するディザ信号入力端子を備え、このディザ信号入
力端子にはパルス幅変調信号の周波数を所定値に保つた
めの補正信号が与えられることを特徴とする請求項３に
記載のパルス幅変調回路。
【請求項１６】前記ディザ信号入力端子には、前記補正
信号を出力する補正信号発生手段が接続されることを特
徴とする請求項１５に記載のパルス幅変調回路。
【請求項１７】前記補正信号発生手段は、入力信号のピ
ーク値を検出するピーク検出回路と、それぞれ異なる比
較基準電圧が一方側に入力され、他方側に前記ピーク検
出回路の出力が入力される複数の比較器と、これらの比
較器の出力に応じて増幅動作が制御される複数のスイッ
チ増幅器と、これらのスイッチ増幅器の出力を重畳する
加算回路とを備えたことを特徴とする請求項１６に記載
のパルス幅変調回路。
【請求項１８】入力端子と、前記入力端子に供給された入力信号を時間について積分
する積分回路と、この積分回路の出力に接続され、前記積分器の出力信号
の振幅変調を行う振幅変調回路と、ヒステリシス特性の
あるしきい値を有し、前記振幅変調回路の出力に接続さ
れ、前記振幅変調回路の出力信号と前記しきい値とを比
較する比較回路と、この比較回路の出力に接続された出力端子と、前記比較回路の出力信号を前記積分回路の入力に導く帰
還手段とを備え、前記積分回路、前記振幅変調回路、比較回路、前記帰還
手段よりなるループ内での振幅変調により、パルス幅が
周波数変調されたパルス幅変調信号を前記比較回路の出
力信号として前記出力端子から得るようにしたパルス幅
変調回路。
【請求項１９】前記振幅変調回路に対して振幅変調を制
御する変調波生成回路をさらに備えたことを特徴とする
請求項１８に記載のパルス幅変調回路。
【請求項２０】前記変調波生成回路は、入力信号のピー
クを検出するピーク検出回路と、このピーク検出回路の
出力と前記パルス幅変調信号の周波数スペクトルを分散
させるディザ信号とを重畳させる加算器とを備え、前記
振幅変調回路が前記加算器の出力と前記積分回路の出力
を掛け合わせる乗算回路であることを特徴とする請求項
１８に記載のパルス幅変調回路。