JP3812284B2 - 撮像デバイス用駆動信号発生装置 - Google Patents
撮像デバイス用駆動信号発生装置 Download PDFInfo
- Publication number
- JP3812284B2 JP3812284B2 JP2000139071A JP2000139071A JP3812284B2 JP 3812284 B2 JP3812284 B2 JP 3812284B2 JP 2000139071 A JP2000139071 A JP 2000139071A JP 2000139071 A JP2000139071 A JP 2000139071A JP 3812284 B2 JP3812284 B2 JP 3812284B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- transfer
- signal
- imaging device
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、撮像デバイス用駆動信号発生装置に関し、詳しくは、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用できる撮像デバイス用駆動信号発生装置に関する。
【0002】
【従来の技術】
固体撮像デバイス、とりわけ電荷転送型の代表であるインターライン転送CCD(Charge Coupled Device)は、小型軽量で電力消費も少ないうえ、高精細な画像が得られ、しかも、フレーム読み出しやフィールド読み出し等の多様な撮影モードを備えていることから、電子スチルカメラやムービーカメラといった撮像装置に搭載される撮像デバイスの主流になっている。
【0003】
図7は、N列×M行の画素を有するインターラインCCD(以下、単に「CCD」という。)の構成図である。CCD1は、入射光量に応じた電荷を蓄積するN×M個の光電変換素子2をマトリクス状に二次元配列するとともに、各列間に1本ずつ、全部でN本の垂直転送部3を縦方向に配置して撮像領域4を形成し、さらに、撮像領域4の図面に向かって下側に横方向の水平転送部5を配置して構成する。
【0004】
光電変換素子2に蓄積された信号電荷は、多相駆動の垂直転送クロック(ここでは3相駆動とし、φV1〜φV3の各信号とする。)のいずれかに含まれる読み出し信号(以下「PD信号」という。)に応答して隣接する垂直転送部3に取り込まれ、垂直転送部3の内部をφV1〜φV3に同期して図面の下方向に順次転送される。すべての垂直転送部3の出力端は水平転送部5に接続されており、水平転送部5には、φV1〜φV3に同期して1ライン分の信号電荷が順次に取り込まれる。水平転送部5に取り込まれた信号電荷は、多相駆動の水平転送クロック(ここでは2相駆動とし、φH1及びφH2の各信号とする。)に同期して図面の左方向に順次転送され、水平転送部5の出力端に到達した信号電荷は、同端に設けられた電荷検出部6で電気信号に変換され、アンプ7で増幅された後、端子8からCCD出力として外部に取り出される。
【0005】
光電変換素子2の水平方向の並び(一般に「走査線」又は「ライン」ともいう。)にそれぞれO1、E1、O2、E2、O3、E3、・・・・の便宜的な符号を付すことにする。但し、Oは奇数の略、Eは偶数の略である。O1、O2、O3で奇数ラインを、E1、E2、E3で偶数ラインを示すものとする。インターライン型のCCDは、タイミング信号を変えることにより、フィールド読み出し(「フィールド蓄積」ともいう。)と、フレーム読み出し(「フレーム蓄積」ともいう。)の二つのモードを外部から切替えることができる。フィールド読み出しではCCD出力がO1+E1、O2+E2、O3+E3、・・・・の順番になり、フレーム読み出しでは奇数フレームと偶数フレームの2回に分けてCCD出力が取り出される。すなわち、奇数フレームではCCD出力がO1、O2、O3、・・・・の順番になり、偶数フレームではCCD出力がE1、E2、E3、・・・・の順番になる。
【0006】
一般に、CCD1は、単独のデバイス部品として電子カメラやムービカメラなどの内部基盤に実装され、画像転送に必要なタイミング信号、すなわち、上記の垂直転送クロック(φV1〜φV3)や水平転送クロック(φH1及びφH2)などは、同基盤上に実装された専用の部品(タイミング信号発生用IC;Integrated Circuit)から供給されるようになっている。なお、タイミング信号としては、上記以外にも、例えば、CCD1のチップ基板クロック(いわゆる“SUB”信号)や同基板バイアスなどいろいろあるが本発明と直接の関連がないため、ここでは説明を省略する。
【0007】
図8は、CCD1の垂直転送部3の部分レイアウト概念図である。垂直転送部3は、光電変換素子2の各々ごとにn個の転送電極a*、b*、c*(*は1,2,3、・・・・)を並べてレイアウトされており、nは垂直転送クロックの相数に対応する。すなわち、上述の例では3相駆動であるから、図中上段の光電変換素子2(I1)と3個の転送電極a1、b1、c1で垂直方向の第1の画素を構成し、その下の光電変換素子2(I2)と3個の転送電極a2、b2、c2で垂直方向の第2の画素を構成するという繰り返しが、垂直転送部3の下端まで続く。
【0008】
図9は、光電変換素子2から垂直転送部3への電荷転送動作の概念図であり、電極3(転送電極a*、b*、c*の各々に相当する。)と、その電極3に隣接する光電変換素子2(I*)との横断断面を示す図である。まず、光電変換素子2には外部からの光に応じた電荷(丸付きのプラス記号で示す。)が蓄積されているものとする。この状態では、光電変換素子2の内部にその蓄積電荷量に対応した深さのポテンシャル井戸(以下、単に「井戸」という。)が形成されているが、ゼロないしゼロに近い電圧が与えられた電極3の下には井戸は形成されておらず(図9(a)参照)、両者のポテンシャル差が障壁となって光電変換素子2の内部の蓄積電荷は移動しない。したがって、この状態では光電変換素子2の内部の蓄積電荷はそのまま保持される(又は光が当たり続けていればその量を増加させる)。
【0009】
次に、電極3に正極性の所定の制御電圧(図では便宜的に+5Vとする。)を引加する(図9(b)参照)と、電極3の下には引加電圧の大きさに対応した深さの井戸が形成されるが。この段階の井戸の深さは光電変換素子2の井戸よりも浅くなるように制御される。したがって、両者のポテンシャル差は依然として解消されず、光電変換素子2と垂直転送部3との間は絶縁状態にあり、依然として光電変換素子2の内部の蓄積電荷はそのまま保持される(又は光が当たり続けていればその量を増加させる)。
【0010】
次に、上記よりも高電位の制御電圧(図では便宜的に+10Vとする。)を電極3に引加する(図9(c)参照)と、電極3の下のポテンシャル井戸が深くなり、光電変換装置2の井戸と同等かそれよりも深くなると、両者の障壁がなくなって光電変換素子2の蓄積電荷が垂直転送部3へと流れ込む。
【0011】
垂直転送クロックφV1〜φV3は、このような転送動作を制御するものである。図10は、特に限定しないが3相駆動の場合の垂直転送クロックφV1〜φV3のタイミングチャートであり、1フィールドごとに1水平走査周期(1H)の単位で繰り返される信号波形になっている。図10において、符号Aは光電変換素子2から垂直転送部3への蓄積電荷の取り込み部分を示しており、符号Bは垂直転送部3の内部における電荷転送部分(そのひとつを代表)を示している。これらの部分波形より、光電変換素子2から垂直転送部3への蓄積電荷の取り込み(図9(c)参照)は1フィールドに1回行われ、また、垂直転送部3の内部における電荷転送(図9(b)参照)は1Hごとに行われることが理解される。
【0012】
図11(a)は、上記符号A部分の拡大図、図11(b)は、上記符号B部分の拡大図である。図11(a)において、φV1〜φV3は0Vの状態から各々所定のタイミング(t0、t1、t2)で前記正極性の所定の制御電圧に相当する電位(以下、便宜的に「+5V」とする。)に立ち上がっている。ひとつの信号が+5Vに立ち上がるとき、他のひとつの信号は必ず0Vであり、+5Vの信号が与えられた二つの電極(図8のa*、b*、c*の二つ)の間で垂直方向の電荷転送が行われる。この点は、図11(b)においても同様であり、φV1〜φV3は0Vの状態から各々所定のタイミング(t0′、t1′、t2′)で+5Vに立ち上がり、+5Vの信号が与えられた二つの電極の間で垂直方向の電荷転送が行われる。但し、図11(a)は光電変換素子2から垂直転送部3への蓄積電荷の取り込み動作を行う点で、図11(b)と相違し、φV2は前述の高電位の制御電圧(以下、便宜的に「+10V」とする。)を電極に与えるための特別な高電位信号(PD)を有している。
【0013】
ここで、垂直転送クロック(φV1〜φV3)の信号パラメータ(例えば、信号のタイミング、パルス幅及び電位レベル)は、対象とするCCD1の仕様に合わせてきめ細かく設定しなければならない。撮像性能を最大限に高めるために、光電変換素子2や垂直転送部3の構造等に様々な工夫が凝らされているからであり、その性能を引き出すためには仕様にマッチした最適なタイミング制御が欠かせないからである。なお、水平転送系にも所要のタイミング信号(この例ではφH1及びφH2)が加えられており、これらのタイミング信号についても最適制御が求められるが、水平転送系の速度は垂直転送系に比べて相当に遅く、それほどシビアさが要求されないため、例えば、CCDのファミリー品種について共通のタイミング信号を利用できることもある。
【0014】
以上のことから、従来は、対象のCCD1に適合する垂直転送系のタイミング信号を得るために、特定のタイミング信号発生用ICを選択し、又は新たに製造して当該CCD1と組み合わせて電子カメラ等に搭載していた。
【0015】
【発明が解決しようとする課題】
しかしながら、上記従来の手法にあっては、CCD1の品種ごとに専用のタイミング信号発生用ICを用意する必要があり、コストがかかるうえ、新製品のCCDが登場した場合はそれに適合するタイミング信号発生用ICを新たに開発しなければならず、電子スチルカメラ等の市場投入のタイミングを逸するという問題点があった。
【0016】
したがって、本発明が解決しようとする課題は、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用できる撮像デバイス用駆動信号発生装置を提供することにある。
【0017】
【課題を解決するための手段】
本発明は、電荷転送型の撮像デバイスにおける電荷の転送を制御する多相駆動の転送信号であって、光電変換素子に蓄積された電荷を転送部に取り込むタイミングを指示する取り込みパルスと、前記転送部に取り込まれた電荷を該転送部内で順次転送する各々のタイミングを指示する転送パルスとを含む多相駆動の転送信号を生成する撮像デバイス用駆動信号発生装置であって、前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第1の設定手段と、前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第2の設定手段と、前記撮像デバイスの動作に必要な基準タイミングを示す水平クロックと垂直クロックとを発生する基準クロック発生手段と、前記第1の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記垂直クロックおよび前記水平クロックに同期して出力された第1のパルス信号を生成して出力するPDパルス生成手段と、前記第2の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記水平クロックに同期して出力された第2のパルス信号を生成して出力する垂直転送パルス生成手段と、前記PDパルス生成手段により生成された前記第1のパルス信号と前記垂直転送パルス生成手段により生成された前記第2のパルス信号とを合成して第3のパルス信号を出力する合成手段と、前記多相駆動の転送信号に含まれる複数の転送信号のうち、少なくとも1つの転送信号を前記合成手段により合成された第3のパルス信号とすることにより、前記第1の設定手段により設定されたパルス位置またはパルス幅による取込パルスが前記取り込みタイミングで前記多相駆動の転送信号の部分波形として出力され、前記第2の設定手段により設定されたパルス位置またはパルス幅による転送パルスが前記転送タイミングで前記多相駆動の転送信号の部分波形として出力された転送信号を、前記少なくとも1つの転送信号として出力する制御手段と、を具備したことを特徴とする。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は、撮像デバイスとその駆動系を含む要部構成図である。図において、基準クロック発生回路10は撮像デバイス50の動作に必要な各種タイミング信号の同期をとるための基準クロック信号MCLKを発生する。この基準クロック信号MCLKの周波数は、例えば、撮像デバイス50がNTSC(National Television System Committee)方式の動画像をサポートしている場合、水晶発振器などの高安定な発振素子を用いて作られたNTSC副搬送波fSCの4倍の周波数(4fSC=14.318MHz)であり、あるいは、その周波数fSCをn逓倍した周波数(4fSC/n)である。タイミング発生回路20は、冒頭で説明したタイミング信号発生用ICに相当するもので、本発明の特徴を備えるものである。
【0019】
このタイミング発生回路20は、詳細は後述するが、基準クロック発生回路10からの基準クロック信号MCLKとタイミング情報保持回路(パラメータ保持手段)60からのタイミング情報TDとに基づいて、撮像デバイス50の仕様に適合した各種タイミング信号を発生する。
【0020】
垂直ドライバ回路30及び水平ドライバ回路40はタイミング発生回路20で作られたTTL(Transistor Transistor Logic)レベルの各種タイミング信号を垂直転送系と水平転送系に分けてドライブし、撮像デバイス50の大きな入力端子容量を十分に駆動できる信号パワーにする。なお、垂直転送系と水平転送系とに分けてドライブする理由は、両系の信号周波数が異なる(水平転送系が高い)ために、各々の周波数特性に適合した過不足のない設計を行う必要があるからである。
【0021】
撮像デバイス50は電荷転送型の撮像デバイス、とりわけインターライン転送型CCDと呼ばれるタイプの撮像デバイスであり、特に品種ごとに駆動タイミングが異なる撮像デバイスである。ここで、撮像デバイス50の平面レイアウトを、前述の図7及び図8で示したものと同じとすると、この撮像デバイス50に必要な垂直転送系のタイミング信号はφV1、φV2及びφV3の三つであり、水平転送系のタイミング信号はφH1及びφH2の二つである。なお、これ以外にもチップ基板クロック信号(いわゆる“SUB”信号)や同基板バイアス信号などいろいろあるが、本発明と直接の関連がないため以下の説明では省略する。
【0022】
図2は、タイミング発生回路20の垂直転送系を示す要部構成図である。タイミング発生回路20の垂直転送系は水平クロック発生部21及び垂直クロック発生部22を備えるとともに、垂直転送系の各タイミング信号φV1、φV2及びφV3のそれぞれを個別に発生する三つの信号発生回路23〜25を備える。以下、φV1、φV2及びφV3を総称する場合はφVi(iは1、2又は3;以下同様とする。)で表すことにする。
【0023】
φV2用の信号発生回路24は、垂直転送パルス生成部(波形生成手段)24a、ペデスタル波形生成部(波形生成手段)24b、PDパルス生成部(波形生成手段)24c、選択部(波形合成手段、選択手段)24d及び合成部(波形合成手段)24eを備えている。また、残り二つの信号発生回路(φV1用の信号発生回路23とφV3用の信号発生回路25)は、信号発生回路24からPDパルス生成部24cと合成部24eを省いた構成、すなわち、φV1用の信号発生回路23とφV3用の信号発生回路25は、図示は略すが垂直転送パルス生成部(信号発生回路24の垂直転送パルス生成部24a参照)、ペデスタル波形生成部(信号発生回路24のペデスタル波形生成部24b参照)および選択部(信号発生回路24の選択部24d参照)を備えた構成を有している。
φV2用の信号発生回路24を含む撮像デバイス駆動系各部の機能は以下のとおりである。
<水平クロック発生部21>
水平クロック発生部21は、基準クロック発生回路10からの基準クロック信号MCLKを逓倍して所定周期(1H)の水平クロック信号HCLKを発生する。1Hの値は撮像デバイス50の毎秒あたりの出力フレーム数や垂直方向の有効画素数(すなわち走査線数)によって決まる。
<垂直クロック発生部22>
垂直クロック発生部22は、水平クロック信号HCLKを逓倍して所定周期(1V)の垂直クロック信号VCLKを発生する。1Hと同様に、1Vの値も撮像デバイス50の毎秒あたりの出力フレーム数や水平方向の有効画素数(すなわち1ラインの有効画素数)によって決まる。
【0024】
<垂直転送パルス生成部24a>
垂直転送パルス生成部24aは、水平クロック信号HCLKに同期したパルス信号XViを発生する。重要な点は、このパルス信号XViのパルス位置とパルス幅は、タイミング情報保持回路60からのタイミング情報TDに含まれる垂直転送パルス用パルス位置及びパルス幅指定情報TDV_POS_PW_i(図では「エ」)の値に応じて可変的に設定されることにある。例えば、垂直転送パルス用パルス位置及びパルス幅指定情報TDV_POS_PW_iの値が所定のパルス位置とパルス幅(後述のTc参照)を指定するものであるとき、パルス信号XViは、その値に対応したパルス位置とパルス幅となり、あるいは、垂直転送パルス用パルス位置及びパルス幅指定情報TDV_POS_PW_iの値が上記所定のパルス幅(後述のTc)よりも狭いパルス幅(後述のTf)を指定するものであるとき、パルス信号XViは、その値に対応したパルス幅となる。
【0025】
したがって、パルス信号XViは、その繰り返し周期を水平クロック信号HCL Kの1Hに合わせて固定的に設定するが、そのパルス位置とパルス幅については、そのときの垂直転送パルス用パルス位置及びパルス幅指定情報TDV_POS_PW_iの値に応じて能動的に設定するから、結局、垂直転送パルス生成部24aで発生するパルス信号XViのパルス位置とパルス幅は、任意値の設定が可能なフリーパラメータになる。
【0026】
<ペデスタル波形生成部24b>
ペデスタル波形生成部24bは、垂直転送パルス生成部24aに比べてより多くの極性変化のタイミング(電圧値)を設定することができるように構成されており、ペデスタル波形生成部24bは水平クロック信号HCLK及び垂直クロック信号VCLKに同期したペデスタル波形信号PEDを発生する。重要な点は、このペデスタル波形信号PEDの波形が外部から制御できるようになっていることにある。波形の制御パラメータは極性とその極性変化のタイミングであり、必要な制御情報はタイミング情報保持回路60からのタイミング情報TDに含まれる波形指定情報TDPED_i(図では「オ」)によって与えられる。例えば、波形指定情報TDPED_iにより、所定のタイミングで正極性となり、所定時間経過後のタイミングで0Vとなるような制御パラメータが与えられたとすると、この場合、ペデスタル波形信号PEDは、指定されたとおりの波形、すなわち、所定のタイミングで正極性となり、その後、所定時間経過後に0Vとなる波形を示すこととなる。
【0027】
したがって、ペデスタル波形信号PEDは、その繰り返し周期を水平クロック信号HCLKの1H及び垂直クロック信号VCLKの1Vに合わせて固定的に設定するが、その極性や極性の変化タイミングについては、そのときの波形指定情報TDPED_iの情報内容に応じて能動的に設定するから、結局、ペデスタル波形生成部24bで発生するペデスタル波形信号PEDの波形(の極性とその極性変化のタイミング)は、任意値の設定が可能なフリーパラメータになる。ここで、ペデスタル波形生成部24bは、もうひとつの信号(セレクト信号SEL)を発生する。このセレクト信号SELは、垂直クロック信号VCLKに同期し、上記の波形指定情報TDPED_iの情報内容に応じて一の論理レベル(以下、便宜的に「Hレベル」とする。)と他の論理レベル(以下、便宜的に「Lレベル」とする。)に変化する信号であり、例えば、波形指定情報TDPED_iが負極性又は0Vを指定している間ではHレベル、正極性を指定している間ではLレベルとなる信号である。このセレクト信号SELは、選択部24dの入力切り換えに用いられ、選択部24dはセレクト信号SELがHレベルのとき一方の入力INaを選択し、Lレベルのとき他方の入力INbを選択する。
【0028】
<PDパルス生成部24c>
PDパルス生成部24cは、水平クロック信号HCLK及び垂直クロック信号VCLKに同期したパルス信号PDを発生する。重要な点は、このパルス信号PDのパルス位置とパルス幅は、タイミング情報保持回路60からのタイミング情報TDに含まれるPD用パルス位置及びパルス幅指定情報TDPD_POS_PW_i(図では「カ」)の値に応じて可変的に設定されることにある。例えば、PD用パルス位置及びパルス幅指定情報TDPD_POS_PW_iの値が所定のパルス位置とパルス幅(後述のTe参照)を指定するものであるとき、パルス信号PDは、その値に対応したパルス位置とパルス幅となる。
【0029】
したがって、パルス信号PDは、その繰り返し周期を水平クロック信号HCLKの1H及び垂直クロック信号VCLKの1Vに合わせて固定的に設定するが、そのパルス位置とパルス幅については、そのときのPD用パルス位置及びパルス幅指定情報TDPD_POS_PW_iの値に応じて能動的に設定するから、結局、PDパルス生成部24cで発生するパルス信号PDのパルス位置とパルス幅は、任意値の設定が可能なフリーパラメータになる。
【0030】
<選択部24d>
選択部24dは、ペデスタル波形生成部24bからのセレクト信号SELの論理状態に応じて二つの入力INa、INbを択一的に選択し、その入力信号を合成部24eに出力する。前記のとおり、選択部24dはセレクト信号SELがHレベルのとき一方の入力INaを選択し、Lレベルのとき他方の入力INbを選択するから、選択部24dは、SEL=Hレベルのときに、垂直転送パルス生成部24aからのパルス信号XViを選択して合成部24eに出力し、SEL=Lレベルのときに、選択部24dはペデスタル波形生成部24bからのペデスタル波形信号PEDを選択して合成部24eに出力する。
【0031】
<合成部24e>
合成部24eは、選択部24dからの出力信号(ペデスタル波形信号PED)と、PDパルス生成部24cからの出力信号(パルス信号PD)とを合成し、撮像デバイス50に必要な垂直転送クロックのひとつであるφViを生成して垂直ドライバ回路30に出力する。
【0032】
<タイミング情報保持回路60>
タイミング情報保持回路60は、φVi(φV1〜φV3)の生成に必要なパラメータ情報、すなわち、タイミング情報TDを保持する。このタイミング情報TDは、φV2用の指定情報(TDV_POS_PW_2、TDPED_2及びTDPD_POS_PW_2:図では「エ」、「オ」及び「カ」)、φV1用の指定情報(TDV_POS_PW_1及びTDPED_1:図では「ア」及び「イ」)並びにφV3用の指定情報(TDV_POS_PW_3及びTDPED_3:図では「キ」及び「ク」)を含み、これらの情報は、タイミング情報保持回路60の内部に、例えば、リードオンリーメモリやフラッシュメモリ等の半導体メモリによって不揮発的に保持され、又はディップスイッチやワイヤードプログラム等のハード的手法によって保持されている。若しくは、ダイナミックランダムアクセスメモリ等の揮発性半導体メモリを備え、このメモリにCPU(central processing unit)などの制御ブロックから必要な都度、所要の情報を書き込むようにしてもよい。
【0033】
図3は、上記三つの信号発生回路23、24、25の内部主要波形を示すタイミングチャートである。この図において、XV1はφV1用の信号発生回路23における選択部(不図示)の出力波形、XV2はφV2用の信号発生回路24における選択部24dの出力波形、XV3はφV3用の信号発生回路25における選択部(不図示)の出力波形であり、また、PDはφV2用の信号発生回路24におけるPDパルス生成部24cの出力波形である。図からも理解されるように、XV1〜XV3は1フィールド内で1水平走査周期(1H)を単位に繰り返す信号波形になっており、PDは1フィールドの所定期間(図ではフィールド先頭の1H;符号C参照)で1回発生する、つまり1垂直走査周期(1V)を単位に繰り返す信号波形になっている。
【0034】
図4の左側の波形は、図3のフィールド先頭期間(符号C参照)に含まれるXV2とPDの拡大図である。当該期間において、XV2は1H周期の一対のパルスP1、P3を有している。一対のパルスP1、P3の各立ち上がりタイミング(パルス位置)は1Hの始まりであり、パルスP1のパルス幅はTc、パルスP3のパルス幅はTcよりも狭いTfである。これらの信号パラメータは、前記のとおり、タイミング情報保持回路60からのタイミング情報TDに含まれるφV2用の指定情報(特にTDV_POS_PW_2とTDPED_2)によって可変的に設定されたものである。また、PDは、ひとつのパルスP2を有しており、このパルスP2の立ち上がりタイミング(パルス位置)は1Hの始まりから所定時間Td経過後であり、パルスP2のパルス幅はTeである。これらの信号パラメータは、前記のとおり、タイミング情報保持回路60からのタイミング情報TDに含まれるφV2用の指定情報(特にTDPD_POS_PW_2)によって可変的に設定されたものである。なお、図では、一対のパルスP1、P3の各立ち上がりタイミング(パルス位置)を1Hの始まりとしているが、始まりに限定されず任意のタイミングでもよく、または、1つのパルスが複数の1Hをまたぐようなパルス位置及びパルス幅とすることも可能である。
【0035】
図4の右側の波形は、図3のフィールド先頭期間(符号C参照)における合成部24eの出力波形であり、選択部24dが入力INbを選択している時のXV2であるペデスタル波形生成部24bの出力信号(ペデスタル波形信号PED)及びPDに基づいて生成されたφV2の最終波形(垂直ドライバ回路30に出力される波形)を示している。この図において、φV2は、例えば、1Hの始まりで立下るとともに、時間Tcの経過後に立ち上がる第1パルスP1′と、1Hの始まりから時間Tdの経過後に立ち上がる第2パルスP2′と、次1Hの始まりで立下るとともに、時間Tfの経過後に立ち上がる第3パルスP3′とを有する。
【0036】
これらのパルスP1′〜P3′を有する波形部分は、撮像デバイス50の電荷一斉取り込み(光電変換素子から垂直転送部への蓄積電荷の取り込み)に重要な部分であり、一般に撮像デバイス50の品種ごとに差が出る部分でもある。例えば、仕様の違いによって、Tc、Td、Te又はTfの値が異なったり、P1、P2又はP3の電位レベルが異なったり、P1又はP3の立下るタイミングが異なったりする。このような品種ごとの要求を満たすために、従来の技術では、その要求に対応した専用の駆動系(タイミング信号発生用IC)を用意しなければならないという不都合があった。
【0037】
本実施の形態においては上記不都合はなく、ひとつのタイミング信号発生回路20を汎用的に用いて対応することができる。その理由は、垂直転送系の多相クロック信号(φV1〜φV3)の生成に必要な単位信号(例えば、φV2にあっては、XV2、PED及びPD)を個別に生成する回路ブロック(垂直転送パルス生成部24a及びペデスタル波形生成部24b並びにPDパルス生成部24c)を備えるとともに、さらに、これらの回路ブロックによって作られた単位信号を適宜に選択して合成する回路ブロック(選択部24d及び合成部24e)を備え、且つ、上記単位信号の信号パラメータを任意に指定するためのタイミング情報TDを保持する回路ブロック(タイミング情報保持回路60)を備えたからであり、撮像デバイス50の仕様に合ったタイミング情報TDをタイミング情報保持回路60に保持させるだけで、当該撮像デバイス50の品種に適合したφV1〜φV3を生成できるからである。したがって、本実施の形態によれば、タイミング発生回路20を様々な品種の撮像デバイス50に共通に使用でき、開発コストや在庫コストの大幅な削減を図ることができるという格別のメリットが得られる。
【0038】
なお、上記の実施の形態では、タイミング情報保持回路60をタイミング発生回路20と別ブロックとしているが、これに限定されない。ひとつのブロックにまとめてもよい。また、タイミング情報保持回路60を設けずに、出荷時等に、直接、垂直転送パルス生成部24a及びペデスタル波形生成部24b並びにPDパルス生成部24cに対してタイミング情報TDを固定的に設定するようにしてもよい。
【0039】
また、以上の実施の形態では、撮像デバイス50の電荷一斉取り込みに関与する波形部分への限定的な適用を示したが、本発明の思想はこれに制限されない。当該波形部分以外(図3におけるC部以降の各1H期間)にも適用可能である。例えば、撮像デバイス50の使い方によっては、フレームレートを落としていわゆる間引き転送を行う場合があり、この間引き転送では1H期間内で複数(例:1/2の間引きでは二つ)の垂直転送パルスを発生しなければならないから、この間引き転送動作についても、品種に対する依存性が高いということができる。さらに、画素(特にカラーフィルター)の構成によっては、奇数ラインと偶数ラインで間引きの割合が異なる場合もあり得るため、この点においても品種に対する依存性が高いということができる。したがって、以下に説明する変形例においては、1H期間内で任意数の垂直転送パルスを発生させること、及び/又は、その数を奇数ラインと偶数ラインで異ならせることを可能とする。
【0040】
図5は、その要部構成図であり、図2の垂直転送パルス生成部24aの代わりに用いられる垂直転送パルス生成部(波形生成手段)24a′の構成図である。この垂直転送パルス生成部24a′は、奇数ライン垂直転送パルス生成部24f、偶数ライン垂直転送パルス生成部24g及び選択部24hを含み、奇数ライン垂直転送パルス生成部(第1波形生成部)24fと偶数ライン垂直転送パルス生成部(第2波形生成部)24gは、実質的に図2の垂直転送パルス生成部24aと同等の構成を備える。すなわち、この変形例は、図2の垂直転送パルス生成部24aを二つ組み合わせ、且つ、各々を奇数ライン用、偶数ライン用に特化するとともに、その出力を奇数ラインと偶数ラインのタイミングで切り換えるための選択部24hを備えたものである。
【0041】
当該変形例の場合、タイミング情報保持回路60に保持されるタイミング情報TDは、奇数ライン用と偶数ライン用の情報を含み、このタイミング情報TDを適切に設定することにより、1H期間内で任意数の垂直転送パルスを発生させることができ、さらに、その数を奇数ラインと偶数ラインで異ならせることができる。図6は、その波形例を示す図であり、(a)は1ライン間引き時の垂直転送波形例、(b)は奇数ラインと偶数ラインのライン数を異ならせた場合の垂直転送波形例である。タイミング情報保持回路60に適切なタイミング情報TDを保持させることにより、(a)又は(b)若しくはそれ以外の間引き波形を自在に発生させることができる。
【0042】
【発明の効果】
本発明によれば、前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅と、前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を前記撮像デバイスの仕様に応じて任意に設定することにより、この設定されたパルス位置またはパルス幅に対応する各々のパルス波形が、水平クロックまたは垂直クロックに同期して転送信号の部分波形として出力されるようにしたので、信号波形の生成自由度がより高められるため、仕様の異なる様々な品種の固体撮像デバイスに共通的に使用でき、仕様の異なる様々な品種に適した信号波形を生成することができる撮像デバイス用駆動信号発生装置を提供することができる。
【図面の簡単な説明】
【図1】実施の形態の撮像デバイスとその駆動系を含む要部構成図である。
【図2】タイミング発生回路の垂直転送系を示す要部構成図である。
【図3】三つの信号発生回路の内部主要波形を示すタイミングチャートである。
【図4】図3の要部波形図及び合成部の出力波形図である。
【図5】他の実施の形態の垂直転送パルス生成部の構成図である。
【図6】1ライン間引き時の垂直転送波形図及び奇数ラインと偶数ラインでライン数を異ならせた場合の垂直転送波形波形図である。
【図7】N列×M行の画素を有するインターラインCCDの構成図である。
【図8】CCDの垂直転送部の部分レイアウト概念図である。
【図9】光電変換素子から垂直転送部への電荷転送動作の概念図である。
【図10】3相駆動の場合の垂直転送クロック(φV1〜φV3)のタイミングチャートである。
【図11】図10の符号A部分及び符号B部分の拡大図である。
【符号の説明】
φV1〜φV3 垂直転送クロック(タイミング信号)
PD 高電位信号(構成波形)
PED ペデスタル波形信号(構成波形)
TD タイミング情報(動作パラメータ)
XV1 出力波形(構成波形)
24a 垂直転送パルス生成部(波形生成手段)
24a′ 垂直転送パルス生成部(波形生成手段)
24b ペデスタル波形生成部(波形生成手段)
24c PDパルス生成部(波形生成手段)
24d 選択部(波形合成手段、選択手段)
24e 合成部(波形合成手段)
24f 奇数ライン垂直パルス生成部(第1波形生成部)
24g 奇数ライン垂直パルス生成部(第2波形生成部)
24h 選択部(波形合成手段)
50 撮像デバイス
60 タイミング情報保持回路(パラメータ保持手段)
Claims (7)
- 電荷転送型の撮像デバイスにおける電荷の転送を制御する多相駆動の転送信号であって、光電変換素子に蓄積された電荷を転送部に取り込むタイミングを指示する取り込みパルスと、前記転送部に取り込まれた電荷を該転送部内で順次転送する各々のタイミングを指示する転送パルスとを含む多相駆動の転送信号を生成する撮像デバイス用駆動信号発生装置であって、
前記光電変換素子に蓄積された電荷の転送部への取り込みを指示する取込パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第1の設定手段と、
前記転送部に取り込まれた電荷の該転送部内での転送を指示する転送パルスのパルス位置またはパルス幅を、前記撮像デバイスの仕様に応じて任意に設定する第2の設定手段と、
前記撮像デバイスの動作に必要な基準タイミングを示す水平クロックと垂直クロックとを発生する基準クロック発生手段と、
前記第1の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記垂直クロックおよび前記水平クロックに同期して出力された第1のパルス信号を生成して出力するPDパルス生成手段と、
前記第2の設定手段により設定されたパルス位置またはパルス幅に対応するパルス波形が前記水平クロックに同期して出力された第2のパルス信号を生成して出力する垂直転送パルス生成手段と、
前記PDパルス生成手段により生成された前記第1のパルス信号と前記垂直転送パルス生成手段により生成された前記第2のパルス信号とを合成して第3のパルス信号を出力する合成手段と、
前記多相駆動の転送信号に含まれる複数の転送信号のうち、少なくとも1つの転送信号を前記合成手段により合成された第3のパルス信号とすることにより、前記第1の設定手段により設定されたパルス位置またはパルス幅による取込パルスが前記取り込みタイミングで前記多相駆動の転送信号の部分波形として出力され、前記第2の設定手段により設定されたパルス位置またはパルス幅による転送パルスが前記転送タイミングで前記多相駆動の転送信号の部分波形として出力された転送信号を、前記少なくとも1つの転送信号として出力する制御手段と、
を具備したことを特徴とする撮像デバイス用駆動信号発生装置。 - 前記光電変換素子に蓄積された電荷の転送部への取り込みタイミングで出力される前記第1の信号波形の極性または極性変化のタイミングを、前記撮像デバイスの仕様に応じて任意に設定する第3の設定手段と、
前記第3の設定手段により設定された極性または極性変化のタイミングに対応する信号波形が前記垂直クロックおよび前記水平クロックに同期して出力された第4のパルス信号を生成して出力するペデスタル波形生成手段と、
前記垂直転送パルス生成手段により生成された前記第2のパルス信号と、前記ペデスタル波形生成手段により生成された前記第4のパルス信号のいずれかを、前記垂直クロックおよび前記水平クロックに同期して選択する選択手段と、
を備え、
前記合成手段は、前記選択手段により選択された前記第2のパルス信号または前記第4のパルス信号と、前記垂直転送パルス生成手段により生成された前記第2のパルス信号とを合成して第3のパルス信号を出力することを特徴とする請求項1記載の撮像デバイス用駆動信号発生装置。 - 前記多相駆動の転送信号は、3相駆動による3つの転送信号を含み、
前記第2の設定手段および前記ペデスタル波形生成手段および前記選択手段は、前記3つの転送信号の各々に対応して設けられていることを特徴とする請求項2記載の撮像デバイス用駆動信号発生装置。 - 前記多相駆動の転送信号は、3相駆動による3つの転送信号を含み、
前記第1の設定手段および前記PDパルス生成手段および前記合成手段は、前記3つの転送信号のうちの1つに対して設けられていることを特徴とする請求項1または2記載の撮像デバイス用駆動信号発生装置。 - 前記撮像デバイスは、光電変換素子に蓄積された電荷を垂直転送部に取り込んだ後に、この垂直転送部に転送された電荷を水平転送部に転送するように構成された撮像デバイスであり、
前記多相駆動の転送信号は、前記垂直転送部における電荷の転送を制御する信号であることを特徴とする請求項1乃至4記載の撮像デバイス用駆動信号発生装置。 - 前記垂直転送パルス生成手段は、所定の設定情報に基づいて所定の転送期間内に任意数の転送パルスを出力することを特徴とする請求項1乃至5記載の撮像デバイス用駆動信号発生装置。
- 前記垂直転送パルス生成手段は、所定の設定情報に基づいて奇数ラインに配置された前記光電変換素子に対応する転送パルスと、奇数ラインに配置された前記光電変換素子に対応する転送パルスとで異なる数の転送パルスを出力することを特徴とする請求項1乃至6記載の撮像デバイス用駆動信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139071A JP3812284B2 (ja) | 2000-05-11 | 2000-05-11 | 撮像デバイス用駆動信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139071A JP3812284B2 (ja) | 2000-05-11 | 2000-05-11 | 撮像デバイス用駆動信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320635A JP2001320635A (ja) | 2001-11-16 |
JP3812284B2 true JP3812284B2 (ja) | 2006-08-23 |
Family
ID=18646584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139071A Expired - Fee Related JP3812284B2 (ja) | 2000-05-11 | 2000-05-11 | 撮像デバイス用駆動信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812284B2 (ja) |
-
2000
- 2000-05-11 JP JP2000139071A patent/JP3812284B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001320635A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100361945B1 (ko) | 고체 이미징 장치 | |
JP4582198B2 (ja) | 固体撮像装置、撮像装置、固体撮像装置の駆動方法 | |
JP5076635B2 (ja) | イメージセンサ | |
JP3213529B2 (ja) | 撮像装置 | |
JP3906496B2 (ja) | 固体撮像装置およびその駆動方法、並びにカメラ | |
JPH0715672A (ja) | 固体撮像装置および駆動方法 | |
EP0449210B1 (en) | Electronic zooming device | |
JP6025348B2 (ja) | 信号伝送装置、光電変換装置および撮像システム | |
JP2006345472A (ja) | 画像信号処理装置、それを備えた撮像装置及び画像信号処理方法 | |
JP3812284B2 (ja) | 撮像デバイス用駆動信号発生装置 | |
JPH10200908A (ja) | 固体撮像装置 | |
JPH09135390A (ja) | 撮像装置 | |
JPH11146408A (ja) | 固体撮像装置及びその電荷読み出し方法 | |
JP2003158659A (ja) | 撮像装置 | |
JP2002290836A (ja) | 固体撮像素子及びその駆動方法 | |
JP3485745B2 (ja) | 固体撮像装置 | |
JP2004328314A (ja) | 固体撮像素子の駆動方法およびその駆動装置並びに固体撮像装置および撮像装置モジュール | |
JP2000312312A (ja) | 固体撮像装置 | |
JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2000350097A (ja) | 固体撮像装置 | |
JP2614263B2 (ja) | 固体撮像素子カメラ | |
JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
JP2931531B2 (ja) | 固体撮像装置 | |
JPH09191432A (ja) | 撮像装置 | |
JP2618962B2 (ja) | 固体撮像素子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050701 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |