JP3809573B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3809573B2 JP3809573B2 JP2000173567A JP2000173567A JP3809573B2 JP 3809573 B2 JP3809573 B2 JP 3809573B2 JP 2000173567 A JP2000173567 A JP 2000173567A JP 2000173567 A JP2000173567 A JP 2000173567A JP 3809573 B2 JP3809573 B2 JP 3809573B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- block
- counter signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置に係り、特に、高精細な表示装置および高駆動周波数の表示装置に関する。
【０００２】
【従来の技術】
図２は、従来の表示装置の一般的構成を示す図である。液晶表示装置やプラズマディスプレイパネルなどの従来の表示装置は、図２に示すように、画素２５が行方向にｎ０ｌ個、列方向にｎ０ｒ個だけマトリクス状に配列した表示パネル２６を備えた表示モジュール２１と、表示モジュール２１を制御する表示制御装置２２と、画像信号を発生する画像発生装置２４とを備えている。
【０００３】
表示パネル２６において、駆動周波数ｆＨで画像を表示するとき、表示モジュール２１に送られる信号は、周期１／ｆＨ毎にｎ０ｌ×ｎ０ｒ個だけ必要になり、表示制御装置２２から表示モジュール２１に信号を送るための信号クロック周波数ｆｓは、数式１のようになる。ここでは、帰線期間などは、考慮しないことにする。
【０００４】
【数１】
信号クロック周波数は、画素数および駆動周波数に比例するので、表示装置の高精細化による画素数の増大や高速駆動に伴い、信号クロック周波数が増大する。
【０００５】
次に、データ信号の書き込みについて、アクティブマトリクス型液晶表示装置を例にとって説明する。
【０００６】
図３は、従来の表示装置の系統構成および表示パネル内の構成を示す図である。従来のアクティブマトリクス型液晶表示装置は、図３に示すように、画素４８がマトリクス状に配列した表示パネル３６と信号ドライバ３７と走査ドライバ３８と共通電極ドライバ３９とを備えた表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、画像信号を発生する画像発生装置３４とを備えている。
【０００７】
信号ドライバ３７には、信号線４２が接続され、走査ドライバ３８には、走査線４１ａ，４１ｂ，４１ｃ，４１ｄ，…が接続され、共通電極ドライバ３９には、共通電極線４３が接続されている。画素４８には、薄膜トランジスタ(ＴＦＴ)４７と容量素子４５と液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して信号線４２に接続され、対向信号電極は、共通電極線４３に接続されている。
【０００８】
液晶４６に電圧を印加する駆動方法は、以下に説明するように線順次走査である。走査ドライバ３８によって、走査線４１ａ，４１ｂ，４１ｃ，４１ｄ，…にアドレス信号が順次に印加され、走査される。アドレス信号が印加された走査線に接続されている１行全てのＴＦＴ４７は、オンになり、信号ドライバ３７によって信号線４２に印加された電位と共通電極ドライバ３９によって共通電極線４３に印加された電位との電位差が液晶４６および容量素子４５に印加される。
【０００９】
行方向にｎ０ｌ個の画素４８があり、すなわちｎ０ｌ本の走査線がある表示パネル３６を駆動周波数ｆＨで線順次走査駆動する場合、周期１／ｆＨで全走査線を走査するため、走査線１本当りにアドレス信号が与えられる時間、すなわちデータ信号書き込み時間ｔｓは、数式２のようになる。ここでは、帰線期間などは、考慮しないことにする。
【００１０】
【数２】
したがって、データ信号書き込み時間は、走査線数および駆動周波数に反比例する。すなわち、表示装置の高精細化による走査線数の増大や高速駆動化に伴って、データ信号書き込み時間は、減少し、信号データの書き込み不足などの問題が生じやすくなる。
【００１１】
【発明が解決しようとする課題】
以上のように、従来の表示装置では、表示モジュールの画素数の増大や駆動周波数の増大に伴って信号クロック周波数が増大する。そのため、消費電力が増大するとともに、高速動作が可能なＩＣが要求される。
【００１２】
また、線順次走査駆動を利用した表示装置では、行方向の画素数の増大や駆動周波数の増大に伴って、１行を選択する時間が減少する。結果として、信号を書き込む時間が減少する。
【００１３】
さらに、精細度の増大に伴って、配線に伴う面積の画素面積に対する比率が増大し、開口率が低下する。
【００１４】
本発明の目的は、信号クロック周波数を低下させ、信号書き込み時間を増大させ、開口率を上げ、高精細表示かつ高速動画表示が可能な表示装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、上記目的を達成するために、画像信号を発生する画像発生装置と、ｎ(ｎは２以上の自然数)個の複数画素を１ブロック単位とし、前記ブロック毎に前記画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路を有する表示制御装置と、前記ブロック単位中の前記複数画素を同時に選択し、前記表示制御装置で重み付けされた空間周波数の異なる前記特定パターンから重みの大きな特定パターンを選択してフィールドシーケンシャル駆動方法で複数個加え合わせて画像を表示する表示モジュールとを備えた表示装置を提案する。
【００１６】
前記演算回路は、ブロック毎に画像信号から空間周波数の異なるＮ個の特定パターンを重み付けして発生させる手段であり、表示モジュールが、特定パターンをＮp(Ｎより小さく、かつ２以上の自然数)個加え合わせて画像を表示する手段である。
【００１７】
また、特定パターンを加え合わせる個数Ｎpを変更する手段として圧縮率調整装置を備えることもできる。
【００１８】
さらに、ブロックによって加え合わせる特定パターンの種類の数を変更する手段として高圧縮演算回路を備えてもよい。
【００１９】
本発明は、また、表示モジュールが、画素をマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号線を接続し、画素が、信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、同一の行に含まれる画素に備えられた前期対向信号電極には共通の対向信号線を接続した表示装置を提案する。
【００２０】
本発明は、さらに、表示モジュールが、画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号共通線を接続し、対向信号共通線には対向信号線を接続し、画素は信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、異なるブロックに含まれる画素に備えられた対向信号電極には異なる対向信号線を接続した表示装置を提案する。
【００２１】
本発明は、表示モジュールが、画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号共通線を接続し、対向信号共通線には対向信号線を接続し、画素は信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、異なるブロックに含まれる画素に備えられた対向信号電極には異なる対向信号線を接続し、同一のブロックに含まれて異なる行の画素に備えられた対向信号電極にはそれぞれ異なる対向信号線を接続した表示装置を提案する。
【００２２】
ブロックの行方向の画素数は、ブロックの列方向の画素数よりも多いことがある。
【００２３】
ブロックを形成する複数画素の組み合わせも、可変とすることができる。
【００２４】
表示モジュールが、投射型ディスプレイであり、投射型ディスプレイが、特定パターンを表示する投射パターン表示源と、パターン表示素子とを備え、パターン表示素子が、透明電極が形成された一対の基板と透明電極上に形成された光導電層と一対の基板に狭持された液晶層とを備える。
【００２５】
表示モジュールは、特定パターンを順次表示し画像を加え合わせて表示する手段として構成してもよい。
【００２６】
表示モジュールは、また、特定パターンを画素内で演算し加え合わせて画像を表示する手段とすることも可能である。
【００２７】
この場合、表示モジュールは、画素をマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、共通電極ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、共通電極ドライバには共通電極線を接続し、各画素には特定パターンを加え合わせる加減算器を備え、加減算器には特定パターンを加え合わせる個数Ｎpに等しい数の信号線を接続して形成する。
【００２８】
パネルは、より具体的には、画素に液晶を備えた液晶パネルであり、各画素には信号線を介して送られる信号をホールドする容量素子を、特定パターンを加え合わせる個数Ｎp個以上備え、容量素子と液晶の容量とを結合する手段を備える。
【００２９】
画素を構成するそれぞれの回路が、デジタル信号のサンプルホールド手段と、アナログ信号のサンプルホールド手段とを備えることができる。
【００３０】
デジタル信号のサンプルホールド手段にホールドされた信号に応じて、アナログ信号のサンプルホールド手段にホールドされた信号を書き換え、同一のブロックに含まれる画素には、同一の信号を与えるようにする。
【００３１】
画像発生装置が、演算回路を含む場合もあり、表示制御装置が、演算回路を含む場合もあり、表示モジュールが、演算回路を有することもある。
【００３２】
表示モジュールの代表的なものとしては、液晶モジュールがある。
【００３３】
【発明の実施の形態】
図１は、本発明による表示装置の全体構成を示すブロック図および動作原理を示す図である。ＭＰＥＧ(Moving Picture Experts Group)やＪＰＥＧ(Joint Photographic Experts Group)などの画像圧縮技術に利用されている直交変換を画像に施すと、図１(ｂ)に示すように、その画像の中のあるブロックが形成する画像７は、種々の空間周波数成分を持つ特定パターン６の重み付き線形和で表現できる。
【００３４】
通常、画像には、空間相関があるため、空間周波数の低い特定パターンの重みが大きく、空間周波数の高い特定パターンの重みは、小さくなる。重みの小さい特定パターンは、画像にとって重要な情報ではないため、その特定パターンを省略しても画像に大きな影響を与えず、画像は、ほとんど劣化しない。この特性を利用して、情報量を圧縮できる。
【００３５】
例えば、行方向にｎｌ個の画素、列方向にｎｒ個の画素からなるブロックに直交変換を施した場合は、ｎｌ×ｎｒ個の特定パターンが存在するが、この特定パターンのうちＮp個の特定パターンを用いて画像を再現できるとすると、１つの特定パターンには、１つの重みの情報が対応するため、情報量がＮp／(ｎｌ×ｎｒ)に圧縮されたことになる。
【００３６】
本発明の表示装置は、図１(ａ)に示すように、空間周波数の異なる特定パターン６を１ないし複数個加え合わせて画像８を表示する(図１(ｃ)参照)表示モジュール１と、表示モジュール１を制御する表示制御装置２と、ブロック毎に画像信号７から空間周波数の異なる特定パターン６を重み付けして発生させる(図１(ｂ)参照)演算回路３と、画像信号７を発生する画像発生装置４とを備えている。本発明の表示装置においては、重み付けされた空間周波数の異なる特定パターンを表示装置上で加え合わせて画像を形成するため、信号クロック周波数ｆｓは、以下に説明するように減少する。
【００３７】
ｎｌ×ｎｒの画素からなる１つのブロックが１つの特定パターンを形成するときは、そのブロックには、１つの重み付けの信号が対応する。そのため、画素が行方向にｎ０ｌ個、列方向にｎ０ｒ個ある表示パネルには、(ｎ０ｌ×ｎ０ｒ)／(ｎｌ×ｎｒ)個の信号が必要となる。画像を再現するために、全ブロックがＮp個の特定パターンを必要とすると、表示モジュールには、１つの画像につきＮp×(ｎ０ｌ×ｎ０ｒ)／(ｎｌ×ｎｒ)個の信号が必要となる。この信号が周期１／ｆＨ毎に必要となるため、信号クロック周波数ｆｓは、数式３のようになる。
【００３８】
【数３】
数式１と数式３とを比較すると、信号クロック周波数がＮp／(ｎｌ×ｎｒ)倍だけ減少していることが分かる。
【００３９】
次に、データ信号書き込み時間ｔｓについて考える。本発明では、行方向にｎｌ個、列方向にｎｒ個の画素からなるブロック単位で書き込むため、ｎｌ行分の画素をまとめて走査する。１つの画像を再現するために、この走査をＮp回繰り返して画像を再現するので、データ信号書き込み時間は、数式４のようになる。
【００４０】
【数４】
したがって、ｎｌ＞Ｎpのとき、データ信号書き込み時間が増大する。また、本発明では、ｎｌ行分の画素をまとめて走査するため、複数の行で走査線を共有でき、開口率を上げることができる。
【００４１】
図４は、本発明により画素上で特定パターンを表示する原理を説明する図である。図４では、行方向に２個、列方向に２個、合計４個の画素１４ａ，１４ｂ，１４ｃ，１４ｄを１つのブロックとして扱う場合が示されている。１つの画素には、信号線１１ａまたは１１ｂに接続された信号電極１３ａと、対向信号線１２ａまたは１２ｂに接続された対向信号電極１３ｂとからなる画素電極１３がある。
【００４２】
図４(ａ)に示すように、信号線１１ａ，１１ｂに電圧ａ１を印加し、対向信号線１２ａ，１２ｂに電圧−ａ０を印加すると、図４(ｅ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がａ０＋ａ１の電圧が印加される。
【００４３】
図４(ｂ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ２，−ａ２を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，−ａ０を印加すると、図４(ｆ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２の電圧が印加される。
【００４４】
図４(ｃ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ３，ａ３を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，ａ０を印加すると、図４(ｇ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ３，ａ０＋ａ３，ａ０−ａ３，ａ０−ａ３の電圧が印加される。
【００４５】
図４(ｄ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ４，−ａ４を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，ａ０を印加すると、図４(ｈ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ４，ａ０−ａ４，ａ０−ａ４，ａ０＋ａ４の電圧が印加される。
【００４６】
ここで、画素電極１３に印加される電圧の絶対値がａ０＋ａｊ(ｊ＝１,２,３,４)である画素を白色、同じくａ０−ａｊである画素を灰色として識別すると、図４(ｅ)ないし(ｈ)が示すように、空間周波数の異なる特定パターンが表示できていることが分かる。
【００４７】
本明細書では、便宜上、このようにして特定パターンを形成する方法を「特定パターン表示法」と呼ぶことにする。
【００４８】
次に、図１の演算回路３における空間周波数の異なる特定パターンの発生方法と、表示モジュール１において空間周波数の異なる特定パターンを１ないし複数個加え合わせる方法について、表示パネルとして液晶パネルを使用した液晶表示装置を例にとって説明する。
【００４９】
本発明は、空間相関を利用するため、近隣の画素で１ブロックを形成する。ここでは、図４に示すように、行方向に２個，列方向に２個の２×２の画素を１ブロックとして説明する。
【００５０】
図５は、液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの決定の様子を示す図である。はじめに、画像発生装置から送られてきた画素１４ａ，１４ｂ，１４ｃ，１４ｄの階調信号ｘａ，ｘｂ，ｘｃ，ｘｄより、液晶の透過率―電圧特性に基づいて、液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを図５に示すように決定する。この電圧を、便宜上ここでは、「目標電圧」と呼ぶ。
【００５１】
次に、この「目標電圧」より、下記の計算によって、特定パターンの重みａｊ(ｊ＝１,２,３,４)を求める。
【００５２】
【数５】
【００５３】
【数６】
ＶＭＡＸは、図５に示すように、「目標電圧」の最大値である。例えば、液晶パネルが図５に示すようなノーマリブラックの透過率−電圧特性を示す場合は、階調信号の最大値ｘＭＡＸに対応した透過率ＴＭＡＸを与える電圧がＶＭＡＸである。ＴＭＡＸは、透過率−電圧特性における最大透過率である必要はないが、最大透過率に近いほど高い輝度が得られる。
【００５４】
数式５は、直交変換の１つであるアダマール変換を模した変換であり、アダマール変換と同様に、空間周波数の異なる特定パターンの重み付けを実行できる。
【００５５】
このようにして空間周波数の異なる特定パターンの重みを求める方法を、便宜上、「擬似直交変換法」と呼ぶことにする。
「擬似直交変換法」によって求めたａｊ(ｊ＝１,２,３,４)およびａ０を、図４ですでに説明したように、「特定パターン表示法」によって画素内の電極に印加すると、図４(ｅ)ないし(ｈ)が示すような空間周波数の異なる特定パターンを形成できる。
【００５６】
この特定パターンの１つ１つを、１つのフレームから分けられたサブフレームに割り当て、フィールドシーケンシャル駆動方式で特定パターンを順次に表示し、特定パターンを加え合わせる。
【００５７】
具体的には、以下のように加え合わせる。４つの特定パターン全てをフィールドシーケンシャル駆動方式で順次に表示すると、各画素の実効値電圧は、数式７のようになる。
【００５８】
【数７】
ただし、Ｎp＝４である。数式７に数式５および数式６を代入すると、Ｖａ′＝Ｖａ，Ｖｂ′＝Ｖｂ，Ｖｃ′＝Ｖｃ，Ｖｄ′＝Ｖｄとなり、「目標電圧」に等しい電圧を印加できる。すなわち、特定パターンをフィールドシーケンシャル駆動方式で表示すると、原画像を再現できる。
【００５９】
数式５による重み付けの結果、ａ２とａ４がａ１とａ３に比べて十分に小さいとき、ａ２に対応する特定パターン(図４(ｆ))と、ａ４に対応する特定パターン(図４(ｈ))を省略しても画像に大きな影響を与えない。
【００６０】
そこで、ａ２に対応する特定パターンとａ４に対応する特定パターンとを省略したとき、各画素の実効値電圧は、数式８のようになる。
【００６１】
【数８】
ただし、Ｎp＝２である。このように、４つの画素に対して、２つの特定パターンの加え合わせで表示すると、信号クロックは、半分に減少できる。
【００６２】
ここでは、ａ１とａ３とに対応する特定パターンをフィールドシーケンシャル駆動方式で表示することを例としてあげたが、重みの大きい特定パターンをフィールドシーケンシャル駆動方式で表示することで、原画像に近い画像を表示できる。
【００６３】
ところで、数式５において適切な重み付けを実行できるように、ａ１＞０を条件とすると、Ｖｉ＞ＶＭＡＸ／√２ (ｉ＝ａ,ｂ,ｃ,ｄ)でなければならない。
また、特定パターンを形成するためには、ａ０＞ａｊである必要があるが、この条件より、Ｖｉ＜ＶＭＡＸが要求される。すなわち、数式９を満たす必要がある。
【００６４】
【数９】
以上のように、各ブロック毎に「擬似直交変換法」によって空間周波数の異なる特定パターンの重みを求め、「特定パターン表示法」によって大きな重みを持つ特定パターンをフィールドシーケンシャル駆動方式で表示し画像を表示する方法を、便宜上、「擬似直交変換表示法」と呼ぶ。
【００６５】
この「擬似直交変換表示法」によって信号クロック周波数を低下させ、しかも、データ信号書き込み時間の増大を実現し、高精細かつ高速駆動可能な表示装置を提供できる。
【００６６】
【実施形態１】
図６は、本発明による表示装置の実施形態１の構成を示す図である。本実施形態１の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【００６７】
本実施形態１の液晶表示装置は、図６に示すように、複数画素を１ブロック単位としブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。表示モジュール３１は、画素４８がマトリクス状に配列した液晶パネル３６と、信号ドライバ３７と、走査ドライバ３８と、対向信号ドライバ３５とを含んでいる。
【００６８】
信号ドライバ３７には、信号線４２が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，…が接続され、対向信号ドライバ３５には、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄ，…が接続されている。
【００６９】
画素４８には、薄膜トランジスタ(ＴＦＴ)４７と、容量素子４５と、液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して、信号線４２に接続され、対向信号電極は、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄ，…のいずれかに接続されている。
【００７０】
また、列方向に順に、赤色(Ｒ)を呈する画素と緑色(Ｇ)を呈する画素と青色(Ｂ)を呈する画素とが並んでいる。すなわち、信号線４２Ｒ１，４２Ｒ２，４２Ｒ３，…のいずれかに接続された画素は、Ｒ画素であり、信号線４２Ｇ１，４２Ｇ２，４２Ｇ３，…のいずれかに接続された画素は、Ｇ画素であり、信号線４２Ｂ１，４２Ｂ２，…のいずれかに接続された画素は、Ｂ画素である。
【００７１】
図７は、本実施形態１の液晶パネルの構成を説明する画素部分の断面構造を示す図である。液晶パネルは、信号電極６８と対向信号電極６９と絶縁膜６３，６４と配向膜６５とを備えた基板６２と、基板６２に対向配置されカラーフィルタ６６と配向膜６５とを備えた基板６７と、基板６２と基板６７とに挟まれた液晶７０と、基板６２および基板６７の液晶７０に面しない面上に形成された偏光板６１とからなる。
【００７２】
基板６２および基板６７としては、厚みが０．７ｍｍのガラス基板を使用した。基板６２上には、アモルファスシリコンを用いてＴＦＴ(図示せず)を作製した。信号電極６８および対向信号電極６９には、クロムモリブデン(ＣｒＭｏ)を使用した。絶縁膜６３，６４は、窒化珪素からなり、膜厚をそれぞれ０．２μｍ，０．８μｍとした。画素数は、１２８０×３×１０２４個とした。配向膜６５は、膜厚を８０ｎｍとし、その表面には、液晶を配向させるためのラビング処理を施した。
【００７３】
図６の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、加え合わせる特定パターンを選択した。
【００７４】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要がある。また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素でブロックを形成し、その複数画素の空間相関を利用する。
【００７５】
したがって、図６において、画素４８ａ，４８ｂ，４８ｃ，４８ｄの行方向に２個、列方向に２個の２×２の画素を１ブロックとした。同様にして、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１ブロックとした。以下同様にして、全ての画素をブロック単位で扱った。
【００７６】
各ブロック毎に、すでに説明した「擬似直交変換法」によって、図４(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
その４つの特定パターンのうち、加え合わせる特定パターンとして３つを選択した。
【００７７】
このとき、図６に示すように、同一の行にある全ての画素４８は、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄのいずれか１本に接続されており、その画素の対向信号電極には、全て同一の電圧が供給される。
したがって、例えば、対向信号線４４ａ，４４ｂにそれぞれ、−ａ０，−ａ０を印加すると、対向信号線４４ａ，４４ｂが接続されている２行に含まれるブロックが表示できる特定パターンは、図４(ｅ)および(ｆ)のみである。
【００７８】
同様に、対向信号線４４ａ，４４ｂにそれぞれ、−ａ０，ａ０を印加すると、表示できる特定パターンは、図４(ｇ)および(ｈ)のみである。
したがって、図４(ｅ)または(ｆ)と図４(ｇ)または(ｈ)とは、同じ行に含まれるブロックでは、同時に表示できない。
【００７９】
そのため、４つの特定パターンのうち３つを選択する際には、ほとんどのブロックで重みが最小となる空間周波数の最も高い特定パターンである図４(ｈ)以外の３つの特定パターン図４(ｅ)ないし(ｇ)を選択した。
【００８０】
選択された３つの特定パターンを図６における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【００８１】
例えば、図４(ｅ)ないし(ｇ)に示した特定パターンの重みがそれぞれ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックでは、ａ１′，ａ２′，ａ３′であり、画素４８ｅ，４８ｆ，４８ｇ，４８ｈからなるブロックでは、ａ１″，ａ２″，ａ３″であるとする。
【００８２】
図６における走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれ、ａ１′，ａ１′の電圧を供給し、信号線４２Ｂ１，４２Ｂ２には、それぞれ、ａ１″，ａ１″の電圧を供給し、対向信号線４４ａ，４４ｂには、それぞれ、−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成し、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、全てａ０＋ａ１″となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成する。
【００８３】
同様に、走査線４１ａによって選択されている全てのブロックは、図４(ｅ)ないし(ｆ)に示すような特定パターンのいずれかを形成する。
【００８４】
次に、走査線４１ｃにアドレス信号が与えられ、選択された２行に含まれるブロックは、同様に特定パターンを形成する。
【００８５】
以下同様にして、走査する。
【００８６】
全走査線の走査が終了し、再び走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれ、ａ２′，−ａ２′の電圧を供給し、信号線４２Ｂ１，４２Ｂ２には、それぞれ、ａ２″，−ａ２″の電圧を供給し、対向信号線４４ａ，４４ｂには、それぞれ、−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれ、ａ０＋ａ２′，ａ０−ａ２′，ａ０＋ａ２′，ａ０−ａ２′となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成し、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、それぞれ、ａ０＋ａ２″，ａ０−ａ２″，ａ０＋ａ２″，ａ０−ａ２″となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【００８７】
同様にして、全走査線を走査し、再び走査線４１ａにアドレス信号が与えられたとき、同様に信号を供給すると、選択されたブロックは、図４(ｇ)に示すような特定パターンを形成する。
【００８８】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせることにより、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【００８９】
このとき、４つの画素に対して、３つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を３／４に減少させることができた。
【００９０】
また、走査線を、２行で共有しているため、図３に示す線順次駆動法の場合に比べ、開口率も向上した。
【００９１】
【実施形態２】
図８は、本発明による表示装置の実施形態２の構成を示す図である。本実施形態２の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【００９２】
本実施形態の液晶表示装置は、図８に示すように、画素４８がマトリクス状に配列した液晶パネル３６と信号ドライバ３７と走査ドライバ３８と対向信号ドライバ３５とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【００９３】
信号ドライバ３７には、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，…が接続され、対向信号ドライバ３５には、対向信号共通線４４Ｒ１，４４Ｇ１，４４Ｂ１，４４Ｒ２，…が接続されている。
【００９４】
画素４８には、ＴＦＴ４７と容量素子４５と液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…のいずれかに接続され、対向信号電極は、対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…のいずれかに接続されている。
【００９５】
対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…は、それぞれ、対向信号共通線４４Ｒ１，４４Ｇ１，４４Ｂ１，４４Ｒ２，…のいずれかに接続されている。
【００９６】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【００９７】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要があり、また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素でブロックをする。
【００９８】
そのため、画素４８ａ，４８ｂ，４８ｃ，４８ｄの２×２の画素を１ブロックとし、同様に、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１ブロックとし、以下同様にして、全ての画素をブロック単位で扱った。
【００９９】
ここで、同じ行かつ同じブロックに属する画素４８ａの液晶と画素４８ｂの液晶のみが共通の対向信号線４４ａＧに接続されている。すなわち、各ブロック毎に対向信号線が独立に配線されている。
【０１００】
この点において、実施形態２は、同じ行の全ての画素に共通の対向信号線を配線した実施形態１と大きく異なる。
【０１０１】
本実施形態２の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０１０２】
図８の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、特定パターンを選択した。
【０１０３】
各ブロック毎に、すでに説明した「擬似直交変換法」によって、図４(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
その４つの特定パターンのうち、重みの大きい２つを選択した。
【０１０４】
ここで、本実施形態２では、実施形態１と異なり、各ブロック毎に対向信号線が用意されているため、図４(ｅ)ないし(ｈ)に示すような全ての特定パターンを、同じ行に含まれるブロックにおいても同時に表示できる。
【０１０５】
そのため、実施形態１では、３つの特定パターンを選択したが、本実施形態２では、２つのみの特定パターンを加え合わせることによって、同様の画質で画像を表示できる。
【０１０６】
選択した２つの特定パターンを、図８における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【０１０７】
この方法は、実施形態１と同様であるため、一例を簡単に取り上げ説明する。例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックにおいて、図４(ｅ)および(ｆ)に示すような特定パターンの重みが他の２つの特定パターンの重みより大きく、その重みがそれぞれａ１′およびａ２′とする。
【０１０８】
図８における走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれａ１′，ａ１′の電圧を供給し、対向信号共通線４４Ｇ１，４４Ｇ２には、それぞれ−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成する。
【０１０９】
同様に、走査線４１ａによって選択されている全てのブロックは、図４(ｅ)ないし(ｈ)に示すような特定パターンのいずれかを形成する。
【０１１０】
同様にして、全走査線の走査が終了し、再び走査線４１ａにアドレス信号が与えられたとき、同様に適切に電圧を供給することによって、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれ、ａ０＋ａ２′，ａ０−ａ２′，ａ０＋ａ２′，ａ０−ａ２′となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【０１１１】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせることにより、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【０１１２】
このとき、４つの画素に対して、２つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を半分に減少させることができた。
【０１１３】
なお、本実施形態２では、２×２の画素を１つのブロックとして取り扱ったが、ブロックが４×４や８×８の画素からなる場合についても、本質的に何ら変わらない。
【０１１４】
例えば、４×４の画素を１つのブロックとした場合、１６個の特定パターンが生じるが、そのうち８個程度のパターンを選択すれば、画質の劣化がなく、画像を表示できる。
【０１１５】
この場合も、１６個の画素に対して、８個の特定パターンを加え合わせて表示するので、信号クロック周波数は、線順次駆動走査法に比べ、半分に低下する。
【０１１６】
【実施形態３】
図９は、本発明による表示装置の実施形態３の構成を示す図である。本発明による実施形態３は、図９に示すように、圧縮率調整装置８１が加えられた以外は、実施形態２に同じである。
【０１１７】
したがって、圧縮率調整装置８１の機能について説明する。
【０１１８】
実施形態２では、特定パターンを加え合わせる個数Ｎpが２に固定されていたが、本実施形態３の圧縮率調整装置８１は、特定パターンを加え合わせる個数Ｎpを可変とする機能を持つ。
【０１１９】
例えば、「擬似直交変換法」によって、あるブロックの特定パターンの重みがａ１＞ａ３＞ａ２＞ａ４であったとする。ここで、Ｎp＝３の場合は、１つのフレームを３つのサブフレームに分け、ａ１，ａ３，ａ２のそれぞれに対応する特定パターンを順次表示する。または、Ｎp＝１の場合は、１つのフレームで、ａ１に対応する特定パターンを表示する。
【０１２０】
サブフレームの数は、加え合わせる特定パターン数Ｎpによって変化するため、それに応じて走査ドライバ３８が走査周波数を調整し、対応する。
【０１２１】
例えば、加え合わせる特定パターン数Ｎpが増大すれば、サブフレームも増大するため、走査周波数を増大させて対応する。
【０１２２】
また、数式６が示すように、対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…に与える電圧ａ０も特定パターン数Ｎpによって変化するので、それに応じて、対向信号ドライバ３５が電圧ａ０を調整し、対応する。
【０１２３】
以上に説明したように、圧縮率調整装置８１によって特定パターンを加え合わせる個数Ｎpを可変とすることにより、Ｎpの少ない低信号クロック周波数モード、すなわち低消費電力モードと、Ｎpの多い高画質モードとをユーザが選択可能な液晶表示装置を提供できる。
【０１２４】
【実施形態４】
図１０は、本発明による表示装置の実施形態４の構成を示す図である。本発明による実施形態４は、図１０に示すように、高圧縮演算回路８２が加えられた以外は、実施形態２に同じである。
【０１２５】
高圧縮演算回路８２の機能について説明する。人の眼は、赤色や緑色の解像度に比べて、青色の解像度に対して敏感ではないため、Ｂ画素において加え合わせる特定パターンの種類をＲ画素やＧ画素における特定パターンの種類より少なくしても、画質の劣化を感じにくい。
【０１２６】
そのため、Ｒ画素やＧ画素からなるブロックについては、２種類の特定パターンを表示したのに対し、Ｂ画素からなるブロックについては、図４(ｅ)に示す特定パターンのみを表示した。
【０１２７】
これにより、Ｂ画素からなるブロックについては、「擬似直交変換法」の数式５においてａ１のみを求めれば良く、演算が簡単化される。高圧縮演算回路８２が、この演算を担当し、演算回路３３の負担を軽減できる。
【０１２８】
ただし、加え合わせる特定パターン数Ｎpをブロック毎に変化させることはできない。なぜなら、Ｎpによってサブフレーム数が変化するが、同じ行に含まれるブロックは、走査線４１ａ，４１ｃ，…が共通であるため、ブロックによって走査周波数を変化させることはできない。
【０１２９】
そのため、Ｒ画素およびＧ画素からなるブロックの加え合わせる特定パターン数Ｎpに合わせ、Ｂ画素からなるブロックでは、図４(ｅ)に示す特定パターンを２回表示した。
【０１３０】
以上のように、ブロックによって、加え合わせる特定パターンの種類の数が可変となる演算回路を持つと、Ｂ画素からなるブロックでは、図４(ｅ)に示すような特定パターンのみを表示でき、演算回路３３の負担を軽減できる。
【０１３１】
【実施形態５】
図１１は、本発明による表示装置の実施形態５の構成を示す図である。 本実施形態５の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【０１３２】
本実施形態５の液晶表示装置は、図１１に示すように、画素４８がマトリクス状に配列した液晶パネル３６と、信号ドライバ３７と、走査ドライバ３８と、対向信号ドライバ３５とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【０１３３】
信号ドライバ３７には、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，４１ｅ，…が接続され、対向信号ドライバ３５には、対向信号共通線４４が接続されている。
【０１３４】
画素４８には、ＴＦＴ４７と、容量素子４５と、液晶４６に電圧を印加するための図示しない信号電極および対向信号電極とが備えられており、信号電極は、ＴＦＴ４７を介して、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…のいずれかに接続され、対向信号電極は、対向信号線４４'に接続されている。対向信号線４４'は、対向信号共通線４４に接続されている。
【０１３５】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【０１３６】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要があり、また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素で１ブロックを構成する。
【０１３７】
本実施形態５では、例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックのように、行方向に４個，列方向に１個の４×１の画素を１ブロックとした。この１ブロックの構成は、２×２の画素を１ブロックとした実施形態２とは異なる。
【０１３８】
４×１のブロック内の各画素には、それぞれ独立して対向信号線４４'が配線され、それぞれの対向信号線４４'は、それぞれ独立して対向信号共通線４４に接続され、各画素にそれぞれ独立した対向信号電圧を供給できる。
【０１３９】
本実施形態５の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０１４０】
図１２は、４×１のブロックにおいて特定パターンを表示する原理を説明する図である。図１２では、行方向に４個、列方向に１個、合計４つの画素１４ａおよび１４ｂおよび１４ｃおよび１４ｄを１つのブロックとして扱う場合が示されている。
【０１４１】
１つの画素には、信号線１１に接続された信号電極１３ａと、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄのいずれかに接続された対向信号電極１３ｂとからなる画素電極１３がある。
【０１４２】
図１２(ａ)に示すように、信号線１１に電圧ａ１を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄに電圧−ａ０を印加すると、図１２(ｅ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がａ０＋ａ１の電圧が印加される。
【０１４３】
図１２(ｂ)に示すように、信号線１１に電圧ａ２を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，ａ０，−ａ０，ａ０を印加すると、図１２(ｆ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２の電圧が印加される。
【０１４４】
図１２(ｃ)に示すように、信号線１１に電圧ａ３を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，−ａ０，ａ０，ａ０を印加すると、図１２(ｇ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ３，ａ０＋ａ３，ａ０−ａ３，ａ０−ａ３の電圧が印加される。
【０１４５】
図１２(ｄ)に示すように、信号線１１に電圧ａ４を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，ａ０，ａ０，−ａ０を印加すると、図１２(ｈ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ４，ａ０−ａ４，ａ０−ａ４，ａ０＋ａ４の電圧が印加される。
【０１４６】
ここで、画素電極１３に印加される電圧の絶対値がａ０＋ａｊ(ｊ＝１,２,３,４)である画素を白色、同じくａ０−ａｊである画素を灰色として識別すると、図１２(ｅ)ないし(ｈ)が示すように、空間周波数の異なる特定パターンが表示できていることが分かる。
【０１４７】
図１１の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、特定パターンを選択した。各ブロック毎に、すでに説明した「擬似直交変換法」によって、図１２(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
【０１４８】
その４つの特定パターンのうち、重みの大きい３つを選択した。選択した３つの特定パターンを、図１１における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【０１４９】
この方法は、実施形態１と同様であるため、一例を簡単に取り上げ説明する。例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックにおいて、図１２(ｅ)および(ｇ)および(ｈ)の重みが他の特定パターンのそれより大きく、その重みがそれぞれａ１′およびａ３′およびａ４′とする。
【０１５０】
図１１における走査線４１ａおよび４１ｃの２本の走査線に同時にアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む４行が選択されているとき、信号線４２Ｇ１にａ１′の電圧を供給し、対向信号共通線４４Ｇ１ａ，４４Ｇ１ｂ，４４Ｇ１ｃ，４４Ｇ１ｄには、それぞれ−ａ０，−ａ０，−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図１２(ｅ)に示すような特定パターンを形成する。
【０１５１】
同様に、走査線４１ａおよび４１ｃによって選択されている全てのブロックは、図１２(ｅ)ないし(ｈ)に示すような特定パターンのいずれかを形成する。
【０１５２】
同様にして、全走査線の走査が終了し、再び走査線４１ａおよび４１ｃにアドレス信号が与えられたとき、同様に適切に電圧を供給することによって、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれａ０＋ａ３′，ａ０＋ａ３′，ａ０−ａ３′，ａ０−ａ３′となって、この４つの画素からなるブロックは、図１２(ｇ)に示すような特定パターンを形成する。
【０１５３】
同様にして、全走査線の走査が終了し、再び走査線４１ａおよび４１ｃにアドレス信号が与えられたとき、図１２(ｈ)に示すような特定パターンを形成する。
【０１５４】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせると、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【０１５５】
このとき、４つの画素に対して、３つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を３／４に減少させることができた。
【０１５６】
同時に、４行毎に走査したのに対し、３つのサブフレームによって表示したので、数式２と数式４との比較から分かるように、データ信号書き込み時間を４／３倍に増大させることができた。
【０１５７】
このように、ブロックの行方向の画素数を列方向の画素数より多くすることによって、ブロックの行方向の画素数と列方向の画素数とが等しい場合に比べ、信号クロック周波数の減少率(Ｎp／(ｎｌ×ｎｒ))が同じ場合においても、データ信号書き込み時間の増大の効果を得やすくなる。
【０１５８】
特に、本実施形態５のようにブロックの列方向の画素数が１個の場合は、ｎｌ×ｎｒ＝ｎｌとなるため、加え合わせる特定パターン数Ｎpがブロックを形成する画素数より小さければ、数式２および数式４から分かるように、信号クロック周波数の減少の効果と、データ信号書き込み時間の増大の効果とが同時に得られる。
【０１５９】
なお、図１１に示した液晶パネル３６においては、例えば、画素４８ａと４８ｂのように、共通の走査線および信号線に接続されている画素には、同一の信号電圧を印加することになるが、対向信号電圧は、それぞれ独立に供給できる。
【０１６０】
そのため、本実施形態５では、４×１の画素を１つのブロックとして扱ったが、２×１のブロック，２×２のブロック，４×４のブロックなども可能である。
【０１６１】
例えば、２×２のブロックの場合、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１つのブロックとして扱い、走査線４１ａにアドレス信号が与えられ、画素４８ｅ，４８ｆ，４８ｇ，４８ｈからなるブロックを含む２行が選択されているとき、信号線４２Ｒ１，４２Ｒ２にそれぞれａ２，−ａ２の電圧を供給し、対向信号共通線４４Ｒ１ａ，４４Ｒ１ｂ，４４Ｒ２ａ，４４Ｒ２ｂに−ａ０の電圧を供給すると、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、それぞれａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【０１６２】
このように２×２からなる画素を１つのブロックとして扱った場合にも特定パターンを表示でき、画像を表示できる。
【０１６３】
これにより、２×２のブロックと４×１のブロックというように、ブロックを形成する画素数が同じ場合には、そのブロックをリアルタイムに変更できる。すなわち、画像によって、２×２のブロックとして扱うのか、４×１のブロックとして扱うのかを切り換えできる。
【０１６４】
通常、４×１のブロックの場合は、２×２のブロックの場合に比べて、画質の劣化は大きいが、データ信号書き込み時間は増大できる。
【０１６５】
そのため、画質を優先するときは、２×２のブロックで扱えば良い。
【０１６６】
また、通常２×２のブロックで処理している場合、その２×２のブロック内の画素に全て同じ信号を与え、その２×２のブロックを１つの画素とみなして処理する場合には、４×４のブロックでの処理に切り換えることが可能である。
【０１６７】
なぜなら、４×４のブロック内に含まれる２×２のブロックには、同一の信号を送るため、実質的には２×２のブロックの処理と等価なためである。
【０１６８】
これにより、通常は、２×２のブロックで処理し、全画面で動画を表示する場合のように解像度が低い画像を表示する場合には、上記のようにして４×４のブロックで処理することにより、効率良く対応できる。
【０１６９】
【実施形態６】
図１３は、本発明による表示装置の実施形態６の構成を示す図である。本発明による実施形態６は、図６における液晶パネル３６を、図１３に示される液晶パネルとした以外は、実施形態１と同じである。また、本実施形態６の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。ただし、ポリシリコンを用いてＴＦＴを作製した。したがって、液晶パネル３６の構成と信号書き込みのタイミングについて説明する。
【０１７０】
ブロック５１１は、同一のアナログ信号走査線５０２およびアナログ信号線５０３に接続されたｎｌ個の画素５１０からなる。画素５１０は、デジタル信号走査線５００およびデジタル信号線５０１に接続された第１トランジスタ５０４と、第１容量素子５０７と、アナログ信号走査線５０２に接続された第２トランジスタ５０５と、アナログ信号線５０３に接続された第３トランジスタ５０６と、第２容量素子５０８と、液晶５０９と、第４トランジスタ５１２とからなる。
【０１７１】
第１トランジスタ，第２トランジスタ，第３トランジスタは、ｎチャネル型のＭＯＳトランジスタであり、第４トランジスタは、ｐチャネル型のＭＯＳトランジスタである。
【０１７２】
第１容量素子５０７および第２容量素子５０８は、図示しない共通配線との間に形成されている。
【０１７３】
第１トランジスタ５０４は、デジタル信号走査線５００により選択され、デジタル信号線５０１の信号をサンプルし、第１容量素子５０７にホールドする。デジタル信号線５０１の信号は、基本的に２値であり、一方は、第２トランジスタ５０５のしきい電圧より低く、他方は、そのしきい値よりも高い。
【０１７４】
第１トランジスタ５０４および第１容量素子５０７は、１ビットメモリとして動作し、第２トランジスタ５０５および第４トランジスタ５１２の動作を制御する。
【０１７５】
第２トランジスタ５０５は、第１容量素子５０７の電圧に応じて、オンオフ制御される。第２トランジスタ５０５は、オン動作時には、アナログ信号走査線５０２における選択パルスによって、第３トランジスタ５０６の動作を制御する。
【０１７６】
第３トランジスタ５０６は、アナログ信号走査線５０２により、第２トランジスタ５０５を介して選択され、アナログ信号線５０３の信号をサンプルし、第２容量素子５０８にホールドし、液晶５０９に電圧を印加する。
【０１７７】
第４トランジスタは、第１トランジスタと相補的に動作し、動作時に、第２容量素子５０８および液晶５０９に書き込まれた電荷を放出する。
【０１７８】
予めデジタル信号走査線５００およびデジタル信号線５０１により1ビットデータを各画素の第１容量素子５０７に書き込んだ後、アナログ信号走査線５０２およびアナログ信号線５０３により、液晶５０９に電圧を印加する。
【０１７９】
ブロック５１１内の各画素の液晶５０９は、1ビットデータに応じてアナログ信号線５０３の信号ないし、共通配線の電圧が印加される。
【０１８０】
次に、信号書き込みのタイミングについて説明する。
１ビットデータのマッピングと液晶５０９に印加するアナログ信号の書き込みのタイミングは、以下のようないくつかのタイミングがある。
【０１８１】
１)画面全体に１ビットデータをマッピングした後、ライン毎にブロックを選択して同一の信号をブロック内の各画素に印加する。
【０１８２】
２)i(ｉは自然数)番目のブロック内の各画素に１ビットデータをマッピングした後、同じくi番目のブロック内の各画素に同一の信号を印加する。
【０１８３】
３)i番目からj番目までのブロックの各画素に１ビットデータをマッピングした後、同じくi番目からj(ｊはｉより大きい自然数)番目までのブロックにおいてライン毎にブロックを選択して同一の信号をブロック内の各画素に印加する。
【０１８４】
４)１ビットデータのマッピングとアナログ信号の書き込みは、別々のアナログ信号走査線の接続されたブロックにおいては、同時に実行する。
これによりデータ信号書き込み時間を長くでき、高精細化を容易にする効果がある。
【０１８５】
以上のように、１ビットのデジタルデータを各画素にマッピングした後に、ブロックにおいて"１"の状態にある画素全てに同一のにアナログ信号を印加する構成とすると、任意のサイズのブロックを形成できる。
【０１８６】
この方式により、実施形態５のようにブロックの行方向の画素数を列方向の画素数より多くでき、信号クロック周波数を低下させる効果とデータ信号書き込み時間を増大する効果とが得られる。
【０１８７】
【実施形態７】
図１４は、本発明による表示装置の実施形態７すなわち投射型ディスプレイの構成を示す図である。本発明による実施形態７は、図６における表示モジュール３１として、図１４に示される投射型ディスプレイとした以外は、実施形態１と同じである。したがって、投射型ディスプレイについて説明する。
【０１８８】
図１４に示すように、投射型ディスプレイは、パターン書き込みＣＲＴ４０１と、書き込み光学系４０２と、パターン表示素子４１０と、投影光源４０６と、投影光学系４０７と、偏光ビームスプリッタ４０８と、スクリーン４０９とからなる。
【０１８９】
パターン表示素子４１０は、透明電極(図示せず)が形成された２枚のガラス基板４１１と、透明電極上に形成された光導電層４０３と、光導電層４０３上に形成された誘電体ミラー層４０４と、２枚のガラス基板４１１に挟まれた液晶層４０５とからなる。
【０１９０】
パターン書き込みＣＲＴ４０１上には、１フレームから分けられたサブフレーム毎に、図４(ｅ)ないし(ｈ)に示すような特定パターンが順次表示される。
【０１９１】
この特定パターンは、書き込み光学系４０２を経て光導電層４０３に転写される。光導電層４０３では、転写された特定パターンの光強度にしたがって電気伝導率の平面分布が生じる。その電気伝導率の値に応じて液晶層４０５に印加される電圧が制御される。
【０１９２】
一方、投影光源４０６の光は、偏光ビームスプリッタ４０８を経て液晶層４０５を透過し、誘電体ミラー層４０４で反射され、再び液晶層４０５を透過するため、この光は、液晶層４０５によって制御される。
【０１９３】
その結果、誘電体ミラー層４０４で反射された反射光は、特定パターンの光強度に応じて制御される。
【０１９４】
続いて、この反射光は、ビームスプリッタ４０８を通過し、投影光学系４０７によってスクリーン４０９に投影される。
【０１９５】
この系において、液晶層４０５に印加される電圧は、複数の特定パターンが順次に転写されることによって生じた実効値である。そのため、スクリーン４０９上に結ばれる像は、これまでの実施形態と同様に所望の映像となる。
【０１９６】
本実施形態７によれば、パターン書き込みＣＲＴ４０１が表示する画像は、特定パターンに限られており、簡便なＣＲＴを利用できる。
【０１９７】
また、パターン書き込みを液晶モジュールで実行するのではなく、高速駆動ＣＲＴで実行するため、画質を向上するために加え合わせる特定パターン数を増大することが可能である。
【０１９８】
なお、投射パターン表示源としては、パターン書き込みＣＲＴ４０１に限らず、シリコン基板またはガラス基板上に形成された通常のアクティブマトリクス液晶表示装置を用いたとしても、本発明による表示原理を適用できることは、いうまでもない。
【０１９９】
【実施形態８】
図１５は、本発明による表示装置の実施形態８の構成を示す図である。本実施形態８の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【０２００】
本実施形態８の液晶表示装置は、図１５に示すように、画素４８がマトリクス状に配列した液晶パネル３６と信号ドライバ３７と走査ドライバ３８と共通電極ドライバ３９とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【０２０１】
信号ドライバ３７には、信号線２１３が接続され、走査ドライバ３８には、第１走査線２１１および第２走査線２１２が接続され、共通電極ドライバ３９には、共通電極線２１４が接続されている。
【０２０２】
画素４８には、加減算器２２０と容量素子２０８と液晶２０７に電圧を印加するための信号電極(図示せず)および共通電極(図示せず)とが備えられており、信号電極は、加減算器２２０を介して信号線２１３に接続され、共通電極は、共通電極線２１４に接続されている。
【０２０３】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【０２０４】
本実施形態８の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０２０５】
図１６は、図１５の加減算器２２０の構成および動作を説明する図である。加減算器２２０には、第１ＴＦＴ２０１と第２ＴＦＴ２０２と第３ＴＦＴ２０４と第４ＴＦＴ２０５と第５ＴＦＴ２０６と容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄとが備えられている。容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄの電荷容量は、全て等しく、Ｃｓｉｇである。
【０２０６】
容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄは、第１ＴＦＴ２０１を介して、それぞれ信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに接続され、また第２ＴＦＴ２０２および第３ＴＦＴ２０４を介して共通線２１４に接続され、また第５ＴＦＴ２０６を介して液晶２０７および容量素子２０８に接続される。
【０２０７】
図１６(ｂ)におけるｔ１のとき、第２走査線２１２にアドレス信号が与えられ、第１ＴＦＴ２０１および第３ＴＦＴ２０４および第４ＴＦＴ２０５が選択されると、信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに与えられた電圧が、それぞれ容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに保持される。
【０２０８】
同時に、容量素子２０８および液晶２０７に蓄えられていた電荷がリセットされる。
【０２０９】
ここで、信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに与える電圧を、それぞれＶａ′，Ｖｂ′，Ｖｃ′，Ｖｄ′とすると、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに蓄えられる電荷は、全体でＣｓｉｇ(Ｖａ′＋Ｖｂ′＋Ｖｃ′＋Ｖｄ′)となる。
【０２１０】
続いて、図１６(ｂ)におけるｔ２のとき第１ＴＦＴ２０１および第３ＴＦＴ２０４および第４ＴＦＴ２０５がオフし、ｔ３のとき第１走査線２１１にアドレス信号が与えられ、第２ＴＦＴ２０２および第５ＴＦＴ２０６が選択されると、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに蓄えられていた電荷Ｃｓｉｇ(Ｖａ′＋Ｖｂ′＋Ｖｃ′＋Ｖｄ′)が、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄ，２０８および液晶２０７に再分配される。
【０２１１】
ここで、液晶２０７の電荷容量をＣｌｃ、容量素子２０８の電荷容量をＣｓｔｇとすると、液晶２０７に印加される電圧Ｖｌｃは、数式１０のようになる。
【０２１２】
【数１０】
以上のように、液晶２０７には、信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに与えられた電圧の和に比例した電圧が印加される。
【０２１３】
次に、図１５の演算回路３３において、空間周波数の異なる特定パターンに重み付けを実行する方法について説明する。
【０２１４】
本実施形態８では、画素内の加減算器を利用して、空間周波数の異なる特定パターンを加え合わせるため、演算回路３３では、数式５による「擬似直交変換法」ではなく、一般的な直交変換であるアダマール変換を利用する。
【０２１５】
ここでは、図１５の画素４８ａ，４８ｂ，４８ｃ，４８ｄからなる、行方向に２個、列方向に２個の２×２のブロックを例にとって説明する。
【０２１６】
はじめに、画像発生装置から送られてきた画素４８ａ，４８ｂ，４８ｃ，４８ｄの階調信号ｘａ，ｘｂ，ｘｃ，ｘｄより、液晶の透過率―電圧特性に基づいて、液晶に印加すべき「目標電圧」Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを図５に示すように決定する。
【０２１７】
このとき、「擬似直交変換法」では、数式９を満たす必要があったが、本実施形態８では、その必要がない。そのため、液晶の透過率−電圧特性には、図５に示すような急峻な特性は、要求されない。
【０２１８】
次に、「目標電圧」Ｖａ，Ｖｂ，Ｖｃ，Ｖｄに数式１１に示すアダマール変換を施して、特定パターンの重みａｊ(ｊ＝１,２,３,４)を求める。
【０２１９】
【数１１】
【０２２０】
【数１２】
ここで、係数Ｃ０は、通常のアダマール変換と異なるが、これは、数式１０に示すように、逆変換が通常のアダマール変換と異なるためである。
【０２２１】
図１７は、得られた重みａｊと特定パターンとの関係を示す図である。
重みａ１に対応する特定パターンは、図１７(ａ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ１，ａ１，ａ１，ａ１を与えることで形成する。
【０２２２】
重みａ２に対応する特定パターンは、図１７(ｂ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ２，−ａ２，ａ２，−ａ２を与えることで形成する。
【０２２３】
重みａ３に対応する特定パターンは、図１７(ｃ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ３，ａ３，−ａ３，−ａ３を与えることで形成する。
【０２２４】
重みａ４に対応する特定パターンは、図１７(ｄ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ４，−ａ４，−ａ４，ａ４を与えることで形成する。
【０２２５】
ここで、正の信号が与えられた画素を白色、負の信号が与えられた画素を灰色として識別すると、図１７(ａ)ないし(ｄ)が示すように、空間周波数の異なる特定パターンが形成されていることが分かる。
【０２２６】
このような特定パターンを、以下に説明するように画素内で加え合わせることによって、原画像を再現できる。
【０２２７】
図１５の画素４８ａ，４８ｂ，４８ｃ，４８ｄに注目する。画素４８ａ，４８ｂが接続された第２走査線２１２が選択されるときに、信号線２１３ａ，２１３ｅにそれぞれ電圧ａ１，ａ１を与え、信号線２１３ｂ，２１３ｆにそれぞれ電圧ａ２，−ａ２を与え、信号線２１３ｃ，２１３ｇにそれぞれ電圧ａ３，ａ３を与え、信号線２１３ｄ，２１３ｈにそれぞれ電圧ａ４，−ａ４を与える。
【０２２８】
続いて、第２走査線２１２がオフされ、第１走査線２１１が選択されると、画素４８ａ，４８ｂの液晶２０７には、数式１０に従った電圧が印加される。すなわち、画素４８ａ，４８ｂの液晶に印加される電圧Ｖｌｃａ，Ｖｌｃｂは、数式１３のようになり、「目標電圧」が印加される。
【０２２９】
【数１３】
このことは、図１７に示した特定パターンのうち、画素１４ａ，１４ｂからなる特定パターンの加え合わせが終了したことに相当する。
【０２３０】
次に、画素４８ｃ，４８ｄが接続された第２走査線２１２が選択されるときに、信号線２１３ａ，２１３ｅにそれぞれ電圧ａ１，ａ１を与え、信号線２１３ｂ，２１３ｆにそれぞれ電圧ａ２，−ａ２を与え、信号線２１３ｃ，２１３ｇにそれぞれ電圧−ａ３，−ａ３を与え、信号線２１３ｄ，２１３ｈにそれぞれ電圧−ａ４，ａ４を与える。
【０２３１】
続いて、第２走査線２１２がオフされ、第１走査線２１１が選択されると、画素４８ｃ，４８ｄの液晶２０７には、数式１０に従った電圧が印加される。すなわち、画素４８ｃ，４８ｄの液晶に印加される電圧Ｖｌｃｃ，Ｖｌｃｄは、数式１４のようになり、「目標電圧」が印加される。
【０２３２】
【数１４】
このことは、図１７に示した特定パターンのうち、画素１４ｃ，１４ｄからなる特定パターンの加え合わせが終了したことに相当する。
【０２３３】
このように、２行の走査が終了した時点で、２×２のブロックにおける特定パターンの加え合わせが終了する。
【０２３４】
同様にして、全ての行が走査されると、全てのブロックにおいて走査が終了し、画像が再現される。
【０２３５】
このように、本実施形態８では、「擬似直交変換表示法」と異なり、１つのフレームをサブフレームに分けることなく、全ての行の走査を一度事項すると、加え合わせが終了する。
【０２３６】
本実施形態８によれば、次のような効果が得られる。全ての行の走査を一度実行して画像を表示するため、信号データ書き込み時間がブロックのサイズなどに影響を受けることなく一定である。
【０２３７】
また、数式１１によって重み付けされた特定パターンのうち、その一部のみを加え合わせて表示できるため、「擬似直交変換表示法」と同様の原理で、信号クロック周波数を低下できる。
【０２３８】
さらに、一般的なアダマール変換を使用しているため、演算回路３３の負担が少なく、かつ高速演算が可能である。
【０２３９】
なお、図１６(ａ)における、第１ＴＦＴ２０１および第２ＴＦＴ２０２および容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄは、加え合わせる特定パターン数Ｎp個だけ用意すればいいことは、いうまでもない。
【０２４０】
【実施形態９】
図１８は、本発明による表示装置の実施形態９の構成を示す図である。本発明による実施形態９は、図１８に示すように、図８における演算回路３３が表示制御装置３２に含まれるのではなく、画像発生装置３４に含まれること以外は、実施形態２に同じである。
【０２４１】
本実施形態９によれば、表示制御装置３２から表示モジュール３１に送られる信号量の削減のみならず、画像発生装置３４から表示制御装置３２への信号量も軽減でき、表示装置の高精細化が容易になる。
【０２４２】
【実施形態１０】
図１９は、本発明による表示装置の実施形態１０の構成を示す図である。本発明による実施形態１０は、図１９に示すように、図１１における演算回路３３が表示制御装置３２に含まれるのではなく、表示モジュール３１に含まれること以外は、実施形態５に同じである。
【０２４３】
本実施形態１０によれば、画像発生装置３４および表示制御装置３２は、既存のものを利用できる上に、実施形態５と同様に、データ信号書き込み時間の増大の効果が得られる。
【０２４４】
【発明の効果】
本発明によれば、表示装置において、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュールを備えることにより、信号クロック周波数を低下させるとともに、信号書き込み時間を増大でき、開口率を上げて、超高精細表示かつ高速動画表示が可能な表示装置が得られる。
【図面の簡単な説明】
【図１】本発明による表示装置の全体構成を示すブロック図および動作原理を示す図である。
【図２】従来の表示装置の一般的構成を示す図である。
【図３】従来の表示装置の系統構成および表示パネル内の構成を示す図である。
【図４】本発明により画素上で特定パターンを表示する原理を説明する図である。
【図５】液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの決定の様子を示す図である。
【図６】本発明による表示装置の実施形態１の構成を示す図である。
【図７】本実施形態１の液晶パネルの構成を説明する画素部分の断面構造を示す図である。
【図８】本発明による表示装置の実施形態２の構成を示す図である。
【図９】本発明による表示装置の実施形態３の構成を示す図である。
【図１０】本発明による表示装置の実施形態４の構成を示す図である。
【図１１】本発明による表示装置の実施形態５の構成を示す図である。
【図１２】４×１のブロックにおいて特定パターンを表示する原理を説明する図である。
【図１３】本発明による表示装置の実施形態６の構成を示す図である。
【図１４】本発明による表示装置の実施形態７すなわち投射型ディスプレイの構成を示す図である。
【図１５】本発明による表示装置の実施形態８の構成を示す図である。
【図１６】図１５の加減算器２２０の構成および動作を説明する図である
【図１７】本発明で得られた重みａｊと特定パターンとの関係を示す図である。
【図１８】本発明による表示装置の実施形態９の構成を示す図である。
【図１９】本発明による表示装置の実施形態１０の構成を示す図である。
【符号の説明】
１,２１,３１ 表示モジュール
２,２２,３２ 表示制御装置
３,３３ 演算回路
４,２４,３４ 画像発生装置
６ 特定パターン
７,８ 画像
１１ａ,１１ｂ,４２,４２Ｒ１,４２Ｇ１,４２Ｂ１,４２Ｒ２,４２Ｇ２,４２Ｂ２,４２Ｒ３,４２Ｇ３,２１３,２１３ａ,２１３ｂ,２１３ｃ,２１３ｄ,２１３ｅ,２１３ｆ,２１３ｇ,２１３ｈ 信号線
１２ａ,１２ｂ,１２ｃ,１２ｄ,４４ａ,４４ｂ,４４ｃ,４４ｄ,４４ａＲ,４４ａＧ,４４ａＢ,４４ｂＲ,４４ｂＧ,４４ｂＢ,４４ｃＲ,４４ｃＧ,４４ｃＢ,４４ｄＲ,４４ｄＧ,４４ｄＢ，４４' 対向信号線
１３ 画素電極
１３ａ,６８ 信号電極
１３ｂ,６９ 対向信号電極
１４ａ,１４ｂ,１４ｃ,１４ｄ,２５,４８,４８ａ,４８ｂ,４８ｃ,４８ｄ,４８ｅ,４８ｆ,４８ｇ,４８ｈ,５１０ 画素
２６,３６ 表示パネル
３５ 対向信号ドライバ
３７ 信号ドライバ
３８ 走査ドライバ
３９ 共通電極ドライバ
４１,４１ａ,４１ｂ,４１ｃ,４１ｄ 走査線
４３,２１４ 共通電極線
４４Ｒ１,４４Ｇ１,４４Ｂ１,４４Ｒ２,４４Ｇ２,４４Ｂ２,４４Ｒ３,４４Ｇ３,４４Ｒ１ａ,４４Ｒ１ｂ,４４Ｒ１ｃ,４４Ｒ１ｄ,４４Ｇ１ａ,４４Ｇ１ｂ,４４Ｇ１ｃ,４４Ｇ１ｄ,４４Ｒ２ａ,４４Ｒ２ｂ,４４Ｒ２ｃ,４４Ｒ２ｄ 対向信号共通線
４５,２０３ａ,２０３ｂ,２０３ｃ,２０３ｄ,２０８ 容量素子
４６,７０,２０７,５０９ 液晶
４７ 薄膜トランジスタ(ＴＦＴ)
６１ 偏光板
６２,６７ 基板
６３,６４ 絶縁膜
６５ 配向膜
６６ カラーフィルタ
８１ 圧縮率調整装置
８２ 高圧縮演算回路
２０１ 第１ＴＦＴ
２０２ 第２ＴＦＴ
２０４ 第３ＴＦＴ
２０５ 第４ＴＦＴ
２０６ 第５ＴＦＴ
２１１ 第１走査線
２１２ 第２走査線
２２０ 加減算器
４０１ パターン書き込みＣＲＴ
４０２ 書き込み光学系
４０３ 光導電層
４０４ 誘電体ミラー層
４０５ 液晶層
４０６ 投影光源
４０７ 投影光学系
４０８ 偏光ビームスプリッタ
４０９ スクリーン
４１０ パターン表示素子
４１１ ガラス基板
５００ デジタル信号走査線
５０１ デジタル信号線
５０２ アナログ信号走査線
５０３ アナログ信号線
５０４ 第１トランジスタ
５０５ 第２トランジスタ
５０６ 第３トランジスタ
５０７ 第１容量素子
５０８ 第２容量素子
５１１ ブロック
５１２ 第４トランジスタ
【発明の属する技術分野】
本発明は、表示装置に係り、特に、高精細な表示装置および高駆動周波数の表示装置に関する。
【０００２】
【従来の技術】
図２は、従来の表示装置の一般的構成を示す図である。液晶表示装置やプラズマディスプレイパネルなどの従来の表示装置は、図２に示すように、画素２５が行方向にｎ０ｌ個、列方向にｎ０ｒ個だけマトリクス状に配列した表示パネル２６を備えた表示モジュール２１と、表示モジュール２１を制御する表示制御装置２２と、画像信号を発生する画像発生装置２４とを備えている。
【０００３】
表示パネル２６において、駆動周波数ｆＨで画像を表示するとき、表示モジュール２１に送られる信号は、周期１／ｆＨ毎にｎ０ｌ×ｎ０ｒ個だけ必要になり、表示制御装置２２から表示モジュール２１に信号を送るための信号クロック周波数ｆｓは、数式１のようになる。ここでは、帰線期間などは、考慮しないことにする。
【０００４】
【数１】
【０００５】
次に、データ信号の書き込みについて、アクティブマトリクス型液晶表示装置を例にとって説明する。
【０００６】
図３は、従来の表示装置の系統構成および表示パネル内の構成を示す図である。従来のアクティブマトリクス型液晶表示装置は、図３に示すように、画素４８がマトリクス状に配列した表示パネル３６と信号ドライバ３７と走査ドライバ３８と共通電極ドライバ３９とを備えた表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、画像信号を発生する画像発生装置３４とを備えている。
【０００７】
信号ドライバ３７には、信号線４２が接続され、走査ドライバ３８には、走査線４１ａ，４１ｂ，４１ｃ，４１ｄ，…が接続され、共通電極ドライバ３９には、共通電極線４３が接続されている。画素４８には、薄膜トランジスタ(ＴＦＴ)４７と容量素子４５と液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して信号線４２に接続され、対向信号電極は、共通電極線４３に接続されている。
【０００８】
液晶４６に電圧を印加する駆動方法は、以下に説明するように線順次走査である。走査ドライバ３８によって、走査線４１ａ，４１ｂ，４１ｃ，４１ｄ，…にアドレス信号が順次に印加され、走査される。アドレス信号が印加された走査線に接続されている１行全てのＴＦＴ４７は、オンになり、信号ドライバ３７によって信号線４２に印加された電位と共通電極ドライバ３９によって共通電極線４３に印加された電位との電位差が液晶４６および容量素子４５に印加される。
【０００９】
行方向にｎ０ｌ個の画素４８があり、すなわちｎ０ｌ本の走査線がある表示パネル３６を駆動周波数ｆＨで線順次走査駆動する場合、周期１／ｆＨで全走査線を走査するため、走査線１本当りにアドレス信号が与えられる時間、すなわちデータ信号書き込み時間ｔｓは、数式２のようになる。ここでは、帰線期間などは、考慮しないことにする。
【００１０】
【数２】
【００１１】
【発明が解決しようとする課題】
以上のように、従来の表示装置では、表示モジュールの画素数の増大や駆動周波数の増大に伴って信号クロック周波数が増大する。そのため、消費電力が増大するとともに、高速動作が可能なＩＣが要求される。
【００１２】
また、線順次走査駆動を利用した表示装置では、行方向の画素数の増大や駆動周波数の増大に伴って、１行を選択する時間が減少する。結果として、信号を書き込む時間が減少する。
【００１３】
さらに、精細度の増大に伴って、配線に伴う面積の画素面積に対する比率が増大し、開口率が低下する。
【００１４】
本発明の目的は、信号クロック周波数を低下させ、信号書き込み時間を増大させ、開口率を上げ、高精細表示かつ高速動画表示が可能な表示装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、上記目的を達成するために、画像信号を発生する画像発生装置と、ｎ(ｎは２以上の自然数)個の複数画素を１ブロック単位とし、前記ブロック毎に前記画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路を有する表示制御装置と、前記ブロック単位中の前記複数画素を同時に選択し、前記表示制御装置で重み付けされた空間周波数の異なる前記特定パターンから重みの大きな特定パターンを選択してフィールドシーケンシャル駆動方法で複数個加え合わせて画像を表示する表示モジュールとを備えた表示装置を提案する。
【００１６】
前記演算回路は、ブロック毎に画像信号から空間周波数の異なるＮ個の特定パターンを重み付けして発生させる手段であり、表示モジュールが、特定パターンをＮp(Ｎより小さく、かつ２以上の自然数)個加え合わせて画像を表示する手段である。
【００１７】
また、特定パターンを加え合わせる個数Ｎpを変更する手段として圧縮率調整装置を備えることもできる。
【００１８】
さらに、ブロックによって加え合わせる特定パターンの種類の数を変更する手段として高圧縮演算回路を備えてもよい。
【００１９】
本発明は、また、表示モジュールが、画素をマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号線を接続し、画素が、信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、同一の行に含まれる画素に備えられた前期対向信号電極には共通の対向信号線を接続した表示装置を提案する。
【００２０】
本発明は、さらに、表示モジュールが、画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号共通線を接続し、対向信号共通線には対向信号線を接続し、画素は信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、異なるブロックに含まれる画素に備えられた対向信号電極には異なる対向信号線を接続した表示装置を提案する。
【００２１】
本発明は、表示モジュールが、画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、対向信号ドライバには対向信号共通線を接続し、対向信号共通線には対向信号線を接続し、画素は信号電極と対向信号電極とスイッチ素子とを備え、信号電極にはスイッチ素子を介して信号線を接続し、対向信号電極には対向信号線を接続し、同一のブロックに含まれて同一の列の画素に備えられた信号電極には同一の第１電位を与え、同一のブロックに含まれて同一の行の画素に備えられた対向信号電極には同一の第２電位を与え、ブロックが第１電位と第２電位とにより特定パターンを形成し、異なるブロックに含まれる画素に備えられた対向信号電極には異なる対向信号線を接続し、同一のブロックに含まれて異なる行の画素に備えられた対向信号電極にはそれぞれ異なる対向信号線を接続した表示装置を提案する。
【００２２】
ブロックの行方向の画素数は、ブロックの列方向の画素数よりも多いことがある。
【００２３】
ブロックを形成する複数画素の組み合わせも、可変とすることができる。
【００２４】
表示モジュールが、投射型ディスプレイであり、投射型ディスプレイが、特定パターンを表示する投射パターン表示源と、パターン表示素子とを備え、パターン表示素子が、透明電極が形成された一対の基板と透明電極上に形成された光導電層と一対の基板に狭持された液晶層とを備える。
【００２５】
表示モジュールは、特定パターンを順次表示し画像を加え合わせて表示する手段として構成してもよい。
【００２６】
表示モジュールは、また、特定パターンを画素内で演算し加え合わせて画像を表示する手段とすることも可能である。
【００２７】
この場合、表示モジュールは、画素をマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、共通電極ドライバとを備え、信号ドライバには信号線を接続し、走査ドライバには走査線を接続し、共通電極ドライバには共通電極線を接続し、各画素には特定パターンを加え合わせる加減算器を備え、加減算器には特定パターンを加え合わせる個数Ｎpに等しい数の信号線を接続して形成する。
【００２８】
パネルは、より具体的には、画素に液晶を備えた液晶パネルであり、各画素には信号線を介して送られる信号をホールドする容量素子を、特定パターンを加え合わせる個数Ｎp個以上備え、容量素子と液晶の容量とを結合する手段を備える。
【００２９】
画素を構成するそれぞれの回路が、デジタル信号のサンプルホールド手段と、アナログ信号のサンプルホールド手段とを備えることができる。
【００３０】
デジタル信号のサンプルホールド手段にホールドされた信号に応じて、アナログ信号のサンプルホールド手段にホールドされた信号を書き換え、同一のブロックに含まれる画素には、同一の信号を与えるようにする。
【００３１】
画像発生装置が、演算回路を含む場合もあり、表示制御装置が、演算回路を含む場合もあり、表示モジュールが、演算回路を有することもある。
【００３２】
表示モジュールの代表的なものとしては、液晶モジュールがある。
【００３３】
【発明の実施の形態】
図１は、本発明による表示装置の全体構成を示すブロック図および動作原理を示す図である。ＭＰＥＧ(Moving Picture Experts Group)やＪＰＥＧ(Joint Photographic Experts Group)などの画像圧縮技術に利用されている直交変換を画像に施すと、図１(ｂ)に示すように、その画像の中のあるブロックが形成する画像７は、種々の空間周波数成分を持つ特定パターン６の重み付き線形和で表現できる。
【００３４】
通常、画像には、空間相関があるため、空間周波数の低い特定パターンの重みが大きく、空間周波数の高い特定パターンの重みは、小さくなる。重みの小さい特定パターンは、画像にとって重要な情報ではないため、その特定パターンを省略しても画像に大きな影響を与えず、画像は、ほとんど劣化しない。この特性を利用して、情報量を圧縮できる。
【００３５】
例えば、行方向にｎｌ個の画素、列方向にｎｒ個の画素からなるブロックに直交変換を施した場合は、ｎｌ×ｎｒ個の特定パターンが存在するが、この特定パターンのうちＮp個の特定パターンを用いて画像を再現できるとすると、１つの特定パターンには、１つの重みの情報が対応するため、情報量がＮp／(ｎｌ×ｎｒ)に圧縮されたことになる。
【００３６】
本発明の表示装置は、図１(ａ)に示すように、空間周波数の異なる特定パターン６を１ないし複数個加え合わせて画像８を表示する(図１(ｃ)参照)表示モジュール１と、表示モジュール１を制御する表示制御装置２と、ブロック毎に画像信号７から空間周波数の異なる特定パターン６を重み付けして発生させる(図１(ｂ)参照)演算回路３と、画像信号７を発生する画像発生装置４とを備えている。本発明の表示装置においては、重み付けされた空間周波数の異なる特定パターンを表示装置上で加え合わせて画像を形成するため、信号クロック周波数ｆｓは、以下に説明するように減少する。
【００３７】
ｎｌ×ｎｒの画素からなる１つのブロックが１つの特定パターンを形成するときは、そのブロックには、１つの重み付けの信号が対応する。そのため、画素が行方向にｎ０ｌ個、列方向にｎ０ｒ個ある表示パネルには、(ｎ０ｌ×ｎ０ｒ)／(ｎｌ×ｎｒ)個の信号が必要となる。画像を再現するために、全ブロックがＮp個の特定パターンを必要とすると、表示モジュールには、１つの画像につきＮp×(ｎ０ｌ×ｎ０ｒ)／(ｎｌ×ｎｒ)個の信号が必要となる。この信号が周期１／ｆＨ毎に必要となるため、信号クロック周波数ｆｓは、数式３のようになる。
【００３８】
【数３】
【００３９】
次に、データ信号書き込み時間ｔｓについて考える。本発明では、行方向にｎｌ個、列方向にｎｒ個の画素からなるブロック単位で書き込むため、ｎｌ行分の画素をまとめて走査する。１つの画像を再現するために、この走査をＮp回繰り返して画像を再現するので、データ信号書き込み時間は、数式４のようになる。
【００４０】
【数４】
【００４１】
図４は、本発明により画素上で特定パターンを表示する原理を説明する図である。図４では、行方向に２個、列方向に２個、合計４個の画素１４ａ，１４ｂ，１４ｃ，１４ｄを１つのブロックとして扱う場合が示されている。１つの画素には、信号線１１ａまたは１１ｂに接続された信号電極１３ａと、対向信号線１２ａまたは１２ｂに接続された対向信号電極１３ｂとからなる画素電極１３がある。
【００４２】
図４(ａ)に示すように、信号線１１ａ，１１ｂに電圧ａ１を印加し、対向信号線１２ａ，１２ｂに電圧−ａ０を印加すると、図４(ｅ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がａ０＋ａ１の電圧が印加される。
【００４３】
図４(ｂ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ２，−ａ２を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，−ａ０を印加すると、図４(ｆ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２の電圧が印加される。
【００４４】
図４(ｃ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ３，ａ３を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，ａ０を印加すると、図４(ｇ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ３，ａ０＋ａ３，ａ０−ａ３，ａ０−ａ３の電圧が印加される。
【００４５】
図４(ｄ)に示すように、信号線１１ａ，１１ｂにそれぞれ電圧ａ４，−ａ４を印加し、対向信号線１２ａ，１２ｂにそれぞれ電圧−ａ０，ａ０を印加すると、図４(ｈ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、それぞれ絶対値がａ０＋ａ４，ａ０−ａ４，ａ０−ａ４，ａ０＋ａ４の電圧が印加される。
【００４６】
ここで、画素電極１３に印加される電圧の絶対値がａ０＋ａｊ(ｊ＝１,２,３,４)である画素を白色、同じくａ０−ａｊである画素を灰色として識別すると、図４(ｅ)ないし(ｈ)が示すように、空間周波数の異なる特定パターンが表示できていることが分かる。
【００４７】
本明細書では、便宜上、このようにして特定パターンを形成する方法を「特定パターン表示法」と呼ぶことにする。
【００４８】
次に、図１の演算回路３における空間周波数の異なる特定パターンの発生方法と、表示モジュール１において空間周波数の異なる特定パターンを１ないし複数個加え合わせる方法について、表示パネルとして液晶パネルを使用した液晶表示装置を例にとって説明する。
【００４９】
本発明は、空間相関を利用するため、近隣の画素で１ブロックを形成する。ここでは、図４に示すように、行方向に２個，列方向に２個の２×２の画素を１ブロックとして説明する。
【００５０】
図５は、液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの決定の様子を示す図である。はじめに、画像発生装置から送られてきた画素１４ａ，１４ｂ，１４ｃ，１４ｄの階調信号ｘａ，ｘｂ，ｘｃ，ｘｄより、液晶の透過率―電圧特性に基づいて、液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを図５に示すように決定する。この電圧を、便宜上ここでは、「目標電圧」と呼ぶ。
【００５１】
次に、この「目標電圧」より、下記の計算によって、特定パターンの重みａｊ(ｊ＝１,２,３,４)を求める。
【００５２】
【数５】
【数６】
【００５４】
数式５は、直交変換の１つであるアダマール変換を模した変換であり、アダマール変換と同様に、空間周波数の異なる特定パターンの重み付けを実行できる。
【００５５】
このようにして空間周波数の異なる特定パターンの重みを求める方法を、便宜上、「擬似直交変換法」と呼ぶことにする。
「擬似直交変換法」によって求めたａｊ(ｊ＝１,２,３,４)およびａ０を、図４ですでに説明したように、「特定パターン表示法」によって画素内の電極に印加すると、図４(ｅ)ないし(ｈ)が示すような空間周波数の異なる特定パターンを形成できる。
【００５６】
この特定パターンの１つ１つを、１つのフレームから分けられたサブフレームに割り当て、フィールドシーケンシャル駆動方式で特定パターンを順次に表示し、特定パターンを加え合わせる。
【００５７】
具体的には、以下のように加え合わせる。４つの特定パターン全てをフィールドシーケンシャル駆動方式で順次に表示すると、各画素の実効値電圧は、数式７のようになる。
【００５８】
【数７】
【００５９】
数式５による重み付けの結果、ａ２とａ４がａ１とａ３に比べて十分に小さいとき、ａ２に対応する特定パターン(図４(ｆ))と、ａ４に対応する特定パターン(図４(ｈ))を省略しても画像に大きな影響を与えない。
【００６０】
そこで、ａ２に対応する特定パターンとａ４に対応する特定パターンとを省略したとき、各画素の実効値電圧は、数式８のようになる。
【００６１】
【数８】
【００６２】
ここでは、ａ１とａ３とに対応する特定パターンをフィールドシーケンシャル駆動方式で表示することを例としてあげたが、重みの大きい特定パターンをフィールドシーケンシャル駆動方式で表示することで、原画像に近い画像を表示できる。
【００６３】
ところで、数式５において適切な重み付けを実行できるように、ａ１＞０を条件とすると、Ｖｉ＞ＶＭＡＸ／√２ (ｉ＝ａ,ｂ,ｃ,ｄ)でなければならない。
また、特定パターンを形成するためには、ａ０＞ａｊである必要があるが、この条件より、Ｖｉ＜ＶＭＡＸが要求される。すなわち、数式９を満たす必要がある。
【００６４】
【数９】
【００６５】
この「擬似直交変換表示法」によって信号クロック周波数を低下させ、しかも、データ信号書き込み時間の増大を実現し、高精細かつ高速駆動可能な表示装置を提供できる。
【００６６】
【実施形態１】
図６は、本発明による表示装置の実施形態１の構成を示す図である。本実施形態１の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【００６７】
本実施形態１の液晶表示装置は、図６に示すように、複数画素を１ブロック単位としブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。表示モジュール３１は、画素４８がマトリクス状に配列した液晶パネル３６と、信号ドライバ３７と、走査ドライバ３８と、対向信号ドライバ３５とを含んでいる。
【００６８】
信号ドライバ３７には、信号線４２が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，…が接続され、対向信号ドライバ３５には、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄ，…が接続されている。
【００６９】
画素４８には、薄膜トランジスタ(ＴＦＴ)４７と、容量素子４５と、液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して、信号線４２に接続され、対向信号電極は、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄ，…のいずれかに接続されている。
【００７０】
また、列方向に順に、赤色(Ｒ)を呈する画素と緑色(Ｇ)を呈する画素と青色(Ｂ)を呈する画素とが並んでいる。すなわち、信号線４２Ｒ１，４２Ｒ２，４２Ｒ３，…のいずれかに接続された画素は、Ｒ画素であり、信号線４２Ｇ１，４２Ｇ２，４２Ｇ３，…のいずれかに接続された画素は、Ｇ画素であり、信号線４２Ｂ１，４２Ｂ２，…のいずれかに接続された画素は、Ｂ画素である。
【００７１】
図７は、本実施形態１の液晶パネルの構成を説明する画素部分の断面構造を示す図である。液晶パネルは、信号電極６８と対向信号電極６９と絶縁膜６３，６４と配向膜６５とを備えた基板６２と、基板６２に対向配置されカラーフィルタ６６と配向膜６５とを備えた基板６７と、基板６２と基板６７とに挟まれた液晶７０と、基板６２および基板６７の液晶７０に面しない面上に形成された偏光板６１とからなる。
【００７２】
基板６２および基板６７としては、厚みが０．７ｍｍのガラス基板を使用した。基板６２上には、アモルファスシリコンを用いてＴＦＴ(図示せず)を作製した。信号電極６８および対向信号電極６９には、クロムモリブデン(ＣｒＭｏ)を使用した。絶縁膜６３，６４は、窒化珪素からなり、膜厚をそれぞれ０．２μｍ，０．８μｍとした。画素数は、１２８０×３×１０２４個とした。配向膜６５は、膜厚を８０ｎｍとし、その表面には、液晶を配向させるためのラビング処理を施した。
【００７３】
図６の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、加え合わせる特定パターンを選択した。
【００７４】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要がある。また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素でブロックを形成し、その複数画素の空間相関を利用する。
【００７５】
したがって、図６において、画素４８ａ，４８ｂ，４８ｃ，４８ｄの行方向に２個、列方向に２個の２×２の画素を１ブロックとした。同様にして、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１ブロックとした。以下同様にして、全ての画素をブロック単位で扱った。
【００７６】
各ブロック毎に、すでに説明した「擬似直交変換法」によって、図４(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
その４つの特定パターンのうち、加え合わせる特定パターンとして３つを選択した。
【００７７】
このとき、図６に示すように、同一の行にある全ての画素４８は、対向信号線４４ａ，４４ｂ，４４ｃ，４４ｄのいずれか１本に接続されており、その画素の対向信号電極には、全て同一の電圧が供給される。
したがって、例えば、対向信号線４４ａ，４４ｂにそれぞれ、−ａ０，−ａ０を印加すると、対向信号線４４ａ，４４ｂが接続されている２行に含まれるブロックが表示できる特定パターンは、図４(ｅ)および(ｆ)のみである。
【００７８】
同様に、対向信号線４４ａ，４４ｂにそれぞれ、−ａ０，ａ０を印加すると、表示できる特定パターンは、図４(ｇ)および(ｈ)のみである。
したがって、図４(ｅ)または(ｆ)と図４(ｇ)または(ｈ)とは、同じ行に含まれるブロックでは、同時に表示できない。
【００７９】
そのため、４つの特定パターンのうち３つを選択する際には、ほとんどのブロックで重みが最小となる空間周波数の最も高い特定パターンである図４(ｈ)以外の３つの特定パターン図４(ｅ)ないし(ｇ)を選択した。
【００８０】
選択された３つの特定パターンを図６における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【００８１】
例えば、図４(ｅ)ないし(ｇ)に示した特定パターンの重みがそれぞれ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックでは、ａ１′，ａ２′，ａ３′であり、画素４８ｅ，４８ｆ，４８ｇ，４８ｈからなるブロックでは、ａ１″，ａ２″，ａ３″であるとする。
【００８２】
図６における走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれ、ａ１′，ａ１′の電圧を供給し、信号線４２Ｂ１，４２Ｂ２には、それぞれ、ａ１″，ａ１″の電圧を供給し、対向信号線４４ａ，４４ｂには、それぞれ、−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成し、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、全てａ０＋ａ１″となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成する。
【００８３】
同様に、走査線４１ａによって選択されている全てのブロックは、図４(ｅ)ないし(ｆ)に示すような特定パターンのいずれかを形成する。
【００８４】
次に、走査線４１ｃにアドレス信号が与えられ、選択された２行に含まれるブロックは、同様に特定パターンを形成する。
【００８５】
以下同様にして、走査する。
【００８６】
全走査線の走査が終了し、再び走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれ、ａ２′，−ａ２′の電圧を供給し、信号線４２Ｂ１，４２Ｂ２には、それぞれ、ａ２″，−ａ２″の電圧を供給し、対向信号線４４ａ，４４ｂには、それぞれ、−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれ、ａ０＋ａ２′，ａ０−ａ２′，ａ０＋ａ２′，ａ０−ａ２′となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成し、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、それぞれ、ａ０＋ａ２″，ａ０−ａ２″，ａ０＋ａ２″，ａ０−ａ２″となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【００８７】
同様にして、全走査線を走査し、再び走査線４１ａにアドレス信号が与えられたとき、同様に信号を供給すると、選択されたブロックは、図４(ｇ)に示すような特定パターンを形成する。
【００８８】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせることにより、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【００８９】
このとき、４つの画素に対して、３つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を３／４に減少させることができた。
【００９０】
また、走査線を、２行で共有しているため、図３に示す線順次駆動法の場合に比べ、開口率も向上した。
【００９１】
【実施形態２】
図８は、本発明による表示装置の実施形態２の構成を示す図である。本実施形態２の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【００９２】
本実施形態の液晶表示装置は、図８に示すように、画素４８がマトリクス状に配列した液晶パネル３６と信号ドライバ３７と走査ドライバ３８と対向信号ドライバ３５とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【００９３】
信号ドライバ３７には、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，…が接続され、対向信号ドライバ３５には、対向信号共通線４４Ｒ１，４４Ｇ１，４４Ｂ１，４４Ｒ２，…が接続されている。
【００９４】
画素４８には、ＴＦＴ４７と容量素子４５と液晶４６に電圧を印加するための信号電極(図示せず)および対向信号電極(図示せず)とが備えられており、信号電極は、ＴＦＴ４７を介して信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…のいずれかに接続され、対向信号電極は、対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…のいずれかに接続されている。
【００９５】
対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…は、それぞれ、対向信号共通線４４Ｒ１，４４Ｇ１，４４Ｂ１，４４Ｒ２，…のいずれかに接続されている。
【００９６】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【００９７】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要があり、また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素でブロックをする。
【００９８】
そのため、画素４８ａ，４８ｂ，４８ｃ，４８ｄの２×２の画素を１ブロックとし、同様に、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１ブロックとし、以下同様にして、全ての画素をブロック単位で扱った。
【００９９】
ここで、同じ行かつ同じブロックに属する画素４８ａの液晶と画素４８ｂの液晶のみが共通の対向信号線４４ａＧに接続されている。すなわち、各ブロック毎に対向信号線が独立に配線されている。
【０１００】
この点において、実施形態２は、同じ行の全ての画素に共通の対向信号線を配線した実施形態１と大きく異なる。
【０１０１】
本実施形態２の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０１０２】
図８の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、特定パターンを選択した。
【０１０３】
各ブロック毎に、すでに説明した「擬似直交変換法」によって、図４(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
その４つの特定パターンのうち、重みの大きい２つを選択した。
【０１０４】
ここで、本実施形態２では、実施形態１と異なり、各ブロック毎に対向信号線が用意されているため、図４(ｅ)ないし(ｈ)に示すような全ての特定パターンを、同じ行に含まれるブロックにおいても同時に表示できる。
【０１０５】
そのため、実施形態１では、３つの特定パターンを選択したが、本実施形態２では、２つのみの特定パターンを加え合わせることによって、同様の画質で画像を表示できる。
【０１０６】
選択した２つの特定パターンを、図８における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【０１０７】
この方法は、実施形態１と同様であるため、一例を簡単に取り上げ説明する。例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックにおいて、図４(ｅ)および(ｆ)に示すような特定パターンの重みが他の２つの特定パターンの重みより大きく、その重みがそれぞれａ１′およびａ２′とする。
【０１０８】
図８における走査線４１ａにアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む２行が選択されているとき、信号線４２Ｇ１，４２Ｇ２には、それぞれａ１′，ａ１′の電圧を供給し、対向信号共通線４４Ｇ１，４４Ｇ２には、それぞれ−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図４(ｅ)に示すような特定パターンを形成する。
【０１０９】
同様に、走査線４１ａによって選択されている全てのブロックは、図４(ｅ)ないし(ｈ)に示すような特定パターンのいずれかを形成する。
【０１１０】
同様にして、全走査線の走査が終了し、再び走査線４１ａにアドレス信号が与えられたとき、同様に適切に電圧を供給することによって、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれ、ａ０＋ａ２′，ａ０−ａ２′，ａ０＋ａ２′，ａ０−ａ２′となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【０１１１】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせることにより、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【０１１２】
このとき、４つの画素に対して、２つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を半分に減少させることができた。
【０１１３】
なお、本実施形態２では、２×２の画素を１つのブロックとして取り扱ったが、ブロックが４×４や８×８の画素からなる場合についても、本質的に何ら変わらない。
【０１１４】
例えば、４×４の画素を１つのブロックとした場合、１６個の特定パターンが生じるが、そのうち８個程度のパターンを選択すれば、画質の劣化がなく、画像を表示できる。
【０１１５】
この場合も、１６個の画素に対して、８個の特定パターンを加え合わせて表示するので、信号クロック周波数は、線順次駆動走査法に比べ、半分に低下する。
【０１１６】
【実施形態３】
図９は、本発明による表示装置の実施形態３の構成を示す図である。本発明による実施形態３は、図９に示すように、圧縮率調整装置８１が加えられた以外は、実施形態２に同じである。
【０１１７】
したがって、圧縮率調整装置８１の機能について説明する。
【０１１８】
実施形態２では、特定パターンを加え合わせる個数Ｎpが２に固定されていたが、本実施形態３の圧縮率調整装置８１は、特定パターンを加え合わせる個数Ｎpを可変とする機能を持つ。
【０１１９】
例えば、「擬似直交変換法」によって、あるブロックの特定パターンの重みがａ１＞ａ３＞ａ２＞ａ４であったとする。ここで、Ｎp＝３の場合は、１つのフレームを３つのサブフレームに分け、ａ１，ａ３，ａ２のそれぞれに対応する特定パターンを順次表示する。または、Ｎp＝１の場合は、１つのフレームで、ａ１に対応する特定パターンを表示する。
【０１２０】
サブフレームの数は、加え合わせる特定パターン数Ｎpによって変化するため、それに応じて走査ドライバ３８が走査周波数を調整し、対応する。
【０１２１】
例えば、加え合わせる特定パターン数Ｎpが増大すれば、サブフレームも増大するため、走査周波数を増大させて対応する。
【０１２２】
また、数式６が示すように、対向信号線４４ａＲ，４４ａＧ，４４ａＢ，４４ｂＲ，４４ｂＧ，４４ｂＢ，４４ｃＲ，…に与える電圧ａ０も特定パターン数Ｎpによって変化するので、それに応じて、対向信号ドライバ３５が電圧ａ０を調整し、対応する。
【０１２３】
以上に説明したように、圧縮率調整装置８１によって特定パターンを加え合わせる個数Ｎpを可変とすることにより、Ｎpの少ない低信号クロック周波数モード、すなわち低消費電力モードと、Ｎpの多い高画質モードとをユーザが選択可能な液晶表示装置を提供できる。
【０１２４】
【実施形態４】
図１０は、本発明による表示装置の実施形態４の構成を示す図である。本発明による実施形態４は、図１０に示すように、高圧縮演算回路８２が加えられた以外は、実施形態２に同じである。
【０１２５】
高圧縮演算回路８２の機能について説明する。人の眼は、赤色や緑色の解像度に比べて、青色の解像度に対して敏感ではないため、Ｂ画素において加え合わせる特定パターンの種類をＲ画素やＧ画素における特定パターンの種類より少なくしても、画質の劣化を感じにくい。
【０１２６】
そのため、Ｒ画素やＧ画素からなるブロックについては、２種類の特定パターンを表示したのに対し、Ｂ画素からなるブロックについては、図４(ｅ)に示す特定パターンのみを表示した。
【０１２７】
これにより、Ｂ画素からなるブロックについては、「擬似直交変換法」の数式５においてａ１のみを求めれば良く、演算が簡単化される。高圧縮演算回路８２が、この演算を担当し、演算回路３３の負担を軽減できる。
【０１２８】
ただし、加え合わせる特定パターン数Ｎpをブロック毎に変化させることはできない。なぜなら、Ｎpによってサブフレーム数が変化するが、同じ行に含まれるブロックは、走査線４１ａ，４１ｃ，…が共通であるため、ブロックによって走査周波数を変化させることはできない。
【０１２９】
そのため、Ｒ画素およびＧ画素からなるブロックの加え合わせる特定パターン数Ｎpに合わせ、Ｂ画素からなるブロックでは、図４(ｅ)に示す特定パターンを２回表示した。
【０１３０】
以上のように、ブロックによって、加え合わせる特定パターンの種類の数が可変となる演算回路を持つと、Ｂ画素からなるブロックでは、図４(ｅ)に示すような特定パターンのみを表示でき、演算回路３３の負担を軽減できる。
【０１３１】
【実施形態５】
図１１は、本発明による表示装置の実施形態５の構成を示す図である。 本実施形態５の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【０１３２】
本実施形態５の液晶表示装置は、図１１に示すように、画素４８がマトリクス状に配列した液晶パネル３６と、信号ドライバ３７と、走査ドライバ３８と、対向信号ドライバ３５とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【０１３３】
信号ドライバ３７には、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…が接続され、走査ドライバ３８には、走査線４１ａ，４１ｃ，４１ｅ，…が接続され、対向信号ドライバ３５には、対向信号共通線４４が接続されている。
【０１３４】
画素４８には、ＴＦＴ４７と、容量素子４５と、液晶４６に電圧を印加するための図示しない信号電極および対向信号電極とが備えられており、信号電極は、ＴＦＴ４７を介して、信号線４２Ｒ１，４２Ｇ１，４２Ｂ１，４２Ｒ２，…のいずれかに接続され、対向信号電極は、対向信号線４４'に接続されている。対向信号線４４'は、対向信号共通線４４に接続されている。
【０１３５】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【０１３６】
本発明は、空間相関を利用するため、Ｒ画素とＧ画素とＢ画素とは、それぞれ独立に処理する必要があり、また、Ｒ画素，Ｇ画素，Ｂ画素のそれぞれにおいては、近隣の複数画素で１ブロックを構成する。
【０１３７】
本実施形態５では、例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックのように、行方向に４個，列方向に１個の４×１の画素を１ブロックとした。この１ブロックの構成は、２×２の画素を１ブロックとした実施形態２とは異なる。
【０１３８】
４×１のブロック内の各画素には、それぞれ独立して対向信号線４４'が配線され、それぞれの対向信号線４４'は、それぞれ独立して対向信号共通線４４に接続され、各画素にそれぞれ独立した対向信号電圧を供給できる。
【０１３９】
本実施形態５の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０１４０】
図１２は、４×１のブロックにおいて特定パターンを表示する原理を説明する図である。図１２では、行方向に４個、列方向に１個、合計４つの画素１４ａおよび１４ｂおよび１４ｃおよび１４ｄを１つのブロックとして扱う場合が示されている。
【０１４１】
１つの画素には、信号線１１に接続された信号電極１３ａと、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄのいずれかに接続された対向信号電極１３ｂとからなる画素電極１３がある。
【０１４２】
図１２(ａ)に示すように、信号線１１に電圧ａ１を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄに電圧−ａ０を印加すると、図１２(ｅ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がａ０＋ａ１の電圧が印加される。
【０１４３】
図１２(ｂ)に示すように、信号線１１に電圧ａ２を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，ａ０，−ａ０，ａ０を印加すると、図１２(ｆ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２の電圧が印加される。
【０１４４】
図１２(ｃ)に示すように、信号線１１に電圧ａ３を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，−ａ０，ａ０，ａ０を印加すると、図１２(ｇ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ３，ａ０＋ａ３，ａ０−ａ３，ａ０−ａ３の電圧が印加される。
【０１４５】
図１２(ｄ)に示すように、信号線１１に電圧ａ４を印加し、対向信号線１２ａ，１２ｂ，１２ｃ，１２ｄにそれぞれ電圧−ａ０，ａ０，ａ０，−ａ０を印加すると、図１２(ｈ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄの画素電極１３には、絶対値がそれぞれａ０＋ａ４，ａ０−ａ４，ａ０−ａ４，ａ０＋ａ４の電圧が印加される。
【０１４６】
ここで、画素電極１３に印加される電圧の絶対値がａ０＋ａｊ(ｊ＝１,２,３,４)である画素を白色、同じくａ０−ａｊである画素を灰色として識別すると、図１２(ｅ)ないし(ｈ)が示すように、空間周波数の異なる特定パターンが表示できていることが分かる。
【０１４７】
図１１の演算回路３３では、以下に説明するようにして、空間周波数の異なる特定パターンの重み付けを実行し、特定パターンを選択した。各ブロック毎に、すでに説明した「擬似直交変換法」によって、図１２(ｅ)ないし(ｈ)に示した４つの特定パターンの重み付けを実行した。
【０１４８】
その４つの特定パターンのうち、重みの大きい３つを選択した。選択した３つの特定パターンを、図１１における表示制御装置３２で制御し、表示モジュール３１に備えられた液晶パネル３６上でフィールドシーケンシャル駆動方式で表示した。
【０１４９】
この方法は、実施形態１と同様であるため、一例を簡単に取り上げ説明する。例えば、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックにおいて、図１２(ｅ)および(ｇ)および(ｈ)の重みが他の特定パターンのそれより大きく、その重みがそれぞれａ１′およびａ３′およびａ４′とする。
【０１５０】
図１１における走査線４１ａおよび４１ｃの２本の走査線に同時にアドレス信号が与えられ、画素４８ａ，４８ｂ，４８ｃ，４８ｄからなるブロックを含む４行が選択されているとき、信号線４２Ｇ１にａ１′の電圧を供給し、対向信号共通線４４Ｇ１ａ，４４Ｇ１ｂ，４４Ｇ１ｃ，４４Ｇ１ｄには、それぞれ−ａ０，−ａ０，−ａ０，−ａ０の電圧を供給すると、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、全てａ０＋ａ１′となって、この４つの画素からなるブロックは、図１２(ｅ)に示すような特定パターンを形成する。
【０１５１】
同様に、走査線４１ａおよび４１ｃによって選択されている全てのブロックは、図１２(ｅ)ないし(ｈ)に示すような特定パターンのいずれかを形成する。
【０１５２】
同様にして、全走査線の走査が終了し、再び走査線４１ａおよび４１ｃにアドレス信号が与えられたとき、同様に適切に電圧を供給することによって、画素４８ａ，４８ｂ，４８ｃ，４８ｄの液晶に印加される電圧は、それぞれａ０＋ａ３′，ａ０＋ａ３′，ａ０−ａ３′，ａ０−ａ３′となって、この４つの画素からなるブロックは、図１２(ｇ)に示すような特定パターンを形成する。
【０１５３】
同様にして、全走査線の走査が終了し、再び走査線４１ａおよび４１ｃにアドレス信号が与えられたとき、図１２(ｈ)に示すような特定パターンを形成する。
【０１５４】
このように、「特定パターン表示法」に従い、各ブロックに特定パターンを形成する電圧を与え、これをフィールドシーケンシャル駆動方式と組み合わせると、電圧の実効値は、「目標電圧」に近く、画像発生装置が発生させた画像とほぼ同様の画像を表示できた。
【０１５５】
このとき、４つの画素に対して、３つの特定パターンを加え合わせることによって表示したので、数式１と数式３との比較から分かるように、図３に示す線順次走査駆動法の場合に比べ、信号クロック周波数を３／４に減少させることができた。
【０１５６】
同時に、４行毎に走査したのに対し、３つのサブフレームによって表示したので、数式２と数式４との比較から分かるように、データ信号書き込み時間を４／３倍に増大させることができた。
【０１５７】
このように、ブロックの行方向の画素数を列方向の画素数より多くすることによって、ブロックの行方向の画素数と列方向の画素数とが等しい場合に比べ、信号クロック周波数の減少率(Ｎp／(ｎｌ×ｎｒ))が同じ場合においても、データ信号書き込み時間の増大の効果を得やすくなる。
【０１５８】
特に、本実施形態５のようにブロックの列方向の画素数が１個の場合は、ｎｌ×ｎｒ＝ｎｌとなるため、加え合わせる特定パターン数Ｎpがブロックを形成する画素数より小さければ、数式２および数式４から分かるように、信号クロック周波数の減少の効果と、データ信号書き込み時間の増大の効果とが同時に得られる。
【０１５９】
なお、図１１に示した液晶パネル３６においては、例えば、画素４８ａと４８ｂのように、共通の走査線および信号線に接続されている画素には、同一の信号電圧を印加することになるが、対向信号電圧は、それぞれ独立に供給できる。
【０１６０】
そのため、本実施形態５では、４×１の画素を１つのブロックとして扱ったが、２×１のブロック，２×２のブロック，４×４のブロックなども可能である。
【０１６１】
例えば、２×２のブロックの場合、画素４８ｅ，４８ｆ，４８ｇ，４８ｈを１つのブロックとして扱い、走査線４１ａにアドレス信号が与えられ、画素４８ｅ，４８ｆ，４８ｇ，４８ｈからなるブロックを含む２行が選択されているとき、信号線４２Ｒ１，４２Ｒ２にそれぞれａ２，−ａ２の電圧を供給し、対向信号共通線４４Ｒ１ａ，４４Ｒ１ｂ，４４Ｒ２ａ，４４Ｒ２ｂに−ａ０の電圧を供給すると、画素４８ｅ，４８ｆ，４８ｇ，４８ｈの液晶に印加される電圧は、それぞれａ０＋ａ２，ａ０−ａ２，ａ０＋ａ２，ａ０−ａ２となって、この４つの画素からなるブロックは、図４(ｆ)に示すような特定パターンを形成する。
【０１６２】
このように２×２からなる画素を１つのブロックとして扱った場合にも特定パターンを表示でき、画像を表示できる。
【０１６３】
これにより、２×２のブロックと４×１のブロックというように、ブロックを形成する画素数が同じ場合には、そのブロックをリアルタイムに変更できる。すなわち、画像によって、２×２のブロックとして扱うのか、４×１のブロックとして扱うのかを切り換えできる。
【０１６４】
通常、４×１のブロックの場合は、２×２のブロックの場合に比べて、画質の劣化は大きいが、データ信号書き込み時間は増大できる。
【０１６５】
そのため、画質を優先するときは、２×２のブロックで扱えば良い。
【０１６６】
また、通常２×２のブロックで処理している場合、その２×２のブロック内の画素に全て同じ信号を与え、その２×２のブロックを１つの画素とみなして処理する場合には、４×４のブロックでの処理に切り換えることが可能である。
【０１６７】
なぜなら、４×４のブロック内に含まれる２×２のブロックには、同一の信号を送るため、実質的には２×２のブロックの処理と等価なためである。
【０１６８】
これにより、通常は、２×２のブロックで処理し、全画面で動画を表示する場合のように解像度が低い画像を表示する場合には、上記のようにして４×４のブロックで処理することにより、効率良く対応できる。
【０１６９】
【実施形態６】
図１３は、本発明による表示装置の実施形態６の構成を示す図である。本発明による実施形態６は、図６における液晶パネル３６を、図１３に示される液晶パネルとした以外は、実施形態１と同じである。また、本実施形態６の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。ただし、ポリシリコンを用いてＴＦＴを作製した。したがって、液晶パネル３６の構成と信号書き込みのタイミングについて説明する。
【０１７０】
ブロック５１１は、同一のアナログ信号走査線５０２およびアナログ信号線５０３に接続されたｎｌ個の画素５１０からなる。画素５１０は、デジタル信号走査線５００およびデジタル信号線５０１に接続された第１トランジスタ５０４と、第１容量素子５０７と、アナログ信号走査線５０２に接続された第２トランジスタ５０５と、アナログ信号線５０３に接続された第３トランジスタ５０６と、第２容量素子５０８と、液晶５０９と、第４トランジスタ５１２とからなる。
【０１７１】
第１トランジスタ，第２トランジスタ，第３トランジスタは、ｎチャネル型のＭＯＳトランジスタであり、第４トランジスタは、ｐチャネル型のＭＯＳトランジスタである。
【０１７２】
第１容量素子５０７および第２容量素子５０８は、図示しない共通配線との間に形成されている。
【０１７３】
第１トランジスタ５０４は、デジタル信号走査線５００により選択され、デジタル信号線５０１の信号をサンプルし、第１容量素子５０７にホールドする。デジタル信号線５０１の信号は、基本的に２値であり、一方は、第２トランジスタ５０５のしきい電圧より低く、他方は、そのしきい値よりも高い。
【０１７４】
第１トランジスタ５０４および第１容量素子５０７は、１ビットメモリとして動作し、第２トランジスタ５０５および第４トランジスタ５１２の動作を制御する。
【０１７５】
第２トランジスタ５０５は、第１容量素子５０７の電圧に応じて、オンオフ制御される。第２トランジスタ５０５は、オン動作時には、アナログ信号走査線５０２における選択パルスによって、第３トランジスタ５０６の動作を制御する。
【０１７６】
第３トランジスタ５０６は、アナログ信号走査線５０２により、第２トランジスタ５０５を介して選択され、アナログ信号線５０３の信号をサンプルし、第２容量素子５０８にホールドし、液晶５０９に電圧を印加する。
【０１７７】
第４トランジスタは、第１トランジスタと相補的に動作し、動作時に、第２容量素子５０８および液晶５０９に書き込まれた電荷を放出する。
【０１７８】
予めデジタル信号走査線５００およびデジタル信号線５０１により1ビットデータを各画素の第１容量素子５０７に書き込んだ後、アナログ信号走査線５０２およびアナログ信号線５０３により、液晶５０９に電圧を印加する。
【０１７９】
ブロック５１１内の各画素の液晶５０９は、1ビットデータに応じてアナログ信号線５０３の信号ないし、共通配線の電圧が印加される。
【０１８０】
次に、信号書き込みのタイミングについて説明する。
１ビットデータのマッピングと液晶５０９に印加するアナログ信号の書き込みのタイミングは、以下のようないくつかのタイミングがある。
【０１８１】
１)画面全体に１ビットデータをマッピングした後、ライン毎にブロックを選択して同一の信号をブロック内の各画素に印加する。
【０１８２】
２)i(ｉは自然数)番目のブロック内の各画素に１ビットデータをマッピングした後、同じくi番目のブロック内の各画素に同一の信号を印加する。
【０１８３】
３)i番目からj番目までのブロックの各画素に１ビットデータをマッピングした後、同じくi番目からj(ｊはｉより大きい自然数)番目までのブロックにおいてライン毎にブロックを選択して同一の信号をブロック内の各画素に印加する。
【０１８４】
４)１ビットデータのマッピングとアナログ信号の書き込みは、別々のアナログ信号走査線の接続されたブロックにおいては、同時に実行する。
これによりデータ信号書き込み時間を長くでき、高精細化を容易にする効果がある。
【０１８５】
以上のように、１ビットのデジタルデータを各画素にマッピングした後に、ブロックにおいて"１"の状態にある画素全てに同一のにアナログ信号を印加する構成とすると、任意のサイズのブロックを形成できる。
【０１８６】
この方式により、実施形態５のようにブロックの行方向の画素数を列方向の画素数より多くでき、信号クロック周波数を低下させる効果とデータ信号書き込み時間を増大する効果とが得られる。
【０１８７】
【実施形態７】
図１４は、本発明による表示装置の実施形態７すなわち投射型ディスプレイの構成を示す図である。本発明による実施形態７は、図６における表示モジュール３１として、図１４に示される投射型ディスプレイとした以外は、実施形態１と同じである。したがって、投射型ディスプレイについて説明する。
【０１８８】
図１４に示すように、投射型ディスプレイは、パターン書き込みＣＲＴ４０１と、書き込み光学系４０２と、パターン表示素子４１０と、投影光源４０６と、投影光学系４０７と、偏光ビームスプリッタ４０８と、スクリーン４０９とからなる。
【０１８９】
パターン表示素子４１０は、透明電極(図示せず)が形成された２枚のガラス基板４１１と、透明電極上に形成された光導電層４０３と、光導電層４０３上に形成された誘電体ミラー層４０４と、２枚のガラス基板４１１に挟まれた液晶層４０５とからなる。
【０１９０】
パターン書き込みＣＲＴ４０１上には、１フレームから分けられたサブフレーム毎に、図４(ｅ)ないし(ｈ)に示すような特定パターンが順次表示される。
【０１９１】
この特定パターンは、書き込み光学系４０２を経て光導電層４０３に転写される。光導電層４０３では、転写された特定パターンの光強度にしたがって電気伝導率の平面分布が生じる。その電気伝導率の値に応じて液晶層４０５に印加される電圧が制御される。
【０１９２】
一方、投影光源４０６の光は、偏光ビームスプリッタ４０８を経て液晶層４０５を透過し、誘電体ミラー層４０４で反射され、再び液晶層４０５を透過するため、この光は、液晶層４０５によって制御される。
【０１９３】
その結果、誘電体ミラー層４０４で反射された反射光は、特定パターンの光強度に応じて制御される。
【０１９４】
続いて、この反射光は、ビームスプリッタ４０８を通過し、投影光学系４０７によってスクリーン４０９に投影される。
【０１９５】
この系において、液晶層４０５に印加される電圧は、複数の特定パターンが順次に転写されることによって生じた実効値である。そのため、スクリーン４０９上に結ばれる像は、これまでの実施形態と同様に所望の映像となる。
【０１９６】
本実施形態７によれば、パターン書き込みＣＲＴ４０１が表示する画像は、特定パターンに限られており、簡便なＣＲＴを利用できる。
【０１９７】
また、パターン書き込みを液晶モジュールで実行するのではなく、高速駆動ＣＲＴで実行するため、画質を向上するために加え合わせる特定パターン数を増大することが可能である。
【０１９８】
なお、投射パターン表示源としては、パターン書き込みＣＲＴ４０１に限らず、シリコン基板またはガラス基板上に形成された通常のアクティブマトリクス液晶表示装置を用いたとしても、本発明による表示原理を適用できることは、いうまでもない。
【０１９９】
【実施形態８】
図１５は、本発明による表示装置の実施形態８の構成を示す図である。本実施形態８の表示装置は、表示パネル３６として液晶パネルを用いた液晶表示装置である。
【０２００】
本実施形態８の液晶表示装置は、図１５に示すように、画素４８がマトリクス状に配列した液晶パネル３６と信号ドライバ３７と走査ドライバ３８と共通電極ドライバ３９とを備え、複数画素を１ブロック単位とし、ブロック単位中の複数画素を同時に選択し、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュール３１と、表示モジュール３１を制御する表示制御装置３２と、ブロック毎に画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路３３と、画像信号を発生する画像発生装置３４とを備えている。
【０２０１】
信号ドライバ３７には、信号線２１３が接続され、走査ドライバ３８には、第１走査線２１１および第２走査線２１２が接続され、共通電極ドライバ３９には、共通電極線２１４が接続されている。
【０２０２】
画素４８には、加減算器２２０と容量素子２０８と液晶２０７に電圧を印加するための信号電極(図示せず)および共通電極(図示せず)とが備えられており、信号電極は、加減算器２２０を介して信号線２１３に接続され、共通電極は、共通電極線２１４に接続されている。
【０２０３】
また、列方向に順に、Ｒ画素とＧ画素とＢ画素とが並んでいる。
【０２０４】
本実施形態８の画素部分の断面図は、図７に示すように、実施形態１に同じであるため説明を省略する。
【０２０５】
図１６は、図１５の加減算器２２０の構成および動作を説明する図である。加減算器２２０には、第１ＴＦＴ２０１と第２ＴＦＴ２０２と第３ＴＦＴ２０４と第４ＴＦＴ２０５と第５ＴＦＴ２０６と容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄとが備えられている。容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄの電荷容量は、全て等しく、Ｃｓｉｇである。
【０２０６】
容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄは、第１ＴＦＴ２０１を介して、それぞれ信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに接続され、また第２ＴＦＴ２０２および第３ＴＦＴ２０４を介して共通線２１４に接続され、また第５ＴＦＴ２０６を介して液晶２０７および容量素子２０８に接続される。
【０２０７】
図１６(ｂ)におけるｔ１のとき、第２走査線２１２にアドレス信号が与えられ、第１ＴＦＴ２０１および第３ＴＦＴ２０４および第４ＴＦＴ２０５が選択されると、信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに与えられた電圧が、それぞれ容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに保持される。
【０２０８】
同時に、容量素子２０８および液晶２０７に蓄えられていた電荷がリセットされる。
【０２０９】
ここで、信号線２１３ａ，２１３ｂ，２１３ｃ，２１３ｄに与える電圧を、それぞれＶａ′，Ｖｂ′，Ｖｃ′，Ｖｄ′とすると、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに蓄えられる電荷は、全体でＣｓｉｇ(Ｖａ′＋Ｖｂ′＋Ｖｃ′＋Ｖｄ′)となる。
【０２１０】
続いて、図１６(ｂ)におけるｔ２のとき第１ＴＦＴ２０１および第３ＴＦＴ２０４および第４ＴＦＴ２０５がオフし、ｔ３のとき第１走査線２１１にアドレス信号が与えられ、第２ＴＦＴ２０２および第５ＴＦＴ２０６が選択されると、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄに蓄えられていた電荷Ｃｓｉｇ(Ｖａ′＋Ｖｂ′＋Ｖｃ′＋Ｖｄ′)が、容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄ，２０８および液晶２０７に再分配される。
【０２１１】
ここで、液晶２０７の電荷容量をＣｌｃ、容量素子２０８の電荷容量をＣｓｔｇとすると、液晶２０７に印加される電圧Ｖｌｃは、数式１０のようになる。
【０２１２】
【数１０】
【０２１３】
次に、図１５の演算回路３３において、空間周波数の異なる特定パターンに重み付けを実行する方法について説明する。
【０２１４】
本実施形態８では、画素内の加減算器を利用して、空間周波数の異なる特定パターンを加え合わせるため、演算回路３３では、数式５による「擬似直交変換法」ではなく、一般的な直交変換であるアダマール変換を利用する。
【０２１５】
ここでは、図１５の画素４８ａ，４８ｂ，４８ｃ，４８ｄからなる、行方向に２個、列方向に２個の２×２のブロックを例にとって説明する。
【０２１６】
はじめに、画像発生装置から送られてきた画素４８ａ，４８ｂ，４８ｃ，４８ｄの階調信号ｘａ，ｘｂ，ｘｃ，ｘｄより、液晶の透過率―電圧特性に基づいて、液晶に印加すべき「目標電圧」Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを図５に示すように決定する。
【０２１７】
このとき、「擬似直交変換法」では、数式９を満たす必要があったが、本実施形態８では、その必要がない。そのため、液晶の透過率−電圧特性には、図５に示すような急峻な特性は、要求されない。
【０２１８】
次に、「目標電圧」Ｖａ，Ｖｂ，Ｖｃ，Ｖｄに数式１１に示すアダマール変換を施して、特定パターンの重みａｊ(ｊ＝１,２,３,４)を求める。
【０２１９】
【数１１】
【数１２】
【０２２１】
図１７は、得られた重みａｊと特定パターンとの関係を示す図である。
重みａ１に対応する特定パターンは、図１７(ａ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ１，ａ１，ａ１，ａ１を与えることで形成する。
【０２２２】
重みａ２に対応する特定パターンは、図１７(ｂ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ２，−ａ２，ａ２，−ａ２を与えることで形成する。
【０２２３】
重みａ３に対応する特定パターンは、図１７(ｃ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ３，ａ３，−ａ３，−ａ３を与えることで形成する。
【０２２４】
重みａ４に対応する特定パターンは、図１７(ｄ)に示すように、画素１４ａ，１４ｂ，１４ｃ，１４ｄにそれぞれ信号ａ４，−ａ４，−ａ４，ａ４を与えることで形成する。
【０２２５】
ここで、正の信号が与えられた画素を白色、負の信号が与えられた画素を灰色として識別すると、図１７(ａ)ないし(ｄ)が示すように、空間周波数の異なる特定パターンが形成されていることが分かる。
【０２２６】
このような特定パターンを、以下に説明するように画素内で加え合わせることによって、原画像を再現できる。
【０２２７】
図１５の画素４８ａ，４８ｂ，４８ｃ，４８ｄに注目する。画素４８ａ，４８ｂが接続された第２走査線２１２が選択されるときに、信号線２１３ａ，２１３ｅにそれぞれ電圧ａ１，ａ１を与え、信号線２１３ｂ，２１３ｆにそれぞれ電圧ａ２，−ａ２を与え、信号線２１３ｃ，２１３ｇにそれぞれ電圧ａ３，ａ３を与え、信号線２１３ｄ，２１３ｈにそれぞれ電圧ａ４，−ａ４を与える。
【０２２８】
続いて、第２走査線２１２がオフされ、第１走査線２１１が選択されると、画素４８ａ，４８ｂの液晶２０７には、数式１０に従った電圧が印加される。すなわち、画素４８ａ，４８ｂの液晶に印加される電圧Ｖｌｃａ，Ｖｌｃｂは、数式１３のようになり、「目標電圧」が印加される。
【０２２９】
【数１３】
【０２３０】
次に、画素４８ｃ，４８ｄが接続された第２走査線２１２が選択されるときに、信号線２１３ａ，２１３ｅにそれぞれ電圧ａ１，ａ１を与え、信号線２１３ｂ，２１３ｆにそれぞれ電圧ａ２，−ａ２を与え、信号線２１３ｃ，２１３ｇにそれぞれ電圧−ａ３，−ａ３を与え、信号線２１３ｄ，２１３ｈにそれぞれ電圧−ａ４，ａ４を与える。
【０２３１】
続いて、第２走査線２１２がオフされ、第１走査線２１１が選択されると、画素４８ｃ，４８ｄの液晶２０７には、数式１０に従った電圧が印加される。すなわち、画素４８ｃ，４８ｄの液晶に印加される電圧Ｖｌｃｃ，Ｖｌｃｄは、数式１４のようになり、「目標電圧」が印加される。
【０２３２】
【数１４】
【０２３３】
このように、２行の走査が終了した時点で、２×２のブロックにおける特定パターンの加え合わせが終了する。
【０２３４】
同様にして、全ての行が走査されると、全てのブロックにおいて走査が終了し、画像が再現される。
【０２３５】
このように、本実施形態８では、「擬似直交変換表示法」と異なり、１つのフレームをサブフレームに分けることなく、全ての行の走査を一度事項すると、加え合わせが終了する。
【０２３６】
本実施形態８によれば、次のような効果が得られる。全ての行の走査を一度実行して画像を表示するため、信号データ書き込み時間がブロックのサイズなどに影響を受けることなく一定である。
【０２３７】
また、数式１１によって重み付けされた特定パターンのうち、その一部のみを加え合わせて表示できるため、「擬似直交変換表示法」と同様の原理で、信号クロック周波数を低下できる。
【０２３８】
さらに、一般的なアダマール変換を使用しているため、演算回路３３の負担が少なく、かつ高速演算が可能である。
【０２３９】
なお、図１６(ａ)における、第１ＴＦＴ２０１および第２ＴＦＴ２０２および容量素子２０３ａ，２０３ｂ，２０３ｃ，２０３ｄは、加え合わせる特定パターン数Ｎp個だけ用意すればいいことは、いうまでもない。
【０２４０】
【実施形態９】
図１８は、本発明による表示装置の実施形態９の構成を示す図である。本発明による実施形態９は、図１８に示すように、図８における演算回路３３が表示制御装置３２に含まれるのではなく、画像発生装置３４に含まれること以外は、実施形態２に同じである。
【０２４１】
本実施形態９によれば、表示制御装置３２から表示モジュール３１に送られる信号量の削減のみならず、画像発生装置３４から表示制御装置３２への信号量も軽減でき、表示装置の高精細化が容易になる。
【０２４２】
【実施形態１０】
図１９は、本発明による表示装置の実施形態１０の構成を示す図である。本発明による実施形態１０は、図１９に示すように、図１１における演算回路３３が表示制御装置３２に含まれるのではなく、表示モジュール３１に含まれること以外は、実施形態５に同じである。
【０２４３】
本実施形態１０によれば、画像発生装置３４および表示制御装置３２は、既存のものを利用できる上に、実施形態５と同様に、データ信号書き込み時間の増大の効果が得られる。
【０２４４】
【発明の効果】
本発明によれば、表示装置において、空間周波数の異なる特定パターンを１ないし複数個加え合わせて画像を表示する表示モジュールを備えることにより、信号クロック周波数を低下させるとともに、信号書き込み時間を増大でき、開口率を上げて、超高精細表示かつ高速動画表示が可能な表示装置が得られる。
【図面の簡単な説明】
【図１】本発明による表示装置の全体構成を示すブロック図および動作原理を示す図である。
【図２】従来の表示装置の一般的構成を示す図である。
【図３】従来の表示装置の系統構成および表示パネル内の構成を示す図である。
【図４】本発明により画素上で特定パターンを表示する原理を説明する図である。
【図５】液晶に印加すべき電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの決定の様子を示す図である。
【図６】本発明による表示装置の実施形態１の構成を示す図である。
【図７】本実施形態１の液晶パネルの構成を説明する画素部分の断面構造を示す図である。
【図８】本発明による表示装置の実施形態２の構成を示す図である。
【図９】本発明による表示装置の実施形態３の構成を示す図である。
【図１０】本発明による表示装置の実施形態４の構成を示す図である。
【図１１】本発明による表示装置の実施形態５の構成を示す図である。
【図１２】４×１のブロックにおいて特定パターンを表示する原理を説明する図である。
【図１３】本発明による表示装置の実施形態６の構成を示す図である。
【図１４】本発明による表示装置の実施形態７すなわち投射型ディスプレイの構成を示す図である。
【図１５】本発明による表示装置の実施形態８の構成を示す図である。
【図１６】図１５の加減算器２２０の構成および動作を説明する図である
【図１７】本発明で得られた重みａｊと特定パターンとの関係を示す図である。
【図１８】本発明による表示装置の実施形態９の構成を示す図である。
【図１９】本発明による表示装置の実施形態１０の構成を示す図である。
【符号の説明】
１,２１,３１ 表示モジュール
２,２２,３２ 表示制御装置
３,３３ 演算回路
４,２４,３４ 画像発生装置
６ 特定パターン
７,８ 画像
１１ａ,１１ｂ,４２,４２Ｒ１,４２Ｇ１,４２Ｂ１,４２Ｒ２,４２Ｇ２,４２Ｂ２,４２Ｒ３,４２Ｇ３,２１３,２１３ａ,２１３ｂ,２１３ｃ,２１３ｄ,２１３ｅ,２１３ｆ,２１３ｇ,２１３ｈ 信号線
１２ａ,１２ｂ,１２ｃ,１２ｄ,４４ａ,４４ｂ,４４ｃ,４４ｄ,４４ａＲ,４４ａＧ,４４ａＢ,４４ｂＲ,４４ｂＧ,４４ｂＢ,４４ｃＲ,４４ｃＧ,４４ｃＢ,４４ｄＲ,４４ｄＧ,４４ｄＢ，４４' 対向信号線
１３ 画素電極
１３ａ,６８ 信号電極
１３ｂ,６９ 対向信号電極
１４ａ,１４ｂ,１４ｃ,１４ｄ,２５,４８,４８ａ,４８ｂ,４８ｃ,４８ｄ,４８ｅ,４８ｆ,４８ｇ,４８ｈ,５１０ 画素
２６,３６ 表示パネル
３５ 対向信号ドライバ
３７ 信号ドライバ
３８ 走査ドライバ
３９ 共通電極ドライバ
４１,４１ａ,４１ｂ,４１ｃ,４１ｄ 走査線
４３,２１４ 共通電極線
４４Ｒ１,４４Ｇ１,４４Ｂ１,４４Ｒ２,４４Ｇ２,４４Ｂ２,４４Ｒ３,４４Ｇ３,４４Ｒ１ａ,４４Ｒ１ｂ,４４Ｒ１ｃ,４４Ｒ１ｄ,４４Ｇ１ａ,４４Ｇ１ｂ,４４Ｇ１ｃ,４４Ｇ１ｄ,４４Ｒ２ａ,４４Ｒ２ｂ,４４Ｒ２ｃ,４４Ｒ２ｄ 対向信号共通線
４５,２０３ａ,２０３ｂ,２０３ｃ,２０３ｄ,２０８ 容量素子
４６,７０,２０７,５０９ 液晶
４７ 薄膜トランジスタ(ＴＦＴ)
６１ 偏光板
６２,６７ 基板
６３,６４ 絶縁膜
６５ 配向膜
６６ カラーフィルタ
８１ 圧縮率調整装置
８２ 高圧縮演算回路
２０１ 第１ＴＦＴ
２０２ 第２ＴＦＴ
２０４ 第３ＴＦＴ
２０５ 第４ＴＦＴ
２０６ 第５ＴＦＴ
２１１ 第１走査線
２１２ 第２走査線
２２０ 加減算器
４０１ パターン書き込みＣＲＴ
４０２ 書き込み光学系
４０３ 光導電層
４０４ 誘電体ミラー層
４０５ 液晶層
４０６ 投影光源
４０７ 投影光学系
４０８ 偏光ビームスプリッタ
４０９ スクリーン
４１０ パターン表示素子
４１１ ガラス基板
５００ デジタル信号走査線
５０１ デジタル信号線
５０２ アナログ信号走査線
５０３ アナログ信号線
５０４ 第１トランジスタ
５０５ 第２トランジスタ
５０６ 第３トランジスタ
５０７ 第１容量素子
５０８ 第２容量素子
５１１ ブロック
５１２ 第４トランジスタ
Claims (7)
- 画像信号を発生する画像発生装置と、
ｎ(ｎは２以上の自然数)個の複数画素を１ブロック単位とし、前記ブロック毎に前記画像信号から空間周波数の異なる特定パターンを重み付けして発生させる演算回路を有する表示制御装置と、
前記ブロック単位中の前記複数画素を同時に選択し、前記表示制御装置で重み付けされた空間周波数の異なる前記特定パターンから重みの大きな特定パターンを選択してフィールドシーケンシャル駆動方法で複数個加え合わせて画像を表示する表示モジュールとを備えた表示装置。 - 請求項１に記載の表示装置において、
前記演算回路が、前記ブロック毎に画像信号から空間周波数の異なるＮ個の前記特定パターンを重み付けして発生させる手段であり、
前記表示モジュールが、前記特定パターンをＮp(Ｎより小さく、かつ２以上の自然数)個加え合わせて画像を表示する手段であることを特徴とする表示装置。 - 請求項１または２に記載の表示装置において、
前記表示モジュールが、前記画素をマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、前記信号ドライバには信号線を接続し、前記走査ドライバには走査線を接続し、前記対向信号ドライバには対向信号線を接続し、前記画素が、信号電極と対向信号電極とスイッチ素子とを備え、前記信号電極には前記スイッチ素子を介して前記信号線を接続し、前記対向信号電極には前記対向信号線を接続し、同一の前記ブロックに含まれて同一の列の前記画素に備えられた前記信号電極には同一の第１電位を与え、同一の前記ブロックに含まれて同一の行の前記画素に備えられた前記対向信号電極には同一の第２電位を与え、前記ブロックが前記第１電位と前記第２電位とにより前記特定パターンを形成し、同一の行に含まれる前記画素に備えられた前期対向信号電極には共通の前記対向信号線を接続したことを特徴とする表示装置。 - 請求項２に記載の表示装置において、
前記表示モジュールは、前記画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、前記信号ドライバには信号線を接続し、前記走査ドライバには走査線を接続し、前記対向信号ドライバには対向信号共通線を接続し、前記対向信号共通線には対向信号線を接続し、前記画素は信号電極と対向信号電極とスイッチ素子とを備え、前記信号電極には前記スイッチ素子を介して前記信号線を接続し、前記対向信号電極には前記対向信号線を接続し、同一の前記ブロックに含まれて同一の列の前記画素に備えられた前記信号電極には同一の第１電位を与え、同一の前記ブロックに含まれて同一の行の前記画素に備えられた前記対向信号電極には同一の第２電位を与え、前記ブロックが前記第１電位と前記第２電位とにより前記特定パターンを形成し、異なる前記ブロックに含まれる前記画素に備えられた前記対向信号電極には異なる前記対向信号線を接続したことを特徴とする表示装置。 - 請求項２に記載の表示装置において、
前記表示モジュールは、前記画素がマトリクス状に配列したパネルと、信号ドライバと、走査ドライバと、対向信号ドライバとを備え、前記信号ドライバには信号線を接続し、前記走査ドライバには走査線を接続し、前記対向信号ドライバには対向信号共通線を接続し、前記対向信号共通線には対向信号線を接続し、前記画素は信号電極と対向信号電極とスイッチ素子とを備え、前記信号電極には前記スイッチ素子を介して前記信号線を接続し、前記対向信号電極には前記対向信号線を接続し、同一の前記ブロックに含まれて同一の列の前記画素に備えられた前記信号電極には同一の第１電位を与え、同一の前記ブロックに含まれて同一の行の前記画素に備えられた前記対向信号電極には同一の第２電位を与え、前記ブロックが前記第１電位と前記第２電位とにより前記特定パターンを形成し、異なる前記ブロックに含まれる前記画素に備えられた前記対向信号電極には異なる前記対向信号線を接続し、同一の前記ブロックに含まれて異なる行の前記画素に備えられた前記対向信号電極にはそれぞれ異なる前記対向信号線を接続したことを特徴とする表示装置。 - 請求項１ないし５のいずれか一項に記載の表示装置において、
前記ブロックの行方向の画素数が前記ブロックの列方向の画素数よりも多いことを特徴とする表示装置。 - 請求項２ないし６のいずれか一項に記載の表示装置において、
前記ブロックを形成する前記複数画素の組み合わせが可変であることを特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173567A JP3809573B2 (ja) | 2000-06-09 | 2000-06-09 | 表示装置 |
| US09/864,311 US6850219B2 (en) | 2000-06-09 | 2001-05-25 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173567A JP3809573B2 (ja) | 2000-06-09 | 2000-06-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001350454A JP2001350454A (ja) | 2001-12-21 |
| JP3809573B2 true JP3809573B2 (ja) | 2006-08-16 |
Family
ID=18675773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000173567A Expired - Fee Related JP3809573B2 (ja) | 2000-06-09 | 2000-06-09 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6850219B2 (ja) |
| JP (1) | JP3809573B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9374435B2 (en) | 1998-05-29 | 2016-06-21 | Blackberry Limited | System and method for using trigger events and a redirector flag to redirect messages |
| CN100401359C (zh) * | 2000-07-28 | 2008-07-09 | 克雷沃耶提公司 | 用于具有简化寻址的全彩色成像装置的彩色像素的排列 |
| KR100375349B1 (ko) * | 2000-08-04 | 2003-03-08 | 삼성에스디아이 주식회사 | 다중 데이타 전극을 갖는 메트릭스형 평판 표시 패널 및그 구동 방법 |
| JP3811644B2 (ja) * | 2001-12-12 | 2006-08-23 | 株式会社日立製作所 | 液晶表示装置 |
| JP4008716B2 (ja) * | 2002-02-06 | 2007-11-14 | シャープ株式会社 | フラットパネル表示装置およびその製造方法 |
| TWI359394B (en) | 2002-11-14 | 2012-03-01 | Semiconductor Energy Lab | Display device and driving method of the same |
| KR101187207B1 (ko) | 2005-08-04 | 2012-10-02 | 삼성디스플레이 주식회사 | 디스플레이장치 |
| KR100829019B1 (ko) * | 2005-11-07 | 2008-05-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| US8055695B2 (en) * | 2006-07-12 | 2011-11-08 | Wintek Corporation | Shift register with each stage controlled by a specific voltage of the next stage and the stage after thereof |
| TWI391890B (zh) | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
| JP4501920B2 (ja) * | 2006-10-11 | 2010-07-14 | エプソンイメージングデバイス株式会社 | 表示装置 |
| US20080108386A1 (en) * | 2006-11-03 | 2008-05-08 | John Hard | mobile communication terminal and method therefor |
| CN101409043B (zh) * | 2007-10-09 | 2012-02-01 | 奇美电子股份有限公司 | 液晶显示装置及其影像控制方法 |
| US8970646B2 (en) | 2008-07-09 | 2015-03-03 | Ostendo Technologies, Inc. | Image construction based video display system |
| JP4947037B2 (ja) * | 2008-11-13 | 2012-06-06 | ソニー株式会社 | 表示装置 |
| US8681185B2 (en) | 2009-03-05 | 2014-03-25 | Ostendo Technologies, Inc. | Multi-pixel addressing method for video display drivers |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| US8830278B2 (en) * | 2010-04-09 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for driving the same |
| US9270916B2 (en) * | 2012-02-09 | 2016-02-23 | Screenovate Technologies Ltd. | Method and system of improving quality of video beaming |
| KR102501656B1 (ko) * | 2016-05-31 | 2023-02-21 | 삼성디스플레이 주식회사 | 표시장치 |
| CN109949772B (zh) * | 2019-01-31 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法 |
| KR102670900B1 (ko) * | 2019-08-27 | 2024-05-30 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| EP0193728B1 (en) * | 1985-03-08 | 1992-08-19 | Ascii Corporation | Display control system |
| US5610627A (en) * | 1990-08-10 | 1997-03-11 | Sharp Kabushiki Kaisha | Clocking method and apparatus for display device with calculation operation |
| JPH04355791A (ja) * | 1991-06-03 | 1992-12-09 | Hitachi Ltd | 階調表示方式と多階調表示装置 |
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JPH06161385A (ja) * | 1992-11-25 | 1994-06-07 | Hitachi Ltd | アクティブマトリクス表示装置 |
| JPH07128644A (ja) * | 1993-11-05 | 1995-05-19 | Seiko Epson Corp | 液晶表示装置 |
| JPH07287552A (ja) * | 1994-04-18 | 1995-10-31 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動装置 |
| JPH0850278A (ja) * | 1994-06-01 | 1996-02-20 | Sharp Corp | 強誘電性液晶表示装置およびその階調表示駆動方法 |
| JP3234131B2 (ja) * | 1995-06-23 | 2001-12-04 | 株式会社東芝 | 液晶表示装置 |
| JPH09329807A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
| WO1998002773A1 (fr) * | 1996-07-15 | 1998-01-22 | Hitachi, Ltd. | Dispositif d'affichage |
| US6353435B2 (en) * | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
| JPH11109923A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 液晶表示装置の駆動方法 |
| JP3464599B2 (ja) * | 1997-10-06 | 2003-11-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3466951B2 (ja) * | 1999-03-30 | 2003-11-17 | 株式会社東芝 | 液晶表示装置 |
| JP3199707B2 (ja) * | 1999-08-09 | 2001-08-20 | 株式会社半導体理工学研究センター | 半導体演算回路及び演算装置 |
| JP4665291B2 (ja) * | 2000-04-24 | 2011-04-06 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3873139B2 (ja) * | 2000-06-09 | 2007-01-24 | 株式会社日立製作所 | 表示装置 |
-
2000
- 2000-06-09 JP JP2000173567A patent/JP3809573B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-25 US US09/864,311 patent/US6850219B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6850219B2 (en) | 2005-02-01 |
| JP2001350454A (ja) | 2001-12-21 |
| US20020011980A1 (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809573B2 (ja) | 表示装置 | |
| US7084850B2 (en) | Image display system and image information transmission method | |
| KR100435129B1 (ko) | 액정 표시 장치, 구동 회로, 구동 방법 및 전자 기기 | |
| JP3821701B2 (ja) | 液晶表示装置 | |
| US8633884B2 (en) | Liquid crystal display having data lines disposed in pairs at both sides of the pixels | |
| JP4471444B2 (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
| TWI317119B (en) | Display device, liquid crystal monitor, liquid crystal television receiver, and display method | |
| KR101152137B1 (ko) | 액정 표시 장치 | |
| JP2003186450A (ja) | 表示装置 | |
| KR20110036670A (ko) | 화상 표시 장치 및 그 구동 방법 | |
| WO2006098246A1 (ja) | 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置 | |
| EP1561149A2 (en) | Liquid crystal display and driving method thereof | |
| KR101026809B1 (ko) | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 | |
| WO2011083606A1 (ja) | 表示装置、及び表示装置の駆動方法 | |
| KR100492832B1 (ko) | 표시 장치 | |
| TWI398713B (zh) | 陣列基板以及平面顯示裝置 | |
| US20020051153A1 (en) | Image display method and image display apparatus | |
| KR20080051817A (ko) | 액정 표시 장치 및 그의 감마 곡선 생성 방법 | |
| JP2003255303A (ja) | 液晶表示装置 | |
| US7948566B2 (en) | Liquid crystal display apparatus having an input gradation set to have a relationship along a gamma curve | |
| JPH0990910A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JP2002236466A (ja) | 電気光学装置、駆動回路および電子機器 | |
| KR20040066239A (ko) | 계조 분포에 따라 디지털 계조 데이터를 생성하는 액정표시 장치의 구동 장치 및 그 방법 | |
| JP2009156961A (ja) | 液晶表示装置 | |
| CN109584837A (zh) | 显示面板的驱动方法及显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |