JP3801741B2 - アンテナスイッチ半導体集積回路 - Google Patents
アンテナスイッチ半導体集積回路 Download PDFInfo
- Publication number
- JP3801741B2 JP3801741B2 JP22296797A JP22296797A JP3801741B2 JP 3801741 B2 JP3801741 B2 JP 3801741B2 JP 22296797 A JP22296797 A JP 22296797A JP 22296797 A JP22296797 A JP 22296797A JP 3801741 B2 JP3801741 B2 JP 3801741B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gallium arsenide
- receiving antenna
- antenna
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、携帯電話機や移動体無線通信機等の通信機器のアンテナと送受信回路との切り換えを行ういわゆるアンテナスッチに係り、特に、半導体集積回路を用いてなるものにおいて、小型化及び信頼性の向上を図ったものに関する。
【0002】
【従来の技術】
従来のアンテナスイッチ半導体集積回路としては、例えば、図5に示されたような構成を有してなるものがある。
以下、この従来のアンテナスイッチ半導体集積回路の構成、動作について同図を参照しつつ説明すれば、まず、このアンテナスイッチ半導体集積回路は、GaAs半導体チップ2上に形成されたスイッチ群4Aからなるもので、このGaAs半導体チップ2は、ICパッケージ1に収納されたものとなっている。
【0003】
スイッチ群4Aは、第1乃至第6のスイッチ5〜10からなり、後述するようにこのアンテナスイッチ半導体集積回路の外部と接続されるようになっている。
すなわち、第1のスイッチ5の一端は、外部で直流阻止用の第1のコンデンサ21を介して、例えば、図示されない移動体無線通信機の筺体に設けられた外部受信アンテナ端子30に接続されるようになっている。この外部受信アンテナ端子30には、所望により図示されない受信用のアンテナが接続されるようになっており、アンテナスイッチ半導体集積回路を介して図示されない受信部と接続可能となっている。
【0004】
また、第2のスイッチ6の一端は、外部で直流阻止用の第2のコンデンサ22を介して、このアンテナスイッチ半導体集積回路が用いられる例えば移動体無線通信機に設けられた内部受信アンテナ32と接続されるようになっている。
第3のスイッチ7及び第5のスイッチ9のそれぞれの一端は共に、外部で直流阻止用の第3のコンデンサ23を介して例えば、図示されない移動体無線通信機の筺体に設けられた外部送受信アンテナ端子31と接続されるようになっている。
第4のスイッチ8は、外部で直流阻止用の第4のコンデンサ24を介して、図示されない受信部へ接続されるようになっており、この受信部は、第1乃至第6のスイッチ5〜10の後述するような動作に応じて、先の内部受信アンテナ32、内部送受信アンテナ33、先の外部受信アンテナ端子30に取着される外部受信アンテナ(図示せず)、先の外部送受信アンテナ端子31に取着される外部送受信アンテナ(図示せず)の何れかに選択的に接続されるようになっている。
【0005】
第6のスイッチ10及び第3のスイッチ7の一端は共に、外部で直流阻止用の第5のコンデンサ25を介して図示されない送信部へ接続されるようになっており、この送信部は、第1乃至第6のスイッチ5〜10の後述するような動作に応じて、先の外部送受信アンテナ端子31に取着された車載送受信用アンテナ(図示せず)か、または、次述する内部送受信アンテナ33の何れかに選択的に接続されるようになっている。
【0006】
第4のスイッチ8及び第6のスイッチ10の一端は共に、外部で直流阻止用の第6のコンデンサ26を介して、このアンテナスイッチ半導体集積回路が用いられる例えば移動体無線通信機に設けられた内部送受信アンテナ33と接続されるようになっている。
【0007】
これら第1乃至第6のスイッチ5〜10は、何れもその構成は基本的に同一の半導体スイッチからなるもので、具体的には、例えば、図6にその基本構成図が示されたようなものから構成されたものが用いられている。
ここで、同図を参照しつつ、その構成、動作について概括的に説明すれば、この半導体スイッチは、ガリウム砒素電界効果トランジスタ(以下「GaAs FET」と言う)60を中心としてなるもので、このGaAs FET60のいわゆるオン・オフ動作をスイッチの機能として用いるようにしてあるものである。
【0008】
すなわち、GaAs FET60は、そのゲートに、ドレイン及びソースに印加された所定電圧V1と同電位あるいは高い電圧V2が印加されると、いわゆるオン状態となり、端子61a,61b間が交流レベルで導通されたと等価な状態となる一方、ゲート電圧が先の所定電圧V1より下回る、例えば、零電位となると、GaAs FET60は、いわゆるオフ状態となり、端子61a,61b間は開放されたと等価な状態となるようになっている。
このように、第1乃至第6のスイッチ5〜10は、そのオン・オフの制御がゲート電位によって行われるようになっており、図5に示されたアンテナスイッチ半導体集積回路においては、そのための制御信号が入力される第1乃至第4の制御入力端子45〜48が設けられている。
【0009】
かかる構成を有するアンテナスイッチ半導体集積回路において、第1乃至第4の制御入力端子45〜48に入力される制御信号に対する各スイッチ5〜10とアンテナとの接続状態を説明する説明図が図7に示されており、同図を参照しつつ代表的な動作例について説明することとする。
なお、図7において「スイッチ導通経路」の欄において、表記された数字は、導通状態となる外部接続端子同士を意味し、例えば、5−3は、第5の外部接続端子19と第3の外部接続端子17とを導通状態とする場合を意味するものとする。また、同図において「H」は論理値Highを、「L」は論理値Lowを、それぞれ意味するものとする。
【0010】
また、同図において「制御入力端子」の欄に記載された「1」、「2」、「3」、「4」の数字は、それぞれ第1の制御入力端子45、第2の制御入力端子46、第3の制御入力端子47、第4の制御入力端子48を意味し、その下の各行に記載された「H」、「L」は、これらの第1乃至第4の制御入力端子45〜48に設定されるべき論理値であり、それぞれ論理値High、論理値Lowを意味するものである。
【0011】
さらに、第1の制御入力端子45は、第3及び第4のスイッチ7,8を同時に同じ動作状態に制御するためのものであり、第2の制御入力端子46は、第5及び第6のスイッチ9,10を同時に同じ動作状態に制御するためのものであり、第3の制御入力端子47は、第1のスイッチ5の動作を制御するものであり、第4の制御入力端子48は、第2のスイッチ6の動作を制御するものであるとする。そして、これらの第1乃至第4の制御入力端子45〜48へ論理値Highが印加された場合には、対応するスイッチがオンとなり、論理値Lowが印加された場合には、対応するスイッチがオフとなるものとする。
【0012】
かかる前提の下で、例えば、内部送受信アンテナ33を用いて送信を行う場合、換言すれば、図7においては、第5の外部接続端子19と第6の外部接続端子20とを導通状態とする場合には、第1の制御入力端子45には、論理値Lowを、第2の制御入力端子46には、論理値Highを、それぞれ印加する必要があり、第3及び第4の制御入力端子47,48は、送信部とアンテナとの接続には直接影響しないため、論理値HighまたはLowの何れかに設定されればよい。このような各制御入力端子45〜48への信号設定により、第6のスイッチ10がオン状態となるため、図示されない送信部はこの第6のスイッチ10を介して内部送受信アンテナ33に接続されることとなる。
【0013】
また、内部送受信アンテナ33によって受信を行う場合、換言すれば、図7においては、第4の外部接続端子18と第6の外部接続端子20とを導通状態とする場合には、第1の制御入力端子45を論理値Highと、第2乃至第4の制御入力端子46〜48は、論理値Lowと、それぞれ設定される必要があり、このような設定により、第4のスイッチ8が導通状態となるため、図示されない受信部は、内部送受信アンテナ33に接続されることとなる。
【0014】
さらに、内部受信アンテナ32によって受信を行う場合、換言すれば、図7においては、第4の外部接続端子18と第2の外部接続端子16とを導通状態とする場合には、第4の制御入力端子48が論理値Highと、第1乃至第3の制御入力端子45〜47が論理値Lowと、それぞれ設定される必要があり、このような設定により、第2のスイッチ6が導通状態となるため、図示されない受信部は、内部受信アンテナ32に接続されることとなる。
【0015】
このように、アンテナスイッチ半導体集積回路は、第1乃至第4の制御入力端子45〜48への信号入力に応じて、第1乃至第6のスイッチ5〜10が動作し、それによって、送信部または受信部を所望のアンテナへ接続できるようになっている。
【0016】
【発明が解決しようとする課題】
しかしながら、上述した従来のアンテナスイッチ半導体集積回路には、次のような問題がある。
まず、上述のように各スイッチ5〜10の動作制御のために、4つの制御入力端子が必要であるが、パッケージのさらなる小型化の要請が生じている現状においては、このような端子は一つでも少なくしたいという要求があり、制御のためだけに4つもの制御入力端子を必要とすることは、小型化を阻む大きな要因の一つとなるだけでなく、アンテナスイッチ半導体集積回路と外部回路との間に4つの配線を設ける必要があることを意味し、このアンテナスイッチ半導体集積回路が用いられる装置、例えば、移動体無線通信機や携帯電話機の配線を増やすことになり、ひいてはこれらの小型化をも阻むこととなるという問題がある。
【0017】
なお、制御入力端子の数を減らす方策としては、例えば、第1乃至第4の制御入力端子45〜48に所定の信号を印加することで第1乃至第6のスイッチ5〜10の動作を直接制御する代わりに、デコーダ回路をGaAsからなる半導体チップ2上へ設けるようにし、外部へ出る制御端子の数を最小限とすることが考えられるが、GaAs材は、高価であるために、同一チップ上にデコーダ回路を設けると、チップ面積が増えるため、価格の上昇を招くこととなり、必ずしも得策ではない。
【0018】
また、図5に示された従来回路では、動作状態によっては、特定のアンテナがアースから電気的に浮いた状態となり、そのため、動作中のアンテナに対して影響を与えるという問題がある。
すなわち、例えば、内部送受信アンテナ33で送信を行う場合、すなわち、先の図7において言えば、スイッチ導通経路の2番目の状態(第5の外部接続端子19と第6の外部接続端子20との導通状態)であって、かつ、第4の制御入力端子48が論理値Lowに設定された状態にある場合、第2のスイッチ6が非導通状態となるため、内部受信アンテナ32が電気的に浮いた状態となる。そのため、この場合、動作状態にある内部送受信アンテナ33からの送信波を拾ってしまい、内部送受信アンテナ33の効率を低下させるだけでなく、拾った電波を再放射して周辺の電子機器に障害を与えることがあるという問題がある。
【0019】
また、内部送受信アンテナ33で受信を行う場合、すなわち、先の図7において言えば、スイッチ導通経路の4番目の状態(第4の外部接続端子18と第6の外部接続端子20との導通状態)においても、第2のスイッチ6が非導通状態となるため、内部受信アンテナ32が電気的に浮いた状態となり、上述した場合と同様に、内部送受信アンテナ33とのいわば相互作用を生じ、内部送受信アンテナ33の受信アンテナとしての効率低下を招くことがあるという問題がある。
さらに、内部受信アンテナ32で受信を行う場合、すなわち、先の図7において言えば、スイッチ導通経路の5番目の状態(第4の外部接続端子18と第2の外部接続端子16との導通状態)においては、第4及び第6のスイッチ8,10が非導通状態となるため、内部送受信アンテナ33が電気的に浮いた状態となり、上述したと同様にいわゆる相互作用を引き起こして、内部受信アンテナ32の効率低下を招くことがあるという問題がある。
【0020】
またさらには、1ワット以上の送信電力をGaAs FETによって、完全に遮断または通過させるためには、先の図6の回路で示された電圧V1,V2として、5V以上が必要とされるが、近年携帯電子機器において広く使用されてきているリチウム電池では、4V以上の電圧供給は不可能である。
そのため、例えば、5V以上の電圧を供給することが可能な電池を使用する場合には、リチウム電池と比較して、小型、軽量という利点を享受することができなくなるという問題が生ずる。また、例えば、リチウム電池の使用を可能とする方策として、リチウム電池の電圧を昇圧する昇圧回路を、アンテナスイッチ半導体集積回路が用いられる携帯通信機器内に別個に設けることが考えられるが、このような携帯通信機器のより小型化の要請が強い近年の現状においては、そのような方策では、市場要求を満たすものを提供することができないという問題がある。
【0021】
本発明は、上記実状に鑑みてなされたもので、外部へ出る端子が極力少なく、従来に比してより小型化の可能なガリウム砒素電界効果トランジスタを用いてなるアンテナスイッチ半導体集積回路を提供するものである。
本発明の他の目的は、ガリウム砒素電界効果トランジスタが形成されるチップ面積を増やすことなく、外部へ出る端子が極力少なくできるアンテナスイッチ半導体集積回路を提供することにある。
本発明の他の目的は、使用されていないアンテナと使用中のアンテナとの干渉が生ずることがなく、動作の安定性、信頼性の高いアンテナスイッチ半導体集積回路を提供することにある。
本発明の他の目的は、小型化を図りつつ、リチウム電池での使用が可能なガリウム砒素電界効果トランジスタを用いてなるアンテナスイッチ半導体集積回路を提供することにある。
【0022】
【課題を解決するための手段】
請求項1記載のアンテナスイッチ半導体集積回路は、複数のガリウム砒素電界効果トランジスタが、その導通、非導通を外部からの制御信号に応じて制御され、外部接続端子を介して接続される外部受信アンテナ、外部送受信アンテナ、内部受信アンテナ及び内部送受信アンテナと、受信部及び送信部との接続が切り換えられるようにガリウム砒素半導体チップ上に集積回路化されてなるアンテナスイッチ半導体集積回路において、前記ガリウム砒素半導体チップ上に、送信部と内部送受信アンテナとが接続状態にある場合か、または、受信部と内部送受信アンテナとが接続状態にある場合において、内部受信アンテナを回路接地状態とするガリウム砒素電界効果トランジスタからなるスイッチと、受信部と内部受信アンテナとが接続状態にある場合に、内部送受信アンテナを回路接地状態とするガリウム砒素電界トランジスタからなるスイッチとを設ける一方、外部からの制御信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタの内、導通状態とするガリウム砒素電界効果トランジスタを選択するための信号を出力するデコーダ回路と、前記デコーダ回路の出力信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタを導通、非導通状態とするための信号を出力するドライブ回路と、所定周波数の信号を出力する発振回路と、外部から印加される直流電圧を、前記発振回路の出力信号を用いて所定の電圧に変換する倍電圧発生回路と、を設け、前記デコーダ回路、前記ドライブ回路、前記発振回路及び前記倍電圧発生回路をMOS集積回路化して、前記ガリウム砒素半導体チップとは別体のチップ上に形成し、前記ガリウム砒素半導体チップと共に同一ICパッケージに収納してなるものである。
【0023】
かかる構成においては、特に、内部受信アンテナまたは内部送受信アンテナが使用されていない状態において、新たに設けたGaAs FETからなるスイッチによって、回路接地されるようになっており、電気的に浮くことに起因して生ずる他の使用中のアンテナへの干渉が回避されるようになっている。
また、デコーダ回路、ドライブ回路をGaAs半導体チップとは別個に、しかも、同一のICパッケージ内に集積回路化して設けることで、GaAs FETからなるスイッチの動作を制御するために、外部から入力する制御信号の本数を従来に比して減らすことができるものである。
そして、デコーダ回路やドライブ回路の集積回路化は、MOS集積回路や、シリコンバイポーラ集積回路、または、シリコンBiCMOS集積回路によるものが好適である。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について図1乃至図4を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第1の例について図1乃至図3を参照しつつ説明する。なお、先の図5に示された従来のものと同一の構成要素については、同一の符号を付すこととする。
まず、この第1の例におけるアンテナスイッチ半導体集積回路の構成について図1を参照しつつ説明すれば、このアンテナスイッチ半導体集積回路は、いわゆるICパッケージ1内に、ガリウム砒素(GaAs)からなるGaAs半導体チップ2が設けられ、このGaAs半導体チップ2上にGaAs FETを用いてなるスイッチ群が構成されてなる点は、従来と同様のものであるが、さらに、MOS(Metal-Oxide-Semiconductor)集積回路半導体チップ3がICパッケージ1内に設けられた点が異なるものである。
【0025】
以下、具体的に説明すれば、GaAs半導体チップ2には、GaAs FETを用いてなる第1乃至第8のスイッチ5〜12によるスイッチ群4が構成されたものとなっている。
すなわち、第1及び第2のスイッチ5,6は、その一端側で相互に接続される一方、第1のスイッチ5の他端側は、外部との接続可能にICパッケージ1に設けられた第1の外部接続端子15に接続されており、この第1の外部接続端子15及び直流成分阻止用の第1のコンデンサ21を介して外部受信アンテナ端子30に接続されるようになっている。
なお、この外部受信アンテナ端子30は、例えば、図示されない移動体無線通信機の筺体に設けられるものであり、いわゆる車載時に車載受信用のアンテナが取り付けられるようになっているものである。
【0026】
第2のスイッチ6の他端側は第7のスイッチ11の一端側と共に、外部との接続可能にICパッケージ1に設けられた第2の外部接続端子16に接続されており、この第2の外部接続端子16及び直流成分阻止用の第2のコンデンサ22を介して、このアンテナスイッチ半導体集積回路が用いられる、例えば、移動体無線通信機に設けられた内部受信アンテナ32に接続されるようになっている。
第7のスイッチ11の他端側は、直流成分阻止用の第7のコンデンサ27及び第1の終端抵抗器35を介して接地されるようになっている。
【0027】
第5のスイッチ9は、その一端側が、第3のスイッチ7の一端側と共に、第3の外部接続端子17に接続されており、この第3の外部接続端子17及び直流成分阻止用の第3のコンデンサ23を介して外部送受信アンテナ端子31に接続されるようになっている。この外部送受信アンテナ端子31は、例えば、図示されない移動体無線通信機の筺体に設けられるものであり、車載時に車載送受信アンテナ(図示せず)が取り付けられるようになっているものである。
この第5のスイッチ9の他端側は、先の第1及び第2のスイッチ5,6の相互の接続点と第4のスイッチ8の一端に接続されると共に、第4の外部接続端子18に接続されており、この第4の外部接続端子18及び直流成分阻止用の第4のコンデンサ24を介して、図示されない受信部に接続されるようになっている。
【0028】
第6のスイッチ10は、その一端側が、第3のスイッチ7の他端側と共に、第5の外部接続端子19に接続されており、この第5の外部接続端子19及び直流成分阻止用の第5のコンデンサ25を介して図示されない送信部へ接続されるようになっている。
また、第6のスイッチ10の他端側は、第4のスイッチ8の他端側及び第8のスイッチ12の一端側と接続されると共に、第6の外部接続端子20に接続されており、この第6の外部接続端子20及び直流成分阻止用の第6のコンデンサ26を介して内部送受信アンテナ33に接続されるようになっている。
そして、第8のスイッチ12の他端側は、直流成分阻止用の第8のコンデンサ28及び第2の終端抵抗器36を介して接地されるようになっている。
【0029】
上述した第1乃至第8のスイッチ5〜12は、従来と同様にGaAs FETを用いてなるもので、その基本的構成は、図6で説明した従来のものと同様であるのでここでの詳細な説明は省略することとする。
一方、MOS集積回路半導体チップ3上には、デコーダ回路(図1及び図4においては「DEC」と表記)40と、ドライブ回路(図1及び図4においては「DRV」と表記)41と、発振回路(図1及び図4においては「OSC」と表記)42と、倍電圧発生回路(図1及び図4においては「PUMP」と表記)43とが設けられており、これらは、公知・周知のIC製造技術であるMOS集積回路技術により形成されてなるものである。
【0030】
デコーダ回路40は、3つの制御入力端子45〜47に入力された信号を基に、ドライブ回路41を介して先の第1乃至第8のスイッチ5〜12を制御するための6つの信号をドライブ回路41へ出力するもので、その回路構成は公知・周知のデコーダ回路と同様なものとなっている。
ドライブ回路41は、デコーダ回路40からの出力信号を基に、第1乃至第8のスイッチ5〜12を導通または非導通状態とするべく必要な信号を出力するもので、入力信号と同数の6つの出力がGaAs半導体チップ2の第1乃至第8のスイッチ5〜12へ対して取り出されている。なお、MOS集積回路半導体チップ3とGaAs半導体チップ2との間の配線は、いわゆるワイヤボンディングにより行われている。
【0031】
このドライブ回路41は、MOSアナログスイッチで構成されてなるもので、その一出力分の回路構成例を示せば、例えば、図2に示されたようなものとなる。
すなわち、同図を参照しつつ説明すれば、MOSアナログスイッチ50の出力接点50aは、第1乃至第8のスイッチ5〜12を構成するGaAs FETのゲートへ、第1接点50bは、アースへ接続される一方、第2接点50cは、所定電圧、すなわち、GaAs FETを導通状態(オン状態)とするに必要な導通ゲート電圧Vgonが印加されるようになっているものである。ここで、導通ゲート電圧Vgonは、後述する倍電圧発生回路43から供給されるようになっているものである。
【0032】
そして、デコーダ回路40からの制御信号、すなわち、例えば、論理信号の論理レベルの切り換えに応じて、出力接点50aと第1接点50bまたは第2接点50cとの接続が切り換えられるようになっているもので、この例の場合には、デコーダ回路40から論理値Highの信号が入力された場合は、出力接点50aと第2接点50cとが接続状態となり、論理値Lowの信号が入力された場合は、出力接点50aと第1接点50bとが接続状態となるように構成されている。
【0033】
倍電圧発生回路43は、外部の直流電源52からこのアンテナスイッチ半導体集積回路に供給される電源電圧を基に、これを所定の電圧に昇圧するためのもので、発振回路42と共に、公知・周知のいわゆる一種のDC−DCコンバータとして機能するようになっているものである。
したがって、直流電源52としては、第1乃至第8のスイッチ5〜12の動作に必要な電圧より低い電圧を有するリチウム電池を用いることが可能であり、この倍電圧発生回路43で昇圧されて第1乃至第8のスイッチ5〜12へ供給されるようになっている。また、この倍電圧発生回路43からは、先のデコーダ回路40及びドライブ回路41へ対しても電源電圧の供給がなされるようになっている。
発振回路42は、所定の周波数のサイン波信号を出力するもので、その出力は、上述したように倍電圧発生回路43における昇圧動作に用いられるようになっている。
【0034】
次に、上記構成における動作について、図3を参照しつつ説明する。
同図は、第1乃至第8のスイッチ5〜12の動作状態に対して第1乃至第6の外部接続端子15〜20が如何なる導通状態となるかを表したもので、同図において、「スイッチ導通経路」の欄の数字は、その右側の欄の「制御入力端子」の欄の設定により導通状態となる第1乃至第6の外部接続端子15〜20の番号を示しており、例えば、第1行目の「5−3」は、第5の外部接続端子19と第3の外部接続端子17とが導通状態となることを意味する。
【0035】
また、同図において「制御入力端子」の欄に記載された「1」、「2」、「3」の数字は、それぞれ第1の制御入力端子45、第2の制御入力端子46、第3の制御入力端子47を意味し、その下の各行に記載された「H」、「L」は、これらの第1乃至第3の制御入力端子45〜47に設定されるべき論理値であり、それぞれ論理値High、論理値Lowを意味するものである。
さらに、「スイッチ」の欄に記載された1乃至8の数字は、それぞれ第1乃至第8のスイッチ5〜12を意味し、その下の各行に記載された「H」、「L」は、これら第1乃至第8のスイッチ5〜12の動作状態を表し、それぞれ導通状態(オン状態)、非導通状態(オフ状態)を意味するものとする。
【0036】
上記前提の下、具体的な接続状態について説明する。
例えば、図示されない送信部と外部送受信アンテナ(図示せず)とを接続する場合、換言すれば、第5の外部接続端子19と第3の外部接続端子17とを導通状態とする場合には、第1の制御入力端子45を論理値Lowに、第2及び第3の制御入力端子46,47を論理値Highに、それぞれ設定する。
デコーダ回路40では、この入力信号に応じたデコードがなされれて、ドライブ回路41の対応するドライバが駆動される結果、第1及び第2のスイッチ5,6並びに第5及び第6のスイッチ9,10が非導通状態となり、第3及び第4のスイッチ7,8並びに第7のスイッチ11が導通状態となる(図3参照)。
したがって、送信部は、導通状態にある第3のスイッチ7及び外部送受信アンテナ端子31を介して図示されない外部送受信アンテナと接続されることとなる。
【0037】
以下、同様にして、送信部を内部送受信アンテナ33に接続する場合には、第5の外部接続端子19と第6の外部接続端子20とが導通状態となるように、第1乃至第4の制御入力端子45〜47を図3に示されたような入力設定とすればよい。
なお、この第5の外部接続端子19と第6の外部接続端子20との導通状態においては、第7のスイッチ11が導通状態となる(図3参照)ため、内部受信アンテナ32は、この第7のスイッチ11、第7のコンデンサ27及び第1の終端抵抗器35を介して回路接地されるため、従来と異なり、内部受信アンテナ32が内部送受信アンテナ33の動作に影響を及ぼすようなことが確実に回避される動作状態となっている。
【0038】
また、図示されない受信部を外部送受信アンテナに接続する場合には、第4の外部接続端子18と第3の外部接続端子17とが導通状態となるように、第1乃至第4の制御入力端子45〜47を図3に示されたような入力設定とすればよい。
さらに、受信部を内部送受信アンテナ33に接続する場合には、第4の外部接続端子18と第6の外部接続端子20とが導通状態となるように、第1乃至第4の制御入力端子45〜47を図3に示されたような入力設定とすればよく、受信部を内部受信アンテナ32に接続する場合には、第4の外部接続端子18と第2の外部接続端子16とが導通状態となるように、第1乃至第4の制御入力端子45〜47を図3に示されたような入力設定とすればよい。
【0039】
なお、受信部を内部送受信アンテナ33に接続する場合においては、先の第5の外部接続端子19と第6の外部接続端子20とが導通状態となる場合と同様に、第7のスイッチ11が導通状態となる(図3参照)ため、内部受信アンテナ32は、この第7のスイッチ11、第7のコンデンサ27及び第1の終端抵抗器35を介して回路接地され、従来と異なり、内部受信アンテナ32が内部送受信アンテナ33の動作に影響を及ぼすようなことが確実に回避される動作状態となっている。
また、受信部を内部受信アンテナ32に接続する場合においては、第8のスイッチ12が導通状態となる(図3参照)ため、内部送受信アンテナ33は、この第8のスイッチ12、第8のコンデンサ28及び第2の終端抵抗器36を介して回路接地され、従来と異なり、内部送受信アンテナ33が内部受信アンテナ32の動作に影響を及ぼすようなことが確実に回避される動作状態となっている。
【0040】
さらに、受信部を外部受信アンテナ(図示せず)に接続する場合には、第4の外部接続端子18と第1の外部接続端子15とが導通状態となるように、第1乃至第4の制御入力端子45〜47を図3に示されたような入力設定とすればよい。
【0041】
次に、第2の例について、図4を参照しつつ説明する。
この第2の例は、先の図1に示された第1の例における発振回路42がない点を除いては、基本的には図1に示された構成と同一の構成を有してなるものである。したがって、図2においては、図1に示された第1の例と同一の構成要素については、同一の符号を付し、その詳細な説明は省略し、以下、異なる点を中心に説明することとする。
この第2の例においては、発振回路42(図1参照)から得られると同一の信号を外部から得るために、クロック入力端子53がICパッケージ1に設けられた構成となっており、このクロック入力端子53に印加された所定周波数の信号は、倍電圧発生回路43へ、第1の例の場合と同様に入力されるようになっている。
【0042】
したがって、倍電圧発生回路43の動作としては、なんら第1の例と変わることはなく、所定電圧を出力して他の回路部分へ供給することとなる。
また、デコーダ回路40、ドライブ回路41の動作も第1の例と変わるところはなく、そのため、第1乃至第8のスイッチ5〜12の動作も同様であるので、ここでの再度の詳細な説明は省略することとする。
【0043】
なお、上述の発明の実施の形態においては、デコーダ回路40、ドライブ回路41、発振回路42及び倍電圧発生回路43をMOS集積回路として形成したが、シリコンバイポーラ集積回路や、シリコンBiCMOS集積回路で形成してもよいものである。
【0044】
【発明の効果】
以上、述べたように、本発明によれば、GaAs FETを用いてなるアンテナスイッチ半導体集積回路において、内部受信アンテナや内部送受信アンテナが不使用状態にある場合に、それぞれのアンテナを回路接地するためのGaAs FETからなるスイッチを設けたので、内部受信アンテナや内部送受信アンテナが、電気的に浮くようなことがなくなり、他の使用中のアンテナに対して干渉を生ずることがなく、動作の安定性、信頼性の高いアンテナスイッチ半導体集積回路を提供することができる。
また、ICパッケージ内に、GaAS半導体チップとは別体に設けられた半導体チップ上にデコーダ回路及びドライブ回路を設け、GaAs FETからなるスイッチの動作を制御する外部からの制御信号を、このデコーダ回路及びドライブ回路を介してGaAs FETからなるスイッチへ印加して、その動作を制御できるようにしたので、従来に比して外部から入力しなければならない制御信号の数を減らすことができ、そのため、ICパッケージに設ける端子の数が従来に比して少なくて済み、より小型化可能なアンテナスイッチ半導体集積回路を提供することができる。
さらに、同一のパッケージ内に倍電圧発生回路を設け、外部からの電圧を所望の電圧に変換できるようにしたので、携帯用通信機器等において近年よく用いられているリチウム電池を用いることができ、しかも、アンテナスイッチ半導体集積回路とは別個にいわゆる昇圧回路を設けるような場合とは異なり、機器の小型化の支障となることがない。
【図面の簡単な説明】
【図1】本発明の実施の形態における第1の回路構成例を示す回路図である。
【図2】ドライブ回路の一出力分の等価回路例を示す等価回路図である。
【図3】制御入力端子への論理信号入力に対する第1乃至第8のスイッチの動作を説明する説明図である。
【図4】本発明の実施の形態における第2の回路構成例を示す回路図である。
【図5】従来のアンテナスイッチ半導体集積回路の一回路構成例を示す回路図である。
【図6】図5に示されたアンテナスイッチ半導体集積回路に用いられる第1乃至第6のスイッチを構成する半導体スイッチの構成例を示す構成図である。
【図7】図5に示されたアンテナスイッチ半導体集積回路における制御信号の入力と各スイッチの動作の関係を説明するための説明図である。
【符号の説明】
1…ICパッケージ
2…GaAs半導体チップ
3…MOS集積回路半導体チップ
5…第1のスイッチ
6…第2のスイッチ
7…第3のスイッチ
8…第4のスイッチ
9…第5のスイッチ
10…第6のスイッチ
11…第7のスイッチ
12…第8のスイッチ
40…デコーダ回路
41…ドライブ回路
42…発振回路
43…倍電圧発生回路
45…第1の制御入力端子
46…第2の制御入力端子
47…第3の制御入力端子
48…第4の制御入力端子
Claims (4)
- 複数のガリウム砒素電界効果トランジスタが、その導通、非導通を外部からの制御信号に応じて制御され、外部接続端子を介して接続される外部受信アンテナ、外部送受信アンテナ、内部受信アンテナ及び内部送受信アンテナと、受信部及び送信部との接続が切り換えられるようにガリウム砒素半導体チップ上に集積回路化されてなるアンテナスイッチ半導体集積回路において、
前記ガリウム砒素半導体チップ上に、
送信部と内部送受信アンテナとが接続状態にある場合か、または、受信部と内部送受信アンテナとが接続状態にある場合において、内部受信アンテナを回路接地状態とするガリウム砒素電界効果トランジスタからなるスイッチと、
受信部と内部受信アンテナとが接続状態にある場合に、内部送受信アンテナを回路接地状態とするガリウム砒素電界トランジスタからなるスイッチとを設ける一方、
外部からの制御信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタの内、導通状態とするガリウム砒素電界効果トランジスタを選択するための信号を出力するデコーダ回路と、
前記デコーダ回路の出力信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタを導通、非導通状態とするための信号を出力するドライブ回路と、
所定周波数の信号を出力する発振回路と、
外部から印加される直流電圧を、前記発振回路の出力信号を用いて所定の電圧に変換する倍電圧発生回路と、を設け、
前記デコーダ回路、前記ドライブ回路、前記発振回路及び前記倍電圧発生回路をMOS集積回路化して、前記ガリウム砒素半導体チップとは別体のチップ上に形成し、前記ガリウム砒素半導体チップと共に同一ICパッケージに収納してなることを特徴とするアンテナスイッチ半導体集積回路。 - 複数のガリウム砒素電界効果トランジスタが、その導通、非導通を外部からの制御信号に応じて制御され、外部接続端子を介して接続される外部受信アンテナ、外部送受信アンテナ、内部受信アンテナ及び内部送受信アンテナと、受信部及び送信部との接続が切り換えられるようにガリウム砒素半導体チップ上に集積回路化されてなるアンテナスイッチ半導体集積回路において、
前記ガリウム砒素半導体チップ上に、
送信部と内部送受信アンテナとが接続状態にある場合か、または、受信部と内部送受信アンテナとが接続状態にある場合において、内部受信アンテナを回路接地状態とするガリウム砒素電界効果トランジスタと、
受信部と内部受信アンテナとが接続状態にある場合に、内部送受信アンテナを回路接地状態とするガリウム砒素電界トランジスタとを設ける一方、
外部からの制御信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタの内、導通状態とするガリウム砒素電界効果トランジスタを選択するための信号を出力するデコーダ回路と、
前記デコーダ回路の出力信号に応じて前記ガリウム砒素半導体チップ上に設けられた複数のガリウム砒素電界効果トランジスタを導通、非導通状態とするための信号を出力するドライブ回路と、
外部から印加される直流電圧を、外部から印加される所定周波数の信号を用いて所定の電圧に変換する倍電圧発生回路と、を設け、
前記デコーダ回路、前記ドライブ回路、及び前記倍電圧発生回路をMOS集積回路化して、前記ガリウム砒素半導体チップとは別体のチップ上に形成し、前記ガリウム砒素半導体チップと共に同一ICパッケージに収納してなることを特徴とするアンテナスイッチ半導体集積回路。 - MOS集積回路に代えてシリコンバイポーラ集積回路を用いたことを特徴とする請求項1または2記載のアンテナスイッチ半導体集積回路。
- MOS集積回路に代えてシリコンBiCMOS集積回路を用いたことを特徴とする請求項1または2記載のアンテナスイッチ半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22296797A JP3801741B2 (ja) | 1997-08-06 | 1997-08-06 | アンテナスイッチ半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22296797A JP3801741B2 (ja) | 1997-08-06 | 1997-08-06 | アンテナスイッチ半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1155156A JPH1155156A (ja) | 1999-02-26 |
JP3801741B2 true JP3801741B2 (ja) | 2006-07-26 |
Family
ID=16790700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22296797A Expired - Fee Related JP3801741B2 (ja) | 1997-08-06 | 1997-08-06 | アンテナスイッチ半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3801741B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10201433B4 (de) * | 2002-01-16 | 2010-04-15 | Epcos Ag | Schaltungsanordnung, Schaltmodul mit der Schaltungsanordnung und Verwendung des Schaltmoduls |
DE10201435B4 (de) * | 2002-01-16 | 2010-04-08 | Epcos Ag | Schaltungsanordnung mit einem Antenneneingang |
JP4050096B2 (ja) * | 2002-05-31 | 2008-02-20 | 松下電器産業株式会社 | 高周波スイッチ回路および移動体通信端末装置 |
JP4248338B2 (ja) | 2003-08-05 | 2009-04-02 | パナソニック株式会社 | 半導体装置 |
JP3915763B2 (ja) | 2003-09-19 | 2007-05-16 | 株式会社日立製作所 | 携帯端末 |
JP4123435B2 (ja) * | 2003-10-14 | 2008-07-23 | 富士通メディアデバイス株式会社 | 高周波スイッチモジュール |
JP4134129B2 (ja) | 2004-10-28 | 2008-08-13 | Tdk株式会社 | 高周波モジュール |
JP4134004B2 (ja) | 2004-11-15 | 2008-08-13 | Tdk株式会社 | 高周波モジュール |
JP4134005B2 (ja) | 2004-11-15 | 2008-08-13 | Tdk株式会社 | 高周波モジュール |
JP2007143112A (ja) * | 2005-10-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路、半導体装置および通信端末装置 |
JP5015029B2 (ja) | 2007-03-09 | 2012-08-29 | パナソニック株式会社 | 昇圧回路に用いられる電流制御回路 |
JP2010288126A (ja) * | 2009-06-12 | 2010-12-24 | Alps Electric Co Ltd | 2系統送受信ユニット |
US9374086B2 (en) | 2012-11-09 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Switch circuit and method of operating the switch circuit |
-
1997
- 1997-08-06 JP JP22296797A patent/JP3801741B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1155156A (ja) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3801741B2 (ja) | アンテナスイッチ半導体集積回路 | |
JP4050096B2 (ja) | 高周波スイッチ回路および移動体通信端末装置 | |
US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
US7061328B2 (en) | Integrated direct drive inductor means enabled headphone amplifier | |
US6603291B2 (en) | Integrated FET and driver for use in a synchronous dc-dc conversion circuit | |
JP2002290104A (ja) | 高周波スイッチ回路およびそれを用いた通信端末装置 | |
JPH08204528A (ja) | スイツチ回路及び複合スイツチ回路 | |
US6278910B1 (en) | Compressor driving apparatus | |
US20100268969A1 (en) | Power supply converting circuit | |
US10560062B2 (en) | Programmable biasing for pin diode drivers | |
KR20020070120A (ko) | 스위치 회로 장치 및 화합물 반도체 스위치 회로 장치 | |
US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
US6822399B2 (en) | Half-bridge circuit | |
US6255885B1 (en) | Low voltage transistor biasing | |
JP2008035560A (ja) | 高周波スイッチ回路 | |
US5771470A (en) | Control of a power amplifier stage of a portable transceiver | |
JP3630797B2 (ja) | 半導体装置 | |
US7319282B2 (en) | Switch circuit | |
KR100582621B1 (ko) | 스위치 회로 장치 | |
US8963583B2 (en) | Voltage level converter and RF switching driver apparatus using the same | |
KR20000016476A (ko) | 전압 극 전환 회로 | |
JPH11332219A (ja) | 携帯tdma無線用の電圧アップコンバ―タ回路 | |
JP2000295001A (ja) | 高周波切り替えスイッチ回路ic | |
JP2005354279A (ja) | 半導体スイッチ回路 | |
JP3286858B2 (ja) | Rfスイッチ付アンテナ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |