JP3801247B2

JP3801247B2 - 電気装置再起動回路

Info

Publication number: JP3801247B2
Application number: JP33359195A
Authority: JP
Inventors: エル．ホプキンストーマス; ペドラジーニジョルジオ
Original assignee: STMicroelectronics lnc USA
Current assignee: STMicroelectronics lnc USA
Priority date: 1994-12-23
Filing date: 1995-12-21
Publication date: 2006-07-26
Anticipated expiration: 2015-12-21
Also published as: US5770959A; JPH08274605A

Description

【０００１】
【発明の属する技術分野】
本発明は、大略、再起動回路に関するものであって、更に詳細には、電子装置用の再起動回路及び方法に関するものである。
【０００２】
【従来の技術】
電力を必要とする装置、特にバッテリ駆動型の装置、例えばポータブルコンピュータ、ポータブル機器、カメラ、カルキュレータ、時計、ラジオ等はエネルギを節約することが必要である。これらの電気的に駆動される装置の多くは、ある期間の間使用されない場合にはスリープモードに入ることによってエネルギを節約する。このことは、電子装置内に格納されているプログラムによって行なうことが可能である。電子装置は、更に、電源への接続を取除くことによってシャットオフ即ち遮断状態とすることが可能であり、それによって電力が節約される。電子装置が今のところ活性状態即ち起動されている状態にない場合にそれを再起動させることの可能な多数の方法が存在している。例えば、電子装置は論理レベル入力における変化によって再起動させることが可能である。一方、スイッチを押下げるか又はスイッチの位置における変化等のその他の原因によって再起動させることが可能である。電子装置を活性化即ち起動させた状態にすることの可能な別の方法は、装置の電源に直列しているスイッチを閉成させることによるものである。各場合において、論理レベル入力を受取った後又は電力が再度印加された場合に電子装置の再起動期間中にスイッチの位置を知ることが有用である。図１は電子装置２０をシャットダウン即ち遮断させ且つ再起動させる従来の回路を示している。この回路はバッテリ２２によって電力が供給され且つ直列的に接続されている第一スイッチ２４とレギュレータ２６とを有している。図示していない公知の回路を使用する第一スイッチ２４は、イネーブルライン２７によって閉成される場合にレギュレータ２６をターンオンさせる。このスイッチ２４は、更に、第一抵抗３０及び第一コンデンサ３２へ接続している。この回路は第二スイッチ３４を有しており、それは第二抵抗３６及び第二コンデンサ３８へ接続している。
【０００３】
電子装置２０の再起動プロセス期間中に３つの信号を使用することが可能である。第一信号ＳＩＧ１が電子装置２０の端子４４へ印加される。第二信号ＳＩＧ２は、第二スイッチ３４が閉成される場合に状態を変化させ且つ電子装置２０の端子４６へ印加される。第三信号ＳＩＧ３は、第一スイッチ２４が閉成される場合に状態を変化させ且つ電子装置２０の端子４８へ印加される。
【０００４】
第一信号ＳＩＧ１は、第一スイッチ２４の閉成か又はレギュレータのオン／オフ制御ライン２７のいずれかによってレギュレータがターンオンされる場合に状態を変化させる。レギュレータ２６からの電圧Ｖ_ccは、第三抵抗４０及び第三コンデンサ４２と共にＲＣ時定数を発生させ、それは電子装置２０を再起動させる論理レベル入力として作用する。第一抵抗３０及び第一コンデンサ３２の時定数は信号ＳＩＧ３を形成し、それは第一スイッチ２４の閉成状態に関し端子４８を介して電子装置２０によってアクセス可能な情報を維持するために使用される。更に、第二抵抗３６及び第二コンデンサ３８の時定数は信号ＳＩＧ２を形成し、それは、第二スイッチ３４の閉成状態に関し端子４６を介して電子装置２０によってアクセス可能な情報を維持するために使用される。
【０００５】
図１に示した回路の欠点は、少なくとも電子装置２０が再起動アルゴリズムを実行するのに必要とする期間の間夫々のスイッチの状態に関する情報を維持するために第一コンデンサ３２及び第二コンデンサ３８が充分に大きな容量を有するものでなければならないという点である。何故ならば、電子装置２０は、それが機能状態となった後においてのみ端子４６及び４８における入力を読むことが可能であるに過ぎないからである。従って、エネルギを節約することが必要であり且つ小型で軽量であることが必要なバッテリ駆動型の装置は、適切なる再起動を行なうために大型のコンデンサを必要とする場合がある。更に、電子装置２０は再起動動作期間中にスイッチの状態に関する情報をいつ得ることが可能であるかに関して例えばＲＣ回路等の外部回路の制限に依存する。再起動動作の開始時においてスイッチの状態を格納することは著しく重要な場合がある。何故ならば、スイッチは電子装置が完全に再起動するのに必要とする時間よりも短い閉成期間を有することが多いからである。従って、全体的に駆動された装置の電子装置２０は、それがいつ重要な情報にアクセスすることが可能であるかに関し外部回路によって制限される。
【０００６】
【発明が解決しようとする課題】
本発明は、上述した如き従来技術の欠点を解消し、再起動された電子装置が再起動後の任意の時間においてその活性化源を決定することを可能とすることを目的とする。本発明の別の目的とするところは、著しく大きなコンデンサを使用することの必要性なしに再起動状態を格納することである。
【０００７】
【課題を解決するための手段】
本発明の原理によれば、電子装置用の再起動回路が提供される。本再起動回路は、開放位置と閉成位置とを有する第一スイッチ及び開放位置と閉成位置とを有する第二スイッチを包含している。本回路は、更に、第一スイッチか又は第二スイッチのいずれかが閉成された場合に電子装置を再起動するために必要な構成要素を包含している。本再起動回路は、更に、電圧を発生し且つ再起動信号を供給するためのレギュレータを包含することが可能である。該レギュレータは、第一スイッチ及び第二スイッチの少なくとも一方が閉成位置とされた場合に、再起動信号を発生し且つ電圧の発生を開始する。本発明は、更に、再起動動作後の任意の時間に電子装置によって読取ることの可能なデジタル格納回路を包含している。該デジタル格納回路は、再起動動作期間中に、第一スイッチ及び第二スイッチの夫々の位置を表わすデジタル値を格納する。この情報はその使用可能性に関する外部的拘束条件とは独立的に格納され且つ保持され、電子装置によって任意の時間にアクセスすることが可能である。従って、格納装置は非常に迅速にデータを受取り且つ格納することが可能であり、後の時点においてそれが検知されるまでデータを保持し、次いでデータをクリアさせることが可能である。迅速な格納特徴は有益的な場合があり、特に第一スイッチ又は第二スイッチのいずれかが短い期間の間閉成されるに過ぎないものである場合に特に有効である。
【０００８】
【発明の実施の形態】
図２は本発明の第一実施例を示した回路図である。図１に示した従来の回路におけるものと同一の機能を有する同一の構成要素の多くのものが使用されている。例えば、本回路は、第一及び第二スイッチ２４及び３４、第一及び第二抵抗３１及び３７、コンデンサ３２及び３８を有している。レギュレータ２６は端子４４，４６，４８を具備する電子装置２０へ電力を供給する。この電子装置２０は、一群の回路を含む許容可能な電子回路、アプリケーション論理又はマイクロプロセサとすることが可能である。所望により小型のコンデンサ３２及び３８を使用することが可能であるが、このようなコンデンサ３２及び３８は本発明の幾つかの実施例においては設けることは必要ではない。
【０００９】
本発明は、点線で示したように例えばＣＭＯＳ論理回路等のデジタル格納回路５０を有している。好適実施例においては、回路５０は基本的に電力を消費することのない低電力ＣＭＯＳ回路である。更に、回路５０は、好適には、電子装置２０に対して外部的なものであり、常に例えばバッテリ２２へ接続されているライン等の電源ラインへ接続されている。論理回路５０は、レギュレータがオフである場合に電力を受取る。何故ならば、それは電源ラインへ直接的に接続されているからである。このことは、例え電子装置２０がスリープモードにあるか又はレギュレータがオフである場合であっても、回路５０が電力を受取ることを可能としている。回路５０は低電力スタティックＣＭＯＳ回路であるので、バッテリ２２に関する電力の消費は公称的にゼロであって、それは例え閉成されているスイッチ２４へ接続されている場合であってもそうである。勿論、スイッチ２４が開放状態であると、回路のいずれもが電力を受取ることはない。何故ならば、スイッチ２４は電源接続用のマスタスイッチだからである。
【００１０】
回路５０は、本回路が再起動される場合に、スイッチ２４及び３４の状態を表わす値を格納する。このことは、回路の設計に従って、選択された論理レベルにおいて保持される信号がデジタルコードの形態とすることが可能である。デジタルコードとして状態を格納することは、電子装置が再起動するのにかかる時間とは無関係に且つ期間が制限された任意の外部信号とは独立的に、任意の時間においてこの情報へアクセスすることを可能とする。更に、それは時間と共に変化したり減衰したりすることのないデジタル値を格納する。その値はメモリがクリアされるか又は格納回路が積極的にリセットされるまで変化することはない。格納回路５０としてＣＭＯＳ論理回路を使用する場合には、それはスタティック条件で動作し、従って電力消費は無視可能なものである。
【００１１】
一実施例においては、デジタル論理回路５０は、第一コンデンサ３２及び第一インピーダンス装置３１へ結合されている第一ＣＭＯＳインバータ５２を有しており、それは更にダイオード５４を介して第一スイッチ２４へ結合されている。インバータ５２の出力端は第一ＲＳフリップフロップ５６のセット端子Ｓ₁ へ結合されている。第一フリップフロップ５６の出力端子Ｑ₁ は電子装置２０の端子４８へ結合されると共にＯＲゲート５８の第一入力端子ｉｎ₁ へ結合されている。第一フリップフロップ５６は、更に、リセット端子Ｒ₁ を有しており、それは電子装置２０の端子６０へ接続されている。第二インバータ６２は第二インピーダンス装置３７、第二コンデンサ３８、第二スイッチ３４へ結合されている。インバータ６２の出力端は第二ＲＦフリップフロップ６４のセット端子Ｓ₂ へ結合されている。第二フリップフロップ６４の出力端子Ｑ₂ は電子装置２０の端子４６へ結合されると共にＯＲゲート５８の第二入力端子ｉｎ₂ へ結合されている。第二フリップフロップ６４のリセット端子Ｒ₂ は電子装置２０の端子６０へ結合されている。ＯＲゲート５８の出力端子ｏｕｔ₁ は第三フリップフロップ６６のセット端子Ｓ₃ へ結合されている。第三フリップフロップ６６の出力端子Ｑ₃ はレギュレータ２６へ結合されており、レギュレータ２６は電子装置２０へ結合されている。本実施例はデジタル格納装置として２個のＲＳフリップフロップを有しているが、データを捕獲するために例えばレジスタ、カウンタ、バッファ等の多くのその他の形態の格納装置を使用することが可能である。好適には、これらのものは動作が迅速であり、低電力又はゼロ電力格納装置とする。これらの多くは抵抗又はコンデンサを必要とすることなしにスイッチヘ直接的に結合させることが可能である。
【００１２】
ＣＭＯＳインバータ５２及び６２は、フリップフロップ５６，６４，６６及びＯＲゲート５８と共に、本回路の動作期間中に適宜の電源へ結合されるが、それは従来公知のものであるので図示していない。スイッチ２４が開放状態となり、従ってバッテリから回路全体に対して何等電力が供給されない場合には、幾つかの実施例に対してバッテリが唯一の電力供給源である。従って、スイッチ２４を閉成状態とさせると、瞬間的に電力が回路５２，５６，５８，６２，６６へ供給され、それらを所望の状態で動作を開始させる。
【００１３】
図２における回路は以下の如くに動作する。電子装置２０の再起動がスイッチ２４を閉成させることによって開始される場合には、第一スイッチ２４が閉成状態とされるとすぐに、端子Ｑ₁ からの第一フリップフロップ５６の出力信号ＳＩＧ３が高状態へ移行する。出力Ｑ₁ は高状態に留まり、フリップフロップ５６がリセットされるまでデジタル１として格納される。それは、Ｓ₁ における入力値が状態を変化させた場合であっても再度状態を変化させることはない。フリップフロップ５６はクロック型フリップフロップではない。出力信号ＳＩＧ３の高出力がＯＲゲート５８へ供給され、それは出力Ｑ₃ を高状態とさせ、信号ＥＬＡＴＣＨを高状態とさせる。信号ＥＬＡＴＣＨが高状態であると、レギュレータ２６をイネーブル即ち動作可能状態とさせて、再起動信号ＲＳＴを出力させ且つＶ_ccを電子装置２０へ供給する。従って、バッテリ２２からの電力はＣＭＯＳ回路５０へ印加され、且つ電子装置２０は、その後の時点において、入力端４４におけるＱ₁ が高状態であることを検知し且つ所望に応じてこの情報を使用することが可能である。この情報を使用した後に電子装置２０は信号ＲＳＷを出力してフリップフロップ５６をリセットさせその出力を低状態へ移行させる。一方、再起動がスイッチ３４を閉成することによって開始される場合には、端子Ｑ₂ からの第二フリップフロップ６４の出力信号ＳＩＧ２が高状態へ移行する。
【００１４】
スイッチ３４が閉成された時に既にスイッチ２４が閉成されていた場合には、フリップフロップ５６は前の時点において電子装置２０によってリセットされており、且つ出力Ｑ₁ は０即ち低論理レベルにある。Ｑ₁ の出力が低状態であり且つＱ₂ が高状態であると、本回路がスイッチ３４の閉成によって再起動されたものであり一方スイッチ２４は前の時点において閉成されたものであることを表わす２ビットのデジタルコードが供給される。この情報は所望に応じて使用するために電子装置２０への入力として供給される。この情報がもはや必要となくなった後に、電子装置２０はＲＳＷ上に信号を出力してフリップフロップ５６をリセットさせる。
【００１５】
端子Ｑ₁ 及びＱ₂ からの夫々の出力信号ＳＩＧ３及びＳＩＧ２は爾後の入力が本回路を活性化させることが可能であるようにソフトウエアの制御下で端子６０における電子装置２０からのリセット信号ＲＳＷによってそれらがリセットされるまで、それらの初期的状態を維持する。このことは、通常、本装置がスリープモードへ入る幾分前の時点において発生する。
【００１６】
端子Ｑ₁ からの出力信号ＳＩＧ３か又は端子Ｑ₂ からの出力信号ＳＩＧ２のいずれかが高状態へ移行すると、このことはＯＲゲート５８の端子ｏｕｔ₁ からの出力信号ＳＴＲＴを高状態へ移行させ、そのことは端子Ｑ₃ からの第三フリップフロップ６６の出力信号ＥＬＡＴＣＨを高状態へ移行させる。レギュレータ２６が、端子Ｑ₃ からの信号ＥＬＡＴＣＨが高状態であると判別すると、それは電子装置２０に対して電圧を発生し、電子装置２０へ印加されるべき再起動信号ＲＳＴ及び電圧Ｖ_ccを発生させる。このことは、電子装置２０において再起動即ち「ウェークアップ」動作を開始させる。
【００１７】
第一フリップフロップ５６からの信号ＳＩＧ３か又は第二フリップフロップ６４からの信号ＳＩＧ２のいずれかが高状態へ移行すると、ＯＲゲート５８からの出力信号ＳＴＲＴ及び第三フリップフロップ６６からの出力信号ＥＬＡＴＣＨが高状態へ移行するので、第一スイッチ２４が閉成されるか又は第二スイッチ３４が閉成されると、レギュレータ２６は電子装置２０をウェークアップさせそれを再起動させる。本実施例においては、第一スイッチ２４は電源へ結合されており、従ってそれはスイッチ３４を有効なものとさせるためには閉成位置になければならない。このことは全ての実施例に対して成立する訳ではない。何故ならば、ある回路の場合には、電力は別の第三スイッチを介して供給される場合があり、且つスイッチ２４及び３４は両方とも互いに独立的に再起動を起こさせ且つ２ビットのデジタルデータを電子装置２０へ供給するからである。
【００１８】
第一フリップフロップ端子Ｑ₁ からの出力信号ＳＩＧ３の状態及び端子Ｑ₂ における第二フリップフロップの出力信号ＳＩＧ２の状態は、再起動後の任意の時刻において夫々端子４４及び４６において電子装置２０によって読取ることが可能である。従って、電子装置２０は再起動期間中にそれが希望する場合にはいつでも第一スイッチ２４又は第二スイッチ３４の状態を自由に検知することが可能であり、且つ電子装置２０はそれが実際的であると判別する限りその情報を維持することが可能である。その後に、電子装置２０はリセットスイッチ信号ＲＳＷを送給してそのデータをクリアする。このことは、電子装置が別の再起動信号を受取った場合に、格納装置が新たなデータを受付けるための準備を行なう。従って、電子装置２０がそれが実際的であるか又は所望であると判別する限り、電子装置２０をリセットした直前にどのスイッチが閉成されていたかの表示はアクセス可能のままである。
【００１９】
この構成によれば、電子装置２０の「ウェークアップ」即ち起動の原因はスイッチ２４の閉成であるか又はスイッチ３４の閉成であるかを電子装置２０が判別することを可能としている。更に、第一インピーダンス装置３１とコンデンサ３２とからなるＲＣ回路に対して必要な時定数及び第二インピーダンス装置３７及びコンデンサ３８からなるＲＣ回路に対して必要な時定数は、もはや、電子装置２０が再起動するのにかかる時間全体にわたって継続する必要はない。その代わりに、これらの時定数はフリップフロップ５６及び６４をセットするのに充分に長い間持続することが必要であるに過ぎない。このことは非常に短い時間とすることが可能である。電子装置２０は第一及び第二ＲＣ回路３１，３２及び３７，３８の時定数が入力情報を維持するのに充分長いか否かを懸念することなしにその再起動ルーチンを実行することが可能であるので、本実施例は従来技術において必要とされていたような過剰に大きな容量を必要とすることはない。このことは、エネルギ節約回路を使用する装置をより小型なものとさせ且つ軽量なものとさせることを可能としている。勿論、正しい構成要素を選択することによって、回路５０はスイッチ２４及び３４の正しい状態を非常に迅速に、ほぼ瞬間的に格納することを確保することが可能であり、従って第一及び第二ＲＣ回路３１，３２及び３７，３８のＲＣ時定数は極めて短いものとすることが可能であり、且つ適切なデータはフリップフロップ又はその他の許容可能な格納装置等の適宜の装置内に格納される。
【００２０】
例えば、しばらくの間外部信号が存在しないか、コンパートメントを開放させるか、又はバッテリを取除くこと等によって決定することが可能であるように、ある所定の期間使用しなかった後に、電子装置２０は許容可能な方法でシャットダウンすることが可能であり、即ち、端子６８から信号ＲＥＬＡＴＣＨを第三フリップフロップ６６のリセット端子Ｒ₃ へ送給することによってスリープモードとなることが可能であり、そのことは信号ＥＬＡＴＣＨを低状態とさせ且つレギュレータ２６をシャットオフさせる。ある前の時間において、電子装置２０は第一及び第二フリップフロップ５６，６４をリセットしており、従って前述した如く端子６０からリセットスイッチ信号ＲＳＷを送給することによって信号ＳＩＧ３及びＳＩＧ２は低状態にある。
【００２１】
図３は本発明の第二実施例の回路図である。この回路は、第一スイッチ２４と第二スイッチ３４と、バッテリ２２と、レギュレータ２６と、電子装置２０を有するという点において前述した実施例と類似している。第一実施例における如く、第一スイッチ２４はダイオード５４、第一インピーダンス装置３１、第一コンデンサ３２、インバータ５２へ結合している。然しながら、この実施例においては、第一スイッチは、更に、第二スイッチ３４のように第二インバータ６２へも結合している。第一スイッチ２４はインピーダンス装置７０を介して第二インバータ６２へ結合しており、一方第二スイッチ３４はコンデンサ７２及びインピーダンス装置７０よりも大きなインピーダンスを有するインピーダンス装置７４を介して第二インバータ６２へ結合している。別の実施例においては、コンデンサ７２の放電を容易とさせるためにインピーダンス装置７０を横断してダイオードを接続させることが可能である。第二インバータ６２の出力端子は活性化フリップフロップ７６の第一セット端子Ｓ_4,1へ結合している。活性化フリップフロップ７６は、更に、第一インバータ５２の出力端へ接続している第二セット端子Ｓ_4,2と、端子８０においてレギュレータ２６へ結合している出力端子Ｑ₄と、端子８４において電子装置２０へ結合しているリセット端子Ｒ₄を有している。レギュレータ２６は電気的接続を介して電子装置２０へリセット信号ＲＳＴ及び電圧Ｖ_ccを供給する。第一インバータ５２の出力端子は、更に、表示フリップフロップ７８のリセット端子Ｒ₅へ結合している。出力端子Ｑ₅は端子８２において電子装置２０へ結合している。セット端子Ｓ₅は更に電子装置２０へ結合している。
【００２２】
第一スイッチ２４が閉成されると、高ＥＬＡＴＣＨ信号が活性化フリップフロップ７６の出力端子Ｑ₄ から出力され、この信号はレギュレータ２６をして電子装置２０を再起動させ且つそれへ電圧Ｖ_ccを供給し、その際に電子装置２０をウェークアップさせる。第一スイッチ２４の閉成動作は更に表示フリップフロップ７８をリセットさせ、表示フリップフロップ７８の出力端子Ｑ₅ からの出力信号ＳＩＧ５を低状態へ移行させ、電子装置２０に対して第一スイッチ２４が以前は開放状態にあったが現在閉成位置へ移動されたことを表示する。このデータ状態はそれが必要となくなるまでフリップフロップ７８に格納され、必要とされなくなった場合には、信号ＡＷＵが高状態へ移行しＱ₅ を高状態とさせる。ある後の時間において、本回路はスリープモードに入り且つ今回はスイッチ３４によってウェークアップされスイッチ２４は常時閉じたままの場合がある。第二スイッチ３４が閉成されると、そのことは活性化フリップフロップ７６の端子Ｑ₄ からの信号ＥＬＡＴＣＨを高状態とさせ且つレギュレータ２６に対して電子装置２０をリセットさせる支持を与える。出力Ｑ₅ は高状態であり且つこのことは電子装置２０の端子８２におけるデータ入力として供給される。
【００２３】
表示フリップフロップ７８からの信号ＳＩＧ５を介して電子装置２０が再起動時におけるスイッチ２４及び３４の位置を決定するためにデータを使用した場合には、それはその端子８６から信号ＡＷＵを表示フリップフロップ７８のセット端子Ｓ₅へ送給し信号ＳＩＧ５を高状態とさせる。電子装置２０がそれ自身をシャットダウン即ち遮断状態とすることを所望する場合には、それはＲＥＬＡＴＣＨ信号を活性化フリップフロップ７６のリセット端子Ｒ₄ へ送給し端子Ｑ₄ からのＥＬＡＴＣＨ信号を低状態とさせ且つ電子装置２０へのレギュレータ２６からの電圧をシャットダウン即ち遮断状態とさせることが可能である。
【００２４】
上述した実施例では単に２つのスイッチの状態に対して格納を行なうものであったが、本発明は、例えばＲＳフリップフロップ等のその他の表示装置を設けることによって電子装置２０によって検索されるべき任意の数のスイッチの状態を格納装置内に格納するために使用することが可能である。これは、２つのスイッチのうちのどちらが電子装置を再起動させたかの単一ビット表示である。勿論、第一実施例の２ビットコードは、４つのスイッチのうちのいずれが再起動させたかを容易に決定することが可能であり、且つ本回路はより多くのスイッチを設けるべく容易に構成することが可能である。その他の実施例においては、例えば３，４，５，６又はそれ以上のモード等の多数の再起動モードを検知し且つ格納するために付加的なフリップフロップ又はその他の格納装置を付加することが可能である。
【００２５】
要素３１及び３７はインピーダンス装置として説明したが、それらは、抵抗、ＭＯＳトランジスタ、ダイオード接続したＭＯＳトランジスタ、又はダイオード等の任意の適宜のインピーダンス装置とすることが可能である。一方、要素３１，３７，７０はスイッチが閉成された後の選択した時間に対してインバータへの入力に対する変化を防止する電流源又はその他の要素とすることが可能である。インバータ５２，６２は、好適には、０の入力に対して出力が迅速に高状態に到達することを確保するためのシュミットインバータ、シュミットトリガ等の形態である。出力トリップ電圧は、コンデンサ寸法、ＲＣ時定数、回路条件等に基づいて適切な電圧レベルにおいて所望により各回路がトリップするためにシュミットインバータ要素の設計によって設計することが可能である。シュミットインバータの設計は当該技術分野において公知であり本明細書においての詳細な説明は割愛する。
【００２６】
好適には、例えばレベルシフタ、バッファ、又はその他の分離装置等の何等かの分離回路を格納回路５０と電子装置２０との間に位置させる。デジタルＣＭＯＳ論理と電子装置への種々の入力との間に分離回路を使用することは当該技術において公知であり且つ当該技術において現在使用されており且つ当業者に公知の任意の分離装置をこの分離のために使用することが可能である。当業者にとって明らかな如く、電子装置２０の動作条件に拘らずに、電子装置がそれ自身の動作ルーチンの種々のものを介して進行中にＲＳフリップフロップの出力をロードダウンすることが可能でないことを確保することが望ましい。例えばレベルシフタ、ＲＳフリップフロップの出力端においてオープンコレクタを使用すること、分離バッファ又は当該技術において公知のその他のもの等の任意の許容可能な分離回路を使用可能であり、このような多くの回路及びそれらをパワーリセット回路とそれによって電力が供給される電子装置との間に使用することは当該技術において公知であり本発明の一部を構成するものではない。
【００２７】
要するに、上述した実施例は例えばマイクロプロセサ等の電子装置によって必要とされる情報をそれが都合のいいようにアクセスすることを可能としており且つ外部回路の値及び時定数によって決定されるものではない。従って、固定された表示手段を使用するアプリケーション論理又はマイクロプロセサ等の任意の電子装置が、外部的なパラメータによって決定されるセットされた期間に拘束される代わりに、それが選択する場合にどのようにしてそれが再起動されたかに関するデータを得ることが可能である。
【００２８】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】従来の再起動回路を示した概略回路図。
【図２】本発明の第一実施例に基づく回路を示した概略回路図。
【図３】本発明の第二実施例に基づく回路を示した概略回路図。
【符号の説明】
２０電子装置
２２バッテリ
２４第一スイッチ
２６レギュレータ
３０第一抵抗
３２第一コンデンサ
３４第二スイッチ
３６第二抵抗
３８第二コンデンサ
５０デジタル格納回路
５６第一フリップフロップ
５８ＯＲゲート
６４第二フリップフロップ
６６第三フリップフロップ

Claims

電子装置用の再起動回路において、
開放位置と閉成位置との間でスイッチングする第一スイッチング手段、
開放位置と閉成位置との間でスイッチングする第二スイッチング手段、
前記第一及び第二スイッチング手段へ結合されており前記第一スッチング手段及び第二スイッチング手段の少なくとも一方が開放位置から閉成位置へスイッチする場合に前記電子装置の再起動動作を開始させる活性化手段、
前記第一及び第二スイッチング手段及び前記電子装置へ結合されており前記再起動動作の開始期間中に前記第一スイッチング手段及び第二スイッチング手段の位置をデジタル形態で格納しその後前記電子装置からの制御信号に応答して前記活性化手段をシャットオフさせる格納手段、
を有することを特徴とする再起動回路。
請求項１において、前記第一スイッチング手段及び第二スイッチング手段の少なくとも一方が前記再起動動作を開始するための短い時間期間中にのみ閉成位置に保持されることを特徴とする再起動回路。
請求項１において、前記格納手段が電力を僅かに消費するか又は消費することのない低電力論理ＣＭＯＳ回路を有することを特徴とする再起動回路。
請求項１において、更に、前記第一及び第二スイッチング手段が開放状態にあることを表わす値へ前記格納手段をリセットさせるリセット手段を有することを特徴とする再起動回路。
請求項４において、前記格納手段が前記リセット手段によってリセットされるまで再起動動作の開始期間中に前記格納手段が継続して前記第一及び第二スイッチング手段の位置を表示することを特徴とする再起動回路。
再起動回路において、
電子装置及び前記電子装置を再起動させる再起動回路を有しており、
前記再起動回路が、
開放位置と閉成位置とを有する第一スイッチ、
開放位置と閉成位置とを有する第二スイッチ、
前記第一及び第二スイッチのうちの少なくとも一方が開放位置から閉成位置へ移動された場合に前記電子装置を再起動するために電圧を供給するレギュレータ、
前記第一及び第二スイッチへ結合されておりスイッチング動作期間中に前記第一及び第二スイッチの位置に基づいて選択された値を格納しその後前記電子装置からの制御信号に応答して前記レギュレータをシャットオフさせるデジタル論理回路、
前記電子装置へ結合されており前記デジタル論理回路における値を検知するセンサ、
を有することを特徴とする再起動回路。
請求項６において、前記デジタル論理回路が電力を僅かに消費するか又は消費することのない低電力論理ＣＭＯＳ回路を有することを特徴とする再起動回路。
請求項６において、前記デジタル論理回路が前記電子装置の外部に設けられていることを特徴とする再起動回路。
請求項６において、前記デジタル論理回路が継続して電源ラインへ接続されていることを特徴とする再起動回路。
請求項６において、更に、前記デジタル論理回路及び前記電子装置へ結合されており前記電子装置が前記デジタル論理回路の選択された値を前記第一及び第二スイッチが開放位置にあることを表わす値へリセットさせることを可能とするリセット回路を有することを特徴とする再起動回路。
請求項６において、前記デジタル論理回路がフリップフロップを有しており、前記フリップフロップは、前記電子装置の再起動期間中に前記第一及び第二スイッチの一方の位置に基づいて選択された値の一方を格納するために前記スイッチのうちの少なくとも一方へ接続されているセット端子を有することを特徴とする再起動回路。
請求項１１において、前記デジタル論理回路は、更に、第二フリップフロップを有しており、前記第二フリップフロップは前記第二スイッチへ結合した入力端子を有すると共に前記第二スイッチが閉成された場合に前記フリップフロップ内の選択された値のうちの１つを格納するために前記電子装置へ結合されている出力端を有することを特徴とする再起動回路。
請求項１２において、前記第一及び第二フリップフロップのうちの少なくとも一方が、セット端子とリセット端子とを含む２つの入力端子を有しており、前記第二スイッチは前記セット端子へ結合されており且つ前記電子装置からの信号は前記リセット端子へ供給されることを特徴とする再起動回路。
請求項１２において、前記デジタル論理回路が第三フリップフロップを有しており、前記第三フリップフロップは前記第一又は第二スイッチへ接続されているセット端子を有すると共に前記レギュレータへ結合されている出力端を有することを特徴とする再起動回路。
電子装置の再起動を制御する電子回路において、
バッテリ、
セット端子と、リセット端子と、出力端子とを具備する第一フリップフロップ、
前記バッテリ及び前記第一フリップフロップへ結合されており開放位置と閉成位置とを有する第一スイッチ、
セット端子とリセット端子と出力端子とを具備する第二フリップフロップ、
前記第二フリップフロップのセット端子へ結合されており開放位置と閉成位置とを有する第二スイッチ、
前記第一スイッチへ結合した第一入力端と第三フリップフロップの出力端子へ結合した第二入力端とを具備しており前記第一及び第二スイッチのうちの少なくとも一方が閉成位置にある場合に電圧の発生を開始するレギュレータ、
前記レギュレータが電圧の発生を開始すると前記第一及び第二スイッチの位置を検知するセンサ、
を有することを特徴とする電子回路。
請求項１５において、前記第三フリップフロップのリセット端子は前記電子装置の端子へ接続しており、且つ前記レギュレータからの電圧は前記電子装置の端子からの信号を前記第三フリップフロップのリセット端子へ印加することによって遮断されることを特徴とする電子回路。
請求項１５において、前記第一フリップフロップの出力端子及び前記第二フリップフロップの出力端子は前記電子装置へ接続されており、且つ前記第一フリップフロップの出力端子及び前記第二フリップフロップの出力端子からの出力を検知することによって前記電子装置がリセットされる期間中に前記第一及び第二スイッチの位置を前記電子装置が決定することが可能であることを特徴とする電子回路。
請求項１５において、更に、
時定数を有しており且つ前記第一フリップフロップのセット端子へ結合されている第一抵抗及びコンデンサ、
時定数を有しており且つ前記第二フリップフロップのセット端子へ結合されている第二抵抗及びコンデンサ、
を有しており、前記第一抵抗及びコンデンサ及び前記第二抵抗及びコンデンサの両方の時定数は前記レギュレータが電圧の発生を開始するのに必要とされる時間と等しいことが必要であるに過ぎないことを特徴とする電子回路。
請求項１５において、前記電子装置が前記第一フリップフロップのリセット端子及び前記第二フリップフロップのリセット端子へ接続されており、且つ前記電子装置は、前記第一及び第二フリップフロップのセット端子へのその後の入力が前記電子回路を起動させることが可能であるように、前記第一及び第二フリップフロップの両方のリセット端子へ信号を印加させることによって前記第一及び第二フリップフロップの出力端を低状態へリセットさせることが可能であることを特徴とする電子回路。