JP3798760B2 - 半導体ウェハの形成方法 - Google Patents
半導体ウェハの形成方法 Download PDFInfo
- Publication number
- JP3798760B2 JP3798760B2 JP2003115507A JP2003115507A JP3798760B2 JP 3798760 B2 JP3798760 B2 JP 3798760B2 JP 2003115507 A JP2003115507 A JP 2003115507A JP 2003115507 A JP2003115507 A JP 2003115507A JP 3798760 B2 JP3798760 B2 JP 3798760B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- forming
- wafer
- protective member
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハを形成する方法であって、特に、電気的接点となるバンプ電極を半導体ウェハの回路形成面に形成するための形成方法に関する。
【０００２】
【従来の技術】
近年、ＩＣカード、携帯電話、ＰＤＡ等の携帯型電子機器の高性能化や小型薄型化に伴い、各種電子部品を基板の表面に実装することができる表面実装方式が多く採用されている。このような表面実装方式の電子デバイスを製造する場合は、ウェハプロセスの過程で電極用のバンプを形成するための工程が設けられている。
【０００３】
図４及び図５は、従来のバンプ電極の形成を中心とした半導体ウェハの製造工程を示したものである。ここで、図４はバンプ形成工程で、図５はバックグラインド工程を示す。図４に示したバンプ形成工程では、所定厚みにスライスされた半導体ウェハ（ウェハ１）の回路形成面２に、ＵＭＢ（アンダー・メタル・バンプ）スパッタリングを用いて金蒸着膜３を形成する（工程ａ，ｂ）。そして、前記金蒸着膜３にレジスト膜４を形成し（工程ｃ）、このレジスト膜４の上にバンプの形成パターンが描かれたフォトレジスト膜５を被着する（工程ｄ）。次に、前記フォトレジスト膜５の上からレーザ光あるいは紫外線を照射して露光処理（工程ｅ）を行った後、前記フォトレジスト膜５でマスクした以外の部分をエッチングによって除去することで、所定のバンプ電極７がウェハ１の回路形成面２上に形成される（工程ｆ）。
【０００４】
前記バンプ電極７が形成されたウェハ１は、図５に示されるように、バンプ電極７の形成面をバックグラインド処理用の作業台８に載置し、前記バンプ電極７の形成面と反対側の裏面９をバックグラインダ１０を回転させながら押圧していき、所定の厚みになるまで研削して薄型化している（工程ｇ，ｈ）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記ウェハ１にバンプ電極７を形成した後、バックグラインド工程に移行してウェハ１全体を薄く研削する方法では、バックグラインド処理中にバンプ形成面が作業台８に擦られて、先に形成されたバンプ電極７の形状が潰れてしまうといった問題がある。
【０００６】
また、ある一定の厚み（５００μｍ以下）に薄型化されたウェハにあっては、バックグラインド工程やバンプ形成工程における負荷に耐えきれずにウェハが反ったり、歪んだりしてしまうおそれがある。このようなことも原因となって、先に形成されたバンプ電極の形状が歪んでしまったり、潰れてしまったりする場合がある。
【０００７】
以上のような問題が発生すると、ウェハ１自体が損傷すると共に、バンプ電極７の形成に関しても加工精度が悪くなるなどの悪影響を及ぼすこととなる。
【０００８】
そこで、本発明の目的は、半導体ウェハの薄型化に伴う反りや湾曲を抑えることによって、形状の一定した電極用のバンプを高精度且つ迅速に形成する半導体ウェハの形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体ウェハの形成方法は、研磨加工する作業台の上に半導体ウェハの回路形成面を有する表面側が接するように半導体ウェハを載置した後、半導体ウェハの裏面を研磨加工して厚みを薄くし、この薄く加工された半導体ウェハの裏面に石英ガラス、金属又はシリコンからなる保護部材を貼着した後、前記半導体ウェハの回路形成面にバンプ電極部を形成し、このバンプ電極部の形成後に前記保護部材を半導体ウェハの裏面から剥離することによって、前記半導体ウェハの裏面を露出させたことを特徴とする。
【００１０】
この発明によれば、研磨加工において半導体ウェハを所定の厚みに薄型化した後、前記半導体ウェハの裏面に一定の厚み及び強度を備えた保護部材を貼着することで、この後に実施するバンプ形成工程における半導体ウェハの反りや湾曲を防止することができる。このため、バンプ形成工程において、半導体ウェハに機械的な負荷が掛かったり、温度変動等が発生しても、精度よくバンプ電極を形成することができる。また、バンプ形成工程を研磨加工のような半導体ウェハに大きな負荷が掛かる工程の後に実施することによって、先に形成されたバンプ電極が潰れるといったような不具合も発生しなくなる。
【００１１】
また、前記半導体ウェハに貼着する保護部材に石英ガラスを使用することで、衝撃や温度変化に対する耐性が高まるので、半導体ウェハのさらなる薄型化が図られる。
【００１２】
【発明の実施の形態】
以下、添付図面に基づいて本発明の半導体ウェハの形成方法について説明する。図１乃至図３は、半導体ウェハのバックグラインド処理からバンプ電極を形成するまでの流れを示す工程図である。
【００１３】
本実施形態における半導体ウェハの形成方法は、半導体ウェハ（以下、単にウェハという）の数あるプロセスの中にあって、バンプ電極の形成に関わる工程を中心としたものである。この一連の工程は、ウェハを一定厚みに研磨加工するバックグラインド工程、前記ウェハに補強用の保護部材を貼着する保護部材貼着工程、前記ウェハ面に電極用のバンプを形成するバンプ形成工程及び保護部材剥離工程とからなっている。なお、前記一連の工程における作業は、加工中のウェハに埃が付いたり、温度や湿度変化によって変形しないように、温度・湿度が管理された一定の減圧条件の下で行われる。
【００１４】
前記バックグラインド工程では、図示しない前処理工程で回路形成面が形成されたウェハの裏面を研磨して薄く平坦化する作業が行われる。ここでは、図１（工程ａ，ｂ）に示すように、前記ウェハ２１の回路形成面２２に保護シート（図示せず）を被せ、この回路形成面２２を下にして作業台２８に置き、ウェハ２１の裏面２９にバックグラインダ１０を回転させながら押圧していき、前記ウェハ２１を所定の厚みになるように均一に研磨加工する。このバックグラインド工程によって、前記ウェハ２１は、通常５００μｍ程度の厚みから２５０μｍ程度の厚みに研磨されるが、薄型化に対応した製品に使用される場合は、３０μｍ程度にまで研磨することが可能である。
【００１５】
次の保護部材貼着工程では、前記バックグラインド工程において薄型化されたウェハ２１の裏面２９に保護部材であるガラス基板が貼着される。このガラス基板の貼着にあたって、最初に前記薄型化されたウェハ２１の裏面２９にレジスト膜３１を形成する（工程ｃ）。そして、前記レジスト膜３１が形成された面に粘着剤であるワックス３２を均一に塗布する（工程ｄ）。このワックス３２は、樹脂とアルコールを混合した材料からなる液状体で、固化した後は２００℃程度の高温に対しても一定の粘着力を保持できるようになっている。続いて、前記ワックス３２が塗布された面にガラス基板３３を載置し、押圧してウェハ２１と接合する（工程ｅ）。前記ガラス基板３３は、貼着されるウェハ２１と同径か、それよりも一回り大きい板体に形成されたもので、厚みが１０００μｍ程度の石英ガラスが使用される。このような石英ガラスは、外部からの衝撃やウェハプロセス中に掛かる温度変動に対して、変形や腐蝕等の発生が抑えられる。なお、前記ガラス基板３３との粘着性を高めるために、前記ウェハ２１を１００〜１３０℃に加熱してワックス３２を軟化させた上で、接合面に気泡が入らないように、均等な圧力を掛けながら行う。
【００１６】
図２に示すバンプ形成工程では、前記貼着したガラス基板３３を下にしたウェハ２１を作業台に載置し（工程ｆ）、上面に露出した回路形成面２２にＵＭＢスパッタリングによって、金蒸着膜２３を形成する（工程ｇ）。この金蒸着膜２３は、バンプ電極の下地部材であって、良質な導電性を備えている。次に、前記金蒸着膜２３の上にレジスト膜２４を形成し（工程ｈ）、その上にバンプ電極パターンが形成されたフォトレジスト膜２５を被着する（工程ｉ）。そして、前記フォトレジスト膜２５の上からレーザ光あるいは紫外線を照射して露光（工程ｊ）することで、バンプ電極パターン以外の部分のレジスト膜２４及びフォトレジスト膜２５を除去する。続いて、前記レジスト膜２４及びフォトレジスト膜２５でマスクされた箇所を残してエッチングを行う。最後に前記バンプ電極２７上に残ったレジスト膜２４及びフォトレジスト膜２５をきれいに除去して、バンプ電極２７を上面に露出させる（工程ｋ）。
【００１７】
図３に示す保護部材剥離工程では、前記バンプ形成工程でバンプ電極２７が形成されたウェハ２１からガラス基板３３を剥離する（工程ｌ）。この剥離作業では、ガラス基板３３との間に介在しているワックス３２を溶融した上で、前記ウェハ２１面に傷が付かないように静かに引き剥がす。最後に、ウェハ２１の洗浄工程に移行して、前記ガラス基板３３を剥離した後に残ったワックス３２や微小な埃を洗い流す（工程ｍ）。このような一連の工程を経たウェハ２１は、ダイシング工程や組立工程等の後処理工程に移行して個別の半導体チップが形成される。
【００１８】
以上説明したように、バックグラインド工程からバンプ形成工程に移行する間に保護部材貼着工程を設けたことで、薄く研削加工されたウェハ２１を補強することができ、後のバンプ形成処理が容易となった。従来の形成方法では、ウェハの厚みが２５０μｍ以下になると、バンプ電極の形成不良率が多くなるため、薄型化が制限されていたが、本発明の形成方法によれば、バックグラインド工程で可能な３０μｍ程度の薄さに対してもバンプ電極を精度よく形成することができる。また、前記バンプ形成工程をバックグラインド工程の後に実施することで、形成したバンプの形状がばらついたり、形が崩れるといったバンプ形成不良を低減させることができる。
【００１９】
上記実施形態ではウェハを構成する原料がシリコンであったが、このようなシリコン以外にもセレン、ゲルマニウムなどの酸化物で構成されたウェハ等にも応用可能であり、ウェハのサイズについても限定されない。
【００２０】
なお、本実施形態では、ウェハに貼着する保護部材に石英ガラスを用いたが、このような石英ガラスでなくとも同様な強度や厚みを備えた材料であれば、金属やシリコンでも問題なく使用することができる。
【００２１】
【発明の効果】
以上説明したように、本発明に係る半導体ウェハの形成方法によれば、半導体ウェハに対してバックグラインド処理やバンプ電極形成処理を行う際に、前記半導体ウェハに補強用の支持部材を貼着して行うので、前記バックグラインド作業やバンプ形成作業中における衝撃や温度変化による撓み変形が発生しない。このため、薄型でありながら、品質の安定した半導体チップの大量生産が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの形成方法におけるバックグラインド工程及び保護部材貼着工程を示す説明図である。
【図２】上記半導体ウェハの形成方法におけるバンプ形成工程を示す説明図である。
【図３】上記半導体ウェハの形成方法における保護部材剥離工程を示す説明図である。
【図４】従来の半導体ウェハの形成方法におけるバンプ形成工程を示す説明図である。
【図５】上記従来の半導体ウェハの形成方法におけるバックグラインド工程を示す説明図である。
【符号の説明】
２１ ウェハ
２２ 回路形成面
２３ 金蒸着膜
２４ レジスト膜
２５ フォトレジスト膜
２７ バンプ電極
３２ ワックス
３３ ガラス基板（保護部材）
【発明の属する技術分野】
本発明は、半導体ウェハを形成する方法であって、特に、電気的接点となるバンプ電極を半導体ウェハの回路形成面に形成するための形成方法に関する。
【０００２】
【従来の技術】
近年、ＩＣカード、携帯電話、ＰＤＡ等の携帯型電子機器の高性能化や小型薄型化に伴い、各種電子部品を基板の表面に実装することができる表面実装方式が多く採用されている。このような表面実装方式の電子デバイスを製造する場合は、ウェハプロセスの過程で電極用のバンプを形成するための工程が設けられている。
【０００３】
図４及び図５は、従来のバンプ電極の形成を中心とした半導体ウェハの製造工程を示したものである。ここで、図４はバンプ形成工程で、図５はバックグラインド工程を示す。図４に示したバンプ形成工程では、所定厚みにスライスされた半導体ウェハ（ウェハ１）の回路形成面２に、ＵＭＢ（アンダー・メタル・バンプ）スパッタリングを用いて金蒸着膜３を形成する（工程ａ，ｂ）。そして、前記金蒸着膜３にレジスト膜４を形成し（工程ｃ）、このレジスト膜４の上にバンプの形成パターンが描かれたフォトレジスト膜５を被着する（工程ｄ）。次に、前記フォトレジスト膜５の上からレーザ光あるいは紫外線を照射して露光処理（工程ｅ）を行った後、前記フォトレジスト膜５でマスクした以外の部分をエッチングによって除去することで、所定のバンプ電極７がウェハ１の回路形成面２上に形成される（工程ｆ）。
【０００４】
前記バンプ電極７が形成されたウェハ１は、図５に示されるように、バンプ電極７の形成面をバックグラインド処理用の作業台８に載置し、前記バンプ電極７の形成面と反対側の裏面９をバックグラインダ１０を回転させながら押圧していき、所定の厚みになるまで研削して薄型化している（工程ｇ，ｈ）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記ウェハ１にバンプ電極７を形成した後、バックグラインド工程に移行してウェハ１全体を薄く研削する方法では、バックグラインド処理中にバンプ形成面が作業台８に擦られて、先に形成されたバンプ電極７の形状が潰れてしまうといった問題がある。
【０００６】
また、ある一定の厚み（５００μｍ以下）に薄型化されたウェハにあっては、バックグラインド工程やバンプ形成工程における負荷に耐えきれずにウェハが反ったり、歪んだりしてしまうおそれがある。このようなことも原因となって、先に形成されたバンプ電極の形状が歪んでしまったり、潰れてしまったりする場合がある。
【０００７】
以上のような問題が発生すると、ウェハ１自体が損傷すると共に、バンプ電極７の形成に関しても加工精度が悪くなるなどの悪影響を及ぼすこととなる。
【０００８】
そこで、本発明の目的は、半導体ウェハの薄型化に伴う反りや湾曲を抑えることによって、形状の一定した電極用のバンプを高精度且つ迅速に形成する半導体ウェハの形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体ウェハの形成方法は、研磨加工する作業台の上に半導体ウェハの回路形成面を有する表面側が接するように半導体ウェハを載置した後、半導体ウェハの裏面を研磨加工して厚みを薄くし、この薄く加工された半導体ウェハの裏面に石英ガラス、金属又はシリコンからなる保護部材を貼着した後、前記半導体ウェハの回路形成面にバンプ電極部を形成し、このバンプ電極部の形成後に前記保護部材を半導体ウェハの裏面から剥離することによって、前記半導体ウェハの裏面を露出させたことを特徴とする。
【００１０】
この発明によれば、研磨加工において半導体ウェハを所定の厚みに薄型化した後、前記半導体ウェハの裏面に一定の厚み及び強度を備えた保護部材を貼着することで、この後に実施するバンプ形成工程における半導体ウェハの反りや湾曲を防止することができる。このため、バンプ形成工程において、半導体ウェハに機械的な負荷が掛かったり、温度変動等が発生しても、精度よくバンプ電極を形成することができる。また、バンプ形成工程を研磨加工のような半導体ウェハに大きな負荷が掛かる工程の後に実施することによって、先に形成されたバンプ電極が潰れるといったような不具合も発生しなくなる。
【００１１】
また、前記半導体ウェハに貼着する保護部材に石英ガラスを使用することで、衝撃や温度変化に対する耐性が高まるので、半導体ウェハのさらなる薄型化が図られる。
【００１２】
【発明の実施の形態】
以下、添付図面に基づいて本発明の半導体ウェハの形成方法について説明する。図１乃至図３は、半導体ウェハのバックグラインド処理からバンプ電極を形成するまでの流れを示す工程図である。
【００１３】
本実施形態における半導体ウェハの形成方法は、半導体ウェハ（以下、単にウェハという）の数あるプロセスの中にあって、バンプ電極の形成に関わる工程を中心としたものである。この一連の工程は、ウェハを一定厚みに研磨加工するバックグラインド工程、前記ウェハに補強用の保護部材を貼着する保護部材貼着工程、前記ウェハ面に電極用のバンプを形成するバンプ形成工程及び保護部材剥離工程とからなっている。なお、前記一連の工程における作業は、加工中のウェハに埃が付いたり、温度や湿度変化によって変形しないように、温度・湿度が管理された一定の減圧条件の下で行われる。
【００１４】
前記バックグラインド工程では、図示しない前処理工程で回路形成面が形成されたウェハの裏面を研磨して薄く平坦化する作業が行われる。ここでは、図１（工程ａ，ｂ）に示すように、前記ウェハ２１の回路形成面２２に保護シート（図示せず）を被せ、この回路形成面２２を下にして作業台２８に置き、ウェハ２１の裏面２９にバックグラインダ１０を回転させながら押圧していき、前記ウェハ２１を所定の厚みになるように均一に研磨加工する。このバックグラインド工程によって、前記ウェハ２１は、通常５００μｍ程度の厚みから２５０μｍ程度の厚みに研磨されるが、薄型化に対応した製品に使用される場合は、３０μｍ程度にまで研磨することが可能である。
【００１５】
次の保護部材貼着工程では、前記バックグラインド工程において薄型化されたウェハ２１の裏面２９に保護部材であるガラス基板が貼着される。このガラス基板の貼着にあたって、最初に前記薄型化されたウェハ２１の裏面２９にレジスト膜３１を形成する（工程ｃ）。そして、前記レジスト膜３１が形成された面に粘着剤であるワックス３２を均一に塗布する（工程ｄ）。このワックス３２は、樹脂とアルコールを混合した材料からなる液状体で、固化した後は２００℃程度の高温に対しても一定の粘着力を保持できるようになっている。続いて、前記ワックス３２が塗布された面にガラス基板３３を載置し、押圧してウェハ２１と接合する（工程ｅ）。前記ガラス基板３３は、貼着されるウェハ２１と同径か、それよりも一回り大きい板体に形成されたもので、厚みが１０００μｍ程度の石英ガラスが使用される。このような石英ガラスは、外部からの衝撃やウェハプロセス中に掛かる温度変動に対して、変形や腐蝕等の発生が抑えられる。なお、前記ガラス基板３３との粘着性を高めるために、前記ウェハ２１を１００〜１３０℃に加熱してワックス３２を軟化させた上で、接合面に気泡が入らないように、均等な圧力を掛けながら行う。
【００１６】
図２に示すバンプ形成工程では、前記貼着したガラス基板３３を下にしたウェハ２１を作業台に載置し（工程ｆ）、上面に露出した回路形成面２２にＵＭＢスパッタリングによって、金蒸着膜２３を形成する（工程ｇ）。この金蒸着膜２３は、バンプ電極の下地部材であって、良質な導電性を備えている。次に、前記金蒸着膜２３の上にレジスト膜２４を形成し（工程ｈ）、その上にバンプ電極パターンが形成されたフォトレジスト膜２５を被着する（工程ｉ）。そして、前記フォトレジスト膜２５の上からレーザ光あるいは紫外線を照射して露光（工程ｊ）することで、バンプ電極パターン以外の部分のレジスト膜２４及びフォトレジスト膜２５を除去する。続いて、前記レジスト膜２４及びフォトレジスト膜２５でマスクされた箇所を残してエッチングを行う。最後に前記バンプ電極２７上に残ったレジスト膜２４及びフォトレジスト膜２５をきれいに除去して、バンプ電極２７を上面に露出させる（工程ｋ）。
【００１７】
図３に示す保護部材剥離工程では、前記バンプ形成工程でバンプ電極２７が形成されたウェハ２１からガラス基板３３を剥離する（工程ｌ）。この剥離作業では、ガラス基板３３との間に介在しているワックス３２を溶融した上で、前記ウェハ２１面に傷が付かないように静かに引き剥がす。最後に、ウェハ２１の洗浄工程に移行して、前記ガラス基板３３を剥離した後に残ったワックス３２や微小な埃を洗い流す（工程ｍ）。このような一連の工程を経たウェハ２１は、ダイシング工程や組立工程等の後処理工程に移行して個別の半導体チップが形成される。
【００１８】
以上説明したように、バックグラインド工程からバンプ形成工程に移行する間に保護部材貼着工程を設けたことで、薄く研削加工されたウェハ２１を補強することができ、後のバンプ形成処理が容易となった。従来の形成方法では、ウェハの厚みが２５０μｍ以下になると、バンプ電極の形成不良率が多くなるため、薄型化が制限されていたが、本発明の形成方法によれば、バックグラインド工程で可能な３０μｍ程度の薄さに対してもバンプ電極を精度よく形成することができる。また、前記バンプ形成工程をバックグラインド工程の後に実施することで、形成したバンプの形状がばらついたり、形が崩れるといったバンプ形成不良を低減させることができる。
【００１９】
上記実施形態ではウェハを構成する原料がシリコンであったが、このようなシリコン以外にもセレン、ゲルマニウムなどの酸化物で構成されたウェハ等にも応用可能であり、ウェハのサイズについても限定されない。
【００２０】
なお、本実施形態では、ウェハに貼着する保護部材に石英ガラスを用いたが、このような石英ガラスでなくとも同様な強度や厚みを備えた材料であれば、金属やシリコンでも問題なく使用することができる。
【００２１】
【発明の効果】
以上説明したように、本発明に係る半導体ウェハの形成方法によれば、半導体ウェハに対してバックグラインド処理やバンプ電極形成処理を行う際に、前記半導体ウェハに補強用の支持部材を貼着して行うので、前記バックグラインド作業やバンプ形成作業中における衝撃や温度変化による撓み変形が発生しない。このため、薄型でありながら、品質の安定した半導体チップの大量生産が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの形成方法におけるバックグラインド工程及び保護部材貼着工程を示す説明図である。
【図２】上記半導体ウェハの形成方法におけるバンプ形成工程を示す説明図である。
【図３】上記半導体ウェハの形成方法における保護部材剥離工程を示す説明図である。
【図４】従来の半導体ウェハの形成方法におけるバンプ形成工程を示す説明図である。
【図５】上記従来の半導体ウェハの形成方法におけるバックグラインド工程を示す説明図である。
【符号の説明】
２１ ウェハ
２２ 回路形成面
２３ 金蒸着膜
２４ レジスト膜
２５ フォトレジスト膜
２７ バンプ電極
３２ ワックス
３３ ガラス基板（保護部材）
Claims (3)
- 研磨加工する作業台の上に半導体ウェハの回路形成面を有する表面側が接するように半導体ウェハを載置した後、半導体ウェハの裏面を研磨加工して厚みを薄くし、この薄く加工された半導体ウェハの裏面に石英ガラス、金属又はシリコンからなる保護部材を貼着した後、前記半導体ウェハの回路形成面にバンプ電極部を形成し、このバンプ電極部の形成後に前記保護部材を半導体ウェハの裏面から剥離することによって、前記半導体ウェハの裏面を露出させたことを特徴とする半導体ウェハの形成方法。
- 研磨加工する作業台の上に半導体ウェハの回路形成面を有する表面側が接するように半導体ウェハを載置した後、半導体ウェハの裏面を研磨加工して厚みを薄くするバックグラインド工程と、前記裏面に石英ガラス、金属又はシリコンからなる保護部材を貼着する保護部材貼着工程と、前記半導体ウェハの表面側から金メッキを形成するスパッタリング工程と、前記金メッキ上に電極パターンを形成するフォトレジスト工程と、前記電極パターン上にバンプ電極を形成するバンプ形成工程と、前記バンプ電極が形成された後、前記保護部材を剥離する保護部材剥離工程とを備えた半導体ウェハの形成方法。
- 前記保護部材は、薄く加工された前記半導体ウェハの裏面に形成されるレジスト膜と、このレジスト膜上に塗布された粘着剤を介して貼着される請求項１又は２記載の半導体ウェハの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115507A JP3798760B2 (ja) | 2003-04-21 | 2003-04-21 | 半導体ウェハの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115507A JP3798760B2 (ja) | 2003-04-21 | 2003-04-21 | 半導体ウェハの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327464A JP2004327464A (ja) | 2004-11-18 |
| JP3798760B2 true JP3798760B2 (ja) | 2006-07-19 |
Family
ID=33496035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115507A Expired - Fee Related JP3798760B2 (ja) | 2003-04-21 | 2003-04-21 | 半導体ウェハの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798760B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9227295B2 (en) | 2011-05-27 | 2016-01-05 | Corning Incorporated | Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060085848A (ko) | 2005-01-25 | 2006-07-28 | 삼성전자주식회사 | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 |
| JP4829161B2 (ja) * | 2007-03-30 | 2011-12-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| KR101537420B1 (ko) * | 2009-05-15 | 2015-07-16 | 엘지전자 주식회사 | 조리기기 및 조리기기의 제조방법 |
| JP5983889B2 (ja) | 2013-09-27 | 2016-09-06 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-04-21 JP JP2003115507A patent/JP3798760B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9227295B2 (en) | 2011-05-27 | 2016-01-05 | Corning Incorporated | Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer |
| US9573835B2 (en) | 2011-05-27 | 2017-02-21 | Corning Incorporated | Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004327464A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343286B2 (ja) | 半導体装置の製造方法 | |
| JP5027460B2 (ja) | ウエハの接着方法、薄板化方法、及び剥離方法 | |
| JP4860113B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001313350A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| JP6147250B2 (ja) | 撮像装置の製造方法および半導体装置の製造方法 | |
| JP2004282035A (ja) | 半導体装置の製造方法 | |
| CN101752273B (zh) | 半导体器件的制造方法 | |
| KR100618213B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI767022B (zh) | 基板處理方法及基板處理系統 | |
| JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005303214A (ja) | 半導体ウェーハの研削方法 | |
| JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JP3798760B2 (ja) | 半導体ウェハの形成方法 | |
| JP2005191508A (ja) | 半導体装置およびその製造方法 | |
| JP2010239161A (ja) | 半導体集積回路装置の製造方法 | |
| JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
| JP2005340431A (ja) | 半導体装置の製造方法 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| US11764066B2 (en) | Peeling method for peeling off substrate from support plate | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| TW202220039A (zh) | 載板之除去方法 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| CN109411359B (zh) | 用于处理半导体装置结构的方法和设备 | |
| KR20060085848A (ko) | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |