JP3798077B2 - 同調制御方式 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、所望の周波数成分のみを抽出する同調制御方式に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
例えばＬＣ共振を利用した従来の同調増幅器は、同調周波数を調整するとＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数や同調周波数での利得が変化する。
【０００４】
このように、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
【０００５】
また、同調増幅器に含まれるインダクタ以外の構成を半導体基板上に形成したとしても、抵抗やキャパシタの各素子定数が製造ロット毎にばらつくため、所望の同調周波数を得ることは難しく、実用的でなかった。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、集積化した場合であっても所望の同調周波数に容易に合わせることができる同調制御方式を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の同調制御方式は、同調回路に入力信号を入力しないで、同調回路の帰還ループのループゲインを所定値以上に設定して同調回路を発振させた状態で、同調回路の出力をＰＬＬ制御する。同調回路に同調周波数が安定に設定された後は、同調回路に対して入力信号を入力するとともに、ループゲインを所定値未満に設定し、入力信号に含まれる同調周波数成分のみを抽出する同調動作を同調回路に行わせる。
【０００８】
請求項２の同調制御方式は、帰還ループのループゲインが所定値未満に設定されたとき、すなわち同調回路に同調動作を行わせるときのみ、入力切換回路を切り換えて同調回路内の加算回路に入力信号を入力するとともに、ＰＬＬ制御のための制御信号を一定レベルに維持して同調回路を所定の周波数で同調動作させる。
【０００９】
請求項３の同調制御方式は、差動増幅器と直列回路とをそれぞれ含む２つの移相回路を縦続接続して同調回路を構成する。
【００１０】
請求項４の同調制御方式は、差動増幅器の反転入力端子と直列回路との間に第１の抵抗を接続し、差動増幅器の出力端子と反転入力端子との間に第２の抵抗を接続する。第１および第２の抵抗の抵抗比を変更することで、同調信号の振幅調整が可能となる。
【００１１】
請求項５の同調制御方式は、差動増幅器の出力端子に第１の分圧回路を接続し、この分圧回路を介して後段の移相回路の出力を差動増幅器の入力側に帰還させる。分圧回路を設けることで、ループゲインを稼ぐことができる。
【００１２】
請求項６の同調制御方式は、差動増幅器の反転入力端子と直列回路との間に第１の抵抗を設け、差動増幅器の出力端子と反転入力端子との間に第２の抵抗を設け、差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗を設ける。第３の抵抗を設けるため、第１の抵抗と第２の抵抗との抵抗比を１以外にしても、同調出力の振幅変動を抑制できる。
【００１３】
請求項７の同調制御方式は、分圧回路の出力端子の電位と直列回路内のキャパシタあるいはインダクタと抵抗との接続部の電位との電位差を差動増幅器で増幅して出力する。
【００１４】
請求項８の同調制御方式は、縦続接続された２つの移相回路によって形成される帰還ループの一部に非反転回路を挿入する。移相回路を通過することによって損失が生じても非反転回路で利得を稼ぐことができる。
【００１５】
請求項９の同調制御方式は、縦続接続された２つの移相回路によって形成される帰還ループの一部に位相反転回路を挿入する。移相回路を通過することによって損失が生じても位相反転回路で利得を稼ぐことができる。
【００１６】
請求項１０の同調制御方式は、２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を接続し、第２の分圧回路に入力される交流信号を同調信号として出力する。第２の分圧回路の分圧比に応じて同調信号を増幅して出力できる。
【００１７】
請求項１１、１３の同調制御方式は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段を移相回路内に含んでおり、変換手段は例えばトランジスタにより構成され、２つの移相回路のそれぞれは入力信号の周波数に応じて位相をシフトさせる。
【００１８】
請求項１２、１４の同調制御方式は、２つの移相回路と非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、分圧回路に入力される交流信号を同調信号として出力する。分圧回路の分圧比に応じて同調出力の振幅を調整できる。
【００１９】
【発明の実施の形態】
本発明の同調制御方式は、内部に帰還ループを有する同調増幅器の同調周波数を切り換える際に、あるいは同調増幅器を起動して同調周波数を初期設定する際に、上述した帰還ループのループゲインを上げて同調増幅器を発振させた状態でＰＬＬ制御を行って所望の同調周波数を設定し、同調周波数が安定した後に同調増幅器内のループゲインを下げて所定の同調動作を行わせるようにしたものである。以下、本発明の同調制御方式を適用した一実施形態の同調機構について、図面を参照しながら具体的に説明する。
【００２０】
図１は、一実施形態の同調機構の構成を示す図である。同図に示す同調機構は、同調増幅器１、発振器（ＯＳＣ）２、制御回路３、ＰＬＬ切換回路４、入力切換回路５、位相比較器（ＰＤ）６、チャージポンプ（ＣＰ）７およびローパスフィルタ（ＬＰＦ）８を含んで構成されている。
【００２１】
同調増幅器１は、印加される制御電圧に応じて同調周波数が設定される電圧制御型の回路であり、入力信号の中から同調周波数近傍のものだけを選択して出力する。この同調増幅器１の構成および動作については後述する。
【００２２】
発振器２は、所定の基準周波数信号を出力する。発振器２の出力波形は、歪みの少ない正弦波である必要はなく、矩形波あるいは歪んだ正弦波であってもよい。なお、同調周波数を安定化するためには、水晶振動子を用いたＰＬＬ（位相同期ループ）構成により発振器を構成するのが望ましい。
【００２５】
制御回路３は、同調増幅器１に所望の同調周波数が設定されたか否かを検出し、検出結果を示す制御信号を出力する。この制御信号は、同調増幅器１の同調周波数が安定したときに例えばハイレベルに、安定するまでは例えばローレベルになる。なお、制御回路３は、例えば位相比較器６の出力端子Ｘ、Ｙ（後述する）のそれぞれからほぼ同じパルス幅を有するパルス列が出力されたときに、同調周波数が安定したと判断する。あるいは、同調周波数を切り換えてから所定時間が経過すると同調周波数が安定したと判断してもよい。
【００２６】
ＰＬＬ切換回路４は、制御回路３から出力される制御信号に基づいて、同調増幅器１の出力信号あるいは発振器２の出力信号のいずれか一方を選択して出力する。具体的には、同調増幅器１に同調周波数が安定に設定された後は発振器２の出力信号を選択して出力し、同調周波数が安定に設定される前は同調増幅器１の出力信号を選択して出力する。ＰＬＬ切換回路４によって選択された信号は、位相比較器６に入力される。
【００２７】
入力切換回路５は、制御回路３から出力される制御信号に基づいて、外部からの入力信号を同調増幅器１に入力するか否かを切り換える。具体的には、同調増幅器１が同調動作を行う場合のみ、入力切換回路５は外部からの入力信号を同調増幅器１に入力する。
【００２８】
位相比較器６は、２入力の位相および周波数比較を行う。位相比較器６の一方の入力端ＡにはＰＬＬ切換回路４の出力信号が入力され、他方の入力端Ｂには発振器２の出力信号（所定の基準周波数信号）が入力される。この位相比較器６は、２つの出力端Ｘ、Ｙを備えており、位相比較器６の２入力が等しい場合には、２つの出力端Ｘ、Ｙのそれぞれからは、入力信号に同期したパルス幅の等しいパルスが交互に出力される。また、一方の入力端Ａに入力される信号の周波数の方が他方の入力端Ｂに入力される発振器２の出力周波数よりも高い場合には、２つの入力端Ａ、Ｂに入力される信号の周波数の差に応じて、一方の出力端Ｘのパルス幅が他方の出力端Ｙの出力のパルス幅よりも広くなる。
【００２９】
チャージポンプ７は、内部にコンデンサを備えており、このコンデンサの充放電を位相比較器６の２つの出力端から出力される２種類のパルス列に応じて行う。例えば、位相比較器６の出力端Ｘからパルスが出力されたときにそのパルス幅に対応する時間だけ放電を行い、出力端Ｙからパルスが出力されたときにそのパルス幅に対応する時間だけ充電を行う。
【００３０】
すなわち、ＰＬＬ切換回路４の出力信号と発振器２の出力信号の周波数が等しい場合には、位相比較器６の２つの出力端Ｘ、Ｙのそれぞれからは、周期およびパルス幅が等しいパルスが交互に出力される。したがって、チャージポンプ７に内蔵されたコンデンサの充電量と放電量は等しくなり、チャージポンプ７の出力電圧の平均レベルは所定値に維持される。これに対し、位相比較器６の２入力の周波数が異なる場合には、位相比較器６の２つの出力端Ｘ、Ｙのそれぞれから出力されるパルス列のパルス幅に差が生じるため、チャージポンプ７に内蔵されたコンデンサの充放電量のバランスがくずれ、充電過多あるいは放電過多の状態となり、チャージポンプ７の出力電圧の平均レベルが一方向に変化する。
【００３１】
ローパスフィルタ８は、チャージポンプ７の出力から高周波成分を除去して直流成分のみを抽出し、この直流成分を同調周波数を設定する制御電圧として同調増幅器１に印加する。
【００３２】
次に、図１に示す同調機構の動作を説明する。同調機構を起動させた直後、あるいは同調周波数を切り換えた直後は、同調増幅器１に所望の同調周波数が設定されていないため、制御回路３から出力される制御信号は例えばローレベルになる。したがって、ＰＬＬ切換回路４は同調増幅器１の出力信号を選択して出力し、入力切換回路５は同調増幅器１への入力信号の入力を遮断する。
【００３３】
制御回路３からの制御信号は同調増幅器１にも供給され、同調増幅器１内部に形成される帰還ループのループゲインは１以上に設定される。このため、同調増幅器１は安定した発振動作を行う。この状態では、位相比較器６は、同調増幅器１の出力信号と発振器２の出力信号との位相および周波数を比較し、比較結果に応じた信号をチャージポンプ７およびローパスフィルタ８を介して同調増幅器１に供給する。
【００３４】
以上により、同調増幅器１は、発振器２から出力される基準周波数信号と同じ周波数で発振するようにＰＬＬ制御される。同調増幅器１が発振動作を行うための発振条件と、同調動作を行うための同調条件は基本的に同じであることから、同調回路１が安定に発振しているときの発振周波数は同調周波数と同じになる。
【００３５】
同調増幅器１が所望の同調周波数で発振するようになると、制御回路３から出力される制御信号の信号レベルは反転して例えばハイレベルになり、このため、位相比較器６の入力端Ａ、Ｂに同一の信号（発振器６の出力信号）が入力され、ローパスフィルタ８からは一定レベルの信号が出力される。また、同時に、入力切換回路５は同調増幅器１に外部からの入力信号を入力し、同調増幅器１内部に形成される帰還ループのループゲインは例えば１未満に設定される。
【００３６】
以上により、同調増幅器１は、入力切換回路５を介して入力される入力信号の中から、所望の周波数成分のみを抽出する同調動作を行い、抽出した周波数成分の信号を同調信号として出力する。
【００３７】
〔同調増幅器の第１の構成例〕
図２は、図１に示した同調増幅器１の構成を示す回路図である。同図に示す同調増幅器１は、２つの移相回路１０Ｃ、３０Ｃと、後段の移相回路３０Ｃの出力側に設けられた抵抗６２および６４からなる分圧回路６０と、帰還抵抗７０とを含んで構成されている。
【００３８】
入力切換回路５はアナログスイッチであり、外部からの入力信号を同調増幅器１に入力するか否かを、制御回路３からの制御信号に応じて切り換える。
【００３９】
図３は、図２に示した前段の移相回路１０Ｃの構成を抜き出して示した回路図である。同図に示す移相回路１０Ｃは、差動増幅器の一種であるオペアンプ１２と、入力端２４に入力された交流信号の位相を所定量シフトさせてオペアンプ１２の非反転入力端子に入力する可変抵抗１６およびキャパシタ１４と、入力端２４とオペアンプ１２の反転入力端子との間に挿入された抵抗１８と、オペアンプ１２の出力端子に接続されて分圧回路を構成する抵抗２１および２３と、この分圧回路とオペアンプ１２の反転入力端子との間に接続された抵抗２０とを含んで構成されている。可変抵抗１６は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばＦＥＴのチャネル抵抗を用いて形成され、制御端子９４を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【００４０】
ここで、抵抗１８と抵抗２０の各抵抗値が等しいものとし、キャパシタ１４の両端電圧をＶC1、可変抵抗１６、１８および２０の各両端電圧をＶR1、入力電圧をＥi 、出力電圧をＥo とすると、入出力電圧の大きさと位相の関係は、図４のベクトル図で表され、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図４に示すφ1 で表される。
【００４１】
図５は、図２に示した後段の移相回路３０Ｃの構成を抜き出して示したものである。同図に示す移相回路３０Ｃは、差動増幅器の一種であるオペアンプ３２と、入力端４４に入力された交流信号の位相を所定量シフトさせてオペアンプ３２の非反転入力端子に入力する抵抗３６およびキャパシタ３４と、入力端４４とオペアンプ３２の反転入力端子との間に挿入された抵抗３８と、オペアンプ３２の出力端子に接続されて分圧回路を構成する抵抗４１および４３と、この分圧回路とオペアンプ３２の反転入力端子との間に接続された抵抗４０とを含んで構成されている。この移相回路３０Ｃの基本的な構成は前段の移相回路１０Ｃと同じであり、移相回路３０Ｃ内のＣＲ回路を構成するキャパシタ３４と抵抗３６との接続順序は移相回路１０Ｃ内のＣＲ回路を構成するキャパシタ１４と可変抵抗１６との接続順序と反対である。
【００４２】
したがって、キャパシタ３４の両端電圧をＶC2、抵抗３６の両端電圧をＶR2とすると、入出力電圧の大きさと位相との関係は図６のベクトル図で表され、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図６に示すφ2 で表される。
【００４３】
このようにして、２つの移相回路１０Ｃ、３０Ｃのそれぞれにおいて位相が所定量シフトされ、２つの移相回路１０Ｃ、３０Ｃを合わせた位相シフト量の合計は所定の周波数において３６０°となる。
【００４４】
また、後段の移相回路３０Ｃの出力側には図２に示すように分圧回路６０が接続されており、分圧回路６０を構成する抵抗６４には可変抵抗６６が並列接続されている。この可変抵抗６６は例えばＦＥＴのチャネル抵抗により形成され、このＦＥＴのゲート端子には図１に示した制御回路３からの制御信号が入力される。
【００４５】
例えば、制御回路３からの制御信号がハイレベルになると、可変抵抗６６の抵抗値が小さくなって帰還ループのループゲインは１未満に設定される。また、このとき、入力切換回路５が切り換わって同調増幅器１に入力信号が入力され、図２に示す同調増幅器１は所定の周波数成分のみを抽出する同調動作を行う。
【００４６】
一方、制御回路３からの制御信号がローレベルの場合には、帰還ループのループゲインは大きくなって１以上になり、帰還ループ全体での位相シフト量が３６０°となる周波数で同調増幅器１は発振動作を行う。
【００４７】
このように、図１に示す同調機構は、同調増幅器１に設定される同調周波数が安定するまでは、同調増幅器１の帰還ループのループゲインを１以上に設定して同調増幅器１を発振させてＰＬＬ制御を行うため、周波数設定を迅速かつ精度よく行うことができる。
【００４８】
また、同調増幅器１に所望の同調周波数が設定された後は、帰還ループのループゲインを１未満に設定することにより、同調増幅器１に所定の同調動作を行わせることができる。
【００４９】
また、図２に示す同調増幅器１は、後段の移相回路３０Ｃの出力側に分圧回路６０を備えており、この分圧回路６０への入力電圧を同調出力として取り出すため、同調増幅器１自体に利得を持たせることができ、同調動作と同時に信号振幅を増幅することができる。
【００５０】
なお、図２に示す同調増幅器１は、ＣＲ回路を含む移相回路１０Ｃ、３０Ｃを縦続接続しているが、ＣＲ回路をＬＲ回路に置き換えることも可能である。
【００５１】
図７に示す移相回路１０Ｌは、図２に示した移相回路１０Ｃ内のキャパシタ１４と可変抵抗１６からなるＣＲ回路を、可変抵抗１６とインダクタ１７からなるＬＲ回路に置き換えた構成を有している。また、図８に示す移相回路３０Ｌは、図２に示した移相回路３０Ｃ内のキャパシタ３４と抵抗３６からなるＣＲ回路を、抵抗３６とインダクタ３７からなるＬＲ回路に置き換えた構成を有している。
【００５２】
図７に示す移相回路１０Ｌは図２に示した前段の移相回路１０Ｃと等価であり、図８に示す移相回路３０Ｌは図２に示す後段の移相回路３０Ｃと等価であるため、図２に示した２つの移相回路１０Ｃ、３０Ｃの少なくとも一方を、図７あるいは図８に示す移相回路１０Ｌ、３０Ｌに置き換えることができる。
【００５３】
ところで、同調増幅器１の内部に、移相回路１０Ｃを含む場合と、移相回路１０Ｌを含む場合では、同調周波数の制御方向が反対になるため、単に移相回路１０Ｃを移相回路１０Ｌに置き換えただけでは、同調周波数は安定しない。したがって、移相回路１０Ｃを移相回路１０Ｌに置き換える場合には、図１に示す位相比較器の入力端Ａ、Ｂと同調増幅器１および発振器２との接続を逆にするか、あるいは位相比較器６の出力端Ｘ、Ｙとチャージポンプ７との接続を逆にする必要がある。
【００５４】
なお、図２に示した同調増幅器１では、前段の移相回路１０Ｃ内に可変抵抗１６を設けてＣＲ回路の時定数を変更可能としているが、移相回路１０Ｃ内のＣＲ回路の時定数を変更する代わりに、後段の移相回路３０Ｃ内のＣＲ回路の時定数を変更してもよい。この場合には、移相回路３０Ｃ内の抵抗３６をＦＥＴのチャネル抵抗等を用いて形成すればよい。
【００５５】
〔同調増幅器の第２の構成例〕
図９は、同調増幅器の第２の構成例を示す回路図である。同図に示す同調増幅器１Ａに含まれる前段の移相回路１１０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗１８′の抵抗値よりも抵抗２０′の抵抗値を大きく設定することにより、移相回路１１０Ｃの利得を１より大きくしている。
【００５６】
同様に、後段の移相回路１３０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗３８′の抵抗値よりも抵抗４０′の抵抗値を大きく設定することにより、移相回路１３０Ｃの利得を１より大きくしている。
【００５７】
抵抗２２および４２は、移相回路１１０Ｃおよび１３０Ｃの利得の変動を抑えるために設けられており、抵抗２２および４２の抵抗値Ｒは、Ｒ＝ｍｒ／（ｍ−１）の関係を満たすように設定するのが望ましい。ただし、ｒは抵抗１８′あるいは３８′の抵抗値、ｍｒは抵抗２０′あるいは４０′の抵抗値である。なお、抵抗２２および抵抗４２の一方端はグランドレベル以外の固定電位に接続してもよい。
【００５８】
なお、図９に示す同調増幅器１Ａは、移相回路内にＣＲ回路を含む例を示しているが、ＣＲ回路をＬＲ回路に置き換えることも可能である。例えば、図１０に示す移相回路１１０Ｌは図９に示した前段の移相回路１１０Ｃと等価であり、移相回路１１０Ｃとの置き換えが可能である。同様に、図１１に示す移相回路１３０Ｌは図９に示した後段の移相回路１３０Ｃと等価であり、移相回路１３０Ｃとの置き換えが可能である。
【００５９】
上述した各同調増幅器において、前段の移相回路１１０Ｃのさらに前段にトランジスタによるホロワ回路５０を挿入してもよい。このようなホロワ回路を縦続接続すれば、図２に示した同調増幅器１等と比較して、帰還抵抗１７０や入力抵抗１７４の抵抗値を大きくすることができる。
【００６０】
〔同調増幅器の第３の構成例〕
図１２は同調増幅器の第３の構成例を示す回路図である。同図に示す同調増幅器１Ｂは、図２に示した移相回路１０Ｃから抵抗２１および２３を除いた構成を有する移相回路２１０Ｃと、移相回路３０Ｃから抵抗４１および４３を除いた構成を有する移相回路２３０Ｃと、非反転回路５０とを縦続接続したものである。
【００６１】
非反転回路５０は、オペアンプ５２と抵抗５４および５６によって構成されており、２つの抵抗５４、５６の抵抗比に応じた所定の利得を有している。したがって、帰還ループを形成した際の損失をこの利得で補うことができ、帰還ループのループゲインを容易に１以上に設定することができる。
【００６２】
なお、図１２に示した非反転回路５０は、図９に示した同調増幅器１Ａの帰還ループの一部に接続することも可能である。
【００６３】
〔同調増幅器の第４の構成例〕
図１３は同調増幅器の第４の構成例を示す回路図である。同図に示す同調増幅器１Ｃは、図１２に示した後段の移相回路２３０Ｃの代わりに移相回路２１０Ｃ′を接続し、非反転回路５０の代わりに位相反転回路８０を接続したものである。移相回路２１０Ｃ′は、可変抵抗１６の代わりに抵抗値が固定の抵抗１５が接続されている他は、前段の移相回路２１０Ｃと同じ構成を有している。
【００６４】
位相反転回路８０によって信号が反転するため、２つの移相回路２１０Ｃおよび２１０Ｃ′を合わせた位相シフト量が１８０°となる周波数において、帰還ループ全体での位相シフト量は３６０°となり、この周波数で所定の同調動作が行われる。
【００６５】
図１４は、移相回路２１０Ｃおよび２１０Ｃ′の代わりに、移相回路２３０Ｃ′および２３０Ｃと、位相反転回路８０とを縦続接続した同調増幅器１Ｄの構成を示す回路図である。同調増幅器１Ｄも、同調増幅器１Ｃと同様に、２つの移相回路２３０Ｃ′および２３０Ｃと位相反転回路８０を合わせた位相シフト量の合計は所定の周波数において３６０°となり、この周波数で所定の同調動作が行われる。
【００６６】
〔同調増幅器の第５の構成例〕
図１５は、同調増幅器の第５の構成例を示す回路図である。同図に示す同調増幅器１Ｅは、２つの移相回路３１０Ｃ、３３０Ｃと、非反転回路３５０と、非反転回路３５０の出力側に接続された分圧回路６０と、帰還抵抗３７０とを含んで構成されている。帰還抵抗３７０と直列に接続されたキャパシタ３７２は直流電流を阻止するためのものである。
【００６７】
図１６は、図１５に示した前段の移相回路３１０Ｃを抜き出して示した回路図である。同図に示す移相回路３１０Ｃは、ゲートが移相回路３１０Ｃの入力端に接続されたＦＥＴ３１２と、このＦＥＴ３１２のソース・ドレイン間に直列に接続されたキャパシタ３１４および可変抵抗３１６により構成されるＣＲ回路と、ＦＥＴ３１２のドレインと正電源との間に接続された抵抗３１８と、ＦＥＴ３１２のソースとアースとの間に接続された抵抗３２０とを含んで構成されている。なお、移相回路３１０Ｃ内の抵抗３２６はＦＥＴ３１２に適切なバイアス電圧を印加するためのものである。また、ＦＥＴ３１２および後述するＦＥＴ３３２は、少なくとも一方をバイポーラトランジスタに置き換えてもよい。
【００６８】
可変抵抗３１６は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばＦＥＴのチャネル抵抗を用いて形成され、制御端子９４を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【００６９】
ここで、上述したＦＥＴ３１２のソースおよびドレインに接続された２つの抵抗３２０、３１８の抵抗値はほぼ等しく設定されており、ゲートに印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ３１２のソースから出力され、位相が反転するとともにソースから出力される信号と振幅が等しい信号がＦＥＴ３１２のドレインから出力される。このソースおよびドレインに現れる交流電圧の振幅をともにＥi とする。
【００７０】
可変抵抗３１６の両端電圧をＶR1、キャパシタ３１４の両端電圧をＶC1、キャパシタ３１４と可変抵抗３１６の接続点とグランドレベルとの電位差を出力電圧Ｅo とすると、これらの関係は図１７のベクトル図で表され、出力信号の振幅は周波数に関係なく一定であって、位相シフト量は図に示すφ3 で表される。
【００７１】
また、図１８は、図１５に示した後段の移相回路３３０Ｃを抜き出して示した回路図である。同図に示す後段の移相回路３３０Ｃは、ゲートが移相回路３３０Ｃの入力端に接続されたＦＥＴ３３２と、このＦＥＴ３３２のソース・ドレイン間に直列に接続された抵抗３３６およびキャパシタ３３４と、ＦＥＴ３３２のドレインと正電源との間に接続された抵抗３３８と、ＦＥＴ３３２のソースとアースとの間に接続された抵抗３４０とを含んで構成されている。なお、移相回路３３０Ｃ内の抵抗３４６はＦＥＴ３３２に適切なバイアス電圧を印加するためのものであり、移相回路３３０Ｃと３１０Ｃの間に挿入されたキャパシタ３４８は直流電流阻止用である。
【００７２】
この移相回路３３０Ｃの基本的な構成は前段の移相回路３１０Ｃと同じであり、抵抗３３６とキャパシタ３３４からなるＣＲ回路の接続が前段の移相回路３１０Ｃ内のキャパシタ３１４と可変抵抗３１６からなるＣＲ回路の接続と反対である点が異なっている。
【００７３】
移相回路３３０Ｃの出力電圧Ｅo とキャパシタ３３４の両端電圧ＶC2および抵抗３３６の両端電圧ＶR2との関係は、図１９のベクトル図で表され、出力信号の振幅は周波数に関係なく一定であって、位相シフト量は図１９に示すφ4 で表される。
このようにして、２つの移相回路３１０Ｃ、３３０Ｃのそれぞれにおいて位相が所定量シフトされ、２つの移相回路を合わせた位相シフト量の合計は所定の周波数において３６０°になる。
【００７４】
また、非反転回路３５０は、ドレインと正電源との間に抵抗３５４が、ソースとアースとの間に抵抗３５６がそれぞれ接続されたＦＥＴ３５２と、ベースがＦＥＴ３５２のドレインに接続されているとともにコレクタが抵抗３６０を介してソースに接続されたトランジスタ３５８と、ＦＥＴ３５２に適切なバイアス電圧を印加するための抵抗３６２とを含んで構成されている。
【００７５】
非反転回路３５０の増幅度は、上述した抵抗３５４、３５６、３６０の各抵抗値によって決まり、これら各抵抗の抵抗値を調整することにより、図１５に示した２つの移相回路３１０Ｃ、３３０Ｃおよび抵抗３７０を含んで形成される帰還ループのループゲインを調整できる。
【００７６】
また、上述した同調増幅器１Ｅは、２つの移相回路をともにＣＲ回路を含んで構成したが、少なくとも一方の移相回路をＬＲ回路を含む移相回路に置き換えることもできる。
【００７７】
図２０および図２１は、ＬＲ回路を含む移相回路３１０Ｌ、３３０Ｌの構成を示す回路図である。図１５に示した２つの移相回路３１０Ｃ、３３０Ｃの少なくとも一方を移相回路３１０Ｌ、３３０Ｌに置き換えることができる。
【００７８】
〔同調増幅器の第６の構成例〕
図２２は、同調増幅器の第６の構成例を示す回路図である。同図に示す同調増幅器１Ｆは、図１５に示した前段の移相回路３１０Ｃと、移相回路３１０Ｃ′と、位相反転回路３８０を縦続接続し、位相反転回路３８０の出力を抵抗３７０を介して前段の移相回路３１０Ｃの入力側に帰還させている。
【００７９】
位相反転回路３８０によって信号が反転するため、２つの移相回路３１０Ｃおよび３１０Ｃ′を合わせた位相シフト量が１８０°となる周波数において、帰還ループ全体での位相シフト量は３６０°となり、この周波数で所定の同調動作が行われる。
【００８０】
図２３は、移相回路３１０Ｃの代わりに移相回路３３０Ｃ′、３３０Ｃを縦続接続し、その後段に位相反転回路３８０を接続した同調増幅器１Ｇの構成を示す回路図である。同調増幅器１Ｇも、同調増幅器１Ｆと同様に、２つの移相回路３３０Ｃ′、３３０Ｃと位相反転回路３８０を合わせた位相シフト量の合計が所定の周波数において３６０°となり、この周波数で所定の同調動作が行われる。
【００８１】
〔同調増幅器の第７の構成例〕
図２４は、同調増幅器の第７の構成例を示す回路図である。同図に示す同調増幅器１Ｈは、入力される交流信号の位相を変えずに出力する非反転回路４５０と、所定の周波数において合計で３６０°の位相Vフトを行う２つの移相回路４１０Ｃ、４３０Ｃと、帰還抵抗４７０とを含んで構成されている。
【００８２】
非反転回路４５０は、バッファ回路として機能するものであり、例えばエミッタホロワ回路やソースホロワ回路等により構成されている。なお、直接接続した場合の損失等を最小限に抑えるように帰還抵抗４７０等の各素子の素子定数を選定した場合には、この非反転回路４５０を省略してＦＭ変調装置１Ｈを構成してもよい。
【００８３】
図２５は、図２４に示した前段の移相回路４１０Ｃの構成を抜き出して示した回路図である。同図に示す移相回路４１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器４１２と、入力された交流信号の位相を所定量シフトさせて差動増幅器４１２の非反転入力端子に入力するキャパシタ４１４および可変抵抗４１６と、入力された交流信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器４１２の反転入力端子に入力する抵抗４１８および４２０とを含んで構成されている。
【００８４】
可変抵抗４１６は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばＦＥＴのチャネル抵抗を用いて形成され、制御端子９４を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【００８５】
図２６は、図２５に示す移相回路４１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００８６】
同図に示すように、可変抵抗４１６の両端に現れる電圧ＶR1とキャパシタ４１４の両端に現れる電圧ＶC1は互いに位相が９０°ずれており、これらをベクトル的に加算したものが移相回路４１０Ｃの入力電圧Ｅi に相当する。したがって、入力電圧Ｅi の振幅が一定で周波数のみが変化した場合には、図２６に示す半円の円周に沿って可変抵抗４１６の両端電圧ＶR1とキャパシタ４１４の両端電圧ＶC1とが変化する。
【００８７】
また、差動増幅器４１２の非反転入力端子に印加される電圧（キャパシタ４１４の両端電圧ＶC1）から反転入力端子に印加される電圧（抵抗４２０の両端電圧Ｅi ／２）をベクトル的に減算したものが差分電圧Ｅo ′となり、この差分電圧Ｅo ′を所定の増幅度で増幅したものが差動増幅器４１２の出力電圧Ｅo となる。
【００８８】
また、図２６から明らかなように、電圧ＶC1と電圧ＶR1とは円周上で直角に交わるため、入力電圧Ｅi と電圧ＶC1との位相差は、周波数ωが０から∞まで変化するに従って、入力電圧Ｅi を基準として時計回り方向（位相遅れ方向）に０°から９０°まで変化する。そして、移相回路４１０Ｃ全体の位相シフト量φ5 は、周波数に応じて０°から１８０°まで変化する。
【００８９】
同様に、図２７は図２５に示した後段の移相回路４３０Ｃの構成を抜き出して示した回路図である。同図に示す移相回路４３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器４３２と、入力された交流信号の位相を所定量シフトさせて差動増幅器４３２の非反転入力端子に入力するキャパシタ４３４および抵抗４３６と、入力された交流信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器４１２の反転入力端子に入力する抵抗４３８および４４０とを含んで構成されている。
【００９０】
図２８は、図２７に示した移相回路４３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【００９１】
同図に示すように、キャパシタ４３４の両端に現れる電圧ＶC2と抵抗４３６の両端に現れる電圧ＶR2は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅi となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図２８に示す半円の円周に沿ってキャパシタ４３４の両端電圧ＶC2と抵抗４３６の両端電圧ＶR2とが変化する。
【００９２】
また、差動増幅器４３２の非反転入力端子に印加される電圧（抵抗４３６の両端電圧ＶR2）から反転入力端子に印加される電圧（抵抗４４０の両端電圧Ｅi ／２）をベクトル的に減算したものが差分電圧Ｅo ′となり、この差分電圧Ｅo ′を所定の増幅度で増幅したものが差動増幅器４３２の出力電圧Ｅo となる。
【００９３】
また、図２８から明らかなように、電圧ＶR2と電圧ＶC2とは円周上で直角に交わるため、入力電圧Ｅi と電圧ＶR2との位相差は、周波数ωが０から∞まで変化するに従って１８０°から２７０°まで変化する。そして、移相回路４３０Ｃ全体の位相シフト量φ6 は周波数に応じて１８０°から３６０°まで変化する。
【００９４】
このようにして、２つの移相回路４１０Ｃ、４３０Ｃのそれぞれにおいて位相が所定量シフトされ、２つの移相回路４１０Ｃ、４３０Ｃを合わせた位相シフト量の合計は所定の周波数において３６０°になる。
【００９５】
また、上述した同調増幅器１Ｈは、２つの移相回路をともにＣＲ回路を含んで構成したが、ＬＲ回路を含む移相回路に置き換えることもできる。
【００９６】
図２９および図３０は、ＬＲ回路を含む移相回路の構成を示す回路図である。図２９に示す移相回路４１０Ｌは、図２４に示した移相回路４１０Ｃ内のキャパシタ４１４と可変抵抗４１６からなるＣＲ回路を、可変抵抗４１６とインダクタ４１７からなるＬＲ回路に置き換えた構成を有している。
【００９７】
また、図３０に示す移相回路４３０Ｌは、図２４に示した移相回路４３０Ｃ内のキャパシタ４３４と抵抗４３６からなるＣＲ回路を、抵抗４３６とインダクタ４３７からなるＬＲ回路に置き換えた構成を有している。
【００９８】
図２９に示す移相回路４１０Ｌは図２４に示した前段の移相回路４１０Ｃと等価であり、図３０に示す移相回路４３０Ｌは図２４に示した後段の移相回路４３０Ｃと等価であるため、図２４に示した２つの移相回路４１０Ｃ、４３０Ｃの少なくとも一方を移相回路４１０Ｌ、４３０Ｌに置き換えることができる。
【００９９】
〔同調増幅器の第８の構成例〕
図３１は、同調増幅器の第８の構成例を示す回路図である。同図に示す同調増幅器１Ｊは、入力される交流信号の位相を反転して出力する位相反転回路４８０と、所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路４１０Ｃ、４１０Ｃ′と、帰還抵抗４７０とを含んで構成されている。
【０１００】
２つの移相回路４１０Ｃ、４１０Ｃ′の入出力信号の位相関係は図２６を用いて説明した通りであり、所定の周波数において、２つの移相回路４１０Ｃ、４１０Ｃ′の全体による位相シフト量の合計は１８０°となる。
【０１０１】
また、２つの移相回路４１０Ｃ、４１０Ｃ′の前段に接続された位相反転回路４８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって構成される。
【０１０２】
位相反転回路４８０によって信号が反転するため、２つの移相回路４１０Ｃおよび４１０Ｃ′を合わせた位相シフト量が１８０°となる周波数において、帰還ループ全体での位相シフト量は３６０°となり、この周波数で所定の同調動作が行われる。
【０１０３】
図３２は、移相回路４１０Ｃ′、４１０Ｃの代わりに移相回路４３０Ｃ′、４３０Ｃを２段縦続接続した同調増幅器１Ｋの構成を示す回路図である。同調増幅器１Ｋも、同調増幅器１Ｊと同様に、２つの移相回路４３０Ｃ′、４３０Ｃと位相反転回路４８０を合わせた位相シフト量の合計が所定の周波数において３６０°となり、この周波数で所定の同調動作が行われる。
【０１０４】
ところで、上述した同調増幅器１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｊ等は、非反転回路と２つの移相回路、あるいは位相反転回路と２つの移相回路を含んで構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１０５】
〔その他の実施形態〕
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０６】
例えば、上述した同調増幅器の第１〜第４の構成例においては、オペアンプを含む移相回路を用いて同調増幅器を構成することにより高い安定度を実現することができるが、同調増幅器を構成する場合にはオフセット電圧や電圧利得はそれほど高精度のものが要求されないため、所定のゲインを有する差動増幅器を各移相回路内のオペアンプの代わりに使用してもよい。
【０１０７】
図３３は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定のゲインを有する差動増幅器として動作する。同図に示す差動増幅器は、ＦＥＴにより構成された差動入力段１００と、この差動入力段１００に定電流を与える定電流回路１０２と、定電流回路１０２に所定のバイアス電圧を与えるバイアス回路１０４と、差動入力段１００に接続された出力アンプ１０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した同調増幅器の出力周波数の上限を高くすることができる。
【０１０８】
【発明の効果】
以上詳細に説明したように、本発明によれば、同調回路への入力信号の入力を遮断して同調回路を発振させた状態で同調回路の出力をＰＬＬ制御するため、所望の同調周波数を迅速かつ精度よく設定できるようになる。また、同調周波数を設定した後は、同調回路に入力信号を入力するとともに、ループゲインを所定値未満に設定するため、安定した同調動作が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態の同調機構の構成を示す図である。
【図２】図１に示す同調増幅器の構成を示す回路図である。
【図３】図２に示す前段の移相回路の構成を抜き出して示した回路図である。
【図４】図３に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図５】図２に示す後段の移相回路の構成を抜き出して示した回路図である。
【図６】図５に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図７】ＬＲ回路を含む移相回路の構成を示す回路図である。
【図８】ＬＲ回路を含む移相回路の他の構成を示す回路図である。
【図９】同調増幅器の第２の構成例を示す回路図である。
【図１０】ＬＲ回路を含む移相回路の構成を示す回路図である。
【図１１】ＬＲ回路を含む移相回路の他の構成を示す回路図である。
【図１２】同調増幅器の第３の構成例を示す回路図である。
【図１３】同調増幅器の第４の構成例を示す回路図である。
【図１４】図１３に示す同調増幅器の変形例を示す回路図である。
【図１５】同調増幅器の第５の構成例を示す回路図である。
【図１６】図１５に示す前段の移相回路の構成を抜き出して示した回路図である。
【図１７】図１６に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図１８】図１５に示す後段の移相回路の構成を抜き出して示した回路図である。
【図１９】図１８に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図２０】ＬＲ回路を含む移相回路の構成を示す回路図である。
【図２１】ＬＲ回路を含む移相回路の他の構成を示す回路図である。
【図２２】同調増幅器の第６の構成例を示す回路図である。
【図２３】図２２に示す同調増幅器の変形例を示す回路図である。
【図２４】同調増幅器の第７の構成例を示す回路図である。
【図２５】図２４に示す前段の移相回路の構成を抜き出して示した回路図である。
【図２６】図２５に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図２７】図２４に示す後段の移相回路の構成を抜き出して示した回路図である。
【図２８】図２７に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図２９】ＬＲ回路を含む移相回路の構成を示す回路図である。
【図３０】ＬＲ回路を含む移相回路の他の構成を示す回路図である。
【図３１】同調増幅器の第８の構成例を示す回路図である。
【図３２】図３１に示す同調増幅器の変形例を示す回路図である。
【図３３】オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
【符号の説明】
１ 同調増幅器
２ 発振器
３ 制御回路
４ ＰＬＬ切換回路
５ 入力切換回路
６ 位相比較器
７ チャージポンプ
８ ローパスフィルタ

Claims (15)

1. 縦続接続された全域通過型の２つの移相回路と、後段の前記移相回路から出力された帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含んでおり、前記入力信号の中から所定の周波数成分のみを抽出する同調回路と、
   前記同調回路の出力と所定の基準信号との位相を比較して前記同調回路に対してＰＬＬ制御を行うＰＬＬ制御回路と、
   前記同調回路の同調周波数を設定する際は、前記同調回路への前記入力信号の入力を遮断するとともに、前記同調回路内に形成される帰還ループのループゲインを所定値以上に設定して前記同調回路を発振させた状態で前記ＰＬＬ制御回路によるＰＬＬ制御を行わせ、前記同調回路の同調周波数が設定された後は、前記同調回路に対して前記入力信号を入力するとともに、前記ループゲインを前記所定値未満に設定して前記同調回路に所定の同調動作を行わせる同調制御回路とを備えることを特徴とする同調制御方式。
2. 請求項１において、
   前記同調制御回路は、
   前記入力信号を前記同調回路内の前記加算回路に入力するか否かを切り換える入力切換回路と、前記ＰＬＬ制御回路から前記同調回路に印加されるＰＬＬ制御のための制御信号の信号レベルを制御するＰＬＬ切換回路とを備え、
   前記入力切換回路は、前記帰還ループのループゲインが前記所定値未満に設定されたときに、前記入力信号を前記同調回路に入力し、
   前記ＰＬＬ切換回路は、前記帰還ループのループゲインが前記所定値未満に設定されたときに、前記ＰＬＬ制御回路から前記同調回路に入力される前記制御信号を一定レベルに維持して前記同調回路を所定の周波数で同調動作させることを特徴とする同調制御方式。
3. 請求項２において、
   前記２つの移相回路のいずれか一方は、差動増幅器と、前記制御信号によって時定数が変更可能なＣＲ回路あるいはＬＲ回路からなる直列回路とをそれぞれ含んで構成され、
   前記同調回路は、前記２つの移相回路のいずれかの出力を同調信号として出力することを特徴とする同調制御方式。
4. 請求項３において、
   前記縦続接続された２つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第１の抵抗と、前記差動増幅器の出力端子と反転入力端子との間に接続された第２の抵抗とを有しており、前記第１の抵抗を介して前記差動増幅器の反転入力端子に交流信号を入力し、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。
5. 請求項３において、
   前記縦続接続された２つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第１の抵抗と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗とを有しており、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。
6. 請求項３において、
   前記縦続接続された２つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第１の抵抗と、前記差動増幅器の出力端子と反転入力端子との間に接続された第２の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗とを有しており、前記第１の抵抗を介して前記差動増幅器の反転入力端子に交流信号を入力し、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。
7. 請求項３において、
   前記縦続接続された２つの移相回路の少なくとも一方は、抵抗値がほぼ等しい第１および第２の抵抗により構成される分圧回路を有しており、前記分圧回路の出力端子の電位と前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部の電位との電位差を前記差動増幅器により所定の増幅度で増幅して出力することを特徴とする同調制御方式。
8. 請求項３〜７のいずれかにおいて、
   前記同調回路は、前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入されて入力信号の位相を変えずに出力する非反転回路を備えており、前記縦続接続された２つの移相回路を合わせた位相シフト量の合計が３６０°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。
9. 請求項３〜７のいずれかにおいて、
   前記同調回路は、前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入されて入力信号の位相を反転して出力する位相反転回路を備えており、前記縦続接続された２つの移相回路を合わせた位相シフト量の合計が１８０°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。
10. 請求項３〜７のいずれかにおいて、
    前記帰還ループの一部に第２の分圧回路を挿入し、
    前記同調回路は、前記第２の分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。
11. 請求項２において、
    前記２つの移相回路のいずれか一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、ＣＲ回路あるいはＬＲ回路からなり前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを有しており、
    前記同調回路は、入力された交流信号の位相を変えずに増幅して出力する非反転回路を有しており、前記２つの移相回路と前記非反転回路とを所定の順序で縦続接続して位相シフト量の合計が３６０°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。
12. 請求項１１において、
    前記縦続接続された２つの移相回路および前記非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
    前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。
13. 請求項２において、
    前記２つの移相回路のいずれか一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、ＣＲ回路あるいはＬＲ回路からなり前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを有しており、
    前記同調回路は、入力された交流信号の位相を反転増幅して出力する位相反転回路を有しており、前記２つの移相回路と前記位相反転回路とを所定の順序で縦続接続して前記２つの移相回路の位相シフト量の合計が１８０°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。
14. 請求項１３において、
    前記縦続接続された２つの移相回路および前記位相反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
    前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。
15. 請求項１〜１４のいずれかにおいて、
    構成部品を半導体基板上に一体形成したことを特徴とする同調制御方式。

Images