JP3798077B2 - 同調制御方式 - Google Patents
同調制御方式 Download PDFInfo
- Publication number
- JP3798077B2 JP3798077B2 JP21617796A JP21617796A JP3798077B2 JP 3798077 B2 JP3798077 B2 JP 3798077B2 JP 21617796 A JP21617796 A JP 21617796A JP 21617796 A JP21617796 A JP 21617796A JP 3798077 B2 JP3798077 B2 JP 3798077B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tuning
- signal
- phase shift
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、所望の周波数成分のみを抽出する同調制御方式に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【0003】
例えばLC共振を利用した従来の同調増幅器は、同調周波数を調整するとLC回路に依存するQと利得が変化し、最大減衰量を調整すると同調周波数や同調周波数での利得が変化する。
【0004】
このように、従来の同調増幅器においては、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することは極めて困難であった。また、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することは困難であった。
【0005】
また、同調増幅器に含まれるインダクタ以外の構成を半導体基板上に形成したとしても、抵抗やキャパシタの各素子定数が製造ロット毎にばらつくため、所望の同調周波数を得ることは難しく、実用的でなかった。
【0006】
本発明は、このような点に鑑みて創作されたものであり、その目的は集積化に適しており、集積化した場合であっても所望の同調周波数に容易に合わせることができる同調制御方式を提供することにある。
【0007】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の同調制御方式は、同調回路に入力信号を入力しないで、同調回路の帰還ループのループゲインを所定値以上に設定して同調回路を発振させた状態で、同調回路の出力をPLL制御する。同調回路に同調周波数が安定に設定された後は、同調回路に対して入力信号を入力するとともに、ループゲインを所定値未満に設定し、入力信号に含まれる同調周波数成分のみを抽出する同調動作を同調回路に行わせる。
【0008】
請求項2の同調制御方式は、帰還ループのループゲインが所定値未満に設定されたとき、すなわち同調回路に同調動作を行わせるときのみ、入力切換回路を切り換えて同調回路内の加算回路に入力信号を入力するとともに、PLL制御のための制御信号を一定レベルに維持して同調回路を所定の周波数で同調動作させる。
【0009】
請求項3の同調制御方式は、差動増幅器と直列回路とをそれぞれ含む2つの移相回路を縦続接続して同調回路を構成する。
【0010】
請求項4の同調制御方式は、差動増幅器の反転入力端子と直列回路との間に第1の抵抗を接続し、差動増幅器の出力端子と反転入力端子との間に第2の抵抗を接続する。第1および第2の抵抗の抵抗比を変更することで、同調信号の振幅調整が可能となる。
【0011】
請求項5の同調制御方式は、差動増幅器の出力端子に第1の分圧回路を接続し、この分圧回路を介して後段の移相回路の出力を差動増幅器の入力側に帰還させる。分圧回路を設けることで、ループゲインを稼ぐことができる。
【0012】
請求項6の同調制御方式は、差動増幅器の反転入力端子と直列回路との間に第1の抵抗を設け、差動増幅器の出力端子と反転入力端子との間に第2の抵抗を設け、差動増幅器の反転入力端子に接続され他方端が接地された第3の抵抗を設ける。第3の抵抗を設けるため、第1の抵抗と第2の抵抗との抵抗比を1以外にしても、同調出力の振幅変動を抑制できる。
【0013】
請求項7の同調制御方式は、分圧回路の出力端子の電位と直列回路内のキャパシタあるいはインダクタと抵抗との接続部の電位との電位差を差動増幅器で増幅して出力する。
【0014】
請求項8の同調制御方式は、縦続接続された2つの移相回路によって形成される帰還ループの一部に非反転回路を挿入する。移相回路を通過することによって損失が生じても非反転回路で利得を稼ぐことができる。
【0015】
請求項9の同調制御方式は、縦続接続された2つの移相回路によって形成される帰還ループの一部に位相反転回路を挿入する。移相回路を通過することによって損失が生じても位相反転回路で利得を稼ぐことができる。
【0016】
請求項10の同調制御方式は、2つの移相回路によって形成される帰還ループの一部に第2の分圧回路を接続し、第2の分圧回路に入力される交流信号を同調信号として出力する。第2の分圧回路の分圧比に応じて同調信号を増幅して出力できる。
【0017】
請求項11、13の同調制御方式は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段を移相回路内に含んでおり、変換手段は例えばトランジスタにより構成され、2つの移相回路のそれぞれは入力信号の周波数に応じて位相をシフトさせる。
【0018】
請求項12、14の同調制御方式は、2つの移相回路と非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、分圧回路に入力される交流信号を同調信号として出力する。分圧回路の分圧比に応じて同調出力の振幅を調整できる。
【0019】
【発明の実施の形態】
本発明の同調制御方式は、内部に帰還ループを有する同調増幅器の同調周波数を切り換える際に、あるいは同調増幅器を起動して同調周波数を初期設定する際に、上述した帰還ループのループゲインを上げて同調増幅器を発振させた状態でPLL制御を行って所望の同調周波数を設定し、同調周波数が安定した後に同調増幅器内のループゲインを下げて所定の同調動作を行わせるようにしたものである。以下、本発明の同調制御方式を適用した一実施形態の同調機構について、図面を参照しながら具体的に説明する。
【0020】
図1は、一実施形態の同調機構の構成を示す図である。同図に示す同調機構は、同調増幅器1、発振器(OSC)2、制御回路3、PLL切換回路4、入力切換回路5、位相比較器(PD)6、チャージポンプ(CP)7およびローパスフィルタ(LPF)8を含んで構成されている。
【0021】
同調増幅器1は、印加される制御電圧に応じて同調周波数が設定される電圧制御型の回路であり、入力信号の中から同調周波数近傍のものだけを選択して出力する。この同調増幅器1の構成および動作については後述する。
【0022】
発振器2は、所定の基準周波数信号を出力する。発振器2の出力波形は、歪みの少ない正弦波である必要はなく、矩形波あるいは歪んだ正弦波であってもよい。なお、同調周波数を安定化するためには、水晶振動子を用いたPLL(位相同期ループ)構成により発振器を構成するのが望ましい。
【0025】
制御回路3は、同調増幅器1に所望の同調周波数が設定されたか否かを検出し、検出結果を示す制御信号を出力する。この制御信号は、同調増幅器1の同調周波数が安定したときに例えばハイレベルに、安定するまでは例えばローレベルになる。なお、制御回路3は、例えば位相比較器6の出力端子X、Y(後述する)のそれぞれからほぼ同じパルス幅を有するパルス列が出力されたときに、同調周波数が安定したと判断する。あるいは、同調周波数を切り換えてから所定時間が経過すると同調周波数が安定したと判断してもよい。
【0026】
PLL切換回路4は、制御回路3から出力される制御信号に基づいて、同調増幅器1の出力信号あるいは発振器2の出力信号のいずれか一方を選択して出力する。具体的には、同調増幅器1に同調周波数が安定に設定された後は発振器2の出力信号を選択して出力し、同調周波数が安定に設定される前は同調増幅器1の出力信号を選択して出力する。PLL切換回路4によって選択された信号は、位相比較器6に入力される。
【0027】
入力切換回路5は、制御回路3から出力される制御信号に基づいて、外部からの入力信号を同調増幅器1に入力するか否かを切り換える。具体的には、同調増幅器1が同調動作を行う場合のみ、入力切換回路5は外部からの入力信号を同調増幅器1に入力する。
【0028】
位相比較器6は、2入力の位相および周波数比較を行う。位相比較器6の一方の入力端AにはPLL切換回路4の出力信号が入力され、他方の入力端Bには発振器2の出力信号(所定の基準周波数信号)が入力される。この位相比較器6は、2つの出力端X、Yを備えており、位相比較器6の2入力が等しい場合には、2つの出力端X、Yのそれぞれからは、入力信号に同期したパルス幅の等しいパルスが交互に出力される。また、一方の入力端Aに入力される信号の周波数の方が他方の入力端Bに入力される発振器2の出力周波数よりも高い場合には、2つの入力端A、Bに入力される信号の周波数の差に応じて、一方の出力端Xのパルス幅が他方の出力端Yの出力のパルス幅よりも広くなる。
【0029】
チャージポンプ7は、内部にコンデンサを備えており、このコンデンサの充放電を位相比較器6の2つの出力端から出力される2種類のパルス列に応じて行う。例えば、位相比較器6の出力端Xからパルスが出力されたときにそのパルス幅に対応する時間だけ放電を行い、出力端Yからパルスが出力されたときにそのパルス幅に対応する時間だけ充電を行う。
【0030】
すなわち、PLL切換回路4の出力信号と発振器2の出力信号の周波数が等しい場合には、位相比較器6の2つの出力端X、Yのそれぞれからは、周期およびパルス幅が等しいパルスが交互に出力される。したがって、チャージポンプ7に内蔵されたコンデンサの充電量と放電量は等しくなり、チャージポンプ7の出力電圧の平均レベルは所定値に維持される。これに対し、位相比較器6の2入力の周波数が異なる場合には、位相比較器6の2つの出力端X、Yのそれぞれから出力されるパルス列のパルス幅に差が生じるため、チャージポンプ7に内蔵されたコンデンサの充放電量のバランスがくずれ、充電過多あるいは放電過多の状態となり、チャージポンプ7の出力電圧の平均レベルが一方向に変化する。
【0031】
ローパスフィルタ8は、チャージポンプ7の出力から高周波成分を除去して直流成分のみを抽出し、この直流成分を同調周波数を設定する制御電圧として同調増幅器1に印加する。
【0032】
次に、図1に示す同調機構の動作を説明する。同調機構を起動させた直後、あるいは同調周波数を切り換えた直後は、同調増幅器1に所望の同調周波数が設定されていないため、制御回路3から出力される制御信号は例えばローレベルになる。したがって、PLL切換回路4は同調増幅器1の出力信号を選択して出力し、入力切換回路5は同調増幅器1への入力信号の入力を遮断する。
【0033】
制御回路3からの制御信号は同調増幅器1にも供給され、同調増幅器1内部に形成される帰還ループのループゲインは1以上に設定される。このため、同調増幅器1は安定した発振動作を行う。この状態では、位相比較器6は、同調増幅器1の出力信号と発振器2の出力信号との位相および周波数を比較し、比較結果に応じた信号をチャージポンプ7およびローパスフィルタ8を介して同調増幅器1に供給する。
【0034】
以上により、同調増幅器1は、発振器2から出力される基準周波数信号と同じ周波数で発振するようにPLL制御される。同調増幅器1が発振動作を行うための発振条件と、同調動作を行うための同調条件は基本的に同じであることから、同調回路1が安定に発振しているときの発振周波数は同調周波数と同じになる。
【0035】
同調増幅器1が所望の同調周波数で発振するようになると、制御回路3から出力される制御信号の信号レベルは反転して例えばハイレベルになり、このため、位相比較器6の入力端A、Bに同一の信号(発振器6の出力信号)が入力され、ローパスフィルタ8からは一定レベルの信号が出力される。また、同時に、入力切換回路5は同調増幅器1に外部からの入力信号を入力し、同調増幅器1内部に形成される帰還ループのループゲインは例えば1未満に設定される。
【0036】
以上により、同調増幅器1は、入力切換回路5を介して入力される入力信号の中から、所望の周波数成分のみを抽出する同調動作を行い、抽出した周波数成分の信号を同調信号として出力する。
【0037】
〔同調増幅器の第1の構成例〕
図2は、図1に示した同調増幅器1の構成を示す回路図である。同図に示す同調増幅器1は、2つの移相回路10C、30Cと、後段の移相回路30Cの出力側に設けられた抵抗62および64からなる分圧回路60と、帰還抵抗70とを含んで構成されている。
【0038】
入力切換回路5はアナログスイッチであり、外部からの入力信号を同調増幅器1に入力するか否かを、制御回路3からの制御信号に応じて切り換える。
【0039】
図3は、図2に示した前段の移相回路10Cの構成を抜き出して示した回路図である。同図に示す移相回路10Cは、差動増幅器の一種であるオペアンプ12と、入力端24に入力された交流信号の位相を所定量シフトさせてオペアンプ12の非反転入力端子に入力する可変抵抗16およびキャパシタ14と、入力端24とオペアンプ12の反転入力端子との間に挿入された抵抗18と、オペアンプ12の出力端子に接続されて分圧回路を構成する抵抗21および23と、この分圧回路とオペアンプ12の反転入力端子との間に接続された抵抗20とを含んで構成されている。可変抵抗16は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばFETのチャネル抵抗を用いて形成され、制御端子94を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【0040】
ここで、抵抗18と抵抗20の各抵抗値が等しいものとし、キャパシタ14の両端電圧をVC1、可変抵抗16、18および20の各両端電圧をVR1、入力電圧をEi 、出力電圧をEo とすると、入出力電圧の大きさと位相の関係は、図4のベクトル図で表され、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図4に示すφ1 で表される。
【0041】
図5は、図2に示した後段の移相回路30Cの構成を抜き出して示したものである。同図に示す移相回路30Cは、差動増幅器の一種であるオペアンプ32と、入力端44に入力された交流信号の位相を所定量シフトさせてオペアンプ32の非反転入力端子に入力する抵抗36およびキャパシタ34と、入力端44とオペアンプ32の反転入力端子との間に挿入された抵抗38と、オペアンプ32の出力端子に接続されて分圧回路を構成する抵抗41および43と、この分圧回路とオペアンプ32の反転入力端子との間に接続された抵抗40とを含んで構成されている。この移相回路30Cの基本的な構成は前段の移相回路10Cと同じであり、移相回路30C内のCR回路を構成するキャパシタ34と抵抗36との接続順序は移相回路10C内のCR回路を構成するキャパシタ14と可変抵抗16との接続順序と反対である。
【0042】
したがって、キャパシタ34の両端電圧をVC2、抵抗36の両端電圧をVR2とすると、入出力電圧の大きさと位相との関係は図6のベクトル図で表され、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図6に示すφ2 で表される。
【0043】
このようにして、2つの移相回路10C、30Cのそれぞれにおいて位相が所定量シフトされ、2つの移相回路10C、30Cを合わせた位相シフト量の合計は所定の周波数において360°となる。
【0044】
また、後段の移相回路30Cの出力側には図2に示すように分圧回路60が接続されており、分圧回路60を構成する抵抗64には可変抵抗66が並列接続されている。この可変抵抗66は例えばFETのチャネル抵抗により形成され、このFETのゲート端子には図1に示した制御回路3からの制御信号が入力される。
【0045】
例えば、制御回路3からの制御信号がハイレベルになると、可変抵抗66の抵抗値が小さくなって帰還ループのループゲインは1未満に設定される。また、このとき、入力切換回路5が切り換わって同調増幅器1に入力信号が入力され、図2に示す同調増幅器1は所定の周波数成分のみを抽出する同調動作を行う。
【0046】
一方、制御回路3からの制御信号がローレベルの場合には、帰還ループのループゲインは大きくなって1以上になり、帰還ループ全体での位相シフト量が360°となる周波数で同調増幅器1は発振動作を行う。
【0047】
このように、図1に示す同調機構は、同調増幅器1に設定される同調周波数が安定するまでは、同調増幅器1の帰還ループのループゲインを1以上に設定して同調増幅器1を発振させてPLL制御を行うため、周波数設定を迅速かつ精度よく行うことができる。
【0048】
また、同調増幅器1に所望の同調周波数が設定された後は、帰還ループのループゲインを1未満に設定することにより、同調増幅器1に所定の同調動作を行わせることができる。
【0049】
また、図2に示す同調増幅器1は、後段の移相回路30Cの出力側に分圧回路60を備えており、この分圧回路60への入力電圧を同調出力として取り出すため、同調増幅器1自体に利得を持たせることができ、同調動作と同時に信号振幅を増幅することができる。
【0050】
なお、図2に示す同調増幅器1は、CR回路を含む移相回路10C、30Cを縦続接続しているが、CR回路をLR回路に置き換えることも可能である。
【0051】
図7に示す移相回路10Lは、図2に示した移相回路10C内のキャパシタ14と可変抵抗16からなるCR回路を、可変抵抗16とインダクタ17からなるLR回路に置き換えた構成を有している。また、図8に示す移相回路30Lは、図2に示した移相回路30C内のキャパシタ34と抵抗36からなるCR回路を、抵抗36とインダクタ37からなるLR回路に置き換えた構成を有している。
【0052】
図7に示す移相回路10Lは図2に示した前段の移相回路10Cと等価であり、図8に示す移相回路30Lは図2に示す後段の移相回路30Cと等価であるため、図2に示した2つの移相回路10C、30Cの少なくとも一方を、図7あるいは図8に示す移相回路10L、30Lに置き換えることができる。
【0053】
ところで、同調増幅器1の内部に、移相回路10Cを含む場合と、移相回路10Lを含む場合では、同調周波数の制御方向が反対になるため、単に移相回路10Cを移相回路10Lに置き換えただけでは、同調周波数は安定しない。したがって、移相回路10Cを移相回路10Lに置き換える場合には、図1に示す位相比較器の入力端A、Bと同調増幅器1および発振器2との接続を逆にするか、あるいは位相比較器6の出力端X、Yとチャージポンプ7との接続を逆にする必要がある。
【0054】
なお、図2に示した同調増幅器1では、前段の移相回路10C内に可変抵抗16を設けてCR回路の時定数を変更可能としているが、移相回路10C内のCR回路の時定数を変更する代わりに、後段の移相回路30C内のCR回路の時定数を変更してもよい。この場合には、移相回路30C内の抵抗36をFETのチャネル抵抗等を用いて形成すればよい。
【0055】
〔同調増幅器の第2の構成例〕
図9は、同調増幅器の第2の構成例を示す回路図である。同図に示す同調増幅器1Aに含まれる前段の移相回路110Cは、内部に分圧回路を含んでいない代わりに、抵抗18′の抵抗値よりも抵抗20′の抵抗値を大きく設定することにより、移相回路110Cの利得を1より大きくしている。
【0056】
同様に、後段の移相回路130Cは、内部に分圧回路を含んでいない代わりに、抵抗38′の抵抗値よりも抵抗40′の抵抗値を大きく設定することにより、移相回路130Cの利得を1より大きくしている。
【0057】
抵抗22および42は、移相回路110Cおよび130Cの利得の変動を抑えるために設けられており、抵抗22および42の抵抗値Rは、R=mr/(m−1)の関係を満たすように設定するのが望ましい。ただし、rは抵抗18′あるいは38′の抵抗値、mrは抵抗20′あるいは40′の抵抗値である。なお、抵抗22および抵抗42の一方端はグランドレベル以外の固定電位に接続してもよい。
【0058】
なお、図9に示す同調増幅器1Aは、移相回路内にCR回路を含む例を示しているが、CR回路をLR回路に置き換えることも可能である。例えば、図10に示す移相回路110Lは図9に示した前段の移相回路110Cと等価であり、移相回路110Cとの置き換えが可能である。同様に、図11に示す移相回路130Lは図9に示した後段の移相回路130Cと等価であり、移相回路130Cとの置き換えが可能である。
【0059】
上述した各同調増幅器において、前段の移相回路110Cのさらに前段にトランジスタによるホロワ回路50を挿入してもよい。このようなホロワ回路を縦続接続すれば、図2に示した同調増幅器1等と比較して、帰還抵抗170や入力抵抗174の抵抗値を大きくすることができる。
【0060】
〔同調増幅器の第3の構成例〕
図12は同調増幅器の第3の構成例を示す回路図である。同図に示す同調増幅器1Bは、図2に示した移相回路10Cから抵抗21および23を除いた構成を有する移相回路210Cと、移相回路30Cから抵抗41および43を除いた構成を有する移相回路230Cと、非反転回路50とを縦続接続したものである。
【0061】
非反転回路50は、オペアンプ52と抵抗54および56によって構成されており、2つの抵抗54、56の抵抗比に応じた所定の利得を有している。したがって、帰還ループを形成した際の損失をこの利得で補うことができ、帰還ループのループゲインを容易に1以上に設定することができる。
【0062】
なお、図12に示した非反転回路50は、図9に示した同調増幅器1Aの帰還ループの一部に接続することも可能である。
【0063】
〔同調増幅器の第4の構成例〕
図13は同調増幅器の第4の構成例を示す回路図である。同図に示す同調増幅器1Cは、図12に示した後段の移相回路230Cの代わりに移相回路210C′を接続し、非反転回路50の代わりに位相反転回路80を接続したものである。移相回路210C′は、可変抵抗16の代わりに抵抗値が固定の抵抗15が接続されている他は、前段の移相回路210Cと同じ構成を有している。
【0064】
位相反転回路80によって信号が反転するため、2つの移相回路210Cおよび210C′を合わせた位相シフト量が180°となる周波数において、帰還ループ全体での位相シフト量は360°となり、この周波数で所定の同調動作が行われる。
【0065】
図14は、移相回路210Cおよび210C′の代わりに、移相回路230C′および230Cと、位相反転回路80とを縦続接続した同調増幅器1Dの構成を示す回路図である。同調増幅器1Dも、同調増幅器1Cと同様に、2つの移相回路230C′および230Cと位相反転回路80を合わせた位相シフト量の合計は所定の周波数において360°となり、この周波数で所定の同調動作が行われる。
【0066】
〔同調増幅器の第5の構成例〕
図15は、同調増幅器の第5の構成例を示す回路図である。同図に示す同調増幅器1Eは、2つの移相回路310C、330Cと、非反転回路350と、非反転回路350の出力側に接続された分圧回路60と、帰還抵抗370とを含んで構成されている。帰還抵抗370と直列に接続されたキャパシタ372は直流電流を阻止するためのものである。
【0067】
図16は、図15に示した前段の移相回路310Cを抜き出して示した回路図である。同図に示す移相回路310Cは、ゲートが移相回路310Cの入力端に接続されたFET312と、このFET312のソース・ドレイン間に直列に接続されたキャパシタ314および可変抵抗316により構成されるCR回路と、FET312のドレインと正電源との間に接続された抵抗318と、FET312のソースとアースとの間に接続された抵抗320とを含んで構成されている。なお、移相回路310C内の抵抗326はFET312に適切なバイアス電圧を印加するためのものである。また、FET312および後述するFET332は、少なくとも一方をバイポーラトランジスタに置き換えてもよい。
【0068】
可変抵抗316は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばFETのチャネル抵抗を用いて形成され、制御端子94を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【0069】
ここで、上述したFET312のソースおよびドレインに接続された2つの抵抗320、318の抵抗値はほぼ等しく設定されており、ゲートに印加される入力電圧の交流成分に着目すると、位相が一致した信号がFET312のソースから出力され、位相が反転するとともにソースから出力される信号と振幅が等しい信号がFET312のドレインから出力される。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0070】
可変抵抗316の両端電圧をVR1、キャパシタ314の両端電圧をVC1、キャパシタ314と可変抵抗316の接続点とグランドレベルとの電位差を出力電圧Eo とすると、これらの関係は図17のベクトル図で表され、出力信号の振幅は周波数に関係なく一定であって、位相シフト量は図に示すφ3 で表される。
【0071】
また、図18は、図15に示した後段の移相回路330Cを抜き出して示した回路図である。同図に示す後段の移相回路330Cは、ゲートが移相回路330Cの入力端に接続されたFET332と、このFET332のソース・ドレイン間に直列に接続された抵抗336およびキャパシタ334と、FET332のドレインと正電源との間に接続された抵抗338と、FET332のソースとアースとの間に接続された抵抗340とを含んで構成されている。なお、移相回路330C内の抵抗346はFET332に適切なバイアス電圧を印加するためのものであり、移相回路330Cと310Cの間に挿入されたキャパシタ348は直流電流阻止用である。
【0072】
この移相回路330Cの基本的な構成は前段の移相回路310Cと同じであり、抵抗336とキャパシタ334からなるCR回路の接続が前段の移相回路310C内のキャパシタ314と可変抵抗316からなるCR回路の接続と反対である点が異なっている。
【0073】
移相回路330Cの出力電圧Eo とキャパシタ334の両端電圧VC2および抵抗336の両端電圧VR2との関係は、図19のベクトル図で表され、出力信号の振幅は周波数に関係なく一定であって、位相シフト量は図19に示すφ4 で表される。
このようにして、2つの移相回路310C、330Cのそれぞれにおいて位相が所定量シフトされ、2つの移相回路を合わせた位相シフト量の合計は所定の周波数において360°になる。
【0074】
また、非反転回路350は、ドレインと正電源との間に抵抗354が、ソースとアースとの間に抵抗356がそれぞれ接続されたFET352と、ベースがFET352のドレインに接続されているとともにコレクタが抵抗360を介してソースに接続されたトランジスタ358と、FET352に適切なバイアス電圧を印加するための抵抗362とを含んで構成されている。
【0075】
非反転回路350の増幅度は、上述した抵抗354、356、360の各抵抗値によって決まり、これら各抵抗の抵抗値を調整することにより、図15に示した2つの移相回路310C、330Cおよび抵抗370を含んで形成される帰還ループのループゲインを調整できる。
【0076】
また、上述した同調増幅器1Eは、2つの移相回路をともにCR回路を含んで構成したが、少なくとも一方の移相回路をLR回路を含む移相回路に置き換えることもできる。
【0077】
図20および図21は、LR回路を含む移相回路310L、330Lの構成を示す回路図である。図15に示した2つの移相回路310C、330Cの少なくとも一方を移相回路310L、330Lに置き換えることができる。
【0078】
〔同調増幅器の第6の構成例〕
図22は、同調増幅器の第6の構成例を示す回路図である。同図に示す同調増幅器1Fは、図15に示した前段の移相回路310Cと、移相回路310C′と、位相反転回路380を縦続接続し、位相反転回路380の出力を抵抗370を介して前段の移相回路310Cの入力側に帰還させている。
【0079】
位相反転回路380によって信号が反転するため、2つの移相回路310Cおよび310C′を合わせた位相シフト量が180°となる周波数において、帰還ループ全体での位相シフト量は360°となり、この周波数で所定の同調動作が行われる。
【0080】
図23は、移相回路310Cの代わりに移相回路330C′、330Cを縦続接続し、その後段に位相反転回路380を接続した同調増幅器1Gの構成を示す回路図である。同調増幅器1Gも、同調増幅器1Fと同様に、2つの移相回路330C′、330Cと位相反転回路380を合わせた位相シフト量の合計が所定の周波数において360°となり、この周波数で所定の同調動作が行われる。
【0081】
〔同調増幅器の第7の構成例〕
図24は、同調増幅器の第7の構成例を示す回路図である。同図に示す同調増幅器1Hは、入力される交流信号の位相を変えずに出力する非反転回路450と、所定の周波数において合計で360°の位相Vフトを行う2つの移相回路410C、430Cと、帰還抵抗470とを含んで構成されている。
【0082】
非反転回路450は、バッファ回路として機能するものであり、例えばエミッタホロワ回路やソースホロワ回路等により構成されている。なお、直接接続した場合の損失等を最小限に抑えるように帰還抵抗470等の各素子の素子定数を選定した場合には、この非反転回路450を省略してFM変調装置1Hを構成してもよい。
【0083】
図25は、図24に示した前段の移相回路410Cの構成を抜き出して示した回路図である。同図に示す移相回路410Cは、2入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器412と、入力された交流信号の位相を所定量シフトさせて差動増幅器412の非反転入力端子に入力するキャパシタ414および可変抵抗416と、入力された交流信号の位相を変えずにその電圧レベルを約1/2に分圧して差動増幅器412の反転入力端子に入力する抵抗418および420とを含んで構成されている。
【0084】
可変抵抗416は、外部からの制御電圧に応じて抵抗値が変更可能であり、例えばFETのチャネル抵抗を用いて形成され、制御端子94を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定される。
【0085】
図26は、図25に示す移相回路410Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0086】
同図に示すように、可変抵抗416の両端に現れる電圧VR1とキャパシタ414の両端に現れる電圧VC1は互いに位相が90°ずれており、これらをベクトル的に加算したものが移相回路410Cの入力電圧Ei に相当する。したがって、入力電圧Ei の振幅が一定で周波数のみが変化した場合には、図26に示す半円の円周に沿って可変抵抗416の両端電圧VR1とキャパシタ414の両端電圧VC1とが変化する。
【0087】
また、差動増幅器412の非反転入力端子に印加される電圧(キャパシタ414の両端電圧VC1)から反転入力端子に印加される電圧(抵抗420の両端電圧Ei /2)をベクトル的に減算したものが差分電圧Eo ′となり、この差分電圧Eo ′を所定の増幅度で増幅したものが差動増幅器412の出力電圧Eo となる。
【0088】
また、図26から明らかなように、電圧VC1と電圧VR1とは円周上で直角に交わるため、入力電圧Ei と電圧VC1との位相差は、周波数ωが0から∞まで変化するに従って、入力電圧Ei を基準として時計回り方向(位相遅れ方向)に0°から90°まで変化する。そして、移相回路410C全体の位相シフト量φ5 は、周波数に応じて0°から180°まで変化する。
【0089】
同様に、図27は図25に示した後段の移相回路430Cの構成を抜き出して示した回路図である。同図に示す移相回路430Cは、2入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器432と、入力された交流信号の位相を所定量シフトさせて差動増幅器432の非反転入力端子に入力するキャパシタ434および抵抗436と、入力された交流信号の位相を変えずにその電圧レベルを約1/2に分圧して差動増幅器412の反転入力端子に入力する抵抗438および440とを含んで構成されている。
【0090】
図28は、図27に示した移相回路430Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0091】
同図に示すように、キャパシタ434の両端に現れる電圧VC2と抵抗436の両端に現れる電圧VR2は、互いに位相が90°ずれており、これらをベクトル的に加算したものが入力電圧Ei となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図28に示す半円の円周に沿ってキャパシタ434の両端電圧VC2と抵抗436の両端電圧VR2とが変化する。
【0092】
また、差動増幅器432の非反転入力端子に印加される電圧(抵抗436の両端電圧VR2)から反転入力端子に印加される電圧(抵抗440の両端電圧Ei /2)をベクトル的に減算したものが差分電圧Eo ′となり、この差分電圧Eo ′を所定の増幅度で増幅したものが差動増幅器432の出力電圧Eo となる。
【0093】
また、図28から明らかなように、電圧VR2と電圧VC2とは円周上で直角に交わるため、入力電圧Ei と電圧VR2との位相差は、周波数ωが0から∞まで変化するに従って180°から270°まで変化する。そして、移相回路430C全体の位相シフト量φ6 は周波数に応じて180°から360°まで変化する。
【0094】
このようにして、2つの移相回路410C、430Cのそれぞれにおいて位相が所定量シフトされ、2つの移相回路410C、430Cを合わせた位相シフト量の合計は所定の周波数において360°になる。
【0095】
また、上述した同調増幅器1Hは、2つの移相回路をともにCR回路を含んで構成したが、LR回路を含む移相回路に置き換えることもできる。
【0096】
図29および図30は、LR回路を含む移相回路の構成を示す回路図である。図29に示す移相回路410Lは、図24に示した移相回路410C内のキャパシタ414と可変抵抗416からなるCR回路を、可変抵抗416とインダクタ417からなるLR回路に置き換えた構成を有している。
【0097】
また、図30に示す移相回路430Lは、図24に示した移相回路430C内のキャパシタ434と抵抗436からなるCR回路を、抵抗436とインダクタ437からなるLR回路に置き換えた構成を有している。
【0098】
図29に示す移相回路410Lは図24に示した前段の移相回路410Cと等価であり、図30に示す移相回路430Lは図24に示した後段の移相回路430Cと等価であるため、図24に示した2つの移相回路410C、430Cの少なくとも一方を移相回路410L、430Lに置き換えることができる。
【0099】
〔同調増幅器の第8の構成例〕
図31は、同調増幅器の第8の構成例を示す回路図である。同図に示す同調増幅器1Jは、入力される交流信号の位相を反転して出力する位相反転回路480と、所定の周波数において合計で180°の位相シフトを行う2つの移相回路410C、410C′と、帰還抵抗470とを含んで構成されている。
【0100】
2つの移相回路410C、410C′の入出力信号の位相関係は図26を用いて説明した通りであり、所定の周波数において、2つの移相回路410C、410C′の全体による位相シフト量の合計は180°となる。
【0101】
また、2つの移相回路410C、410C′の前段に接続された位相反転回路480は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって構成される。
【0102】
位相反転回路480によって信号が反転するため、2つの移相回路410Cおよび410C′を合わせた位相シフト量が180°となる周波数において、帰還ループ全体での位相シフト量は360°となり、この周波数で所定の同調動作が行われる。
【0103】
図32は、移相回路410C′、410Cの代わりに移相回路430C′、430Cを2段縦続接続した同調増幅器1Kの構成を示す回路図である。同調増幅器1Kも、同調増幅器1Jと同様に、2つの移相回路430C′、430Cと位相反転回路480を合わせた位相シフト量の合計が所定の周波数において360°となり、この周波数で所定の同調動作が行われる。
【0104】
ところで、上述した同調増幅器1B、1C、1D、1E、1F、1G、1H、1J等は、非反転回路と2つの移相回路、あるいは位相反転回路と2つの移相回路を含んで構成されており、接続された3つの回路の全体によって所定の周波数において合計の位相シフト量を360°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、2つの移相回路のどちらを前段に用いるか、あるいは上述した3つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【0105】
〔その他の実施形態〕
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0106】
例えば、上述した同調増幅器の第1〜第4の構成例においては、オペアンプを含む移相回路を用いて同調増幅器を構成することにより高い安定度を実現することができるが、同調増幅器を構成する場合にはオフセット電圧や電圧利得はそれほど高精度のものが要求されないため、所定のゲインを有する差動増幅器を各移相回路内のオペアンプの代わりに使用してもよい。
【0107】
図33は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定のゲインを有する差動増幅器として動作する。同図に示す差動増幅器は、FETにより構成された差動入力段100と、この差動入力段100に定電流を与える定電流回路102と、定電流回路102に所定のバイアス電圧を与えるバイアス回路104と、差動入力段100に接続された出力アンプ106とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した同調増幅器の出力周波数の上限を高くすることができる。
【0108】
【発明の効果】
以上詳細に説明したように、本発明によれば、同調回路への入力信号の入力を遮断して同調回路を発振させた状態で同調回路の出力をPLL制御するため、所望の同調周波数を迅速かつ精度よく設定できるようになる。また、同調周波数を設定した後は、同調回路に入力信号を入力するとともに、ループゲインを所定値未満に設定するため、安定した同調動作が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態の同調機構の構成を示す図である。
【図2】図1に示す同調増幅器の構成を示す回路図である。
【図3】図2に示す前段の移相回路の構成を抜き出して示した回路図である。
【図4】図3に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図5】図2に示す後段の移相回路の構成を抜き出して示した回路図である。
【図6】図5に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図7】LR回路を含む移相回路の構成を示す回路図である。
【図8】LR回路を含む移相回路の他の構成を示す回路図である。
【図9】同調増幅器の第2の構成例を示す回路図である。
【図10】LR回路を含む移相回路の構成を示す回路図である。
【図11】LR回路を含む移相回路の他の構成を示す回路図である。
【図12】同調増幅器の第3の構成例を示す回路図である。
【図13】同調増幅器の第4の構成例を示す回路図である。
【図14】図13に示す同調増幅器の変形例を示す回路図である。
【図15】同調増幅器の第5の構成例を示す回路図である。
【図16】図15に示す前段の移相回路の構成を抜き出して示した回路図である。
【図17】図16に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図18】図15に示す後段の移相回路の構成を抜き出して示した回路図である。
【図19】図18に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図20】LR回路を含む移相回路の構成を示す回路図である。
【図21】LR回路を含む移相回路の他の構成を示す回路図である。
【図22】同調増幅器の第6の構成例を示す回路図である。
【図23】図22に示す同調増幅器の変形例を示す回路図である。
【図24】同調増幅器の第7の構成例を示す回路図である。
【図25】図24に示す前段の移相回路の構成を抜き出して示した回路図である。
【図26】図25に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図27】図24に示す後段の移相回路の構成を抜き出して示した回路図である。
【図28】図27に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図である。
【図29】LR回路を含む移相回路の構成を示す回路図である。
【図30】LR回路を含む移相回路の他の構成を示す回路図である。
【図31】同調増幅器の第8の構成例を示す回路図である。
【図32】図31に示す同調増幅器の変形例を示す回路図である。
【図33】オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
【符号の説明】
1 同調増幅器
2 発振器
3 制御回路
4 PLL切換回路
5 入力切換回路
6 位相比較器
7 チャージポンプ
8 ローパスフィルタ
Claims (15)
- 縦続接続された全域通過型の2つの移相回路と、後段の前記移相回路から出力された帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含んでおり、前記入力信号の中から所定の周波数成分のみを抽出する同調回路と、
前記同調回路の出力と所定の基準信号との位相を比較して前記同調回路に対してPLL制御を行うPLL制御回路と、
前記同調回路の同調周波数を設定する際は、前記同調回路への前記入力信号の入力を遮断するとともに、前記同調回路内に形成される帰還ループのループゲインを所定値以上に設定して前記同調回路を発振させた状態で前記PLL制御回路によるPLL制御を行わせ、前記同調回路の同調周波数が設定された後は、前記同調回路に対して前記入力信号を入力するとともに、前記ループゲインを前記所定値未満に設定して前記同調回路に所定の同調動作を行わせる同調制御回路とを備えることを特徴とする同調制御方式。 - 請求項1において、
前記同調制御回路は、
前記入力信号を前記同調回路内の前記加算回路に入力するか否かを切り換える入力切換回路と、前記PLL制御回路から前記同調回路に印加されるPLL制御のための制御信号の信号レベルを制御するPLL切換回路とを備え、
前記入力切換回路は、前記帰還ループのループゲインが前記所定値未満に設定されたときに、前記入力信号を前記同調回路に入力し、
前記PLL切換回路は、前記帰還ループのループゲインが前記所定値未満に設定されたときに、前記PLL制御回路から前記同調回路に入力される前記制御信号を一定レベルに維持して前記同調回路を所定の周波数で同調動作させることを特徴とする同調制御方式。 - 請求項2において、
前記2つの移相回路のいずれか一方は、差動増幅器と、前記制御信号によって時定数が変更可能なCR回路あるいはLR回路からなる直列回路とをそれぞれ含んで構成され、
前記同調回路は、前記2つの移相回路のいずれかの出力を同調信号として出力することを特徴とする同調制御方式。 - 請求項3において、
前記縦続接続された2つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第1の抵抗と、前記差動増幅器の出力端子と反転入力端子との間に接続された第2の抵抗とを有しており、前記第1の抵抗を介して前記差動増幅器の反転入力端子に交流信号を入力し、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。 - 請求項3において、
前記縦続接続された2つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第1の抵抗と、前記差動増幅器の出力端子に接続された第1の分圧回路と、前記第1の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第2の抵抗とを有しており、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。 - 請求項3において、
前記縦続接続された2つの移相回路の少なくとも一方は、前記差動増幅器の反転入力端子に一方端が接続され他方端が前記直列回路に接続された第1の抵抗と、前記差動増幅器の出力端子と反転入力端子との間に接続された第2の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第3の抵抗とを有しており、前記第1の抵抗を介して前記差動増幅器の反転入力端子に交流信号を入力し、前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする同調制御方式。 - 請求項3において、
前記縦続接続された2つの移相回路の少なくとも一方は、抵抗値がほぼ等しい第1および第2の抵抗により構成される分圧回路を有しており、前記分圧回路の出力端子の電位と前記直列回路内のキャパシタあるいはインダクタと抵抗との接続部の電位との電位差を前記差動増幅器により所定の増幅度で増幅して出力することを特徴とする同調制御方式。 - 請求項3〜7のいずれかにおいて、
前記同調回路は、前記縦続接続された2つの移相回路によって形成される帰還ループの一部に挿入されて入力信号の位相を変えずに出力する非反転回路を備えており、前記縦続接続された2つの移相回路を合わせた位相シフト量の合計が360°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。 - 請求項3〜7のいずれかにおいて、
前記同調回路は、前記縦続接続された2つの移相回路によって形成される帰還ループの一部に挿入されて入力信号の位相を反転して出力する位相反転回路を備えており、前記縦続接続された2つの移相回路を合わせた位相シフト量の合計が180°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。 - 請求項3〜7のいずれかにおいて、
前記帰還ループの一部に第2の分圧回路を挿入し、
前記同調回路は、前記第2の分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。 - 請求項2において、
前記2つの移相回路のいずれか一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、CR回路あるいはLR回路からなり前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを有しており、
前記同調回路は、入力された交流信号の位相を変えずに増幅して出力する非反転回路を有しており、前記2つの移相回路と前記非反転回路とを所定の順序で縦続接続して位相シフト量の合計が360°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。 - 請求項11において、
前記縦続接続された2つの移相回路および前記非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。 - 請求項2において、
前記2つの移相回路のいずれか一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、CR回路あるいはLR回路からなり前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを有しており、
前記同調回路は、入力された交流信号の位相を反転増幅して出力する位相反転回路を有しており、前記2つの移相回路と前記位相反転回路とを所定の順序で縦続接続して前記2つの移相回路の位相シフト量の合計が180°となる周波数近傍の周波数で同調動作を行うことを特徴とする同調制御方式。 - 請求項13において、
前記縦続接続された2つの移相回路および前記位相反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする同調制御方式。 - 請求項1〜14のいずれかにおいて、
構成部品を半導体基板上に一体形成したことを特徴とする同調制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21617796A JP3798077B2 (ja) | 1996-07-29 | 1996-07-29 | 同調制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21617796A JP3798077B2 (ja) | 1996-07-29 | 1996-07-29 | 同調制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1051273A JPH1051273A (ja) | 1998-02-20 |
JP3798077B2 true JP3798077B2 (ja) | 2006-07-19 |
Family
ID=16684501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21617796A Expired - Fee Related JP3798077B2 (ja) | 1996-07-29 | 1996-07-29 | 同調制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3798077B2 (ja) |
-
1996
- 1996-07-29 JP JP21617796A patent/JP3798077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1051273A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628334B2 (ja) | 同調増幅器 | |
JP4167852B2 (ja) | ミキサ回路、受信回路、及び周波数比較回路 | |
EP0787382B1 (en) | A second generation low noise microwave voltage controlled oscillator | |
US5949295A (en) | Integratable tunable resonant circuit for use in filters and oscillators | |
EP0669721B1 (en) | Oscillator, synthesizer tuner circuit and AM synchronous detect circuit employing the oscillator | |
JPS61251313A (ja) | 電子同調式fm受信機 | |
KR100372873B1 (ko) | 동조증폭기 | |
JP3798077B2 (ja) | 同調制御方式 | |
NL1017824C2 (nl) | Lage-ruis frequentiemodulator met variabele dragerfrequentie. | |
JP3798078B2 (ja) | 同調制御方式 | |
JP2002050962A (ja) | Pll回路 | |
JP3764483B2 (ja) | 同調制御方式 | |
JP3628408B2 (ja) | 同調制御方式 | |
JP2930305B2 (ja) | 移相型発振回路 | |
JPH09191229A (ja) | 同調制御方式 | |
JP3764484B2 (ja) | 同調制御方式 | |
JP3766469B2 (ja) | 同調回路 | |
JP3766472B2 (ja) | 同調回路 | |
DE60222108D1 (de) | Steuerbarer oszillator | |
US20020063607A1 (en) | Multi-phase LC oscillator | |
JP3628402B2 (ja) | 同調増幅器 | |
JPS5816278Y2 (ja) | 分周器 | |
JP3628407B2 (ja) | 同調増幅器 | |
JPH09214248A (ja) | 発振器 | |
JPH08154029A (ja) | 共振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |