JP3792734B2 - 高耐圧半導体素子 - Google Patents
高耐圧半導体素子 Download PDFInfo
- Publication number
- JP3792734B2 JP3792734B2 JP15949693A JP15949693A JP3792734B2 JP 3792734 B2 JP3792734 B2 JP 3792734B2 JP 15949693 A JP15949693 A JP 15949693A JP 15949693 A JP15949693 A JP 15949693A JP 3792734 B2 JP3792734 B2 JP 3792734B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- type
- impurity
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 239000012535 impurity Substances 0.000 claims description 108
- 238000009792 diffusion process Methods 0.000 claims description 77
- 230000015556 catabolic process Effects 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 63
- 239000012212 insulator Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 38
- 229910052710 silicon Inorganic materials 0.000 description 38
- 239000010703 silicon Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 31
- 230000005684 electric field Effects 0.000 description 30
- 238000009826 distribution Methods 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- -1 Phosphorus ions Chemical class 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Thin Film Transistor (AREA)
Description
【産業上の利用分野】
本発明は、誘電体分離構造の高耐圧半導体素子に係わり、特に拡散層形状の改良をはかった高耐圧半導体素子に関する。
【0002】
【従来の技術】
従来、誘電体分離構造を用いた各種の高耐圧半導体素子が提案されている。図51は、誘電体分離構造を用いた横型の高耐圧ダイオードの従来例である。半導体基板1上に分離絶縁膜2を介してn- 型シリコン層(活性層)3が形成されている。また、活性層3の表面部にp型アノード層5と、これから所定距離離れたn型カソード層6とが形成され、それぞれにアノード電極7,カソード電極8が形成されている。
【0003】
このような横型のダイオードにおいて、例えば基板1及びアノード電極7を接地して、カソード電極8に正の電圧を印加した逆バイアス状態を考える。このとき、n型カソード層6に印加される電圧は、n型カソード層6の下の活性層3に拡がる空乏層と分離絶縁膜2により分担される。従って、n型カソード層6下の活性層部分の厚みが薄いと、ここで大きな電界を分担することになり、n型カソード層6のエッジ部(底部の曲面部付近)で電界集中を起こし、低い印加電圧でアバランシェ降伏を生じる。これを避けて十分な高耐圧を実現するために、従来は、活性層3の厚みを20μm以上とすることが行われていた。
【0004】
しかしながら、活性層厚みが大きいと、V字溝等により横方向の素子分離を行うと深い分離溝が必要になり、分離溝領域の面積が大きいものとなる。従って、加工が困難になるのみならず、ウェハ上の素子の有効面積が小さくなり、結果的に高耐圧素子の集積回路のコストが増大する。
【0005】
一方、誘電体分離構造は、高耐圧素子とロジック回路を同一基板上に作成することを可能とする。その場合、絶縁膜上に形成された半導体層(活性層)に素子を形成するSOI(Silicon on insulator) 技術によれば、高耐圧素子とロジック回路とを完全に分離することが可能である。
【0006】
このようなSOI基板を用いた半導体装置は、活性層の厚さを0.3μm以下に薄くしたとしても、絶縁膜のため、縦方向に高耐圧が得られることが知られており、かつトレンチ溝を用いた素子分離が可能であるため、この素子分離構造は、パワ−ICにおいて有力な構造となっている。
【0007】
しかし、このように活性層が薄い場合、横方向の耐圧を高くするためには、活性層内のnドリフト領域の不純物ド−ピング濃度を下げなければならず、そうするためには200μm以上のnドリフト領域の長さが必要とである。このことを避けるため、例えば図57に示すように、ドリフト領域に沿ってSIPOS(semi-insulating polycrystalline silicon)層18を形成することにより、横方向の電界強度を一様にする方法や、特開平4−309234号に開示されているように、横方向に線形のド−ピング濃度分布を形成する方法等が考えられる。しかし、これらの方法は特殊な工程を必要とし、その実施は困難である。
【0008】
【発明が解決しようとする課題】
このように、従来の誘電体分離構造の高耐圧半導体素子では、活性層が薄いと十分な耐圧が得られず、活性層を厚くすると横方向の素子分離が困難になる、といった問題点があった。
【0009】
また、ドリフト領域においては、活性層が薄い場合、横方向の耐圧を高くするためには、活性層内のnドリフト領域の不純物ド−ピング濃度を下げなければならず、そうするためにはnドリフト領域の長さを長くすることが必要となり、素子の微細化が困難となるという問題があった。
【0010】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、薄い活性層で十分な高耐圧特性を得ることを可能とした誘電体分離構造の高耐圧半導体素子を提供することにある。
【0011】
本発明の他の目的は、ドリフト領域の長さを長くすることなく十分な高耐圧特性を得ることを可能とした誘電体分離構造の高耐圧半導体素子を提供することにある。
【0012】
【課題を解決するための手段】
本発明の骨子は、拡散層の形状を工夫することにより、拡散層のエッジ部(特に底部の曲面部付近)における電界集中を緩和させることにある。
【0013】
即ち、第1の発明の第1の態様は、半導体基板と、この半導体基板上に形成された絶縁層と、この絶縁層上に形成された、第1導電型の高抵抗半導体からなる活性層と、この活性層内に形成された第1導電型の第1の不純物層と、前記活性層内に形成され、前記第1の不純物層と所定距離おいて形成された第2導電型の第2の不純物層と、前記第1の不純物層上に形成された第1の電極と、前記第2の不純物層上に形成された第2の電極とを具備してなり、前記第1の不純物層は、拡散窓の幅又は拡散深さの少なくとも一方が異なる、相互に重ねられた複数の拡散層を含み、前記第1の不純物層及び第2の不純物層は、前記活性層の底部に達していることを特徴とする高耐圧半導体素子を提供する。
また、第1の発明の第2の態様は、半導体基板と、この半導体基板上に形成された絶縁層と、この絶縁層上に形成された、第1導電型の高抵抗半導体からなる活性層と、この活性層内に形成された第1導電型の第1の不純物層と、前記活性層内に形成され、前記第1の不純物層と所定距離おいて形成された第2導電型の第2の不純物層と、前記第1の不純物層内に形成された第2導電型の第3の不純物層と、前記第3の不純物層上に形成された第1の電極と、前記第2の不純物層上に形成された第2の電極とを具備してなり、前記第1の不純物層は、拡散窓の幅又は拡散深さの少なくとも一方が異なる、相互に重ねられた複数の拡散層を含み、前記第1の不純物層及び第2の不純物層は、前記活性層の底部に達していることを特徴とする高耐圧半導体素子を提供する。
【0014】
また、第1の発明の望ましい実施態様としては、次のものが上げられる。
【0015】
(1)第1導電型及び第2導電型の不純物層間において、活性層上に高抵抗体膜を形成する。
【0016】
(2)活性層の不純物総量を、1×1010cm−2〜2×1012cm−2の範囲に設定する。
【0017】
第2の発明は、半導体基板と、この半導体基板上に絶縁膜を介して形成された、高抵抗半導体からなる0.3μm以下の厚さを有する活性層とを具備する高耐圧半導体素子において、前記活性層は、横方向の不純物濃度分布が、それぞれガウス分布である2〜10段の階段状であって、各階段の間隔が拡散長の2倍以上であることを特徴とする。
【0018】
【作用】
誘電体分離構造の高耐圧半導体素子において、第2導電型の不純物層と基板を接地した状態で、第1導電型の不純物層に逆バイアスとなる高電圧が印加されたとする。このとき、第1導電型の不純物層に印加される電圧は、縦方向には活性層と絶縁膜によって分担される。ここで、第1導電型の不純物層の底部の曲面部付近で電界集中が生じると、低い電圧でアバランシェ降伏が生じる。
【0019】
第1の発明では、第1導電型の不純物層を、拡散窓の幅や拡散深さを変えながら2重以上の拡散層に形成することにより、拡散層底部の曲面部付近での電界集中を緩和させることができる。つまり、活性層内部の電界集中、特に拡散層底部曲面部付近での電界集中を緩和することができ、従来にない高耐圧の素子が実現可能となる。さらに、活性層の厚さを薄くすることができることから、横方向の素子分離も容易となる。
【0020】
また、第1導電型及び第2導電型の不純物層を絶縁膜に至る深さまで形成することにより、第1導電型の不純物層に印加される電圧を絶縁膜のみに分担させることができ、活性層の縦方向電界が小さく抑えられる。また、活性層の表面に高抵抗体膜を設けることにより、該膜内に形成される一様な電位分布に従って、活性層表面の横方向電位分布を均一なものとすることができる。これらにより、活性層内部の電界集中を効果的に緩和することができ、薄型で従来にない高耐圧の素子が実現可能となる。
【0021】
第2の発明では、一般的な不純物拡散技術を複数回行なうことにより、活性層の横方向の濃度分布を階段状とし、それによって活性層の厚さが0.3μm以下であっても、ドリフト領域の長さを長くすることなく高耐圧を達成することが可能な誘電体分離半導体素子が提供される。
【0022】
第2の発明に係る誘電体分離半導体素子が高耐圧を示すのは、以下のような原理に基づくものと考えられる。
【0023】
横方向をx軸、縦方向をy軸とする。活性層の厚さが0.3μm以下であれば、不純物を拡散させたときの縦方向のの不純物濃度分布はほぼ一様であると考えられる。そこで、横方向の不純物濃度分布をガウシアン分布と仮定すると、次式で与えられる。
【0024】
n(x,y)=no exp(−x2 /a2 )
ここでaは拡散長(a=2Dt 1/2 、n0 は階段部分における不純物濃度の差を表わす。このとき、濃度勾配の最大値Δnmax は、x=a・2-1/2において得られて、下記式に示すようになる。
【0025】
横方向及び縦方向の電界強度は、ポアソン方程式を解くことによって得られる。 n(x)=(εs /q)(dEx /dx +dEy /dy )
ここでεs はSiに対する誘電率、qは素電荷である。素子のアバランシェ耐圧を求めるためには、下記数2に示すようにイオン化積分を行う。
【0026】
I=∫α(E)dX
ここでα(E)はイオン化係数であって、次式で求められる。
【0027】
α(E)=A・exp(−B/E)
ここでA及びBは定数である。一般にポアソン方程式及びイオン化積分は解析的に求めることが出来ないので、数値計算を行う。この結果、n0 とaには次式で示される関係があることがわかった。
【0028】
n0 /a1/2 ≦1×1019
従って、濃度勾配の最大値Δnmax が次式を満足することが必要である。
【0029】
Δnmax ≦0.85776×1019/a1/2
一方、階段のステップ部分では、横方向の電界強度は段差部分と比べて非常に小さいので、階段の間隔を小さくするほうがよい。しかし、階段の間隔が小さ過ぎると、隣接する階段間で干渉が生じ、電界が強くなってしまう。従って、階段間の間隔は、拡散長の2倍以上、好ましくは3〜4倍程度とするのがよい。
【0030】
拡散長を変化させたときのブレ−クダウン電圧を図52に、拡散数を変化させたときのブレ−クダウン電圧を図53にそれぞれ示す。これらの図から、第2の発明によると、ドリフト領域の長さを長くすることなく、高耐圧の誘電体分離半導体素子を実現することが可能である。
【0031】
【実施例】
以下、図面を参照しながら本発明の実施例を説明する。
【0032】
図1は、本発明の第1の実施例に係わる高耐圧ダイオードの素子構造を示す断面図である。シリコン基板10上に、シリコン酸化膜(分離絶縁膜)11を介して、n- 型の高抵抗シリコン層(活性層)12が形成されている。この構造は、例えばシリコン基板10の表面にシリコン酸化膜11を形成し、これに表面が鏡面に研磨された別のシリコン基板を直接接着し、該基板を薄く加工することにより形成される。また、シリコン酸化膜11は1〜5μm程度の厚さとする。n- 型活性層12は、不純物総量が1×1010cm-2〜2×1012cm-2の範囲、より好ましくは0.5〜1.8×1012cm-2の範囲に設定されており、その厚さは約10μmとした。
【0033】
活性層12には、所定距離離れてp型アノード層13とn型カソード層14が形成されている。p型アノード層13とn型カソード層14は、図示のように活性層底部のシリコン酸化膜11に達する深さまで拡散形成されている。さらに、n型カソード層14は拡散窓の幅と拡散深さを変えて3重の拡散層14a,14b,14cとなっている。14a以外の拡散層、即ちここでは14b,14cの拡散層の不純物総量は1×1011cm-2〜3×1012cm-2の範囲に設定する。p型アノード層13とn型カソード層14にはそれぞれ、アノード電極15,カソード電極16が形成されている。これらの電極15,16間の活性層12上には、シリコン酸化膜17を介して、高抵抗体膜18が配設されている。高抵抗体膜18は、例えばSIPOS(Semi-Insulating Polycrystalline Silicom )であり、この高抵抗体膜18の両端部は電極15,16にそれぞれ接続されている。そして、高抵抗体膜18の表面は、保護膜としてのシリコン酸化膜19により覆われている。
【0034】
このような構成において、p型アノード層13と基板10を接地して、n型カソード層14に正の高電圧を印加した場合について考える。n型カソード層14は、活性層底部に達する深さに形成されていることから、縦方向には、n型カソード層14に印加されている電圧は全てシリコン酸化膜11で分担される。ここで、シリコン酸化膜11は活性層12に比較してその耐圧が十分に高いものである。
【0035】
また、アノード・カソード間電圧により、活性層12の表面に形成された高抵抗体膜18には微小電流が流れて、横方向に一様な電位分布が形成される。この高抵抗体膜18内の電位分布の影響を受けて、高抵抗体膜直下の活性層表面も横方向に一様な電位分布が形成される。さらに、n型カソード層14を3重に拡散することで、拡散層底部の曲面部分での不純物濃度勾配が緩和され、この影響で等電位線の間隔が拡がり、極端な電界集中が防げる。以上の結果、素子内部の電界集中は緩和され、高耐圧が実現される。
【0036】
なお、上記のような構成においては、活性層12の不純物総量を変えると耐圧も変わる。図23は、活性層12の不純物総量と耐圧との関係を示す特性図である。不純物総量が1×1010cm-2以上では不純物総量が大きくなるほど耐圧は高くなり、不純物総量が3×1012cm-2を越えると耐圧が急激に低下する。従って活性層12の不純物総量としては、1×1010cm-2〜2×1012cm-2の範囲が望ましい。
【0037】
このように本実施例によれば、n型カソード層14を3重拡散により形成すると共に、シリコン酸化膜11に達する深さまで形成し、さらに活性層12の上に高抵抗体膜18を形成することにより、素子内部の電界集中を緩和することができ、活性層12を薄くしても高耐圧のダイオードを実現することができる。
【0038】
第1の実施例における変形例を、図2〜図10に示す。図2は、第1の実施例において、p型アノード層13をシリコン酸化膜11より浅く形成したものである。図3は、n型カソード層14をシリコン酸化膜11より浅く形成したものである。図4は、p型アノード層13及びn型カソード層14を、共にシリコン酸化膜11より浅く形成したものである。このような構成であっても、n型カソード層14のエッジ部における電界集中が緩和されるため、第1の実施例と同様な効果が得られる。
【0039】
図5は、n型カソード層14の深さはシリコン酸化膜11に達する深さで一定とし、3重拡散における横方向の拡散窓の長さを変えたものである。ここで、14a,14b,14cは順に不純物濃度が薄くなっている。このような構成であっても、横方向の等電位線の間隔を拡げることにより、極端な電界集中が防ぐことができ、第1の実施例と同様に効果が得られる。なお、不純物濃度の異なる複数回の拡散を行う代わりに、不純物濃度を連続的に可変してもよい。
【0040】
図6は、図5の構成に加えて図2の考えを適用したものである。図7は、n型カソード層14を3重拡散ではなく、2重拡散で形成したものである。
【0041】
図8は、高抵抗体膜18を電極15,16と共にp型アノード層13,n型カソード層14に直接接続したものである。図9は、高抵抗体膜18を活性層12上に直接形成したものである。この場合であっても、高抵抗体膜18の抵抗が十分に高いため、アノード層13,カソード層14間が短絡されることはなく、これらの間の電位分布を均一化することができる。
【0042】
図10は高抵抗体膜18を用いることなく、活性層12上に保護絶縁膜19のみを形成したものである。この場合、高抵抗体膜18による電位分布の均一化はできないが、n型カソード層14を3重拡散により形成し、さらに拡散深さをシリコン酸化膜11に達する深さに形成していることから、これらによる電界集中の緩和効果が得られる。
【0043】
図11は、本発明の第2の実施例に係わる高耐圧MOSトランジスタの素子構造を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0044】
基板10上にシリコン酸化膜11を介してn- 型活性層12が形成される構造は図1と同様である。活性層12の不純物総量も第1の実施例と同様である。活性層12には、第1の実施例におけるp型アノード層13,n型カソード層14に対応するp型ベース層23,n型ドレイン層24が形成されている。
【0045】
p型ベース層23内にはn型ソース層22が形成され、このn型ソース層22とn- 型活性層12により挟まれたp型ベース層23の表面部をチャネル領域として、この上に60nm程度のゲート酸化膜を介してゲート電極21が形成されている。
【0046】
p型ベース層23とn型ドレイン層24により挟まれた活性層の表面には、第1の実施例と同様に、シリコン酸化膜17を介して高抵抗体膜18が形成されており、高抵抗体膜18の上はシリコン酸化膜19で覆われている。
【0047】
ソース電極25はn型ソース層22とp型ベース層23に同時にコンタクトするようにこれらの上に形成され、ドレイン電極26はn型ドレイン層24上に形成されている。高抵抗体膜18の端部は、ゲート電極21とドレイン電極26とにそれぞれ接続されている。ここで、ゲート電極21はオフ時には0Vで接地と同じであり、オン時でもドレイン電極26に掛かる高電圧よりも十分に低い電圧であるので、高抵抗体膜18はゲート電極21とドレイン電極26との間に接続しても、第1の実施例と同様の機能を果たす。
【0048】
この実施例のMOSFETも、n型ドレイン層24の3重拡散、シリコン酸化膜11に達する拡散、及び高抵抗体膜18の作用により、第1の実施例のダイオードと同様に優れた高耐圧特性が得られる。
【0049】
第2の実施例における変形例を、図12〜図16に示す。図12は、n型ソース層22を酸化膜11に達する深さまで形成したものである。図13は、高抵抗体膜18を活性層12上に直接形成したものである。図14は、高抵抗体膜18をゲート電極21ではなく、ソース電極25に接続したものである。
【0050】
図15は、高抵抗体膜18のドレイン側端部を不純物ドープの多結晶シリコン膜28を介してドレイン電極26に接続したものである。ここで、高抵抗体膜18とドレイン電極26とのコンタクト抵抗は大きいが、高抵抗体膜18と不純物ドープ多結晶シリコン膜28とのコンタクト抵抗は極めて小さく、またドレイン電極26と不純物ドープ多結晶シリコン膜28とのコンタクト抵抗も極めて小さいため、不純物ドープ多結晶シリコン膜28を介在させることにより、高抵抗体膜18とドレイン電極26とのコンタクト抵抗を小さくすることができる。
【0051】
図16は、高抵抗体膜18を省略したものである。また、図には示さないが、第1の実施例における図2〜図4と同様に、p型ベース層23やn型ドレイン層24等をシリコン酸化膜11よりも浅く形成してもよい。さらに、図5の例と同様に、n型ドレイン層24を、3重拡散における横方向の拡散窓の長さを変え、拡散深さを一定としてもよい。
【0052】
図17は、本発明の第3の実施例に係わるIGBT(Insulated Gate Bipolar Transistor )の素子構造を示す断面図である。なお、図11と同一部分には同一符号を付して、その詳しい説明は省略する。
【0053】
基本的な構成は図11と同様であるが、この実施例では図11のn型ドレイン層24に相当するものがn型ベース層34であり、このn型ベース層34内にp型ドレイン層36が形成されている。
【0054】
このような構成であれば、バイポーラトランジスタとパワーMOSFETを1つのチップ内にモノリシックで複合化した横型のIGBTを実現することができる。そしてこの場合、第1の実施例と同様に、n型ベース層34の3重拡散,シリコン酸化膜11に達する拡散,及び高抵抗体膜18の作用により、n型ベース層34のエッジ部における電界集中を緩和することができ、耐圧向上をはかることができる。
【0055】
第3の実施例における変形例を、図18〜図22に示す。図18は、図12の例と同様にn型ソース層22及びp型ドレイン層36がシリコン酸化膜11に達する深さとなるように活性層12を薄くしたものである。このとき、p型ドレイン層36がシリコン酸化膜11に接しているため、活性層底部にp型反転層によるチャネルが形成されることがある。これを防ぐには、n型ベース層34の不純物濃度を高く設定する必要があり、具体的にはn型ベース層34の不純物濃度が1×1017cm-3以上であればよい。または、図17の例のようにp型ドレイン層36がシリコン酸化膜11に達していない構成であれば、活性層底部のp型反転層によるチャネル形成を避けることができる。
【0056】
図19は、高抵抗体膜18を活性層12上に直接形成したものである。図20は、高抵抗体膜18をゲート電極21ではなく、ソース電極25に接続したものである。
【0057】
図21は、高抵抗体膜18のドレイン側端部を不純物ドープの多結晶シリコン膜28を介してドレイン電極26に接続したものである。この場合も、図15の例と同様に、不純物ドープ多結晶シリコン膜28を介在させることにより、高抵抗体膜18とドレイン電極26のコンタクト抵抗を小さくすることができる。
【0058】
図22は、高抵抗体膜18を省略したものである。また、図には示さないが、第1の実施例における図2〜図4と同様に、p型ベース層23やn型ベース層34等をシリコン酸化膜11よりも浅く形成してもよい。さらに、図5の例と同様に、n型ベース層34を、3重拡散における横方向の拡散窓の長さを変え、拡散深さを一定としてもよい。
【0059】
次に、本発明の別の実施例について説明する。図24は、第4の実施例の概略構成を示す断面図である。この実施例は、横型IGBTの例である。シリコン基板50上にシリコン酸化膜51を介して、厚さ5μm以下のn- 型高抵抗シリコン層(活性層)52が形成されている。
【0060】
シリコン酸化膜51は1〜5μm程度の厚さとする。活性層52に、シリコン酸化膜51に達する深さで所定距離離れてpベース53層,nベース層(バッファ層)54を拡散により形成する。さらに、pベース層53中にn+ 型ソース層55を、nベース層54中にp+ 型ドレイン層56を拡散により形成する。n+ 型ソース層55とn- 型活性層52により挟まれたpベース層53の表面部をチャネル領域として、この上に60nm程度のゲート酸化膜を介してゲート電極57が形成されている。ソース電極58はn+ 型ソース層55とpベース層53に同時にコンタクトするように形成され、ドレイン電極59はp型ドレイン層56にコンタクトするように形成されている。また、電極58,59間の活性層52上には絶縁保護膜60が形成されている。
【0061】
図25は、図24の構成でn型活性層52を厚く形成しn型バッファ層54の底部にn型活性層52が残るようにしたものである。n型活性層52の表面にn型バッファ層54が形成され、その中にp型ドレイン層56が形成されている。n型バッファ層54はパンチスルーを防いで耐圧を高める働きをする。また、p型ドレイン層56からの正孔の注入効率を下げる働きがあるため、素子のオン抵抗が高くなる代わりにターンオフ速度は速くなる。
【0062】
この構造の素子のn型活性層52の厚さとオン抵抗,100A/cm2 の電流を流したときのオン抵抗及びターンオフ時のフォールタイムの関係を図26に示す。破線の部分はシミュレーション結果である。n型活性層52が薄くなるとオン抵抗は少しずつ高くなるが、ターンオフ速度は著しく速くなる。特に、厚さ10μm以下になるとその効果は顕著である。一方、薄くし過ぎるとオン抵抗が急激に上がってしまうので、n型活性層52の厚さを4μm以上10μm以下の範囲に設定することが望ましい。
【0063】
図27は、図24の構造を基本として、活性層52の表面全体からn型不純物層61を拡散した実施例である。活性層52の厚さは10μm以下、好ましくは5μm以下とする。この構造では、活性層52中に縦方向の濃度勾配がつき、活性層底部での電界集中が効果的に緩和されてトレードオフの向上と共により高耐圧が得られる。
【0064】
図28は、図27の構造でn- 型活性層52の代わりにp- 型の活性層62を用いた実施例であり、活性層62の表面全体からn型不純物層61を拡散してある。この場合も、図24の実施例と同様の理由で高耐圧が得られる。
【0065】
図29は、図24の構造を基本として、活性層52の底面全体からn型不純物層63を拡散した実施例である。この構造でも、活性層52中に縦方向の濃度勾配がつき、活性層底部での電界集中が緩和されてトレードオフの向上と共に高耐圧が得られる。
【0066】
図30は、図24の構造を基本として、nベース層54を拡散窓の幅を変え2重以上に拡散した実施例である。この構造でも2重以上の拡散層54′,54″の効果により横方向の電界が緩和され、図27の実施例と同様にトレードオフの向上と共に高耐圧が得られる。
【0067】
図31〜図33は、図30の構造を基本として、図27〜図29の例と同様の活性層の変形を行った実施例である。これらの構造でも、図30の実施例と同様にトレードオフの向上と共に高耐圧が得られる。
【0068】
図34は、図24の構造で一部変形したサイリスタの実施例である。なお、図34において図24と異なる符号77はゲート、78はカソード、79はアノードである。本発明は、他の横型構造の高耐圧素子、例えば、EST,MCT,GTOなどに適用することも可能である。
【0069】
図35は、図25の実施例においてドレイン部分を変形した横型IGBTの例である。p型ドレイン層56の表面に高濃度のn型層65とp型層66が形成され、ドレイン電極59はこれらの両方にコンタクトしている。n型層65は正孔の注入効率を制限するために設けられたもので、ターンオフを速くする働きがある。平面的にはn型層65は1本のストライプ状でも複数に分かれた島状でもよい。p型層66はドレインのコンタクトを良くするために設けられているが、なくてもよい。この実施例においても、n型活性層52が薄く、好ましくは10μm以下に設定されていることにより、ターンオフ速度がさらに速くなっている。
【0070】
図36も、図25の実施例のドレイン部分を変形したものである。n型バッファ層54の一部がドレイン電極59とコンタクトしているアノードショート型のIGBTであり、ターンオフ速度が速くなっている。さらに、n型活性層52が薄く設定されていることにより、ターンオフ速度がより速くなっている。この実施例では、n型バッファ層54とドレイン電極59のコンタクト部分に、コンタクト抵抗を下げるための高濃度のn型層を設けてもよい。
【0071】
図37は、図25の実施例を変形したものである。n型活性層52の底部に、n型活性層52よりも不純物濃度の高いn型層67が形成されている。一般に、n型活性層52の厚さが薄くなると、電圧印加時にドレインの下での縦方向の電界が強くなり、耐圧が低くなる。図37の素子ではn型層67が空乏化して生じる空間電荷により、酸化膜51中の電界が大きくなる代わりに活性層52中の電界が緩和されるので、高耐圧が保たれる。この実施例でも、n型活性層52が薄いことにより、速いターンオフ速度が得られる。
【0072】
図38は、図25の実施例を変形したものである。酸化膜51の上はp型シリコン層68であり、その表面にn型活性層52が拡散形成され、そこに素子が作られている。n型活性層52を含めたp型半導体層68の厚さを薄く、望ましくは10μm以下に設定していることにより、ターンオフ速度の速い横型IGBTが得られている。
【0073】
図39は、図25の実施例を変形したものである。図38の例と同じく酸化膜51によってシリコン基板(支持基板)50から分離されたp型シリコン層68の表面にn型活性層52が拡散形成され、そこに図35と同じ構成の素子が形成されている。
【0074】
図40は、図25の実施例を変形したものであるが、これまでの変形例とは異なる誘電体分離基板を用いている。高耐圧化をはかるためにn型活性層52と酸化膜51との間にSIPOS膜69が設けられている。これは、SIPOS膜69以外の高抵抗膜や高誘電率膜でもよい。この実施例においても、n型活性層52を薄く設定していることにより、ターンオフ速度が速くなっている。
【0075】
なお、図24,25,27〜40の実施例において、導電型を全て反対にしたpチャネル横型IGBTに適用できるのは勿論である。
【0076】
次に、本発明の第5の実施例について説明する。図41は、第5の実施例に係わる高耐圧ダイオードを示す素子構造断面図である。シリコン基板10上にシリコン酸化膜11を介してn- 型の高抵抗シリコン活性層12が形成されている。シリコン活性層12に所定距離離れてアノード領域となる高不純物濃度のp+ 型層13と、カソード領域となる高不純物濃度層のn+ 型層14が形成されている。p+ 型層13にはアノード電極15が形成され、n+ 型層14にはカソード電極16が形成されている。そして、シリコン活性層12の底部にはn型バッファ層71が形成されている。
【0077】
このように構成された高耐圧ダイオードにおいて、基板10及び電極15を接地して電極16に正の電位を印加すると、pn接合は逆バイアスされてシリコン活性層12内に空乏層が広がる。酸化膜11とシリコン活性層12の界面からも上に向かって空乏層が広がる。印加電圧がある値以上になると、シリコン活性層12は空乏層で満たされた状態になり、シリコン活性層12内にはn+ 型層13から下方に向かう強い電界が生じる。
【0078】
また、シリコン活性層12の底部に形成したn型バッファ層71は逆バイアスを与えてバッファ層71が空乏化すると、ここに正の空間電荷が生じる。この空間電荷がシリコン活性層12内の電界を緩和する働きをする結果、シリコン活性層底部の中間酸化膜でより多くの印加電圧が分担され、高耐圧特性が得られる。このバッファ層71の不純物総量は3×1012cm-2以下、より望ましくは5×1011〜2×1012cm-2となるように設定される。
【0079】
図43は、このn型バッファ層71の拡散長2×(Dt)1/2 と素子の耐圧との関係を示したものであり、各々の拡散長において不純物ドープ量を最適にしている。これは、n型バッファ層71の不純物総量を決めると得られるカーブである。拡散長が1/2000cmより小さい範囲では拡散長が短くなるにつれて耐圧の向上が見られ、かつ高耐圧が得られている。また、200V系で動作させるには500Vの耐圧を保証しなければならないが、拡散長が1/4000cmより小さい範囲であれば500V以上の高耐圧を得ることが可能となる。
【0080】
図42は、図41の構造を基本として、シリコン活性層12の底部のn型バッファ層71を選択的に形成したものである。印加電圧はドレイン直下部分のシリコン活性層12により大きく掛かってくるわけだから、この部分のみ選択的にn型バッファ層72を形成して電界を緩和すれば高耐圧が得られる。
【0081】
図44は、図41の構造に対して活性層12の厚さが薄い場合の例である。活性層12が薄いとn型不純物層が活性層下の酸化膜に達するが、この場合もn型バッファ層を活性層底部に形成した方が高耐圧が得られる。
【0082】
図45は,図42の構造に対して活性層12の厚さが薄い場合の例である。n型不純物層が酸化膜に達している構造でも、選択的にn型バッファ層を入れて同様の効果が得られる。
【0083】
このように本実施例によれば、拡散長の短いn型バッファ層を活性層底部に形成することによって、薄い活性層で十分な高耐圧を得ることができる。また、本実施例のように活性層の下にn型バッファ層を設ける構成は、図1〜図10に示す第1の実施例に適用することも可能である。
【0084】
次に、本発明の別の実施例について説明する。この実施例は、誘電体分離基板に高速ダイオードを形成したものである。
【0085】
図46は第6の実施例に係わる高速ダイオードを示す素子構造断面図である。半導体基板81と高抵抗のn型半導体基板82の間に絶縁膜83を形成して誘電体分離基板が構成されている。誘電体分離基板の高抵抗のn型半導体基板82の表面にp型のアノード層84,n型のカソード層85が形成され、アノード層84の表面にはアノード電極86が、カソード層85の表面にはカソード電極87が形成されている。
【0086】
ここまでは従来構造と同じであるが、本実施例ではこれに加えて、アノード層84にn+ 型の不純物層88を選択的に形成し、カソード層85にp+ 型の不純物層89を選択的に形成し、アノード電極86はアノード層84及びn+ 型の不純物層88の双方にオーミックコンタクトし、カソード電極87はカソード層85及びp+ 型の不純物層89の双方にオーミックコンタクトするようになっている。そして、アノード層84,カソード層85が形成される半導体基板82の厚さは2〜10μmに設定してある。
【0087】
図47は、誘電体分離基板に形成したダイオードのオン電圧Vf 及び逆回復時間trrと半導体基板82の厚さts の関係を示す。逆回復時間trrは基板82の厚さts が薄くなるほど短くなり、ts ≦10μmになるとtrr≦0.3μsec を満足することが認められた。しかし、オン電圧Vf はts ≦2μmになると急激に上昇することが分かった。このことから、半導体基板82の厚さts は2〜10μmに設定すれば、電子線照射などのライフタイムコントロールをすることなく逆回復時間の高速化をはかったダイオードを実現することができる。
【0088】
次に、本発明の第7の実施例について説明する。この実施例は、半導体基板の中間に絶縁膜層を有する誘電体分離半導体基板に関する。図48は、第7の実施例に係わる誘電体分離半導体基板の構成を示し、(a)は裏面から見た平面図、(b)そのA−A′断面図である。2枚のシリコン基板91,93が酸化膜92を介して一体化され、シリコン基板91の表面は所定の厚さまで研磨されている。そして、シリコン基板93には格子状の溝94が形成され、この溝94に酸化膜95を埋め込んだ構造にしてある。
【0089】
図49にこの誘電体分離半導体基板の製造工程を示す。シリコン直接接合後、図49(a)に示すようにシリコン基板93に幅数μm、望ましくは1μm以下、深さ数μm〜数十μmの格子状の溝94を形成する。続いて、図49(b)に示すように、この溝94を酸化膜95で埋め込む。このとき、溝幅を約1μm以下にしておけば、熱酸化で溝94を完全に埋め込むことができる。この後、図49(b)に示すように、シリコン基板91の表面を所定の厚さまで研磨する。
【0090】
この誘電体分離半導体基板では、シリコン基板93を挟むように酸化膜92と酸化膜95が形成されているから、基板の反りは小さく抑えることができる。また、素子形成時の基板表面に形成した酸化膜を除去する工程においても、酸化膜95が除去されるのはその表面だけであり、溝94内には酸化膜95は残る。従って、従来のような裏面の酸化膜が除去されないように保護膜を設ける必要がなく、工程を簡略化することができる。
【0091】
このように本実施例によれば、中間酸化膜の厚さを厚くしても反りの小さな誘電体分離半導体基板を実現することができ、工程の簡略化がはかられ、低コストのパワーICの実現に寄与することが可能となる。
【0092】
図50は、図48の実施例の変形例である。図48と異なる点は、酸化膜95の表面に減圧CVD法によりポリシリコン96を形成したことである。この実施例は、溝94の幅が1μm以上のとき有効である。溝94の幅が1μm以上になると、熱酸化だけで溝94を埋め込むことは困難になる。そこで、埋め込み不足を生じた部分をポリシリコン96で埋め込んだものである。また、この実施例では基板の裏面がポリシリコン96であることから、素子形成時の酸化膜を除去する工程においても、酸化膜95は全く除去されない利点がある。
【0093】
第7の実施例では、半導体基板にシリコン、絶縁膜に酸化膜を用いて説明したが、本発明はこれに限らず他の材料を用いても適用することが可能である。また、本実施例では2枚の半導体基板を直接接合して得られる誘電体分離半導体基板を用いたが、他の方法で得られる誘電体分離半導体基板を用いた場合も有効である。 図54は、本発明の第8の実施例に係る誘電体分離半導体素子の一例を示す断面図である。シリコン基板101上に、シリコン酸化膜(分離絶縁膜)102を介して、n- 型の高抵抗シリコン層(活性層)103が形成されている。シリコン酸化膜102の厚さは3μm、n- 型活性層103の厚さは0.1μmである。n- 型活性層103の不純物濃度は1.0×1017/cm3 である。n- 型活性層103には、ドレイン領域104、ソ−ス領域105がそれぞれ形成され、これらドレイン領域104、ソ−ス領域105の上には、それぞれドレイン電極106、ソ−ス電極107が形成されている。なお、参照数字108、109はそれぞれ絶縁膜、ゲ−ト電極である。
【0094】
n- 型活性層103の横方向の不純物濃度分布は、3段の階段状となっている。この階段状の不純物濃度分布は、次のようにして得ることが出来る。
【0095】
即ち、n- 型活性層103の上に第1のマスクを形成し、2×1012cm-2のド−ズ量で燐をイオン注入する。次いで、横方向の開口部が第1のマスクよりも広い第2のマスクを用いて、2×1012cm-2のド−ズ量で燐をイオン注入する。更に、横方向の開口部が第2のマスクよりも広い第3のマスクを用いて、2×1012cm-2のド−ズ量で燐をイオン注入する。なお、マスクの横方向の開口部の差は、いずれも拡散長の2倍以上、好ましくは3〜4倍である。
【0096】
次いで、約1200℃で熱処理して、イオン注入した燐を拡散させることにより、図55に示すような、横方向に3段の階段状の不純物濃度分布が得られる。図54に示す誘電体分離半導体素子のアバランシェ耐圧を測定したところ、700Vであった。
【0097】
図54に示す例では、階段状不純物濃度分布の段数を3段としたが、2〜10段の範囲で適宜変えることが可能である。段数を増やした場合には、拡散長を小さくしても同様の耐圧を得ることが出来る。一方、段数を減少させた場合には、拡散長を大きくする必要がある。
【0098】
図55は、半導体素子の耐圧をパラメ−タ−とした場合の、階段数とそれに対応する拡散長との関係を示すグラフである。図中の曲線は、下記の式で表される。
【0099】
(n+1)[a+(Vb/200)+1.5]=Vb 2 /13600
式中、Vbは耐圧(V)、aは拡散長(μm)、nは段数を示す。
【0100】
以上説明したように、本発明の第8の実施例によると、活性層の厚さが0.3μm以下であっても、ドリフト領域の長さを大きくすることなく、高耐圧の横型誘電体分離半導体素子を実現することが可能である。
【0101】
【発明の効果】
以上詳述したように第1の発明によれば、2重以上の拡散により拡散層の形状を工夫することにより、拡散層のエッジ部(特に底部の曲面部付近)における電界集中を緩和させることができ、これによって薄い活性層で十分な高耐圧特性を得ることを可能とした誘電体分離構造の高耐圧半導体素子を実現することが可能となる。
【0102】
また、第2の発明によれば、活性層の厚さが0.3μm以下であっても、活性層の横方向の不純物濃度分布を、それぞれガウス分布である2〜10段の階段状とし、各階段の間隔を拡散長の2倍以上とすることによって、ドリフト領域の長さを大きくすることなく、高耐圧の横型誘電体分離半導体素子を実現することが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる高耐圧ダイオードの素子構造を示す断面図。
【図2】第1の実施例でp型アノード層を酸化膜よりも浅く形成した例を示す断面図。
【図3】第1の実施例でn型カソード層を酸化膜よりも浅く形成した例を示す断面図。
【図4】第1の実施例でp型アノード層及びn型カソード層を酸化膜よりも浅く形成した例を示す断面図。
【図5】第1の実施例でn型カソード層の3重拡散深さを一定とした例を示す断面図。
【図6】図5の例でp型アノード層を酸化膜よりも浅く形成した例を示す断面図。
【図7】第1の実施例においてn型カソード層を2重拡散で形成した例を示す断面図。
【図8】第1の実施例で高抵抗体膜をp型アノード層及びn型カソード層に接続した例を示す断面図。
【図9】第1の実施例において高抵抗体膜を活性層上に直接形成した例を示す断面図。
【図10】第1の実施例で高抵抗体膜を省略した例を示す断面図。
【図11】本発明の第2の実施例に係わる高耐圧MOSFETの素子構造を示す断面図。
【図12】第2の実施例でn型ソース層を酸化膜に達するよう形成した例を示す断面図。
【図13】第2の実施例で高抵抗体膜を活性層上に直接形成した例を示す断面図。
【図14】第2の実施例で高抵抗体膜の両端を電極に接続した例を示す断面図。
【図15】第2の実施例で高抵抗体膜の一端を不純物ドープ多結晶シリコン膜を介して電極に接続した例を示す断面図。
【図16】第2の実施例において高抵抗体膜を省略した例を示す断面図。
【図17】第3の実施例に係わる横型IGBTの素子構造を示す断面図。
【図18】第3の実施例でn型ソース層及びp型ドレイン層を酸化膜に達する深さまで形成した例を示す断面図。
【図19】第3の実施例で高抵抗体膜を活性層上に直接形成した例を示す断面図。
【図20】第3の実施例で高抵抗体膜の両端を電極に接続した例を示す断面図。
【図21】第3の実施例で高抵抗体膜の一端を不純物ドープ多結晶シリコン膜を介して電極に接続した例を示す断面図。
【図22】第3の実施例において高抵抗体膜を省略した例を示す断面図。
【図23】活性層の不純物総量と耐圧との関係を示す特性図。
【図24】本発明の第4の実施例に係わる横型IGBTの素子構造を示す断面図。
【図25】図24の構成で活性層を厚く形成した実施例を示す断面図。
【図26】活性層厚さに対するオン電圧とスイッチングオフ時間の関係を示す特性図。
【図27】図24の構造を基本として、活性層の表面全体からn型不純物層を拡散した実施例を示す断面図、
【図28】図27の構造でn- 型活性層の代わりにp- 型の活性層を用いた実施例を示す断面図。
【図29】図24の構造を基本として、活性層の底面全体からn型不純物層を拡散した実施例を示す断面図。
【図30】図24の構造を基本として、nベース層を拡散窓の幅を変えて2重以上に拡散した実施例を示す断面図。
【図31】図30の構造を基本として、活性層の表面全体からn型不純物層を拡散した実施例を示す断面図。
【図32】図31の構造でn- 型活性層の代わりにp- 型の活性層を用いた実施例を示す断面図。
【図33】図30の構造を基本として、活性層の底面全体からn型不純物層を拡散した実施例を示す断面図。
【図34】図24の構造で一部変形したサイリスタの実施例を示す断面図。
【図35】図25の実施例においてドレイン部分を変形した横型IGBTの例を示す断面図。
【図36】図25の実施例のドレイン部分を変形した例を示す断面図。
【図37】図25の実施例を変形した例を示す断面図。
【図38】図25の実施例を変形した例を示す断面図。
【図39】図25の実施例を変形した例を示す断面図。
【図40】図25の実施例を変形した例を示す断面図。
【図41】本発明の第5の実施例に係わる高耐圧ダイオードを示す素子構造断面図。
【図42】図41の構造を基本として、活性層底部のn型バッファ層を選択的に形成した例を示す断面図。
【図43】バッファ層の拡散長2×(Dt)1/2 と素子耐圧との関係を示す特性図。
【図44】図41の構造を基本として、活性層の底部のバッファ層を選択的に形成した例を示す断面図。
【図45】図41の構造に対して活性層の厚さが薄い場合の例を示す断面図。
【図46】本発明の第6の実施例に係わる高速ダイオードを示す素子構造断面図。
【図47】誘電体分離基板に形成したダイオードのオン電圧Vf 及び逆回復時間trrと半導体基板の厚さts の関係を示す特性図。
【図48】本発明の第7の実施例に係わる誘電体分離半導体基板の概略構成を示す平面図及び断面図。
【図49】図48の誘電体分離半導体基板の製造工程を示す断面図。
【図50】図48の実施例の変形例を示す断面図。
【図51】誘電体分離構造を用いた横型の高耐圧ダイオードの従来例を示す断面図。
【図52】拡散長とブレ−クダウン電圧との関係を示す特性図。
【図53】階段数とブレ−クダウン電圧との関係を示す特性図。
【図54】本発明の第8の実施例に係る誘電体分離半導体素子の一例を示す断面図。
【図55】活性層に3回の拡散を行なったときの活性層の横方向の不純物濃度分布を示す特性図。
【図56】素子のブレ−クダウン電圧をパラメ−タ−としたときの階段数と拡散長との関係を示す特性図。
【図57】誘電体分離構造を用いた横型の高耐圧ダイオードの従来例を示す断面図。
【符号の説明】
10…シリコン基板
11…シリコン酸化膜(分離絶縁膜)
12…n- 型高抵抗シリコン層(活性層)
13…p型アノード層(第2導電型不純物層)
14…n型カソード層(第1導電型不純物層)
15…アノード電極
16…カソード電極
18…高抵抗体膜
21…ゲート電極
23…p型ベース層
24…n型ドレイン層
25…ソース電極
26…ドレイン電極
28…不純物ドープ多結晶シリコン膜
34…n型ベース層
36…p型ドレイン層。
Claims (7)
- 半導体基板と、この半導体基板上に形成された絶縁層と、この絶縁層上に形成された、第1導電型の高抵抗半導体からなる活性層と、この活性層内に形成された第1導電型の第1の不純物層と、前記活性層内に形成され、前記第1の不純物層と所定距離おいて形成された第2導電型の第2の不純物層と、前記第1の不純物層上に形成された第1の電極と、前記第2の不純物層上に形成された第2の電極とを具備してなり、前記第1の不純物層は、拡散窓の幅又は拡散深さの少なくとも一方が異なる、相互に重ねられた複数の拡散層を含み、前記第1の不純物層及び第2の不純物層は、前記活性層の底部に達していることを特徴とする高耐圧半導体素子。
- 半導体基板と、この半導体基板上に形成された絶縁層と、この絶縁層上に形成された、第1導電型の高抵抗半導体からなる活性層と、この活性層内に形成された第1導電型の第1の不純物層と、前記活性層内に形成され、前記第1の不純物層と所定距離おいて形成された第2導電型の第2の不純物層と、前記第1の不純物層内に形成された第2導電型の第3の不純物層と、前記第3の不純物層上に形成された第1の電極と、前記第2の不純物層上に形成された第2の電極とを具備してなり、前記第1の不純物層は、拡散窓の幅又は拡散深さの少なくとも一方が異なる、相互に重ねられた複数の拡散層を含み、前記第1の不純物層及び第2の不純物層は、前記活性層の底部に達していることを特徴とする高耐圧半導体素子。
- 前記複数の不純物層は、拡散深さが等しく、拡散窓の幅が異なっていることを特徴とする請求項1又は2に記載の高耐圧半導体素子。
- 前記第1および第2の不純物層の間に位置する前記活性層の部分上に高抵抗層を更に具備することを特徴とする請求項1又は2に記載の高耐圧半導体素子。
- 前記活性層上に形成された絶縁膜を更に具備し、前記高抵抗層は、前記絶縁膜上に形成されていることを特徴とする請求項4に記載の高耐圧半導体素子。
- 前記第2の不純物層内に、前記活性層と所定の距離離れて形成された第1導電型の第4の不純物層と、前記活性層と前記第4の不純物層との間に位置する前記第2の不純物層の部分上に形成された絶縁体と、この絶縁体上に形成された第3の電極とを更に具備することを特徴とする請求項1または2に記載の高耐圧半導体素子。
- 前記活性層の厚さは10μm以下であることを特徴とする請求項1又は2に記載の高耐圧半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15949693A JP3792734B2 (ja) | 1992-07-02 | 1993-06-29 | 高耐圧半導体素子 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-175777 | 1992-07-02 | ||
JP17577792 | 1992-07-02 | ||
JP5053493 | 1993-03-11 | ||
JP5-50534 | 1993-03-11 | ||
JP15949693A JP3792734B2 (ja) | 1992-07-02 | 1993-06-29 | 高耐圧半導体素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004064661A Division JP4088263B2 (ja) | 1992-07-02 | 2004-03-08 | 高耐圧半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318714A JPH06318714A (ja) | 1994-11-15 |
JP3792734B2 true JP3792734B2 (ja) | 2006-07-05 |
Family
ID=27293993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15949693A Expired - Fee Related JP3792734B2 (ja) | 1992-07-02 | 1993-06-29 | 高耐圧半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792734B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281949A (ja) * | 2003-03-19 | 2004-10-07 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
JP4935037B2 (ja) * | 2005-02-28 | 2012-05-23 | 富士電機株式会社 | 半導体装置 |
JP5055813B2 (ja) | 2006-04-10 | 2012-10-24 | 富士電機株式会社 | Soi横型半導体装置 |
JP5056046B2 (ja) * | 2007-02-14 | 2012-10-24 | 富士電機株式会社 | 半導体装置 |
JP5670808B2 (ja) * | 2011-04-04 | 2015-02-18 | 株式会社豊田中央研究所 | 横型igbt |
JP5637188B2 (ja) * | 2011-09-27 | 2014-12-10 | 株式会社デンソー | 横型素子を有する半導体装置 |
JP6142653B2 (ja) * | 2013-05-08 | 2017-06-07 | トヨタ自動車株式会社 | 半導体装置 |
JP6327747B2 (ja) * | 2014-04-23 | 2018-05-23 | 株式会社 日立パワーデバイス | 半導体装置 |
-
1993
- 1993-06-29 JP JP15949693A patent/JP3792734B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06318714A (ja) | 1994-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062755B2 (en) | Nanotube termination structure for power semiconductor devices | |
US5438220A (en) | High breakdown voltage semiconductor device | |
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
EP2333839B1 (en) | Insulated gate bipolar transistor and method of making the same | |
KR101296922B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
US6103578A (en) | Method for forming high breakdown semiconductor device | |
US7504307B2 (en) | Semiconductor devices including voltage-sustaining space-charge zone and methods of manufacture thereof | |
EP0735589A2 (en) | Semiconductor device with a trench gate and method of manufacturing the same | |
US20110233714A1 (en) | Semiconductor device | |
EP1453105B1 (en) | Vertical field effect transistor having a high withstand voltage | |
EP2787534A1 (en) | Insulated gate semiconductor device and method for manufacturing same | |
JP2003101022A (ja) | 電力用半導体素子 | |
US20080153212A1 (en) | Semiconductor device and manufacturing method thereof | |
US20190312106A1 (en) | Enhancements to cell layout and fabrication techniques for mos-gated devices | |
JP3792734B2 (ja) | 高耐圧半導体素子 | |
US20240063267A1 (en) | Semiconductor device and method for producing same | |
US20220352315A1 (en) | Semiconductor device and method for producing same | |
JP3409244B2 (ja) | 半導体装置 | |
JP2003338624A (ja) | 半導体装置 | |
EP0665597A1 (en) | IGBT and manufacturing process therefore | |
JP4088263B2 (ja) | 高耐圧半導体素子 | |
US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
KR100910798B1 (ko) | 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법 | |
CN114600252A (zh) | 具有受控阳极注入的逆导型igbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |