JP4088263B2 - 高耐圧半導体素子 - Google Patents
高耐圧半導体素子 Download PDFInfo
- Publication number
- JP4088263B2 JP4088263B2 JP2004064661A JP2004064661A JP4088263B2 JP 4088263 B2 JP4088263 B2 JP 4088263B2 JP 2004064661 A JP2004064661 A JP 2004064661A JP 2004064661 A JP2004064661 A JP 2004064661A JP 4088263 B2 JP4088263 B2 JP 4088263B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- active layer
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 239000012535 impurity Substances 0.000 claims description 82
- 230000015556 catabolic process Effects 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 58
- 238000009792 diffusion process Methods 0.000 claims description 57
- 238000009826 distribution Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 38
- 229910052710 silicon Inorganic materials 0.000 description 38
- 239000010703 silicon Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 31
- 230000005684 electric field Effects 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000012528 membrane Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Thin Film Transistor (AREA)
Description
ここでaは拡散長(a=2Dt 1/2 、n0 は階段部分における不純物濃度の差を表わす。このとき、濃度勾配の最大値Δnmax は、x=a・2-1/2において得られて、下記式に示すようになる。
横方向及び縦方向の電界強度は、ポアソン方程式を解くことによって得られる。
ここでεs はSiに対する誘電率、qは素電荷である。素子のアバランシェ耐圧を求めるためには、下記数2に示すようにイオン化積分を行う。
ここでα(E)はイオン化係数であって、次式で求められる。
ここでA及びBは定数である。一般にポアソン方程式及びイオン化積分は解析的に求めることが出来ないので、数値計算を行う。この結果、n0 とaには次式で示される関係があることがわかった。
従って、濃度勾配の最大値Δnmax が次式を満足することが必要である。
一方、階段のステップ部分では、横方向の電界強度は段差部分と比べて非常に小さいので、階段の間隔を小さくするほうがよい。しかし、階段の間隔が小さ過ぎると、隣接する階段間で干渉が生じ、電界が強くなってしまう。従って、階段間の間隔は、拡散長の2倍以上、好ましくは3〜4倍程度とするのがよい。
26…ドレイン電極、28…不純物ドープ多結晶シリコン膜、34…n型ベース層、36…p型ドレイン層。
Claims (5)
- 半導体基板と、この半導体基板上に形成された絶縁層と、この絶縁層上に形成された、第1導電型の高抵抗半導体からなる、0.3μm以下の厚さを有する活性層と、この活性層内に形成された第1導電型の第1の不純物層と、前記活性層内に形成され、前記第1の不純物層と所定距離おいて形成された第2導電型の第2の不純物層と、前記第1の不純物層上に形成された第1の電極と、前記第2の不純物層上に形成された第2の電極とを具備してなり、前記第1の不純物層は、横方向の不純物濃度分布が、それぞれガウス分布である2〜10段の階段状であって、各階段の間隔が拡散長の2倍以上であることを特徴とする高耐圧半導体素子。
- 前記第1の不純物層及び第2の不純物層のうち少なくとも一方は、前記活性層の底部に達していることを特徴とする請求項1に記載の高耐圧半導体素子。
- 前記第1の不純物層内に形成された第2導電型の第3の不純物層を更に具備し、前記第3の不純物層上に前記第1の電極が形成されていることを特徴とする請求項1又は2に記載の高耐圧半導体素子。
- 前記第1および第2の不純物層の間に位置する前記活性層の部分上に高抵抗体層を更に具備することを特徴とする請求項1〜3のいずれかに記載の高耐圧半導体素子。
- 前記第2の不純物層内に、前記活性層と所定の距離離れて形成された第1導電型の第4の不純物層と、前記活性層と前記第4の不純物層との間に位置する前記第2の不純物層の部分上に形成された絶縁体と、この絶縁体上に形成された第3の電極とを更に具備することを特徴とする請求項1〜3のいずれかに記載の高耐圧半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064661A JP4088263B2 (ja) | 1992-07-02 | 2004-03-08 | 高耐圧半導体素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17577792 | 1992-07-02 | ||
JP5053493 | 1993-03-11 | ||
JP2004064661A JP4088263B2 (ja) | 1992-07-02 | 2004-03-08 | 高耐圧半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15949693A Division JP3792734B2 (ja) | 1992-07-02 | 1993-06-29 | 高耐圧半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193630A JP2004193630A (ja) | 2004-07-08 |
JP4088263B2 true JP4088263B2 (ja) | 2008-05-21 |
Family
ID=32776646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004064661A Expired - Lifetime JP4088263B2 (ja) | 1992-07-02 | 2004-03-08 | 高耐圧半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4088263B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518215B2 (en) * | 2005-01-06 | 2009-04-14 | International Business Machines Corporation | One mask hyperabrupt junction varactor using a compensated cathode contact |
JP4577506B2 (ja) * | 2005-04-04 | 2010-11-10 | トヨタ自動車株式会社 | 半導体素子の試験方法及び規格値決定方法 |
JP4857590B2 (ja) * | 2005-04-19 | 2012-01-18 | サンケン電気株式会社 | 半導体素子 |
JP5636848B2 (ja) * | 2010-05-26 | 2014-12-10 | 株式会社デンソー | 横型の絶縁ゲート型バイポーラトランジスタ |
-
2004
- 2004-03-08 JP JP2004064661A patent/JP4088263B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004193630A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062755B2 (en) | Nanotube termination structure for power semiconductor devices | |
US5438220A (en) | High breakdown voltage semiconductor device | |
US11837629B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
KR100952389B1 (ko) | 전력 반도체 디바이스 및 이 디바이스를 형성하는 방법 | |
EP0735589A2 (en) | Semiconductor device with a trench gate and method of manufacturing the same | |
US7091552B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation | |
JP2003101022A (ja) | 電力用半導体素子 | |
JP6668697B2 (ja) | 半導体装置 | |
WO1998005075A2 (en) | Semiconductor component with linear current-to-voltage characteristics | |
US20170256614A1 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP3792734B2 (ja) | 高耐圧半導体素子 | |
US20240063267A1 (en) | Semiconductor device and method for producing same | |
US20220352315A1 (en) | Semiconductor device and method for producing same | |
JP2003338624A (ja) | 半導体装置 | |
EP0665597A1 (en) | IGBT and manufacturing process therefore | |
JP4088263B2 (ja) | 高耐圧半導体素子 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
CN111129134B (zh) | Igbt芯片及其制造方法 | |
CN114600252A (zh) | 具有受控阳极注入的逆导型igbt | |
JP3281141B2 (ja) | 半導体装置 | |
US10777670B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base formed using epitaxial layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |