JP3792324B2 - 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 - Google Patents
液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 Download PDFInfo
- Publication number
- JP3792324B2 JP3792324B2 JP32625596A JP32625596A JP3792324B2 JP 3792324 B2 JP3792324 B2 JP 3792324B2 JP 32625596 A JP32625596 A JP 32625596A JP 32625596 A JP32625596 A JP 32625596A JP 3792324 B2 JP3792324 B2 JP 3792324B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- substrate
- light
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置さらにはアクティブマトリックス型液晶表示装置に関し、特に基板上に形成されたポリシリコン薄膜トランジスタ(以下、TFTと称する。)によって画素電極を駆動するアクティブマトリックス型液晶表示装置に用いられる基板およびその製造方法並びにそれを適用した投写型表示装置に利用して好適な技術に関する。
【0002】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置としては、ガラス基板上にマトリックス状に画素電極を形成すると共に、各画素電極に対応してアモルファスシリコンやポリシリコンを用いたTFTを形成して、各画素電極にTFTにより電圧を印加して液晶を駆動するようにした構成の液晶表示装置が実用化されている。前記アクティブマトリックス型液晶表示装置のうちポリシリコンTFTを用いた装置は、シフトレジスタや駆動回路等の周辺回路を構成するトランジスタも同一の工程で形成することができるため高集積化に適しており注目されている。
【0003】
図14および図15に前記ポリシリコンTFTを用いた液晶パネル用基板の従来例の平面レイアウトおよび断面構造を示す。なお、図15は図14におけるA−A’線に沿った断面である。
【0004】
図14に示されているように、走査線11とデータ線12とがマトリックス状に配設されており、走査線11とデータ線12とで区切られた矩形状の枠内にITO膜からなる画素電極10が形成されている。この画素電極10にデータ線12上の電圧を印加するTFTが画素電極の角部の一つ(図14では左下の角部)に設けられている。図15において、1はガラス等の基板、3はこの基板1の表面に島状に形成されたTFTの能動層となるポリシリコン層、4はポリシリコン層3の上に熱酸化により形成されたゲート絶縁膜である。5はポリシリコン層3のほぼ中央にゲート絶縁膜4を介して形成された第2のポリシリコン層からなるゲート電極である。このゲート電極5は、図14に示されているように、走査線11から突出するように形成されている。6は走査線11の上を覆うように形成された第1層間絶縁膜であり、12は第1層間絶縁膜6の上に形成されたデータ線で、このデータ線12はアルミニウム層等で形成され、第1層間絶縁膜6およびゲート絶縁膜5を開孔して形成されたコンタクトホール7aにてポリシリコン層3に接続されている。9はデータ線12の上方を覆うように形成された第2層間絶縁膜であり、画素電極10は第2層間絶縁膜9の上に形成され、第1層間絶縁膜6及び第2層間絶縁膜9及びゲート絶縁膜4を開孔して形成されたコンタクトホール7bにてポリシリコン層3に接続されている。
【0005】
【発明が解決しようとする課題】
ポリシリコンTFTを用いた従来のアクティブマトリックス型液晶表示装置においては、液晶パネルの開口率を向上させる観点から、前記コンタクトホール7a、7bの開孔面積を設計値どおりに形成することが望まれている。そこで、前記コンタクトホール7a、7bを異方性ドライエッチングを用いて行なうことが考えられた。しかしながら、ドライエッチングにあっては絶縁膜(ゲート絶縁膜4及び第1層間絶縁膜6及び第2層間絶縁膜9)と能動層となるポリシリコン層3との選択比が十分にとれないとともに、絶縁膜の厚みには10〜20%程度のばらつきがあるため、エッチング量を時間で制御する方法では、コンタクトホールをポリシリコン層3の表面まで精度良く形成することが困難で、開孔部内に絶縁膜が残ったり、オーバーエッチングでポリシリコン層をつき抜けてしまうことがある。
【0006】
そこで、従来は、絶縁膜の厚みの誤差を考慮にいれながらコンタクトホールがポリシリコン層3の表面手前で止まるような時間設定で、ドライエッチングを行ない、その後コンタクトホールが完全にポリシリコン層3の表面に達するよう、少なくとも1分間以上のウェットエッチングを行なうようにしていた。ところが、ウェットエッチングは等方性エッチングであるため、絶縁膜が横方向にもエッチングされてしまい、コンタクトホールの開孔面積が設計値よりも大きくなってしまう。特に第1層間絶縁膜6及び第2層間絶縁膜9及びゲート絶縁膜5にわたって形成されるドレイン側のコンタクトホール7bは、層間絶縁膜9がアルミニウム等からなるデータ線12の上に形成されるため500°C以上の高温処理で形成できないことからエッチングされ易いという性質を有するので、ウェットエッチングによって開孔面積が大きくなってしまうという不具合がある。
【0007】
そのため、対向基板に設けられる遮光層としてのブラックマトリックスをコンタクトホールを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されると画素電極10がデータ線12と接触してしまうという短絡欠陥が発生するという問題点があることが明らかになった。
【0008】
なお、前記ドライエッチングによるポリシリコン層のつき抜けを防止するためポリシリコン層3の膜厚を予め厚くしておく方法も考えられるが、そのようにするとTFTのチャネル領域の厚みも大きくなって所望のオン、オフ特性が得られず、特に光によるオフリーク電流の増大を招くという新たな問題点が生じてしまう。
また、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れるという問題もある。
【0009】
この発明の目的は、画素駆動用TFTのドレイン側(TFTの画素電極に接続される領域)のコンタクトホールの下のポリシリコン層のつき抜けを防止することができる技術を提供することにある。
【0010】
この発明の他の目的は、画素駆動用TFTのドレイン側コンタクトホールの下のポリシリコン層のつき抜けを防止しつつ、TFTのリーク電流を抑制することができる技術を提供することにある。
【0011】
この発明のさらに他の目的は、表示領域にマトリックス状に設けられる画素のピッチが、液晶パネルの高精細化に伴って小さくされても、開口率を充分に確保することができる技術を提供することにある。
【0012】
この発明のさらに他の目的は、上記目的に合わせて、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れることを抑制することである。
この発明のさらに他の目的は、明るくかつコントラストの高い表示が可能な液晶パネルおよび投射型表示装置を提供することにある。
【0013】
【課題を解決するための手段】
この発明は、前記目的を達成するため、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方には、絶縁膜を介して遮光膜が設けられるとともに、前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方には、前記遮光膜と分離されるとともに、前記半導体層に接し前記遮光膜と同一工程でなる導電性のシート層が設けられてなることを特徴とする。
【0014】
また、本発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々TFTが形成され、TFTを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造プロセスにおいて、TFTの能動層となる半導体層(ポリシリコン層)の特にドレイン側の下方に、予めポリシリコン層のような導電層からなるシート層を形成しておき、TFTのソース、ドレイン電極のためのコンタクトホールの形成をドライエッチングを行ないそのエッチング量を時間で制御するとともに、絶縁膜に対してその厚みのばらつきを考慮してオーバーエッチングとなるような時間に設定するようにしたものである。
【0015】
前記した手段によれば、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができる。その結果、画素のピッチが液晶パネルの高精細化に伴って小さくなっても、開口率を充分に確保することができるようになる。
【0016】
さらに、TFTの能動層となる半導体層の特にチャネル領域の下方には、例えばタングステンシリサイドのような遮光性を有する膜を形成するようにすると良い。これによって、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができる。また、チャネル領域の下方に遮光膜を設けるようにした場合、前記ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにしても良い。これによって、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施例および参考例を製造プロセスとともに図面を用いて説明する。
【0018】
図1および図2は、薄膜トランジスタの能動層となる半導体層の少なくとも画素電極との接続領域の下方に導電性のシート層が設けられた参考例の液晶パネル用基板の断面図を、製造工程順に示したものである。なお、図1および図2にはマトリックス状に配置されている画素のうち一画素部分の断面構造を示す。
【0019】
図1において、1は石英基板やハードガラス基板等の基板である。この実施例では、基板1の表面に減圧CVD法等により、厚さ500〜1500オングストローム望ましくは800〜1200オングストロームのポリシリコン層を形成した後に、エッチングによりパターニングを行なって、後に形成されるTFTのドレイン領域となる部位に島状のシート層2を形成する(図1(a))。このシート層2を構成するポリシリコンは例えばリンのような不純物をドープすることにより低抵抗化させておくようにしても良い。
【0020】
次に、シート層2および基板1上にかけてTFTのチャネル領域を構成する2層目のポリシリコン層を減圧CVD法等により1000〜2000オングストローム好ましくは約1500オングストロームのような厚さに堆積した後に、エッチングによりパターニングを行なってTFTのソース、ドレイン領域およびチャネル領域となる島状のポリシリコン層3を形成する。それから、熱酸化を行なって前記ポリシリコン層3の表面に800〜1500オングストロームの厚さのゲート絶縁膜4を形成する(図1(b))。熱酸化によってチャネル領域は300〜1500オングストローム好ましくは350〜550オングストロームのような厚さにされる。チャネル領域およびその下のシート層2を含めた最適な厚さは1200〜2000オングストローム、好ましくは1500オングストロームである。
【0021】
その後、ゲート絶縁膜4および基板1上にかけてTFTのゲート電極および走査線を構成する3層目のポリシリコン層を熱CVD法等により、1000〜5000オングストロームの厚さに形成した後に、エッチングによりパターニングを行なってチャネル領域のほぼ中央に位置するゲート電極5を形成する。それから、ゲート電極をマスクとして、不純物(例えばリン)のイオン打ち込みにより、TFTの能動層に自己整合的されたソース領域及びドレイン領域となる領域を形成する。このときゲート電極5の下方のチャネル領域には不純物が導入されず、その部分がチャネル領域3cとして残る(図1(c))。
【0022】
ソース・ドレイン領域の形成に関しては、ゲート電極をマスクとして、不純物(リン)を1×1013/cm2〜3×1013/cm2のドーズ 量で低濃度で打ち込みをした後に、ゲート電極5の幅よりも広いマスク層をゲート電極5上に形成して、さらに不純物(リン)を1×1015/cm2〜3×1015/cm2ドーズ量で打ち込みすることにより半導体層のうちマスク層が形成された領域がライトリー・ドープ ト・ドレイン(LDD)構造となるようにしても良い。この場合、チャネル領域3cに隣接して低濃度に不純物が打ち込まれた低濃度領域3d及び3eとその外側に高濃度に不純物が打ち込まれた高濃度領域3a及び3bによりソース・ドレイン領域が形成されており、高濃度領域3a及び3bがコンタクト領域となる。また、ライトリー・ドープせずにゲート電極2の幅よりも広いマスクを使用してパターンを形成し、続いてイオンを打ち込んでソース・ドレインを形成した後にゲート電極をオーバーエッチングすることにより、オフセット構造となるようにしてもよい。LDD構造あるいはオフセット構造とせずに、単にゲート電極をマスクとして高濃度の不純物イオンを打ち込むゲート−セルフアライン型であってもよいが、LDD構造あるいはオフセット構造とすることによりオフ時のリーク電流をさらに低減することができる。
【0023】
なお、図示しないが、ゲート電極5を形成する際にゲート電極5と連続する走査線も同時に形成される。ゲート電極5の端部とシート層2の端部との距離lは、TFT特性の劣化を防ぐために、2μm以上の距離を保つように設定しておくのが望ましい。また、ゲート電極5および走査線の材料としては、ポリシリコンの他、Mo,Ti,W等の高融点金属あるいはMoSi,WSi等のメタルシリサイドあるいは、ポリシリコンとメタルシリサイドとの多層構造としてもよい。またゲート電極5は上述のような2層構造に限らず、3層以上であっても良い。例えば、ゲート電極5を密着性の良いポリシリコン層とその上に低抵抗なタングステンシリサイド等のメタルシリサイド層とさらにその上にこのメタルシリサイド層の剥がれを防止するためにポリシリコン層を上記ポリシリコン層とメタルシリサイド層を覆うように形成しても良い。
【0024】
次に、ゲート電極5、ゲート絶縁膜4および基板1上にかけて、リンを含まないシリケートガラス膜(NSG膜)のような第1層間絶縁膜6を高圧CVD法等により、9000〜11000オングストロームの厚さに形成した後、ドライエッチングによりソース領域3aの上方のゲート絶縁膜4および第1層間絶縁膜6にコンタクトホール7aを形成する(図1(d))。このとき、特に限定されないが、先ず異方性ドライエッチングでソース領域表面直前までコンタクトホールを形成した後、短時間のウェットエッチングを行なってソース領域表面の酸化膜を除去するようにすると良い。高圧CVD法により形成される第1層間絶縁膜は後述の減圧CVD法による第2層間絶縁膜に比べて緻密であるため、ウェットエッチングによってコンタクトホールが横方向へ拡大されることがなく、しかもドライエッチングのように接触部表面が荒らされることもない。なお、異方性ドライエッチングとしては、例えばCHF3(フレオン)やSF6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。混合比を変えてエッチングレートを変えるようにしてもよい。
【0025】
その後、スパッタ法によりアルミニウム等の低抵抗導電層を全面に形成してからパターニングを行なって前記コンタクトホール7aにてソース領域3aに接触されるソース電極8を形成する。このとき、図示しないが、第1層間絶縁膜6上には画素電極に印加される電圧を供給するデータ線12が同時形成される。そして、その上に減圧CVD法によりボロンおよびリンを含むシリケートガラス膜(BPSG膜)のような第2層間絶縁膜9を、8000〜12000オングストロームの厚さに形成する(図2(e))。
【0026】
次に、異方性ドライエッチングによりドレイン領域3dの上方の第1層間絶縁膜6および第2層間絶縁膜9に、画素電極接触用のコンタクトホール7bを形成する(図2(f))。ドライエッチングは、そのエッチング量を時間等で制御するとともに、絶縁膜6および9に対してその厚みのばらつきを考慮してオーバーエッチングとなるような条件に設定する。これによって、ドレイン領域3dまで確実に達するコンタクトホール7bが形成されるとともに、たとえオーバーエッチングが生じてコンタクトホール7bがポリシリコンからなるドレイン領域3dをつき抜けたとしてもその下にシート層2が設けられているため、このシート層2をつき抜けるほどまで深くはコンタクトホール7bが形成されないように制御することが可能である。なお、異方性ドライエッチングとしては、例えばCHF3やSF6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。例えばCHF3とSF6とHeの混合ガスを用いたドライエッチングの場合の条件は、1600〜1700mTorrの圧力で、100〜500Wのパワーである。また、ドライエッチングの時のレートは、本実施例で形成したBPSG膜の場合5500オングストローム/min±1500オングストローム/min、NSG膜の場合2800オングストローム/min±1500オングストローム/min、ポリシリコン層の場合400オングストローム/minである。
【0027】
なお、ドレイン領域コンタクト部3bの上方の第1層間絶縁膜6および第2層間絶縁膜9のコンタクトホール7bは必要に応じて、ドライエッチング後に短時間(例えば10秒以上1分以内)のウェットエッチングを行なうことによって、図に示すように、コンタクトホール7bにテーパを形成するようにしてもよい。このテーパによってコンタクトホール7bに対する画素電極を構成するITO膜のカバレージを向上させることができる。
【0028】
コンタクトホール7bを形成した後は、第2層間絶縁膜9の表面にスパッタ法等によりITO膜を、1000〜2000オングストロームのような厚さに形成してから、パターニングを行なって透明な画素電極10が形成される(図2(g))。なお、実際の製品では、画素電極10および第2層間絶縁膜9上にかけて、ポリイミド等からなる配向膜を約200〜1000オングストロームのような厚さに形成して、ラビング(配向処理)を行なうことで液晶パネル用基板として完成される。
【0029】
さらに、参考例の液晶パネル用基板は、その表面側に、対向電極電位が印加される透明導電膜(ITO)からなる対向電極および画素電極に対応するカラーフィルタ層とその周囲を囲むブラックマトリックスが形成された入射側のガラス基板が適当な間隔をおいて配置され、周囲をシール材で封止された間隙内にTN(Twisted Nematic)型液晶またはSH(Super Homeotropic)型液晶などが充填されて液晶パネルとして構成される。
【0030】
図3には、本参考例が適用された液晶パネル用基板の一画素部分の平面レイアウト構成例が示されている。同図において、11はマトリックス状に配置された画素の一方の境界に沿って延設するように形成された走査線で、この走査線11とチャネル領域との交差部分(ハッチングHで示す部分)がゲート電極でその下方にチャネル領域が形成されている。12は、前記走査線11と直交する方向に画素の他方の境界に沿って形成されたデータ線である。この参考例では、データ線12から突出するようにソース電極8が形成されている。しかも、ソース側コンタクトホール7aとドレイン側コンタクトホール7bとは、走査線11を挟んで隣接する画素に位置するように設けられている。なお、図3において、13は対向基板に設けられるブラックマトリックスで、このブラックマトリックス13の内側が光を透過する領域である。
【0031】
さらに、この参考例では、特に限定されないが、TFTのドレインに接続される容量を増加させるため、チャネル領域を構成する前記2層目のポリシリコン層を、符号3aのように信号線12に沿って上方へ延設させるとともに、前段の走査線11の一部を同じくデータ線12に沿って符号11aで示すように下方へ延設させている。これによって、2層目のポリシリコン層からなる延設部3aと走査線11の延設部11aとの間の容量(ゲート絶縁膜を誘電体とする)が、保持容量として各画素電極に電圧を印加するTFTのドレインに接続されることとなる。
【0032】
本参考例によれば、ドレイン領域側のコンタクトホール7bがドライエッチングにより形成されるため、コンタクトホールの横方向への広がりを極力抑えることができる。その結果、対向基板に設けられる遮光層としてのブラックマトリックスを小さくすることができ、開口率を高めることができるとともに、画素電極と信号線(12)との短絡欠陥も回避することができるようになる。
【0033】
次に、本参考例の効果をより理解し易くするため、ドレイン領域へのコンタクトホール7bの形成を前記参考例のように異方性ドライエッチングあるいはドライエッチング主体で行なった場合と、ウェットエッチングと組み合わせて行なった場合の相違について、図4を用いて説明する。
【0034】
図3に示されているコンタクトホール7a,7bは、設計時におけるマスクパターンを示したものである。このようなマスクパターンを用いて層間絶縁膜に、ドライエッチングあるいはドライエッチング主体でコンタクトホールを形成した場合、図4(a)に符号7a’、7b’で示されるようにほぼ円形に近い形状のコンタクトホールが形成される。一方、同様なマスクパターンを用いて層間絶縁膜に、ドライエッチングと1分以上のウェットエッチングとを組み合わせてコンタクトホールを形成した場合、図4(b)に符号7a”,7b”で示されるような形状のコンタクトホールが形成される。図4(a)と(b)とを比較すると明らかなように、1分以上のウェットエッチングを併用すると、特にドレイン領域側のコンタクトホール7bの最外径Lが設計値に比べてかなり大きなものとなる。
【0035】
その結果、対向基板に設けられる遮光層としてのブラックマトリックスを前記コンタクトホール7bを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されるとコンタクトホールの内側に形成される画素電極10(図1g参照)が信号線12と接触してしまう短絡欠陥が発生するおそれがある(特に、信号線12の形成用マスクの位置合わせずれとコンタクトホール形成用マスクの位置合わせずれとが互いに近づく方向に生じた場合に最も短絡が発生し易くなる)が、前記実施例によればマスクパターンに近い径の小さなコンタクトホールを形成することができるため、そのような短絡欠陥の発生を未然に防止することができる。本発明者らの実験によると、コンタクトホール7bの設計値(一辺の長さ)が3μmの場合、ドライエッチングにより開孔すると3〜4μmの径のコンタクトホールが得られるのに対し、従来のドライエッチングと1分以上のウェットエッチングとを併用した方法で開孔すると、径が12μmに広がってしまうことが分かった。
【0036】
図5に本発明の第2の参考例を示す。この参考例は、第1の参考例とほぼ同一であり、異なる点は、TFTのチャネル領域(H)が信号線12の下方に位置するように能動層となるポリシリコン層3を形成している点と、このTFT部を回避して保持容量を構成するポリシリコン層3の延設部3aと走査線11の延設部11aとを形成している点のみである。この参考例においても、コンタクトホール7bの下方にシート層2が設けられているため、コンタクトホール7bを異方性ドライエッチングにより形成することができ、それによってコンタクトホールの横方向の広がりを抑え、開口率を高めることができる。しかも、この実施例においては、TFTのチャネル部(H)が信号線12の下方に位置するよう配設されているため、データ線12が遮光層となって入射側からの光がチャネル部を通過してリーク電流が流れるのを防止することができる。従って、対向基板に設けられるブラックマトリックスを小さくしたり省略したりすることが可能となり、開口率をさらに高めることができる。
【0037】
図6に本発明の第3の参考例を、図7(a)にはこの第3参考例において異方性ドライエッチングによりコンタクトホール7bを形成した場合を、また(b)にはドライエッチングと1分間以上のウェットエッチングとを併用してコンタクトホールを形成した場合の結果をそれぞれ示す。この第3参考例(図6)は、第1の参考例(図3参照)とほぼ同一の構成を有し同一のプロセスで形成可能である。異なる点は、画素のX方向(走査線11に沿った方向)のピッチを小さくしている点のみである。なお、図6において、13は対向基板のブラックマトリックスとの境界である。
【0038】
従来のドライエッチングと1分以上のウェットエッチングとを併用してコンタクトホールを形成する方法を適用すると、ドレイン側コンタクトホール7bの径が大きくなって開口率が著しく低下したり、信号線との短絡欠陥が発生してしまい、画素ピッチが小さくなるほど実用レベル(40%以上)の開口率を有する液晶パネルを得ることが困難であったが、本発明を適用することにより、図6に示すようなY方向(データ線12に沿った方向)に比べてX方向の画素ピッチが短い液晶パネル用基板であっても短絡欠陥が発生しないことが、図7より容易に理解される。
【0039】
図8に本発明の実施例を示す。この実施例では、TFTの能動層となるポリシリコン層3のチャネル領域3cおよびソース領域3aの下方にタングステンシリサイド等のメタルシリサイドからなる遮光膜14が設けられているとともに、ドレイン領域3dの下方のシート層2が遮光層14と同一の工程で形成されるメタルシリサイド層により構成されている。また、遮光膜14は導電層からなるため、その表面には酸化シリコンのような絶縁膜15が形成されている。この実施例においては、前記のようにポリシリコン層3の下方に遮光膜14が配置された構造となっているので、基板裏面に接合される偏光板16(図示せず)との接合面からの反射光がTFTの能動層としてのポリシリコン層3を通過するのを防止してリーク電流を抑制することができる。しかも、遮光膜14とシート層2とが同一の層で構成されているため、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。また、シート層2の材料としてポリシリコンとの選択比の大きな材料を選択することにより、シート層2をコンタクトホール7b形成の際のエッチストッパとして作用させて、コンタクトホールのドレイン領域つき抜け防止を図ることができる。
【0040】
なお、遮光膜14の表面には反射防止処理を施しておくとさらに望ましい。遮光膜14はガラス基板10上にスパッタ法等により約500〜3000オングストローム好ましくは約1000〜2000オングストロームの厚さに形成した後、ドライエッチングあるいはウェットエッチングでパターニングすることにより所望の形状に形成される。なお、遮光膜14の材料としては、1000°C以上の温度に耐えられる高融点金属あるいはメタルシリサイドが選択される。具体的にはタングステンシリサイド(WSi)の他、Mo,MoSi,Cr,CrSi等光が透過しにくい導電性材料であればよい。
【0041】
本実施例は、このような構成により、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができるという効果がある。
【0042】
また、チャネル領域の下方に遮光膜を設けることができるので、ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにすることができる。従って、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができるという効果がある。
【0043】
次に、画素ピッチおよびドレイン側コンタクトホール7bの径と液晶パネルの開口率との関係について説明する。
【0044】
図10は、コンタクトホール7bの径Lが液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表であり、図11はその結果をグラフに表したものである。
【0045】
図10および図11から、画素ピッチが小さくなるほどコンタクトホール7bの径Lが液晶パネルの開口率に与える影響が大きくなることが理解される。すなわち、例えば画素ピッチが100μmであれば、コンタクトホール7bの径Lが3μmから12μmに広がったとしても、液晶パネルの開口率は90.2%から88.8%に下がるだけであり、開口率に与える影響は極めて小さい。ところが、画素ピッチが50μmになると、コンタクトホール7bの径Lが3μmから12μmに広がった場合、液晶パネルの開口率は80.7%から75.2%と約5%近く下がってしまい、さらに画素ピッチが40μmになるとコンタクトホール7bの径Lが3μmから12μmに広がった場合、液晶パネルの開口率は76.0%から67.6%と約10%近く下がってしまい、開口率に与える影響は極めて大きいことが分かる。
【0046】
このようなことから、本発明は画素ピッチが50μm以下の液晶パネル用基板に適用するとその効果が大きいといえる。例えば、対角1.3インチ型の液晶表示装置用VGA(ビデオ・グラフィック・アレイ)では、画素ピッチが40〜45μm程度となるので、従来のドライエッチングと1分以上のウェットエッチングとを併用した方法でドレイン側コンタクトホールを開孔すると径が12μmに広がってしまうため開口率は70%以下であるが、本発明を適用して異方性ドライエッチングあるいはドライエッチングに1分以内のウェットエッチングで開孔すると径がほどんど広がらないため開口率は75%以上となり、開口率が10%程度向上することが分かる。
【0047】
図12は、本発明が適用される液晶パネルのTFT側の基板のシステム構成例を示す。図において、90は互いに交差するように配設された走査線11とデータ線12との交点に対応してそれぞれ配置された画素で、各画素90はITO等からなる画素電極10とこの画素電極10にデータ線12上の画像信号に応じた電圧を印加するTFT91とからなる。同一行のTFT91はそのゲート電極が同一の走査線11に接続され、ドレインが対応する画素電極10に接続されている。また、同一列のTFT91はそのソースが同一のデータ線12に接続されている。この実施例においては、周辺回路(X、Yシフトレジスタやサンプリング手段)50,60を構成するトランジスタが画素を駆動するTFTと同様にポリシリコン層を能動層とするいわゆるポリシリコンTFTで構成されており、周辺回路50,60を構成するトランジスタは画素駆動用TFTとともに同一プロセスにより、同時に形成される。
【0048】
この実施例では、表示領域(画素マトリックス)の一側(図では上側)に前記信号線12を順次選択するシフトレジスタ(以下、Xシフトレジスタと称する)51が配置され、画素マトリックスの他の一側には前記走査線11を順次選択駆動するシフトレジスタ(以下、Yシフトレジスタと称する)61が設けられている。また、Yシフトレジスタ61の次段には必要に応じてバッファ63が設けられる。
【0049】
前記各データ線12の他端にはTFTで構成されたサンプリング用スイッチ52が設けられており、これらのサンプリング用スイッチ52は外部端子74,75,76に入力されるビデオ信号やデータ信号を伝送するビデオ信号線54,55,56との間に接続され、前記Xシフトレジスタ51から出力されるサンプリング信号によって順次オン/オフされるように構成されている。Xシフトレジスタ51は、端子72,73を介して外部より入力されるクロック信号CLX,/CLKに基づいて1水平走査期間中にすべてのデータ線12を順番に1回ずつ選択するようなサンプリング信号X1,X2,X3,‥‥‥Xnを形成してサンプリング用スイッチ52の制御端子に供給する。一方、前記Yシフトレジスタ61は、端子77,78を介して外部から入力されるクロック信号CLY,/CLYに同期して動作され、各走査線11を順次駆動する。
【0050】
図9には本実施例の前記液晶パネル用基板を適用した液晶パネル30の断面構成を示す。同図に示すように、液晶パネル用基板1の表面側には対向電極電位が印加される透明導電膜(ITO)からなる対向電極33およびカラーフィルタ層(ブラックマトリックスを含む)13を有する入射側のガラス基板35が適当な間隔をおいて配置され、周囲をシール材36で封止された間隙内にTN(Twisted Nematic)型液晶またはSH(Super Homeotropic)型液晶37などが充填されて液晶パネル30として構成されている。また、周辺回路50,60の上方は、例えば対向基板35に設けられるブラックマトクックス等により遮光されるように構成される。なお、外部から信号を入力するための外部端子としてのパッド70は前記シール材36の外側に来るようにシール材を設ける位置が決定されている。
【0051】
図13は本実施例の液晶パネルをライトバルブとして応用した投写型表示装置の一例としてビデオプロジェクタの構成例が示されている。
【0052】
図13において、370はハロゲンランプ等の光源、371は放物ミラー、372は熱線カットフィルター、373,375,376はそれぞれ青色反射、緑色反射、赤色反射のダイクロイックミラー、374,377は反射ミラー、378,379,380は前記実施例の液晶パネルからなるライトバルブ、383はダイクロイックプリズムである。
【0053】
この実施例のビデオプロジェクタにおいては、光源370から発した白色光は放物ミラー371により集光され、熱線カットフィルター372を通過して赤外域の熱線が遮断されて、可視光のみがダイクロイックミラー系に入射される。そして先ず、青色反射ダイクロイックミラー373により、青色光(概ね50nm以下の波長)が反射され、その他の光(黄色光)は透過する。反射した青色光は反射ミラー374により方向を変え青色変調ライトバルブ378に入射する。
【0054】
一方、前記青色反射ダイクロイックミラー373を透過した光は緑色反射ダイクロイックミラー375に入射し、緑色光(概ね500〜600nmの波長)が反射され、その他の光である赤色光(概ね600nm以上の波長)は透過する。ダイクロイックミラー375で反射した緑色光は、緑色変調ライトバルブ379に入射する。また、ダイクロイックミラー375を透過した赤色光は、反射ミラー376,377により方向を変え赤色変調ライトバルブ380に入射する。
【0055】
ライトバルブ378,379,380は、図示しないビデオ信号処理回路から供給される青、緑、赤の原色信号でそれぞれ駆動され、各ライトバルブに入射した光はそれぞれのライトバルブで変調された後、ダイクロイックプリズム383で合成される。ダイクロイックプリズム383は、赤色反射面381と青色反射面382とが互いに直交するように形成されている。そして、ダイクロイックプリズム383で合成されたカラー画像は、投射レンズ384によってスクリーン上に拡大投射され、表示される。
【0056】
本実施例の液晶パネル用基板は開口率が高く、これを使用した液晶パネルをライトバルブとした前記ビデオプロジェクターにあっては、明るくしかもコントラストの高い表示画像を得ることができる。
【0057】
【発明の効果】
以上説明したように、この発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々TFTが形成され、これらのTFTを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層(ポリシリコン層)の特に画素電極に接続される領域の下方に、例えばポリシリコン層のような導電層からなるシート層を形成するようにしたので、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間(1分以上)のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができるという効果がある。また、前記薄膜トランジスタの能動層となる半導体層の少なくともチャネル領域の下方には、前記シート層と分離された遮光膜が形成されてなるため、基板裏面に接合される例えば偏光板との接合面からの反射光がTFTの能動層としてのポリシリコン層3を通過するのを防止でき、これによりTFTのリーク電流を抑制することができる。しかも、遮光膜14とシート層2とが同一の層で構成することにより、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。
【0058】
また、開孔面積の小さなコンタクトホールを形成することができるため、画素のピッチが液晶パネルの高精細化に伴って小さくされても開口率を充分に確保することができ、画素ピッチの小さなタイプの液晶パネルにおいても高い開口率を得ることができる。
【0059】
さらに、本発明によれば、前記のような利点を有する液晶パネル用基板が得られるので、明るくかつコントラストの高い液晶パネルおよび投写型表示装置を実現することができるという効果がある。
【図面の簡単な説明】
【図1】参考例に係る液晶パネル用基板の製造方法の一例(前半)を工程順に示す断面図。
【図2】参考例に係る液晶パネル用基板の製造方法の一例(後半)を工程順に示す断面図。
【図3】参考例に係る液晶パネル用基板の平面レイアウト図。
【図4】参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図5】第2の参考例に係る液晶パネル用基板の平面レイアウト図。
【図6】第3の参考例に係る液晶パネル用基板の平面レイアウト図。
【図7】第3の参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図8】本発明を適用した液晶パネル用基板の実施例の断面図。
【図9】本発明に係る液晶パネル用基板を用いた液晶パネルの構成例を示す断面図。
【図10】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表。
【図11】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示すグラフ。
【図12】本発明を適用して好適な液晶パネル用基板のシステム構成例を示すブロック図。
【図13】実施例の液晶パネル用基板を用いたLCDをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図。
【図14】従来の液晶パネル用基板の一例を示す平面レイアウト図。
【図15】従来の液晶パネル用基板の一例の断面図。
【符号の説明】
1 基板
2 シート層
3 ポリシリコン層(能動層)
4 ゲート絶縁膜
5 ゲート電極
6 第1層間絶縁膜
7a ソース側コンタクトホール
7b ドレイン側コンタクトホール(画素電極のコンタクトホール)
8 ソース電極
9 第2層間絶縁膜
10 画素電極
11 走査線
12 データ線
13 ブラックマトリックス
14 遮光膜
15 絶縁膜
16 偏光板
30 液晶パネル
33 対向電極
35 対向基板
36 シール材
37 液晶
50,60 周辺回路
51 Xシフトレジスタ
52 サンプリング用スイッチ
54〜56 ビデオ信号線
61 Yシフトレジスタ
70 パッド
72〜78 外部端子
90 画素
91 画素駆動用TFT
370 ランプ
373,375,376 ダイクロイックミラー
374,377 反射ミラー
378,379,380 ライトバルブ
383 ダイクロイックプリズム
384 投写レンズ
Claims (9)
- 基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、
前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方には、絶縁膜を介して遮光膜が設けられるとともに、
前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方には、前記遮光膜と分離されるとともに、前記半導体層に接し前記遮光膜と同一工程でなる導電性のシート層が設けられてなることを特徴とする液晶パネル用基板。 - 前記薄膜トランジスタの能動層となる半導体層の少なくともチャネル領域となる部分は、前記トランジスタのソース領域に画像信号を伝送する信号線の下方に配置されてなることを特徴とする請求項1に記載の液晶パネル用基板。
- 前記基板上に設けられる画素の少なくとも一方向のピッチは50μm以下であり、前記ドレイン領域に対応してその上方の絶縁膜に形成されたコンタクトホールの最外径は4μm以下であることを特徴とする請求項1または2のいずれかに記載の液晶パネル用基板。
- 基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造方法において、
前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方に位置するように導電性の遮光膜と、前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方に位置するように、前記遮光膜と分離し、前記遮光膜と同一材料で導電性のシート層を予め形成する工程と、
前記遮光膜上に絶縁膜を形成する工程と、
前記遮光膜と前記シート層上に前記半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成した後、前記半導体層のチャネル領域に対応する領域にゲート電極を形成する工程と、
前記薄膜トランジスタ上に絶縁膜を形成する工程と、
前記半導体層と前記画素電極との接続を行うために、前記半導体層上の絶縁膜にコンタクトホールを形成する工程とを有し、
前記コンタクトホールの形成工程をドライエッチングで行ないそのエッチング量を時間で制御するとともに、半導体層上の絶縁膜に対してその厚みのばらつきを考慮してオーバーエッチングとなるような条件に設定するようにしたことを特徴とする液晶パネル用基板の製造方法。 - 前記シート層の厚みは500〜1500オングストロームであることを特徴とする請求項4に記載の液晶パネル用基板の製造方法。
- 前記ドライエッチングは反応性イオンエッチングあるいはケミカルドライエッチングもしくは高密度プラズマエッチングであることを特徴とする請求項4または5に記載の液晶パネル用基板の製造方法。
- 前記エッチング工程は、CHF3とSF6とHeの混合ガスを用いて、1600〜1700mTorrの圧力で、100〜500Wのパワーでドライエッチングを行うことを特徴とする請求項4に記載の液晶パネル用基板の製造方法。
- 請求項1〜3のいずれかに記載の液晶パネル用基板と、対向電極を有する透明基板とが適当な間隔をおいて配置されるとともに、前記液晶パネル用基板と前記透明基板との間隙内に液晶が封入されていることを特徴とする液晶パネル。
- 光源と、前記光源からの光を変調して透過もしくは反射する請求項8に記載の構成の液晶パネルと、これらの液晶パネルにより変調された光を集光し拡大投射する投写光学手段とを備えていることを特徴とする投写型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32625596A JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32625596A JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10170952A JPH10170952A (ja) | 1998-06-26 |
JP3792324B2 true JP3792324B2 (ja) | 2006-07-05 |
Family
ID=18185736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32625596A Expired - Fee Related JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792324B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000105391A (ja) * | 1998-07-30 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置、及び、これを用いた受像装置と情報処理装置 |
US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
JP2002289864A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
JP5526187B2 (ja) * | 2012-05-07 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1996
- 1996-12-06 JP JP32625596A patent/JP3792324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10170952A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525960B2 (en) | Electro-optical device | |
US6556265B1 (en) | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes | |
US6569717B1 (en) | Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device | |
KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
JPH10301100A (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
JP2002353245A (ja) | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 | |
TW200411607A (en) | Active matrix substrate, photoelectric apparatus, and electronic machine | |
JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
US6661025B2 (en) | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus | |
JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
JP2001281684A (ja) | 液晶表示装置及び液晶プロジェクタ装置 | |
JP2006010859A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JPH1048667A (ja) | 液晶パネル用基板およびその製造方法並びに投射型表示装置 | |
JP2000267596A (ja) | 電気光学装置及びその製造方法 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP3792324B2 (ja) | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 | |
US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
JP2002174825A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH10148847A (ja) | 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置 | |
JP3719430B2 (ja) | 液晶装置用基板、液晶装置および投写型表示装置 | |
JP2004006651A (ja) | 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JPH10189979A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JP3663825B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |