JP3789266B2 - 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 - Google Patents
半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP3789266B2 JP3789266B2 JP37130999A JP37130999A JP3789266B2 JP 3789266 B2 JP3789266 B2 JP 3789266B2 JP 37130999 A JP37130999 A JP 37130999A JP 37130999 A JP37130999 A JP 37130999A JP 3789266 B2 JP3789266 B2 JP 3789266B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- region
- semiconductor device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置のレイアウト方法に関するものであり、特に、バイパスコンデンサを有する半導体装置及びバイパスコンデンサを有する半導体装置のレイアウト方法に関するものである。
【０００２】
【従来の技術】
半導体装置を設計する際には、自動レイアウトシステムを用いたレイアウト方法が使用される。そのようなレイアウト方法が、公開特許公報（特開平１０−３４０９５９）に知られている。公知のそのレイアウト方法は、図１９に示されているように、まず、ハードマクロを配置する（Ｓ１０１）。このとき、回路接続情報４０１、セルライブラリ４０２、ハードマクロの端子、配線禁止、外形を含むハードマクロライブラリ４０３が、自動レイアウトシステムに入力される。
【０００３】
ハードマクロの配置（Ｓ１０１）後に、電源配線（Ｓ１０２）、回路接続情報に従いセルの自動配置（Ｓ１０３）、概略配線（Ｓ１０４）、詳細配線工程（Ｓ１０５）が行われ、レイアウトが完了する。公開特許公報（特開平１０−３４０９５９）には、ハードマクロの配置（Ｓ１０１）後に、ハードマクロ内の端子及び配線の削除、ハードマクロ端子の生成を行うレイアウト方法も知られている。
【０００４】
ところで、半導体装置には、ノイズの抑制を目的として、電源線と接地線との間にバイパスコンデンサが設けられることがある。このような場合、自動レイアウト後にバイパスコンデンサが手動で配置されていた。そのため、バイパスコンデンサの配置には多大な労力が必要となっていた。
【０００５】
多大な労力を必要とせずにバイパスコンデンサを配置する方法が開発されることが望まれる。
【０００６】
また、バイパスコンデンサを有する半導体装置が、公開特許公報（特開平１０−２８４６０５）に知られている。公知のそのバイパスコンデンサを有する半導体装置は、図２０に示されるように、セル列１０１ａ、１０１ｂ、１０１ｃを備えている。セル列１０１ａ、１０１ｂは、フィールドスルーセル１０２を含む。フィールドスルーセル１０２は、幅揃えセルともいわれる。その役割は、セル列１０１ａ、１０１ｂ、１０１ｃの幅をそろえることである。また、フィールドスルーセル１０２は、配線領域を確保することができる構成となっている。
【０００７】
図２１にフィールドスルーセル１０２の構造が示されている。図２１において、１０３は、シリコン基板、１０４はシリコン基板１０３上に形成された層間膜、１０５は層間膜１０４上に形成された第１電極、１０６はその誘電体膜１０４上に、第１電極１０５に対向するように形成され、それら第１電極１０５および誘電体膜１０７と共に容量を構成する第２電極である。１０８はその第２電極１０６上に形成された第１絶縁酸化膜、１０９は第１絶縁酸化膜１０９上に形成された第２絶縁酸化膜である。また、１１０は第２電極１０６にコンタクトホール１１１を介して第１層配線により接続された電源配線、１１２は第１電極１０５にコンタクトホール１１３を介して第１層配線により接続された接地配線である。
【０００８】
公知のそのバイパスコンデンサを有する半導体装置は、第１電極１０５と第２電極１０６との間の空間を容量として利用するものである。空間をより効率良く利用したバイパスコンデンサを有する半導体装置が望まれる。このとき、半導体装置に搭載されたバイパスコンデンサは、設計の自動化が容易な構造を有することが更に望まれる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、設計の自動化が容易な構造を有するバイパスコンデンサを備えた半導体装置を提供することにある。本発明の他の目的は、空間をより効率良く利用したバイパスコンデンサを有する半導体装置を提供することにある。本発明の更に他の目的は、本発明の更に他の目的は、バイパスコンデンサを有する半導体装置を簡便にレイアウトできるレイアウト方法を提供することにある。
【００１０】
【課題を解決するための手段】
その課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の複数の実施の形態のうちの、少なくとも１つの実施の形態を構成する技術的事項、特に、その実施の形態に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態の技術的事項に限定されて解釈されることを意味しない。
【００１１】
本発明の半導体装置は、半導体基板（２０）と、半導体基板（２０）に設けられた第１配線（４、２４）と、半導体基板に設けられた第２配線（５、２５）と、一又は複数の容量セル（３、３４、３５）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。バイパスコンデンサを含みながら、自動レイアウト法によりレイアウトが可能な半導体装置が提供される。
【００１２】
容量セル（３４）のそれぞれは、半導体基板（２０）の表面に垂直な方向からみたとき、第１配線（４）と第２配線（５）とに重ねて配置されることが望ましい。半導体装置のうち、第１配線（４）と第２配線（５）のある空間が有効に利用される。
【００１３】
本発明の半導体装置は、半導体基板（２０）と、半導体基板（２０）に設けられた、所定の機能を有する機能領域（１、７）と、第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とを具備する。機能領域（１、７）は、回路を含んだ回路セル（２、３３）と、一又は複数の容量セル（３、３４、３５）とを含む。第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とは、電源電位と接地電位とを機能領域（１、７）に供給する。容量セル（３、３４、３５）のそれぞれは、第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とを、電気的に接続するバイパスコンデンサ（２３、４１、５１）を具備し、回路セル（２、３３）がない領域に配置される。バイパスコンデンサを含みながら、自動レイアウト法によりレイアウトが可能である。
【００１４】
機能領域（１、７）のうち、回路セル（２、３３）がある部分以外の全ての部分は、容量セル（３、３４、３５）により占められることが望ましい。容量のより大きなバイパスコンデンサが半導体装置に内蔵される。
【００１５】
また、第１配線（４）と第２配線（５）とは、半導体基板（２０）の表面に垂直からみたとき、機能領域（７）と直交し、機能領域（７）が第１配線（４）と第２配線（５）と重なる領域に、容量セル（３４）が配置されることがある。機能領域（７）のうち、基本セル（３３）として利用できない部分をバイパスコンデンサとして活用できる。
【００１６】
また、容量セル（３ａ、３ｂ）のそれぞれは、互いに異なる形状である複数の容量セルからなる群のうちから、回路セル（２ａ、２ｂ、２ｃ）の形状に応じて選ばれることがある。回路セル（２ａ、２ｂ、２ｃ）の形状に応じて、より大きなバイパスコンデンサが配置される。
【００１７】
また、バイパスコンデンサ（２３、４１）は、第１配線（４、２４又は２５）に電気的に接続された第１電極（４３、７７又は７５若しくは７９）を含むことがある。このとき、第１電極（４３、７７又は７５若しくは７９）は、第２配線（５、２５又は２４）に対向する。第２配線（５、２５又は２４）と、第１電極（４３、７７又は７５若しくは７９）の間に容量が形成される。
【００１８】
また、第１電極（７５、７９）は、第１配線（２５）と接続された２つの電極（７５、７９）を具備することがある。このとき、２つの電極（７５、７９）のうちの一の電極（７５）は、第２配線（２４）の有する面のうち、半導体基板（２０）の側の面に対向する。２つの電極（７５、７９）のうちの他の電極（７９）は、第２配線（２４）の有する面のうち半導体基板（２０）と反対側の面に対向する。第２配線（２４）の有する２つの面が容量として活用される。
【００１９】
また、バイパスコンデンサ（４１）は、一又は複数の第２電極（７５、７３）を更に含むことがある。第２電極（７５、７３）のそれぞれは、第２配線（２５、２４）と電気的に接続し、第２電極（７５、７３）のうちの少なくとも一の第２電極（７５、７３）は、第１電極（７７、７５）に対向する。第１電極（７７、７５）の有する面のうち、第２配線（２５、２４）と対向しない面が容量として活用される。
【００２０】
また、バイパスコンデンサ（４１）は、一又は複数の第３電極（７３）を更に含むことがある。第３電極（７３）は、前記第１配線（２４）に接続し、第３電極（７３）のそれぞれは、第２電極（７５）のうちの一の第２電極（７５）に対向する。第２電極（７５）と第３電極（７３）の間の空間が容量として活用される。
【００２１】
また、機能領域（１、７）は、Ｉ／Ｏ領域（１）であり、回路セル（２、３３）は、半導体装置の外部と信号の入出力をするＩ／Ｏセル（２）であることがある。Ｉ／Ｏセル（２）にバイパスコンデンサが備えられ、Ｉ／Ｏセル（２）のノイズが減少する。
【００２２】
また、第１電極（４３）のうち、第１電極（４３）と第２配線（５）とが対向する部分は、第２配線（５）の延びる方向と同一の方向に延びることが望ましい。第１電極（４３）と第２配線（５）の間で形成される容量が大きくなる。
【００２３】
また、バイパスコンデンサ（４１）は、第２配線（５）に電気的に接続された第４電極（４９）を更に含むことがある。この時、第４電極（４９）は、第１配線（４）に対向する。第１配線（４）と第４配線（４９）の間に容量が形成される。
【００２４】
また、第４電極（４９）のうち、第４電極（４９）と第１配線（４）とが対向する部分は、第１配線（４）の延びる方向と同一の方向に延びることが望ましい。第４電極（４３）と第２配線（５）の間で形成される容量が大きくなる。
【００２５】
また、バイパスコンデンサ（４１）は、第１電極（４３）と第１配線（４）とを接続する第１接続部（４２）と、第４電極（４９）と第２配線（５）とを接続する第２接続部（４８）とを更に含むことがある。このとき、第１接続部（４２）は、第１配線（４）から、半導体基板（４５）の深さ方向に延び、第２接続部（４８）は、第２配線（５）から、半導体基板（４５）の深さ方向に延びる。加えて、第１接続部（４２）と、第２接続部（４８）の間に、第３配線（８、８ａ）が通される。内部プリミティブ領域（７）内の配線の自由度を向上することができる。
【００２６】
また、半導体基板（２０）の表面のうち機能領域（７）に含まれる部分（５２）に第１導電型を有する第１拡散層（５４）が形成されることがある。このとき、バイパスコンデンサ（５１）は、第１配線（３１）に接続された第５電極（５８）を含み、第１半導体領域（５４）と第５電極（５８）とは、互いに対向する。半導体基板（５２）と第５電極（５８）の間の空間に容量が形成される。
【００２７】
また、半導体基板（２０）の表面のうち機能領域に含まれる部分（５２）に第１導電型とは異なる第２導電型である第２拡散層（５３）が形成されることがある。このとき、バイパスコンデンサ（５１）は、第２配線（３２）に接続された第６電極（６０）を更に含み、第２半導体領域（５３）と第６電極（６０）とが対向する。更に、半導体基板（５２）と、第６電極（６０）の間の空間に容量が形成される。
【００２８】
また、第１配線（３１）と、第２配線（３２）とは、半導体基板（５２）表面に平行な第１方向に延びることがある。このとき、第１半導体領域（５４）と、第２半導体領域（５３）とは、並設され、かつ、第１配線（３１）と第２配線（３２）との間に設けられる。第５電極（５８）は、第１配線（３１）から、半導体基板（５２）表面に平行で前記第１方向に垂直な方向に伸びて第２半導体領域（５３）を横断し、かつ、第１拡散層（５４）と対向する部分で前記第１方向に延びる。半導体基板（５２）と第５電極（５８）の間の空間に形成される容量が大きくなる。
【００２９】
第６電極（６０）は、第２配線（３２）から、半導体基板（５２）表面に平行で前記第１方向に垂直な方向に伸びて第１半導体領域（５４）を横断し、かつ、第２拡散層（５３）と対向する部分で前記第１方向に延びることがある。半導体基板（５２）と第６電極（６０）の間の空間に形成される容量が大きくなる。
【００３０】
また、機能領域（１、７）は、内部プリミティブ領域（７）であり、回路セル（２、３３）は、所定の回路が収められる領域を示す基本セル（３３）であることがある。内部プリミティブ領域のノイズが低減される。
【００３１】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）と、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。本発明の半導体装置のレイアウト方法は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置する。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３２】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、半導体基板（２０）上に設けられた機能領域（１、７）に回路セル（２、３３）を配置すること（Ｓ０１）を具備する。ここで、回路セル（２、３３）は、回路が収められる領域を示すセルである。更に、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）を具備する。ここで、第１配線（４）と第２配線（５）とは、前記回路に電源電位と接地電位を供給する。更に、機能領域（１、７）のうち、回路セル（２、４４）の存在しない領域に、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、電源配線（４）と接地配線（５）とに電気的に接続するバイパスコンデンサ（２３、４１、５１）が収められる領域を示すセルである。本発明の半導体装置のレイアウト方法は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置する。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３３】
容量セル（３、３４、３５）を配置する（Ｓ０２、Ｓ０５、Ｓ０８）ことは、容量セル（３４）を第１配線（４）と第２配線（５）とに重ねて配置すること（Ｓ０５）を含むのが望ましい。機能領域（７）のうち、基本セル（３３）の配置できない領域を有効に活用し、機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３４】
容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）は、機能領域（１、７）のうち回路セル（２、３３）の存在しない領域全てに、容量セル（３、３４、３５）を配置することを含む。機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３５】
前記容量セル（３）は、回路セル（２）の形状に応じて、それぞれ異なる形状を有する複数の容量セルからなる群のうちから選ばれる。回路セル（２）の形状に応じ、それに最適な容量セルの形状を選ぶことにより、機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３６】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、Ｉ／Ｏ領域（１）にＩ／Ｏセル（２）を配置すること（Ｓ０１）と、Ｉ／Ｏ領域（１）のうち、Ｉ／Ｏセル（２）のない部分に第１容量セル（３）を配置すること（Ｓ０２）とを具備する。ここで、第１容量セル（２）は、第１バイパスコンデンサ（２３）が収められる領域を示すセルである。更に、電源配線（４）と接地配線（５）とを配置すること（Ｓ０４）を具備する。ここで、電源配線（４）と接地配線（５）とは、第１バイパスコンデンサ（２３）に電気的に接続する。更に、電源配線（４）及び接地配線（５）と、内部プリミティブ領域（７）とが重なる領域に第２容量セル（３４）を配置すること（Ｓ０５）を具備する。第２容量セル（３４）は、第２バイパスコンデンサ（４１）が収められる領域を示すセルである。更に、内部プリミティブ領域（７）に、基本セル（３３）を配置すること（Ｓ０６）を具備する。基本セル（３３）は、所定の回路が収められる領域を示すセルである。更に、内部プリミティブ領域（７）のうち、基本セル（３３）及び第２容量セル（３４）がない領域に、第３容量セル（３５）を配置すること（Ｓ０８）とを具備する。第３容量セル（３５）は、第３バイパスコンデンサ（５１）が収められる領域を示すセルである。
【００３７】
また、本発明のプログラムを記録した記録媒体は、コンピュータによって半導体装置をレイアウトするためのプログラムを記録した記録媒体である。本発明のプログラムを記録した記録媒体は、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）と、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。本発明の記録媒体は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置するプログラムが記録されている。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３８】
本発明のプログラムを記録した記録媒体は、コンピュータによって半導体装置をレイアウトするためのプログラムを記録した記録媒体である。本発明のプログラムを記録した記録媒体は、半導体基板（２０）に設けられた機能領域（１、７）に回路セル（２、３３）を配置すること（Ｓ０２、Ｓ０６）を具備する。ここで、回路セル（２、３３）は、回路が収められる領域を示すセルである。更に、半導体基板（２０）に、第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）を具備する。第１配線（４）と第２配線（５）とは、前記回路に電源電位と接地電位を供給する。更に、機能領域（１、７）のうち、回路セル（２、３３）の存在しない領域に、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。ここで、容量セル（３、３４、３５）のそれぞれは、電源配線（４）と接地配線（５）とに接続するバイパスコンデンサ（２３、４１、５１）が収められる領域を示すセルである。本発明のプログラムを記録した記録媒体は、バイパスコンデンサ（２３、４１、５１）がセルに収められ、そのセルを半導体装置（２０）に配置するプログラムが記録されている。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３９】
【発明の実施の形態】
図面に一致対応して、本発明による半導体装置の第１の実施の形態は、半導体基板を備えている。その半導体基板２０の上には、図１に示されているように、Ｉ／Ｏ領域が設けられている。Ｉ／Ｏ領域１には、Ｉ／Ｏセル２が設けられている。ただし、図１には、配置されたＩ／Ｏセル２のうちの一部のみが図示されている。図２に示されているように、Ｉ／Ｏセル２は入出力バッファ２１とパッド２２が設けられる領域である。
【００４０】
Ｉ／Ｏ領域１には、更に、バッファ用容量セル３が設けられている。バッファ用容量セル３はＩ／Ｏ領域用バイパスコンデンサ２３が設けられる領域である。Ｉ／Ｏ領域１のうち、Ｉ／Ｏセル２がない部分全てにバッファ用容量セル３が配置されている。ただし、図１には配置されたバッファ用容量セル３のうちの一部のみが図示されている。Ｉ／Ｏ領域用バイパスコンデンサ２３の構造についての説明は後述される。
【００４１】
Ｉ／Ｏ領域１には、電源線２４と接地線２５とが設けられている。電源線２４と接地線２５とは、Ｉ／Ｏセル２、バッファ用容量セル３を横断して配置される。電源線２４と接地線２５とは、Ｉ／Ｏセル２の中にある入出力バッファ２１に電力を供給する。また、電源線２４と接地線２５とは、バッファ用容量セル３の中にあるバイパスコンデンサ２３に接続される。
【００４２】
Ｉ／Ｏ領域１から電源配線４と接地配線５とが半導体装置１０の内部に伸展する。また、電源配線４と接地配線５とはＩ／Ｏ領域１の内側に接して半導体チップ２０の内部を巻回する。電源配線４と接地配線５により、半導体装置１０の各部に電力が供給される。電源配線４と接地配線５とに重ねて、電源ライン用容量セル３４が設けられている。電源ライン用容量セル３４は、電源配線４と接地配線５とが配置された部分全てに配置されるが、図ではその一部のみしか示されていない。
【００４３】
電源配線４と接地配線５に接続して、ハードマクロ６が設けられている。ハードマクロ６は、ある機能を有する大規模な回路が収められる領域である。例えば、ハードマクロ６には、ＲＡＭ、ＲＯＭ、演算器が収められる。電源配線４と接地配線５とは、ハードマクロ６の周囲を巻回する。電源ライン用容量セル３４は、電源配線４と接地配線５のうちハードマクロ６の周囲を巻回する部分にも重ねて配置される。
【００４４】
電源配線４と接地配線５は、更に、内部プリミティブ領域７を横断する。内部プリミティブ領域７は、半導体装置１０のうちＩ／Ｏ領域の内側にある部分全体にわたって設けられているが、その一部のみが図示されている。内部プリミティブ領域７には、図３に示されるように、電源線３１と接地線３２とが設けられている。電源線３１は電源配線４に接続される。接地線３２は接地配線５に接続される。内部プリミティブ領域７には、固有の機能を有する機能ブロックである基本セル３３が配置される。それぞれの基本セル３３には、例えば、フリップフロップ、インバータなどの回路が収められている。
【００４５】
内部プリミティブ領域７のうち、電源配線４と接地配線５とが重なる部分には、電源ライン用容量セル３４が配置される。電源ライン用容量セル３４は、内部プリミティブ領域６のうち、電源配線４と接地配線５とが重なる部分の全てに設けられる。
【００４６】
それぞれの電源ライン用容量セル３４には、図４に示されているように、電源ライン用バイパスコンデンサ４１が収められている。電源ライン用バイパスコンデンサ４１は、電源配線４と接地配線５とに接続する。電源ライン用バイパスコンデンサ４１の構造についての説明は後述される。
【００４７】
また、図３に示されているように、内部プリミティブ領域７のうち基本セル３３と電源ライン用容量セル３４とが配置されない部分には、内部プリミティブ領域用容量セル３５が配置される。内部プリミティブ領域７には、図５に示されているように内部プリミティブ領域用バイパスコンデンサ５１が収められている。内部プリミティブ領域用容量セル３５は、内部プリミティブ領域７のうち、基本セル３３と、電源ライン用容量セル３４とが配置されない部分の全てに配置される。内部プリミティブ領域用バイパスコンデンサ５１の構造は後述される。
【００４８】
更に、ハードマクロ６、基本セル３３、Ｉ／Ｏ領域１に接続して配線８が設けられている。図１には、設けられる配線８の一部のみが図示されている。配線８により信号が伝達されて、所望の機能が実現される。
【００４９】
なお、第１の実施の形態の半導体装置において、バッファ用容量セル３、電源ライン用容量セル３４、内部プリミティブ領域用容量セル３５のうち、いずれか一又は二のものがない構造も可能である。
【００５０】
続いて、以下ではＩ／Ｏ領域用バイパスコンデンサ２３の構造が、図６から図９を参照しながら説明される。図６は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構造を示す平面図である。図７から図９は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構造を示す断面図である。
【００５１】
図７から図９に示されているように、Ｉ／Ｏ領域用バイパスコンデンサ２３は半導体基板７１上に形成されている。半導体基板７１の上には第１絶縁層７２が形成されている。第１絶縁層７２の上にはポリシリコン層７３が形成されている。ポリシリコン層７３はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５２】
ポリシリコン層７３の上には第２絶縁層７４が形成されている。第２絶縁層７４の上には第１配線層７５が形成されている。第１配線層７５はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。第１配線層７５の上には第３絶縁層７６が形成されている。第３絶縁層７６の上には第２配線層７７が形成されている。第２配線層７７は、Ｉ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５３】
第２配線層７７の上には第４絶縁層７８が形成されている。第４絶縁層７８の上には第３配線層７９が形成されている。第３配線層７９はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５４】
図７、図８に示されているように、Ｉ／Ｏ領域１のうちＩ／Ｏセル２の領域の電源線２４と接地線２５は、第２配線層７７と第３配線層７９により形成される。Ｉ／Ｏセル２の領域では、第２配線層７７と第３配線層７９はプラグ８６により接続される。一方、バッファ用容量セル３の領域では、電源線２４は第２配線層７７により形成される。第２配線層７７の電位は電源電位である。接地線２５は第３配線層７９により形成される。第３配線層７９の電位は、接地電位である。
【００５５】
また、図９に示されているように、第１配線層７５の一端にはプラグ８０が接続されている。プラグ８０にはランド８１が接続されている。ランド８１には、プラグ８２が接続されている。プラグ８２は、第３配線層７９に接続されている。第１配線層７３と、第３配線層７９は同電位になる。第１配線層７３は、電源電位となる。
【００５６】
また、図９に示されているように、ポリシリコン層７３の一端には、プラグ８３が接続されている。プラグ８３には、ランド８４が接続されている。ランド８４には、プラグ８５が接続されている。プラグ８５は、第２配線層７７に接続されている。ポリシリコン層７３と、第２配線層７７は同電位になる。ポリシリコン層７３は、電源電位となる。
【００５７】
第３配線層７９と第２配線層７７とは対向して容量を形成する。Ｉ／Ｏ領域用バイパスコンデンサ２３と接地線２５とが交差する部分においては、第３配線層７９は接地電位を供給する接地線２５と一体をなす。接地線２５と第２配線層７７との間の空間が容量として活用されることになる。
【００５８】
なお、本明細書において「対向する」とは２つの導体の位置関係を示す語である。「対向する」とは、その２つの導体の有する面のうち、他より面積が広い面同士が絶縁体を挟んで向かい合うことをいう。
【００５９】
また、第２配線層７７と第１配線層７５とは対向して容量を形成する。Ｉ／Ｏ領域用バイパスコンデンサ２３と電源線２４とが交差する部分において、第２配線層７７は電源電位を供給する電源線２４と一体をなしている。電源線２４と第１配線層７５との間の空間が容量として活用されることになる。同時に、電源線２４と第３配線層７９との間の空間も容量として活用されている。即ち、電源線２４の基板側の面と、基板と反対側の面の両方が容量として活用される。
【００６０】
また、第１配線層７５とポリシリコン層７３とは対向して容量を形成する。以上のように、Ｉ／Ｏ領域用バイパスコンデンサ２３は、ポリシリコン層７３と、第３配線層７９の間の空間が全て容量として活用される。
【００６１】
なお、Ｉ／Ｏ領域用バイパスコンデンサ２３に、更に、他の配線層が設けられて容量が形成されることも可能である。また、ポリシリコン層７３、第１配線層７５、第２配線層７７、第３配線層７９のいずれかが、容量として活用されない構成も可能である。
【００６２】
続いて、図４、図１０、図１１を参照しながら、電源ライン用バイパスコンデンサ４１の構造が説明される。電源ライン用バイパスコンデンサ４１は、コンタクト４２を含む。コンタクト４２は、電源配線４に接続されている。図１０に示されているように、コンタクト４２は、プラグ４２ａ、ランド４２ｂ、プラグ４２ｃにより構成されている。コンタクト４２は、第１ポリシリコン電極４３に接続されている。
【００６３】
第１ポリシリコン電極４３は、第１絶縁膜４４上に形成されている。第１絶縁膜４４は、半導体基板４５上に形成されている。第１ポリシリコン電極４３と接地配線５との間には、第２絶縁膜４６と第３絶縁膜４７とが挟まれている。第１ポリシリコン電極４３は、接地配線５と対向する。第１ポリシリコン電極４３と、接地配線５が対向する空間で容量が形成される。
【００６４】
第１ポリシリコン電極４３は、コンタクト４４から、基板表面に水平な方向で接地配線５の存在する側の方向に向かって延び、電源ライン用容量セル３４の境界３４ａに到達する。また、図４に示されているように、第１ポリシリコン電極４３のうち、接地配線５と対向する部分は、接地配線５の延びる方向と同一の方向に延び、電源ライン用容量セル３４の境界３４ｂに到達する。この構造により、第１ポリシリコン電極４３と接地配線５により形成される容量を大きくすることができる。
【００６５】
電源ライン用バイパスコンデンサ４１は、図１１に示されているように、更にコンタクト４８を含む。コンタクト４８は、接地配線５に接続されている。図１１に示されているように、コンタクト４８は、プラグ４８ａ、ランド４８ｂ、プラグ４８ｃにより構成されている。コンタクト４８は、第２ポリシリコン電極４９に接続されている。
【００６６】
第２ポリシリコン電極４９は、第１ポリシリコン電極４３と並設されている。第２ポリシリコン電極４９は、第１ポリシリコン電極４３と同様に、第１絶縁膜４４上に形成されている。第２ポリシリコン電極４９と電源配線４との間には、第２絶縁膜４６と第３絶縁膜４７とが挟まれている。第２ポリシリコン電極４９は、電源配線４と対向する。第２ポリシリコン電極４９と、電源配線４が対向する空間で容量が形成される。
【００６７】
第２ポリシリコン電極４９は、コンタクト４８から、基板表面に水平な方向で電源配線４の存在する側の方向に向かって延び、電源ライン用容量セル３４の境界３４ｃに到達する。
【００６８】
また、図４に示されているように、第２ポリシリコン電極４９のうち、電源配線４と対向する部分は、電源配線４の延びる方向と同一の方向に延び、電源ライン用容量セル３４の境界３４ｄに到達する。この構造により、第２ポリシリコン電極４９と電源配線４により形成される容量を大きくすることができる。
【００６９】
電源ライン用バイパスコンデンサ４１は、以上に述べられた構造を有しており、効果的に電源配線４と接地配線５のノイズを抑制する。半導体装置１０内部にある回路のノイズが抑制される。
【００７０】
なお、本実施の形態では、電源配線４と接地配線５とが、第２配線層により形成されているが、第１配線層により形成される構成も可能である。このとき、プラグ４２ａ、ランド４２ｂ、プラグ４８ａ、ランド４８ｂは形成されない。電源配線４と第１ポリシリコン電極４３とは、プラグ４２ｃにより接続される。接地配線５と第２ポリシリコン電極４９とは、プラグ４８ｃにより接続される。この構成により、電源ライン用バイパスコンデンサ４１の容量を更に大きくすることができる。
【００７１】
また、本実施の形態を、３層以上の配線層がある半導体装置に適用する場合には、電源配線４と接地配線５とは第２配線層でない配線により形成されることも可能である。
【００７２】
また、図１２から図１４に示されているように、コンタクト４２とコンタクト４８との間に配線８が通される構造も可能である。コンタクト４２とコンタクト４８との間に通された配線は配線８ａとして図示される。図１３に示されているように、配線８ａは、Ｆ−Ｆ’断面で、ランド４２ｂと並設される。加えて、図１４に示されているように、配線８ａは、Ｇ−Ｇ’断面で、ランド４８ｂと並設される。コンタクト４２とコンタクト４８との間に配線８ａが通されることにより、配線の自由度を向上することができる。
【００７３】
続いて、図５と、図１５から図１７を参照しながら内部プリミティブ領域用バイパスコンデンサ５１の構造が説明される。図１６に示されているように、内部プリミティブ領域用バイパスコンデンサ５１は、半導体基板５２の上に形成される。半導体基板５２の上には、ｎウエル５３とｐウエル５４とが形成されている。ｎウエル５３には、ｎ型半導体であるｎ型拡散層６２が形成されている。ｎ型拡散層６２には高濃度のドーピングがなされている。ｎ型拡散層６２はプラグ６３を介して電源線３１に接続されている。一方、ｐウエル５４には、ｐ型半導体であるｐ型拡散層６４が形成されている。ｐ型拡散層６４には高濃度のドーピングがなされている。ｐ型拡散層６４はプラグ６５を介して接地線３２に接続されている。
【００７４】
また、ｎウエル５３の上には、ゲート酸化膜５５が形成されている。また、ｐウエル５４の上には、ゲート酸化膜５６が形成されている。ｎウエル５３の表面のうちｎ型拡散層６２とゲート酸化膜５５とが形成されていない部分と、ｐウエル５４の表面のうちｐ型拡散層６４とゲート酸化膜５６とが形成されていない部分には、分離絶縁膜５７が形成されている。
【００７５】
ゲート絶縁膜５６上には第３ポリシリコン電極５８が形成される。第３ポリシリコン電極５８とｐウエル５４とは、ゲート絶縁膜５６を挟んで対向して容量を形成する。図５に示されているように、第３ポリシリコン電極５８とｐウエル５４とが対向する部分は矩形状である。第３ポリシリコン電極５８は、その矩形の一の隅から電源線３１の方向に延びる。第３ポリシリコン電極５８はｎウエル５３を横断する。図１５に示されているように、第３ポリシリコン電極５８のうちｎウエル５３を横断する部分は、分離絶縁膜５７上にある。
【００７６】
一方、ゲート絶縁膜５５上には第４ポリシリコン電極６０が形成されている。第４ポリシリコン電極６０とｎウエル５３とは、ゲート絶縁膜５５を挟んで対向して容量を形成する。図５に示されているように、第４ポリシリコン電極６０とｎウエル５３とが対向する部分は矩形状である。第４ポリシリコン電極６０は、その矩形の一の隅から接地線３２の方向に延びる。第４ポリシリコン電極６０はｐウエル５４を横断する。図１７に示されているように、第４ポリシリコン電極６０のうちｐウエル５４を横断する部分は分離絶縁膜５７上にある。
【００７７】
第３ポリシリコン電極５８、第４ポリシリコン電極６０の上には絶縁膜６６が形成される。第３ポリシリコン電極５８はプラグ５９を介して電源線３１に接続する。第４ポリシリコン電極６０はプラグ６１を介して接地線３２に接続する。
【００７８】
内部プリミティブ領域用バイパスコンデンサ５１は上記の構造を有しており、電源線３１と接地線３２に生じるノイズを減少する。内部プリミティブ領域７内にある回路のノイズが抑制される。
【００７９】
なお、本実施の形態において、ｎウエル５３とｐウエル５４との代わりに、高濃度の拡散層を使用することも可能である。この場合、ゲート酸化膜５５、５６の代わりに、酸化シリコン等の絶縁体を堆積した絶縁膜を使用する。
【００８０】
続いて、本発明による半導体装置をレイアウトする方法が、図１８を参照しながら、以下に述べられる。本発明による第１の実施の形態の半導体装置は、プログラムされたコンピュータによってレイアウトされる。
【００８１】
ステップＳ０１：
Ｉ／Ｏ領域１にＩ／Ｏセル２が配置される。Ｉ／Ｏ領域１にＩ／Ｏセル２が配置される態様が図１に示されている。ただし、図１には、配置されたＩ／Ｏセル２のうちの一部のみが図示されている。ステップＳ０１の後、ステップＳ０２が実行される。
【００８２】
ステップＳ０２：
Ｉ／Ｏ領域１のうち、Ｉ／Ｏセル２がない部分全てにバッファ用容量セル３が配置される（Ｓ０２）。図１には、配置されたバッファ用容量セル３のうちの一部のみが図示されている。
【００８３】
図２に示されているように、バッファ用容量セル３は、その周辺に配置されるＩ／Ｏセルの形状に応じて２種類のバッファ用容量セルからなる群から選ばれて配置される。バッファ用容量からなる群が含むバッファ用容量の数は２つ以外であることも可能である。バッファ用容量セル３ａとしては、Ｉ／Ｏセル２ａ、２ｂの形状に応じて比較的小さい矩形を有するバッファ用容量セルが選ばれている。バッファ用容量セル３ｂとしては、Ｉ／Ｏセル２ｂ、２ｃの形状に応じて比較的大きい矩形を有するバッファ用容量セルが選ばれている。ステップＳ０２の後、ステップＳ０３が実行される。
【００８４】
ステップＳ０３：
ハードマクロ６が配置される。ステップＳ０３の後、ステップＳ０４が実行される。
【００８５】
ステップＳ０４：
電源配線４と接地配線５が配置される。電源配線４と接地配線５により半導体装置１０の各部に電力が供給される。電源配線４と接地配線５はＩ／Ｏ領域１から半導体装置１０の内部に延びる。ハードマクロ６には、電源配線４と接地配線５の一部が接続される。電源配線４と接地配線５とは内部プリミティブ領域７を横断する。内部プリミティブ領域７内に設けられる回路に電源配線４と接地配線５とをそれぞれ接続するためである。ステップＳ０４の後、ステップＳ０５が実行される。
【００８６】
ステップＳ０５：
電源配線４及び接地配線５が配置された領域に重ねて、電源ライン用容量セル３４が配置される。電源ライン用容量セル３４は、電源配線４と接地配線５とに接続する電源ライン用バイパスコンデンサ４１を含む。電源ライン用バイパスコンデンサ４１は、前述したように、電源配線４と接地配線５と構造上干渉しない形状を有する。従って、電源配線４及び接地配線５が配置された領域に重ねて電源ライン用容量セル３４が配置することは可能である。なお、ステップＳ０５では、内部プリミティブ領域７と、電源配線４及び接地配線５が重なる領域には、電源ライン用容量セル３４が配置されることになる。このとき、内部プリミティブ領域７と電源配線４及び接地配線５とが重なる領域の全てに、電源ライン用容量セル３４が配置される。ステップＳ０５の後、ステップＳ０６が実行される。
【００８７】
ステップＳ０６：
内部プリミティブ領域７に基本セル３３が配置される。基本セル３３は、内部プリミティブ領域７のうち電源配線４及び接地配線５とが重ならないところ、即ち、電源ライン用容量セル３４がないところに配置される。基本セル３３は、所望の機能を実現するように配置される。ステップＳ０６の後、ステップＳ０７が実行される。
【００８８】
ステップＳ０７：
配線８の配置が行われる。配線８は、基本セル３３、Ｉ／Ｏ領域１、ハードマクロ６の間を、相互に必要に応じて接続する。これにより所望の機能が実現される。ステップＳ０７の後、ステップＳ０８が実行される。
【００８９】
ステップＳ０８：
内部プリミティブ領域７に、内部プリミティブセル用容量セル３６が配置される。内部プリミティブ領域用容量セル３６は、配線８と干渉しない構造を持っている。内部プリミティブ領域７のうち、基本セル３３及び電源ライン用容量セル３４のない部分は、内部プリミティブセル用容量セル３６により占められる。ステップＳ０８でレイアウトは完了する。
【００９０】
ステップＳ０１からステップＳ０８は、プログラムされたコンピュータにより実行される。
【００９１】
本発明による第１の実施の形態の半導体装置レイアウト方法は、バイパスコンデンサを矩形の領域であるセルに収め、そのセルを配置する。そのため、自動でのレイアウトが可能である。また、本発明による第１の実施の形態の半導体装置レイアウト方法は、Ｉ／Ｏ領域１のうちＩ／Ｏセル２のない部分には全てバッファ用容量セル３を配置する。そのため、Ｉ／Ｏ領域１に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。
【００９２】
更に、内部プリミティブ領域７のうち基本セル３３のない部分は、電源ライン用容量セル３４又は内部プリミティブ領域用容量セル３５のいずれかが配置される。そのため、内部プリミティブ領域７に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。更に、電源ライン用容量セル３４は、内部プリミティブ領域７と電源配線４及び接地配線５とが交差する部分に配置される。内部プリミティブ領域７のうち、基本セル３３の配置できない領域を有効に活用し、バイパスコンデンサを内部プリミティブ領域７に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。
【００９３】
なお、第１の実施の形態の半導体装置のレイアウト方法において、バッファ用容量セル３、電源ライン用容量セル３４、内部プリミティブ領域用容量セル３５のうち、いずれか一又は二のものが配置されないことも可能である。更に、ステップＳ０１からステップＳ０９は、本発明の目的を害さない程度にその順序を入れ替えることができる。
【００９４】
【発明の効果】
本発明の半導体装置は、空間を効率良く利用したバイパスコンデンサを有する。更に、本発明の半導体装置は、設計の自動化が容易な構造を有する。加えて、本発明の半導体装置のレイアウト方法は、バイパスコンデンサを有する半導体装置を簡便にレイアウトできる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の半導体装置の構成を示す平面図である。
【図２】図２は、Ｉ／Ｏ領域１の構成を示す平面図である。
【図３】図３は、内部プリミティブ領域７の構成を示す平面図である。
【図４】図４は、電源ライン用容量セル３４及び電源ライン用バイパスコンデンサ４１の構成を示す平面図である。
【図５】図５は、内部プリミティブ領域用容量セル３５及び内部プリミティブ領域用バイパスコンデンサ５１の構成を示す平面図である。
【図６】図６は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構成を示す平面図である。
【図７】図７は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＡ−Ａ’断面の構造を示す断面図である。
【図８】図８は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＢ−Ｂ’断面の構造を示す断面図である。
【図９】図９は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＣ−Ｃ’断面の構造を示す断面図である。
【図１０】図１０は、電源ライン用バイパスコンデンサ４１のＤ−Ｄ’断面の構造を示す断面図である。
【図１１】図１１は、電源ライン用バイパスコンデンサ４１のＥ−Ｅ’断面の構造を示す断面図である。
【図１２】図１２は、電源ライン用バイパスコンデンサ４１の他の構造を示す平面図である。
【図１３】図１３は、電源ライン用バイパスコンデンサ４１の他の構造のＦ−Ｆ’断面の構造を示す断面図である。
【図１４】図１４は、電源ライン用バイパスコンデンサ４１の他の構造のＧ−Ｇ’断面の構造を示す断面図である。
【図１５】図１５は、内部プリミティブ領域用バイパスコンデンサ５１のＨ−Ｈ’断面の構造を示す断面図である。
【図１６】図１６は、内部プリミティブ領域用バイパスコンデンサ５１のＩ−Ｉ’断面の構造を示す断面図である。
【図１７】図１７は、内部プリミティブ領域用バイパスコンデンサ５１のＪ−Ｊ’断面の構造を示す断面図である。
【図１８】本発明による第１の実施の形態の半導体装置レイアウト方法の処理を示すフローチャートである。
【図１９】従来の半導体装置レイアウト方法の処理を示すフローチャートである。
【図２０】従来の半導体装置の構造を示す平面図である。
【図２１】従来の半導体装置の構造を示す断面図である。
【符号の説明】
１：Ｉ／Ｏ領域
２：Ｉ／Ｏセル
３：バッファ用容量セル
４：電源配線
５：接地配線
７：内部プリミティブ領域
２０：半導体基板
２３：Ｉ／Ｏ領域用バイパスコンデンサ
２４：電源線
２５：接地線
３３：基本セル
３４：電源ライン用容量セル
３５：内部プリミティブ領域用容量セル
４１：電源ライン用バイパスコンデンサ
４３：第１ポリシリコン電極
４９：第２ポリシリコン電極
５１：内部プリミティブ領域用バイパスコンデンサ
５３：ｎウエル
５４：ｐウエル
５８：第３ポリシリコン電極
６０：第４ポリシリコン電極
７３：ポリシリコン層
７５：第１配線層
７７：第２配線層
７９：第３配線層
Ｓ０１〜Ｓ０８：ステップ
【発明の属する技術分野】
本発明は、半導体装置及び半導体装置のレイアウト方法に関するものであり、特に、バイパスコンデンサを有する半導体装置及びバイパスコンデンサを有する半導体装置のレイアウト方法に関するものである。
【０００２】
【従来の技術】
半導体装置を設計する際には、自動レイアウトシステムを用いたレイアウト方法が使用される。そのようなレイアウト方法が、公開特許公報（特開平１０−３４０９５９）に知られている。公知のそのレイアウト方法は、図１９に示されているように、まず、ハードマクロを配置する（Ｓ１０１）。このとき、回路接続情報４０１、セルライブラリ４０２、ハードマクロの端子、配線禁止、外形を含むハードマクロライブラリ４０３が、自動レイアウトシステムに入力される。
【０００３】
ハードマクロの配置（Ｓ１０１）後に、電源配線（Ｓ１０２）、回路接続情報に従いセルの自動配置（Ｓ１０３）、概略配線（Ｓ１０４）、詳細配線工程（Ｓ１０５）が行われ、レイアウトが完了する。公開特許公報（特開平１０−３４０９５９）には、ハードマクロの配置（Ｓ１０１）後に、ハードマクロ内の端子及び配線の削除、ハードマクロ端子の生成を行うレイアウト方法も知られている。
【０００４】
ところで、半導体装置には、ノイズの抑制を目的として、電源線と接地線との間にバイパスコンデンサが設けられることがある。このような場合、自動レイアウト後にバイパスコンデンサが手動で配置されていた。そのため、バイパスコンデンサの配置には多大な労力が必要となっていた。
【０００５】
多大な労力を必要とせずにバイパスコンデンサを配置する方法が開発されることが望まれる。
【０００６】
また、バイパスコンデンサを有する半導体装置が、公開特許公報（特開平１０−２８４６０５）に知られている。公知のそのバイパスコンデンサを有する半導体装置は、図２０に示されるように、セル列１０１ａ、１０１ｂ、１０１ｃを備えている。セル列１０１ａ、１０１ｂは、フィールドスルーセル１０２を含む。フィールドスルーセル１０２は、幅揃えセルともいわれる。その役割は、セル列１０１ａ、１０１ｂ、１０１ｃの幅をそろえることである。また、フィールドスルーセル１０２は、配線領域を確保することができる構成となっている。
【０００７】
図２１にフィールドスルーセル１０２の構造が示されている。図２１において、１０３は、シリコン基板、１０４はシリコン基板１０３上に形成された層間膜、１０５は層間膜１０４上に形成された第１電極、１０６はその誘電体膜１０４上に、第１電極１０５に対向するように形成され、それら第１電極１０５および誘電体膜１０７と共に容量を構成する第２電極である。１０８はその第２電極１０６上に形成された第１絶縁酸化膜、１０９は第１絶縁酸化膜１０９上に形成された第２絶縁酸化膜である。また、１１０は第２電極１０６にコンタクトホール１１１を介して第１層配線により接続された電源配線、１１２は第１電極１０５にコンタクトホール１１３を介して第１層配線により接続された接地配線である。
【０００８】
公知のそのバイパスコンデンサを有する半導体装置は、第１電極１０５と第２電極１０６との間の空間を容量として利用するものである。空間をより効率良く利用したバイパスコンデンサを有する半導体装置が望まれる。このとき、半導体装置に搭載されたバイパスコンデンサは、設計の自動化が容易な構造を有することが更に望まれる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、設計の自動化が容易な構造を有するバイパスコンデンサを備えた半導体装置を提供することにある。本発明の他の目的は、空間をより効率良く利用したバイパスコンデンサを有する半導体装置を提供することにある。本発明の更に他の目的は、本発明の更に他の目的は、バイパスコンデンサを有する半導体装置を簡便にレイアウトできるレイアウト方法を提供することにある。
【００１０】
【課題を解決するための手段】
その課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の複数の実施の形態のうちの、少なくとも１つの実施の形態を構成する技術的事項、特に、その実施の形態に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態の技術的事項に限定されて解釈されることを意味しない。
【００１１】
本発明の半導体装置は、半導体基板（２０）と、半導体基板（２０）に設けられた第１配線（４、２４）と、半導体基板に設けられた第２配線（５、２５）と、一又は複数の容量セル（３、３４、３５）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。バイパスコンデンサを含みながら、自動レイアウト法によりレイアウトが可能な半導体装置が提供される。
【００１２】
容量セル（３４）のそれぞれは、半導体基板（２０）の表面に垂直な方向からみたとき、第１配線（４）と第２配線（５）とに重ねて配置されることが望ましい。半導体装置のうち、第１配線（４）と第２配線（５）のある空間が有効に利用される。
【００１３】
本発明の半導体装置は、半導体基板（２０）と、半導体基板（２０）に設けられた、所定の機能を有する機能領域（１、７）と、第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とを具備する。機能領域（１、７）は、回路を含んだ回路セル（２、３３）と、一又は複数の容量セル（３、３４、３５）とを含む。第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とは、電源電位と接地電位とを機能領域（１、７）に供給する。容量セル（３、３４、３５）のそれぞれは、第１配線（２４又は２５、４）と第２配線（２５又は２４、５）とを、電気的に接続するバイパスコンデンサ（２３、４１、５１）を具備し、回路セル（２、３３）がない領域に配置される。バイパスコンデンサを含みながら、自動レイアウト法によりレイアウトが可能である。
【００１４】
機能領域（１、７）のうち、回路セル（２、３３）がある部分以外の全ての部分は、容量セル（３、３４、３５）により占められることが望ましい。容量のより大きなバイパスコンデンサが半導体装置に内蔵される。
【００１５】
また、第１配線（４）と第２配線（５）とは、半導体基板（２０）の表面に垂直からみたとき、機能領域（７）と直交し、機能領域（７）が第１配線（４）と第２配線（５）と重なる領域に、容量セル（３４）が配置されることがある。機能領域（７）のうち、基本セル（３３）として利用できない部分をバイパスコンデンサとして活用できる。
【００１６】
また、容量セル（３ａ、３ｂ）のそれぞれは、互いに異なる形状である複数の容量セルからなる群のうちから、回路セル（２ａ、２ｂ、２ｃ）の形状に応じて選ばれることがある。回路セル（２ａ、２ｂ、２ｃ）の形状に応じて、より大きなバイパスコンデンサが配置される。
【００１７】
また、バイパスコンデンサ（２３、４１）は、第１配線（４、２４又は２５）に電気的に接続された第１電極（４３、７７又は７５若しくは７９）を含むことがある。このとき、第１電極（４３、７７又は７５若しくは７９）は、第２配線（５、２５又は２４）に対向する。第２配線（５、２５又は２４）と、第１電極（４３、７７又は７５若しくは７９）の間に容量が形成される。
【００１８】
また、第１電極（７５、７９）は、第１配線（２５）と接続された２つの電極（７５、７９）を具備することがある。このとき、２つの電極（７５、７９）のうちの一の電極（７５）は、第２配線（２４）の有する面のうち、半導体基板（２０）の側の面に対向する。２つの電極（７５、７９）のうちの他の電極（７９）は、第２配線（２４）の有する面のうち半導体基板（２０）と反対側の面に対向する。第２配線（２４）の有する２つの面が容量として活用される。
【００１９】
また、バイパスコンデンサ（４１）は、一又は複数の第２電極（７５、７３）を更に含むことがある。第２電極（７５、７３）のそれぞれは、第２配線（２５、２４）と電気的に接続し、第２電極（７５、７３）のうちの少なくとも一の第２電極（７５、７３）は、第１電極（７７、７５）に対向する。第１電極（７７、７５）の有する面のうち、第２配線（２５、２４）と対向しない面が容量として活用される。
【００２０】
また、バイパスコンデンサ（４１）は、一又は複数の第３電極（７３）を更に含むことがある。第３電極（７３）は、前記第１配線（２４）に接続し、第３電極（７３）のそれぞれは、第２電極（７５）のうちの一の第２電極（７５）に対向する。第２電極（７５）と第３電極（７３）の間の空間が容量として活用される。
【００２１】
また、機能領域（１、７）は、Ｉ／Ｏ領域（１）であり、回路セル（２、３３）は、半導体装置の外部と信号の入出力をするＩ／Ｏセル（２）であることがある。Ｉ／Ｏセル（２）にバイパスコンデンサが備えられ、Ｉ／Ｏセル（２）のノイズが減少する。
【００２２】
また、第１電極（４３）のうち、第１電極（４３）と第２配線（５）とが対向する部分は、第２配線（５）の延びる方向と同一の方向に延びることが望ましい。第１電極（４３）と第２配線（５）の間で形成される容量が大きくなる。
【００２３】
また、バイパスコンデンサ（４１）は、第２配線（５）に電気的に接続された第４電極（４９）を更に含むことがある。この時、第４電極（４９）は、第１配線（４）に対向する。第１配線（４）と第４配線（４９）の間に容量が形成される。
【００２４】
また、第４電極（４９）のうち、第４電極（４９）と第１配線（４）とが対向する部分は、第１配線（４）の延びる方向と同一の方向に延びることが望ましい。第４電極（４３）と第２配線（５）の間で形成される容量が大きくなる。
【００２５】
また、バイパスコンデンサ（４１）は、第１電極（４３）と第１配線（４）とを接続する第１接続部（４２）と、第４電極（４９）と第２配線（５）とを接続する第２接続部（４８）とを更に含むことがある。このとき、第１接続部（４２）は、第１配線（４）から、半導体基板（４５）の深さ方向に延び、第２接続部（４８）は、第２配線（５）から、半導体基板（４５）の深さ方向に延びる。加えて、第１接続部（４２）と、第２接続部（４８）の間に、第３配線（８、８ａ）が通される。内部プリミティブ領域（７）内の配線の自由度を向上することができる。
【００２６】
また、半導体基板（２０）の表面のうち機能領域（７）に含まれる部分（５２）に第１導電型を有する第１拡散層（５４）が形成されることがある。このとき、バイパスコンデンサ（５１）は、第１配線（３１）に接続された第５電極（５８）を含み、第１半導体領域（５４）と第５電極（５８）とは、互いに対向する。半導体基板（５２）と第５電極（５８）の間の空間に容量が形成される。
【００２７】
また、半導体基板（２０）の表面のうち機能領域に含まれる部分（５２）に第１導電型とは異なる第２導電型である第２拡散層（５３）が形成されることがある。このとき、バイパスコンデンサ（５１）は、第２配線（３２）に接続された第６電極（６０）を更に含み、第２半導体領域（５３）と第６電極（６０）とが対向する。更に、半導体基板（５２）と、第６電極（６０）の間の空間に容量が形成される。
【００２８】
また、第１配線（３１）と、第２配線（３２）とは、半導体基板（５２）表面に平行な第１方向に延びることがある。このとき、第１半導体領域（５４）と、第２半導体領域（５３）とは、並設され、かつ、第１配線（３１）と第２配線（３２）との間に設けられる。第５電極（５８）は、第１配線（３１）から、半導体基板（５２）表面に平行で前記第１方向に垂直な方向に伸びて第２半導体領域（５３）を横断し、かつ、第１拡散層（５４）と対向する部分で前記第１方向に延びる。半導体基板（５２）と第５電極（５８）の間の空間に形成される容量が大きくなる。
【００２９】
第６電極（６０）は、第２配線（３２）から、半導体基板（５２）表面に平行で前記第１方向に垂直な方向に伸びて第１半導体領域（５４）を横断し、かつ、第２拡散層（５３）と対向する部分で前記第１方向に延びることがある。半導体基板（５２）と第６電極（６０）の間の空間に形成される容量が大きくなる。
【００３０】
また、機能領域（１、７）は、内部プリミティブ領域（７）であり、回路セル（２、３３）は、所定の回路が収められる領域を示す基本セル（３３）であることがある。内部プリミティブ領域のノイズが低減される。
【００３１】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）と、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。本発明の半導体装置のレイアウト方法は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置する。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３２】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、半導体基板（２０）上に設けられた機能領域（１、７）に回路セル（２、３３）を配置すること（Ｓ０１）を具備する。ここで、回路セル（２、３３）は、回路が収められる領域を示すセルである。更に、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）を具備する。ここで、第１配線（４）と第２配線（５）とは、前記回路に電源電位と接地電位を供給する。更に、機能領域（１、７）のうち、回路セル（２、４４）の存在しない領域に、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、電源配線（４）と接地配線（５）とに電気的に接続するバイパスコンデンサ（２３、４１、５１）が収められる領域を示すセルである。本発明の半導体装置のレイアウト方法は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置する。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３３】
容量セル（３、３４、３５）を配置する（Ｓ０２、Ｓ０５、Ｓ０８）ことは、容量セル（３４）を第１配線（４）と第２配線（５）とに重ねて配置すること（Ｓ０５）を含むのが望ましい。機能領域（７）のうち、基本セル（３３）の配置できない領域を有効に活用し、機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３４】
容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）は、機能領域（１、７）のうち回路セル（２、３３）の存在しない領域全てに、容量セル（３、３４、３５）を配置することを含む。機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３５】
前記容量セル（３）は、回路セル（２）の形状に応じて、それぞれ異なる形状を有する複数の容量セルからなる群のうちから選ばれる。回路セル（２）の形状に応じ、それに最適な容量セルの形状を選ぶことにより、機能領域（７）に配置されるバイパスコンデンサ（４１、５１）の容量の合計をより大きくすることができる。
【００３６】
また、本発明の半導体装置レイアウト方法は、プログラムされたコンピュータによって半導体装置をレイアウトする方法である。本発明の半導体装置レイアウト方法は、Ｉ／Ｏ領域（１）にＩ／Ｏセル（２）を配置すること（Ｓ０１）と、Ｉ／Ｏ領域（１）のうち、Ｉ／Ｏセル（２）のない部分に第１容量セル（３）を配置すること（Ｓ０２）とを具備する。ここで、第１容量セル（２）は、第１バイパスコンデンサ（２３）が収められる領域を示すセルである。更に、電源配線（４）と接地配線（５）とを配置すること（Ｓ０４）を具備する。ここで、電源配線（４）と接地配線（５）とは、第１バイパスコンデンサ（２３）に電気的に接続する。更に、電源配線（４）及び接地配線（５）と、内部プリミティブ領域（７）とが重なる領域に第２容量セル（３４）を配置すること（Ｓ０５）を具備する。第２容量セル（３４）は、第２バイパスコンデンサ（４１）が収められる領域を示すセルである。更に、内部プリミティブ領域（７）に、基本セル（３３）を配置すること（Ｓ０６）を具備する。基本セル（３３）は、所定の回路が収められる領域を示すセルである。更に、内部プリミティブ領域（７）のうち、基本セル（３３）及び第２容量セル（３４）がない領域に、第３容量セル（３５）を配置すること（Ｓ０８）とを具備する。第３容量セル（３５）は、第３バイパスコンデンサ（５１）が収められる領域を示すセルである。
【００３７】
また、本発明のプログラムを記録した記録媒体は、コンピュータによって半導体装置をレイアウトするためのプログラムを記録した記録媒体である。本発明のプログラムを記録した記録媒体は、半導体基板（２０）に第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）と、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。容量セル（３、３４、３５）のそれぞれは、第１配線（４）と第２配線（５）とを電気的に接続するバイパスコンデンサ（２３、４１、５１）を含む。本発明の記録媒体は、バイパスコンデンサ（２３、４１、５１）がセル（３、３４、３５）に収められ、そのセルを配置するプログラムが記録されている。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３８】
本発明のプログラムを記録した記録媒体は、コンピュータによって半導体装置をレイアウトするためのプログラムを記録した記録媒体である。本発明のプログラムを記録した記録媒体は、半導体基板（２０）に設けられた機能領域（１、７）に回路セル（２、３３）を配置すること（Ｓ０２、Ｓ０６）を具備する。ここで、回路セル（２、３３）は、回路が収められる領域を示すセルである。更に、半導体基板（２０）に、第１配線（４）と第２配線（５）とを配置すること（Ｓ０４）を具備する。第１配線（４）と第２配線（５）とは、前記回路に電源電位と接地電位を供給する。更に、機能領域（１、７）のうち、回路セル（２、３３）の存在しない領域に、一又は複数の容量セル（３、３４、３５）を配置すること（Ｓ０２、Ｓ０５、Ｓ０８）とを具備する。ここで、容量セル（３、３４、３５）のそれぞれは、電源配線（４）と接地配線（５）とに接続するバイパスコンデンサ（２３、４１、５１）が収められる領域を示すセルである。本発明のプログラムを記録した記録媒体は、バイパスコンデンサ（２３、４１、５１）がセルに収められ、そのセルを半導体装置（２０）に配置するプログラムが記録されている。そのため、バイパスコンデンサを有する半導体装置を自動でレイアウトすることが可能である。
【００３９】
【発明の実施の形態】
図面に一致対応して、本発明による半導体装置の第１の実施の形態は、半導体基板を備えている。その半導体基板２０の上には、図１に示されているように、Ｉ／Ｏ領域が設けられている。Ｉ／Ｏ領域１には、Ｉ／Ｏセル２が設けられている。ただし、図１には、配置されたＩ／Ｏセル２のうちの一部のみが図示されている。図２に示されているように、Ｉ／Ｏセル２は入出力バッファ２１とパッド２２が設けられる領域である。
【００４０】
Ｉ／Ｏ領域１には、更に、バッファ用容量セル３が設けられている。バッファ用容量セル３はＩ／Ｏ領域用バイパスコンデンサ２３が設けられる領域である。Ｉ／Ｏ領域１のうち、Ｉ／Ｏセル２がない部分全てにバッファ用容量セル３が配置されている。ただし、図１には配置されたバッファ用容量セル３のうちの一部のみが図示されている。Ｉ／Ｏ領域用バイパスコンデンサ２３の構造についての説明は後述される。
【００４１】
Ｉ／Ｏ領域１には、電源線２４と接地線２５とが設けられている。電源線２４と接地線２５とは、Ｉ／Ｏセル２、バッファ用容量セル３を横断して配置される。電源線２４と接地線２５とは、Ｉ／Ｏセル２の中にある入出力バッファ２１に電力を供給する。また、電源線２４と接地線２５とは、バッファ用容量セル３の中にあるバイパスコンデンサ２３に接続される。
【００４２】
Ｉ／Ｏ領域１から電源配線４と接地配線５とが半導体装置１０の内部に伸展する。また、電源配線４と接地配線５とはＩ／Ｏ領域１の内側に接して半導体チップ２０の内部を巻回する。電源配線４と接地配線５により、半導体装置１０の各部に電力が供給される。電源配線４と接地配線５とに重ねて、電源ライン用容量セル３４が設けられている。電源ライン用容量セル３４は、電源配線４と接地配線５とが配置された部分全てに配置されるが、図ではその一部のみしか示されていない。
【００４３】
電源配線４と接地配線５に接続して、ハードマクロ６が設けられている。ハードマクロ６は、ある機能を有する大規模な回路が収められる領域である。例えば、ハードマクロ６には、ＲＡＭ、ＲＯＭ、演算器が収められる。電源配線４と接地配線５とは、ハードマクロ６の周囲を巻回する。電源ライン用容量セル３４は、電源配線４と接地配線５のうちハードマクロ６の周囲を巻回する部分にも重ねて配置される。
【００４４】
電源配線４と接地配線５は、更に、内部プリミティブ領域７を横断する。内部プリミティブ領域７は、半導体装置１０のうちＩ／Ｏ領域の内側にある部分全体にわたって設けられているが、その一部のみが図示されている。内部プリミティブ領域７には、図３に示されるように、電源線３１と接地線３２とが設けられている。電源線３１は電源配線４に接続される。接地線３２は接地配線５に接続される。内部プリミティブ領域７には、固有の機能を有する機能ブロックである基本セル３３が配置される。それぞれの基本セル３３には、例えば、フリップフロップ、インバータなどの回路が収められている。
【００４５】
内部プリミティブ領域７のうち、電源配線４と接地配線５とが重なる部分には、電源ライン用容量セル３４が配置される。電源ライン用容量セル３４は、内部プリミティブ領域６のうち、電源配線４と接地配線５とが重なる部分の全てに設けられる。
【００４６】
それぞれの電源ライン用容量セル３４には、図４に示されているように、電源ライン用バイパスコンデンサ４１が収められている。電源ライン用バイパスコンデンサ４１は、電源配線４と接地配線５とに接続する。電源ライン用バイパスコンデンサ４１の構造についての説明は後述される。
【００４７】
また、図３に示されているように、内部プリミティブ領域７のうち基本セル３３と電源ライン用容量セル３４とが配置されない部分には、内部プリミティブ領域用容量セル３５が配置される。内部プリミティブ領域７には、図５に示されているように内部プリミティブ領域用バイパスコンデンサ５１が収められている。内部プリミティブ領域用容量セル３５は、内部プリミティブ領域７のうち、基本セル３３と、電源ライン用容量セル３４とが配置されない部分の全てに配置される。内部プリミティブ領域用バイパスコンデンサ５１の構造は後述される。
【００４８】
更に、ハードマクロ６、基本セル３３、Ｉ／Ｏ領域１に接続して配線８が設けられている。図１には、設けられる配線８の一部のみが図示されている。配線８により信号が伝達されて、所望の機能が実現される。
【００４９】
なお、第１の実施の形態の半導体装置において、バッファ用容量セル３、電源ライン用容量セル３４、内部プリミティブ領域用容量セル３５のうち、いずれか一又は二のものがない構造も可能である。
【００５０】
続いて、以下ではＩ／Ｏ領域用バイパスコンデンサ２３の構造が、図６から図９を参照しながら説明される。図６は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構造を示す平面図である。図７から図９は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構造を示す断面図である。
【００５１】
図７から図９に示されているように、Ｉ／Ｏ領域用バイパスコンデンサ２３は半導体基板７１上に形成されている。半導体基板７１の上には第１絶縁層７２が形成されている。第１絶縁層７２の上にはポリシリコン層７３が形成されている。ポリシリコン層７３はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５２】
ポリシリコン層７３の上には第２絶縁層７４が形成されている。第２絶縁層７４の上には第１配線層７５が形成されている。第１配線層７５はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。第１配線層７５の上には第３絶縁層７６が形成されている。第３絶縁層７６の上には第２配線層７７が形成されている。第２配線層７７は、Ｉ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５３】
第２配線層７７の上には第４絶縁層７８が形成されている。第４絶縁層７８の上には第３配線層７９が形成されている。第３配線層７９はＩ／Ｏ領域用バイパスコンデンサ２３の電極のうちの一の電極になる。
【００５４】
図７、図８に示されているように、Ｉ／Ｏ領域１のうちＩ／Ｏセル２の領域の電源線２４と接地線２５は、第２配線層７７と第３配線層７９により形成される。Ｉ／Ｏセル２の領域では、第２配線層７７と第３配線層７９はプラグ８６により接続される。一方、バッファ用容量セル３の領域では、電源線２４は第２配線層７７により形成される。第２配線層７７の電位は電源電位である。接地線２５は第３配線層７９により形成される。第３配線層７９の電位は、接地電位である。
【００５５】
また、図９に示されているように、第１配線層７５の一端にはプラグ８０が接続されている。プラグ８０にはランド８１が接続されている。ランド８１には、プラグ８２が接続されている。プラグ８２は、第３配線層７９に接続されている。第１配線層７３と、第３配線層７９は同電位になる。第１配線層７３は、電源電位となる。
【００５６】
また、図９に示されているように、ポリシリコン層７３の一端には、プラグ８３が接続されている。プラグ８３には、ランド８４が接続されている。ランド８４には、プラグ８５が接続されている。プラグ８５は、第２配線層７７に接続されている。ポリシリコン層７３と、第２配線層７７は同電位になる。ポリシリコン層７３は、電源電位となる。
【００５７】
第３配線層７９と第２配線層７７とは対向して容量を形成する。Ｉ／Ｏ領域用バイパスコンデンサ２３と接地線２５とが交差する部分においては、第３配線層７９は接地電位を供給する接地線２５と一体をなす。接地線２５と第２配線層７７との間の空間が容量として活用されることになる。
【００５８】
なお、本明細書において「対向する」とは２つの導体の位置関係を示す語である。「対向する」とは、その２つの導体の有する面のうち、他より面積が広い面同士が絶縁体を挟んで向かい合うことをいう。
【００５９】
また、第２配線層７７と第１配線層７５とは対向して容量を形成する。Ｉ／Ｏ領域用バイパスコンデンサ２３と電源線２４とが交差する部分において、第２配線層７７は電源電位を供給する電源線２４と一体をなしている。電源線２４と第１配線層７５との間の空間が容量として活用されることになる。同時に、電源線２４と第３配線層７９との間の空間も容量として活用されている。即ち、電源線２４の基板側の面と、基板と反対側の面の両方が容量として活用される。
【００６０】
また、第１配線層７５とポリシリコン層７３とは対向して容量を形成する。以上のように、Ｉ／Ｏ領域用バイパスコンデンサ２３は、ポリシリコン層７３と、第３配線層７９の間の空間が全て容量として活用される。
【００６１】
なお、Ｉ／Ｏ領域用バイパスコンデンサ２３に、更に、他の配線層が設けられて容量が形成されることも可能である。また、ポリシリコン層７３、第１配線層７５、第２配線層７７、第３配線層７９のいずれかが、容量として活用されない構成も可能である。
【００６２】
続いて、図４、図１０、図１１を参照しながら、電源ライン用バイパスコンデンサ４１の構造が説明される。電源ライン用バイパスコンデンサ４１は、コンタクト４２を含む。コンタクト４２は、電源配線４に接続されている。図１０に示されているように、コンタクト４２は、プラグ４２ａ、ランド４２ｂ、プラグ４２ｃにより構成されている。コンタクト４２は、第１ポリシリコン電極４３に接続されている。
【００６３】
第１ポリシリコン電極４３は、第１絶縁膜４４上に形成されている。第１絶縁膜４４は、半導体基板４５上に形成されている。第１ポリシリコン電極４３と接地配線５との間には、第２絶縁膜４６と第３絶縁膜４７とが挟まれている。第１ポリシリコン電極４３は、接地配線５と対向する。第１ポリシリコン電極４３と、接地配線５が対向する空間で容量が形成される。
【００６４】
第１ポリシリコン電極４３は、コンタクト４４から、基板表面に水平な方向で接地配線５の存在する側の方向に向かって延び、電源ライン用容量セル３４の境界３４ａに到達する。また、図４に示されているように、第１ポリシリコン電極４３のうち、接地配線５と対向する部分は、接地配線５の延びる方向と同一の方向に延び、電源ライン用容量セル３４の境界３４ｂに到達する。この構造により、第１ポリシリコン電極４３と接地配線５により形成される容量を大きくすることができる。
【００６５】
電源ライン用バイパスコンデンサ４１は、図１１に示されているように、更にコンタクト４８を含む。コンタクト４８は、接地配線５に接続されている。図１１に示されているように、コンタクト４８は、プラグ４８ａ、ランド４８ｂ、プラグ４８ｃにより構成されている。コンタクト４８は、第２ポリシリコン電極４９に接続されている。
【００６６】
第２ポリシリコン電極４９は、第１ポリシリコン電極４３と並設されている。第２ポリシリコン電極４９は、第１ポリシリコン電極４３と同様に、第１絶縁膜４４上に形成されている。第２ポリシリコン電極４９と電源配線４との間には、第２絶縁膜４６と第３絶縁膜４７とが挟まれている。第２ポリシリコン電極４９は、電源配線４と対向する。第２ポリシリコン電極４９と、電源配線４が対向する空間で容量が形成される。
【００６７】
第２ポリシリコン電極４９は、コンタクト４８から、基板表面に水平な方向で電源配線４の存在する側の方向に向かって延び、電源ライン用容量セル３４の境界３４ｃに到達する。
【００６８】
また、図４に示されているように、第２ポリシリコン電極４９のうち、電源配線４と対向する部分は、電源配線４の延びる方向と同一の方向に延び、電源ライン用容量セル３４の境界３４ｄに到達する。この構造により、第２ポリシリコン電極４９と電源配線４により形成される容量を大きくすることができる。
【００６９】
電源ライン用バイパスコンデンサ４１は、以上に述べられた構造を有しており、効果的に電源配線４と接地配線５のノイズを抑制する。半導体装置１０内部にある回路のノイズが抑制される。
【００７０】
なお、本実施の形態では、電源配線４と接地配線５とが、第２配線層により形成されているが、第１配線層により形成される構成も可能である。このとき、プラグ４２ａ、ランド４２ｂ、プラグ４８ａ、ランド４８ｂは形成されない。電源配線４と第１ポリシリコン電極４３とは、プラグ４２ｃにより接続される。接地配線５と第２ポリシリコン電極４９とは、プラグ４８ｃにより接続される。この構成により、電源ライン用バイパスコンデンサ４１の容量を更に大きくすることができる。
【００７１】
また、本実施の形態を、３層以上の配線層がある半導体装置に適用する場合には、電源配線４と接地配線５とは第２配線層でない配線により形成されることも可能である。
【００７２】
また、図１２から図１４に示されているように、コンタクト４２とコンタクト４８との間に配線８が通される構造も可能である。コンタクト４２とコンタクト４８との間に通された配線は配線８ａとして図示される。図１３に示されているように、配線８ａは、Ｆ−Ｆ’断面で、ランド４２ｂと並設される。加えて、図１４に示されているように、配線８ａは、Ｇ−Ｇ’断面で、ランド４８ｂと並設される。コンタクト４２とコンタクト４８との間に配線８ａが通されることにより、配線の自由度を向上することができる。
【００７３】
続いて、図５と、図１５から図１７を参照しながら内部プリミティブ領域用バイパスコンデンサ５１の構造が説明される。図１６に示されているように、内部プリミティブ領域用バイパスコンデンサ５１は、半導体基板５２の上に形成される。半導体基板５２の上には、ｎウエル５３とｐウエル５４とが形成されている。ｎウエル５３には、ｎ型半導体であるｎ型拡散層６２が形成されている。ｎ型拡散層６２には高濃度のドーピングがなされている。ｎ型拡散層６２はプラグ６３を介して電源線３１に接続されている。一方、ｐウエル５４には、ｐ型半導体であるｐ型拡散層６４が形成されている。ｐ型拡散層６４には高濃度のドーピングがなされている。ｐ型拡散層６４はプラグ６５を介して接地線３２に接続されている。
【００７４】
また、ｎウエル５３の上には、ゲート酸化膜５５が形成されている。また、ｐウエル５４の上には、ゲート酸化膜５６が形成されている。ｎウエル５３の表面のうちｎ型拡散層６２とゲート酸化膜５５とが形成されていない部分と、ｐウエル５４の表面のうちｐ型拡散層６４とゲート酸化膜５６とが形成されていない部分には、分離絶縁膜５７が形成されている。
【００７５】
ゲート絶縁膜５６上には第３ポリシリコン電極５８が形成される。第３ポリシリコン電極５８とｐウエル５４とは、ゲート絶縁膜５６を挟んで対向して容量を形成する。図５に示されているように、第３ポリシリコン電極５８とｐウエル５４とが対向する部分は矩形状である。第３ポリシリコン電極５８は、その矩形の一の隅から電源線３１の方向に延びる。第３ポリシリコン電極５８はｎウエル５３を横断する。図１５に示されているように、第３ポリシリコン電極５８のうちｎウエル５３を横断する部分は、分離絶縁膜５７上にある。
【００７６】
一方、ゲート絶縁膜５５上には第４ポリシリコン電極６０が形成されている。第４ポリシリコン電極６０とｎウエル５３とは、ゲート絶縁膜５５を挟んで対向して容量を形成する。図５に示されているように、第４ポリシリコン電極６０とｎウエル５３とが対向する部分は矩形状である。第４ポリシリコン電極６０は、その矩形の一の隅から接地線３２の方向に延びる。第４ポリシリコン電極６０はｐウエル５４を横断する。図１７に示されているように、第４ポリシリコン電極６０のうちｐウエル５４を横断する部分は分離絶縁膜５７上にある。
【００７７】
第３ポリシリコン電極５８、第４ポリシリコン電極６０の上には絶縁膜６６が形成される。第３ポリシリコン電極５８はプラグ５９を介して電源線３１に接続する。第４ポリシリコン電極６０はプラグ６１を介して接地線３２に接続する。
【００７８】
内部プリミティブ領域用バイパスコンデンサ５１は上記の構造を有しており、電源線３１と接地線３２に生じるノイズを減少する。内部プリミティブ領域７内にある回路のノイズが抑制される。
【００７９】
なお、本実施の形態において、ｎウエル５３とｐウエル５４との代わりに、高濃度の拡散層を使用することも可能である。この場合、ゲート酸化膜５５、５６の代わりに、酸化シリコン等の絶縁体を堆積した絶縁膜を使用する。
【００８０】
続いて、本発明による半導体装置をレイアウトする方法が、図１８を参照しながら、以下に述べられる。本発明による第１の実施の形態の半導体装置は、プログラムされたコンピュータによってレイアウトされる。
【００８１】
ステップＳ０１：
Ｉ／Ｏ領域１にＩ／Ｏセル２が配置される。Ｉ／Ｏ領域１にＩ／Ｏセル２が配置される態様が図１に示されている。ただし、図１には、配置されたＩ／Ｏセル２のうちの一部のみが図示されている。ステップＳ０１の後、ステップＳ０２が実行される。
【００８２】
ステップＳ０２：
Ｉ／Ｏ領域１のうち、Ｉ／Ｏセル２がない部分全てにバッファ用容量セル３が配置される（Ｓ０２）。図１には、配置されたバッファ用容量セル３のうちの一部のみが図示されている。
【００８３】
図２に示されているように、バッファ用容量セル３は、その周辺に配置されるＩ／Ｏセルの形状に応じて２種類のバッファ用容量セルからなる群から選ばれて配置される。バッファ用容量からなる群が含むバッファ用容量の数は２つ以外であることも可能である。バッファ用容量セル３ａとしては、Ｉ／Ｏセル２ａ、２ｂの形状に応じて比較的小さい矩形を有するバッファ用容量セルが選ばれている。バッファ用容量セル３ｂとしては、Ｉ／Ｏセル２ｂ、２ｃの形状に応じて比較的大きい矩形を有するバッファ用容量セルが選ばれている。ステップＳ０２の後、ステップＳ０３が実行される。
【００８４】
ステップＳ０３：
ハードマクロ６が配置される。ステップＳ０３の後、ステップＳ０４が実行される。
【００８５】
ステップＳ０４：
電源配線４と接地配線５が配置される。電源配線４と接地配線５により半導体装置１０の各部に電力が供給される。電源配線４と接地配線５はＩ／Ｏ領域１から半導体装置１０の内部に延びる。ハードマクロ６には、電源配線４と接地配線５の一部が接続される。電源配線４と接地配線５とは内部プリミティブ領域７を横断する。内部プリミティブ領域７内に設けられる回路に電源配線４と接地配線５とをそれぞれ接続するためである。ステップＳ０４の後、ステップＳ０５が実行される。
【００８６】
ステップＳ０５：
電源配線４及び接地配線５が配置された領域に重ねて、電源ライン用容量セル３４が配置される。電源ライン用容量セル３４は、電源配線４と接地配線５とに接続する電源ライン用バイパスコンデンサ４１を含む。電源ライン用バイパスコンデンサ４１は、前述したように、電源配線４と接地配線５と構造上干渉しない形状を有する。従って、電源配線４及び接地配線５が配置された領域に重ねて電源ライン用容量セル３４が配置することは可能である。なお、ステップＳ０５では、内部プリミティブ領域７と、電源配線４及び接地配線５が重なる領域には、電源ライン用容量セル３４が配置されることになる。このとき、内部プリミティブ領域７と電源配線４及び接地配線５とが重なる領域の全てに、電源ライン用容量セル３４が配置される。ステップＳ０５の後、ステップＳ０６が実行される。
【００８７】
ステップＳ０６：
内部プリミティブ領域７に基本セル３３が配置される。基本セル３３は、内部プリミティブ領域７のうち電源配線４及び接地配線５とが重ならないところ、即ち、電源ライン用容量セル３４がないところに配置される。基本セル３３は、所望の機能を実現するように配置される。ステップＳ０６の後、ステップＳ０７が実行される。
【００８８】
ステップＳ０７：
配線８の配置が行われる。配線８は、基本セル３３、Ｉ／Ｏ領域１、ハードマクロ６の間を、相互に必要に応じて接続する。これにより所望の機能が実現される。ステップＳ０７の後、ステップＳ０８が実行される。
【００８９】
ステップＳ０８：
内部プリミティブ領域７に、内部プリミティブセル用容量セル３６が配置される。内部プリミティブ領域用容量セル３６は、配線８と干渉しない構造を持っている。内部プリミティブ領域７のうち、基本セル３３及び電源ライン用容量セル３４のない部分は、内部プリミティブセル用容量セル３６により占められる。ステップＳ０８でレイアウトは完了する。
【００９０】
ステップＳ０１からステップＳ０８は、プログラムされたコンピュータにより実行される。
【００９１】
本発明による第１の実施の形態の半導体装置レイアウト方法は、バイパスコンデンサを矩形の領域であるセルに収め、そのセルを配置する。そのため、自動でのレイアウトが可能である。また、本発明による第１の実施の形態の半導体装置レイアウト方法は、Ｉ／Ｏ領域１のうちＩ／Ｏセル２のない部分には全てバッファ用容量セル３を配置する。そのため、Ｉ／Ｏ領域１に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。
【００９２】
更に、内部プリミティブ領域７のうち基本セル３３のない部分は、電源ライン用容量セル３４又は内部プリミティブ領域用容量セル３５のいずれかが配置される。そのため、内部プリミティブ領域７に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。更に、電源ライン用容量セル３４は、内部プリミティブ領域７と電源配線４及び接地配線５とが交差する部分に配置される。内部プリミティブ領域７のうち、基本セル３３の配置できない領域を有効に活用し、バイパスコンデンサを内部プリミティブ領域７に配置されるバイパスコンデンサの容量の合計をより大きくすることができる。
【００９３】
なお、第１の実施の形態の半導体装置のレイアウト方法において、バッファ用容量セル３、電源ライン用容量セル３４、内部プリミティブ領域用容量セル３５のうち、いずれか一又は二のものが配置されないことも可能である。更に、ステップＳ０１からステップＳ０９は、本発明の目的を害さない程度にその順序を入れ替えることができる。
【００９４】
【発明の効果】
本発明の半導体装置は、空間を効率良く利用したバイパスコンデンサを有する。更に、本発明の半導体装置は、設計の自動化が容易な構造を有する。加えて、本発明の半導体装置のレイアウト方法は、バイパスコンデンサを有する半導体装置を簡便にレイアウトできる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の半導体装置の構成を示す平面図である。
【図２】図２は、Ｉ／Ｏ領域１の構成を示す平面図である。
【図３】図３は、内部プリミティブ領域７の構成を示す平面図である。
【図４】図４は、電源ライン用容量セル３４及び電源ライン用バイパスコンデンサ４１の構成を示す平面図である。
【図５】図５は、内部プリミティブ領域用容量セル３５及び内部プリミティブ領域用バイパスコンデンサ５１の構成を示す平面図である。
【図６】図６は、Ｉ／Ｏ領域用バイパスコンデンサ２３の構成を示す平面図である。
【図７】図７は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＡ−Ａ’断面の構造を示す断面図である。
【図８】図８は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＢ−Ｂ’断面の構造を示す断面図である。
【図９】図９は、Ｉ／Ｏ領域用バイパスコンデンサ２３のＣ−Ｃ’断面の構造を示す断面図である。
【図１０】図１０は、電源ライン用バイパスコンデンサ４１のＤ−Ｄ’断面の構造を示す断面図である。
【図１１】図１１は、電源ライン用バイパスコンデンサ４１のＥ−Ｅ’断面の構造を示す断面図である。
【図１２】図１２は、電源ライン用バイパスコンデンサ４１の他の構造を示す平面図である。
【図１３】図１３は、電源ライン用バイパスコンデンサ４１の他の構造のＦ−Ｆ’断面の構造を示す断面図である。
【図１４】図１４は、電源ライン用バイパスコンデンサ４１の他の構造のＧ−Ｇ’断面の構造を示す断面図である。
【図１５】図１５は、内部プリミティブ領域用バイパスコンデンサ５１のＨ−Ｈ’断面の構造を示す断面図である。
【図１６】図１６は、内部プリミティブ領域用バイパスコンデンサ５１のＩ−Ｉ’断面の構造を示す断面図である。
【図１７】図１７は、内部プリミティブ領域用バイパスコンデンサ５１のＪ−Ｊ’断面の構造を示す断面図である。
【図１８】本発明による第１の実施の形態の半導体装置レイアウト方法の処理を示すフローチャートである。
【図１９】従来の半導体装置レイアウト方法の処理を示すフローチャートである。
【図２０】従来の半導体装置の構造を示す平面図である。
【図２１】従来の半導体装置の構造を示す断面図である。
【符号の説明】
１：Ｉ／Ｏ領域
２：Ｉ／Ｏセル
３：バッファ用容量セル
４：電源配線
５：接地配線
７：内部プリミティブ領域
２０：半導体基板
２３：Ｉ／Ｏ領域用バイパスコンデンサ
２４：電源線
２５：接地線
３３：基本セル
３４：電源ライン用容量セル
３５：内部プリミティブ領域用容量セル
４１：電源ライン用バイパスコンデンサ
４３：第１ポリシリコン電極
４９：第２ポリシリコン電極
５１：内部プリミティブ領域用バイパスコンデンサ
５３：ｎウエル
５４：ｐウエル
５８：第３ポリシリコン電極
６０：第４ポリシリコン電極
７３：ポリシリコン層
７５：第１配線層
７７：第２配線層
７９：第３配線層
Ｓ０１〜Ｓ０８：ステップ
Claims (8)
- プログラムされたコンピュータによって半導体装置をレイアウトするレイアウト方法であって、
内部プリミティブ領域と交差するように電源配線と接地配線とを配置し、
前記内部プリミティブ領域の前記電源配線及び前記接地配線が交差する部分に前記電源配線と前記接地配線と接続される第１バイパスコンデンサが収められる領域を示すセルである第１容量セルを配置し、
前記内部プリミティブ領域の前記第１容量セルが配置されていない領域に、所定の回路が収められる領域を示すセルである基本セルを配置することを特徴とする半導体装置のレイアウト方法。 - Ｉ／Ｏ領域にＩ／Ｏセルを配置し、
前記Ｉ／Ｏ領域のうち、前記Ｉ／Ｏセルのない部分に前記電源配線と前記接地配線と接続される第２バイパスコンデンサが収められる領域を示すセルである第２容量セルを配置することを特徴とする請求項１記載の半導体装置のレイアウト方法。 - 前記内部プリミティブ領域のうち、前記基本セル及び前記第１容量セルがない領域に、前記電源配線と前記接地配線と接続される第３バイパスコンデンサが収められる領域を示すセルである第３容量セルを配置することを特徴とする請求項１記載の半導体装置のレイアウト方法。
- 前記内部プリミティブ領域のうち、前記基本セル及び前記第１容量セルがない領域に、前記電源配線と前記接地配線と接続される第３バイパスコンデンサが収められる領域を示すセルである第３容量セルを配置することを特徴とする請求項２記載の半導体装置のレイアウト方法。
- コンピュータによって半導体装置をレイアウトするためのプログラムを記録した記録媒体であって、
内部プリミティブ領域と交差するよう電源配線と接地配線とを配置し、
前記内部プリミティブ領域の前記電源配線及び前記接地配線が交差する部分に前記電源配線と前記接地配線と接続される第１バイパスコンデンサが収められる領域を示すセルである第１容量セルを配置し、
前記内部プリミティブ領域の前記第１容量セルが配置されていない領域に、所定の回路が収められる領域を示すセルである基本セルを配置することを特徴とする、半導体装置をレイアウトするためのプログラムを記録した記録媒体。 - Ｉ／Ｏ領域にＩ／Ｏセルを配置し、
前記Ｉ／Ｏ領域のうち、前記Ｉ／Ｏセルのない部分に前記電源配線と前記接地配線と接続される第２バイパスコンデンサが収められる領域を示すセルである第２容量セルを配置することを特徴とする請求項５記載の記録媒体。 - 前記内部プリミティブ領域のうち、前記基本セル及び前記第１容量セルがない領域に、前記電源配線と前記接地配線と接続される第３バイパスコンデンサが収められる領域を示すセルである第３容量セルを配置することを具備することを特徴とする請求項５記載の記録媒体。
- 前記内部プリミティブ領域のうち、前記基本セル及び前記第１容量セルがない領域に、前記電源配線と前記接地配線と接続される第３バイパスコンデンサが収められる領域を示すセルである第３容量セルを配置することを具備することを特徴とする請求項６記載の記録媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130999A JP3789266B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 |
| DE10065852A DE10065852A1 (de) | 1999-12-27 | 2000-12-22 | Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren |
| KR1020000081671A KR20010062681A (ko) | 1999-12-27 | 2000-12-26 | 자동 설계를 용이하게 하기 위한 구조를 가진 바이패스커패시터를 포함하는 반도체 장치 및 반도체 장치레이아웃 방법 |
| US09/748,208 US6591406B2 (en) | 1999-12-27 | 2000-12-27 | Semiconductor apparatus including bypass capacitor having structure for making automatic design easy, and semiconductor apparatus layout method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130999A JP3789266B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189384A JP2001189384A (ja) | 2001-07-10 |
| JP3789266B2 true JP3789266B2 (ja) | 2006-06-21 |
Family
ID=18498492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37130999A Expired - Fee Related JP3789266B2 (ja) | 1999-12-27 | 1999-12-27 | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6591406B2 (ja) |
| JP (1) | JP3789266B2 (ja) |
| KR (1) | KR20010062681A (ja) |
| DE (1) | DE10065852A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732335B2 (en) * | 2002-04-23 | 2004-05-04 | Oki Electric Industry Co., Ltd. | Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same |
| US7139989B2 (en) * | 2002-06-27 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media |
| US6775812B2 (en) * | 2002-07-17 | 2004-08-10 | Hewlett-Packard Development Company, L.P. | Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit |
| JP2004070721A (ja) | 2002-08-07 | 2004-03-04 | Renesas Technology Corp | 自動配置配線装置 |
| JP4090313B2 (ja) * | 2002-09-11 | 2008-05-28 | 大日本スクリーン製造株式会社 | 基板保持装置および基板処理装置 |
| JP4243214B2 (ja) * | 2004-04-12 | 2009-03-25 | パナソニック株式会社 | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 |
| JP2007299860A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置 |
| JP5230912B2 (ja) | 2006-06-08 | 2013-07-10 | ラピスセミコンダクタ株式会社 | 半導体集積回路装置の製造方法 |
| JP2008078467A (ja) * | 2006-09-22 | 2008-04-03 | Toshiba Corp | 特定用途向け半導体集積回路及びその製造方法 |
| JP5029351B2 (ja) * | 2007-12-28 | 2012-09-19 | 富士通株式会社 | 解析モデル作成技術および基板モデル作成技術 |
| JP5266826B2 (ja) * | 2008-03-25 | 2013-08-21 | 日本電気株式会社 | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置 |
| JP2010067661A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体装置 |
| US8161446B2 (en) * | 2008-09-23 | 2012-04-17 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
| US9431338B2 (en) | 2009-11-30 | 2016-08-30 | Freescale Semiconductor, Inc. | Bypass capacitor circuit and method of providing a bypass capacitance for an integrated circuit die |
| KR101329995B1 (ko) | 2012-05-03 | 2013-11-15 | 넷솔 주식회사 | 메모리 장치 |
| JP6245295B2 (ja) * | 2016-03-15 | 2017-12-13 | 日本電気株式会社 | 集積回路、その設計方法、設計装置、設計プログラム |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283656A (ja) * | 1992-03-31 | 1993-10-29 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH05283615A (ja) | 1992-04-06 | 1993-10-29 | Hitachi Ltd | 半導体集積回路の電源配線 |
| JP2682397B2 (ja) * | 1993-10-07 | 1997-11-26 | 日本電気株式会社 | セルベース設計半導体集積回路装置 |
| JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
| US6054751A (en) * | 1996-09-18 | 2000-04-25 | Denso Corporation | Semiconductor integrated circuit |
| JPH10284605A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 |
| JP3085241B2 (ja) * | 1997-04-11 | 2000-09-04 | 日本電気株式会社 | 半導体記憶装置 |
| JP2910734B2 (ja) | 1997-06-06 | 1999-06-23 | 日本電気株式会社 | レイアウト方法 |
| US6147857A (en) * | 1997-10-07 | 2000-11-14 | E. R. W. | Optional on chip power supply bypass capacitor |
| JPH11204766A (ja) | 1998-01-07 | 1999-07-30 | Nec Corp | 半導体集積回路およびその設計方法 |
| JPH11233636A (ja) | 1998-02-13 | 1999-08-27 | Fujitsu Ltd | 半導体集積回路装置及びそのレイアウト設計方法 |
| KR19990076169A (ko) * | 1998-03-28 | 1999-10-15 | 윤종용 | 반도체 장치의 레이 아웃 구조 |
| US6061222A (en) * | 1998-08-28 | 2000-05-09 | Hewlett-Packard Company | Method and apparatus for reducing noise in integrated circuit chips |
| JP3611468B2 (ja) * | 1999-01-19 | 2005-01-19 | 松下電器産業株式会社 | パターン生成方法 |
| JP3522144B2 (ja) * | 1999-02-25 | 2004-04-26 | 富士通株式会社 | 容量回路および半導体集積回路装置 |
| US6144225A (en) * | 1999-03-03 | 2000-11-07 | Xilinx, Inc. | Programmable integrated circuit having metal plate capacitors that provide local switching energy |
-
1999
- 1999-12-27 JP JP37130999A patent/JP3789266B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-22 DE DE10065852A patent/DE10065852A1/de not_active Ceased
- 2000-12-26 KR KR1020000081671A patent/KR20010062681A/ko not_active Application Discontinuation
- 2000-12-27 US US09/748,208 patent/US6591406B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10065852A1 (de) | 2001-07-19 |
| US6591406B2 (en) | 2003-07-08 |
| JP2001189384A (ja) | 2001-07-10 |
| KR20010062681A (ko) | 2001-07-07 |
| US20010042238A1 (en) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3789266B2 (ja) | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 | |
| JP3957013B2 (ja) | スタティックランダムアクセスメモリ装置 | |
| KR100292279B1 (ko) | 반도체장치및그제조방법 | |
| JP3611468B2 (ja) | パターン生成方法 | |
| US7911027B2 (en) | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device, and apparatus for generating pattern for semiconductor device | |
| US20080180132A1 (en) | Semiconductor device and method of fabricating the same | |
| JP5590802B2 (ja) | 基本セルおよび半導体装置 | |
| US8344427B2 (en) | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell | |
| CN101308846B (zh) | 半导体器件 | |
| JP2003264231A (ja) | レイアウト設計方法および半導体装置 | |
| US7923843B2 (en) | Semiconductor device with a contact plug connected to multiple interconnects formed within | |
| KR100366905B1 (ko) | 온칩커패시터를구비한반도체집적회로 | |
| US8003514B2 (en) | Methods of fabricating semiconductor devices including storage node landing pads separated from bit line contact plugs | |
| KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| US6455899B2 (en) | Semiconductor memory device having improved pattern of layers and compact dimensions | |
| US7739636B2 (en) | Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise | |
| US6914300B2 (en) | Semiconductor device | |
| JP3147144B2 (ja) | 半導体装置及びその製造方法 | |
| JP3288361B2 (ja) | 半導体記憶装置 | |
| JP4579506B2 (ja) | 半導体記憶装置 | |
| JP2004119857A (ja) | 半導体記憶装置およびその製造方法 | |
| CN114373734A (zh) | 均衡电路结构及其制造方法、感测放大及存储电路结构 | |
| JP2005340347A (ja) | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 | |
| JPH02250372A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040122 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |