JP3788093B2 - 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 - Google Patents
液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 Download PDFInfo
- Publication number
- JP3788093B2 JP3788093B2 JP7789999A JP7789999A JP3788093B2 JP 3788093 B2 JP3788093 B2 JP 3788093B2 JP 7789999 A JP7789999 A JP 7789999A JP 7789999 A JP7789999 A JP 7789999A JP 3788093 B2 JP3788093 B2 JP 3788093B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal panel
- conductive layer
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、反射型液晶パネルを構成する反射電極側基板の構造、及びその基板を用いて構成される液晶パネルに関し、さらにはその液晶パネルを用いた電子機器に関する。
【０００２】
【従来の技術】
従来、プロジェクタ用ライトバルブ等の用途に適した超小型高精細アクティブマトリックス液晶パネルとして、石英基板上にポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）を形成し、さらにその上方に画素電極となる透明電極を形成して構成される透過型液晶パネルが実用化されている。上記ＴＦＴを用いた透過型液晶パネルでは、各画素に設けられたＴＦＴの領域および前記ＴＦＴを駆動するためのゲート電極，ソース・ドレイン電極を構成する配線領域は、光を透過させる透過領域とはならないので、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【０００３】
そこで、透過型アクティブマトリックス液晶パネルに比べて高開口率化が容易なアクティブマトリックス液晶パネルとして、画素電極を反射電極とし、その下方にトランジスタを構成するようにした反射型アクティブマトリックス液晶パネルが提案されている。図９に、従来の反射型アクティブマトリックス液晶パネルの画素領域及び周辺回路領域の外側を囲むスクライブ線周辺の断面図が示されている。図９において、１０１は単結晶シリコンのようなＰ型半導体基板、１０２は半導体基板１０１の表面に形成され、基板より不純物濃度の高いＰ型ウェル領域である。１０３は半導体基板１０１の表面に形成された素子分離用のフィールド酸化膜であり、１１４はシリコン基板表面の熱酸化により形成されるゲート酸化膜である。フィールド酸化膜１０３及びゲート絶縁膜１１４の上には第１層間絶縁膜１０４が形成されている。第１層間絶縁膜１０４の上にはソース電極と同時に形成された第１の導電層１０７ａが形成されている。また、第１の導電層１０７ａの上には、第２層間絶縁膜１０８が形成され、第２層間絶縁膜１０８の上には、第２の導電層１２０がガードリングとして形成され、ガードリング１２０は第２層間絶縁膜１０８に形成されたビアホールを介して第１の導電層１０７ａに接続されている。さらに、第２の導電層１２０上には、第３層間絶縁膜１１１が形成され、第３層間絶縁膜１１１上に形成された第３の導電層１１３は、第３層間絶縁膜１１１に形成されたビアホールを介して第２の導電層１２０に接続されている。さらに、第２の導電層１２０の上には、酸化膜１１１及び窒化シリコン膜１２１が形成されている。
【０００４】
【発明が解決しようとする課題】
上記した従来の反射型アクティブマトリックス液晶パネルでは、反射電極の形成される素子基板には、素子基板上のトランジスタや配線金属の信頼性を確保するためには保護膜として耐湿性のあるパシベーション膜が必要となる。
【０００５】
そのため、半導体装置では図９に示すように、素子基板のパシベーション膜として、減圧ＣＶＤ法等により形成される窒化シリコン膜１２１を使用することが多い。また、図９のように、素子基板をダイシングした際に側面が露出するため、素子の周辺部に、すべての金属配線層を接続したガードリング１２０を設けることが多い。前述のパシベーション膜によって素子基板の表面からの水分の侵入を妨げ、ガードリングによってダイシング側面からの水分の侵入を妨げることができる。
【０００６】
ところで、ＣＶＤ法により形成されるパシベーション膜は、現在の技術では膜厚の１０％程度のばらつきが生じるのを避けることが困難である。しかるに、反射型液晶パネルでは、パシベーション膜にＣＶＤ法による窒化シリコン膜を用いると，窒化シリコン膜の屈折率が液晶の屈折率に対して大きいため，窒化シリコンの膜厚のばらつきによって可視光領域の反射率が大きく変化したりするという不具合がある。そのため、反射型液晶パネルではパシベーション膜は無い、あるいは、少なくとも数十ナノメートル以下の膜厚である必要がある。
【０００７】
液晶パネルでは、一般的に素子基板と外部回路の接続にＦＰＣ（Flexible Printed Circuit）を使用する。前記ＦＰＣ中には導電性粒子が含まれ、この導電性粒子を介して、素子基板の端子とＦＰＣの端子を接続する。ところが、素子基板のガードリング上にパシベーション膜が無い、あるいは薄いと、前記導電性粒子とガードリングが接続し、隣の端子同士がガードリングを介してショートしてしまうという不具合がある。
【０００８】
この発明の目的は、反射率が大きくばらついたりすることのないパシベーション構造を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、上記目的を達成するため、本発明に記載の液晶パネル用基板は、基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域に配置されたガードリングと端子とを具備する液晶パネル用基板であって、前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、前記トランジスタのソース・ドレイン電極と同一材料により前記ガードリングの第１の導電層と前記端子の第１の導電層とが形成されてなり、前記トランジスタ上に形成された遮光膜と同一材料により前記ガードリングの第２の導電層と前記端子の第２の導電層とが形成されてなり、前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする。
【００１０】
このため、基板の表面方向及び側面方向から水分が基板内に侵入することを妨げることができ、液晶パネル用基板の信頼性を高める効果を有する。さらに、上記ガードリング上には厚い絶縁膜が存在するため、液晶パネルとして組立後の実装時においての端子間ショートを妨げることにも有効である。
【００１１】
また、本発明に記載の液晶パネル用基板は、前記端子と外部接続回路とを接続するＦＰＣを更に備えており、前記耐湿性絶縁膜上に積層された二酸化シリコンからなる絶縁膜上に延設されてなることを特徴とする。
【００１２】
本発明のかかる構成によれば、ガードリングが耐湿性絶縁膜で覆われているので、基板の表面方向及び側面方向から水分が基板内に侵入するのを防ぐことができる。また、ガードリング上は厚い絶縁膜で覆われ、絶縁膜上にはＦＰＣが形成されているため、端子とＦＰＣ間のショートを防ぐことができる。
【００１３】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする。
【００１４】
このため、前記ガードリングに関わる工程数を増やすことなく本発明に記載の液晶パネル用基板の構造を実現することができ、コスト低減の効果がある。
【００１５】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続して形成することを特徴とする。
【００１６】
このため、前記ガードリングに要する面積を低減することができ、本発明に記載の液晶パネル用基板内のレイアウトを効率良く配置するために有効である。
【００１７】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする。
【００１８】
このため、通常の半導体プロセスで用いられる装置を利用することができ、本発明に記載の液晶パネル用基板を低コストで作成するために有効である。
【００１９】
また、本発明に記載の液晶パネルは、本発明に記載の液晶パネル用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記液晶パネル用基板と前記透明基板との間隙内に液晶が挟持されて構成されることを特徴とする液晶パネルを提供する。
【００２０】
また、本発明に記載の電子機器は、本発明に記載の液晶パネルを用いた電子機器を提供する。特に、反射型液晶パネルを表示装置として用いた、内蔵電池により電源供給される携帯型電子機器（コンピュータ、携帯電話、液晶テレビ、電子時計、携帯型端末機器など）に用いると、消費電力の小さい表示装置となるので、電池寿命を伸ばすことができる。また、反射型液晶パネルをライトバルブとした投射型表示装置に用いると、液晶パネルを高精細化しても高画質が得られる。
【００２３】
また、本発明に記載の液晶パネル用基板の製造方法は、基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域にガードリングと端子とを具備する液晶パネル用基板の製造方法において、前記トランジスタのソース・ドレイン電極と、前記ガードリングの第１の導電層および前記端子の第１の導電層とを同一材料により形成する工程と、前記トランジスタ上に形成された遮光膜と、前記ガードリングの第２の導電層および前記端子の第２の導電層とを同一材料により形成する工程とを有し、前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記ガードリングを前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記ガードリングを、前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続することにより形成することを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする。
【００２４】
本発明のかかる構成によれば、液晶パネル用基板の画素の形成とともに、ガードリングを形成することができるため、工程を増やすことなくガードリングを形成することができる。また、ガードリング上は直接耐湿性の高い窒化シリコン膜で覆われるため、水分の侵入を確実に防ぐことができる
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２６】
（本実施の形態の液晶パネル用基板の構造の説明）
まず図１を用いて液晶パネルの構成について説明する。図１は、本実施の形態による液晶パネルの画素領域の等価回路図である。図１において、マトリクス状に形成された複数の画素は、画素電極（反射電極）２１３及び画素電極２１３を制御するための電界効果型トランジスタ（スイッチング素子）２３０とからなり、画像信号が供給されるデータ線（ソース電極）２０７ａが当該スイッチング素子２３０に電気的接続され、データ線２０７ａには画像信号Ｓ１、Ｓ２、…Ｓｎが供給される。また、スイッチング素子２３０の走査線（ゲート電極）２０５には走査信号Ｇ１、Ｇ２、…Ｇｍが印加される。画素電極２１３は、スイッチング素子２３０のドレイン２０７ｂ電極に電気的接続されており、データ線２０７ａから供給される画像信号Ｓ１、Ｓ２、…Ｓｎを所定のタイミングで書き込む。画素電極２１３を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…Ｓｎは、対向基板（後述する）との間で一定期間保持される。ここで保持された画像信号は画素電極２１３と対向電極との間に形成される液晶容量と並列に蓄積容量を付加する。本実施の形態においては、後述するように図２に走査線（ゲート電極）２０５と同時に形成された蓄積容量電極２０５ｂとゲート絶縁膜を介してシリコン基板の不純物領域２０６ｃにより蓄積容量が形成されている。
【００２７】
図２は、本実施の形態の液晶パネル用基板（反射電極側基板）の１画素の平面図であり、図３は図２のＸ−Ｘ’断面図を示す。図４（ａ）は本発明の反射型液晶パネルの画素領域及び周辺回路よりも外側の周辺部の平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ’断面図を示す。さらに、図５は発明の反射型液晶パネル全体の平面図、図６は図５の断面図を示す。
【００２８】
本発明における反射電極側基板は図２に示されるように半導体基板２０１を用いている。まず、本発明の反射型液晶パネルの全体構成についてその概要を説明する。
【００２９】
図５、図６に示されるように、反射電極側基板４０１（５３１）の中央部には画素領域４２０が設けられ、画素領域には走査線とデータ線がマトリックス状に配置される。走査線とデータ線の交点に応じて各画素が配置され、各画素には後述するように、反射電極５１２とスイッチング素子（図示せず）が設けられている。画素領域４２０の周辺領域には、走査線に走査信号を供給する走査線駆動回路４２２、データ線にデータ信号を供給するデータ線駆動回路４２１、パッド領域４２６（５２６）を介して外部から入力される画像データを取り込む入力回路４２３、これらの回路を制御するタイミング制御回路４２４等の回路が配置される。反射電極側基板４０１（５３１）と、内面に共通電極５３３が形成されたガラスからなる対向基板５３５とをシール材５３６により領域（実線と一点鎖線で挟まれた領域）４３６にて接着固定し、その間隙に液晶５３７封入されて液晶パネルが構成される。なお、点線にて挟まれた領域４２５（図５では５２５）は画素領域周辺を遮光する遮光膜を示す。尚、図示を省略するが、反射電極側基板４０１のシール領域４３６の外側に後述するガードリングが形成されている。
【００３０】
図２のＸ−Ｘ’断面図である図３に基づき反射電極側基板（４０１，５３１）の断面構造について詳細に説明する。また、図４は画素領域および周辺回路領域の外側を囲むスクライブ線周辺の断面図であり、図３とともに説明する。図３及び図４に示されるように、２０１（３０１）は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板でもよい）、２０２（３０２）はこの半導体基板２０１（３０１）の表面に形成され、基板より不純物濃度の高いＰ型ウェル領域である。ウェル領域２０２は、特に限定されないが、例えば７６８×１０２４のような画素の共通ウェル領域として形成され、図５の液晶パネル平面図に示されるデータ線駆動回路４２１や走査線駆動回路４２２、入力回路４２３、タイミング制御回路４２４等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成してもよい。上記フィールド酸化膜２０３は選択熱酸化により５００〜７００ｎｍの厚さに形成されている。
【００３１】
上記フィールド酸化膜２０３（３０３）には一画素毎に２つの開口部が形成され、一方の開口部は熱酸化によって形成されるゲート酸化膜（絶縁膜）２１４を介してポリシリコンあるいはメタルシリサイド等からなるゲート電極２０５が形成され、このゲート電極２０５の両側の基板表面にはウェル領域２０２よりも高不純物濃度のＮ型不純物層（以下、ドーピング層）からなるソース・ドレイン領域２０６ａ、２０６ｂが形成されることにより、電界効果トランジスタ（以下、ＦＥＴ都称す）が構成される。
【００３２】
また、上記フィールド酸化膜２０３に形成された他方の開口部の基板表面にはＰ型ドーピング領域２０６ｃが形成されているとともに、このＰ型ドーピング領域２０６ｃの表面には熱酸化により形成されるゲート絶縁膜と同時に形成された誘電体膜を介してポリシリコンあるいはメタルシリサイド等からなる蓄積容量電極２０５ｂがゲート電極２０５と同時に形成されている。この蓄積容量電極２０５ｂと絶縁膜を介して上記Ｐ型ドーピング領域２０６ｃとの間に、画素に印加された電圧を保持する蓄積容量が構成されている。また、図４に示されるように、フィールド酸化膜３０４はスクライブ線周辺も形成されていない。上記ゲート酸化膜２１４は熱酸化によて４０〜８０ｎｍの厚さに形成されている。また、上記ゲート電極２１５及び蓄積容量電極２１５ｂはポリシリコン層であれば、１００〜２００ｎｍの厚さに、また高融点金属のシリサイド層であれば１００〜３００ｎｍの厚さに形成されている。また、ソース・ドレイン領域２０６ａ、２０６ｂはゲート電極２０５をマスクとしてＮ型不純物をイオン打ち込みすることにより自己整合的に形成される。
【００３３】
上記ゲート電極２０５からフィールド酸化膜２０３にかけて第１層間絶縁膜２０４（図４の３０４）が形成され、この第１層間絶縁膜３０４上にはアルミニウムを主体とするメタル層からなるデータ線（ソース電極）２０７ａ、ドレイン電極２０７ｂ及び図４の第１導電層３０７が同時に形成され、データ線（ソース電極）２０７ａは第１層間絶縁膜２０４及びゲート酸化膜２１４に開口したビアホールを介してソース領域２０６ａに接続され、データ信号の電圧がソース電極に供給されるような構成とする。また、ドレイン電極２０７ｂは第１層間絶縁膜３０４及びゲート酸化膜２１４に開口したビアホールを介してドレイン領域２０６ｂに接続される。また、図４（ｂ）に示すように、第１層間絶縁膜３０４及びゲート酸化膜３１４に形成されたビアホールを介して第１の導電層３０７は基板のウェル領域３０２に接している。これらのビアホール形成工程は同時に行われる。
【００３４】
上記ソース・ドレイン電極２０７ａ、２０７ｂ及び第１の導電層３０７上には第２層間絶縁膜２０８（３０８）が形成される。この第２層間絶縁膜は、例えばＬＴＯ（Low Temperature Oxide)からなる二酸化シリコン等の絶縁膜を形成後、ＳＯＧ（Spin On Glass）からなる平坦化膜を塗布、エッチバックなどの平坦化処理後、再びＬＴＯ等の絶縁膜を形成することにより構成される。ソース・ドレイン電極２０７ａ、２０７ｂ及び第１の導電層３０７は例えば下層のＴｉが１０〜６０ｎｍ、ＴｉＮが１００ｎｍ程度、Ａｌが４００〜１０００ｎｍ、上層のＴｉＮが３０〜６０ｎｍのような厚さとされる。
【００３５】
この第２層間絶縁膜２０８（３０８）上には二層目のアルミニウム層からなる第２の導電層２０９ａ（反射電極間からの光漏れを防ぐ導電層）、２０９ｂ（ドレイン電極に接続される中継導電層）、３０９（ガードリング用の導電層）が同時に形成され、前記第２層間絶縁膜２０８に形成したビアホールを介して第２の導電層２０９ｂは、第１の導電層からなるドレイン電極２０７ｂと接続する。また、第２の導電層３０９は第２層間絶縁膜３０８に形成したビアホールを介して第１の導電層３０７に接続される。この第２の導電層２０９ａ、２０９ｂは、反射電極間から侵入してくる光の遮光層として機能する。図２において、矩形状の一点鎖線の内側の枠と外側の枠で囲まれた領域は第２の導電層２０９ａ、２０９ｂが形成されていない領域である。図には示されないが、周辺回路部において、第２の導電層を回路の配線として用いることも可能である。
【００３６】
上記第２の導電層２０９ａ、２０９ｂの上方には窒化シリコン等の耐湿性絶縁膜からなる絶縁膜２１０（３１０）が１００〜５００ｎｍの厚さで形成される。さらにその上方にはＬＴＯからなる二酸化シリコン等の絶縁膜２１１を形成し、これら窒化シリコン膜と二酸化シリコン膜により第３層間絶縁膜とする。第３層間絶縁膜は８００〜１２００ｎｍの厚さである。前記第３層間膜の表面をＣＭＰ（化学的機械研磨）法等により平坦化する。この第３層間絶縁膜に形成されたビアホール、第２の導電層２０９ｂを介して、ドレイン電極１０７ｂは画素電極である反射電極２１３に電気的に接続される。この反射電極２１３はアルミニウムからなり、その表面が平坦化されている。第２の導電層２０９ｂと反射電極２１３の接続は、第３層間絶縁膜に開口されたビアホールに接続プラグ２１２をＣＶＤ法等で埋め込み形成して行われる。
【００３７】
図４（ａ)に素子基板の端子部（パッド領域）の平面図、（ｂ）に（ａ）のＸ−Ｘ’断面図が示されているが、スクライブ線３２０に沿って第２の導電層３０９は上記第２層間絶縁３０８に形成されたビアホールにて第１の導電層３０７に接続され、さらに、前記第１層間絶縁膜３０４に形成されたビアホールにて半導体基板３０１に接続され、ガードリングを構成する。このようなガードリングは、図５に示されるシール領域４３６に沿って基板周辺を少なくとも一回り囲むように形成されている。ガードリングの上方には窒化シリコン等の耐湿性絶縁膜３１０を形成し，さらにその上方にはＬＴＯからなる二酸化シリコン等の絶縁膜３１１を形成する。絶縁膜３１０と絶縁膜３１１を併せて、第３層間絶縁膜とする。また、第１の導電層３０７と同一層からなる導電層３１２と、第２の導電層３０９と同一層からなる導電層３１３とが電気的に接続してパッド領域を構成する。このパッド領域は導電性粒子３１５を含むＦＰＣ３１６に接続されており、外部信号はＦＰＣ３１６を介してパッド領域に供給される。
【００３８】
本実施形態によれば、上記第３層間絶縁膜下部の、窒化シリコン等の耐湿性絶縁膜３１０がパッシベーション膜としての機能を有する。また、前記耐湿性絶縁膜３１１が上記ガードリングに直接接触するため、ダイシング後の側面からの水分に対する遮蔽機能に優れ、耐湿性の向上に極めて有効である。さらに、上記ガードリングが第１の導電層３０７と第２の導電層３０９から形成され、ガードリング上には前記第３層間絶縁膜による厚い絶縁膜が存在している。即ち、ガードリングとＦＰＣ２１６との間には厚い第３層間絶縁膜が形成されているため、液晶パネルとして組立後の実装時においての端子間ショートを妨げることにも有効である。
【００３９】
（本発明の液晶パネルの構造の説明）
図５は上記の実施例を適用した液晶パネル用基板（反射電極側基板）４０１の全体の平面図を示す。
【００４０】
図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜４２５が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域４２０の周辺に設けられ、上記データ線２０７ａに画像データに応じた画像信号を供給するデータ線駆動回路４２１や走査線を順番に走査する走査線駆動回路４２２、パッド領域４２６を介して外部から入力される画像データを取り込む入力回路４２３、これらの回路を制御するタイミング制御回路４２４等の回路であり、これらの回路は画素電極スイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。なお、４３６は対向するガラス基板との接着固定を行うシール材の形成領域である。
【００４１】
この実施例においては、上記遮光膜４２５は、図３に示されている反射電極（画素電極）２１３と同一工程で形成される第３の導電層で構成され、電源電圧や画像信号の中心電位あるいはＬＣ共通電極電位等の所定電位が印加されるように構成されている。遮光膜４２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。４２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。
【００４２】
図６は上記液晶パネル用基板５３１（図４の４０１）を適用した反射型液晶パネルの断面構成を示す。図５、６に示すように、上記液晶パネル基板５３１（４０１）は、その裏面にガラスもしくはセラミック等からなる支持基板９３２が接着剤により接着されている。これとともに、その表面側には、ＬＣ共通電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）５３３を有する入射側のガラス基板５３５が適当な間隔をおいて配置され、周囲を図４、５のシール材形成領域４３６に形成したシール材５３６で接着された間隙内に周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶５３７などが充填されて液晶パネル５３０として構成されている。なお、外部から信号を入力したり、パッド領域５２６（４２６）は上記シール材５３６の外側に来るようにシール材を設ける位置が設定されている。
【００４３】
周辺回路上の遮光膜５２５（４２５）は、液晶５３７を介在して対向電極５３３と対向されるように構成されている。そして、遮光膜５２５にＬＣ共通電極電位を印加すれば、対向電極５３３にはＬＣ共通電極電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００４４】
この実施例においては、半導体基板からなる上記液晶パネル基板５３１は、その裏面にガラスもしくはセラミック等からなる支持基板が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板５３１に支持基板５３２を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【００４５】
（本発明の液晶パネルを用いた電子機器の説明）
次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。
【００４６】
図７は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図７は、光学要素７５０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部７００、インテグレータレンズ７２０、偏光変換素子７３０から概略構成される偏光照明装置７００、偏光照明装置７００から出射されたＳ偏光光束をＳ偏光光束反射面７４１により反射させる偏光ビームスプリッタ７４０、偏光ビームスプリッタ７４０のＳ偏光反射面７４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー７４２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ７４５Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー７４３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ７４５Ｒ、ダイクロイックミラー７４３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ７４５Ｇ、３つの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂにて変調された光をダイクロイックミラー７４３，７４２，偏光ビームスプリッタ７４０にて合成し、この合成光をスクリーン７６０に投写する投写レンズからなる投写光学系７５０から構成されている。上記３つの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂには、それぞれ前述の液晶パネルが用いられている。
【００４７】
光源部７１０から出射されたランダムな偏光光束は、インテグレータレンズ７２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子７３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ７４０に至るようになっている。偏光変換素子７３０から出射されたＳ偏光光束は、偏光ビームスプリッタ７４０のＳ偏光光束反射面７４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー７４２の青色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｂによって変調される。また、ダイクロイックミラー７４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー７４３の赤色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｒによって変調される。一方、ダイクロイックミラー７４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ７４５Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂによって色光の変調が成される。
【００４８】
反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
【００４９】
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のＦＥＴを介して反射電極に印加する電圧に応じて可変される。
【００５０】
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のＦＥＴを介して反射電極に印加する電圧に応じて可変される。
【００５１】
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ７４０を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ７４０を透過した光により画像が形成される。従って、投写される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投写光学系７５０に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至らずＯＮ画素の反射光が投写光学系７５０に至るのでノーマリーブラック表示となる。
【００５２】
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【００５３】
図５にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される共通電極と共に同じ電位（例えばＬＣ共通電極電位。但し、ＬＣ共通電極電位としない場合には画素部の共通電極と異なる電位となるので、この場合画素部の共通電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【００５４】
上記実施例に従うと、反射型液晶パネル７４５Ｒ、７４５Ｇ、７４５Ｂの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【００５５】
図８は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。
【００５６】
図８（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００５７】
図８（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００５８】
図８（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【図面の簡単な説明】
【図１】本実施の形態による液晶パネルの画像領域の等価回路図である。
【図２】本実施の形態による反射型液晶パネルの反射電極側基板の１画素領域の平面図。
【図３】図２のＸ−Ｘ’断面図。
【図４】（ａ）は、本実施の形態の反射電極側基板のガードリング構造の平面図、（ｂ）は（ａ)のＸ−Ｘ’断面図。
【図５】実施例の反射型液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図７】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の概略構成図。
【図８】実施例の反射型液晶パネルを用いた携帯電話（ａ）、腕時計型テレビ（ｂ）、パーソナルコンピュータ（ｃ）の外観図。
【図９】従来の半導体におけるガードリング構造を示す断面図。
【符号の説明】
１０１ 半導体基板
１０２ ウェル領域
１０３ フィールド酸化膜
１０４ 第１層間絶縁膜
１０８ 第２層間絶縁膜
１１０ 第３層間絶縁膜
１１１ 酸化膜
３０１ 半導体基板
３０２ ウェル領域
３０３ フィールド酸化膜
【発明の属する技術分野】
本発明は、反射型液晶パネルを構成する反射電極側基板の構造、及びその基板を用いて構成される液晶パネルに関し、さらにはその液晶パネルを用いた電子機器に関する。
【０００２】
【従来の技術】
従来、プロジェクタ用ライトバルブ等の用途に適した超小型高精細アクティブマトリックス液晶パネルとして、石英基板上にポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）を形成し、さらにその上方に画素電極となる透明電極を形成して構成される透過型液晶パネルが実用化されている。上記ＴＦＴを用いた透過型液晶パネルでは、各画素に設けられたＴＦＴの領域および前記ＴＦＴを駆動するためのゲート電極，ソース・ドレイン電極を構成する配線領域は、光を透過させる透過領域とはならないので、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【０００３】
そこで、透過型アクティブマトリックス液晶パネルに比べて高開口率化が容易なアクティブマトリックス液晶パネルとして、画素電極を反射電極とし、その下方にトランジスタを構成するようにした反射型アクティブマトリックス液晶パネルが提案されている。図９に、従来の反射型アクティブマトリックス液晶パネルの画素領域及び周辺回路領域の外側を囲むスクライブ線周辺の断面図が示されている。図９において、１０１は単結晶シリコンのようなＰ型半導体基板、１０２は半導体基板１０１の表面に形成され、基板より不純物濃度の高いＰ型ウェル領域である。１０３は半導体基板１０１の表面に形成された素子分離用のフィールド酸化膜であり、１１４はシリコン基板表面の熱酸化により形成されるゲート酸化膜である。フィールド酸化膜１０３及びゲート絶縁膜１１４の上には第１層間絶縁膜１０４が形成されている。第１層間絶縁膜１０４の上にはソース電極と同時に形成された第１の導電層１０７ａが形成されている。また、第１の導電層１０７ａの上には、第２層間絶縁膜１０８が形成され、第２層間絶縁膜１０８の上には、第２の導電層１２０がガードリングとして形成され、ガードリング１２０は第２層間絶縁膜１０８に形成されたビアホールを介して第１の導電層１０７ａに接続されている。さらに、第２の導電層１２０上には、第３層間絶縁膜１１１が形成され、第３層間絶縁膜１１１上に形成された第３の導電層１１３は、第３層間絶縁膜１１１に形成されたビアホールを介して第２の導電層１２０に接続されている。さらに、第２の導電層１２０の上には、酸化膜１１１及び窒化シリコン膜１２１が形成されている。
【０００４】
【発明が解決しようとする課題】
上記した従来の反射型アクティブマトリックス液晶パネルでは、反射電極の形成される素子基板には、素子基板上のトランジスタや配線金属の信頼性を確保するためには保護膜として耐湿性のあるパシベーション膜が必要となる。
【０００５】
そのため、半導体装置では図９に示すように、素子基板のパシベーション膜として、減圧ＣＶＤ法等により形成される窒化シリコン膜１２１を使用することが多い。また、図９のように、素子基板をダイシングした際に側面が露出するため、素子の周辺部に、すべての金属配線層を接続したガードリング１２０を設けることが多い。前述のパシベーション膜によって素子基板の表面からの水分の侵入を妨げ、ガードリングによってダイシング側面からの水分の侵入を妨げることができる。
【０００６】
ところで、ＣＶＤ法により形成されるパシベーション膜は、現在の技術では膜厚の１０％程度のばらつきが生じるのを避けることが困難である。しかるに、反射型液晶パネルでは、パシベーション膜にＣＶＤ法による窒化シリコン膜を用いると，窒化シリコン膜の屈折率が液晶の屈折率に対して大きいため，窒化シリコンの膜厚のばらつきによって可視光領域の反射率が大きく変化したりするという不具合がある。そのため、反射型液晶パネルではパシベーション膜は無い、あるいは、少なくとも数十ナノメートル以下の膜厚である必要がある。
【０００７】
液晶パネルでは、一般的に素子基板と外部回路の接続にＦＰＣ（Flexible Printed Circuit）を使用する。前記ＦＰＣ中には導電性粒子が含まれ、この導電性粒子を介して、素子基板の端子とＦＰＣの端子を接続する。ところが、素子基板のガードリング上にパシベーション膜が無い、あるいは薄いと、前記導電性粒子とガードリングが接続し、隣の端子同士がガードリングを介してショートしてしまうという不具合がある。
【０００８】
この発明の目的は、反射率が大きくばらついたりすることのないパシベーション構造を有する信頼性の高い反射型液晶パネル用の基板および液晶パネルを提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、上記目的を達成するため、本発明に記載の液晶パネル用基板は、基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域に配置されたガードリングと端子とを具備する液晶パネル用基板であって、前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、前記トランジスタのソース・ドレイン電極と同一材料により前記ガードリングの第１の導電層と前記端子の第１の導電層とが形成されてなり、前記トランジスタ上に形成された遮光膜と同一材料により前記ガードリングの第２の導電層と前記端子の第２の導電層とが形成されてなり、前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする。
【００１０】
このため、基板の表面方向及び側面方向から水分が基板内に侵入することを妨げることができ、液晶パネル用基板の信頼性を高める効果を有する。さらに、上記ガードリング上には厚い絶縁膜が存在するため、液晶パネルとして組立後の実装時においての端子間ショートを妨げることにも有効である。
【００１１】
また、本発明に記載の液晶パネル用基板は、前記端子と外部接続回路とを接続するＦＰＣを更に備えており、前記耐湿性絶縁膜上に積層された二酸化シリコンからなる絶縁膜上に延設されてなることを特徴とする。
【００１２】
本発明のかかる構成によれば、ガードリングが耐湿性絶縁膜で覆われているので、基板の表面方向及び側面方向から水分が基板内に侵入するのを防ぐことができる。また、ガードリング上は厚い絶縁膜で覆われ、絶縁膜上にはＦＰＣが形成されているため、端子とＦＰＣ間のショートを防ぐことができる。
【００１３】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする。
【００１４】
このため、前記ガードリングに関わる工程数を増やすことなく本発明に記載の液晶パネル用基板の構造を実現することができ、コスト低減の効果がある。
【００１５】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続して形成することを特徴とする。
【００１６】
このため、前記ガードリングに要する面積を低減することができ、本発明に記載の液晶パネル用基板内のレイアウトを効率良く配置するために有効である。
【００１７】
また、本発明に記載の液晶パネル用基板は、上記の液晶パネル用基板であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする。
【００１８】
このため、通常の半導体プロセスで用いられる装置を利用することができ、本発明に記載の液晶パネル用基板を低コストで作成するために有効である。
【００１９】
また、本発明に記載の液晶パネルは、本発明に記載の液晶パネル用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記液晶パネル用基板と前記透明基板との間隙内に液晶が挟持されて構成されることを特徴とする液晶パネルを提供する。
【００２０】
また、本発明に記載の電子機器は、本発明に記載の液晶パネルを用いた電子機器を提供する。特に、反射型液晶パネルを表示装置として用いた、内蔵電池により電源供給される携帯型電子機器（コンピュータ、携帯電話、液晶テレビ、電子時計、携帯型端末機器など）に用いると、消費電力の小さい表示装置となるので、電池寿命を伸ばすことができる。また、反射型液晶パネルをライトバルブとした投射型表示装置に用いると、液晶パネルを高精細化しても高画質が得られる。
【００２３】
また、本発明に記載の液晶パネル用基板の製造方法は、基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域にガードリングと端子とを具備する液晶パネル用基板の製造方法において、前記トランジスタのソース・ドレイン電極と、前記ガードリングの第１の導電層および前記端子の第１の導電層とを同一材料により形成する工程と、前記トランジスタ上に形成された遮光膜と、前記ガードリングの第２の導電層および前記端子の第２の導電層とを同一材料により形成する工程とを有し、前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記ガードリングを前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記ガードリングを、前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続することにより形成することを特徴とする。
また、本発明に記載の液晶パネル用基板の製造方法は、上記の液晶パネル用基板の製造方法であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする。
【００２４】
本発明のかかる構成によれば、液晶パネル用基板の画素の形成とともに、ガードリングを形成することができるため、工程を増やすことなくガードリングを形成することができる。また、ガードリング上は直接耐湿性の高い窒化シリコン膜で覆われるため、水分の侵入を確実に防ぐことができる
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２６】
（本実施の形態の液晶パネル用基板の構造の説明）
まず図１を用いて液晶パネルの構成について説明する。図１は、本実施の形態による液晶パネルの画素領域の等価回路図である。図１において、マトリクス状に形成された複数の画素は、画素電極（反射電極）２１３及び画素電極２１３を制御するための電界効果型トランジスタ（スイッチング素子）２３０とからなり、画像信号が供給されるデータ線（ソース電極）２０７ａが当該スイッチング素子２３０に電気的接続され、データ線２０７ａには画像信号Ｓ１、Ｓ２、…Ｓｎが供給される。また、スイッチング素子２３０の走査線（ゲート電極）２０５には走査信号Ｇ１、Ｇ２、…Ｇｍが印加される。画素電極２１３は、スイッチング素子２３０のドレイン２０７ｂ電極に電気的接続されており、データ線２０７ａから供給される画像信号Ｓ１、Ｓ２、…Ｓｎを所定のタイミングで書き込む。画素電極２１３を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…Ｓｎは、対向基板（後述する）との間で一定期間保持される。ここで保持された画像信号は画素電極２１３と対向電極との間に形成される液晶容量と並列に蓄積容量を付加する。本実施の形態においては、後述するように図２に走査線（ゲート電極）２０５と同時に形成された蓄積容量電極２０５ｂとゲート絶縁膜を介してシリコン基板の不純物領域２０６ｃにより蓄積容量が形成されている。
【００２７】
図２は、本実施の形態の液晶パネル用基板（反射電極側基板）の１画素の平面図であり、図３は図２のＸ−Ｘ’断面図を示す。図４（ａ）は本発明の反射型液晶パネルの画素領域及び周辺回路よりも外側の周辺部の平面図、図４（ｂ）は図４（ａ）のＸ−Ｘ’断面図を示す。さらに、図５は発明の反射型液晶パネル全体の平面図、図６は図５の断面図を示す。
【００２８】
本発明における反射電極側基板は図２に示されるように半導体基板２０１を用いている。まず、本発明の反射型液晶パネルの全体構成についてその概要を説明する。
【００２９】
図５、図６に示されるように、反射電極側基板４０１（５３１）の中央部には画素領域４２０が設けられ、画素領域には走査線とデータ線がマトリックス状に配置される。走査線とデータ線の交点に応じて各画素が配置され、各画素には後述するように、反射電極５１２とスイッチング素子（図示せず）が設けられている。画素領域４２０の周辺領域には、走査線に走査信号を供給する走査線駆動回路４２２、データ線にデータ信号を供給するデータ線駆動回路４２１、パッド領域４２６（５２６）を介して外部から入力される画像データを取り込む入力回路４２３、これらの回路を制御するタイミング制御回路４２４等の回路が配置される。反射電極側基板４０１（５３１）と、内面に共通電極５３３が形成されたガラスからなる対向基板５３５とをシール材５３６により領域（実線と一点鎖線で挟まれた領域）４３６にて接着固定し、その間隙に液晶５３７封入されて液晶パネルが構成される。なお、点線にて挟まれた領域４２５（図５では５２５）は画素領域周辺を遮光する遮光膜を示す。尚、図示を省略するが、反射電極側基板４０１のシール領域４３６の外側に後述するガードリングが形成されている。
【００３０】
図２のＸ−Ｘ’断面図である図３に基づき反射電極側基板（４０１，５３１）の断面構造について詳細に説明する。また、図４は画素領域および周辺回路領域の外側を囲むスクライブ線周辺の断面図であり、図３とともに説明する。図３及び図４に示されるように、２０１（３０１）は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板でもよい）、２０２（３０２）はこの半導体基板２０１（３０１）の表面に形成され、基板より不純物濃度の高いＰ型ウェル領域である。ウェル領域２０２は、特に限定されないが、例えば７６８×１０２４のような画素の共通ウェル領域として形成され、図５の液晶パネル平面図に示されるデータ線駆動回路４２１や走査線駆動回路４２２、入力回路４２３、タイミング制御回路４２４等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成してもよい。上記フィールド酸化膜２０３は選択熱酸化により５００〜７００ｎｍの厚さに形成されている。
【００３１】
上記フィールド酸化膜２０３（３０３）には一画素毎に２つの開口部が形成され、一方の開口部は熱酸化によって形成されるゲート酸化膜（絶縁膜）２１４を介してポリシリコンあるいはメタルシリサイド等からなるゲート電極２０５が形成され、このゲート電極２０５の両側の基板表面にはウェル領域２０２よりも高不純物濃度のＮ型不純物層（以下、ドーピング層）からなるソース・ドレイン領域２０６ａ、２０６ｂが形成されることにより、電界効果トランジスタ（以下、ＦＥＴ都称す）が構成される。
【００３２】
また、上記フィールド酸化膜２０３に形成された他方の開口部の基板表面にはＰ型ドーピング領域２０６ｃが形成されているとともに、このＰ型ドーピング領域２０６ｃの表面には熱酸化により形成されるゲート絶縁膜と同時に形成された誘電体膜を介してポリシリコンあるいはメタルシリサイド等からなる蓄積容量電極２０５ｂがゲート電極２０５と同時に形成されている。この蓄積容量電極２０５ｂと絶縁膜を介して上記Ｐ型ドーピング領域２０６ｃとの間に、画素に印加された電圧を保持する蓄積容量が構成されている。また、図４に示されるように、フィールド酸化膜３０４はスクライブ線周辺も形成されていない。上記ゲート酸化膜２１４は熱酸化によて４０〜８０ｎｍの厚さに形成されている。また、上記ゲート電極２１５及び蓄積容量電極２１５ｂはポリシリコン層であれば、１００〜２００ｎｍの厚さに、また高融点金属のシリサイド層であれば１００〜３００ｎｍの厚さに形成されている。また、ソース・ドレイン領域２０６ａ、２０６ｂはゲート電極２０５をマスクとしてＮ型不純物をイオン打ち込みすることにより自己整合的に形成される。
【００３３】
上記ゲート電極２０５からフィールド酸化膜２０３にかけて第１層間絶縁膜２０４（図４の３０４）が形成され、この第１層間絶縁膜３０４上にはアルミニウムを主体とするメタル層からなるデータ線（ソース電極）２０７ａ、ドレイン電極２０７ｂ及び図４の第１導電層３０７が同時に形成され、データ線（ソース電極）２０７ａは第１層間絶縁膜２０４及びゲート酸化膜２１４に開口したビアホールを介してソース領域２０６ａに接続され、データ信号の電圧がソース電極に供給されるような構成とする。また、ドレイン電極２０７ｂは第１層間絶縁膜３０４及びゲート酸化膜２１４に開口したビアホールを介してドレイン領域２０６ｂに接続される。また、図４（ｂ）に示すように、第１層間絶縁膜３０４及びゲート酸化膜３１４に形成されたビアホールを介して第１の導電層３０７は基板のウェル領域３０２に接している。これらのビアホール形成工程は同時に行われる。
【００３４】
上記ソース・ドレイン電極２０７ａ、２０７ｂ及び第１の導電層３０７上には第２層間絶縁膜２０８（３０８）が形成される。この第２層間絶縁膜は、例えばＬＴＯ（Low Temperature Oxide)からなる二酸化シリコン等の絶縁膜を形成後、ＳＯＧ（Spin On Glass）からなる平坦化膜を塗布、エッチバックなどの平坦化処理後、再びＬＴＯ等の絶縁膜を形成することにより構成される。ソース・ドレイン電極２０７ａ、２０７ｂ及び第１の導電層３０７は例えば下層のＴｉが１０〜６０ｎｍ、ＴｉＮが１００ｎｍ程度、Ａｌが４００〜１０００ｎｍ、上層のＴｉＮが３０〜６０ｎｍのような厚さとされる。
【００３５】
この第２層間絶縁膜２０８（３０８）上には二層目のアルミニウム層からなる第２の導電層２０９ａ（反射電極間からの光漏れを防ぐ導電層）、２０９ｂ（ドレイン電極に接続される中継導電層）、３０９（ガードリング用の導電層）が同時に形成され、前記第２層間絶縁膜２０８に形成したビアホールを介して第２の導電層２０９ｂは、第１の導電層からなるドレイン電極２０７ｂと接続する。また、第２の導電層３０９は第２層間絶縁膜３０８に形成したビアホールを介して第１の導電層３０７に接続される。この第２の導電層２０９ａ、２０９ｂは、反射電極間から侵入してくる光の遮光層として機能する。図２において、矩形状の一点鎖線の内側の枠と外側の枠で囲まれた領域は第２の導電層２０９ａ、２０９ｂが形成されていない領域である。図には示されないが、周辺回路部において、第２の導電層を回路の配線として用いることも可能である。
【００３６】
上記第２の導電層２０９ａ、２０９ｂの上方には窒化シリコン等の耐湿性絶縁膜からなる絶縁膜２１０（３１０）が１００〜５００ｎｍの厚さで形成される。さらにその上方にはＬＴＯからなる二酸化シリコン等の絶縁膜２１１を形成し、これら窒化シリコン膜と二酸化シリコン膜により第３層間絶縁膜とする。第３層間絶縁膜は８００〜１２００ｎｍの厚さである。前記第３層間膜の表面をＣＭＰ（化学的機械研磨）法等により平坦化する。この第３層間絶縁膜に形成されたビアホール、第２の導電層２０９ｂを介して、ドレイン電極１０７ｂは画素電極である反射電極２１３に電気的に接続される。この反射電極２１３はアルミニウムからなり、その表面が平坦化されている。第２の導電層２０９ｂと反射電極２１３の接続は、第３層間絶縁膜に開口されたビアホールに接続プラグ２１２をＣＶＤ法等で埋め込み形成して行われる。
【００３７】
図４（ａ)に素子基板の端子部（パッド領域）の平面図、（ｂ）に（ａ）のＸ−Ｘ’断面図が示されているが、スクライブ線３２０に沿って第２の導電層３０９は上記第２層間絶縁３０８に形成されたビアホールにて第１の導電層３０７に接続され、さらに、前記第１層間絶縁膜３０４に形成されたビアホールにて半導体基板３０１に接続され、ガードリングを構成する。このようなガードリングは、図５に示されるシール領域４３６に沿って基板周辺を少なくとも一回り囲むように形成されている。ガードリングの上方には窒化シリコン等の耐湿性絶縁膜３１０を形成し，さらにその上方にはＬＴＯからなる二酸化シリコン等の絶縁膜３１１を形成する。絶縁膜３１０と絶縁膜３１１を併せて、第３層間絶縁膜とする。また、第１の導電層３０７と同一層からなる導電層３１２と、第２の導電層３０９と同一層からなる導電層３１３とが電気的に接続してパッド領域を構成する。このパッド領域は導電性粒子３１５を含むＦＰＣ３１６に接続されており、外部信号はＦＰＣ３１６を介してパッド領域に供給される。
【００３８】
本実施形態によれば、上記第３層間絶縁膜下部の、窒化シリコン等の耐湿性絶縁膜３１０がパッシベーション膜としての機能を有する。また、前記耐湿性絶縁膜３１１が上記ガードリングに直接接触するため、ダイシング後の側面からの水分に対する遮蔽機能に優れ、耐湿性の向上に極めて有効である。さらに、上記ガードリングが第１の導電層３０７と第２の導電層３０９から形成され、ガードリング上には前記第３層間絶縁膜による厚い絶縁膜が存在している。即ち、ガードリングとＦＰＣ２１６との間には厚い第３層間絶縁膜が形成されているため、液晶パネルとして組立後の実装時においての端子間ショートを妨げることにも有効である。
【００３９】
（本発明の液晶パネルの構造の説明）
図５は上記の実施例を適用した液晶パネル用基板（反射電極側基板）４０１の全体の平面図を示す。
【００４０】
図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜４２５が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域４２０の周辺に設けられ、上記データ線２０７ａに画像データに応じた画像信号を供給するデータ線駆動回路４２１や走査線を順番に走査する走査線駆動回路４２２、パッド領域４２６を介して外部から入力される画像データを取り込む入力回路４２３、これらの回路を制御するタイミング制御回路４２４等の回路であり、これらの回路は画素電極スイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。なお、４３６は対向するガラス基板との接着固定を行うシール材の形成領域である。
【００４１】
この実施例においては、上記遮光膜４２５は、図３に示されている反射電極（画素電極）２１３と同一工程で形成される第３の導電層で構成され、電源電圧や画像信号の中心電位あるいはＬＣ共通電極電位等の所定電位が印加されるように構成されている。遮光膜４２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。４２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。
【００４２】
図６は上記液晶パネル用基板５３１（図４の４０１）を適用した反射型液晶パネルの断面構成を示す。図５、６に示すように、上記液晶パネル基板５３１（４０１）は、その裏面にガラスもしくはセラミック等からなる支持基板９３２が接着剤により接着されている。これとともに、その表面側には、ＬＣ共通電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）５３３を有する入射側のガラス基板５３５が適当な間隔をおいて配置され、周囲を図４、５のシール材形成領域４３６に形成したシール材５３６で接着された間隙内に周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶５３７などが充填されて液晶パネル５３０として構成されている。なお、外部から信号を入力したり、パッド領域５２６（４２６）は上記シール材５３６の外側に来るようにシール材を設ける位置が設定されている。
【００４３】
周辺回路上の遮光膜５２５（４２５）は、液晶５３７を介在して対向電極５３３と対向されるように構成されている。そして、遮光膜５２５にＬＣ共通電極電位を印加すれば、対向電極５３３にはＬＣ共通電極電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００４４】
この実施例においては、半導体基板からなる上記液晶パネル基板５３１は、その裏面にガラスもしくはセラミック等からなる支持基板が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板５３１に支持基板５３２を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【００４５】
（本発明の液晶パネルを用いた電子機器の説明）
次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。
【００４６】
図７は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図７は、光学要素７５０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部７００、インテグレータレンズ７２０、偏光変換素子７３０から概略構成される偏光照明装置７００、偏光照明装置７００から出射されたＳ偏光光束をＳ偏光光束反射面７４１により反射させる偏光ビームスプリッタ７４０、偏光ビームスプリッタ７４０のＳ偏光反射面７４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー７４２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ７４５Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー７４３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ７４５Ｒ、ダイクロイックミラー７４３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ７４５Ｇ、３つの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂにて変調された光をダイクロイックミラー７４３，７４２，偏光ビームスプリッタ７４０にて合成し、この合成光をスクリーン７６０に投写する投写レンズからなる投写光学系７５０から構成されている。上記３つの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂには、それぞれ前述の液晶パネルが用いられている。
【００４７】
光源部７１０から出射されたランダムな偏光光束は、インテグレータレンズ７２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子７３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ７４０に至るようになっている。偏光変換素子７３０から出射されたＳ偏光光束は、偏光ビームスプリッタ７４０のＳ偏光光束反射面７４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー７４２の青色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｂによって変調される。また、ダイクロイックミラー７４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー７４３の赤色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｒによって変調される。一方、ダイクロイックミラー７４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ７４５Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂによって色光の変調が成される。
【００４８】
反射型液晶ライトバルブ７４５Ｒ、７４５Ｇ、７４５Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
【００４９】
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のＦＥＴを介して反射電極に印加する電圧に応じて可変される。
【００５０】
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のＦＥＴを介して反射電極に印加する電圧に応じて可変される。
【００５１】
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ７４０を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ７４０を透過した光により画像が形成される。従って、投写される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投写光学系７５０に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至らずＯＮ画素の反射光が投写光学系７５０に至るのでノーマリーブラック表示となる。
【００５２】
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【００５３】
図５にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される共通電極と共に同じ電位（例えばＬＣ共通電極電位。但し、ＬＣ共通電極電位としない場合には画素部の共通電極と異なる電位となるので、この場合画素部の共通電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【００５４】
上記実施例に従うと、反射型液晶パネル７４５Ｒ、７４５Ｇ、７４５Ｂの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【００５５】
図８は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。
【００５６】
図８（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００５７】
図８（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００５８】
図８（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【図面の簡単な説明】
【図１】本実施の形態による液晶パネルの画像領域の等価回路図である。
【図２】本実施の形態による反射型液晶パネルの反射電極側基板の１画素領域の平面図。
【図３】図２のＸ−Ｘ’断面図。
【図４】（ａ）は、本実施の形態の反射電極側基板のガードリング構造の平面図、（ｂ）は（ａ)のＸ−Ｘ’断面図。
【図５】実施例の反射型液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図７】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の概略構成図。
【図８】実施例の反射型液晶パネルを用いた携帯電話（ａ）、腕時計型テレビ（ｂ）、パーソナルコンピュータ（ｃ）の外観図。
【図９】従来の半導体におけるガードリング構造を示す断面図。
【符号の説明】
１０１ 半導体基板
１０２ ウェル領域
１０３ フィールド酸化膜
１０４ 第１層間絶縁膜
１０８ 第２層間絶縁膜
１１０ 第３層間絶縁膜
１１１ 酸化膜
３０１ 半導体基板
３０２ ウェル領域
３０３ フィールド酸化膜
Claims (11)
- 基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域に配置されたガードリングと端子とを具備する液晶パネル用基板であって、
前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、
前記トランジスタのソース・ドレイン電極と同一材料により前記ガードリングの第１の導電層と前記端子の第１の導電層とが形成されてなり、前記トランジスタ上に形成された遮光膜と同一材料により前記ガードリングの第２の導電層と前記端子の第２の導電層とが形成されてなり、
前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする液晶パネル用基板。 - 請求項１に記載の液晶パネル用基板であって、前記端子と外部接続回路とを接続するＦＰＣを更に備えており、前記耐湿性絶縁膜上に積層された二酸化シリコンからなる絶縁膜上に延設されてなることを特徴とする液晶パネル用基板。
- 請求項１に記載の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする液晶パネル用基板。
- 請求項１記載の液晶パネル用基板であって、前記ガードリングは前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続して形成することを特徴とする液晶パネル用基板。
- 請求項１〜４のいずれか記載の液晶パネル用基板であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする液晶パネル用基板。
- 請求項１〜５のいずれか記載の液晶パネル用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記液晶パネル用基板と前記透明基板との間隙内に液晶が挟持されて構成されることを特徴とする液晶パネル。
- 請求項６に記載の液晶パネルを用いたことを特徴とする電子機器。
- 基板上にマトリックス状に形成された反射電極と、前記各反射電極に対応して形成されたトランジスタと、前記基板の周辺領域にガードリングと端子とを具備する液晶パネル用基板の製造方法において、
前記トランジスタのソース・ドレイン電極と、前記ガードリングの第１の導電層および前記端子の第１の導電層とを同一材料により形成する工程と、
前記トランジスタ上に形成された遮光膜と、前記ガードリングの第２の導電層および前記端子の第２の導電層とを同一材料により形成する工程とを有し、
前記ガードリングは、前記端子が形成された領域の外側において、前記端子と離間して前記基板のスクライブ線に沿って形成されており、
前記基板の側面からの水分の侵入を防ぐために、前記ガードリングの第２導電層は、前記反射電極と前記遮光膜との間に形成された絶縁膜と同一層からなる耐湿性絶縁膜によって直接覆われていることを特徴とする液晶パネル用基板の製造方法。 - 請求項８に記載の液晶パネル用基板の製造方法であって、前記ガードリングを前記第１の導電層と前記第２の導電層をビアホールを介して直接接続して形成することを特徴とする液晶パネル用基板の製造方法。
- 請求項８に記載の液晶パネル用基板の製造方法であって、前記ガードリングを、前記第１の導電層と前記第２の導電層をビアホールに埋め込んだ接続プラグを介して接続することにより形成することを特徴とする液晶パネル用基板の製造方法。
- 請求項８〜１０のいずれかに記載の液晶パネル用基板の製造方法であって、前記耐湿性絶縁膜は窒化シリコン膜であることを特徴とする液晶パネル用基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789999A JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
| US09/323,484 US6313900B1 (en) | 1998-06-11 | 1999-06-01 | LCD with anti-moisture conductive guard ring |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-163972 | 1998-06-11 | ||
| JP16397298 | 1998-06-11 | ||
| JP7789999A JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000066241A JP2000066241A (ja) | 2000-03-03 |
| JP2000066241A5 JP2000066241A5 (ja) | 2004-09-24 |
| JP3788093B2 true JP3788093B2 (ja) | 2006-06-21 |
Family
ID=26418948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7789999A Expired - Fee Related JP3788093B2 (ja) | 1998-06-11 | 1999-03-23 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6313900B1 (ja) |
| JP (1) | JP3788093B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| WO2001057838A1 (fr) * | 2000-01-31 | 2001-08-09 | Seiko Epson Corporation | Dispositif electro-optique et son procede d'utilisation |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP3933497B2 (ja) * | 2002-03-01 | 2007-06-20 | シャープ株式会社 | 表示装置の製造方法 |
| JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7021124B2 (en) * | 2004-08-27 | 2006-04-04 | International Business Machines Corporation | Method and apparatus for detecting leaks in a fluid cooling system |
| US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP5262854B2 (ja) * | 2009-03-09 | 2013-08-14 | セイコーエプソン株式会社 | 配線基板の接続方法 |
| CN102540524B (zh) * | 2010-12-30 | 2015-10-07 | 北京京东方光电科技有限公司 | 防止静电击穿的方法、阵列基板的制造方法和显示背板 |
| JP6127570B2 (ja) * | 2013-02-20 | 2017-05-17 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| JP6231778B2 (ja) | 2013-06-05 | 2017-11-15 | キヤノン株式会社 | 電気デバイスおよび放射線検査装置 |
| JP6182985B2 (ja) * | 2013-06-05 | 2017-08-23 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
| WO2018163892A1 (ja) * | 2017-03-06 | 2018-09-13 | シャープ株式会社 | 液晶表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69319760T2 (de) * | 1992-02-21 | 1999-02-11 | Toshiba Kawasaki Kk | Flüssigkristallanzeigevorrichtung |
| US5841490A (en) * | 1994-10-31 | 1998-11-24 | Kyocera Corporation | Liquid crystal display device and its fabricating method |
-
1999
- 1999-03-23 JP JP7789999A patent/JP3788093B2/ja not_active Expired - Fee Related
- 1999-06-01 US US09/323,484 patent/US6313900B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6313900B1 (en) | 2001-11-06 |
| JP2000066241A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5682679B2 (ja) | 液晶パネル及びそれを用いた電子機器並びに投写型表示装置 | |
| JP5668808B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP3788093B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| JP3541650B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4036224B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP3812068B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
| JP3803436B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JPH10325949A (ja) | 液晶パネル用基板及びその製造方法、並びに液晶パネル及びそれを用いた電子機器 | |
| JP4197046B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP3690405B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4222311B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP4222326B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP4222312B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP2004206134A (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2000194015A (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 | |
| JP3654295B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器 | |
| JP4270157B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP3680851B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP3632698B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3632699B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP2003287764A (ja) | 液晶パネルおよび液晶パネル用基板並びに投射型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |