JP3785258B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3785258B2 JP3785258B2 JP23256097A JP23256097A JP3785258B2 JP 3785258 B2 JP3785258 B2 JP 3785258B2 JP 23256097 A JP23256097 A JP 23256097A JP 23256097 A JP23256097 A JP 23256097A JP 3785258 B2 JP3785258 B2 JP 3785258B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- forming
- oxide film
- semiconductor device
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は半導体装置の製造方法に関し、特に高耐圧および高周波バイポーラトランジスタを混載したデバイスに関するものである。
【0002】
【従来の技術】
近年、バイポーラデバイスにおいては回路構成の自由度を上げ、集積度を向上させるために高耐圧トランジスタと高周波トランジスタとを同一チップ上に混載させることが行われている。このことにより、チップ面積の縮小化が図れ、コスト低減につながることになる。
【0003】
図4は従来の高耐圧および高周波バイポーラトランジスタを混載した半導体装置を示す断面図である。図において、1はP型半導体基板、2はN型埋込層、3はP型埋込層、4はエピタキシャル成長層、5はP型ウエル拡散層、6はフィールド酸化膜、7はN型コレクタウォール、8はP型チャネルカット、9はベース電極用ポリシリコン膜、10は真性ベース、11は外部ベース拡散層、12はエミッタ電極用ポリシリコン膜、13はエミッタ拡散層、14は層間絶縁膜であり、Aは高耐圧トランジスタ、Bは高周波トランジスタである。
【0004】
【発明が解決しようとする課題】
従来の高耐圧および高周波バイポーラトランジスタを混載した半導体装置は以上のように構成されており、高耐圧トランジスタAでは耐圧マージンを考慮してエピタキシャル成長層4の厚さを充分に厚くする必要がある。ところが従来の製造方法では、高周波トランジスタBにおいても高耐圧トランジスタAと同様のエピタキシャル成長層4厚となってしまう。エピタキシャル成長層4厚が厚いと高周波トランジスタBのコレクタ抵抗が高くなりトランジスタ特性が劣化するという問題点があった。
【0005】
これを解決するものとして、特開昭60−167460号公報には酸化膜を厚く形成することによってエピタキシャル成長層の膜厚を薄くする方法が開示されているが、この方法では酸化膜の形成および除去という工程が追加されることになり工程数が増加するという問題点があった。
【0006】
この発明は上記のような問題点を解消するためになされたもので、工程数を増加させることなく、高耐圧トランジスタの耐圧を充分確保でき、高周波トランジスタのコレクタ抵抗を低くすることのできる半導体装置の製造方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置の製造方法は、第1導電型の半導体基板上に第2導電型の埋込層と第2導電型のエピタキシャル成長層とを形成した後、第2導電型のエピタキシャル層に高耐圧バイポーラトランジスタと高周波バイポーラトランジスタとを形成する半導体装置の製造方法において、第2導電型のエピタキシャル成長層を形成した半導体基板上の全面を酸化して該半導体基板上に酸化膜を形成し、該酸化膜上に窒化膜を形成した後に、該窒化膜をマスクとして高周波バイポーラトランジスタ形成領域にフィールド酸化膜を形成する工程と、フィールド酸化膜の一部をエッチングして高周波バイポーラトランジスタのベース電極形成領域を形成する工程と、フィールド酸化膜を形成した後に窒化膜を除去して高耐圧バイポーラトランジスタのベース電極形成領域を形成する工程と、高耐圧バイポーラトランジスタ形成領域と高周波バイポーラトランジスタ形成領域とにベース電極用ポリシリコン膜を形成する工程と、を含むことを特徴とする。
【0008】
この発明の請求項2に係る半導体装置の製造方法は、フィールド酸化膜のエッチングが等方性エッチングと異方性エッチングとを順に行うようにしたものである。
【0009】
【発明の実施の形態】
実施の形態1.
図1および図2はこの発明の高耐圧および高周波バイポーラトランジスタを混載した半導体装置の製造方法を示す工程断面図である。図にしたがって順次説明を行う。
まず、図1(a)に示すように、P型半導体基板1上にN型埋込層2およびP型埋込層3を形成した後、N型エピタキシャル成長層4を形成する。その後、素子分離のためのP型ウエル拡散層5を形成した後、全面を酸化して酸化膜15を形成し、さらに全面に窒化膜16を形成する。
【0010】
次に、図1(b)に示すように、レジストパターン17を形成し、レジストパターン17をマスクとして窒化膜16をパターニングする。
次に、図1(c)に示すように、レジストパターン17を除去した後、パターニングした窒化膜16をマスクとしてフィールド酸化膜6を形成する。このとき、高周波トランジスタBのエピタキシャル成長層4はフィールド酸化膜6の成長に使われるのでエピタキシャル成長層4厚は高耐圧トランジスタAに比べて薄く形成することができる。
【0011】
次に、図2(a)に示すように、コレクタ領域の窒化膜16のみを除去し、イオン注入することによりN型コレクタウォール7を形成する。その後、残りの窒化膜16を除去しレジスト(図示せず)をマスクとしてフィールド酸化膜6越しにイオン注入しP型チャネルカット8を形成する。
【0012】
次に、図2(b)に示すように、高周波トランジスタB領域にあるフィールド酸化膜6に、レジスト(図示せず)をマスクとして等方性エッチング、異方性エッチングの順にエッチングを行い、ベース電極形成領域を形成する。この様にすれば、フィールド酸化膜6の膜厚が厚く、エッチング時のアスペクト比が高くても良好なベース電極形成領域を形成することができる。
その後、高耐圧トランジスタAおよび高周波トランジスタB領域にベース電極用ポリシリコン9aを形成する。
その後、通常の製造工程を経て高耐圧および高周波バイポーラトランジスタを混載した半導体装置が得られる。
【0013】
この様に、フィールド酸化膜6形成時に高周波トランジスタBのエピタキシャル成長層4を削減できるようにしたので、高周波トランジスタBのエピタキシャル成長層4厚は高耐圧トランジスタAに比べて薄く形成することができ、コレクタ抵抗を低減できる。従って、工程数を増やすことなく良好な高周波特性を有する半導体装置が得られる。
【0014】
実施の形態2.
図3は実施の形態2の高耐圧および高周波バイポーラトランジスタを混載した半導体装置の製造方法を示す工程断面図である。図において、P型半導体基板1上にN型埋込層2およびP型埋込層3を形成した後、N型エピタキシャル成長層4を形成する。その後、素子分離のためのP型ウエル拡散層5を形成した後、フィールド酸化膜6を形成する。さらに、イオン注入することによりP型チャネルカット8を形成する。
【0015】
その後、レジストパターン18をマスクとして高周波トランジスタB領域のN型エピタキシャル成長層4にN型不純物をイオン注入する。このとき、イオン注入位置はN型エピタキシャル成長層4の厚み方向のほぼ中央あたりとする。
その後、通常の製造工程を経て見掛上は従来の図4に示したものと同様の高耐圧および高周波バイポーラトランジスタを混載した半導体装置が得られる。
【0016】
しかし、N型エピタキシャル成長層4の厚み方向のほぼ中央あたりに注入された不純物はその後の工程を経ることによって高周波トランジスタB下部のN型エピタキシャル成長層4全域に拡散され、高周波トランジスタBのコレクタ領域のN型不純物の濃度が上る。つまり、図4に示した構造を有するのであるが、高耐圧トランジスタAのコレクタ領域よりも高周波トランジスタBのコレクタ領域の方が濃度が高くなり、高周波トランジスタBではコレクタ抵抗を低減でき、良好な高周波特性を有する半導体装置が得られる。
【0017】
【発明の効果】
以上のようにこの発明によれば、上記第2導電型のエピタキシャル成長層を形成した上記半導体基板上の全面を酸化して該半導体基板上に酸化膜を形成し、該酸化膜上に窒化膜を形成した後に、該窒化膜をマスクとして高周波バイポーラトランジスタ形成領域にフィールド酸化膜を形成する工程と、上記フィールド酸化膜の一部をエッチングして上記高周波バイポーラトランジスタのベース電極形成領域を形成する工程と、上記フィールド酸化膜を形成した後に上記窒化膜を除去して上記高耐圧バイポーラトランジスタのベース電極形成領域を形成する工程と、上記高耐圧バイポーラトランジスタ形成領域と高周波バイポーラトランジスタ形成領域とにベース電極用ポリシリコン膜を形成する工程と、を含むようにしたので、フィールド酸化膜形成時に高周波トランジスタのエピタキシャル成長層を削減でき、高周波トランジスタのコレクタ抵抗が低減でき、工程数を増やすことなく良好な高周波特性を有する半導体装置が得られる。
【0018】
また、フィールド酸化膜のエッチングが等方性エッチングと異方性エッチングとを順に行うようにしたので、フィールド酸化膜の膜厚が厚く、エッチング時のアスペクト比が高くても良好なベース電極形成領域が形成できる。
【0019】
また、高周波バイポーラトランジスタ形成領域のエピタキシャル成長層内にレジストパターンをマスクとして上記エピタキシャル成長層と同形の不純物をイオン注入するようにしたので、高周波バイポーラトランジスタのコレクタ領域のN型不純物の濃度が上り、高周波バイポーラトランジスタのコレクタ抵抗を低減でき、良好な高周波特性を有する半導体装置が得られる。
【0020】
また、イオン注入が高周波バイポーラトランジスタ下部のエピタキシャル成長層厚のほぼ中央にイオン高濃度層を形成するようにしたので、高周波バイポーラトランジスタ下部のエピタキシャル成長層全域にイオンを拡散することができる。
【0021】
また、高周波バイポーラトランジスタ形成領域の上記エピタキシャル成長層の不純物濃度が上記高耐圧バイポーラトランジスタ形成領域の上記エピタキシャル成長層の不純物濃度よりも高いので、高周波バイポーラトランジスタではコレクタ抵抗を低減でき、良好な高周波特性を有する半導体装置が得られる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の半導体装置の製造方法を示す工程断面図である。
【図2】 この発明の実施の形態1の半導体装置の製造方法を示す工程断面図である。
【図3】 この発明の実施の形態2の半導体装置の製造方法を示す工程断面図である。
【図4】 従来の半導体装置を示す断面図である。
【符号の説明】
1 半導体基板、2 N型埋込層、4 エピタキシャル成長層、
6 フィールド酸化膜、9a ベース電極、18 レジストパターン、
A 高耐圧バイポーラトランジスタ、B 高周波バイポーラトランジスタ。
Claims (2)
- 第1導電型の半導体基板上に第2導電型の埋込層と第2導電型のエピタキシャル成長層とを形成した後、上記第2導電型のエピタキシャル層に高耐圧バイポーラトランジスタと高周波バイポーラトランジスタとを形成する半導体装置の製造方法において、
上記第2導電型のエピタキシャル成長層を形成した上記半導体基板上の全面を酸化して該半導体基板上に酸化膜を形成し、該酸化膜上に窒化膜を形成した後に、該窒化膜をマスクとして上記高周波バイポーラトランジスタ形成領域にフィールド酸化膜を形成する工程と、
上記フィールド酸化膜の一部をエッチングして上記高周波バイポーラトランジスタのベース電極形成領域を形成する工程と、
上記フィールド酸化膜を形成した後に上記窒化膜を除去して上記高耐圧バイポーラトランジスタのベース電極形成領域を形成する工程と、
上記高耐圧バイポーラトランジスタ形成領域と高周波バイポーラトランジスタ形成領域とにベース電極用ポリシリコン膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - フィールド酸化膜のエッチングが等方性エッチングと異方性エッチングとを順に行うようにしたこと
を特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23256097A JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23256097A JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174366A JPH1174366A (ja) | 1999-03-16 |
JP3785258B2 true JP3785258B2 (ja) | 2006-06-14 |
Family
ID=16941253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23256097A Expired - Fee Related JP3785258B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3785258B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017744B2 (ja) * | 2001-01-10 | 2012-09-05 | ソニー株式会社 | 半導体装置の製造方法 |
JP5261642B2 (ja) * | 2006-12-21 | 2013-08-14 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
US7932580B2 (en) | 2006-12-21 | 2011-04-26 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-08-28 JP JP23256097A patent/JP3785258B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1174366A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4735916A (en) | Method of fabricating bipolar transistors and insulated gate field effect transistors having doped polycrystalline silicon conductors | |
JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
US6534365B2 (en) | Method of fabricating TDMOS device using self-align technique | |
US5019523A (en) | Process for making polysilicon contacts to IC mesas | |
EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
JP2587444B2 (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
US5624856A (en) | Method for forming a lateral bipolar transistor | |
US5504364A (en) | CMOS locos isolation for self-aligned NPN BJT in a BiCMOS process | |
JP3785258B2 (ja) | 半導体装置の製造方法 | |
JPH09232458A (ja) | BiCMOS素子およびその製造方法 | |
EP0805497B1 (en) | Method of fabrication of a bipolar transistor | |
KR100248504B1 (ko) | 바이폴라 트랜지스터 및 그의 제조 방법 | |
KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR100486112B1 (ko) | 바이 씨 모스 트랜지스터의 제조방법 | |
JP3923620B2 (ja) | 半導体基板の製造方法 | |
JP2633104B2 (ja) | 半導体装置の製造方法 | |
JP2586395B2 (ja) | 半導体装置の製造方法 | |
US5950080A (en) | Semiconductor device and method of manufacturing the same | |
JPH07211908A (ja) | Mos−fet製造方法 | |
JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
JP2586309B2 (ja) | バイポーラ型半導体装置の製造方法 | |
KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
JP3585764B2 (ja) | バイポーラ型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |