JP3783889B2 - ビットラインプリチャージ回路 - Google Patents
ビットラインプリチャージ回路 Download PDFInfo
- Publication number
- JP3783889B2 JP3783889B2 JP30188596A JP30188596A JP3783889B2 JP 3783889 B2 JP3783889 B2 JP 3783889B2 JP 30188596 A JP30188596 A JP 30188596A JP 30188596 A JP30188596 A JP 30188596A JP 3783889 B2 JP3783889 B2 JP 3783889B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- transistor
- control signal
- voltage
- address transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に関するもので、特に、ＳＲＡＭ（スタティックランダムアクセスメモリ）のビットラインプリチャージ回路に関する。
【０００２】
【従来の技術】
一般にＳＲＡＭの典型的なビットラインプリチャージ方式には、アドレス遷移検出回路の出力により制御されるパルスチャージトランジスタと、常に導通状態にあるスタティックチャージトランジスタと、からなる方式が使用される。そのスタティックチャージトランジスタは、消費電流の大小とスピードに応じてその大きさが決定される重要な構成要素である。また、長サイクル動作時にはチャージされているビットラインレベルがビットライン漏れ電流(Leakage Current) によって低下し誤動作の原因となるので、これを防ぐためにスタティックチャージトランジスタを使用することは必要不可欠である。
【０００３】
図１〜図３は、ＳＲＡＭのビットラインプリチャージ回路の構成を示すものである。図１に示すのは、外部アドレス信号を受けてアドレス信号を発生するアドレスバッファ１０と、このアドレス信号の変化時にアドレス遷移パルスＰＵＬＳＥを出力するアドレス遷移検出回路（ＡＴＤ）１１のブロック図である。また、図２に示すのは、ブロック選択信号ＢＳＩで制御され、アドレス遷移パルスＰＵＬＳＥ及び書込信号バーＷＥに応答してビットライン制御信号バーＰＢＬ１，バーＰＢＬ２をそれぞれ出力するＮＡＮＤゲート１２，１３からなるビットライン制御信号発生回路の回路図である。そして、図３に示すのはビットラインのプリチャージを行うトランジスタ群で、ビットライン制御信号バーＰＢＬ１により制御されるＰＭＯＳトランジスタ１４Ａ，１４Ｂと、ビットライン制御信号バーＰＢＬ２により制御されるＰＭＯＳトランジスタ１５Ａ，１５Ｂ，１６と、ビットライン対ＢＬ，バーＢＬの電圧に従うＰＭＯＳトランジスタ１７，１８と、である。通常、ＰＭＯＳトランジスタ１５Ａ，１５ＢはＰＭＯＳトランジスタ１４Ａ，１４Ｂに比べて相対的に大きくされる。
【０００４】
ビットライン制御信号バーＰＢＬ１の制御を受けるＰＭＯＳトランジスタ１４Ａ，１４Ｂは、読出モードで常時導通しているスタティックチャージトランジスタとして使用される。ビットライン制御信号バーＰＢＬ２の制御を受けるＰＭＯＳトランジスタ１５Ａ，１５Ｂ，１６は、アドレス遷移時に導通するパルスチャージトランジスタとして使用される。そして、ＰＭＯＳトランジスタ１７，１８は、ビットラインＢＬと相補ビットラインバーＢＬとの間に交差接続されており、書込時に長サイクルモードでのビットラインレベルの低下を補償するスタティックチャージトランジスタとして設けられている。
【０００５】
図４は、プリチャージ時とプリチャージ後のビットラインデベロープを示すタイミング図である。
【０００６】
外部アドレスＸＡi の遷移を検出したアドレス遷移検出回路１１からアドレス遷移パルスＰＵＬＳＥがエネーブルされると、ビットライン制御信号バーＰＢＬ２が発生され、これ従いパルスチャージトランジスタであるＰＭＯＳトランジスタ１５Ａ，１５Ｂが導通してビットラインがプリチャージされる。また、書込動作時には書込信号バーＷＥが論理“ロウ”になり、ビットライン制御信号バーＰＢＬ１は論理“ハイ”になる。従って、この場合にはスタティックチャージトランジスタであるＰＭＯＳトランジスタ１４Ａ，１４Ｂは非道通で書込駆動回路（図示略）によりビットラインがデベロープされ、このとき長サイクルモードになると、ビットライン漏れ電流によるビットラインレベルの低下を防ぐために、ＰＭＯＳトランジスタ１７，１８の補償が行われる。更に、読出動作時つまり書込信号バーＷＥが論理“ハイ”になるときには、ビットライン制御信号バーＰＢＬ１が論理“ロウ”になってＰＭＯＳトランジスタ１４Ａ，１４Ｂが導通し、負荷電流が提供される。
【０００７】
【発明が解決しようとする課題】
上記のように従来回路では、パルスチャージトランジスタ及びスタティックチャージトランジスタの両方を設けなければならないためトランジスタ数が多くなり、プリチャージ回路がビットラインごとに設けられることを考えると集積性に与える影響が大きい。また、チャージトランジスタ数が多いため必要以上に消費電流も多く、且つその制御も複雑である。
【０００８】
従って本発明の目的は、より集積性に優れ、プリチャージ制御の容易なＳＲＡＭのビットラインプリチャージ回路を提供することにある。
【０００９】
【課題を解決するための手段】
この目的のために本発明は、アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、ビットライン対に接続されて電流を提供する少なくとも１対のチャージトランジスタと、前記アドレス遷移パルスの活性時には前記チャージトランジスタを完全オンの状態にし、そして前記アドレス遷移パルスの非活性時には内部インピーダンス比により決定される制御電圧を出力して前記チャージトランジスタの導通度を調整するビットライン制御信号発生回路と、備えてなることを特徴とする。ビットライン制御信号発生回路の内部インピーダンスはＭＯＳトランジスタのチャネル抵抗で形成すればよい。
【００１０】
或いは本発明は、アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、前記アドレス遷移パルスに応答して、電源電圧を所定のしきい値電圧分降下させた電圧と接地電圧との間でスイングするビットライン制御信号を出力するビットライン制御信号発生回路と、電源電圧とビットライン対との間に設けられて前記ビットライン制御信号により導通制御されるチャージトランジスタと、を備えてなることを特徴とする。ビットライン制御信号発生回路は、電源電圧に接続した１以上の電圧降下トランジスタと、この電圧降下トランジスタと接地電圧との間に直列接続され、アドレス遷移パルスによる制御で相補的に動作する第１及び第２トランジスタと、この第１及び第２トランジスタ間の接続ノードと接地電圧との間に直列接続された１以上の電圧設定トランジスタと、からなり、前記第１及び第２トランジスタ間の接続ノードからビットライン制御信号を発生する構成とすることができる。この場合、電圧降下トランジスタ及びこれに接続される第１トランジスタをＰＭＯＳトランジスタ、第２トランジスタ及び電圧設定トランジスタをＮＭＯＳトランジスタとするとよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１２】
図５〜図７に、ビットラインプリチャージ回路の実施回路を示してある。図５に示すのは、外部アドレス信号を受けてアドレス信号を発生するアドレスバッファ１０と、このアドレス信号の遷移時にアドレス遷移パルスＮＰＵＬＳＥを発生するアドレス遷移検出回路１１とのブロック図である。また、図６に示すのは、インピーダンス１９，２０の分圧比によりビットライン制御信号バーＰＢＬを決定するビットライン制御信号発生回路２６のブロック図である。そして、図７に、ビットラインのチャージトランジスタとしてＰＭＯＳトランジスタ３０，４０が示されている。
【００１３】
図８の回路図には、ビットライン制御信号発生回路２６の詳細を示してある。このビットライン制御信号発生回路２６は、電源電圧と接地電圧との間にチャネルを直列接続したＭＯＳトランジスタ２１〜２３と、ＰＭＯＳトランジスタ２２のドレインとＮＭＯＳトランジスタ２３のドレインとの接続ノードからなる出力端子と接地電圧との間にチャネルを直列接続したＮＭＯＳトランジスタ２４，２５と、で構成されている。ＰＭＯＳトランジスタ２１はゲートをダイオード接続した電圧降下トランジスタで、１以上設けることができる。また、ＰＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２３でＣＭＯＳインバータが構成され、そのゲートにアドレス遷移パルスＮＰＵＬＳＥが入力される。そして、これらＭＯＳトランジスタ２２，２３の接続ノードからビットライン制御信号バーＰＢＬが出力される。ＮＭＯＳトランジスタ２４，２５は所定のチャネル抵抗をもち、１以上直列接続して設けることができる。
【００１４】
図９に、動作時のタイミングチャートを示し本回路のプリチャージについて説明する。
【００１５】
アドレス遷移を検出したアドレス遷移検出回路１１からアドレス遷移パルスＮＰＵＬＳＥがエネーブルされてビットライン制御信号発生回路２６へ入力されると、その論理“ハイ”に応じてＮＭＯＳトランジスタ２３が導通し、ビットライン制御信号バーＰＢＬは論理“ロウ”状態で出力される。これに従いチャージトランジスタ３０，４０が完全オンの状態で導通し、ビットラインのチャージが行われる。即ち、この場合にチャージトランジスタ３０，４０は、パルスチャージトランジスタとして機能する。
【００１６】
一方、アドレス遷移パルスＮＰＵＬＳＥが論理“ロウ”にある場合、ＮＭＯＳトランジスタ２３がオフ、ＰＭＯＳトランジスタ２２がオンになり、このとき、ＰＭＯＳトランジスタ２１のドレインとＰＭＯＳトランジスタ２２のソースが接続されたノードＮ１には電圧ＶＣＣ−Ｖt （ＶＣＣは電源電圧、Ｖｔはしきい値電圧）が印加される。そして、ＮＭＯＳトランジスタ２４，２５は、ゲートに電源電圧を受けて所定のチャネル抵抗を発生することによりビットライン制御信号バーＰＢＬの電圧レベルを調節するための電圧設定トランジスタとなり、ビットライン制御信号バーＰＢＬの電圧レベルは、ＰＭＯＳトランジスタ２１，２２とＮＭＯＳトランジスタ２４，２５とのチャネル抵抗比、つまりインピーダンス比によって決定されることになる。従って、ビットライン制御信号バーＰＢＬのレベルはＶＣＣ−Ｖt 以下のレベルに制御され、これによりチャージトランジスタ３０，４０をゲート制御することで所望の電流をビットラインへ流すことが可能になる。
【００１７】
このようにビットライン制御信号発生回路２６の動作により、ビットライン制御信号バーＰＢＬはアドレス遷移パルスＮＰＵＬＳＥが論理“ハイ”の場合を除いて常にＶＣＣ−Ｖt 以下に調整され、チャージトランジスタ３０，４０の導通度が制御される。つまり、チャージトランジスタ３０，４０の電流をビットライン制御信号バーＰＢＬによって制御し、スタティックチャージトランジスタとして使用することが可能になっている。
【００１８】
以上、図面を中心に実施形態を説明したが、この他にも多様な形態が可能であることは勿論である。
【００１９】
【発明の効果】
本発明によれば、ビットラインごとのチャージトランジスタ数を大幅に減らすことが可能となるので、集積性に非常に優れる。また、１つのビットライン制御信号をアドレス遷移パルスに従って論理制御するだけの簡単な制御ですむのでタイミング制御が単純であり、チャージトランジスタ数が少ないので消費電流を抑制することができる。
【図面の簡単な説明】
【図１】従来のビットラインプリチャージ回路におけるアドレス遷移検出回路のブロック図。
【図２】従来のビットラインプリチャージ回路におけるビットライン制御信号発生回路の回路図。
【図３】従来のビットラインプリチャージ回路におけるチャージトランジスタの回路図。
【図４】従来のビットラインプリチャージ回路の動作タイミングを示す信号波形図。
【図５】本発明によるビットラインプリチャージ回路におけるアドレス遷移検出回路のブロック図。
【図６】本発明によるビットラインプリチャージ回路におけるビットライン制御信号発生回路のブロック図。
【図７】本発明によるビットラインプリチャージ回路におけるチャージトランジスタの回路図。
【図８】図６に示すビットライン制御信号発生回路の回路図。
【図９】本発明によるビットラインプリチャージ回路の動作タイミングを示す信号波形図。
【符号の説明】
１０ アドレスバッファ
１１ アドレス遷移検出回路
２６ ビットライン制御信号発生回路
３０，４０ チャージトランジスタ
ＮＰＵＬＳＥ アドレス遷移パルス
バーＰＢＬ ビットライン制御信号
【発明の属する技術分野】
本発明は半導体メモリ装置に関するもので、特に、ＳＲＡＭ（スタティックランダムアクセスメモリ）のビットラインプリチャージ回路に関する。
【０００２】
【従来の技術】
一般にＳＲＡＭの典型的なビットラインプリチャージ方式には、アドレス遷移検出回路の出力により制御されるパルスチャージトランジスタと、常に導通状態にあるスタティックチャージトランジスタと、からなる方式が使用される。そのスタティックチャージトランジスタは、消費電流の大小とスピードに応じてその大きさが決定される重要な構成要素である。また、長サイクル動作時にはチャージされているビットラインレベルがビットライン漏れ電流(Leakage Current) によって低下し誤動作の原因となるので、これを防ぐためにスタティックチャージトランジスタを使用することは必要不可欠である。
【０００３】
図１〜図３は、ＳＲＡＭのビットラインプリチャージ回路の構成を示すものである。図１に示すのは、外部アドレス信号を受けてアドレス信号を発生するアドレスバッファ１０と、このアドレス信号の変化時にアドレス遷移パルスＰＵＬＳＥを出力するアドレス遷移検出回路（ＡＴＤ）１１のブロック図である。また、図２に示すのは、ブロック選択信号ＢＳＩで制御され、アドレス遷移パルスＰＵＬＳＥ及び書込信号バーＷＥに応答してビットライン制御信号バーＰＢＬ１，バーＰＢＬ２をそれぞれ出力するＮＡＮＤゲート１２，１３からなるビットライン制御信号発生回路の回路図である。そして、図３に示すのはビットラインのプリチャージを行うトランジスタ群で、ビットライン制御信号バーＰＢＬ１により制御されるＰＭＯＳトランジスタ１４Ａ，１４Ｂと、ビットライン制御信号バーＰＢＬ２により制御されるＰＭＯＳトランジスタ１５Ａ，１５Ｂ，１６と、ビットライン対ＢＬ，バーＢＬの電圧に従うＰＭＯＳトランジスタ１７，１８と、である。通常、ＰＭＯＳトランジスタ１５Ａ，１５ＢはＰＭＯＳトランジスタ１４Ａ，１４Ｂに比べて相対的に大きくされる。
【０００４】
ビットライン制御信号バーＰＢＬ１の制御を受けるＰＭＯＳトランジスタ１４Ａ，１４Ｂは、読出モードで常時導通しているスタティックチャージトランジスタとして使用される。ビットライン制御信号バーＰＢＬ２の制御を受けるＰＭＯＳトランジスタ１５Ａ，１５Ｂ，１６は、アドレス遷移時に導通するパルスチャージトランジスタとして使用される。そして、ＰＭＯＳトランジスタ１７，１８は、ビットラインＢＬと相補ビットラインバーＢＬとの間に交差接続されており、書込時に長サイクルモードでのビットラインレベルの低下を補償するスタティックチャージトランジスタとして設けられている。
【０００５】
図４は、プリチャージ時とプリチャージ後のビットラインデベロープを示すタイミング図である。
【０００６】
外部アドレスＸＡi の遷移を検出したアドレス遷移検出回路１１からアドレス遷移パルスＰＵＬＳＥがエネーブルされると、ビットライン制御信号バーＰＢＬ２が発生され、これ従いパルスチャージトランジスタであるＰＭＯＳトランジスタ１５Ａ，１５Ｂが導通してビットラインがプリチャージされる。また、書込動作時には書込信号バーＷＥが論理“ロウ”になり、ビットライン制御信号バーＰＢＬ１は論理“ハイ”になる。従って、この場合にはスタティックチャージトランジスタであるＰＭＯＳトランジスタ１４Ａ，１４Ｂは非道通で書込駆動回路（図示略）によりビットラインがデベロープされ、このとき長サイクルモードになると、ビットライン漏れ電流によるビットラインレベルの低下を防ぐために、ＰＭＯＳトランジスタ１７，１８の補償が行われる。更に、読出動作時つまり書込信号バーＷＥが論理“ハイ”になるときには、ビットライン制御信号バーＰＢＬ１が論理“ロウ”になってＰＭＯＳトランジスタ１４Ａ，１４Ｂが導通し、負荷電流が提供される。
【０００７】
【発明が解決しようとする課題】
上記のように従来回路では、パルスチャージトランジスタ及びスタティックチャージトランジスタの両方を設けなければならないためトランジスタ数が多くなり、プリチャージ回路がビットラインごとに設けられることを考えると集積性に与える影響が大きい。また、チャージトランジスタ数が多いため必要以上に消費電流も多く、且つその制御も複雑である。
【０００８】
従って本発明の目的は、より集積性に優れ、プリチャージ制御の容易なＳＲＡＭのビットラインプリチャージ回路を提供することにある。
【０００９】
【課題を解決するための手段】
この目的のために本発明は、アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、ビットライン対に接続されて電流を提供する少なくとも１対のチャージトランジスタと、前記アドレス遷移パルスの活性時には前記チャージトランジスタを完全オンの状態にし、そして前記アドレス遷移パルスの非活性時には内部インピーダンス比により決定される制御電圧を出力して前記チャージトランジスタの導通度を調整するビットライン制御信号発生回路と、備えてなることを特徴とする。ビットライン制御信号発生回路の内部インピーダンスはＭＯＳトランジスタのチャネル抵抗で形成すればよい。
【００１０】
或いは本発明は、アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、前記アドレス遷移パルスに応答して、電源電圧を所定のしきい値電圧分降下させた電圧と接地電圧との間でスイングするビットライン制御信号を出力するビットライン制御信号発生回路と、電源電圧とビットライン対との間に設けられて前記ビットライン制御信号により導通制御されるチャージトランジスタと、を備えてなることを特徴とする。ビットライン制御信号発生回路は、電源電圧に接続した１以上の電圧降下トランジスタと、この電圧降下トランジスタと接地電圧との間に直列接続され、アドレス遷移パルスによる制御で相補的に動作する第１及び第２トランジスタと、この第１及び第２トランジスタ間の接続ノードと接地電圧との間に直列接続された１以上の電圧設定トランジスタと、からなり、前記第１及び第２トランジスタ間の接続ノードからビットライン制御信号を発生する構成とすることができる。この場合、電圧降下トランジスタ及びこれに接続される第１トランジスタをＰＭＯＳトランジスタ、第２トランジスタ及び電圧設定トランジスタをＮＭＯＳトランジスタとするとよい。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１２】
図５〜図７に、ビットラインプリチャージ回路の実施回路を示してある。図５に示すのは、外部アドレス信号を受けてアドレス信号を発生するアドレスバッファ１０と、このアドレス信号の遷移時にアドレス遷移パルスＮＰＵＬＳＥを発生するアドレス遷移検出回路１１とのブロック図である。また、図６に示すのは、インピーダンス１９，２０の分圧比によりビットライン制御信号バーＰＢＬを決定するビットライン制御信号発生回路２６のブロック図である。そして、図７に、ビットラインのチャージトランジスタとしてＰＭＯＳトランジスタ３０，４０が示されている。
【００１３】
図８の回路図には、ビットライン制御信号発生回路２６の詳細を示してある。このビットライン制御信号発生回路２６は、電源電圧と接地電圧との間にチャネルを直列接続したＭＯＳトランジスタ２１〜２３と、ＰＭＯＳトランジスタ２２のドレインとＮＭＯＳトランジスタ２３のドレインとの接続ノードからなる出力端子と接地電圧との間にチャネルを直列接続したＮＭＯＳトランジスタ２４，２５と、で構成されている。ＰＭＯＳトランジスタ２１はゲートをダイオード接続した電圧降下トランジスタで、１以上設けることができる。また、ＰＭＯＳトランジスタ２２及びＮＭＯＳトランジスタ２３でＣＭＯＳインバータが構成され、そのゲートにアドレス遷移パルスＮＰＵＬＳＥが入力される。そして、これらＭＯＳトランジスタ２２，２３の接続ノードからビットライン制御信号バーＰＢＬが出力される。ＮＭＯＳトランジスタ２４，２５は所定のチャネル抵抗をもち、１以上直列接続して設けることができる。
【００１４】
図９に、動作時のタイミングチャートを示し本回路のプリチャージについて説明する。
【００１５】
アドレス遷移を検出したアドレス遷移検出回路１１からアドレス遷移パルスＮＰＵＬＳＥがエネーブルされてビットライン制御信号発生回路２６へ入力されると、その論理“ハイ”に応じてＮＭＯＳトランジスタ２３が導通し、ビットライン制御信号バーＰＢＬは論理“ロウ”状態で出力される。これに従いチャージトランジスタ３０，４０が完全オンの状態で導通し、ビットラインのチャージが行われる。即ち、この場合にチャージトランジスタ３０，４０は、パルスチャージトランジスタとして機能する。
【００１６】
一方、アドレス遷移パルスＮＰＵＬＳＥが論理“ロウ”にある場合、ＮＭＯＳトランジスタ２３がオフ、ＰＭＯＳトランジスタ２２がオンになり、このとき、ＰＭＯＳトランジスタ２１のドレインとＰＭＯＳトランジスタ２２のソースが接続されたノードＮ１には電圧ＶＣＣ−Ｖt （ＶＣＣは電源電圧、Ｖｔはしきい値電圧）が印加される。そして、ＮＭＯＳトランジスタ２４，２５は、ゲートに電源電圧を受けて所定のチャネル抵抗を発生することによりビットライン制御信号バーＰＢＬの電圧レベルを調節するための電圧設定トランジスタとなり、ビットライン制御信号バーＰＢＬの電圧レベルは、ＰＭＯＳトランジスタ２１，２２とＮＭＯＳトランジスタ２４，２５とのチャネル抵抗比、つまりインピーダンス比によって決定されることになる。従って、ビットライン制御信号バーＰＢＬのレベルはＶＣＣ−Ｖt 以下のレベルに制御され、これによりチャージトランジスタ３０，４０をゲート制御することで所望の電流をビットラインへ流すことが可能になる。
【００１７】
このようにビットライン制御信号発生回路２６の動作により、ビットライン制御信号バーＰＢＬはアドレス遷移パルスＮＰＵＬＳＥが論理“ハイ”の場合を除いて常にＶＣＣ−Ｖt 以下に調整され、チャージトランジスタ３０，４０の導通度が制御される。つまり、チャージトランジスタ３０，４０の電流をビットライン制御信号バーＰＢＬによって制御し、スタティックチャージトランジスタとして使用することが可能になっている。
【００１８】
以上、図面を中心に実施形態を説明したが、この他にも多様な形態が可能であることは勿論である。
【００１９】
【発明の効果】
本発明によれば、ビットラインごとのチャージトランジスタ数を大幅に減らすことが可能となるので、集積性に非常に優れる。また、１つのビットライン制御信号をアドレス遷移パルスに従って論理制御するだけの簡単な制御ですむのでタイミング制御が単純であり、チャージトランジスタ数が少ないので消費電流を抑制することができる。
【図面の簡単な説明】
【図１】従来のビットラインプリチャージ回路におけるアドレス遷移検出回路のブロック図。
【図２】従来のビットラインプリチャージ回路におけるビットライン制御信号発生回路の回路図。
【図３】従来のビットラインプリチャージ回路におけるチャージトランジスタの回路図。
【図４】従来のビットラインプリチャージ回路の動作タイミングを示す信号波形図。
【図５】本発明によるビットラインプリチャージ回路におけるアドレス遷移検出回路のブロック図。
【図６】本発明によるビットラインプリチャージ回路におけるビットライン制御信号発生回路のブロック図。
【図７】本発明によるビットラインプリチャージ回路におけるチャージトランジスタの回路図。
【図８】図６に示すビットライン制御信号発生回路の回路図。
【図９】本発明によるビットラインプリチャージ回路の動作タイミングを示す信号波形図。
【符号の説明】
１０ アドレスバッファ
１１ アドレス遷移検出回路
２６ ビットライン制御信号発生回路
３０，４０ チャージトランジスタ
ＮＰＵＬＳＥ アドレス遷移パルス
バーＰＢＬ ビットライン制御信号
Claims (6)
- アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、
ビットライン対に接続されて電流を提供する少なくとも１対のチャージトランジスタと、前記チャージトランジスタの導通度を調整するためのビットライン制御信号を出力するビットライン制御信号発生回路と、を備え、
前記ビットライン制御信号発生回路は、電源電圧に接続した１以上の電圧降下トランジスタと、前記電圧降下トランジスタと接地電圧との間に直列接続され、アドレス遷移パルスによる制御で相補的に動作する第１及び第２トランジスタと、前記第１及び第２トランジスタ間の接続ノードと接地電圧との間に直列接続された１以上の電圧設定トランジスタと、を有し、前記第１及び第２トランジスタ間の接続ノードから前記ビットライン制御信号を発生することを特徴とするビットラインプリチャージ回路。 - 前記ビットライン制御信号発生回路の内部インピーダンスがＭＯＳトランジスタのチャネル抵抗で形成されることを特徴とする請求項１記載のビットラインプリチャージ回路。
- 前記チャージトランジスタがＰＭＯＳトランジスタであることを特徴とする請求項１又は請求項２記載のビットラインプリチャージ回路。
- アドレス遷移時にアドレス遷移パルスを活性化させるアドレス遷移検出回路を備えたＳＲＡＭのビットラインプリチャージ回路において、前記アドレス遷移パルスに応答して、電源電圧を所定のしきい値電圧分降下させた電圧と接地電圧との間でスイングするビットライン制御信号を出力するビットライン制御信号発生回路と、電源電圧とビットライン対との間に設けられて前記ビットライン制御信号により導通制御されるチャージトランジスタと、を備え、
前記ビットライン制御信号発生回路は、電源電圧に接続した１以上の電圧降下トランジスタと、前記電圧降下トランジスタと接地電圧との間に直列接続され、アドレス遷移パルスによる制御で相補的に動作する第１及び第２トランジスタと、前記第１及び第２トランジスタ間の接続ノードと接地電圧との間に直列接続された１以上の電圧設定トランジスタと、を有し、前記第１及び第２トランジスタ間の接続ノードから前記ビットライン制御信号を発生することを特徴とするビットラインプリチャージ回路。 - 前記電圧降下トランジスタ及び前記第１トランジスタがＰＭＯＳトランジスタであり、前記第２トランジスタ及び前記電圧設定トランジスタがＮＭＯＳトランジスタであることを特徴とする請求項４記載のビットラインプリチャージ回路。
- 前記チャージトランジスタがＰＭＯＳトランジスタであることを特徴とする請求項４又は請求項５に記載のビットラインプリチャージ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P40996 | 1995-11-13 | ||
| KR1019950040996A KR0177763B1 (ko) | 1995-11-13 | 1995-11-13 | 비트라인 프리차아지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167493A JPH09167493A (ja) | 1997-06-24 |
| JP3783889B2 true JP3783889B2 (ja) | 2006-06-07 |
Family
ID=19433886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30188596A Expired - Fee Related JP3783889B2 (ja) | 1995-11-13 | 1996-11-13 | ビットラインプリチャージ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5754487A (ja) |
| JP (1) | JP3783889B2 (ja) |
| KR (1) | KR0177763B1 (ja) |
| TW (1) | TW334569B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260510A (ja) * | 1996-01-17 | 1997-10-03 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH1166858A (ja) * | 1997-08-12 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100557570B1 (ko) * | 1998-12-30 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체 기억소자의 선충전전압 발생회로 |
| DE10062110B4 (de) * | 2000-12-13 | 2009-04-09 | Qimonda Ag | Integrierter Speicher mit einem Zellenfeld und Ladungsausgleichseinrichtungen sowie Verfahren zum beschleunigten Schreiben eines Datums in einen integrierten Speicher |
| JP2003007071A (ja) * | 2001-06-26 | 2003-01-10 | Sharp Corp | 半導体メモリ装置 |
| US6870398B2 (en) * | 2003-04-24 | 2005-03-22 | Ami Semiconductor, Inc. | Distributed memory and logic circuits |
| US7304895B2 (en) * | 2005-09-13 | 2007-12-04 | International Business Machines Corporation | Bitline variable methods and circuits for evaluating static memory cell dynamic stability |
| JP5144219B2 (ja) * | 2007-11-07 | 2013-02-13 | パナソニック株式会社 | 半導体記憶装置 |
| US9514805B1 (en) | 2016-03-28 | 2016-12-06 | Qualcomm Incorporated | Intelligent bit line precharge for improved dynamic power |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047671A (en) * | 1988-10-13 | 1991-09-10 | Ncr Corporation | CMOS to ECL converter |
| JPH07118196B2 (ja) * | 1988-12-28 | 1995-12-18 | 株式会社東芝 | スタティック型半導体メモリ |
| DE69019551T2 (de) * | 1989-02-18 | 1995-09-21 | Sony Corp | Speicheranordnungen. |
| US5199002A (en) * | 1990-10-01 | 1993-03-30 | Integrated Device Technology, Inc. | SRAM-address-change-detection circuit |
| US5305268A (en) * | 1990-12-13 | 1994-04-19 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with column equilibrate on change of data during a write cycle |
| JP2785540B2 (ja) * | 1991-09-30 | 1998-08-13 | 松下電器産業株式会社 | 半導体メモリの読み出し回路 |
-
1995
- 1995-11-13 KR KR1019950040996A patent/KR0177763B1/ko not_active IP Right Cessation
-
1996
- 1996-11-01 TW TW085113331A patent/TW334569B/zh not_active IP Right Cessation
- 1996-11-13 US US08/749,277 patent/US5754487A/en not_active Expired - Lifetime
- 1996-11-13 JP JP30188596A patent/JP3783889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0177763B1 (ko) | 1999-04-15 |
| US5754487A (en) | 1998-05-19 |
| JPH09167493A (ja) | 1997-06-24 |
| TW334569B (en) | 1998-06-21 |
| KR970029813A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416062B2 (ja) | 連想メモリ（ｃａｍ） | |
| US7116596B2 (en) | Method of apparatus for enhanced sensing of low voltage memory | |
| JPH0373495A (ja) | 半導体メモリ装置 | |
| JPH0253879B2 (ja) | ||
| JPH097374A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JP2004039204A (ja) | ワードライン駆動回路 | |
| US5140199A (en) | Sense amplifier driver for memory device having reduced power dissipation | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| JP3053562B2 (ja) | 半導体メモリ装置のビット線感知回路 | |
| JP3568573B2 (ja) | アドレス遷移検出回路を内蔵するメモリ装置 | |
| JP3783889B2 (ja) | ビットラインプリチャージ回路 | |
| JPH07101553B2 (ja) | バッファ回路およびその動作方法 | |
| US5708607A (en) | Data read circuit of a memory | |
| JPH0541086A (ja) | 半導体メモリー装置のセンスアンプ制御回路 | |
| JP3357634B2 (ja) | 構成可能なハーフ・ラッチによる高速シングルエンド・センシング | |
| JPH07169272A (ja) | エッジ遷移検知装置 | |
| EP1018745B1 (en) | Improved driver circuit | |
| JPH0883491A (ja) | データ読出回路 | |
| JP2003030991A (ja) | メモリ | |
| US6333891B1 (en) | Circuit and method for controlling a wordline and/or stabilizing a memory cell | |
| KR100264214B1 (ko) | 반도체 메모리의 센스앰프 제어회로 | |
| JPH08190799A (ja) | センスアンプ回路 | |
| KR100239885B1 (ko) | Sram 장치의 비트라인 프리챠지 회로 | |
| KR100365432B1 (ko) | 센스 앰프 구동 신호 발생기 | |
| KR940005692B1 (ko) | 반도체 메모리장치의 데이타 출력 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |