JP3783212B2 - チップタイプledランプの製造方法 - Google Patents
チップタイプledランプの製造方法 Download PDFInfo
- Publication number
- JP3783212B2 JP3783212B2 JP2002292520A JP2002292520A JP3783212B2 JP 3783212 B2 JP3783212 B2 JP 3783212B2 JP 2002292520 A JP2002292520 A JP 2002292520A JP 2002292520 A JP2002292520 A JP 2002292520A JP 3783212 B2 JP3783212 B2 JP 3783212B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- manufacturing
- led lamp
- type led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Die Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、表示灯などとして用いられるLEDランプの製造方法に関するものであり、詳細には、回路基板などへの搭載に適するように、チップタイプと称される形状とされたLEDランプの製造方法に係るものである。
【0002】
【従来の技術】
従来のチップタイプLEDランプにおいては、回路基板などへの取付けに適するように例えば樹脂など絶縁性部材で形成された樹脂基板が設けられ、この樹脂基板上には例えば金属板、金属箔など導電性部材で適宜形状として形成されたパッド、端子部などが設けられ、前記パッドにはLEDチップがマウントされている。また、前記LEDチップは湿度による劣化を防止するために透明樹脂によるケースで覆われるものとされている。(例えば、特許文献1)
【0003】
【特許文献1】
特開平09−214002号公報(段落「0002」〜「0005」、図14)
【0004】
【発明が解決しようとする課題】
しかしながら、前記した従来の構成のチップタイプLEDランプにおいては、例えばリードフレームへの樹脂部材の一体成型、あるいは、プリント基板を利用してのエッチング加工などにより樹脂基板とパッドとが一体化されているものであるので、LEDチップの樹脂基板へのマウント工程を行うに当たっては、樹脂基板が形成された樹脂部材の耐熱温度以上の加熱工程は行えないものとなる。
【0005】
従って、樹脂基板へのLEDチップのダイボンド工程は、硬化温度が150℃程度で良い導電性接着剤であるAgペーストによる接着工程となるが、この場合、Agペーストの塗布量が多いと、LEDチップの側面に回り込む可能性が高くなり、LEDチップのp層とn層とに跨る事態を生じて短絡させ、点灯不可能とする問題点を生じる。
【0006】
また、Agペーストの塗布量が少ないと、接着強度が不足し、後に行われるワイヤボンディング工程時などに生じる応力で、樹脂基板(パッド)とLEDチップとの間に接触不良を生じ、上記の短絡と同様に、点灯不可能とする問題点を生じる。よって、上記の事故を生じないようにするためには、Agペーストの塗布量を極めて厳密に管理できる工程が必要となり、作業が高度化して生産性が低下する問題点を生じている。
【0007】
【課題を解決するための手段】
本発明は、前記した従来の課題を解決するための具体的手段として、樹脂基板と、該樹脂基板と一体化されるリードフレームとが設けられて成るチップタイプLEDランプの製造方法において、前記リードフレームには予めにLED発光素子が共晶結合法によりダイボンドされ、しかる後に前記リードフレームに対する樹脂基板の一体化とランプハウスの成形が同時に樹脂成型法により行われ、その後前記LED発光素子には前記ダイボンドが行われたのと反対の極のリードフレームに対しワイヤボンドが行われ、前記ランプハウス内部に透明樹脂が注入されることを特徴とするチップタイプLEDランプの製造方法を提供することで課題を解決するものである。
【0008】
【発明の実施の形態】
つぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図1〜図4は、本発明に係るチップタイプLEDランプ1の製造方法を工程の順に示すものであり、先ず、本発明では第一工程としてリードフレーム2へのLEDチップ3のダイボンディングを行うものとしている。
【0009】
本発明では、このときに前記リードフレーム2とLEDチップ3との接合を共晶接合により行うものであり、即ち、例えばAuとSnとの合金によるメッキが施されたLEDチップ3とリードフレーム2とは、ボンディングマシンなどにより適宜な加圧、加熱が行われ、Au、Sn間に生じる共晶現象により接合させる。尚、このときの加熱温度としては350℃程度が必要であり、後に説明する樹脂基板4が形成される樹脂部材の耐熱温度は大きく超える領域となる。
【0010】
本発明では、上記のようにLEDチップ3がダイボンドされた後のリードフレーム2に対して図2に示すように樹脂基板4の一体化がインサートモールドなど適宜な樹脂成形手段により行われる。尚、このときには、後に防湿を目的として前記LEDチップ3を封止するために注入される透明樹脂7を保持するためのランプハウス5を同時に形成しても良いものである。また、上記樹脂基板4の成型に当たっては、成型用の金型10、11に工夫を凝らすなどして、リードフレーム2上にダイボンドが行われたLEDチップ3に対して応力が加わることのないようにされている。
【0011】
図3は、ワイヤボンド工程を示すものであり、上記のように樹脂基板4、ランプハウス5が形成された後には、前記LEDチップ3にはダイボンドが行われたのと反対の極に対し金、あるいは、アルミニウムのワイヤ6による配線、即ち、ワイヤボンドが行われ、LEDチップ3に対する配線が完了する。よって、この配線が行われた後には、図4に示すように前記ランプハウス5内に透明樹脂7を注入し、加熱などにより硬化を行わせ、更に前記リードフレーム2の切断、成形などを行えば、チップタイプLEDランプ1の製造工程は終了する。
【0012】
ついで、上記説明の製造方法としたときの作用、効果について説明を行う。先ず、前記リードフレーム2へのLEDチップ3のダイボンド時にAgペーストを塗布することをなくし、過剰な塗布によるLEDチップ3のP層とN層との短絡を生じないものとして歩留まりを向上させる。
【0013】
同時に、Agペーストを不使用としたことは、前記リードフレーム2の例えば鏡面状などとされている表面処理もAgペーストにより覆われる部位がなくなり、前記LEDチップ3からの光のリードフレーム2に達したものは効率よく照射方向に反射され、チップタイプLEDランプとしての光量が増加するものとなる。
【0014】
また、共晶接合によるリードフレーム2とLEDチップ3との接合部位は、Agペーストによる接合部位に比べて熱抵抗が低く、これによりLEDチップ3からリードフレーム2へ放熱される熱量が増加してLEDチップ3の冷却効率が向上する。従って、同一定格として使用する場合にはLEDチップ3の延命が可能となり、同一寿命として使用する場合には一層の光量の増加(約10%)が可能となる。
【0015】
更には、共晶接合によるリードフレーム2へのLEDチップ3の接合は、Agペーストによる接合に比較して高い接合強度が期待できるものであるので、後に行われるワイヤ6による配線時、あるいは、透明樹脂7の注入時、硬化時などの応力においても接合部位に剥がれなど欠陥を生じる可能性が低く、この面でも歩留まりの向上、製品の信頼性の向上が期待できるものとなる。
【0016】
図5、図6は本発明に係るチップタイプLEDランプ1の製造方法の別な実施形態であり、前の実施形態では前記LEDチップ3は、GaPなど1つの組成で全体が形成されたものとして説明と図示を行ったが、本発明はこれを限定するものではなく、例えば、青色発光のLEDチップ3として多く採用されている構成である、SiC基板3a上に窒化化合物半導体であるGaN発光チップ3bを成長させた構成のものであっても良い。
【0017】
この場合においても前記LEDチップ3はリードフレーム2に共晶接合で一体化されるものであるが、図5に示すようにSiC基板3aの側でリードフレーム2に接合しても良く、あるいは、図6に示すようにGaN発光チップ3bの側でリードフレーム2に接合しても良いものであり、この場合、GaN発光チップ3b(窒化化合物半導体)側で接合したときの方が50%程度、光量が増加する。
【0018】
図7は、本発明に係るチップタイプLEDランプ1の製造方法の更に別な実施形態であり、前の実施形態では、LEDチップ3をダイボンドするときのリードフレーム2の状態については言及するものではなかったが、図7に示すように複数のリードフレーム2が連接された状態、いわゆるフープ状の状態で行われても良いものである。
【0019】
【発明の効果】
以上に説明したように、本発明により、樹脂基板と、該樹脂基板と一体化されるリードフレームとが設けられて成るチップタイプLEDランプの製造方法において、前記リードフレームには予めにLED発光素子が共晶結合法によりダイボンドされ、しかる後に前記リードフレームに対する樹脂基板の一体化とランプハウスの成形が同時に樹脂成型法により行われ、その後前記LED発光素子には前記ダイボンドが行われたのと反対の極のリードフレームに対しワイヤボンドが行われ、前記ランプハウス内部に透明樹脂が注入されることを特徴とするチップタイプLEDランプの製造方法としたことで、第一には、塗布するときの量の過大によりLEDチップのP層、N層間に短絡を生じたり、あるいは、量の不足により取付強度不足を生じるAgペーストの使用を不要とし、共晶結晶により一定強度で確実な接合を可能として、チップタイプLEDランプの生産性の向上と、品質の向上とに極めて優れた効果を奏するものである。
【0020】
また、Agペーストの使用を不要としたことで、Agペーストの塗布により遮蔽されていたリードフレームの面が反射鏡として利用できるものとなるので、従来はAgペーストに達して吸収されていた光をリードフレーム2に行う鏡面処理などで反射し照射光として利用することが可能となり、チップタイプLEDランプとしての光量増加が可能となり、性能の向上にも極めて優れた効果を奏する。
【0021】
更には、リードフレームとLEDチップとの接合を共晶接合としたことで、接合強度も向上し、続くワイヤボンド工程、樹脂注入工程などでのリードフレームとLEDチップとの剥がれなども生じないものとして、信頼性の向上にも極めて優れた効果を奏するものである。
【図面の簡単な説明】
【図1】 本発明に係るチップタイプLEDランプの製造方法の第一工程であるダイボンド工程を示す説明図である。
【図2】 同じく本発明に係るチップタイプLEDランプの製造方法の第二工程である樹脂基板の形成工程を示す説明図である。
【図3】 同じく本発明に係るチップタイプLEDランプの製造方法の第三工程であるワイヤボンド工程を示す説明図である。
【図4】 同じく本発明に係るチップタイプLEDランプの製造方法の第四工程である透明樹脂注入工程を示す説明図である。
【図5】 同じく本発明に係るチップタイプLEDランプの製造方法の別の実施形態におけるダイボンド工程をSiC基板側で行うときの例で示す説明図である。
【図6】 同じく本発明に係るチップタイプLEDランプの製造方法の別の実施形態におけるダイボンド工程をGaN発光チップ側で行うときの例で示す説明図である。
【図7】 同じく本発明に係るチップタイプLEDランプの製造方法の更に別の実施形態におけるダイボンド工程を示す説明図である。
【符号の説明】
1……チップタイプLEDランプ
2……リードフレーム
3……LEDチップ
3a……SiC基板
3b……GaN発光チップ
4……樹脂基板
5……ランプハウス
6……ワイヤ
7……透明樹脂
10、11……金型
Claims (5)
- 樹脂基板と、該樹脂基板と一体化されるリードフレームとが設けられて成るチップタイプLEDランプの製造方法において、前記リードフレームには予めにLED発光素子が共晶結合法によりダイボンドされ、しかる後に前記リードフレームに対する樹脂基板の一体化とランプハウスの成形が同時に樹脂成型法により行われ、その後前記LED発光素子には前記ダイボンドが行われたのと反対の極のリードフレームに対しワイヤボンドが行われ、前記ランプハウス内部に透明樹脂が注入されることを特徴とするチップタイプLEDランプの製造方法。
- 少なくとも前記リードフレームに対する樹脂基板の一体化が行われるまでの時点においては、前記リードフレームはフープ状であることを特徴とする請求項1記載のチップタイプLEDランプの製造方法。
- 前記共晶接合が行われるLED発光素子とリードフレームとの接合部分には、Au−Sn系合金が用いられることを特徴とする請求項1または請求項2記載のチップタイプLEDランプの製造方法。
- 前記LED発光素子がSiC基板上に成長させた窒化物系化合物半導体であることを特徴とする請求項1〜請求項3いずれかに記載のチップタイプLEDランプの製造方法。
- 前記LED発光素子とリードフレームとの接合は、前記窒化物系化合物半導体側で行われていることを特徴とする請求項4記載のチップタイプLEDランプの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292520A JP3783212B2 (ja) | 2002-10-04 | 2002-10-04 | チップタイプledランプの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292520A JP3783212B2 (ja) | 2002-10-04 | 2002-10-04 | チップタイプledランプの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128330A JP2004128330A (ja) | 2004-04-22 |
JP3783212B2 true JP3783212B2 (ja) | 2006-06-07 |
Family
ID=32283749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292520A Expired - Fee Related JP3783212B2 (ja) | 2002-10-04 | 2002-10-04 | チップタイプledランプの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3783212B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4359195B2 (ja) * | 2004-06-11 | 2009-11-04 | 株式会社東芝 | 半導体発光装置及びその製造方法並びに半導体発光ユニット |
KR100618513B1 (ko) | 2005-04-14 | 2006-08-31 | 김낙화 | 엘이디 집적모듈 베이스의 제조방법 및 그 제조장치 |
US7795632B2 (en) | 2006-06-26 | 2010-09-14 | Osram Sylvania Inc. | Light emitting diode with direct view optic |
JP4341693B2 (ja) | 2007-05-16 | 2009-10-07 | ウシオ電機株式会社 | Led素子およびその製造方法 |
US8968608B2 (en) | 2008-01-17 | 2015-03-03 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device |
US8836130B2 (en) | 2009-01-23 | 2014-09-16 | Nichia Corporation | Light emitting semiconductor element bonded to a base by a silver coating |
EP2390932B1 (en) | 2009-01-23 | 2015-09-09 | Nichia Corporation | Method for manufacturing a semiconductor device |
EP3163601B1 (en) | 2009-01-23 | 2020-03-11 | Nichia Corporation | Method of producing a semiconductor device by directly bonding silver on a surface of a semiconductor element with silver oxide on a surface of a base |
JP5673536B2 (ja) | 2009-07-21 | 2015-02-18 | 日亜化学工業株式会社 | 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、および発光装置 |
-
2002
- 2002-10-04 JP JP2002292520A patent/JP3783212B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004128330A (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359195B2 (ja) | 半導体発光装置及びその製造方法並びに半導体発光ユニット | |
US7629188B2 (en) | Flip chip type LED lighting device manufacturing method | |
US7074645B2 (en) | Fabrication method of semiconductor package with heat sink | |
KR101138306B1 (ko) | Led 칩의 다이-본딩 방법과 이에 의해 제조된 led | |
JP2006049442A (ja) | 半導体発光装置およびその製造方法 | |
JP2006093697A (ja) | 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード | |
JPH11260985A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
TWI570959B (zh) | 發光裝置封裝件及製造發光裝置封裝件之方法 | |
JP2003168829A (ja) | 発光装置 | |
US20130307014A1 (en) | Semiconductor light emitting device | |
JP3783212B2 (ja) | チップタイプledランプの製造方法 | |
JP2006514426A (ja) | 表面実装型発光ダイオード | |
TWI482320B (zh) | 具有藉由單一囊封材料圍繞的反射體杯狀物之引線框架晶片載體封裝 | |
KR100638824B1 (ko) | 발광 다이오드 칩의 접합 방법 | |
TW201205901A (en) | LED light module and manufacturing method thereof | |
JPH10229097A (ja) | チップ型半導体の製造方法 | |
EP1524705A2 (en) | Flip chip type led lighting device manufacturing method | |
JP5988782B2 (ja) | Ledパッケージ及びled発光素子 | |
US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
KR20050035638A (ko) | 고출력 엘이디패키지 제작방법 및 이를 이용한 고출력엘이디패키지 | |
JP2002368165A (ja) | 樹脂封止型半導体装置 | |
JP2660732B2 (ja) | 半導体装置 | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH07297451A (ja) | 半導体装置 | |
JP6675032B1 (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3783212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |