JP3750311B2 - 半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置の電極取り出し部におけるコンタクト抵抗を低減した半導体装置及びその製造方法に関し、特にＭＯＳトランジスタ等に適用すると好適である。
【０００２】
【従来の技術】
炭化珪素はバンドギャップが大きくオーミックコンタクトが困難な電極である。このため、従来では、コンタクト抵抗が低いオーミックコンタクトを得るために、ワークファンクションを合わせたり、カーバイドやシリサイドを取り出し部（半導体層のうち取り出し電極と接触する表面）に作ったり、半導体層にヘビードープを行う等の方法が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、半導体基板材料として４Ｈや６Ｈの立方晶の炭化珪素を用いた場合、ドーピングレベルを非常に高くしても半導体電極層の不純物濃度が１×１０¹⁹ｃｍ^-3程度までにしかならない。このため、この半導体電極層に取り出し電極を設けた場合、ｎ型半導体電極層にニッケルで取り出し電極を形成したとすると１×１０^-5ｃｍ^-2台、ｐ型半導体電極層にチタンで取り出し電極を形成したとすると１×１０^-4ｃｍ^-2台のコンタクト抵抗しか得られないという問題がある。
【０００４】
この問題を解決する方法として、さらにドーピングレベルを上げることが考えられるが、４Ｈや６Ｈの立方晶の炭化珪素を用いた場合には、材質的に不純物濃度を１×１０¹⁹ｃｍ^-3にするまでが現状では限界であり、これらの材質を用いた場合にこれ以上不純物濃度を上げるということは困難である。
本発明は、上記問題に鑑みてなされ、六方晶の炭化珪素からなる半導体層と取り出し電極との間におけるコンタクト抵抗を小さくすることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、以下の技術的手段を採用する。
請求項１に記載の発明においては、４Ｈまたは６Ｈの六方晶の炭化珪素からなるコンタクト領域（５）と取り出し電極（１２）との間に、コンタクト領域（５）と同じ導電型を有し、かつコンタクト領域（５）よりもバンドギャップが小さい３Ｃの炭化珪素で構成された中間層（２０）が設けられていることを特徴としている。
【０００６】
このように、取り出し部にバンドギャップが小さい３Ｃの炭化珪素で構成された中間層（２０）を設けると、取り出し電極（１２）と中間層（５）の間におけるエネルギー障壁が小さいことから、中間層（２０）を設けない場合よりも取り出し電極（１２）とコンタクト領域（５）のコンタクト抵抗を低減することができる。
【０００７】
また、請求項２に示すように、中間層（２０）を複数の層から構成して、コンタクト領域（５）から取り出し電極（１２）に近い層ほどバンドギャップが小さくなっていくグレイドッド構造とすれば、各層の間におけるエネルギー障壁を小さくできるため、より効果的にコンタクト抵抗を低減することができる。具体的には、コンタクト領域（５）を４Ｈの炭化珪素で構成する場合には、中間層（２０）のうち取り出し電極（１２）に最も近い層は３Ｃの炭化珪素の層で構成し、炭化珪素の層とコンタクト領域（５）の間を６Ｈの炭化珪素の層で構成するようにすればよい。
【０００８】
請求項３に記載の発明に示すように、表面が４Ｈまたは６Ｈの六方晶の炭化珪素からなる第２導電型の第１半導体層（３）で構成された半導体基板（１、２、３）上に、３Ｃの炭化珪素からなる第２半導体層（２０）を形成し、この半導体基板（１、２、３）にイオン注入を行って、第１半導体層（３）及び第２半導体層（２０）の所定領域に第１導電型のコンタクト領域（５）を形成するようにすれば、コンタクト領域（５）の取り出し部を３Ｃの炭化珪素で形成することができる。これにより、請求項１と同様の効果を有する炭化珪素半導体装置を形成することができる。
【０００９】
請求項４に示すように、半導体基板（１、２、３）の主表面側に、３Ｃの炭化珪素からなる第１導電型の第２半導体層（２０）を形成したのち、イオン注入を行って、第２半導体層（２０）及び第１半導体層（３）の所定領域に第１導電型のコンタクト領域（５）を形成し、さらにイオン注入を行って、第２半導体層（２０）及び第１半導体層（３）のうちコンタクト領域（５）の周囲の部分に第２導電型の半導体領域（４）を形成するようにすることもできる。
【００１０】
このように、３Ｃの炭化珪素からなる第１導電型の第２半導体層（２０）を形成し、この後イオン注入によってコンタクト領域（５）形成すれば、コンタクト領域（５）の取り出し部を３Ｃの炭化珪素で形成することができるため、バンドギャップを少なくすることができ、請求項１と同様の効果を得ることができる。そして、このように、第２半導体層（２０）を第１導電型で形成した場合には、第２半導体層（２０）のうちコンタクト領域（５）の周囲の部分にイオン注入を行って、高抵抗層（２）と同じ第２導電型の半導体領域（４）にしてやれば、高抵抗層（２）の電位固定も行うようにできる。なお、この場合、高抵抗層（２）と取り出し電極（１２）の間に３Ｃの炭化珪素が形成されることになるため、高抵抗層（２）のコンタクト抵抗も低減することができる。
【００１１】
また、請求項５に示すように、コンタクト領域（５）をマスクして、コンタクト領域（５）の周囲における第２半導体層（２０）を除去するようにしてもよい。すなわち、高抵抗層（２）と取り出し電極（１２）の間においては、電位固定を目的としているのみであり、電位固定に際してコンタクト抵抗の低減はあまり重要ではないため、請求項４のようにコンタクト領域（５）の周囲における第２半導体層（２０）を第２導電型に変えるのではなく、この部分をエッチング除去して高抵抗層（２）と取り出し電極（１２）が直接接触するようにすることもできる。
【００１２】
さらに、請求項６に示すように、第２半導体層（２０）を予め第２導電型のもので形成すれば、請求項４や請求項５のように、イオン注入を行ったりエッチング処理を行ったりする必要がないため、工程数を簡略化することができる。
請求項７に記載の発明においては、請求項４乃至６の第２工程におけるイオン注入は、コンタクト領域（５）の不純物濃度が１×１０¹⁹ｃｍ^-3以上になるように行うことを特徴としている。
【００１３】
第１半導体層（３）の表面に３Ｃの炭化珪素からなる第２半導体層（２０）を形成した場合、ドーピングレベルを高くすることができる。このため、従来困難であった不純物濃度が１×１０¹⁹ｃｍ^-3以上のものでコンタクト領域（５）を形成することができ、より効果的にコンタクト抵抗を低減することができる。
【００１４】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
図１に本発明の一実施形態にかかるｎチャネルタイプの縦型パワーＭＯＳＦＥＴの断面図を示す。以下、図１に基づいて縦型パワーＭＯＳＦＥＴの構造について説明する。
【００１５】
六方晶（４Ｈ、６Ｈ）の炭化珪素からなる低抵抗半導体層としてのｎ⁺ 型炭化珪素半導体基板１に、高抵抗半導体層としてのｎ^- 型炭化珪素半導体層２とｐ^- 型炭化珪素半導体層３及びｐ⁺ 型炭化珪素半導体層４が順次積層されている。そして、ｐ⁺ 型炭化珪素半導体領域４は、上部が３Ｃ（立方晶）の炭化珪素で下部が六方晶の炭化珪素で構成されている。
【００１６】
ｐ^- 型炭化珪素半導体層３内の表層部における所定領域には、半導体領域としてのｎ⁺ 型ソース領域（コンタクト領域）５が形成されている。このｎ⁺ 型ソース領域５は、上部が３Ｃの炭化珪素で下部が六方晶の炭化珪素で構成されている。
また、ｎ⁺ 型ソース領域５の所定領域に溝７が形成されている。この溝７は、ｎ⁺ 型ソース領域５とｐ^- 型炭化珪素半導体層３を貫通しており、ｎ^- 型炭化珪素半導体層２に達している。
【００１７】
溝７を含むウェハ上面全体に、ゲート絶縁膜としての熱酸化膜９が形成されている。そして、溝７内のチャネル形成部には、ポリシリコンからなるベース電極１０が形成されており、このゲート電極１０を含むウェハ上面全体に絶縁膜１１が形成されている。
また、絶縁膜１１上にはソース電極１２が形成されており、熱酸化膜９及び絶縁膜１０に形成されたコンタクトホール１３を通じてソース電極１２はｎ⁺ 型ソース領域５やｐ⁺ 型炭化珪素半導体領域４と電気的に導通している。
【００１８】
そして、ｎ⁺ 型炭化珪素半導体基板１の下面側には、ドレイン電極１４が形成されている。
このように構成された縦型パワーＭＯＳＦＥＴにおけるゲート電極１０に所定の駆動電圧を印加すると、ｎ^- 型炭化珪素半導体層２とｎ⁺ 型ソース領域５の間におけるｐ^- 型炭化珪素半導体層３がチャネル領域となって電流を流す。
【００１９】
このとき、上述したように、ｎ⁺ 型ソース領域５の上部が３Ｃの炭化珪素で構成しているため、ソース電極１２とｎ⁺ 型ソース領域５のコンタクト抵抗を低減することができる。すなわち、ソース電極１２とｎ⁺ 型ソース領域５のコンタクト抵抗を低減するための方法として、１つはｎ⁺ 型ソース領域５のバンドギャップを小さくすること、もう１つはｎ⁺ 型ソース領域５のドーピングレベルを高くすることが考えられるが、３Ｃの炭化珪素はこれらいずれも満たすことができるため、効果的に上記コンタクト抵抗を低減することができるのである。
【００２０】
図２に、ソース電極１２とｎ⁺ 型ソース領域５の接触部分におけるバンドギャップ等を表す図を示す。但し、この図では参考のために、ｎ⁺ 型ソース領域５の下部が６Ｈの炭化珪素と４Ｈの炭化珪素の双方を用いた場合で表してある。なお、図中のＥｇはバンドギャップを示し、Ｅｃ、Ｅｖはそれぞれ伝導帯の端と価電子帯の端のエネルギーを示している。
【００２１】
この図に示すように、３Ｃの炭化珪素は、６Ｈの炭化珪素や４Ｈの炭化珪素に比してバンドギャップが小さく、取り出し電極を構成する金属に４Ｈや６Ｈの炭化珪素を直接接触させた場合よりも、これらの間に３Ｃの炭化珪素を中間層として設けた方が取り出し部におけるエネルギー障壁ΔＥｃが低くなることが分かる。
【００２２】
このため、ｎ⁺ 型ソース領域５の上部を３Ｃの炭化珪素で構成すれば、ｎ⁺ 型ソース領域５を４Ｈや６Ｈの炭化珪素でのみ形成する場合に比して取り出し部における抵抗率を低くすることができることが分かる。
そして、上述したように、３Ｃの炭化珪素はドーピングレベルを非常に高くすることができるため、取り出し部における抵抗率をさらに低くすることができる。
【００２３】
また、この図からも分かるように、４Ｈの炭化珪素よりも６Ｈの炭化珪素の方がエネルギー障壁ΔＥｃが小さい。このため、４Ｈの炭化珪素でｎ^- 型炭化珪素半導体層３を形成する場合、４Ｈのｎ^- 型炭化珪素半導体層３と３Ｃのソース領域５の上部の間に６Ｈの半導体層を設け、エネルギー障壁が順に小さくなっていくグレイテッド構造とすれば、個々のエネルギー障壁をより小さくできるため、より効果的にコンタクト抵抗を低減することができる。
【００２４】
次に、上記構成を有する縦型パワーＭＯＳＦＥＴの製造方法を図３〜図５に基づいて説明する。
〔図３（ａ）に示す工程〕
まず、厚さ４００μｍの六方晶の炭化珪素で構成された、（０００１−）カーボン面に対して０〜１０°のｏｆｆ角、例えば８°のｏｆｆ角を成す主表面を有する低抵抗のｎ⁺ 型炭化珪素半導体基板１を用意する。そして、その表面に厚さ約５．０μｍのｎ^- 型炭化珪素半導体層２をエピタキシャル成長させ、さらにｎ^- 型炭化珪素半導体層２上に厚さ約２．５μｍのｐ^- 型炭化珪素半導体層３をエピタキシャル成長させる。
【００２５】
このとき、ｎ⁺ 型炭化珪素半導体基板１の主表面が上記のｏｆｆ角を有しているため、ｎ^- 型炭化珪素半導体層２やｎ^- 型炭化珪素半導体層３はその表面形状が滑らかな状態で成長する。
次に、ＳｉＨ₄ 、Ｃ₃ Ｈ₈ 、Ｈ₂ の雰囲気中で、窒素イオンをドーピングしながら結晶成長を行い、ｐ^- 型炭化珪素半導体層３上に立方晶である３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導体層２０を形成する。このときの成長条件として、ＳｉＣ比や温度は、図６に示すＳｉＣ比−温度（℃）の特性図に基づいて決定している。この特性図は、圧力１０．０Ｔｏｒｒの下においてＳｉＣ比−温度（℃）条件を変化させてｐ⁺ 型炭化珪素半導体層３上に形成させる炭化珪素の結晶構造を実験により検出したものであり、図中の○印は３Ｃの炭化珪素、△印は３Ｃ若しくは六方晶の炭化珪素のいずれか、×印は六方晶の炭化珪素が形成されることを示している。
【００２６】
また、この図の矢印で示すように、３Ｃの炭化珪素の結晶精度は温度が高いほど良く、表面形状はＳｉＣ比が小さいほど良い。このため、これらを考慮して、より良好な結晶状態の３Ｃの炭化珪素でｎ⁺ 型炭化珪素半導体層２０が形成されるようにすることが望ましい。なお、ＳｉＣ比が約０．２、温度が約１４００℃の条件（図中の△印の部分）では、結晶構造が３Ｃと六方晶いずれかが形成されるが、形成される炭化珪素の結晶構造を正確に決定するのは、ＳｉＣ比や温度の他にもガス量や圧力が関係するため、これらのパラメータを変化させることで確実に３Ｃの炭化珪素が形成されるようにすることもできる。このため、上記条件下でも、良好な結晶状態のものでｎ⁺ 型炭化珪素半導体層２０を形成することも可能である。
【００２７】
このように形成された３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導体層２０が最終的に取り出し部となり、３Ｃの炭化珪素の特性を利用して取り出し部のコンタクト抵抗の低減を可能としている。なお、この３Ｃの炭化珪素で構成される部分を参考のため、この後の図においても本図と同様の印で示す。
ところで、取り出し部におけるコンタクト抵抗を低減するのであれば、ｎ^- 型炭化珪素半導体層３を初めから３Ｃの炭化珪素で形成すればよいと考えられる。しかしながら、六方晶の炭化珪素からなるｎ⁺ 型炭化珪素半導体基板１上に、立方晶の炭化珪素を所望の厚さで形成することはできない。従って、本実施形態のように、取り出し電極が接触する部分にのみ３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導体層２０を形成している。
【００２８】
これにより、ｎ⁺ 型炭化珪素半導体基板１上に形成されたｎ^- 型炭化珪素半導体層２とｐ^- 型炭化珪素半導体層３とからなるダブルエピ上に、さらに３Ｃの炭化珪素からなるｎ^- 型炭化珪素半導体層２０を備えたウェハが形成される。
〔図３（ｂ）に示す工程〕
ウェハ上に積層形成したＬＴＯからなるマスク材２１を形成し、７００℃の温度下で、窒素（Ｎ₂ ）イオンをドーズ量８×１０¹⁵ｃｍ^-2で注入する。これにより、ｎ^- 型炭化珪素半導体層２０及びｐ^- 型炭化珪素半導体層３の表層部の所定領域にｎ⁺ 型ソース領域５が形成される。このため、ｎ⁺ 型ソース領域５の上部は３Ｃの炭化珪素で、下部は六方晶の炭化珪素で形成される。この後、１３００℃、１０秒間のアニーリング処理を施す。
【００２９】
〔図３（ｃ）に示す工程〕
マスク材２１を除去したのち、再びｎ⁺ 型ソース領域５の表面をマスク材２２で覆い、７００℃の温度下で、アルミニウムイオンをドーズ量２×１０¹⁶ｃｍ^-2で注入する。すなわち、上述したように、アルミニウムイオンを注入するときの表面層が３Ｃの炭化珪素からなるｎ⁺ 型炭化珪素半導体層２０であるため、アルミニウムイオンのドーズ量を多くでき、この場合、不純物濃度を１×１０²¹ｃｍ^-3という非常に高いものにすることができる。このため、取り出し部におけるコンタクト抵抗を低減することができる。
【００３０】
このようにして、ｎ⁺ 型ソース領域５の周囲におけるｎ^- 型炭化珪素半導体層２０及びｐ^- 型炭化珪素半導体層３の表層部にｐ⁺ 型炭化珪素半導体領域４が形成される。このため、上述したように、ｐ⁺ 型炭化珪素半導体領域４の上部は３Ｃの炭化珪素で、下部は立方晶の炭化珪素で形成されるのである。この後、１３００℃、１０秒間のアニーリング処理を施す。
【００３１】
〔図４（ａ）に示す工程〕
ウェハ表面全面にＳｉ₃ Ｎ₄ 膜２３を成膜したのち、このＳｉ₃ Ｎ₄ 膜２３の上にＬＴＯからなるマスク材２４を成膜する。そして、これらＳｉ₃ Ｎ₄ 膜２３及びマスク材２４のうち、ｎ⁺ 型ソース領域５の中央部を開口させた状態で、ＣＦ₄ 及びＯ₂ ガス雰囲気を用いたＲＩＥ法によるドライエッチングを行う。これにより、ｎ⁺ 型ソース領域５及びｐ^- 型炭化珪素半導体層３を貫通してｎ^- 型炭化珪素半導体層２に達する溝７が形成される。
【００３２】
〔図４（ｂ）に示す工程〕
約１０８０℃、４時間の熱処理を行い、溝７の表面全面に犠牲酸化膜２５を形成する。この犠牲酸化膜２５を形成することによって、溝７の表面形状を良好にすることができる。
〔図４（ｃ）に示す工程〕
Ｓｉ₃ Ｎ₄ 膜２３及びマスク材２４を除去したのち、約１０８０℃、４時間の熱処理を行い、ウェハ表面全体に酸化膜２５を形成する。このように形成した犠牲酸化膜及び酸化膜２５が上述したゲート酸化膜としての熱酸化膜９となる。
【００３３】
〔図５（ａ）に示す工程〕
半導体基板１００上にポリシリコン層を積層形成し、フォト・エッチングによって溝７内の熱酸化膜９の表面にゲート電極１０を形成する。このゲート電極１０は、ソース領域５とｎ^- 型炭化珪素半導体層２の間におけるｐ^- 型炭化珪素半導体層３をチャネル領域とするためのものであるため、少なくともｐ^- 型炭化珪素半導体層３上にゲート電極１０が形成されるようにしている。
【００３４】
〔図５（ｂ）に示す工程〕
ゲート電極層１０上面に気相成長法（例えば化学蒸着法）等によりＬＴＯからなる絶縁膜１１を形成する。
〔図５（ｃ）に示す工程〕
フォト・エッチングによって絶縁膜１１及び熱酸化膜９の所定領域に、ｎ⁺ 型ソース領域５及びｐ⁺ 型炭化珪素半導体領域４に連通するコンタクトホールを選択的に形成する。この後、絶縁膜１１上を含むｎ⁺ 型ソース領域５とｐ⁺ 型炭化珪素半導体層４の表面に、例えばＮｉからなるソース電極１２を形成する。そしてさらに、ｎ⁺ 型炭化珪素半導体基板１の裏側に、例えばＮｉからなるドレイン電極１３を形成する。これにより、図１に示す構成を有する縦型パワーＭＯＳＦＥＴが完成する。
【００３５】
このように完成した縦型パワーＭＯＳＦＥＴは、上述したように、６Ｈの炭化珪素や４Ｈの炭化珪素に比してバンドギャップが小さく、かつドーピングレベルを高くすることができる３Ｃの炭化珪素をｎ⁺ 型ソース領域５と六方晶のｐ^- 型炭化珪素半導体層３の間に、中間層として配設しているため、取り出し部におけるコンタクト抵抗が非常に低いものとなる。
【００３６】
（第２実施形態）
図７に、第２実施形態における縦型パワーＭＯＳＦＥＴの製造方法を示す。なお、本実施形態では第１実施形態における縦型パワーＭＯＳＦＥＴの製造方法と異なる部分のみ説明し、同様な工程については省略する。
本実施形態では、第１実施形態の図３（ｃ）の工程に代えて、図７の工程を行う。第１実施形態では、ｎ⁺ 型ソース領域５の周囲におけるｎ^- 型炭化珪素半導体層２０の導電型をＮ型からＰ型に変えるために、アルミニウムイオンのイオン注入を行っているが、本実施形態では、ｎ⁺ 型ソース領域５の周囲におけるｎ^- 型炭化珪素半導体層２０をエッチングによって除去するようにしている。
【００３７】
もともと、上記イオン注入は、ｎ⁺ 型ソース領域５の周囲におけるｎ^- 型炭化珪素半導体層２０の導電型をＮ型からＰ型に変えることで、ｐ^- 型炭化珪素半導体層３をソース電極１２と接触させて電位固定するために行っている。しかしながら、この電位固定には、コンタクト抵抗の低減を図る必要がないため、この部分に中間層として３Ｃの炭化珪素を介在させる必要はない。このため、Ｎ型の導電型を有するｎ^- 型炭化珪素半導体層２０をエッチングによって除去することにより、ソース電極１２とｐ^- 型炭化珪素半導体層３とを直接接触するようにしている。
【００３８】
このように、３Ｃの炭化珪素からなる中間層は、ｎ⁺ 型ソース領域５の表層部にだけ形成されておればよく、その他の部分に中間層が形成されていなくても上記効果を得ることができる。
なお、この工程の後、第１実施形態と同様に図４、図５の工程を実施して縦型パワーＭＯＳＦＥＴを完成させることができる。この場合、縦型パワーＭＯＳＦＥＴは、図１と比較してｐ⁺ 型炭化珪素領域４がないものになる。
【００３９】
（第３実施形態）
図８に、第２実施形態における縦型パワーＭＯＳＦＥＴの製造方法を示す。なお、本実施形態では第１実施形態における縦型パワーＭＯＳＦＥＴの製造方法と異なる部分のみ説明し、同様な工程については省略する。
本実施形態では、第１実施形態の図３（ａ）、（ｂ）の工程に代えて、図８（ａ）、（ｂ）の工程を行う。
【００４０】
〔図８（ａ）に示す工程〕
まず、第１実施形態と同様に、ｎ⁺ 型炭化珪素半導体基板１の表面にｎ^- 型炭化珪素半導体層２及びｐ^- 型炭化珪素半導体層３を順にエピタキシャル成長させる。この後、ｐ^- 型炭化珪素半導体層３上に、ｎ⁺ 型炭化珪素半導体層２０に代えてｐ⁺ 型炭化珪素半導体層２０′を形成する。具体的には、雰囲気、温度条件は第１実施形態と同様で行い、注入するイオンを第１実施形態と変えてアルミニウムイオンにすることによって、ｐ⁺ 型炭化珪素半導体層２０′を形成する。
【００４１】
〔図８（ｂ）に示す工程〕
次に、第１実施形態と同様の温度条件で窒素イオンを注入する。このとき、窒素イオンのドーズ量は、８×１０¹⁵ｃｍ^-2にさらにｐ型炭化珪素半導体層２０′に注入されたアルミニウムイオンのドーズ量を付加した分としている。この後は、第１実施形態と同様に、図３（ｃ）以降の工程を経て縦型パワーＭＯＳＦＥＴを形成する。
【００４２】
このように、３Ｃの炭化珪素で構成する中間層をｐ型炭化珪素半導体層２０′というＰ型の導電体で形成することにより、第１実施形態や第２実施形態のように、ｎ⁺ 型ソース領域５の周囲の部分にアルミニウムイオンを注入する工程やこの部分における３Ｃの炭化珪素をエッチング除去する工程を省略することができる。これにより、縦型パワーＭＯＳＦＥＴを製造するために必要な工程数を簡略化することができる。
【００４３】
このとき、ｎ⁺ 型炭化珪素半導体基板１の主表面が上記のｏｆｆ角を有しているため、ｎ^- 型炭化珪素半導体層２やｎ^- 型炭化珪素半導体層３はその表面形状が滑らかな状態で成長する。
なお、上記実施形態では、縦型パワーＭＯＳＦＥＴのソース領域５について述べたが、上記ソース領域５に限らず炭化珪素半導体領域と金属電極とのコンタクトをとる部分に本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる縦型パワーＭＯＳＦＥＴの模式的断面図である。
【図２】３Ｃの炭化珪素を用いた場合のバンドギャップの大きさを説明するための図である。
【図３】図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図４】図３に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図５】図４に続く縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図６】ＳｉＣ比−温度特性を示す説明図である。
【図７】第２実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【図８】第３実施形態における縦型パワーＭＯＳＦＥＴの製造工程を示す図である。
【符号の説明】
１…ｎ⁺ 型炭化珪素半導体基板、２…ｎ^- 型炭化珪素半導体層、
３…ｐ^- 型炭化珪素半導体層、４…ｐ⁺ 型半導体領域、５…ソース領域、
７…溝、９…熱酸化膜、１０…ゲート電極、１１…、絶縁膜、
１２…ソース電極、１３…コンタクトホール、１４…ドレイン電極、
２０…ｎ^- 型炭化珪素半導体層。

Claims (7)

1. ４Ｈまたは６Ｈの六方晶の炭化珪素からなるコンタクト領域（５）を有し、このコンタクト領域（５）の上面に成膜された絶縁膜（９、１１）を貫通するコンタクトホール（１３）を介して、前記絶縁膜（９、１１）の上に形成された取り出し電極（１２）と前記コンタクト領域（５）とを電気的に導通させてなる炭化珪素半導体装置において、
   前記コンタクト領域（５）と前記取り出し電極（１２）との間に、前記コンタクト領域（５）と同じ導電型を有し、かつ前記コンタクト領域（５）よりもバンドギャップが小さい３Ｃの炭化珪素で構成された中間層（２０）が設けられていることを特徴とする炭化珪素半導体装置。
2. ４Ｈまたは６Ｈの六方晶の炭化珪素からなるコンタクト領域（５）を有し、このコンタクト領域（５）の上面に成膜された絶縁膜（９、１１）を貫通するコンタクトホール（１３）を介して、前記絶縁膜（９、１１）の上に形成された取り出し電極（１２）と前記コンタクト領域（５）とを電気的に導通させてなる炭化珪素半導体装置において、
   前記コンタクト領域（５）と前記取り出し電極（１２）との間に、前記コンタクト領域（５）と同じ導電型を有し、かつ前記コンタクト領域（５）よりもバンドギャップが小さい中間層（２０）が設けられ、該中間層（２０）は、複数の層から構成されており、前記コンタクト領域（５）から前記取り出し電極（１２）に近い層ほどバンドギャップが小さくなっていく構造となっており、
   前記コンタクト領域（５）が４Ｈの炭化珪素で構成されており、
   前記複数の層から形成された中間層（２０）のうち、前記取り出し電極（１２）に最も近い層は３Ｃの炭化珪素の層で構成され、この炭化珪素の層と前記コンタクト領域（５）の間は６Ｈの炭化珪素の層で構成されていることを特徴とする炭化珪素半導体装置。
3. 表面が４Ｈまたは６Ｈの炭化珪素からなる第２導電型の第１半導体層（３）で構成された半導体基板（１、２、３）上に、３Ｃの炭化珪素からなる第２半導体層（２０）を形成する第１工程と、
   イオン注入を行って、前記第１半導体層（３）及び前記第２半導体層（２０）の所定領域に、第１導電型のコンタクト領域（５）を形成する第２工程と、
   前記半導体基板（１、２、３）上に絶縁膜（９、１１）を形成する第３工程と、
   前記絶縁膜（９、１１）の所定領域に、前記コンタクト領域（５）に連通するコンタクトホール（１３）を形成する第４工程と、
   前記絶縁膜（９、１１）上に、前記コンタクトホール（１３）を介して前記コンタクト領域（５）と電気的に導通する取り出し電極（１２）を形成する第５工程と、を有することを特徴とする炭化珪素半導体装置の製造装置。
4. 第１導電型の低抵抗層（１）上に該低抵抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）が成膜され、この高抵抗層（２）上に４Ｈまたは６Ｈの炭化珪素からなる第２導電型の第１半導体層（３）が成膜されて構成された、前記第１半導体層（３）を主表面とする半導体基板（１、２、３）の該主表面側に、３Ｃの炭化珪素からなる第１導電型の第２半導体層（２０）を形成する第１工程と、
   イオン注入を行って、該第２半導体層（２０）及び前記第１半導体層（３）の所定領域に第１導電型のコンタクト領域（５）を形成する第２工程と、
   イオン注入を行って、該第２半導体層（２０）及び前記第１半導体層（３）のうち前記コンタクト領域（５）の周囲の部分に第２導電型の半導体領域（４）を形成する第３工程と、
   前記主表面から前記コンタクト領域（５）及び前記第１半導体層（３）を貫通して、前記高抵抗層（２）まで達する溝（７）を形成する第４工程と、
   前記溝（７）を含む前記第２半導体層（２０）の表面に第１絶縁膜（９）を形成する第５工程と、
   前記高抵抗層（２）と前記コンタクト領域（５）の間の前記第１半導体層（３）をチャネル領域として、少なくともこのチャネル領域上に、前記第１絶縁膜（９）を介してゲート電極（１０）を形成する第６工程と、
   前記ゲート電極（１０）を含む前記半導体基板（１、２、３）上に第２絶縁膜（１１）を形成する第７工程と、
   前記第１、第２絶縁膜（９、１１）の所定領域に、前記コンタクト領域（５）及び前記半導体領域（４）に連通するコンタクトホール（１３）を形成する第８工程と、
   前記第１、第２絶縁膜（９、１１）上に、前記コンタクトホール（１３）を介して前記コンタクト領域（５）と電気的に導通する取り出し電極（１２）を形成する第９工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。
5. 第１導電型の低抵抗層（１）上に該低抵抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）が成膜され、この高抵抗層（２）上に４Ｈまたは６Ｈの炭化珪素からなる第２導電型の第１半導体層（３）が成膜されて構成された、前記第１半導体層（３）を主表面とする半導体基板（１、２、３）の該主表面側に、３Ｃの炭化珪素からなる第１導電型の第２半導体層（２０）を形成する第１工程と、
   イオン注入を行って、該第２半導体層（２０）及び前記第１半導体層（３）の所定領域に第１導電型のコンタクト領域（５）を形成する第２工程と、
   前記コンタクト領域（５）をマスクしつつ、前記コンタクト領域（５）の周囲における前記第２半導体層（２０）を除去して、前記第１半導体層（３）を露出させる第３工程と、
   前記主表面から前記コンタクト領域（５）及び前記第１半導体層（３）を貫通して、前記高抵抗層（２）まで達する溝（７）を形成する第４工程と、
   前記溝（７）を含む前記第２半導体層（２０）の表面に第１絶縁膜（９）を形成する第５工程と、
   前記高抵抗層（２）と前記コンタクト領域（５）の間の前記第１半導体層（３）をチャネル領域として、少なくともこのチャネル領域上に、前記第１絶縁膜（９）を介してゲート電極（１０）を形成する第６工程と、
   前記ゲート電極（１０）を含む前記半導体基板（１、２、３）上に第２絶縁膜（１１）を形成する第７工程と、
   前記第１、第２絶縁膜（９、１１）の所定領域に、前記コンタクト領域（５）及び前記高抵抗層（２）に連通するコンタクトホール（１３）を形成する第８工程と、
   前記第１、第２絶縁膜（９、１１）上に、前記コンタクトホール（１３）を介して前記コンタクト領域（５）と電気的に導通する取り出し電極（１２）を形成する第９工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
6. 第１導電型の低抵抗層（１）上に該低抵抗層（１）よりも高抵抗の第１導電型の高抵抗層（２）が成膜され、この高抵抗層（２）上に４Ｈまたは６Ｈの炭化珪素からなる第２導電型の第１半導体層（３）が成膜されて構成された、前記第１半導体層（３）を主表面とする半導体基板（１、２、３）の該主表面側に、３Ｃの炭化珪素からなる第２導電型の第２半導体層（２０）を形成する第１工程と、
   イオン注入を行って、該第２半導体層（２０）及び前記第１半導体層（３）の所定領域に第１導電型のコンタクト領域（５）を形成する第２工程と、
   前記主表面から前記コンタクト領域（５）及び前記第１半導体層（３）を貫通して、前記高抵抗層（２）まで達する溝（７）を形成する第３工程と、
   前記溝（７）を含む前記第２半導体層（２０）の表面に第１絶縁膜（９）を形成する第４工程と、
   前記高抵抗層（２）と前記コンタクト領域（５）の間の前記第１半導体層（３）をチャネル領域として、少なくともこのチャネル領域上に、前記第１絶縁膜（９）を介してゲート電極（１０）を形成する第５工程と、
   前記ゲート電極（１０）を含む前記半導体基板（１、２、３）上に第２絶縁膜（１１）を形成する第６工程と、
   前記第１、第２絶縁膜（９、１１）の所定領域に、前記コンタクト領域（５）に連通するコンタクトホール（１３）を形成する第７工程と、
   前記第１、第２絶縁膜（９、１１）上に、前記コンタクトホール（１３）を介して前記コンタクト領域（５）と電気的に導通する取り出し電極（１２）を形成する第８工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。
7. 前記第２工程における前記イオン注入は、前記コンタクト領域（５）の不純物濃度が１×１０¹⁹ｃｍ^-3以上になるように行うことを特徴とする請求項３乃至６のいずれか１つに記載の炭化珪素半導体装置の製造方法。

Images