JP3775354B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3775354B2 JP3775354B2 JP2002179592A JP2002179592A JP3775354B2 JP 3775354 B2 JP3775354 B2 JP 3775354B2 JP 2002179592 A JP2002179592 A JP 2002179592A JP 2002179592 A JP2002179592 A JP 2002179592A JP 3775354 B2 JP3775354 B2 JP 3775354B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- region
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000002407 reforming Methods 0.000 claims 3
- 238000000034 method Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、配線間に生じる電気寄生容量が増大してきている。高速動作が必要な半導体集積回路では、配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
そこで、配線間の電気寄生容量を低減させるために、配線間の絶縁膜の比誘電率を低減させる方法が開発されて来た。例えば、特開２００２−９３９０３号公報に記載されている方法がある。以下に、この半導体装置の製造方法について、図面を参照しながら説明する。
【０００４】
まず、図５（ａ）に示すように、半導体基板１００の上に全面に亘って、第１の絶縁材料からなる絶縁膜１０７を形成した後、絶縁膜１０７に対して選択的にエッチングを行う。
【０００５】
次に、図５（ｂ）に示すように、絶縁膜１０７における信号遅延防止領域（信号配線が形成される領域）に凹部１１２を形成する。この場合、エッチング時間を制御することにより、凹部１１２の下に絶縁膜１０７を残存させることができる。
【０００６】
その後、図５（ｃ）に示すように、絶縁膜１０７の上に第２の絶縁材料からなる低誘電率絶縁膜１０６を凹部１１２が充填されるように形成する。
【０００７】
続いて、図６（ａ）に示すように、低誘電率絶縁膜１０６における絶縁膜１０７の上に形成されている部分を例えばＣＭＰにより除去して、低誘電率絶縁膜１０６の表面と絶縁膜１０７の表面とを面一にする。
【０００８】
次に、低誘電率絶縁膜１０６及び絶縁膜１０７にそれぞれ配線溝を形成した後、低誘電率絶縁膜１０６及び絶縁膜１０７の上に全面に亘って、銅又は銅合金からなる金属膜を堆積し、その後、金属膜における低誘電率絶縁膜１０６及び絶縁膜１０７の上に形成されている部分を、例えばＣＭＰにより除去する。
【０００９】
続いて、図６（ｂ）に示すように、低誘電率絶縁膜１０６の配線溝に信号配線１０３を形成すると共に、絶縁膜１０７における配線溝に電源配線１０１を形成する。
【００１０】
最後に、図６（ｃ）に示すように、電源配線１０１、信号配線１０３、低誘電率絶縁膜１０６及び絶縁膜１０７の上に全面に亘って、銅の拡散を防止する拡散防止層１０８を形成する。
【００１１】
その結果、配線遅延を生じさせたくない領域に選択的に低誘電率膜を形成することが出来、かつ機械的強度を維持した半導体装置を提供することが出来る。
【００１２】
【発明が解決しようとする課題】
しかし、従来方法において、配線間隔が密であり、配線自体の機械的強度によって配線層全体の強度を保てる場合には、配線間に低誘電率の絶縁膜を使用出来るが、配線間隔が疎な場合は、配線自体の有する強度では配線層全体の機械的強度を維持することが出来ない。
【００１３】
また、従来方法に従うと、それぞれ種類の異なる膜を堆積するためには、その都度マスク工程が必要である。更に、低誘電率膜に対してマスクを用いて、より微細なパターン形成を行うことは困難である。
【００１４】
そこで、本発明においては、配線の側壁部分に低誘電率膜を形成することにより、配線間容量を低減し、かつ十分な機械的強度を持つ、半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明では、半導体基板上に、第１の絶縁膜を堆積する工程と、第１の絶縁膜中にホールを形成する工程と、ホールの側壁に改質層を形成する工程と、ホールに金属膜を埋め込む工程と、改質層を除去し、スリットを形成する工程と、スリットに第２の絶縁膜を埋め込む工程と、を備えた半導体装置の製造方法を提供する。
【００１６】
その結果、金属配線に隣接する部分に、非常に低い比誘電率を有する第２の絶縁膜を形成することが出来るため、配線間容量の低減効果は極めて大きく、かつ、それ以外の領域においては強度のある絶縁膜を用いるので、配線全体において、ＣＭＰ工程でも耐えうる十分な機械的強度を得ることが出来る。
【００１７】
また、改質層をエッチングにより選択的に除去し、スリットを形成するので、新たに工程を追加することなく、微細な配線構造を形成することが出来る。
【００１８】
【発明の実施の形態】
本発明の実施形態について、図面を参照しながら説明する。
【００１９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００２０】
まず、図１（ａ）に示すように、シリコン基板（図示せず）上にシリコン酸化膜からなる第１の絶縁膜１１を３００ｎｍの厚さで堆積し、続いて、膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜（ＳｉＯＣ膜）からなる第２の絶縁膜１２を、プラズマＣＶＤ法を用いて３５０ｎｍ堆積する。
【００２１】
次に、第２の絶縁膜１２上にレジストを塗布した後、ＫｒＦもしくはＡｒＦエキシマレーザを用いたリソグラフィー法を用いてレジストパターン１３を形成する。その後、ＣＦ系を主成分とするガス、例えばＣＦ4、ＣＨＦ3、アルゴン、酸素等を含むプラズマを用いたドライエッチング法により第２の絶縁膜１２をエッチング除去し、配線溝１４となるホールを形成する。
【００２２】
その後、図１（ｂ）に示すように、酸素プラズマを用いたドライエッチングにより、レジスト１３を除去する。このとき、第２の絶縁膜１２も、同時に酸素プラズマに暴露される。ここで、第２の絶縁膜１２は炭素含有シリコン酸化膜からなるために、酸素プラズマにより第２の絶縁膜１２の表面部分は容易に酸化される。酸化された結果、第２の絶縁膜１２の上表面及び形成した配線溝１４の側壁部分に、炭素含有シリコン酸化膜は炭素が除去され、通常の熱ＣＶＤ法やプラズマＣＶＤ法により形成されたシリコン酸化膜（約２．３ｇ/ｃｍ3）に比べ密度の低い（約１．２〜１．３ｇ/ｃｍ3）シリコン酸化膜からなる改質層１５が形成される。この工程が、本実施形態の特徴であり、大きな効果を示すものである。この点については、後で詳述する。
【００２３】
続いて、図１（ｃ）に示すように、電界メッキ法により配線溝１４が完全に埋め込まれるように金属膜１６を堆積し、ＣＭＰ法により、第２の絶縁膜１２の表面が完全に露出するように配線層表面を平坦化する。
【００２４】
次に、図１（ｄ）に示すように、金属配線１６が形成された基板を弗酸含有の薬液を用いてウェットエッチングを行い、金属配線１６側壁に形成されている改質層１５のみを選択的に除去する。その結果、金属配線１６間が最小配線間隔となっている部分（領域Ａ）については、金属配線１６の間はスリット１７のみとなり、配線間隔が比較的広くなっている部分（領域Ｂ）は、金属配線１６と第２の絶縁膜の間にスリット１７が形成される。
【００２５】
ここで、図１（ｂ）の効果により、シリコン酸化膜である改質層１５は密度が低いため、炭素含有シリコン酸化膜である第２の絶縁膜１２、金属膜１６、通常のシリコン酸化膜である第１の絶縁膜と比較して、弗酸によるエッチング速度が極端に速い。よって、改質層１５のみを選択的に除去することが出来る。なお、第２の絶縁膜１２の材料は、プラズマによる改質によって隣接する膜と比較して、ウェットエッチング等で除去しやすい性質に変化させることが出来るものであれば、炭素含有シリコン酸化膜以外の膜でもよい。
【００２６】
その後、図１（ｅ）に示すように、金属配線１６およびスリット１７が形成された基板上に、炭素を含むシリケートグラス膜を堆積し、スリット１７の内部を完全に埋め込む。
【００２７】
続いて、炭素を含むシリケートグラス膜を４００℃程度で加熱し架橋させ、比誘電率が２．０の第３の絶縁膜１８を形成する。この第３の絶縁膜１８は、比較的強度の高い第２の絶縁膜１２若しくは金属膜１６に隣接しているので、第３の絶縁膜１８自体には、特に大きな機械的強度は必要ではない。
【００２８】
次に、図１（ｆ）に示すように、ＣＭＰ法により、金属配線１６および第２の絶縁膜１２上にある第３の絶縁膜１８を除去し、金属配線層表面を平坦化する。その結果、第３の絶縁膜１８は、金属配線１６と第２の絶縁膜１２の間、及び金属配線１６間に存在する構造が形成される。
【００２９】
最後に、第２の絶縁膜１２、金属配線１６、第３の絶縁膜１８上に、プラズマＣＶＤ法を用いてシリコン炭化膜からなる第４の絶縁膜１９を５０ｎｍ堆積し、配線構造を完成する。
【００３０】
その結果、マスクを使用することなく、配線に隣接する部分に比誘電率の小さい第３の絶縁膜１８を形成することが出来る。よって、配線間容量を低減し、かつ十分な機械的強度を持つ、半導体装置の製造方法を提供することが出来る。
【００３１】
ここで、本実施形態の特徴である、改質層１５の形成について説明する。
【００３２】
図１（ｂ）に示したように、改質層１５は、酸素プラズマによってレジスト１３を除去する際に、同時に第２の絶縁膜１２の表面を改質することによって形成される。
【００３３】
改質層１５の膜厚は、酸素プラズマ暴露条件および時間で制御することができるので、例えば最小配線溝間隔の約１/２以上になるように制御する。
【００３４】
その結果、最小配線間隔となっている部分（領域Ａ）において、配線間に存在する第２の絶縁膜１２を全て、密度の低いシリコン酸化膜からなる改質層１５に改質することが出来る。一方、最小配線間隔以外の部分（領域Ｂ）においては、第２の絶縁膜１２を、配線溝１４から一定幅で、密度の低いシリコン酸化膜からなる改質層１５に改質することが出来る。
【００３５】
次に、酸素プラズマの条件について説明する。
【００３６】
図３は、横軸に酸素プラズマ圧力（単位ｍＴｏｒｒ）を、縦軸にプラズマによる改質により形成されるシリコン酸化膜の膜厚（単位ｎｍ）を示し、プラズマ圧力に応じて、形成されるシリコン酸化膜の膜厚の値を表わしている。図３より、プラズマ圧力１００ｍＴｏｒｒ以下であれば、圧力と膜厚はほぼ正比例の関係にあることが分かる。よってこの関係から、プラズマをある圧力に設定した際の、シリコン酸化膜の膜厚値について比較的正確に予測できるため、プラズマ圧力１００ｍＴｏｒｒ以下の任意の圧力で行うことにより、シリコン酸化膜の膜厚を制御することができる。
【００３７】
以上より、本実施形態によると、第２の絶縁膜１２の表面に対して、酸素プラズマを用いることにより、所望の幅で改質させることが出来る。この改質層１５は、ウェットエッチングにより容易に除去することが出来るため、マスクを使用することなく、スリット１７を形成することが出来る。このスリット１７の幅は、先の工程で形成した改質層１５の幅に依存し、改質層１５の幅はプラズマ圧力の調整により任意に設定出来るので、所望の幅を持つスリットを形成することが出来る。つまり、マスクの限界以上の微細な幅を持つ、スリットの形成も可能である。なお、配線幅が１００ｎｍ以下の非常に狭い領域において、より効果的である。
【００３８】
その結果、金属配線１６の両脇の側壁部分に、もしくは、金属配線１６の配線間隔が狭い領域では配線間に、非常に低い比誘電率を有する第３の絶縁膜を形成することが出来るため、配線間容量の低減効果は極めて大きい。
【００３９】
また、それ以外の領域、つまり金属配線１６の配線間隔が比較的広い領域においては、配線間に一部、より強度のある絶縁膜を用いるので、配線全体において、ＣＭＰ工程でも耐えうる十分な機械的強度を得ることが出来る。
【００４０】
更に、改質層１５をエッチングにより除去しスリット１７を形成するので、新たにマスクを使用することなく、微細な配線構造を形成することが出来る。
【００４１】
（第２の実施形態）
本発明の配線構造について、図面を参照しながら説明する。
【００４２】
図２に示すように、シリコン基板（図示せず）上に形成された、第１の絶縁膜（シリコン酸化膜）２１の上には、銅からなる金属配線２５が形成されている。
【００４３】
金属配線２５の側壁には、膜硬度が０．１ＧＰａで比誘電率が２．０の炭素含有シリコン酸化膜からなる第３の絶縁膜２３（幅５０ｎｍ）が存在し、金属配線２５の側壁にある第３の絶縁膜の間には、膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜からなる第２の絶縁膜２２（幅５０ｎｍ）が形成されている。また、金属配線２５、第２の絶縁膜２２、及び第３の絶縁膜２３からなる配線層の上面には、シリコン炭化膜からなる第４の絶縁膜２４が形成されている。
【００４４】
但し、金属配線２５の配線間が狭い領域Ａ（１００ｎｍ以下）では、金属配線２５間には比誘電率が２．０の炭素含有シリコン酸化膜からなる第３の絶縁膜２３のみが形成されている。
【００４５】
以上より、本発明に係る配線構造は、配線間隔が狭く配線自体の持つ機械的強度により配線構造自体の機械的強度が維持出来る領域においては、配線間に存在する絶縁膜として特に低誘電率の膜２３のみを使用する。一方、配線間隔が比較的広く、配線自体の持つ機械的強度だけでは配線構造自体の機械的強度を維持できない領域においては、配線の側壁部分にのみ特に低誘電率の絶縁膜２３を使用し、配線の両脇の側壁部分を除く配線間の絶縁膜には、機械的強度の大きい絶縁膜２２を使用する。
【００４６】
ここで、本発明の配線構造が有する３つの効果について、説明する。
【００４７】
まず、本発明に係る配線構造では、配線間容量を低下させることが出来る。
【００４８】
配線間隔が狭く、配線が密に存在する領域では、低誘電率の絶縁膜２３を使用し、さらに配線間隔が比較的広く、配線が疎に存在する領域においても、少なくとも配線の側壁部分にある絶縁膜は、密な領域と同様に低誘電率の絶縁膜２３より形成されている。
【００４９】
ここで、図４は、横軸にシリコン酸化膜中炭素濃度（ａｔｍ％）を、縦軸に、膜硬度（Ｇｐａ）及び比誘電率を表わしている。この図４より、シリコンの終端基がメチル基である最も一般的な炭素含有シリコン酸化膜において、膜中炭素濃度が高くなる程、膜強度は小さくなり、比誘電率も低下することが分かる。従って、炭素濃度が高い膜は誘電率が低く、機械的強度も小さい。
【００５０】
よって、本発明の配線構造によると、配線の両脇にある絶縁膜は、すべて低誘電率膜２３であるので、配線間容量を低下させることが出来る。
【００５１】
次に、配線構造の強度を維持することが出来る。
【００５２】
図２より、金属配線２５の配線間隔が狭い、つまり配線が密に存在する領域Ａにおいて、第３の絶縁膜２３は、膜硬度０．１ＧＰａで、比誘電率が２．０の炭素含有シリコン酸化膜からなる低誘電率膜から形成されるものである。しかし、金属配線２５が密に存在しており、配線自体の機械的強度が比較的大きいため、配線構造全体では、配線形成過程におけるＣＭＰ工程や、形成後において外からの物理的な要因で配線がつぶれない等、必要な機械的強度は維持することが出来る。
【００５３】
一方、金属配線２５の配線間隔が比較的広い、つまり配線が疎に存在する領域では、配線間が広いため、配線間に全て低誘電率膜を使用すると、金属配線２５の有する機械的強度のみでは、配線構造全体の機械的強度を十分維持出来ない。そこで、配線の両脇にある配線側壁部分の絶縁膜には、配線間容量を低下させるために低誘電率の絶縁膜を使用するが、それ以外の部分、つまり配線の側壁部分ではない配線間の絶縁膜においては、比較的機械的強度を有する、具体的には膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜からなる第２の絶縁膜２２を一部用いることにより、配線構造全体の機械的強度を維持することが出来る。
【００５４】
最後に、膜自体の性質を考慮して、配線構造の信頼性を高めることが出来る。
【００５５】
配線の側壁には、低誘電率で強度の小さい第３の絶縁膜２３が存在する。この膜は金属配線２５と比較して軟らかい膜であるので、金属配線２５の持つ引っ張り応力、第２の絶縁膜２２が持つ圧縮応力等をある程度吸収し、緩衝膜として機能することが出来る。
【００５６】
よって、金属配線２５へのストレスが減少するため、時間経過と共に金属配線２５が塑性変形してしまうことを防ぎ、配線の信頼性を高めることが出来る。
【００５７】
【発明の効果】
以上本発明によると、金属配線に隣接する部分に、もしくは、金属配線の配線間隔が狭い領域では配線間に、非常に低い比誘電率を有する絶縁膜を形成する。また、金属配線の配線間隔が比較的広い領域においては、配線間に一部、より機械的強度のある絶縁膜を用いる。
【００５８】
その結果、配線間容量の低減を図ると共に、ＣＭＰ工程等でも耐えうる十分な機械的強度を有する配線構造を形成することが出来る。
【００５９】
更に、改質層をエッチングにより除去しスリットを形成するので、工程数を増加させることなく、微細な配線構造を形成することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る工程断面図
【図２】本発明の第２の実施形態に係る半導体装置の断面図
【図３】酸素プラズマ下における圧力と炭素含有シリコン酸化膜表面のシリコン酸化膜膜厚の関係を示す図
【図４】炭素含有シリコン酸化膜中炭素濃度と膜硬度および比誘電率の関係を示す図
【図５】従来半導体の製造方法の工程断面図
【図６】従来半導体の製造方法の工程断面図
【符号の説明】
１１ 第１の絶縁膜
１２ 第２の絶縁膜
１３ レジスト
１４ 配線溝
１５ 改質層
１６ 金属配線
１７ スリット
１８ 第３の絶縁膜
１９ 第４の絶縁膜
２１ 第１の絶縁膜
２２ 第２の絶縁膜
２３ 第３の絶縁膜
２４ 第４の絶縁膜
２５ 金属配線
【発明の属する技術分野】
本発明は、配線形成技術に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、配線間に生じる電気寄生容量が増大してきている。高速動作が必要な半導体集積回路では、配線間の電気寄生容量を小さくすることが必要とされている。
【０００３】
そこで、配線間の電気寄生容量を低減させるために、配線間の絶縁膜の比誘電率を低減させる方法が開発されて来た。例えば、特開２００２−９３９０３号公報に記載されている方法がある。以下に、この半導体装置の製造方法について、図面を参照しながら説明する。
【０００４】
まず、図５（ａ）に示すように、半導体基板１００の上に全面に亘って、第１の絶縁材料からなる絶縁膜１０７を形成した後、絶縁膜１０７に対して選択的にエッチングを行う。
【０００５】
次に、図５（ｂ）に示すように、絶縁膜１０７における信号遅延防止領域（信号配線が形成される領域）に凹部１１２を形成する。この場合、エッチング時間を制御することにより、凹部１１２の下に絶縁膜１０７を残存させることができる。
【０００６】
その後、図５（ｃ）に示すように、絶縁膜１０７の上に第２の絶縁材料からなる低誘電率絶縁膜１０６を凹部１１２が充填されるように形成する。
【０００７】
続いて、図６（ａ）に示すように、低誘電率絶縁膜１０６における絶縁膜１０７の上に形成されている部分を例えばＣＭＰにより除去して、低誘電率絶縁膜１０６の表面と絶縁膜１０７の表面とを面一にする。
【０００８】
次に、低誘電率絶縁膜１０６及び絶縁膜１０７にそれぞれ配線溝を形成した後、低誘電率絶縁膜１０６及び絶縁膜１０７の上に全面に亘って、銅又は銅合金からなる金属膜を堆積し、その後、金属膜における低誘電率絶縁膜１０６及び絶縁膜１０７の上に形成されている部分を、例えばＣＭＰにより除去する。
【０００９】
続いて、図６（ｂ）に示すように、低誘電率絶縁膜１０６の配線溝に信号配線１０３を形成すると共に、絶縁膜１０７における配線溝に電源配線１０１を形成する。
【００１０】
最後に、図６（ｃ）に示すように、電源配線１０１、信号配線１０３、低誘電率絶縁膜１０６及び絶縁膜１０７の上に全面に亘って、銅の拡散を防止する拡散防止層１０８を形成する。
【００１１】
その結果、配線遅延を生じさせたくない領域に選択的に低誘電率膜を形成することが出来、かつ機械的強度を維持した半導体装置を提供することが出来る。
【００１２】
【発明が解決しようとする課題】
しかし、従来方法において、配線間隔が密であり、配線自体の機械的強度によって配線層全体の強度を保てる場合には、配線間に低誘電率の絶縁膜を使用出来るが、配線間隔が疎な場合は、配線自体の有する強度では配線層全体の機械的強度を維持することが出来ない。
【００１３】
また、従来方法に従うと、それぞれ種類の異なる膜を堆積するためには、その都度マスク工程が必要である。更に、低誘電率膜に対してマスクを用いて、より微細なパターン形成を行うことは困難である。
【００１４】
そこで、本発明においては、配線の側壁部分に低誘電率膜を形成することにより、配線間容量を低減し、かつ十分な機械的強度を持つ、半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明では、半導体基板上に、第１の絶縁膜を堆積する工程と、第１の絶縁膜中にホールを形成する工程と、ホールの側壁に改質層を形成する工程と、ホールに金属膜を埋め込む工程と、改質層を除去し、スリットを形成する工程と、スリットに第２の絶縁膜を埋め込む工程と、を備えた半導体装置の製造方法を提供する。
【００１６】
その結果、金属配線に隣接する部分に、非常に低い比誘電率を有する第２の絶縁膜を形成することが出来るため、配線間容量の低減効果は極めて大きく、かつ、それ以外の領域においては強度のある絶縁膜を用いるので、配線全体において、ＣＭＰ工程でも耐えうる十分な機械的強度を得ることが出来る。
【００１７】
また、改質層をエッチングにより選択的に除去し、スリットを形成するので、新たに工程を追加することなく、微細な配線構造を形成することが出来る。
【００１８】
【発明の実施の形態】
本発明の実施形態について、図面を参照しながら説明する。
【００１９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００２０】
まず、図１（ａ）に示すように、シリコン基板（図示せず）上にシリコン酸化膜からなる第１の絶縁膜１１を３００ｎｍの厚さで堆積し、続いて、膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜（ＳｉＯＣ膜）からなる第２の絶縁膜１２を、プラズマＣＶＤ法を用いて３５０ｎｍ堆積する。
【００２１】
次に、第２の絶縁膜１２上にレジストを塗布した後、ＫｒＦもしくはＡｒＦエキシマレーザを用いたリソグラフィー法を用いてレジストパターン１３を形成する。その後、ＣＦ系を主成分とするガス、例えばＣＦ4、ＣＨＦ3、アルゴン、酸素等を含むプラズマを用いたドライエッチング法により第２の絶縁膜１２をエッチング除去し、配線溝１４となるホールを形成する。
【００２２】
その後、図１（ｂ）に示すように、酸素プラズマを用いたドライエッチングにより、レジスト１３を除去する。このとき、第２の絶縁膜１２も、同時に酸素プラズマに暴露される。ここで、第２の絶縁膜１２は炭素含有シリコン酸化膜からなるために、酸素プラズマにより第２の絶縁膜１２の表面部分は容易に酸化される。酸化された結果、第２の絶縁膜１２の上表面及び形成した配線溝１４の側壁部分に、炭素含有シリコン酸化膜は炭素が除去され、通常の熱ＣＶＤ法やプラズマＣＶＤ法により形成されたシリコン酸化膜（約２．３ｇ/ｃｍ3）に比べ密度の低い（約１．２〜１．３ｇ/ｃｍ3）シリコン酸化膜からなる改質層１５が形成される。この工程が、本実施形態の特徴であり、大きな効果を示すものである。この点については、後で詳述する。
【００２３】
続いて、図１（ｃ）に示すように、電界メッキ法により配線溝１４が完全に埋め込まれるように金属膜１６を堆積し、ＣＭＰ法により、第２の絶縁膜１２の表面が完全に露出するように配線層表面を平坦化する。
【００２４】
次に、図１（ｄ）に示すように、金属配線１６が形成された基板を弗酸含有の薬液を用いてウェットエッチングを行い、金属配線１６側壁に形成されている改質層１５のみを選択的に除去する。その結果、金属配線１６間が最小配線間隔となっている部分（領域Ａ）については、金属配線１６の間はスリット１７のみとなり、配線間隔が比較的広くなっている部分（領域Ｂ）は、金属配線１６と第２の絶縁膜の間にスリット１７が形成される。
【００２５】
ここで、図１（ｂ）の効果により、シリコン酸化膜である改質層１５は密度が低いため、炭素含有シリコン酸化膜である第２の絶縁膜１２、金属膜１６、通常のシリコン酸化膜である第１の絶縁膜と比較して、弗酸によるエッチング速度が極端に速い。よって、改質層１５のみを選択的に除去することが出来る。なお、第２の絶縁膜１２の材料は、プラズマによる改質によって隣接する膜と比較して、ウェットエッチング等で除去しやすい性質に変化させることが出来るものであれば、炭素含有シリコン酸化膜以外の膜でもよい。
【００２６】
その後、図１（ｅ）に示すように、金属配線１６およびスリット１７が形成された基板上に、炭素を含むシリケートグラス膜を堆積し、スリット１７の内部を完全に埋め込む。
【００２７】
続いて、炭素を含むシリケートグラス膜を４００℃程度で加熱し架橋させ、比誘電率が２．０の第３の絶縁膜１８を形成する。この第３の絶縁膜１８は、比較的強度の高い第２の絶縁膜１２若しくは金属膜１６に隣接しているので、第３の絶縁膜１８自体には、特に大きな機械的強度は必要ではない。
【００２８】
次に、図１（ｆ）に示すように、ＣＭＰ法により、金属配線１６および第２の絶縁膜１２上にある第３の絶縁膜１８を除去し、金属配線層表面を平坦化する。その結果、第３の絶縁膜１８は、金属配線１６と第２の絶縁膜１２の間、及び金属配線１６間に存在する構造が形成される。
【００２９】
最後に、第２の絶縁膜１２、金属配線１６、第３の絶縁膜１８上に、プラズマＣＶＤ法を用いてシリコン炭化膜からなる第４の絶縁膜１９を５０ｎｍ堆積し、配線構造を完成する。
【００３０】
その結果、マスクを使用することなく、配線に隣接する部分に比誘電率の小さい第３の絶縁膜１８を形成することが出来る。よって、配線間容量を低減し、かつ十分な機械的強度を持つ、半導体装置の製造方法を提供することが出来る。
【００３１】
ここで、本実施形態の特徴である、改質層１５の形成について説明する。
【００３２】
図１（ｂ）に示したように、改質層１５は、酸素プラズマによってレジスト１３を除去する際に、同時に第２の絶縁膜１２の表面を改質することによって形成される。
【００３３】
改質層１５の膜厚は、酸素プラズマ暴露条件および時間で制御することができるので、例えば最小配線溝間隔の約１/２以上になるように制御する。
【００３４】
その結果、最小配線間隔となっている部分（領域Ａ）において、配線間に存在する第２の絶縁膜１２を全て、密度の低いシリコン酸化膜からなる改質層１５に改質することが出来る。一方、最小配線間隔以外の部分（領域Ｂ）においては、第２の絶縁膜１２を、配線溝１４から一定幅で、密度の低いシリコン酸化膜からなる改質層１５に改質することが出来る。
【００３５】
次に、酸素プラズマの条件について説明する。
【００３６】
図３は、横軸に酸素プラズマ圧力（単位ｍＴｏｒｒ）を、縦軸にプラズマによる改質により形成されるシリコン酸化膜の膜厚（単位ｎｍ）を示し、プラズマ圧力に応じて、形成されるシリコン酸化膜の膜厚の値を表わしている。図３より、プラズマ圧力１００ｍＴｏｒｒ以下であれば、圧力と膜厚はほぼ正比例の関係にあることが分かる。よってこの関係から、プラズマをある圧力に設定した際の、シリコン酸化膜の膜厚値について比較的正確に予測できるため、プラズマ圧力１００ｍＴｏｒｒ以下の任意の圧力で行うことにより、シリコン酸化膜の膜厚を制御することができる。
【００３７】
以上より、本実施形態によると、第２の絶縁膜１２の表面に対して、酸素プラズマを用いることにより、所望の幅で改質させることが出来る。この改質層１５は、ウェットエッチングにより容易に除去することが出来るため、マスクを使用することなく、スリット１７を形成することが出来る。このスリット１７の幅は、先の工程で形成した改質層１５の幅に依存し、改質層１５の幅はプラズマ圧力の調整により任意に設定出来るので、所望の幅を持つスリットを形成することが出来る。つまり、マスクの限界以上の微細な幅を持つ、スリットの形成も可能である。なお、配線幅が１００ｎｍ以下の非常に狭い領域において、より効果的である。
【００３８】
その結果、金属配線１６の両脇の側壁部分に、もしくは、金属配線１６の配線間隔が狭い領域では配線間に、非常に低い比誘電率を有する第３の絶縁膜を形成することが出来るため、配線間容量の低減効果は極めて大きい。
【００３９】
また、それ以外の領域、つまり金属配線１６の配線間隔が比較的広い領域においては、配線間に一部、より強度のある絶縁膜を用いるので、配線全体において、ＣＭＰ工程でも耐えうる十分な機械的強度を得ることが出来る。
【００４０】
更に、改質層１５をエッチングにより除去しスリット１７を形成するので、新たにマスクを使用することなく、微細な配線構造を形成することが出来る。
【００４１】
（第２の実施形態）
本発明の配線構造について、図面を参照しながら説明する。
【００４２】
図２に示すように、シリコン基板（図示せず）上に形成された、第１の絶縁膜（シリコン酸化膜）２１の上には、銅からなる金属配線２５が形成されている。
【００４３】
金属配線２５の側壁には、膜硬度が０．１ＧＰａで比誘電率が２．０の炭素含有シリコン酸化膜からなる第３の絶縁膜２３（幅５０ｎｍ）が存在し、金属配線２５の側壁にある第３の絶縁膜の間には、膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜からなる第２の絶縁膜２２（幅５０ｎｍ）が形成されている。また、金属配線２５、第２の絶縁膜２２、及び第３の絶縁膜２３からなる配線層の上面には、シリコン炭化膜からなる第４の絶縁膜２４が形成されている。
【００４４】
但し、金属配線２５の配線間が狭い領域Ａ（１００ｎｍ以下）では、金属配線２５間には比誘電率が２．０の炭素含有シリコン酸化膜からなる第３の絶縁膜２３のみが形成されている。
【００４５】
以上より、本発明に係る配線構造は、配線間隔が狭く配線自体の持つ機械的強度により配線構造自体の機械的強度が維持出来る領域においては、配線間に存在する絶縁膜として特に低誘電率の膜２３のみを使用する。一方、配線間隔が比較的広く、配線自体の持つ機械的強度だけでは配線構造自体の機械的強度を維持できない領域においては、配線の側壁部分にのみ特に低誘電率の絶縁膜２３を使用し、配線の両脇の側壁部分を除く配線間の絶縁膜には、機械的強度の大きい絶縁膜２２を使用する。
【００４６】
ここで、本発明の配線構造が有する３つの効果について、説明する。
【００４７】
まず、本発明に係る配線構造では、配線間容量を低下させることが出来る。
【００４８】
配線間隔が狭く、配線が密に存在する領域では、低誘電率の絶縁膜２３を使用し、さらに配線間隔が比較的広く、配線が疎に存在する領域においても、少なくとも配線の側壁部分にある絶縁膜は、密な領域と同様に低誘電率の絶縁膜２３より形成されている。
【００４９】
ここで、図４は、横軸にシリコン酸化膜中炭素濃度（ａｔｍ％）を、縦軸に、膜硬度（Ｇｐａ）及び比誘電率を表わしている。この図４より、シリコンの終端基がメチル基である最も一般的な炭素含有シリコン酸化膜において、膜中炭素濃度が高くなる程、膜強度は小さくなり、比誘電率も低下することが分かる。従って、炭素濃度が高い膜は誘電率が低く、機械的強度も小さい。
【００５０】
よって、本発明の配線構造によると、配線の両脇にある絶縁膜は、すべて低誘電率膜２３であるので、配線間容量を低下させることが出来る。
【００５１】
次に、配線構造の強度を維持することが出来る。
【００５２】
図２より、金属配線２５の配線間隔が狭い、つまり配線が密に存在する領域Ａにおいて、第３の絶縁膜２３は、膜硬度０．１ＧＰａで、比誘電率が２．０の炭素含有シリコン酸化膜からなる低誘電率膜から形成されるものである。しかし、金属配線２５が密に存在しており、配線自体の機械的強度が比較的大きいため、配線構造全体では、配線形成過程におけるＣＭＰ工程や、形成後において外からの物理的な要因で配線がつぶれない等、必要な機械的強度は維持することが出来る。
【００５３】
一方、金属配線２５の配線間隔が比較的広い、つまり配線が疎に存在する領域では、配線間が広いため、配線間に全て低誘電率膜を使用すると、金属配線２５の有する機械的強度のみでは、配線構造全体の機械的強度を十分維持出来ない。そこで、配線の両脇にある配線側壁部分の絶縁膜には、配線間容量を低下させるために低誘電率の絶縁膜を使用するが、それ以外の部分、つまり配線の側壁部分ではない配線間の絶縁膜においては、比較的機械的強度を有する、具体的には膜硬度が１．５ＧＰａで比誘電率が３．０の炭素含有シリコン酸化膜からなる第２の絶縁膜２２を一部用いることにより、配線構造全体の機械的強度を維持することが出来る。
【００５４】
最後に、膜自体の性質を考慮して、配線構造の信頼性を高めることが出来る。
【００５５】
配線の側壁には、低誘電率で強度の小さい第３の絶縁膜２３が存在する。この膜は金属配線２５と比較して軟らかい膜であるので、金属配線２５の持つ引っ張り応力、第２の絶縁膜２２が持つ圧縮応力等をある程度吸収し、緩衝膜として機能することが出来る。
【００５６】
よって、金属配線２５へのストレスが減少するため、時間経過と共に金属配線２５が塑性変形してしまうことを防ぎ、配線の信頼性を高めることが出来る。
【００５７】
【発明の効果】
以上本発明によると、金属配線に隣接する部分に、もしくは、金属配線の配線間隔が狭い領域では配線間に、非常に低い比誘電率を有する絶縁膜を形成する。また、金属配線の配線間隔が比較的広い領域においては、配線間に一部、より機械的強度のある絶縁膜を用いる。
【００５８】
その結果、配線間容量の低減を図ると共に、ＣＭＰ工程等でも耐えうる十分な機械的強度を有する配線構造を形成することが出来る。
【００５９】
更に、改質層をエッチングにより除去しスリットを形成するので、工程数を増加させることなく、微細な配線構造を形成することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る工程断面図
【図２】本発明の第２の実施形態に係る半導体装置の断面図
【図３】酸素プラズマ下における圧力と炭素含有シリコン酸化膜表面のシリコン酸化膜膜厚の関係を示す図
【図４】炭素含有シリコン酸化膜中炭素濃度と膜硬度および比誘電率の関係を示す図
【図５】従来半導体の製造方法の工程断面図
【図６】従来半導体の製造方法の工程断面図
【符号の説明】
１１ 第１の絶縁膜
１２ 第２の絶縁膜
１３ レジスト
１４ 配線溝
１５ 改質層
１６ 金属配線
１７ スリット
１８ 第３の絶縁膜
１９ 第４の絶縁膜
２１ 第１の絶縁膜
２２ 第２の絶縁膜
２３ 第３の絶縁膜
２４ 第４の絶縁膜
２５ 金属配線
Claims (7)
- 半導体基板上に、第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜中に配線溝を形成する工程と、
前記配線溝の側壁にある前記第１の絶縁膜を、前記第１の絶縁膜とのエッチングの選択性を確保できるように改質して改質部を形成する工程と、
前記配線溝に金属膜を埋め込み配線を形成する工程と、
前記改質部を除去し、スリットを形成する工程と、
前記スリットに、前記第１の絶縁膜よりも比誘電率が小さい、第２の絶縁膜を埋め込む工程と、を備えた半導体装置の製造方法。 - 前記改質部は、前記第１の絶縁膜を酸素プラズマによって改質させて形成することを特徴とする、請求項１記載の半導体装置の製造方法。
- 前記改質部は、ウェットエッチングによって除去可能な材料からなることを特徴とする、請求項１記載の半導体装置の製造方法。
- 前記改質部は、少なくとも最小配線間隔となっている領域においては配線間部分に存在し、
前記最小配線間隔となっている領域以外の領域においては、配線の側壁部分を含む一部分に存在することを特徴とする、請求項１記載の半導体装置の製造方法。 - 前記第１の絶縁膜が、炭素含有シリコン酸化膜である、請求項１記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板上の第１の領域に形成された第１の配線と、
前記半導体基板上の第２の領域に形成された第２の配線と、
前記第１の領域における前記第１の配線間には、前記第１の配線の側面に形成された第１の絶縁膜と前記第１の絶縁膜間に形成された第２の絶縁膜とを備え、
前記第２の領域における前記第２の配線間には、前記第１の絶縁膜のみを備え、
前記第２の絶縁膜の上面と前記第１の配線の上面と前記第２の配線の上面とが同じ高さであり、
前記第１の配線間隔は前記第２の配線間隔よりも広く、
前記第１の絶縁膜は、前記第２の絶縁膜より低誘電率の膜であり、
前記第２の絶縁膜は、前記第１の絶縁膜より機械的強度が高い膜であることを特徴とする、半導体装置。 - 前記第２の絶縁膜が、炭素含有シリコン酸化膜である、請求項６記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179592A JP3775354B2 (ja) | 2002-06-20 | 2002-06-20 | 半導体装置およびその製造方法 |
| US10/459,616 US7057288B2 (en) | 2002-06-20 | 2003-06-12 | Electric device and method for fabricating the same |
| CNA031427308A CN1469453A (zh) | 2002-06-20 | 2003-06-16 | 电子器件及其制造方法 |
| US11/415,220 US20060205201A1 (en) | 2002-06-12 | 2006-05-02 | Electric device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179592A JP3775354B2 (ja) | 2002-06-20 | 2002-06-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023031A JP2004023031A (ja) | 2004-01-22 |
| JP3775354B2 true JP3775354B2 (ja) | 2006-05-17 |
Family
ID=29728227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179592A Expired - Lifetime JP3775354B2 (ja) | 2002-06-12 | 2002-06-20 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7057288B2 (ja) |
| JP (1) | JP3775354B2 (ja) |
| CN (1) | CN1469453A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7067414B1 (en) * | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| JP4338495B2 (ja) | 2002-10-30 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 |
| US7485570B2 (en) | 2002-10-30 | 2009-02-03 | Fujitsu Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
| US7081393B2 (en) * | 2004-05-20 | 2006-07-25 | International Business Machines Corporation | Reduced dielectric constant spacer materials integration for high speed logic gates |
| JP4515309B2 (ja) * | 2005-03-31 | 2010-07-28 | 東京エレクトロン株式会社 | エッチング方法 |
| JP5214866B2 (ja) * | 2005-09-16 | 2013-06-19 | アイメック | 誘電性材料に狭いトレンチを形成する方法 |
| WO2011021244A1 (ja) * | 2009-08-20 | 2011-02-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9061902B2 (en) * | 2009-12-18 | 2015-06-23 | The Board Of Trustees Of The Leland Stanford Junior University | Crystalline-amorphous nanowires for battery electrodes |
| JP5635301B2 (ja) * | 2010-05-12 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| DE69531571T2 (de) * | 1994-05-27 | 2004-04-08 | Texas Instruments Inc., Dallas | Verbesserungen in Bezug auf Halbleitervorrichtungen |
| DE69535718T2 (de) * | 1994-05-27 | 2009-03-19 | Texas Instruments Inc., Dallas | Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen |
| US6030706A (en) * | 1996-11-08 | 2000-02-29 | Texas Instruments Incorporated | Integrated circuit insulator and method |
| JP2910713B2 (ja) * | 1996-12-25 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3502750B2 (ja) * | 1997-09-10 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US5990558A (en) * | 1997-12-18 | 1999-11-23 | Advanced Micro Devices, Inc. | Reduced cracking in gap filling dielectrics |
| US6291628B1 (en) * | 1998-02-03 | 2001-09-18 | Allied Signal Inc. | Solvent systems for low dielectric constant polymeric materials |
| US6162743A (en) * | 1998-02-10 | 2000-12-19 | Chu; Cheng-Jye | Low dielectric constant film and method thereof |
| JP2001223269A (ja) * | 2000-02-10 | 2001-08-17 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002093903A (ja) | 2000-07-12 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4910231B2 (ja) * | 2000-10-25 | 2012-04-04 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3448025B2 (ja) * | 2000-10-31 | 2003-09-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2003163266A (ja) * | 2001-11-28 | 2003-06-06 | Sony Corp | 半導体装置の製造方法および半導体装置 |
-
2002
- 2002-06-20 JP JP2002179592A patent/JP3775354B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-12 US US10/459,616 patent/US7057288B2/en not_active Expired - Fee Related
- 2003-06-16 CN CNA031427308A patent/CN1469453A/zh active Pending
-
2006
- 2006-05-02 US US11/415,220 patent/US20060205201A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060205201A1 (en) | 2006-09-14 |
| JP2004023031A (ja) | 2004-01-22 |
| CN1469453A (zh) | 2004-01-21 |
| US20030235979A1 (en) | 2003-12-25 |
| US7057288B2 (en) | 2006-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
| US20060205201A1 (en) | Electric device and method for fabricating the same | |
| KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2009505385A (ja) | 相互接続コンタクトのドライ・エッチバック | |
| US20060128141A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3887175B2 (ja) | 半導体装置及びその製造方法 | |
| US20080318412A1 (en) | Method of manufacturing a semiconductor device | |
| JP4465211B2 (ja) | 金属埋立て方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP4661004B2 (ja) | 半導体装置の製造方法 | |
| JP3691982B2 (ja) | 半導体装置の製造方法 | |
| KR100899084B1 (ko) | 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법 | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| KR100917099B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100846991B1 (ko) | 반도체 소자 제조 방법 | |
| JP4695842B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000114375A (ja) | 半導体装置の製造方法 | |
| JP2005243978A (ja) | 半導体素子の製造方法 | |
| JP2010087202A (ja) | 半導体装置の製造方法 | |
| JP2006156474A (ja) | 半導体装置およびその製造方法 | |
| JP2001313333A (ja) | 半導体装置及びその製造方法 | |
| JP2005203806A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |