JP3774399B2 - デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 - Google Patents
デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3774399B2 JP3774399B2 JP2001370753A JP2001370753A JP3774399B2 JP 3774399 B2 JP3774399 B2 JP 3774399B2 JP 2001370753 A JP2001370753 A JP 2001370753A JP 2001370753 A JP2001370753 A JP 2001370753A JP 3774399 B2 JP3774399 B2 JP 3774399B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gas
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン構造体及びその形成方法、並びに半導体装置(半導体素子)及びその製造方法に関する。
【０００２】
【従来の技術】
近年の半導体産業におけるＬＳＩの高集積化および高速化により、半導体基板の配線の微細化と多層化が進むと共に、相互接続部の数も増えている。そのために配線ピッチが狭まり、配線間容量や配線遅延によるＬＳＩの性能低下が起こる。これを防ぐために、抵抗率の低い配線材料と誘電率の低い層間絶縁膜を用いる必要にせまられ、配線材料として、従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレクトロマイグレーション（ＥＭ）耐性の高いＣｕを使用する動きが活発になってきている。Ｃｕ成膜技術としてはスパッタ法、メッキ法、ＣＶＤ法等があり、配線溝、ビアホール、コンタクトホール等にＣｕを堆積させ、埋め込む方法が開発されている。そして、配線溝やホール等を完全に埋め込んだ後、ＣＭＰ処理を行い基板表面を平坦化する方法を繰り返すダマシンプロセスも開発されている。
【０００３】
また、Ｃｕ配線が導入されると共に、配線構造や層間絶縁膜などについての研究開発が行われており、Ｃｕ配線を用いるだけでは配線遅延を効果的に減少することが困難であるため、半導体プロセスにおいて、層間絶縁膜として低比誘電率酸化物膜（ＳｉＯ２膜）を用いている。
【０００４】
上記ダマシンプロセスとしては、シングルダマシン法、デュアルダマシン法があるが、配線層と下層配線接続用のビアホールとを一括で形成するデュアルダマシン法が製造方法の面から有望である。このデュアルダマシン法とは配線を埋め込む配線溝と上下の配線とを結ぶ接続孔とを形成後、これら両方に配線材料を埋め込み、ＣＭＰ処理により配線溝から溢れた余分の配線材料を削り、配線及び接続孔内に形成される接続孔配線（いわゆるプラグ）を同時に形成する技術である。
このデュアルダマシン構造の一例に関し、従来の形成方法のプロセスを工程順に示す図１(Ａ)〜(Ｄ)を参照して説明する。
【０００５】
まず、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板上に、ビア層間として用いられる第１絶縁膜(酸化シリコン膜)を３００〜１０００ｎｍ程度の膜厚で形成する。この第１シリコン酸化膜上に低誘電率の有機Ｌｏｗ−ｋ材料からなる第１層間絶縁膜、次いで、溝エッチングの際にエッチングストップ膜として機能するＳｉＮ膜又はＳｉＯＮ膜を３０〜２００ｎｍ程度の膜厚で形成する。このストップ膜の上に、Ｌｏｗ−ｋ材料からなる第２層間絶縁膜、及び配線層間膜として用いられる第２絶縁膜(酸化シリコン膜、膜厚：１００〜５００ｎｍ程度)を順次堆積する。次いで、通常の露光法によりフォトレジストパターンを形成し、異方性エッチングによりビアホールを形成する。その後、フォトレジストを剥離・除去し、再度、通常の露光法によりフォトレジストパターンを形成し、異方性エッチングにより溝(配線溝)１０５を形成する(図１(Ａ))。図１(Ａ)において、１０１は第１層間絶縁膜、１０２はストップ膜、１０３は第２層間絶縁膜、１０４は第２絶縁膜を示す。エッチングによって溝を形成する時には、ストップ膜１０２により、エッチングする層を所定の位置(図中、ストップ膜１０２の上面)で確実に止めるようにしなければならない。溝１０５を形成した後、ＴｉＮ、ＴａＮ、又はＷＮ等のバリアメタルをスパッタリングにより溝の内壁面及びフィールド部に堆積し、バリア膜１０６を形成する(図１(Ｂ))。その後、電気メッキ法等によりこの溝を埋設するようにＣｕ配線層１０７を形成する。最後に、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝１０５に埋め込まれずに配線溝から溢れているフィールド部の余分なＣｕ配線材料を削り取り、図１(Ｄ)に示すようなＣｕデュアルダマシン構造体を形成する。
【０００６】
【発明が解決しようとする課題】
上記従来技術において、配線遅延の問題を解消するために有機Ｌｏｗ−ｋ材料からなる低誘電率膜を導入する場合、Ｌｏｗ−ｋ膜をエッチングする時にストップ膜としてのＳｉＮ膜又はＳｉＯＮ膜との選択比を大きくとることができれば、あとはオーバーエッチングすることでウエハー面内でエッチング形状の均一性を得ることができる(図１(Ａ))。しかし、ストップ膜(中間層)にＳｉＮ膜又はＳｉＯＮ膜等を用いた場合には、非誘電率が高い(ＳｉＮの場合：ε＝約７〜８、ＳｉＯＮの場合：ε＝約５〜６)ために、特に微細ピッチのパターンにおいて隣接する配線のへりによるフリンジ効果によって配線間容量が増大し、積層方向に対しての配線遅延問題解消の効果が激減するという問題がある。たとえ、比誘電率の低いＨＳＱや有機含有シリコン酸化膜等をストップ膜として適用しても信号の伝播遅延の大きな原因になりやすいという問題がある。そこで、図２に示されるようなストップ膜なしのデュアルダマシン構造が提案されている。図２において、２０１は有機Ｌｏｗ−ｋ膜、２０２は酸化シリコン膜、Ａはエッチング停止点を示す。しかし、この場合には、エッチングを途中(図２におけるＡ点)で止めなければならないために、ウエハー面内均一形状化にオーバーエッチング法を用いることができないので、新たな非常に高度な均一エッチングをしなければならず、技術的にも難しいという問題がある。
【０００７】
また、ストップ膜なしの構造では、理想的にはマイクロトレンチなしの形状が望ましいが、通常、マイクロトレンチが非常に発生しやすく(図３)、高い面内均一形状化が得られず、さらに、エッチング表面における荒れや、エッチング残さが発生するという問題がある。図３において、３０１は有機Ｌｏｗ−ｋ膜、３０２は酸化シリコン膜、３０３は発生するマイクロトレンチ、３０４はエッチング残さを示し、３０５はマイクロトレンチがない状態を示す。
本発明の課題は、上記従来技術の問題を解消することにあり、エッチングストップ膜なしの、形状の良い溝配線を有し、配線遅延の起こらないデュアルダマシン構造体及びその形成方法、並びにこのデュアルダマシン構造体を持つ半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、エッチングストップ膜なしのデュアルダマシン構造を得るために、各種材料、エッチング条件等について鋭意検討してきたが、その結果、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜と有機ケイ素化合物膜又は多孔質酸化シリコン膜との組み合わせにより、また、エッチング条件を選択することにより、中間層のストップ膜のないデュアルダマシン構造体を形成しうることを見出し、本発明を完成するに至った。
【０００９】
本発明のＣｕデュアルダマシン構造体は、基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、及びポリアリールエーテル主体のもの又はフッ化ポリイミドからなる層間絶縁膜を順に設けてなり、さらに配線溝内にＣｕ配線膜が埋設されていることからなる。
本発明の半導体装置は、上記Ｃｕデュアルダマシン構造体を持つものである。
【００１０】
本発明のＣｕデュアルダマシン構造体の形成方法は、基板に設けられた配線層上に、第１絶縁膜、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜、及び第２絶縁膜をこの順に形成する工程、該第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、基板に設けられた配線層上面まで一括してエッチング除去してビアホールを形成する工程、該フォトレジスト層を剥離・除去し、配線溝の一部を構成する第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、該層間絶縁膜の上面まで第２絶縁膜をエッチング除去する工程、このフォトレジスト層を剥離・除去した後、Ｎ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２のガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、層間絶縁膜トレンチエッチングを行い、配線溝を形成する工程、その後、この配線溝を埋設するようにＣｕ配線層を形成する工程、かくして得られた積層表面に対してＣＭＰにより表面平坦化処理を行い、Ｃｕ配線膜を形成する工程を含むことからなる。
【００１１】
前記第１絶縁膜及び第２絶縁膜は、有機ケイ素化合物膜又は多孔質酸化シリコン膜であり、前記有機Ｌｏｗ−ｋ材料は、ポリアリールエーテル主体のもの又はフッ化ポリイミドであり、また、前記ハロゲン化炭素ガスは、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガスであり、前記ハロゲン化炭化水素ガスは、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることが好ましい。ここで、ハロゲンは、Ｆ、Ｂｒ、Ｉが好ましい。また、本発明の半導体装置製造方法は、上記のようにしてＣｕデュアルダマシン構造体を形成して、半導体装置を製造する方法である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
図４(Ａ)〜(Ｈ)に本発明の実施の形態であるデュアルダマシン構造体を形成し、半導体装置を製造するためのプロセスの一例を工程順に示す。
【００１３】
まず、図４(Ａ)に示すように、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板４０１上に、第１絶縁膜(多孔質酸化シリコン膜)４０２を３００〜１０００ｎｍ程度の膜厚で形成し、この第１多孔質酸化シリコン膜上に有機Ｌｏｗ−ｋ材料からなる５００ｎｍ程度の層間絶縁膜４０３を形成する。層間絶縁膜４０３の形成後、図４(Ｂ)に示すように、この層間絶縁膜の上に５０〜２００ｎｍ程度の厚さの第２絶縁膜(シリコン酸化物膜)４０４をＣＶＤ法により形成する。次いで、図４(Ｃ)に示すように、通常の露光法によりフォトレジストパターン４０５を形成する。その後、図４(Ｄ)に示すように、エッチャントとしてＣ３Ｆ８ガス等のようなハロゲン化炭素ガスを用いて、基板４０４の上面まで一括にエッチングしてビアホール４０６を形成する。フォトレジスト層４０５を剥離・除去するした後、図４(Ｅ)及び(Ｆ)に示すように、再度、通常の露光法によりフォトレジストパターン４０７を形成し、エッチャントとしてＣ３Ｆ８ガス等のようなハロゲン化炭素ガスを用いて、層間絶縁膜４０３の上面までエッチングしてシリコン酸化物膜４０４を除去する。
【００１４】
次いで、図４(Ｇ)に示すように、エッチャントとしてＮ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２のガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、有機Ｌｏｗ−ｋ膜トレンチエッチングを行い、第１絶縁膜４０２の上面までエッチング除去し、配線溝４０８を形成する。フォトレジスト層４０７をアッシングにより剥離・除去する。
上記混合ガスとしては、例えば、Ｎ２とＨ２との混合ガスの場合、Ｎ２ガス＝５０〜８０、Ｈ２ガス＝５０〜２０の割合で混合したものを使用することができる。
【００１５】
上記のように有機Ｌｏｗ−ｋ膜からなる層間絶縁膜４０３と第１絶縁膜４０２とを組み合わせて用いることにより、エッチング選択比が２０以上となり、中間層としてのストップ膜を用いなくとも、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所期の配線溝を形成することができる。また、エッチング残さに対するレジストアッシングプロセスも不要となり、第２絶縁膜と層間絶縁膜とを一括してエッチング除去できる。
このようにして配線溝４０８を形成すれば、中間膜としてストップ膜を用いることなく所望の配線溝を形成することが出来る。
【００１６】
配線溝４０８を形成した後、ＴｉＮ、ＴａＮ、又はＷＮ等のバリアメタルをスパッタリングにより溝の内壁面及びフィールド部に堆積し、バリア膜４０９を形成する(図４(Ｈ))。次いで、電解メッキ法等によりこの配線溝４０８を埋設するようにＣｕ配線層を形成した後、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝４０８に埋め込めず配線溝から溢れたフィールド部の余分なＣｕ配線材料を削り取り、Ｃｕ配線膜４１０を形成し、図４(Ｈ)に示すようなＣｕデュアルダマシン構造体を形成する。
【００１７】
上記プロセスにおいては、第１絶縁膜４０２に形成される溝が配線を電気的に接続する接続孔配線であり、有機Ｌｏｗ−ｋ膜からなる層間絶縁膜４０３及び第２絶縁膜に形成される溝が第２の金属配線のＣｕ配線である。多孔質酸化シリコン膜と有機Ｌｏｗ−ｋ膜とのエッチングされる速度は異なるので、上記のように、配線層と下層配線接続用のビアホールを一括で形成するデュアルダマシン構造体を形成することが可能なのである。
【００１８】
上記プロセスにおいて、第１絶縁膜としては、多孔質酸化シリコン膜以外に、ＳＯＤ(spin on dielectrics)、例えば、ＦＳＧ、ＭＳＱ、ＨＭＳＱ、ＨＳＱ、ＭＨＳＱ、多孔質シリカ等を用いることが出来、この膜の形成方法は、それぞれの材料に合わせて随時選択され得る。また、有機Ｌｏｗ−ｋ材料としては、例えば、ポリアリールエーテルが主体のＳｉＬＫ、ＦＬＡＲＥ及びＧＸ−３等、並びにフッ化ポリイミ等を用いることが出来、この材料からなる膜の形成方法は、それぞれの材料の特性に合わせて随時選択され得る。
【００１９】
エッチャントとしては、上記ハロゲン化炭素ガス以外に、ハロゲン化炭化水素ガス（ＣｘＨｙＦｚガス）として、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３ＣＨＦ２等のフッ化炭化水素ガスを用いても良い。
また、上記エッチングガスを用いて有機Ｌｏｗ−ｋ膜をトレンチエッチングする場合には、エッチングガスとして、上記したようなＮ２、Ｈ２、ＮＨ３、Ｏ２ガスを用いることが好ましい。エッチングガスとしてＮ２とＨ２との混合ガス(容量％でＮ２：Ｈ２＝７０：３０)、及びＮＨ３ガスを用いて、０．４Ｐａの圧力下、有機Ｌｏｗ−ｋ膜としてＦＬＡＲＥ(登録商標：Honeywell Electronic Materials製)膜をエッチングした場合のＲＦバイアス電力とエッチング速度(ｎｍ／ｍｉｎ)との関係を図５に示す。対照としてＡｒガスを用いた場合についても図５に示す。この図から明らかなように、エッチング速度は飽和することなく、直線的に上昇する特性を有する。一方、Ａｒのような単純なスパッタのみではバイアスパワーを上昇させても約１００ｎｍ／ｍｉｎ程度と、殆どエッチング速度上昇は得られない。従って、有機Ｌｏｗ−ｋのエッチング機構は上記したようなＮ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、ＣＯ２等のガスを主体とするガス、或いは添加プロセスが非常に有用であることが分かる。
【００２０】
さらに、励起したＮ２＋Ｈ２(容量％でＮ２：Ｈ２＝７０：３０)プラズマを用いて、０．４Ｐａの圧力下で、有機Ｌｏｗ−ｋ(ＦＬＡＲＥ)、ＳｉＮ、ＳｉＯ２、及びＭＳＱ(メチルシルセスキオキサン)の各膜をエッチングした場合のＲＦバイアス電力(Ｗ)と各膜のエッチングレート及び選択性との関係を図６の示す。図６から明らかなように、有機Ｌｏｗ−ｋ膜のエッチング向けのプロセスでは、シリカ系Ｌｏｗ−ｋ膜は殆ど反応しない。これは、以下に述べる図４(Ｇ)における有機Ｌｏｗ−ｋ膜４０３のエッチング時の下地シリカ系Ｌｏｗ−ｋ膜４０２に対して高い選択比(２０以上)が得られることを意味している。従って、オーバーエッチングしても、有機Ｌｏｗ−ｋ膜の膜厚ｔ４０３及びシリカ系Ｌｏｗ−ｋ膜の膜厚ｔ４０２は殆ど変わらない。さらに、図３に示すマイクロトレンチ３０３も発生しないことを意味する。
さらに、フォトレジストとしては、通常用いられるレジストであれば使用でき、例えば、ＳＲレジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト等を用いることができる。
【００２１】
【実施例】
以下、本発明を実施例に基づいて詳細に説明する。
（実施例１）図４(Ａ)に示すように、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板４０１上に、多孔質酸化シリコン膜４０２を５００ｎｍ程度の膜厚で形成し、この膜上に５００ｎｍ程度の膜厚でＦＬＡＲＥ膜４０３を形成した。この有機Ｌｏｗ−ｋ膜４０３の形成後、図４(Ｂ)に示すように、この膜の上に５０〜１００ｎｍ程度の膜厚でシリコン酸化物膜４０４をＣＶＤ法により形成した。
【００２２】
次いで、図４(Ｃ)に示すように、フォトレジストとしてＳＲレジストを用い、通常の塗布／露光法によりフォトレジストパターン４０５を形成した。レジストパターン形成後、エッチャントとしてＣ３Ｆ８／Ａｒガスを用いて、０．１〜１Ｐａの圧力下で、ＳｉＯ２膜が垂直にエッチングできる条件下で、基板４０１の上面まで一括にエッチングしてビアホール４０６を形成し、その後、フォトレジスト層４０５をアッシングにより剥離・除去した(図４(Ｄ))。このエッチングは途中で止める必要がないので、マイクロトレンチが発生することもなく、また、エッチング残さもなく、エッチング表面荒れもなく、エッチング表面の高い均一性が得られた。
【００２３】
上記したフォトレジストの除去後、図４(Ｅ)及び(Ｆ)に示すように、フォトレジストとしてＳＲレジストを用い、再度、通常の塗布／露光法によりフォトレジストパターン４０７を形成し、エッチャンとしてＣ３Ｆ８ガスを用いて、ＳｉＯ２膜が垂直にエッチングできる条件下で、有機Ｌｏｗ−ｋ膜の上面までエッチングして、シリコン酸化物膜４０４をエッチング除去した。次いで、図４(Ｇ)に示すように、エッチャントとして、Ｎ２＝７０、Ｈ２＝３０の混合比を有する混合ガスを用いて、有機Ｌｏｗ−ｋ膜トレンチエッチングを行い、シリコン酸化物膜４０２の上面までエッチングして酸化Ｃｕ配線溝４０８を形成した。アッシングによりフォトレジスト層４０７を剥離・除去した。
【００２４】
配線溝４０８を形成した後、ＴｉＮ、ＴａＮ、又はＷＮのバリアメタルをスパッタリングによりこの配線溝の内壁面及びフィールド部に堆積し、バリア膜４０９を形成した。次いで、電解メッキ法によりこの配線溝４０８を埋設するようにＣｕ配線層を形成した後、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝４０８に埋め込めずに配線溝から溢れたフィールド部の余分なＣｕ配線材料を削り取り、Ｃｕ配線膜４１０を形成し、図４(Ｈ)に示すようなＣｕデュアルダマシン構造体を形成した。
【００２５】
上記のように、有機Ｌｏｗ−ｋ膜４０３と多孔質酸化シリコン膜又はシリコン系Ｌｏｗ−ｋ膜４０２とを組み合わせて用いることによりエッチング選択比が２０以上となり、中間層としてのストップ膜を用いなくとも、多孔質酸化シリコン膜と層間絶縁膜とを一括してエッチング除去でき、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所望の配線溝を形成することができた。また、レジスト残さを除去するためのアッシングプロセスが不要であった。上記実施例において、多孔質酸化シリコン膜以外に、ＳＯＤとして、ＦＳＧ、ＭＳＱ、ＨＭＳＱ、ＨＳＱ、多孔質シリカを用いても、また、有機Ｌｏｗ−ｋ材料として、ＦＬＡＲＥ膜以外にＳｉＬＫやＧＸ−３、フッ化ポリイミドを用いても、同様な結果が得られる。
【００２６】
また、エッチャントＣｘＨｙＦｚガスとしては、Ｃ３Ｆ８ガス以外にハロゲン化炭素ガスとして、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガス、また、ハロゲン化炭化水素ガスとして、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２を用いても、同様な結果が得られる。
さらに、Ｎ２＝７０、Ｈ２＝３０の混合比を有する混合ガス以外に、上記したガスを用いても、同様な結果を得ることができる。
【００２７】
【発明の効果】
本発明によれば、有機Ｌｏｗ−ｋ膜からなる層間絶縁膜と絶縁膜とを組み合わせて用いることによりエッチング選択比が高くなり、中間層としてのエッチングストップ膜を用いなくとも、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所望の配線溝を形成することができ、また、レジストアッシングプロセスも不要となり、絶縁膜と層間絶縁膜とを一括してエッチング除去できる。そのために、エッチングストップ膜なしの、形状の良い溝配線を有し、配線遅延の起こらないデュアルダマシン構造体を容易に形成することが出来、また、このデュアルダマシン構造体を有する半導体装置を容易に製造することが出来る。
【図面の簡単な説明】
【図１】 (Ａ)従来のストップ膜ありデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成した半導体装置半加工品の構成を示す模式的断面図。
(Ｂ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、バリア膜を形成した半加工品の構成を示す模式的断面図。
(Ｃ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、Ｃｕ配線材料を埋設した半加工品の構成を示す模式的断面図。
(Ｄ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、ＣＭＰ処理した後のＣｕデュアルダマシン構造体を示す模式的断面図。
【図２】従来のストップ膜なしのデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成した半加工品の構成を示す模式的断面図。
【図３】従来のストップ膜なしのデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成する際に発生するマイクロトレンチを説明するための半加工品の構成を示す模式的断面図。
【図４】 (Ａ)本発明のデュアルダマシン構造体形成プロセスにおいて、第１絶縁膜及び層間絶縁膜を形成した半導体装置半加工品の構成を示す模式的断面図。
(Ｂ)本発明のデュアルダマシン構造体形成プロセスにおいて、第２絶縁膜(ＳｉＯ２膜)を形成した半加工品の構成を示す模式的断面図。
(Ｃ)本発明のデュアルダマシン構造体形成プロセスにおいて、レジストの塗布／露光工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｄ)本発明のデュアルダマシン構造体形成プロセスにおいて、一括エッチングによりビアホールを形成した工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｅ)本発明のデュアルダマシン構造体形成プロセスにおいて、レジストの塗布／露光工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｆ)本発明のデュアルダマシン構造体形成プロセスにおいて、第２絶縁膜(ＳｉＯ２膜)をエッチング除去する工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｇ)本発明のデュアルダマシン構造体形成プロセスにおいて、有機Ｌｏｗ−ｋ膜をエッチング除去する工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｈ)本発明のデュアルダマシン構造体形成プロセスにおいて、有機Ｌｏｗ−ｋ膜をエッチングオーバーしてＣｕ配線を埋め込んだ工程を説明するために、半加工品の構成を示す模式的断面図。
【図５】有機Ｌｏｗ−ｋ膜をエッチングした場合のＲＦバイアス電力とエッチング速度(ｎｍ／ｍｉｎ)との関係を示すグラフ。
【図６】プラズマを用いて有機Ｌｏｗ−ｋや膜その他の膜をエッチングした場合のＲＦバイアス電力(Ｗ)と各膜のエッチングレート及び選択性との関係を図示すグラフ。
【符号の説明】
１０１ 第１層間絶縁膜 １０２ ストップ膜
１０３ 第２層間絶縁膜 １０４ 第２絶縁膜
１０５ 溝(配線溝) １０６ バリア膜
１０７ Ｃｕ配線層 ２０１ 有機Ｌｏｗ−ｋ膜
２０２ 酸化シリコン膜 Ａ エッチング停止点
３０１ 有機Ｌｏｗ−ｋ膜 ３０２ 酸化シリコン膜
３０３ マイクロトレンチ部分 ３０４ エッチング残さ
３０５ マイクロトレンチがない部分 ４０１ 基板
４０２ 第１絶縁膜(シリコン酸化物膜) ４０３ 層間絶縁膜
４０４ 第２絶縁膜(シリコン酸化物膜) ４０５ フォトレジストパターン
４０６ ビアホール ４０７ フォトレジスト層
４０８ 配線溝 ４０９ バリア膜
４１０ Ｃｕ配線膜 ｔ４０２ 第１絶縁膜の厚さ
ｔ４０３ 層間絶縁膜の厚さ
【発明の属する技術分野】
本発明は、デュアルダマシン構造体及びその形成方法、並びに半導体装置(半導体素子)及びその製造方法に関する。
【０００２】
【従来の技術】
近年の半導体産業におけるＬＳＩの高集積化および高速化により、半導体基板の配線の微細化と多層化が進むと共に、相互接続部の数も増えている。そのために配線ピッチが狭まり、配線間容量や配線遅延によるＬＳＩの性能低下が起こる。これを防ぐために、抵抗率の低い配線材料と誘電率の低い層間絶縁膜を用いる必要にせまられ、配線材料として、従来のＡｌ合金等の代わりに抵抗率の低い、かつ、エレクトロマイグレーション（ＥＭ）耐性の高いＣｕを使用する動きが活発になってきている。Ｃｕ成膜技術としてはスパッタ法、メッキ法、ＣＶＤ法等があり、配線溝、ビアホール、コンタクトホール等にＣｕを堆積させ、埋め込む方法が開発されている。そして、配線溝やホール等を完全に埋め込んだ後、ＣＭＰ処理を行い基板表面を平坦化する方法を繰り返すダマシンプロセスも開発されている。
【０００３】
また、Ｃｕ配線が導入されると共に、配線構造や層間絶縁膜などについての研究開発が行われており、Ｃｕ配線を用いるだけでは配線遅延を効果的に減少することが困難であるため、半導体プロセスにおいて、層間絶縁膜として低比誘電率酸化物膜（ＳｉＯ２膜）を用いている。
【０００４】
上記ダマシンプロセスとしては、シングルダマシン法、デュアルダマシン法があるが、配線層と下層配線接続用のビアホールとを一括で形成するデュアルダマシン法が製造方法の面から有望である。このデュアルダマシン法とは配線を埋め込む配線溝と上下の配線とを結ぶ接続孔とを形成後、これら両方に配線材料を埋め込み、ＣＭＰ処理により配線溝から溢れた余分の配線材料を削り、配線及び接続孔内に形成される接続孔配線（いわゆるプラグ）を同時に形成する技術である。
このデュアルダマシン構造の一例に関し、従来の形成方法のプロセスを工程順に示す図１(Ａ)〜(Ｄ)を参照して説明する。
【０００５】
まず、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板上に、ビア層間として用いられる第１絶縁膜(酸化シリコン膜)を３００〜１０００ｎｍ程度の膜厚で形成する。この第１シリコン酸化膜上に低誘電率の有機Ｌｏｗ−ｋ材料からなる第１層間絶縁膜、次いで、溝エッチングの際にエッチングストップ膜として機能するＳｉＮ膜又はＳｉＯＮ膜を３０〜２００ｎｍ程度の膜厚で形成する。このストップ膜の上に、Ｌｏｗ−ｋ材料からなる第２層間絶縁膜、及び配線層間膜として用いられる第２絶縁膜(酸化シリコン膜、膜厚：１００〜５００ｎｍ程度)を順次堆積する。次いで、通常の露光法によりフォトレジストパターンを形成し、異方性エッチングによりビアホールを形成する。その後、フォトレジストを剥離・除去し、再度、通常の露光法によりフォトレジストパターンを形成し、異方性エッチングにより溝(配線溝)１０５を形成する(図１(Ａ))。図１(Ａ)において、１０１は第１層間絶縁膜、１０２はストップ膜、１０３は第２層間絶縁膜、１０４は第２絶縁膜を示す。エッチングによって溝を形成する時には、ストップ膜１０２により、エッチングする層を所定の位置(図中、ストップ膜１０２の上面)で確実に止めるようにしなければならない。溝１０５を形成した後、ＴｉＮ、ＴａＮ、又はＷＮ等のバリアメタルをスパッタリングにより溝の内壁面及びフィールド部に堆積し、バリア膜１０６を形成する(図１(Ｂ))。その後、電気メッキ法等によりこの溝を埋設するようにＣｕ配線層１０７を形成する。最後に、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝１０５に埋め込まれずに配線溝から溢れているフィールド部の余分なＣｕ配線材料を削り取り、図１(Ｄ)に示すようなＣｕデュアルダマシン構造体を形成する。
【０００６】
【発明が解決しようとする課題】
上記従来技術において、配線遅延の問題を解消するために有機Ｌｏｗ−ｋ材料からなる低誘電率膜を導入する場合、Ｌｏｗ−ｋ膜をエッチングする時にストップ膜としてのＳｉＮ膜又はＳｉＯＮ膜との選択比を大きくとることができれば、あとはオーバーエッチングすることでウエハー面内でエッチング形状の均一性を得ることができる(図１(Ａ))。しかし、ストップ膜(中間層)にＳｉＮ膜又はＳｉＯＮ膜等を用いた場合には、非誘電率が高い(ＳｉＮの場合：ε＝約７〜８、ＳｉＯＮの場合：ε＝約５〜６)ために、特に微細ピッチのパターンにおいて隣接する配線のへりによるフリンジ効果によって配線間容量が増大し、積層方向に対しての配線遅延問題解消の効果が激減するという問題がある。たとえ、比誘電率の低いＨＳＱや有機含有シリコン酸化膜等をストップ膜として適用しても信号の伝播遅延の大きな原因になりやすいという問題がある。そこで、図２に示されるようなストップ膜なしのデュアルダマシン構造が提案されている。図２において、２０１は有機Ｌｏｗ−ｋ膜、２０２は酸化シリコン膜、Ａはエッチング停止点を示す。しかし、この場合には、エッチングを途中(図２におけるＡ点)で止めなければならないために、ウエハー面内均一形状化にオーバーエッチング法を用いることができないので、新たな非常に高度な均一エッチングをしなければならず、技術的にも難しいという問題がある。
【０００７】
また、ストップ膜なしの構造では、理想的にはマイクロトレンチなしの形状が望ましいが、通常、マイクロトレンチが非常に発生しやすく(図３)、高い面内均一形状化が得られず、さらに、エッチング表面における荒れや、エッチング残さが発生するという問題がある。図３において、３０１は有機Ｌｏｗ−ｋ膜、３０２は酸化シリコン膜、３０３は発生するマイクロトレンチ、３０４はエッチング残さを示し、３０５はマイクロトレンチがない状態を示す。
本発明の課題は、上記従来技術の問題を解消することにあり、エッチングストップ膜なしの、形状の良い溝配線を有し、配線遅延の起こらないデュアルダマシン構造体及びその形成方法、並びにこのデュアルダマシン構造体を持つ半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、エッチングストップ膜なしのデュアルダマシン構造を得るために、各種材料、エッチング条件等について鋭意検討してきたが、その結果、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜と有機ケイ素化合物膜又は多孔質酸化シリコン膜との組み合わせにより、また、エッチング条件を選択することにより、中間層のストップ膜のないデュアルダマシン構造体を形成しうることを見出し、本発明を完成するに至った。
【０００９】
本発明のＣｕデュアルダマシン構造体は、基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、及びポリアリールエーテル主体のもの又はフッ化ポリイミドからなる層間絶縁膜を順に設けてなり、さらに配線溝内にＣｕ配線膜が埋設されていることからなる。
本発明の半導体装置は、上記Ｃｕデュアルダマシン構造体を持つものである。
【００１０】
本発明のＣｕデュアルダマシン構造体の形成方法は、基板に設けられた配線層上に、第１絶縁膜、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜、及び第２絶縁膜をこの順に形成する工程、該第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、基板に設けられた配線層上面まで一括してエッチング除去してビアホールを形成する工程、該フォトレジスト層を剥離・除去し、配線溝の一部を構成する第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、該層間絶縁膜の上面まで第２絶縁膜をエッチング除去する工程、このフォトレジスト層を剥離・除去した後、Ｎ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２のガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、層間絶縁膜トレンチエッチングを行い、配線溝を形成する工程、その後、この配線溝を埋設するようにＣｕ配線層を形成する工程、かくして得られた積層表面に対してＣＭＰにより表面平坦化処理を行い、Ｃｕ配線膜を形成する工程を含むことからなる。
【００１１】
前記第１絶縁膜及び第２絶縁膜は、有機ケイ素化合物膜又は多孔質酸化シリコン膜であり、前記有機Ｌｏｗ−ｋ材料は、ポリアリールエーテル主体のもの又はフッ化ポリイミドであり、また、前記ハロゲン化炭素ガスは、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガスであり、前記ハロゲン化炭化水素ガスは、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることが好ましい。ここで、ハロゲンは、Ｆ、Ｂｒ、Ｉが好ましい。また、本発明の半導体装置製造方法は、上記のようにしてＣｕデュアルダマシン構造体を形成して、半導体装置を製造する方法である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
図４(Ａ)〜(Ｈ)に本発明の実施の形態であるデュアルダマシン構造体を形成し、半導体装置を製造するためのプロセスの一例を工程順に示す。
【００１３】
まず、図４(Ａ)に示すように、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板４０１上に、第１絶縁膜(多孔質酸化シリコン膜)４０２を３００〜１０００ｎｍ程度の膜厚で形成し、この第１多孔質酸化シリコン膜上に有機Ｌｏｗ−ｋ材料からなる５００ｎｍ程度の層間絶縁膜４０３を形成する。層間絶縁膜４０３の形成後、図４(Ｂ)に示すように、この層間絶縁膜の上に５０〜２００ｎｍ程度の厚さの第２絶縁膜(シリコン酸化物膜)４０４をＣＶＤ法により形成する。次いで、図４(Ｃ)に示すように、通常の露光法によりフォトレジストパターン４０５を形成する。その後、図４(Ｄ)に示すように、エッチャントとしてＣ３Ｆ８ガス等のようなハロゲン化炭素ガスを用いて、基板４０４の上面まで一括にエッチングしてビアホール４０６を形成する。フォトレジスト層４０５を剥離・除去するした後、図４(Ｅ)及び(Ｆ)に示すように、再度、通常の露光法によりフォトレジストパターン４０７を形成し、エッチャントとしてＣ３Ｆ８ガス等のようなハロゲン化炭素ガスを用いて、層間絶縁膜４０３の上面までエッチングしてシリコン酸化物膜４０４を除去する。
【００１４】
次いで、図４(Ｇ)に示すように、エッチャントとしてＮ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２のガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、有機Ｌｏｗ−ｋ膜トレンチエッチングを行い、第１絶縁膜４０２の上面までエッチング除去し、配線溝４０８を形成する。フォトレジスト層４０７をアッシングにより剥離・除去する。
上記混合ガスとしては、例えば、Ｎ２とＨ２との混合ガスの場合、Ｎ２ガス＝５０〜８０、Ｈ２ガス＝５０〜２０の割合で混合したものを使用することができる。
【００１５】
上記のように有機Ｌｏｗ−ｋ膜からなる層間絶縁膜４０３と第１絶縁膜４０２とを組み合わせて用いることにより、エッチング選択比が２０以上となり、中間層としてのストップ膜を用いなくとも、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所期の配線溝を形成することができる。また、エッチング残さに対するレジストアッシングプロセスも不要となり、第２絶縁膜と層間絶縁膜とを一括してエッチング除去できる。
このようにして配線溝４０８を形成すれば、中間膜としてストップ膜を用いることなく所望の配線溝を形成することが出来る。
【００１６】
配線溝４０８を形成した後、ＴｉＮ、ＴａＮ、又はＷＮ等のバリアメタルをスパッタリングにより溝の内壁面及びフィールド部に堆積し、バリア膜４０９を形成する(図４(Ｈ))。次いで、電解メッキ法等によりこの配線溝４０８を埋設するようにＣｕ配線層を形成した後、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝４０８に埋め込めず配線溝から溢れたフィールド部の余分なＣｕ配線材料を削り取り、Ｃｕ配線膜４１０を形成し、図４(Ｈ)に示すようなＣｕデュアルダマシン構造体を形成する。
【００１７】
上記プロセスにおいては、第１絶縁膜４０２に形成される溝が配線を電気的に接続する接続孔配線であり、有機Ｌｏｗ−ｋ膜からなる層間絶縁膜４０３及び第２絶縁膜に形成される溝が第２の金属配線のＣｕ配線である。多孔質酸化シリコン膜と有機Ｌｏｗ−ｋ膜とのエッチングされる速度は異なるので、上記のように、配線層と下層配線接続用のビアホールを一括で形成するデュアルダマシン構造体を形成することが可能なのである。
【００１８】
上記プロセスにおいて、第１絶縁膜としては、多孔質酸化シリコン膜以外に、ＳＯＤ(spin on dielectrics)、例えば、ＦＳＧ、ＭＳＱ、ＨＭＳＱ、ＨＳＱ、ＭＨＳＱ、多孔質シリカ等を用いることが出来、この膜の形成方法は、それぞれの材料に合わせて随時選択され得る。また、有機Ｌｏｗ−ｋ材料としては、例えば、ポリアリールエーテルが主体のＳｉＬＫ、ＦＬＡＲＥ及びＧＸ−３等、並びにフッ化ポリイミ等を用いることが出来、この材料からなる膜の形成方法は、それぞれの材料の特性に合わせて随時選択され得る。
【００１９】
エッチャントとしては、上記ハロゲン化炭素ガス以外に、ハロゲン化炭化水素ガス（ＣｘＨｙＦｚガス）として、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３ＣＨＦ２等のフッ化炭化水素ガスを用いても良い。
また、上記エッチングガスを用いて有機Ｌｏｗ−ｋ膜をトレンチエッチングする場合には、エッチングガスとして、上記したようなＮ２、Ｈ２、ＮＨ３、Ｏ２ガスを用いることが好ましい。エッチングガスとしてＮ２とＨ２との混合ガス(容量％でＮ２：Ｈ２＝７０：３０)、及びＮＨ３ガスを用いて、０．４Ｐａの圧力下、有機Ｌｏｗ−ｋ膜としてＦＬＡＲＥ(登録商標：Honeywell Electronic Materials製)膜をエッチングした場合のＲＦバイアス電力とエッチング速度(ｎｍ／ｍｉｎ)との関係を図５に示す。対照としてＡｒガスを用いた場合についても図５に示す。この図から明らかなように、エッチング速度は飽和することなく、直線的に上昇する特性を有する。一方、Ａｒのような単純なスパッタのみではバイアスパワーを上昇させても約１００ｎｍ／ｍｉｎ程度と、殆どエッチング速度上昇は得られない。従って、有機Ｌｏｗ−ｋのエッチング機構は上記したようなＮ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、ＣＯ２等のガスを主体とするガス、或いは添加プロセスが非常に有用であることが分かる。
【００２０】
さらに、励起したＮ２＋Ｈ２(容量％でＮ２：Ｈ２＝７０：３０)プラズマを用いて、０．４Ｐａの圧力下で、有機Ｌｏｗ−ｋ(ＦＬＡＲＥ)、ＳｉＮ、ＳｉＯ２、及びＭＳＱ(メチルシルセスキオキサン)の各膜をエッチングした場合のＲＦバイアス電力(Ｗ)と各膜のエッチングレート及び選択性との関係を図６の示す。図６から明らかなように、有機Ｌｏｗ−ｋ膜のエッチング向けのプロセスでは、シリカ系Ｌｏｗ−ｋ膜は殆ど反応しない。これは、以下に述べる図４(Ｇ)における有機Ｌｏｗ−ｋ膜４０３のエッチング時の下地シリカ系Ｌｏｗ−ｋ膜４０２に対して高い選択比(２０以上)が得られることを意味している。従って、オーバーエッチングしても、有機Ｌｏｗ−ｋ膜の膜厚ｔ４０３及びシリカ系Ｌｏｗ−ｋ膜の膜厚ｔ４０２は殆ど変わらない。さらに、図３に示すマイクロトレンチ３０３も発生しないことを意味する。
さらに、フォトレジストとしては、通常用いられるレジストであれば使用でき、例えば、ＳＲレジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト等を用いることができる。
【００２１】
【実施例】
以下、本発明を実施例に基づいて詳細に説明する。
（実施例１）図４(Ａ)に示すように、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されてある基板４０１上に、多孔質酸化シリコン膜４０２を５００ｎｍ程度の膜厚で形成し、この膜上に５００ｎｍ程度の膜厚でＦＬＡＲＥ膜４０３を形成した。この有機Ｌｏｗ−ｋ膜４０３の形成後、図４(Ｂ)に示すように、この膜の上に５０〜１００ｎｍ程度の膜厚でシリコン酸化物膜４０４をＣＶＤ法により形成した。
【００２２】
次いで、図４(Ｃ)に示すように、フォトレジストとしてＳＲレジストを用い、通常の塗布／露光法によりフォトレジストパターン４０５を形成した。レジストパターン形成後、エッチャントとしてＣ３Ｆ８／Ａｒガスを用いて、０．１〜１Ｐａの圧力下で、ＳｉＯ２膜が垂直にエッチングできる条件下で、基板４０１の上面まで一括にエッチングしてビアホール４０６を形成し、その後、フォトレジスト層４０５をアッシングにより剥離・除去した(図４(Ｄ))。このエッチングは途中で止める必要がないので、マイクロトレンチが発生することもなく、また、エッチング残さもなく、エッチング表面荒れもなく、エッチング表面の高い均一性が得られた。
【００２３】
上記したフォトレジストの除去後、図４(Ｅ)及び(Ｆ)に示すように、フォトレジストとしてＳＲレジストを用い、再度、通常の塗布／露光法によりフォトレジストパターン４０７を形成し、エッチャンとしてＣ３Ｆ８ガスを用いて、ＳｉＯ２膜が垂直にエッチングできる条件下で、有機Ｌｏｗ−ｋ膜の上面までエッチングして、シリコン酸化物膜４０４をエッチング除去した。次いで、図４(Ｇ)に示すように、エッチャントとして、Ｎ２＝７０、Ｈ２＝３０の混合比を有する混合ガスを用いて、有機Ｌｏｗ−ｋ膜トレンチエッチングを行い、シリコン酸化物膜４０２の上面までエッチングして酸化Ｃｕ配線溝４０８を形成した。アッシングによりフォトレジスト層４０７を剥離・除去した。
【００２４】
配線溝４０８を形成した後、ＴｉＮ、ＴａＮ、又はＷＮのバリアメタルをスパッタリングによりこの配線溝の内壁面及びフィールド部に堆積し、バリア膜４０９を形成した。次いで、電解メッキ法によりこの配線溝４０８を埋設するようにＣｕ配線層を形成した後、積層表面に対してＣＭＰにより表面平坦化処理を行い、配線溝４０８に埋め込めずに配線溝から溢れたフィールド部の余分なＣｕ配線材料を削り取り、Ｃｕ配線膜４１０を形成し、図４(Ｈ)に示すようなＣｕデュアルダマシン構造体を形成した。
【００２５】
上記のように、有機Ｌｏｗ−ｋ膜４０３と多孔質酸化シリコン膜又はシリコン系Ｌｏｗ−ｋ膜４０２とを組み合わせて用いることによりエッチング選択比が２０以上となり、中間層としてのストップ膜を用いなくとも、多孔質酸化シリコン膜と層間絶縁膜とを一括してエッチング除去でき、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所望の配線溝を形成することができた。また、レジスト残さを除去するためのアッシングプロセスが不要であった。上記実施例において、多孔質酸化シリコン膜以外に、ＳＯＤとして、ＦＳＧ、ＭＳＱ、ＨＭＳＱ、ＨＳＱ、多孔質シリカを用いても、また、有機Ｌｏｗ−ｋ材料として、ＦＬＡＲＥ膜以外にＳｉＬＫやＧＸ−３、フッ化ポリイミドを用いても、同様な結果が得られる。
【００２６】
また、エッチャントＣｘＨｙＦｚガスとしては、Ｃ３Ｆ８ガス以外にハロゲン化炭素ガスとして、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガス、また、ハロゲン化炭化水素ガスとして、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２を用いても、同様な結果が得られる。
さらに、Ｎ２＝７０、Ｈ２＝３０の混合比を有する混合ガス以外に、上記したガスを用いても、同様な結果を得ることができる。
【００２７】
【発明の効果】
本発明によれば、有機Ｌｏｗ−ｋ膜からなる層間絶縁膜と絶縁膜とを組み合わせて用いることによりエッチング選択比が高くなり、中間層としてのエッチングストップ膜を用いなくとも、有機Ｌｏｗ−ｋ膜のオーバーエッチングが可能となり、所望の配線溝を形成することができ、また、レジストアッシングプロセスも不要となり、絶縁膜と層間絶縁膜とを一括してエッチング除去できる。そのために、エッチングストップ膜なしの、形状の良い溝配線を有し、配線遅延の起こらないデュアルダマシン構造体を容易に形成することが出来、また、このデュアルダマシン構造体を有する半導体装置を容易に製造することが出来る。
【図面の簡単な説明】
【図１】 (Ａ)従来のストップ膜ありデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成した半導体装置半加工品の構成を示す模式的断面図。
(Ｂ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、バリア膜を形成した半加工品の構成を示す模式的断面図。
(Ｃ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、Ｃｕ配線材料を埋設した半加工品の構成を示す模式的断面図。
(Ｄ)従来のストップ膜ありのデュアルダマシン構造体を形成するプロセスにおいて、ＣＭＰ処理した後のＣｕデュアルダマシン構造体を示す模式的断面図。
【図２】従来のストップ膜なしのデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成した半加工品の構成を示す模式的断面図。
【図３】従来のストップ膜なしのデュアルダマシン構造体を形成するプロセスにおいて、配線溝を形成する際に発生するマイクロトレンチを説明するための半加工品の構成を示す模式的断面図。
【図４】 (Ａ)本発明のデュアルダマシン構造体形成プロセスにおいて、第１絶縁膜及び層間絶縁膜を形成した半導体装置半加工品の構成を示す模式的断面図。
(Ｂ)本発明のデュアルダマシン構造体形成プロセスにおいて、第２絶縁膜(ＳｉＯ２膜)を形成した半加工品の構成を示す模式的断面図。
(Ｃ)本発明のデュアルダマシン構造体形成プロセスにおいて、レジストの塗布／露光工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｄ)本発明のデュアルダマシン構造体形成プロセスにおいて、一括エッチングによりビアホールを形成した工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｅ)本発明のデュアルダマシン構造体形成プロセスにおいて、レジストの塗布／露光工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｆ)本発明のデュアルダマシン構造体形成プロセスにおいて、第２絶縁膜(ＳｉＯ２膜)をエッチング除去する工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｇ)本発明のデュアルダマシン構造体形成プロセスにおいて、有機Ｌｏｗ−ｋ膜をエッチング除去する工程を説明するために、半加工品の構成を示す模式的断面図。
(Ｈ)本発明のデュアルダマシン構造体形成プロセスにおいて、有機Ｌｏｗ−ｋ膜をエッチングオーバーしてＣｕ配線を埋め込んだ工程を説明するために、半加工品の構成を示す模式的断面図。
【図５】有機Ｌｏｗ−ｋ膜をエッチングした場合のＲＦバイアス電力とエッチング速度(ｎｍ／ｍｉｎ)との関係を示すグラフ。
【図６】プラズマを用いて有機Ｌｏｗ−ｋや膜その他の膜をエッチングした場合のＲＦバイアス電力(Ｗ)と各膜のエッチングレート及び選択性との関係を図示すグラフ。
【符号の説明】
１０１ 第１層間絶縁膜 １０２ ストップ膜
１０３ 第２層間絶縁膜 １０４ 第２絶縁膜
１０５ 溝(配線溝) １０６ バリア膜
１０７ Ｃｕ配線層 ２０１ 有機Ｌｏｗ−ｋ膜
２０２ 酸化シリコン膜 Ａ エッチング停止点
３０１ 有機Ｌｏｗ−ｋ膜 ３０２ 酸化シリコン膜
３０３ マイクロトレンチ部分 ３０４ エッチング残さ
３０５ マイクロトレンチがない部分 ４０１ 基板
４０２ 第１絶縁膜(シリコン酸化物膜) ４０３ 層間絶縁膜
４０４ 第２絶縁膜(シリコン酸化物膜) ４０５ フォトレジストパターン
４０６ ビアホール ４０７ フォトレジスト層
４０８ 配線溝 ４０９ バリア膜
４１０ Ｃｕ配線膜 ｔ４０２ 第１絶縁膜の厚さ
ｔ４０３ 層間絶縁膜の厚さ
Claims (8)
- 基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、及びポリアリールエーテル主体のもの又はフッ化ポリイミドからなる層間絶縁膜を順に設けてなり、さらに配線溝内にＣｕ配線膜が埋設されていることを特徴とするＣｕデュアルダマシン構造体。
- 請求項１記載のＣｕデュアルダマシン構造体を持つ半導体装置。
- 基板に設けられた配線層上に、第１絶縁膜、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜、及び第２絶縁膜をこの順に形成する工程、該第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、基板に設けられた配線層上面まで一括してエッチング除去してビアホールを形成する工程、該フォトレジスト層を剥離・除去し、配線溝の一部を構成する第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、該層間絶縁膜の上面まで第２絶縁膜をエッチング除去する工程、このフォトレジスト層を剥離・除去した後、Ｎ２、Ｈ２、ＮＨ３、Ｏ２、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２ガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、層間絶縁膜トレンチエッチングを行い、配線溝を形成する工程、その後、この配線溝を埋設するようにＣｕ配線層を形成する工程、かくして得られた積層表面に対してＣＭＰにより表面平坦化処理を行い、Ｃｕ配線膜を形成する工程を含むことを特徴とするＣｕデュアルダマシン構造体の形成方法。
- 前記第１絶縁膜及び第２絶縁膜は、有機ケイ素化合物膜又は多孔質酸化シリコン膜であることを特徴とする請求項３記載のＣｕデュアルダマシン構造体の形成方法。
- 前記有機Ｌｏｗ−ｋ材料は、ポリアリールエーテル主体のもの又はフッ化ポリイミドであることを特徴とする請求項３又は４記載のＣｕデュアルダマシン構造体の形成方法。
- 前記ハロゲン化炭素ガスは、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガスであり、前記ハロゲン化炭化水素ガスは、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることを特徴とする請求項３〜５のいずれかに記載のＣｕデュアルダマシン構造体の形成方法。
- 基板に設けられた配線層上に、第１絶縁膜、有機Ｌｏｗ−ｋ材料からなる層間絶縁膜、及び第２絶縁膜をこの順に形成する工程、該第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、基板に設けられた配線層上面まで一括してエッチング除去してビアホールを形成する工程、該フォトレジスト層を剥離・除去し、配線溝の一部を構成する第２絶縁膜上にフォトレジストパターンを形成して、ハロゲン化炭素ガス又はハロゲン化炭化水素ガスを用いて、該層間絶縁膜の上面まで第２絶縁膜をエッチング除去する工程、このフォトレジスト層を剥離・除去した後、Ｎ２、Ｈ２、ＮＨ３、Ｏ２ 、Ｎ２Ｏ、ＮＯ、ＣＯ、若しくはＣＯ２ガスを主体としたガス、又はこれらの少なくとも２種の混合ガスを用いて、層間絶縁膜トレンチエッチングを行い、配線溝を形成する工程、その後、この配線溝を埋設するようにＣｕ配線層を形成する工程、かくして得られた積層表面に対してＣＭＰにより表面平坦化処理を行い、Ｃｕ配線膜を形成する工程を含む工程から形成されたＣｕデュアルダマシン構造体を有する半導体装置の製造方法。
- 前記第１絶縁膜及び第２絶縁膜は、有機ケイ素化合物膜又は多孔質酸化シリコン膜であり、前記有機Ｌｏｗ−ｋ材料は、ポリアリールエーテル主体のもの又はフッ化ポリイミドであり、また、前記ハロゲン化炭素ガスは、ＣＦ４、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、臭化カーボンガス、又はヨウ化フッ化カーボンガスであり、前記ハロゲン化炭化水素ガスは、ＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３ＣＨＦ２であることを特徴とする請求項７記載のＣｕデュアルダマシン構造体を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370753A JP3774399B2 (ja) | 2001-12-04 | 2001-12-04 | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370753A JP3774399B2 (ja) | 2001-12-04 | 2001-12-04 | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174085A JP2003174085A (ja) | 2003-06-20 |
| JP3774399B2 true JP3774399B2 (ja) | 2006-05-10 |
Family
ID=19179925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370753A Expired - Lifetime JP3774399B2 (ja) | 2001-12-04 | 2001-12-04 | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774399B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689825B1 (ko) | 2005-02-14 | 2007-03-08 | 삼성전자주식회사 | 희생막을 이용한 반도체 소자의 형성방법들 |
| CN101905854B (zh) * | 2009-06-04 | 2012-08-22 | 台湾积体电路制造股份有限公司 | 电子元件及其制法、电子*** |
-
2001
- 2001-12-04 JP JP2001370753A patent/JP3774399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174085A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372636B1 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6225217B1 (en) | Method of manufacturing semiconductor device having multilayer wiring | |
| US20060148264A1 (en) | Method of fabricating semiconductor device | |
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| US6197681B1 (en) | Forming copper interconnects in dielectric materials with low constant dielectrics | |
| US6620727B2 (en) | Aluminum hardmask for dielectric etch | |
| US6603206B2 (en) | Slot via filled dual damascene interconnect structure without middle etch stop layer | |
| US6521524B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| US6627540B2 (en) | Method for forming dual damascene structure in semiconductor device | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| US20010034137A1 (en) | Semiconductor device and manufacturing method of the device | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US6365327B1 (en) | Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit | |
| US6900123B2 (en) | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| JP3774399B2 (ja) | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 | |
| JP2006054251A (ja) | 半導体装置の製造方法 | |
| JP3924501B2 (ja) | 集積回路装置の製造方法 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| KR101138075B1 (ko) | 이중 다마신 패턴 형성 방법 | |
| US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3774399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |