JP3753948B2 - Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 - Google Patents
Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 Download PDFInfo
- Publication number
- JP3753948B2 JP3753948B2 JP2001098065A JP2001098065A JP3753948B2 JP 3753948 B2 JP3753948 B2 JP 3753948B2 JP 2001098065 A JP2001098065 A JP 2001098065A JP 2001098065 A JP2001098065 A JP 2001098065A JP 3753948 B2 JP3753948 B2 JP 3753948B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride compound
- compound semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、III族窒化物系化合物半導体の製造方法及び半導体素子に関する。尚、III族窒化物系化合物半導体とは、例えばAlN、GaN、InNのような２元系、AlxGa1-xN、AlxIn1-xN、GaxIn1-xN（いずれも0＜x＜1）のような３元系、AlxGayIn1-x-yN（0＜x＜1, 0＜y＜1, 0＜x+y＜1）の４元系を包括した一般式AlxGayIn1-x-yN（0≦x≦1, 0≦y≦1, 0≦x+y≦1）で表されるものがある。なお、本明細書においては、特に断らない限り、単にIII族窒化物系化合物半導体と言う場合は、伝導型をｐ型あるいはｎ型にするための不純物がドープされたIII族窒化物系化合物半導体をも含んだ表現とする。
【０００２】
【従来の技術】
III族窒化物系化合物半導体は、例えば発光素子とした場合、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子に応用されている。また、そのバンドギャップが広いため、他の半導体を用いた素子よりも高温において安定した動作を期待できることから、ＦＥＴ等トランジスタへの応用も盛んに開発されている。また、ヒ素(As)を主成分としていないことで、環境面からも様々な半導体素子一般への開発が期待されている。このIII族窒化物系化合物半導体では、サファイアを基板とし、その上に形成した素子の他、シリコン(Si)基板を用いるものがある。
【０００３】
シリコン(Si)基板上にIII族窒化物系化合物半導体を形成すると、シリコン(Si)基板とIII族窒化物系化合物半導体との格子定数のミスフィットにより常に応力がかかった状態でエピタキシャル成長を行うこととなる。また、シリコン(Si)基板とIII族窒化物系化合物半導体との熱膨張率の差は、降温時にその応力を増大させ、III族窒化物系化合物半導体層に多数のクラック（断裂）を生じさせることとなる。これにより、発光素子その他の素子を形成した領域にクラック（断裂）が生じた場合はその素子は不良品となり、歩留まりが極めて悪いものとなっていた。
【０００４】
そこで例えば、各素子形成領域の大きさ（1mm2以下）に成長領域を区分し、当該成長領域以外に窓枠状のマスクを形成する技術がある。これにより各領域が小さくなること、また隣接する領域からの応力等が伝播しないことによりクラック（断裂）の発生を抑制し、且つクラックが発生したとしても当該クラックの発生した素子領域のみにとどめることができる。
【０００５】
【発明が解決しようとする課題】
しかしこのようにクラックが発生しないよう選択成長をさせても、実際には応力緩和が十分に行えず、特に貫通転位は減少しなかった。即ち、クラック（断裂）の発生はそれによる応力緩和を意味するので、そのクラックを抑制すると、貫通転位には応力がかかったままの状態となり、エピタキシャル成長中に各貫通転位を消滅（上方への伝播の阻止）させることは却って阻害されることとなっていた。
【０００６】
本発明は上記の課題を解決するためになされたものであり、その目的とするところは、III族窒化物系化合物半導体のエピタキシャル成長において、クラック（断裂）の抑制と、貫通転位の減少とを同時に成すことである。
【０００７】
【課題を解決するための手段】
上記の課題を解決するため、請求項１に記載の発明によれば、基板上にIII族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、基板表面に、III族窒化物系化合物半導体がエピタキシャル成長しないマスク材を格子状に形成し、基板表面を各々分離して露出させる工程と、各々分離して露出された基板表面上方に、２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に２回以上ずつ形成した歪み緩和層を形成する工程と、所望のIII族窒化物系化合物半導体を歪み緩和層の上に形成する工程とを含み、基板表面上方に形成されるIII族窒化物系化合物半導体が隣同士各々分離して形成されることを特徴とする。ここでマスク材の形状である格子状とは、方形の窓部を有するものでなくても良い。例えば蜂の巣状のように、多角形の窓部を有するものでも良い。また、２つの異なる温度範囲とは、交互に形成する際、２種類の温度が各々完全には同一温度でなくても良いことを意味する。
【０００８】
また、請求項２に記載の発明によれば、２つの異なる温度範囲は、２００℃以上６００℃以下と９００℃以上１２００℃以下とであることを特徴とする。また、請求項３に記載の発明によれば、２００℃以上６００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ10nm以上100nm以下、９００℃以上１２００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ200nm以上1μm以下であることを特徴とする。
【０００９】
また、請求項４に記載の発明によれば、各々分離して露出された基板表面の面積が、1mm2以下であることを特徴とする。また、請求項５に記載の発明によれば、各々分離して露出された基板表面の面積が、0.3mm2以下であることを特徴とする。
【００１０】
また、請求項６に記載の発明によれば、基板がシリコン(Si)から成ることを特徴とする。また、請求項７に記載の発明によれば、マスク材が主として二酸化ケイ素(SiO2)から成ることを特徴とする。また、請求項８に記載の発明によれば、製造工程中に基板と上層のIII族窒化物系化合物半導体とが化学反応を起こさないよう、各々分離して露出された基板表面に主として単結晶から成る反応防止層を形成する工程を含むことを特徴とする。ここで主として単結晶から成る反応防止層とは、基板表面近傍の結晶状態はともかく、当該反応防止層が単結晶を形成する温度等の条件で形成されることを意味する。また、請求項９に記載の発明によれば、反応防止層の厚さが、100nm以上1μm以下であることを特徴とする。また、請求項１０に記載の発明によれば、反応防止層が、III族窒化物系化合物半導体であってIII族中のアルミニウム(Al)の組成がモル比30%以上であることを特徴とする。
【００１１】
また、請求項１１に記載の発明は、請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に形成したことを特徴とするIII族窒化物系化合物半導体素子である。また、請求項１２に記載の発明は、請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子である。
【００１２】
【作用及び発明の効果】
III族窒化物系化合物半導体がエピタキシャル成長しないマスク材を格子状に形成し、基板表面を各々分離して露出させることで、III族窒化物系化合物半導体をエピタキシャル成長させる領域を各々独立した小さな領域とすることができる。こののち２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に形成した歪み緩和層を形成することで基板と上層との応力を緩和することができ、貫通転位の発生を抑制し、又はエピタキシャル上層で貫通転位を消滅させることが可能となる。この上に形成する所望のIII族窒化物系化合物半導体は、クラックを防止しつつ、貫通転位を抑制したものとすることができる。歪み緩和層は交互に形成される層が多いほど応力が緩和されるので、低温成長層と高温成長層は各々２層以上形成することが望ましい（請求項１）。
【００１３】
２つの異なる温度範囲は、２００℃以上６００℃以下と９００℃以上１２００℃以下とし、低温で成長した層と高温で成長とした層を交互に形成することが望ましい。低温成長層において応力が緩和され、高温成長層が単結晶層となることで上層ほど応力が緩和され、貫通転位の抑制された層とすることができる（請求項２）。低温成長層は薄く、高温成長層は厚くすることが望ましく、各々10nm以上100nm以下と、200nm以上1μm以下とすることが望ましい（請求項３）。
【００１４】
各々分離して露出された基板表面の面積は、0.01mm2以上1mm2以下であることが望ましく、更には0.01mm2以上0.3mm2以下であることが望ましい。1mm2越える露出面に形成されるエピタキシャル成長層は数μmの厚さに形成すると応力からクラックの発生が非常に多くなる。0.3mm2以下の露出面とすると、各エピタキシャル形成領域は１素子単位程度となり、歩留まりを更に上げることができる（請求項４、５）。0.01mm2未満とすると１素子に対して十分な大きさではなくなってしまう。
【００１５】
本発明は、III族窒化物系化合物半導体との熱膨張率の差が大きいシリコン(Si)基板である場合に特に有効である（請求項６）。また、マスク材としては二酸化ケイ素(SiO2)を用いることが簡便である（請求項７）。露出した基板表面に主として単結晶から成る反応防止層を形成することで、製造工程中、即ちエピタキシャル成長、電極形成、フォトリソグラフ、エッチングその他の処理、昇温及び室温への降温の際に応力により、基板と上層のIII族窒化物系化合物半導体とが化学反応を起こさないようにすることができる（請求項８）。反応防止層の厚さは少なくとも100nm必要であり（請求項９）、その組成はIII族中のアルミニウム(Al)の組成がモル比30%以上であるIII族窒化物系化合物半導体であることがより望ましい（請求項１０）。これにより、例えばシリコン(Si)基板と窒化ガリウム(GaN)との間にAlGaNを形成する場合、シリコン(Si)基板と窒化ガリウム(GaN)とが直接接しないことでこれらの間で窒素原子が移動して窒化ケイ素と金属ガリウムその他が生成することを防ぐことができる。その他、III族窒化物系化合物半導体と条件により反応を起こし得る基板との間に反応防止層を形成することは有用である。
【００１６】
上記のように形成した所望のIII族窒化物系化合物半導体層に任意の素子を形成したもの、或いは、異なるIII族窒化物系化合物半導体層を積層して発光素子としたものは、クラックの発生も貫通転位の抑制も同時になされるので歩留まりが高く、且つ高品質の素子又は発光素子とすることができる（請求項１１、１２）。また、成長領域を区切ることにより、基板全体に成長する場合よりも格段に基板のそりが低減できるため、素子作製プロセスでの歩留まりが向上する。
【００１７】
【発明の実施の形態】
図１は、本発明の具体的な一実施例における構成を示す断面図である。シリコン(Si)基板１に、酸化ケイ素(SiO2)から成るマスク材２が形成される。マスク材２は窓枠状に形成され、窓部はシリコン(Si)基板１面が露出される。次に露出したシリコン(Si)基板１面に、エピタキシャル成長によりAlGaNから成る反応防止層３が形成される。反応防止層３は、シリコン(Si)基板１と上層のIII族窒化物系化合物半導体の反応を防ぐためのものであり、主として単結晶から成る。次に、多層膜から成る歪み緩和層４がエピタキシャル成長により形成される。歪み緩和層４は、異なる温度範囲で形成されるGaN層４１１と４１２、AlGaN層４２１と４２２を交互に積層したものである。歪み緩和層４の上に、所望のIII族窒化物系化合物半導体層であるGaN層５がエピタキシャル成長により形成される。ここで、反応防止層３、歪み緩和層４、GaN層５から成る積層部は、隣の露出した基板１面に形成された反応防止層３’、歪み緩和層４’、GaN層５’から成る積層部とは、エピタキシャル成長の際に接続しない条件で形成される。即ち、マスク材２の端部上方に歪み緩和層４やIII族窒化物系化合物半導体層５が形成されたとしても、マスク材２の中央部まで覆われない条件でエピタキシャル成長を行う。具体的には、窓枠状のマスク材２の、枠幅を十分にとることで容易に達成される。尚、反応防止層３、歪み緩和層４、GaN層５から成る積層部は、図２（ａ）のようにマスク材２上部で基板１面に対し垂直面を有していても、また、図２（ｂ）のように斜めの面であっても、どちらも本願発明に包含される。図１及び図３以下では、図２（ａ）の形式で記載するが、いずれの場合も図２（ｂ）のような積層を排除するものではない。
【００１８】
上記の発明の実施の形態としては、次の中からそれぞれ選択することができる。
【００１９】
基板上にIII族窒化物系化合物半導体を順次積層を形成する場合は、基板としてはサファイア、シリコン(Si)、炭化ケイ素(SiC)、スピネル(MgAl2O4)、LiGaO2、NdGaO3、ZnO、MgOその他の無機結晶基板、リン化ガリウム又は砒化ガリウムのようなIII-V族化合物半導体あるいは窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体等を用いることができる。勿論、窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体膜を形成した基板、特にバッファ層として或いは更に厚膜を形成した基板を用いても良い。
【００２０】
III族窒化物系化合物半導体層を形成する方法としては有機金属気相成長法（MOCVD又はMOVPE）が好ましいが、分子線気相成長法（MBE）、ハライド気相成長法（Halide VPE）、液相成長法（LPE）等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【００２１】
III族窒化物系化合物半導体は、III族元素の組成の一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN（0≦x≦1）に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。この場合はアクセプタ不純物がIII族原子の位置に容易に入るため、ｐ型結晶をアズグローンで得ることもできる。このようにして結晶性を良くすることで本願発明と合わせて更に貫通転位を１００乃至１０００分の１程度にまで下げることもできる。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の２元系、若しくは３元系を用いることが望ましい。
【００２２】
ｎ型のIII族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、ｐ型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはｎ型不純物とｐ型不純物を同一層にドープしても良い。
【００２３】
本願と組み合わせていわゆる横方向エピタキシャル成長を行う構成としても良い。即ち、基板露出面上方の領域毎に、種々の横方向エピタキシャル成長により貫通転位を減らす構成を組み合わせても良い。横方向エピタキシャル成長としては成長面が基板に垂直となるものが望ましいが、基板に対して斜めのファセット面のまま成長するものでも良い。この際、段差の底部に底面の無い、断面がＶ字状のものでも良い。
【００２４】
本願の基板露出面を区画するマスク材は、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、これらの多層膜をもちいることができる。これらの成膜方法は蒸着、スパッタ、ＣＶＤ等の気相成長法の他、任意である。
【００２５】
反応防止層は、基板と上層のIII族窒化物系化合物半導体が製造工程中に反応しないようにするものである。例えばシリコン(Si)基板とGaNとは、間に層がないか、又は間に薄い層のみある場合は、製造工程中に応力により反応が促進され、GaNから窒素原子が移動し、シリコン(Si)基板と窒化ケイ素を形成することが知られている。そこで、単結晶で厚いものが良く、アルミニウム(Al)を多く含むIII族窒化物系化合物半導体AlxGayIn1-x-yN（例えばx≧0.3）が好ましい。アルミニウム(Al)と窒素の結合が強いため、シリコン(Si)とGaNが反応し難くなるためである。また、いわゆるバッファ層的な非晶質でなく、主として単結晶であることが重要である。
【００２６】
歪み緩和層は、非晶質の層と単結晶の層とを積層する。非晶質の層と単結晶の層を１周期として複数周期形成しても良く、繰り返しは任意周期で良い。繰り返しは多いほど結晶性が良くなる。非晶質の層としては低温で成長したIII族窒化物系化合物半導体が好ましく、アルミニウム(Al)を含む層が更に好ましい。単結晶の層としては高温で成長したIII族窒化物系化合物半導体が好ましく、伝導性のドーパントを入れることを除外して考えれば２元系のIII族窒化物系化合物半導体が更に好ましい。尚、単結晶の層にインジウム(In)その他の原子半径の大きい元素をドープしても良い。
【００２７】
電極形成、或いは横方向エピタキシャル成長を用いる場合にIII族窒化物系化合物半導体をエッチングをするときは反応性イオンエッチング（ＲＩＥ）が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を形成するのでないものとして、異方性エッチングにより例えば底部に底面の無い、断面がＶ字状のものを形成しても良い。
【００２８】
上記の貫通転位の抑制された領域を有するIII族窒化物系化合物半導体の上部にＦＥＴ、発光素子等の半導体素子を形成することができる。発光素子の場合は、発光層は多重量子井戸構造（ＭＱＷ）、単一量子井戸構造（ＳＱＷ）の他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のものが考えられるが、ｐｉｎ接合或いはｐｎ接合等により形成しても良い。
【００２９】
以下、発明の具体的な実施例に基づいて説明する。実施例として発光素子をあげるが、本発明は下記実施例に限定されるものではなく、任意の素子に適用できるIII族窒化物系化合物半導体の製造方法を開示している。
【００３０】
本発明のIII族窒化物系化合物半導体は、有機金属化合物気相成長法（以下「MOVPE」と示す）による気相成長により製造された。用いられたガスは、アンモニア(NH3)とキャリアガス(H2又はN2)とトリメチルガリウム（Ga(CH3)3，以下「TMG」と記す）とトリメチルアルミニウム（Al(CH3)3，以下「TMA」と記す）、トリメチルインジウム（In(CH3)3，以下「TMI」と記す）、シクロペンタジエニルマグネシウム（Mg(C5H5)2、以下「Cp2Mg」と記す）である。
【００３１】
〔第１実施例〕
n型のシリコン(Si)基板１の(111)面に、スパッタリングにより酸化シリコン(SiO2)膜２を500nmの厚さに形成した。これをフォトリソグラフによりレジストマスクを形成してバッファードHFのウエットエッチングにより、酸化シリコン(SiO2)膜を窓枠状に残して除去した。窓枠は幅50μm、酸化シリコン(SiO2)膜２の除去されたシリコン(Si)基板１の(111)面は300μm×300μmの方形状となった。こうして多数の各々分離された、300μm×300μmの方形状のシリコン(Si)基板１の露出面が形成された。
【００３２】
次にn型のシリコン(Si)基板１を1100℃に保持し、TMA、TMG、SiH4及びNH3を導入して、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面に300nmの厚さのn-AlGaN:Si層から成る反応防止層３を形成した。形成されたn-AlGaN:Si層３のAlとGaのモル比は約３：７であった。
【００３３】
次に、TMG、SiH4及びNH3を導入して、n-AlGaN:Si層から成る反応防止層３の上に、500nmの厚さのn-GaN:Si層４１１を形成した。次に、n型のシリコン(Si)基板１の温度を500℃に下げ、TMA、TMG、SiH4及びNH3を導入して、20nmの厚さのn-AlGaN:Si層４２１を形成した。n-AlGaN:Si層４２１のAlとGaのモル比は約３：７となった。次にn型のシリコン(Si)基板１の温度を1100℃に上げ、TMG、SiH4及びNH3を導入して、500nmの厚さのn-GaN:Si層４１２を形成した。更にn型のシリコン(Si)基板１の温度を500℃に下げ、TMA、TMG、SiH4及びNH3を導入して、20nmの厚さのn-AlGaN:Si層４２２を形成した。n-AlGaN:Si層４２２のAlとGaのモル比は約３：７となった。このようにして、1100℃の高温で500nmの厚さに形成したn-GaN:Si層４１１、４１２と、500℃の低温で20nmの厚さに形成したn-AlGaN:Si層４２１、４２２とを交互に形成して成る厚さ約1μmの歪み緩和層４を形成した。
【００３４】
次に、n型のシリコン(Si)基板１の温度を1100℃に上げ、TMG、SiH4及びNH3を導入して、歪み緩和層４の上に、5μmの厚さのn-GaN:Si層５を形成した。こののち、このように形成したn-GaN:Si層５は、窓枠状の酸化シリコン(SiO2)膜２により各々分離された300μm×300μmの方形状に露出したシリコン(Si)基板１面上方に形成されており、一部窓枠状の酸化シリコン(SiO2)膜２のエッジ上方に歪み緩和層４やn-GaN:Si層５が形成されていても隣の300μm×300μmの方形状に露出したシリコン(Si)基板１面上方に形成された歪み緩和層４’やn-GaN:Si層５’とは分離されたままであった。このように形成したn-GaN:Si層５を20℃/分で降温し室温に戻したが、クラックは発生していなかった。
【００３５】
〔第２実施例〕
第１実施例と同様に、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面上の歪み緩和層４を有するn-GaN:Si層５を積層し、続けて次のようにIII族窒化物系化合物半導体を積層して図３に示す発光ダイオード１００を形成した。
【００３６】
n-GaN:Si層５の上に、シリコン(Si)ドープのAl0.15Ga0.85Nから成るｎクラッド層１０６、発光層１０７、マグネシウム(Mg)ドープのAl0.15Ga0.85Nから成るｐクラッド層１０８、マグネシウム(Mg)ドープのGaNから成るｐコンタクト層１０９を形成した。次にｐコンタクト層１０９上に金(Au)から成る電極１１０を、シリコン基板１裏面にアルミニウム(Al)から成る電極１１１を形成した。このようにして形成した発光ダイオード（ＬＥＤ）１００は素子寿命及び発光効率が著しく向上した。
【００３７】
〔第３実施例〕
第１実施例と同様に、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面上の歪み緩和層４を有するn-GaN:Si層５を積層し、続けて次のようにIII族窒化物系化合物半導体を積層して図４に示すレーザダイオード２００を形成した。
【００３８】
n-GaN:Si層５の上に、シリコン(Si)ドープのAl0.15Ga0.85Nから成るｎクラッド層２０６、シリコン(Si)ドープのGaNから成るｎガイド層２０７、ＭＱＷ構造の発光層２０８、マグネシウム(Mg)ドープのGaNから成るｐガイド層２０９、マグネシウム(Mg)ドープのAl0.15Ga0.85Nから成るｐクラッド層２１０、マグネシウム(Mg)ドープのGaNから成るｐコンタクト層２１１を形成した。次にｐコンタクト層２１１上に金(Au)から成る電極２１２を、シリコン基板１裏面にアルミニウム(Al)から成る電極２１３を形成した。このようにして形成したレーザダイオード（ＬＤ）１００は素子寿命及び発光効率が著しく向上した。
【図面の簡単な説明】
【図１】 本発明の具体的な第１の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図２】 第１実施例におけるエピタキシャル成長層の側面の詳細を示す断面図。
【図３】 本発明の具体的な第２の実施例に係るIII族窒化物系化合物半導体発光素子の構成を示す断面図。
【図４】 本発明の具体的な第３の実施例に係るIII族窒化物系化合物半導体発光素子の構成を示す断面図。
【符号の説明】
１ シリコン(Si)基板
２ 酸化シリコン(SiO2)膜
３ n-AlGaN:Siから成る反応防止層
４ 歪み緩和層
４１１、４１２ 歪み緩和層を形成する高温成長n-GaN:Si層
４２１、４２２ 歪み緩和層を形成する低温成長n-AlGaN:Si層
５ GaN層
１００ 発光ダイオード
２００ レーザダイオード
１０６、２０６ n-AlGaNクラッド層
２０７ n-GaNガイド層
１０７、２０８ 発光層
２０９ p-GaNガイド層
１０８、２１０ p-AlGaNクラッド層
１０９、２１１ p-GaN層
１１０、２１２ ｐ電極
１１１、２１３ ｎ電極
【発明の属する技術分野】
本発明は、III族窒化物系化合物半導体の製造方法及び半導体素子に関する。尚、III族窒化物系化合物半導体とは、例えばAlN、GaN、InNのような２元系、AlxGa1-xN、AlxIn1-xN、GaxIn1-xN（いずれも0＜x＜1）のような３元系、AlxGayIn1-x-yN（0＜x＜1, 0＜y＜1, 0＜x+y＜1）の４元系を包括した一般式AlxGayIn1-x-yN（0≦x≦1, 0≦y≦1, 0≦x+y≦1）で表されるものがある。なお、本明細書においては、特に断らない限り、単にIII族窒化物系化合物半導体と言う場合は、伝導型をｐ型あるいはｎ型にするための不純物がドープされたIII族窒化物系化合物半導体をも含んだ表現とする。
【０００２】
【従来の技術】
III族窒化物系化合物半導体は、例えば発光素子とした場合、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子に応用されている。また、そのバンドギャップが広いため、他の半導体を用いた素子よりも高温において安定した動作を期待できることから、ＦＥＴ等トランジスタへの応用も盛んに開発されている。また、ヒ素(As)を主成分としていないことで、環境面からも様々な半導体素子一般への開発が期待されている。このIII族窒化物系化合物半導体では、サファイアを基板とし、その上に形成した素子の他、シリコン(Si)基板を用いるものがある。
【０００３】
シリコン(Si)基板上にIII族窒化物系化合物半導体を形成すると、シリコン(Si)基板とIII族窒化物系化合物半導体との格子定数のミスフィットにより常に応力がかかった状態でエピタキシャル成長を行うこととなる。また、シリコン(Si)基板とIII族窒化物系化合物半導体との熱膨張率の差は、降温時にその応力を増大させ、III族窒化物系化合物半導体層に多数のクラック（断裂）を生じさせることとなる。これにより、発光素子その他の素子を形成した領域にクラック（断裂）が生じた場合はその素子は不良品となり、歩留まりが極めて悪いものとなっていた。
【０００４】
そこで例えば、各素子形成領域の大きさ（1mm2以下）に成長領域を区分し、当該成長領域以外に窓枠状のマスクを形成する技術がある。これにより各領域が小さくなること、また隣接する領域からの応力等が伝播しないことによりクラック（断裂）の発生を抑制し、且つクラックが発生したとしても当該クラックの発生した素子領域のみにとどめることができる。
【０００５】
【発明が解決しようとする課題】
しかしこのようにクラックが発生しないよう選択成長をさせても、実際には応力緩和が十分に行えず、特に貫通転位は減少しなかった。即ち、クラック（断裂）の発生はそれによる応力緩和を意味するので、そのクラックを抑制すると、貫通転位には応力がかかったままの状態となり、エピタキシャル成長中に各貫通転位を消滅（上方への伝播の阻止）させることは却って阻害されることとなっていた。
【０００６】
本発明は上記の課題を解決するためになされたものであり、その目的とするところは、III族窒化物系化合物半導体のエピタキシャル成長において、クラック（断裂）の抑制と、貫通転位の減少とを同時に成すことである。
【０００７】
【課題を解決するための手段】
上記の課題を解決するため、請求項１に記載の発明によれば、基板上にIII族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、基板表面に、III族窒化物系化合物半導体がエピタキシャル成長しないマスク材を格子状に形成し、基板表面を各々分離して露出させる工程と、各々分離して露出された基板表面上方に、２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に２回以上ずつ形成した歪み緩和層を形成する工程と、所望のIII族窒化物系化合物半導体を歪み緩和層の上に形成する工程とを含み、基板表面上方に形成されるIII族窒化物系化合物半導体が隣同士各々分離して形成されることを特徴とする。ここでマスク材の形状である格子状とは、方形の窓部を有するものでなくても良い。例えば蜂の巣状のように、多角形の窓部を有するものでも良い。また、２つの異なる温度範囲とは、交互に形成する際、２種類の温度が各々完全には同一温度でなくても良いことを意味する。
【０００８】
また、請求項２に記載の発明によれば、２つの異なる温度範囲は、２００℃以上６００℃以下と９００℃以上１２００℃以下とであることを特徴とする。また、請求項３に記載の発明によれば、２００℃以上６００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ10nm以上100nm以下、９００℃以上１２００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ200nm以上1μm以下であることを特徴とする。
【０００９】
また、請求項４に記載の発明によれば、各々分離して露出された基板表面の面積が、1mm2以下であることを特徴とする。また、請求項５に記載の発明によれば、各々分離して露出された基板表面の面積が、0.3mm2以下であることを特徴とする。
【００１０】
また、請求項６に記載の発明によれば、基板がシリコン(Si)から成ることを特徴とする。また、請求項７に記載の発明によれば、マスク材が主として二酸化ケイ素(SiO2)から成ることを特徴とする。また、請求項８に記載の発明によれば、製造工程中に基板と上層のIII族窒化物系化合物半導体とが化学反応を起こさないよう、各々分離して露出された基板表面に主として単結晶から成る反応防止層を形成する工程を含むことを特徴とする。ここで主として単結晶から成る反応防止層とは、基板表面近傍の結晶状態はともかく、当該反応防止層が単結晶を形成する温度等の条件で形成されることを意味する。また、請求項９に記載の発明によれば、反応防止層の厚さが、100nm以上1μm以下であることを特徴とする。また、請求項１０に記載の発明によれば、反応防止層が、III族窒化物系化合物半導体であってIII族中のアルミニウム(Al)の組成がモル比30%以上であることを特徴とする。
【００１１】
また、請求項１１に記載の発明は、請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に形成したことを特徴とするIII族窒化物系化合物半導体素子である。また、請求項１２に記載の発明は、請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子である。
【００１２】
【作用及び発明の効果】
III族窒化物系化合物半導体がエピタキシャル成長しないマスク材を格子状に形成し、基板表面を各々分離して露出させることで、III族窒化物系化合物半導体をエピタキシャル成長させる領域を各々独立した小さな領域とすることができる。こののち２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に形成した歪み緩和層を形成することで基板と上層との応力を緩和することができ、貫通転位の発生を抑制し、又はエピタキシャル上層で貫通転位を消滅させることが可能となる。この上に形成する所望のIII族窒化物系化合物半導体は、クラックを防止しつつ、貫通転位を抑制したものとすることができる。歪み緩和層は交互に形成される層が多いほど応力が緩和されるので、低温成長層と高温成長層は各々２層以上形成することが望ましい（請求項１）。
【００１３】
２つの異なる温度範囲は、２００℃以上６００℃以下と９００℃以上１２００℃以下とし、低温で成長した層と高温で成長とした層を交互に形成することが望ましい。低温成長層において応力が緩和され、高温成長層が単結晶層となることで上層ほど応力が緩和され、貫通転位の抑制された層とすることができる（請求項２）。低温成長層は薄く、高温成長層は厚くすることが望ましく、各々10nm以上100nm以下と、200nm以上1μm以下とすることが望ましい（請求項３）。
【００１４】
各々分離して露出された基板表面の面積は、0.01mm2以上1mm2以下であることが望ましく、更には0.01mm2以上0.3mm2以下であることが望ましい。1mm2越える露出面に形成されるエピタキシャル成長層は数μmの厚さに形成すると応力からクラックの発生が非常に多くなる。0.3mm2以下の露出面とすると、各エピタキシャル形成領域は１素子単位程度となり、歩留まりを更に上げることができる（請求項４、５）。0.01mm2未満とすると１素子に対して十分な大きさではなくなってしまう。
【００１５】
本発明は、III族窒化物系化合物半導体との熱膨張率の差が大きいシリコン(Si)基板である場合に特に有効である（請求項６）。また、マスク材としては二酸化ケイ素(SiO2)を用いることが簡便である（請求項７）。露出した基板表面に主として単結晶から成る反応防止層を形成することで、製造工程中、即ちエピタキシャル成長、電極形成、フォトリソグラフ、エッチングその他の処理、昇温及び室温への降温の際に応力により、基板と上層のIII族窒化物系化合物半導体とが化学反応を起こさないようにすることができる（請求項８）。反応防止層の厚さは少なくとも100nm必要であり（請求項９）、その組成はIII族中のアルミニウム(Al)の組成がモル比30%以上であるIII族窒化物系化合物半導体であることがより望ましい（請求項１０）。これにより、例えばシリコン(Si)基板と窒化ガリウム(GaN)との間にAlGaNを形成する場合、シリコン(Si)基板と窒化ガリウム(GaN)とが直接接しないことでこれらの間で窒素原子が移動して窒化ケイ素と金属ガリウムその他が生成することを防ぐことができる。その他、III族窒化物系化合物半導体と条件により反応を起こし得る基板との間に反応防止層を形成することは有用である。
【００１６】
上記のように形成した所望のIII族窒化物系化合物半導体層に任意の素子を形成したもの、或いは、異なるIII族窒化物系化合物半導体層を積層して発光素子としたものは、クラックの発生も貫通転位の抑制も同時になされるので歩留まりが高く、且つ高品質の素子又は発光素子とすることができる（請求項１１、１２）。また、成長領域を区切ることにより、基板全体に成長する場合よりも格段に基板のそりが低減できるため、素子作製プロセスでの歩留まりが向上する。
【００１７】
【発明の実施の形態】
図１は、本発明の具体的な一実施例における構成を示す断面図である。シリコン(Si)基板１に、酸化ケイ素(SiO2)から成るマスク材２が形成される。マスク材２は窓枠状に形成され、窓部はシリコン(Si)基板１面が露出される。次に露出したシリコン(Si)基板１面に、エピタキシャル成長によりAlGaNから成る反応防止層３が形成される。反応防止層３は、シリコン(Si)基板１と上層のIII族窒化物系化合物半導体の反応を防ぐためのものであり、主として単結晶から成る。次に、多層膜から成る歪み緩和層４がエピタキシャル成長により形成される。歪み緩和層４は、異なる温度範囲で形成されるGaN層４１１と４１２、AlGaN層４２１と４２２を交互に積層したものである。歪み緩和層４の上に、所望のIII族窒化物系化合物半導体層であるGaN層５がエピタキシャル成長により形成される。ここで、反応防止層３、歪み緩和層４、GaN層５から成る積層部は、隣の露出した基板１面に形成された反応防止層３’、歪み緩和層４’、GaN層５’から成る積層部とは、エピタキシャル成長の際に接続しない条件で形成される。即ち、マスク材２の端部上方に歪み緩和層４やIII族窒化物系化合物半導体層５が形成されたとしても、マスク材２の中央部まで覆われない条件でエピタキシャル成長を行う。具体的には、窓枠状のマスク材２の、枠幅を十分にとることで容易に達成される。尚、反応防止層３、歪み緩和層４、GaN層５から成る積層部は、図２（ａ）のようにマスク材２上部で基板１面に対し垂直面を有していても、また、図２（ｂ）のように斜めの面であっても、どちらも本願発明に包含される。図１及び図３以下では、図２（ａ）の形式で記載するが、いずれの場合も図２（ｂ）のような積層を排除するものではない。
【００１８】
上記の発明の実施の形態としては、次の中からそれぞれ選択することができる。
【００１９】
基板上にIII族窒化物系化合物半導体を順次積層を形成する場合は、基板としてはサファイア、シリコン(Si)、炭化ケイ素(SiC)、スピネル(MgAl2O4)、LiGaO2、NdGaO3、ZnO、MgOその他の無機結晶基板、リン化ガリウム又は砒化ガリウムのようなIII-V族化合物半導体あるいは窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体等を用いることができる。勿論、窒化ガリウム(GaN)その他のIII族窒化物系化合物半導体膜を形成した基板、特にバッファ層として或いは更に厚膜を形成した基板を用いても良い。
【００２０】
III族窒化物系化合物半導体層を形成する方法としては有機金属気相成長法（MOCVD又はMOVPE）が好ましいが、分子線気相成長法（MBE）、ハライド気相成長法（Halide VPE）、液相成長法（LPE）等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【００２１】
III族窒化物系化合物半導体は、III族元素の組成の一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAlxGa1-xN（0≦x≦1）に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。この場合はアクセプタ不純物がIII族原子の位置に容易に入るため、ｐ型結晶をアズグローンで得ることもできる。このようにして結晶性を良くすることで本願発明と合わせて更に貫通転位を１００乃至１０００分の１程度にまで下げることもできる。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の２元系、若しくは３元系を用いることが望ましい。
【００２２】
ｎ型のIII族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、ｐ型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはｎ型不純物とｐ型不純物を同一層にドープしても良い。
【００２３】
本願と組み合わせていわゆる横方向エピタキシャル成長を行う構成としても良い。即ち、基板露出面上方の領域毎に、種々の横方向エピタキシャル成長により貫通転位を減らす構成を組み合わせても良い。横方向エピタキシャル成長としては成長面が基板に垂直となるものが望ましいが、基板に対して斜めのファセット面のまま成長するものでも良い。この際、段差の底部に底面の無い、断面がＶ字状のものでも良い。
【００２４】
本願の基板露出面を区画するマスク材は、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、これらの多層膜をもちいることができる。これらの成膜方法は蒸着、スパッタ、ＣＶＤ等の気相成長法の他、任意である。
【００２５】
反応防止層は、基板と上層のIII族窒化物系化合物半導体が製造工程中に反応しないようにするものである。例えばシリコン(Si)基板とGaNとは、間に層がないか、又は間に薄い層のみある場合は、製造工程中に応力により反応が促進され、GaNから窒素原子が移動し、シリコン(Si)基板と窒化ケイ素を形成することが知られている。そこで、単結晶で厚いものが良く、アルミニウム(Al)を多く含むIII族窒化物系化合物半導体AlxGayIn1-x-yN（例えばx≧0.3）が好ましい。アルミニウム(Al)と窒素の結合が強いため、シリコン(Si)とGaNが反応し難くなるためである。また、いわゆるバッファ層的な非晶質でなく、主として単結晶であることが重要である。
【００２６】
歪み緩和層は、非晶質の層と単結晶の層とを積層する。非晶質の層と単結晶の層を１周期として複数周期形成しても良く、繰り返しは任意周期で良い。繰り返しは多いほど結晶性が良くなる。非晶質の層としては低温で成長したIII族窒化物系化合物半導体が好ましく、アルミニウム(Al)を含む層が更に好ましい。単結晶の層としては高温で成長したIII族窒化物系化合物半導体が好ましく、伝導性のドーパントを入れることを除外して考えれば２元系のIII族窒化物系化合物半導体が更に好ましい。尚、単結晶の層にインジウム(In)その他の原子半径の大きい元素をドープしても良い。
【００２７】
電極形成、或いは横方向エピタキシャル成長を用いる場合にIII族窒化物系化合物半導体をエッチングをするときは反応性イオンエッチング（ＲＩＥ）が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を形成するのでないものとして、異方性エッチングにより例えば底部に底面の無い、断面がＶ字状のものを形成しても良い。
【００２８】
上記の貫通転位の抑制された領域を有するIII族窒化物系化合物半導体の上部にＦＥＴ、発光素子等の半導体素子を形成することができる。発光素子の場合は、発光層は多重量子井戸構造（ＭＱＷ）、単一量子井戸構造（ＳＱＷ）の他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のものが考えられるが、ｐｉｎ接合或いはｐｎ接合等により形成しても良い。
【００２９】
以下、発明の具体的な実施例に基づいて説明する。実施例として発光素子をあげるが、本発明は下記実施例に限定されるものではなく、任意の素子に適用できるIII族窒化物系化合物半導体の製造方法を開示している。
【００３０】
本発明のIII族窒化物系化合物半導体は、有機金属化合物気相成長法（以下「MOVPE」と示す）による気相成長により製造された。用いられたガスは、アンモニア(NH3)とキャリアガス(H2又はN2)とトリメチルガリウム（Ga(CH3)3，以下「TMG」と記す）とトリメチルアルミニウム（Al(CH3)3，以下「TMA」と記す）、トリメチルインジウム（In(CH3)3，以下「TMI」と記す）、シクロペンタジエニルマグネシウム（Mg(C5H5)2、以下「Cp2Mg」と記す）である。
【００３１】
〔第１実施例〕
n型のシリコン(Si)基板１の(111)面に、スパッタリングにより酸化シリコン(SiO2)膜２を500nmの厚さに形成した。これをフォトリソグラフによりレジストマスクを形成してバッファードHFのウエットエッチングにより、酸化シリコン(SiO2)膜を窓枠状に残して除去した。窓枠は幅50μm、酸化シリコン(SiO2)膜２の除去されたシリコン(Si)基板１の(111)面は300μm×300μmの方形状となった。こうして多数の各々分離された、300μm×300μmの方形状のシリコン(Si)基板１の露出面が形成された。
【００３２】
次にn型のシリコン(Si)基板１を1100℃に保持し、TMA、TMG、SiH4及びNH3を導入して、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面に300nmの厚さのn-AlGaN:Si層から成る反応防止層３を形成した。形成されたn-AlGaN:Si層３のAlとGaのモル比は約３：７であった。
【００３３】
次に、TMG、SiH4及びNH3を導入して、n-AlGaN:Si層から成る反応防止層３の上に、500nmの厚さのn-GaN:Si層４１１を形成した。次に、n型のシリコン(Si)基板１の温度を500℃に下げ、TMA、TMG、SiH4及びNH3を導入して、20nmの厚さのn-AlGaN:Si層４２１を形成した。n-AlGaN:Si層４２１のAlとGaのモル比は約３：７となった。次にn型のシリコン(Si)基板１の温度を1100℃に上げ、TMG、SiH4及びNH3を導入して、500nmの厚さのn-GaN:Si層４１２を形成した。更にn型のシリコン(Si)基板１の温度を500℃に下げ、TMA、TMG、SiH4及びNH3を導入して、20nmの厚さのn-AlGaN:Si層４２２を形成した。n-AlGaN:Si層４２２のAlとGaのモル比は約３：７となった。このようにして、1100℃の高温で500nmの厚さに形成したn-GaN:Si層４１１、４１２と、500℃の低温で20nmの厚さに形成したn-AlGaN:Si層４２１、４２２とを交互に形成して成る厚さ約1μmの歪み緩和層４を形成した。
【００３４】
次に、n型のシリコン(Si)基板１の温度を1100℃に上げ、TMG、SiH4及びNH3を導入して、歪み緩和層４の上に、5μmの厚さのn-GaN:Si層５を形成した。こののち、このように形成したn-GaN:Si層５は、窓枠状の酸化シリコン(SiO2)膜２により各々分離された300μm×300μmの方形状に露出したシリコン(Si)基板１面上方に形成されており、一部窓枠状の酸化シリコン(SiO2)膜２のエッジ上方に歪み緩和層４やn-GaN:Si層５が形成されていても隣の300μm×300μmの方形状に露出したシリコン(Si)基板１面上方に形成された歪み緩和層４’やn-GaN:Si層５’とは分離されたままであった。このように形成したn-GaN:Si層５を20℃/分で降温し室温に戻したが、クラックは発生していなかった。
【００３５】
〔第２実施例〕
第１実施例と同様に、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面上の歪み緩和層４を有するn-GaN:Si層５を積層し、続けて次のようにIII族窒化物系化合物半導体を積層して図３に示す発光ダイオード１００を形成した。
【００３６】
n-GaN:Si層５の上に、シリコン(Si)ドープのAl0.15Ga0.85Nから成るｎクラッド層１０６、発光層１０７、マグネシウム(Mg)ドープのAl0.15Ga0.85Nから成るｐクラッド層１０８、マグネシウム(Mg)ドープのGaNから成るｐコンタクト層１０９を形成した。次にｐコンタクト層１０９上に金(Au)から成る電極１１０を、シリコン基板１裏面にアルミニウム(Al)から成る電極１１１を形成した。このようにして形成した発光ダイオード（ＬＥＤ）１００は素子寿命及び発光効率が著しく向上した。
【００３７】
〔第３実施例〕
第１実施例と同様に、300μm×300μmの方形状に露出したシリコン(Si)基板１の(111)面上の歪み緩和層４を有するn-GaN:Si層５を積層し、続けて次のようにIII族窒化物系化合物半導体を積層して図４に示すレーザダイオード２００を形成した。
【００３８】
n-GaN:Si層５の上に、シリコン(Si)ドープのAl0.15Ga0.85Nから成るｎクラッド層２０６、シリコン(Si)ドープのGaNから成るｎガイド層２０７、ＭＱＷ構造の発光層２０８、マグネシウム(Mg)ドープのGaNから成るｐガイド層２０９、マグネシウム(Mg)ドープのAl0.15Ga0.85Nから成るｐクラッド層２１０、マグネシウム(Mg)ドープのGaNから成るｐコンタクト層２１１を形成した。次にｐコンタクト層２１１上に金(Au)から成る電極２１２を、シリコン基板１裏面にアルミニウム(Al)から成る電極２１３を形成した。このようにして形成したレーザダイオード（ＬＤ）１００は素子寿命及び発光効率が著しく向上した。
【図面の簡単な説明】
【図１】 本発明の具体的な第１の実施例に係るIII族窒化物系化合物半導体の製造工程を示す断面図。
【図２】 第１実施例におけるエピタキシャル成長層の側面の詳細を示す断面図。
【図３】 本発明の具体的な第２の実施例に係るIII族窒化物系化合物半導体発光素子の構成を示す断面図。
【図４】 本発明の具体的な第３の実施例に係るIII族窒化物系化合物半導体発光素子の構成を示す断面図。
【符号の説明】
１ シリコン(Si)基板
２ 酸化シリコン(SiO2)膜
３ n-AlGaN:Siから成る反応防止層
４ 歪み緩和層
４１１、４１２ 歪み緩和層を形成する高温成長n-GaN:Si層
４２１、４２２ 歪み緩和層を形成する低温成長n-AlGaN:Si層
５ GaN層
１００ 発光ダイオード
２００ レーザダイオード
１０６、２０６ n-AlGaNクラッド層
２０７ n-GaNガイド層
１０７、２０８ 発光層
２０９ p-GaNガイド層
１０８、２１０ p-AlGaNクラッド層
１０９、２１１ p-GaN層
１１０、２１２ ｐ電極
１１１、２１３ ｎ電極
Claims (12)
- 基板上にIII族窒化物系化合物半導体をエピタキシャル成長により得るIII族窒化物系化合物半導体の製造方法において、
基板表面に、III族窒化物系化合物半導体がエピタキシャル成長しないマスク材を格子状に形成し、基板表面を各々分離して露出させる工程と、
前記各々分離して露出された基板表面上方に、２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に２回以上ずつ形成した歪み緩和層を形成する工程と、
所望のIII族窒化物系化合物半導体を前記歪み緩和層の上に形成する工程とを含み、
基板表面上方に形成されるIII族窒化物系化合物半導体が隣同士各々分離して形成されることを特徴とするIII族窒化物系化合物半導体の製造方法。 - 前記２つの異なる温度範囲は、２００℃以上６００℃以下と、９００℃以上１２００℃以下とであることを特徴とする請求項１に記載のIII族窒化物系化合物半導体の製造方法。
- 前記２００℃以上６００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ10nm以上100nm以下、前記９００℃以上１２００℃以下で形成されるIII族窒化物系化合物半導体層は厚さ200nm以上1μm以下であることを特徴とする請求項２に記載のIII族窒化物系化合物半導体の製造方法。
- 前記各々分離して露出された基板表面の面積が、0.01mm2以上1mm2以下であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 前記各々分離して露出された基板表面の面積が、0.01mm2以上0.3mm2以下であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 前記基板がシリコン(Si)から成ることを特徴とする請求項１乃至請求項５のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 前記マスク材が主として二酸化ケイ素(SiO2)から成ることを特徴とする請求項１乃至請求項６のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 製造工程中に基板と上層のIII族窒化物系化合物半導体とが化学反応を起こさないよう、前記各々分離して露出された基板表面に主として単結晶から成る反応防止層を形成する工程を含むことを特徴とする請求項１乃至請求項７のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 前記反応防止層の厚さが、100nm以上1μm以下であることを特徴とする請求項８に記載のIII族窒化物系化合物半導体の製造方法。
- 前記反応防止層が、III族窒化物系化合物半導体であってIII族中のアルミニウム(Al)の組成がモル比30%以上であることを特徴とする請求項１乃至請求項９のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法。
- 請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に形成したことを特徴とするIII族窒化物系化合物半導体素子。
- 請求項１乃至請求項１０のいずれか１項に記載のIII族窒化物系化合物半導体の製造方法により得られたIII族窒化物系化合物半導体層上に、異なるIII族窒化物系化合物半導体層を積層することにより得られることを特徴とするIII族窒化物系化合物半導体発光素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098065A JP3753948B2 (ja) | 2001-03-30 | 2001-03-30 | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 |
| TW91102217A TW538460B (en) | 2001-03-30 | 2002-02-07 | Production method for group III nitride compound semiconductor, group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device |
| EP02703977A EP1376664A4 (en) | 2001-03-29 | 2002-03-12 | PROCESS FOR PREPARING A SEMICONDUCTOR WITH GROUP III NITRIDE COMPOSITION AND SEMICONDUCTOR COMPONENT WITH GROUP III NITRIDE COMPOSITION |
| PCT/JP2002/002318 WO2002080242A1 (en) | 2001-03-29 | 2002-03-12 | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
| US10/473,075 US7163876B2 (en) | 2001-03-29 | 2002-03-12 | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098065A JP3753948B2 (ja) | 2001-03-30 | 2001-03-30 | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299252A JP2002299252A (ja) | 2002-10-11 |
| JP3753948B2 true JP3753948B2 (ja) | 2006-03-08 |
Family
ID=18951755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098065A Expired - Fee Related JP3753948B2 (ja) | 2001-03-29 | 2001-03-30 | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3753948B2 (ja) |
| TW (1) | TW538460B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217623B2 (en) | 2018-07-17 | 2022-01-04 | Samsung Electronics Co., Ltd. | Light emitting device package |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4727169B2 (ja) | 2003-08-04 | 2011-07-20 | 日本碍子株式会社 | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 |
| JP4817673B2 (ja) * | 2005-02-25 | 2011-11-16 | 三洋電機株式会社 | 窒化物系半導体素子の作製方法 |
| US7928447B2 (en) | 2006-07-17 | 2011-04-19 | Sumitomo Electric Industries, Ltd. | GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device |
| KR101425167B1 (ko) * | 2008-01-07 | 2014-07-31 | 삼성전자주식회사 | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 |
| TWI415298B (zh) * | 2009-10-29 | 2013-11-11 | Advanced Optoelectronic Tech | 發光二極體及其製作方法 |
| WO2011129246A1 (ja) | 2010-04-13 | 2011-10-20 | 並木精密宝石株式会社 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
| JP2014078590A (ja) * | 2012-10-10 | 2014-05-01 | Tokyo Electron Ltd | 半導体素子の製造方法及び半導体素子 |
-
2001
- 2001-03-30 JP JP2001098065A patent/JP3753948B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-07 TW TW91102217A patent/TW538460B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217623B2 (en) | 2018-07-17 | 2022-01-04 | Samsung Electronics Co., Ltd. | Light emitting device package |
Also Published As
| Publication number | Publication date |
|---|---|
| TW538460B (en) | 2003-06-21 |
| JP2002299252A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432180B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体 | |
| JP4092927B2 (ja) | Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| US7163876B2 (en) | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device | |
| JP3690326B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP2001313259A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 | |
| JP2001185493A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2001267242A (ja) | Ｉｉｉ族窒化物系化合物半導体及びその製造方法 | |
| JP2006108585A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP4406999B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2002280314A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子 | |
| JP2001093834A (ja) | 半導体素子および半導体ウエハならびにその製造方法 | |
| JP3753948B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP3773713B2 (ja) | 量子箱の形成方法 | |
| JP4698053B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP4051892B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP3680751B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP4523097B2 (ja) | Ｉｉｉ族窒化物系化合物半導体レーザダイオード | |
| JP2009141085A (ja) | 窒化物半導体素子 | |
| JP2007200933A (ja) | 窒化物系半導体素子の製造方法 | |
| JP4016566B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP4214714B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP3896806B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP4487654B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2005020026A (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
| JP4198003B2 (ja) | 窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3753948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |